CN111048408B - 一种集成肖特基二极管的短沟道碳化硅mosfet器件及其制造方法 - Google Patents
一种集成肖特基二极管的短沟道碳化硅mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN111048408B CN111048408B CN202010005540.4A CN202010005540A CN111048408B CN 111048408 B CN111048408 B CN 111048408B CN 202010005540 A CN202010005540 A CN 202010005540A CN 111048408 B CN111048408 B CN 111048408B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- layer
- depositing
- oxide layer
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 91
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 158
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 150000002500 ions Chemical group 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 34
- 238000001259 photo etching Methods 0.000 claims description 32
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 23
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 abstract description 5
- 230000005669 field effect Effects 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种集成肖特基二极管的短沟道碳化硅MOSFET器件及其制造方法，该器件包括碳化硅衬底、位于碳化硅衬底之上的碳化硅外延层、位于碳化硅外延层之上的栅介质层、位于栅介质层之上的层间介质层，在碳化硅衬底的背部沉积金属形成漏极接触，在碳化硅外延层与栅介质层之间由下往上设有P阱2区和P阱1区，在P阱1区中设有P型和N型杂质离子区，在栅介质层上设有栅极，在层间介质层上沉积金属层以形成源极。该器件的制造方法中利用P阱2制作侧墙，使N+源区自对准P阱2以形成沟道长度L，并将源区的P阱分开，使N‑外延与源端金属接触，由于N‑外延浓度较淡，其与源端金属将形成肖特基接触，从而将肖特基二极管集成到短沟道的碳化硅MOSFET中。
Description
技术领域
本发明涉及碳化硅MOSFET器件技术领域，尤其涉及一种通过自对准制造方法来实现集成肖特基二极管的短沟道碳化硅MOSFET器件。
背景技术
由于N型及P型杂质在碳化硅中的扩散系数极小，因此无法像制作硅基MOSFET一样，通过N阱或P阱的横向扩散来实现沟道自对准。目前传统方法的碳化硅MOSFET器件主要采用非自对准工艺进行制作，工艺主要流程如下：①在N型碳化硅外延上淀积氧化层（后续称之为hardmask），P+光刻，并刻蚀氧化层，去胶，然后注入P型杂质形成P+接触，去除hardmask；②淀积氧化层，P阱光刻，并刻蚀氧化层，去胶，然后注入P型杂质形成P阱，去除hardmask；③淀积氧化层，N+光刻并刻蚀氧化层，去胶然后注入N型杂质形成N+源区，去除hardmask；④热退火，激活P型和N型杂质；⑤淀积或生长栅介质层，淀积栅极材料，栅极光刻并刻蚀栅极材料，去胶；⑥淀积介质层，进行源极孔光刻及刻蚀，形成源极接触孔，淀积源极金属并合金形成源极接触；⑦进行栅极孔光刻及刻蚀，形成栅极接触孔；⑧淀积金属，并进行金属光刻及刻蚀，形成源极（S）和栅极（G）接触引出；⑨钝化保护层淀积及光刻刻蚀；⑩背部处理及金属沉积，形成背部漏极（D）接触。
如图1所示，传统制作方法通过P阱和N+源区光刻来形成沟道长度L，由于两层光刻间不可避免的存在套刻误差ΔL，为了避免套刻误差ΔL对器件性能的影响，则在器件设计的时候，需要将套刻误差ΔL考虑在内，则设计的沟道长度应该为L+ΔL，这样设计的碳化硅MOSFET器件沟道长度较长，由式Ron=L/[k*W*(VGS-Vth)]可知，由于L的增加，MOSFET的导通电阻Ron将不可避免的会随之增加；而且由于工艺误差是随机的，则会导致器件性能出现随机性离散分布，影响器件参数一致性。
发明内容
本发明的目的在于提供一种集成肖特基二极管的短沟道碳化硅MOSFET器件及其制造方法，该方法通过采用自对准工艺进行制造，可避免传统制作方法中存在的光刻套刻误差带来的对沟道长度的影响，可将碳化硅MOSFET器件的沟道长度设计在较小的长度，即可满足产品性能指标的要求并具有极好的参数一致性。
为了实现上述目的，本发明采用的技术方案为，一种集成肖特基二极管的短沟道碳化硅MOSFET器件的制造方法，包括如下步骤：
（1）在碳化硅衬底的上表面沉积碳化硅外延层，该外延层的浓度及厚度根据器件的耐压值来确定，在碳化硅外延层上采用LPCVD或PECVD工艺沉积一层氧化层（即hardmask），在氧化层上涂覆光刻胶，光刻并刻蚀氧化层，然后注入P型杂质形成P+接触，用湿法或干法腐蚀去除该hardmask；
（2）在碳化硅外延层上采用LPCVD或PECVD工艺沉积一层氧化层，在氧化层上涂覆光刻胶，光刻并刻蚀氧化层，然后向碳化硅外延层中注入P型杂质形成中间具有间隔的两个P阱1，P阱1与碳化硅外延层的上表面具有间隔，用湿法或干法腐蚀去除该hardmask；
（3）在碳化硅外延层上采用LPCVD或PECVD工艺沉积一层氧化层，在氧化层上涂覆光刻胶，光刻并刻蚀氧化层，然后向碳化硅外延层中注入P型杂质形成中间具有间隔的两个P阱2，P阱2设置于P阱1和碳化硅外延层之间，并与P阱1和碳化硅外延层相接触，保留该hardmask；
（4）在碳化硅外延层上采用LPCVD或PECVD工艺沉积一层氧化层，利用干法回刻该氧化层，形成侧墙氧化层，然后注入N型杂质形成N+源区，侧墙长度决定沟道长度，用湿法或干法腐蚀去除该hardmask；
（5）高温退火处理，以激活P型和N型杂质；
（6）在P阱2上表面淀积或生长栅介质层，栅介质层通常为二氧化硅或氮化硅，也不排除使用其他介质层，然后在栅介质层的上表面两侧淀积栅极材料，在栅极材料上涂覆光刻胶，光刻并刻蚀栅极材料，形成栅极，去除光刻胶；
（7）在栅介质层上进行接触孔的光刻及刻蚀，形成栅极接触孔，在栅介质层及栅极材料上沉积绝缘用层间介质层，在层间介质层上进行接触孔的光刻及刻蚀，形成源极接触孔，并在层间介质层上沉积源极金属，并合金形成源极接触；
（8）在层间介质层上沉积一层金属层，金属层通过两个P阱1和两个P阱2之间的间隙与碳化硅外延层的上表面相接触形成肖特基接触，并对金属层进行光刻及刻蚀，形成源极和栅极接触引出；
（9）钝化保护层淀积及光刻刻蚀，除接触区打开钝化保护层，用于封装接触bonding用，芯片其他区域均覆盖钝化保护层，用于保护芯片，防止水汽及杂质对芯片可靠性产生影响；
（10）在碳化硅衬底的背面沉积一层金属层，形成漏极接触。
所述碳化硅衬底采用N型碳化硅衬底或P型碳化硅衬底，其中，N型碳化硅衬底可用于制作N型MOSFET器件，P型碳化硅衬底可用于制作P型MOSFET器件。
相对于现有技术，本发明利用P阱的hardmask制作侧墙氧化层，使N+自对准P阱，避免工艺误差对沟道长度的影响，可以利用该技术制作短沟道碳化硅MOSFET，降低导通电阻Ron，极大的降低器件成本，同时可以改善器件参数和性能的一致性；另外，将源区的P阱分开，使N-外延与源端金属接触，由于N-外延浓度较淡，其与源端金属将形成肖特基接触，从而将肖特基二极管集成到短沟道的碳化硅MOSFET中，降低体二极管的正向压降，可降低MOSFET损耗，提高系统效率，并且不会带来加工成本的增加。
附图说明
图1为利用传统方法制作成的碳化硅MOSFET器件结构示意图。
图2为本发明所提出的制作碳化硅MOSFET器件的自对准方法中P+注入示意图。
图3为本发明所提出的制作碳化硅MOSFET器件的自对准方法中P阱1注入示意图。
图4为本发明所提出的制作碳化硅MOSFET器件的自对准方法中P阱2注入示意图。
图5为本发明所提出的制作碳化硅MOSFET器件的自对准方法中侧墙氧化层沉积示意图。
图6为本发明所提出的制作碳化硅MOSFET器件的自对准方法中侧墙氧化层刻蚀及N+注入示意图。
图7为本发明所提出的制作碳化硅MOSFET器件的自对准方法中栅极、源极接触孔及源极金属和背面金属形成示意图。
图8为本发明所提出的制作碳化硅MOSFET器件的自对准方法的流程示意图。
图9为本发明的自对准方法制作出的集成肖特基二极管的短沟道碳化硅MOSFET器件的结构示意图。
具体实施方式
为了加深对本发明的理解和认识，下面结合附图对本发明作进一步描述和介绍。
如图2-8所示，一种集成肖特基二极管的短沟道碳化硅MOSFET器件的制造方法，包括如下步骤：
（1）在N+碳化硅衬底的上表面沉积N-碳化硅外延层，N-碳化硅外延层的浓度及厚度根据器件的耐压值来确定，在碳化硅外延层上采用LPCVD或PECVD工艺沉积一层hardmask，在该hardmask上涂覆光刻胶，光刻并刻蚀该hardmask，然后向碳化硅外延层中注入P型杂质形成P+接触，用于形成器件阱区的接触，用湿法或干法腐蚀去除该hardmask。
（2）在N-碳化硅外延层上采用LPCVD或PECVD工艺沉积一层hardmask，在该hardmask上涂覆光刻胶，光刻并刻蚀该hardmask，然后向N-碳化硅外延层中注入P型杂质形成中间具有间隔的两个P阱1，P阱1与碳化硅外延层的上表面具有间隔，用湿法或干法腐蚀去除该hardmask。
（3）在N-碳化硅外延层上采用LPCVD或PECVD工艺沉积一层hardmask，在该hardmask上涂覆光刻胶，光刻并刻蚀该hardmask，然后向N-碳化硅外延层中注入P型杂质形成中间具有间隔的两个P阱2，P阱2设置于P阱1和碳化硅外延层之间，并与P阱1和碳化硅外延层相接触，保留该hardmask。
（4）在N-碳化硅外延层上采用LPCVD或PECVD工艺沉积一层hardmask，利用干法回刻该hardmask，形成侧墙氧化层，刻蚀侧墙氧化层形成侧墙，然后通过侧墙之间的区域向P阱2注入N型杂质形成N+源区，N+源区自对准P阱2形成沟道长度，侧墙长度决定沟道长度，并且侧墙长度与沟道长度保持一致，用湿法或干法腐蚀去除所有hardmask。
（5）高温退火处理，以激活P型和N型杂质。
（6）在P阱2上表面淀积或生长栅介质层，栅介质层通常为二氧化硅或氮化硅，然后在栅介质层的上表面两侧对称淀积栅极材料，在栅极材料上涂覆光刻胶，光刻并刻蚀栅极材料，形成栅极，去除光刻胶。
（7）在栅介质层上进行接触孔的光刻及刻蚀，形成栅极接触孔，在栅介质层及栅极材料上沉积层间介质层，在层间介质层上进行接触孔的光刻及刻蚀，形成源极接触孔，并在层间介质层上沉积源极金属，并合金形成源极接触。
（8）在层间介质层上沉积一层金属层，金属层通过两个P阱1和两个P阱2之间的间隙与碳化硅外延层的上表面相接触形成肖特基接触，对金属层进行光刻及刻蚀，形成源极和栅极接触引出。
（9）钝化保护层淀积及光刻刻蚀，除接触区打开钝化保护层，用于封装接触bonding用，芯片其他区域均覆盖钝化保护层。
（10）在N+碳化硅衬底的背面沉积一层金属层，形成漏极接触。
上述方法中P阱1和P阱2可以相切，也可以是P阱1大于P阱2，P阱2大于P阱1亦可，另外，也可省掉P阱1，只做一次P阱形成P阱2。此外，由于利用了P阱的hardmask制作侧墙，通过侧墙之间的区域向P阱注入N型杂质形成N+源区，从而省略了一次N+光刻。
如图9所示，利用上述方法制作的N型MOSFET器件，包括包括N+碳化硅衬底、位于N+碳化硅衬底之上的N-碳化硅外延层、位于N-碳化硅外延层之上的栅介质层、位于栅介质层之上的层间介质层，在N+碳化硅衬底的背部沉积金属形成漏极接触，在N-碳化硅外延层与栅介质层之间由下往上设有P阱2区和P阱1区，在P阱1区中设有P型和N型杂质离子区，在栅介质层上设有栅极，在层间介质层上沉积金属层以形成源极。
本发明方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (2)
1.一种短沟道碳化硅MOSFET器件的制造方法，其特征在于：包括如下步骤：
(1)在碳化硅衬底的上表面沉积碳化硅外延层，在碳化硅外延层上沉积一层第一氧化层，在第一氧化层上涂覆光刻胶，光刻并刻蚀第一氧化层，所述第一氧化层采用LPCVD或PECVD工艺沉积在碳化硅外延层上，然后向碳化硅外延层注入P型杂质形成P+接触，并采用湿法或干法腐蚀工艺去除第一氧化层；
(2)在碳化硅外延层上再次沉积一层第二氧化层，在第二氧化层上涂覆光刻胶，光刻并刻蚀第二氧化层，所述第二氧化层采用LPCVD或PECVD工艺沉积在碳化硅外延层上，然后向碳化硅外延层注入P型杂质形成P阱1，所述P阱1位于P+接触的下方，并采用湿法或干法腐蚀工艺去除第二氧化层；
(3)在碳化硅外延层上再次沉积一层第三氧化层，在第三氧化层上涂覆光刻胶，光刻并刻蚀第三氧化层，所述第三氧化层采用LPCVD或PECVD工艺沉积在碳化硅外延层上，然后向碳化硅外延层注入P型杂质形成P阱2，所述P阱2位于P阱1之上，保留第三氧化层；
(4)在碳化硅外延层上再次沉积一层第四氧化层，第四氧化层位于第三氧化层之上，且所述第四氧化层完全覆盖第三氧化层，利用干法回刻第四氧化层，所述第四氧化层采用LPCVD或PECVD工艺沉积在碳化硅外延层上，形成侧墙氧化层，刻蚀侧墙氧化层形成侧墙，然后通过侧墙之间的区域向P阱2注入N型杂质形成N+源区，N+源区设置于P+接触两侧，P+接触设置于P阱2中，并采用湿法或干法腐蚀工艺去除第三氧化层和第四氧化层，所述侧墙之间的区域宽度与N+源区的宽度相同，所述N+源区自对准P阱2形成沟道长度，侧墙的长度与沟道长度保持一致；
(5)高温退火处理，以激活P型和N型杂质；
(6)在P阱2上表面淀积或生长栅介质层，所述栅介质层采用二氧化硅或氮化硅进行沉积形成，然后在栅介质层的上表面两侧对称淀积栅极材料，在栅极材料上涂覆光刻胶，光刻并刻蚀栅极材料，形成栅极后去除光刻胶；
(7)在栅介质层及栅极材料上沉积层间介质层，在栅介质层上进行接触孔的光刻及刻蚀，形成栅极接触孔，并在层间介质层上沉积金属，形成源极接触孔；
(8)在层间介质层上沉积一层第一金属层，并对第一金属层进行光刻及刻蚀，形成源极和栅极接触引出，所述第一金属层的中部与P+接触的上表面相接触；
(9)钝化保护层的淀积及光刻刻蚀；
(10)在碳化硅衬底的背面沉积一层第二金属层，形成漏极接触。
2.一种短沟道碳化硅MOSFET器件，其特征在于，包括碳化硅衬底、位于碳化硅衬底之上的碳化硅外延层、位于碳化硅外延层之上的栅介质层、位于栅介质层之上的层间介质层，在碳化硅衬底的背部沉积金属形成漏极接触，在碳化硅外延层与栅介质层之间由下往上设有P阱2区和P阱1区，在P阱1区中设有P型和N型杂质离子区，在栅介质层上设有栅极，在层间介质层上沉积金属层以形成源极，该器件采用如权利要求1所述的制造方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010005540.4A CN111048408B (zh) | 2020-01-03 | 2020-01-03 | 一种集成肖特基二极管的短沟道碳化硅mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010005540.4A CN111048408B (zh) | 2020-01-03 | 2020-01-03 | 一种集成肖特基二极管的短沟道碳化硅mosfet器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111048408A CN111048408A (zh) | 2020-04-21 |
| CN111048408B true CN111048408B (zh) | 2022-05-31 |
Family
ID=70243625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010005540.4A Active CN111048408B (zh) | 2020-01-03 | 2020-01-03 | 一种集成肖特基二极管的短沟道碳化硅mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111048408B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111211172A (zh) * | 2020-01-03 | 2020-05-29 | 苏州锴威特半导体股份有限公司 | 一种短沟道碳化硅mosfet器件及其制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115832057A (zh) * | 2022-12-15 | 2023-03-21 | 南京芯干线科技有限公司 | 一种碳化硅mosfet器件以及制备方法 |
| CN117393438A (zh) * | 2023-12-11 | 2024-01-12 | 深圳市森国科科技股份有限公司 | 一种碳化硅半导体器件及制作方法 |
| CN117954500B (zh) * | 2024-03-25 | 2024-06-07 | 泰科天润半导体科技（北京）有限公司 | 一种抑制动态雪崩的平面栅碳化硅mosfet的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103890953A (zh) * | 2012-03-23 | 2014-06-25 | 松下电器产业株式会社 | 半导体元件 |
| CN105762176A (zh) * | 2016-04-28 | 2016-07-13 | 电子科技大学 | 碳化硅mosfet器件及其制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090224354A1 (en) * | 2008-03-05 | 2009-09-10 | Cree, Inc. | Junction barrier schottky diode with submicron channels |
| US8502302B2 (en) * | 2011-05-02 | 2013-08-06 | Alpha And Omega Semiconductor Incorporated | Integrating Schottky diode into power MOSFET |
| US10629723B2 (en) * | 2012-12-28 | 2020-04-21 | Texas Instruments Incorporated | Schottky power MOSFET |
| US9583482B2 (en) * | 2015-02-11 | 2017-02-28 | Monolith Semiconductor Inc. | High voltage semiconductor devices and methods of making the devices |
| CN105047542B (zh) * | 2015-09-06 | 2019-05-14 | 国网智能电网研究院 | 一种沟槽型碳化硅mosfet功率器件的制造方法 |
| CN108807505B (zh) * | 2018-08-28 | 2021-01-08 | 电子科技大学 | 一种碳化硅mosfet器件及其制造方法 |
-
2020
- 2020-01-03 CN CN202010005540.4A patent/CN111048408B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103890953A (zh) * | 2012-03-23 | 2014-06-25 | 松下电器产业株式会社 | 半导体元件 |
| CN105762176A (zh) * | 2016-04-28 | 2016-07-13 | 电子科技大学 | 碳化硅mosfet器件及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111211172A (zh) * | 2020-01-03 | 2020-05-29 | 苏州锴威特半导体股份有限公司 | 一种短沟道碳化硅mosfet器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111048408A (zh) | 2020-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111048408B (zh) | 一种集成肖特基二极管的短沟道碳化硅mosfet器件及其制造方法 | |
| US11075297B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US9559188B2 (en) | Trench gate type semiconductor device and method of producing the same | |
| CN102576723B (zh) | 半导体装置及其制造方法 | |
| US6882000B2 (en) | Trench MIS device with reduced gate-to-drain capacitance | |
| US20120199899A1 (en) | Semiconductor device having field plate electrode and method for manufacturing the same | |
| JP2018129378A (ja) | 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物 | |
| KR20080025158A (ko) | 트랜치-게이트 전계 효과 트랜지스터 내에서 측방향으로연장되는 유전체층을 형성하는 구조 및 방법 | |
| CN103295907A (zh) | 半导体装置及其制造方法 | |
| US20150076592A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US20110057259A1 (en) | Method for forming a thick bottom oxide (tbo) in a trench mosfet | |
| US8841199B2 (en) | Semiconductor devices and methods of forming the same | |
| CN111211172A (zh) | 一种短沟道碳化硅mosfet器件及其制造方法 | |
| US7413954B2 (en) | Insulated gate semiconductor device and manufacturing method of the same | |
| EP1837915B1 (en) | Semiconductors | |
| KR20240074746A (ko) | 반도체 장치 및 그 제조 방법 | |
| US12080757B2 (en) | Method of fabricating super-junction based vertical gallium nitride JFET and MOSFET power devices | |
| US7851300B2 (en) | Method of fabricating a trench gate MOSFET for maximizing breakdown voltage | |
| CN103762177A (zh) | 具有嵌入式硅锗源漏区域的场效应晶体管中邻近效应的减少 | |
| US20150091021A1 (en) | Method of Manufacturing Semiconductor Device and the Semiconductor Device | |
| KR101803978B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN109888010A (zh) | 具有P型屏蔽层的AlGaN/GaN异质结垂直型场效应晶体管及其制作方法 | |
| KR20050032753A (ko) | 트렌치 모스 및 그 제조 방법 | |
| CN117594658A (zh) | 一种沟槽型场效应晶体管及其制备方法 | |
| CN103579370A (zh) | 一种具有化学配比失配绝缘材料的电荷补偿半导体结装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |