CN102386100B - 制造碳化硅半导体器件的方法 - Google Patents
制造碳化硅半导体器件的方法 Download PDFInfo
- Publication number
- CN102386100B CN102386100B CN201110259637.9A CN201110259637A CN102386100B CN 102386100 B CN102386100 B CN 102386100B CN 201110259637 A CN201110259637 A CN 201110259637A CN 102386100 B CN102386100 B CN 102386100B
- Authority
- CN
- China
- Prior art keywords
- groove
- type
- impurity
- base layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title abstract 2
- 239000012535 impurity Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 90
- 238000000034 method Methods 0.000 claims description 72
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 238000003763 carbonization Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 238000009279 wet oxidation reaction Methods 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 30
- 238000000137 annealing Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 238000011049 filling Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种制造半导体器件的方法，包括：在衬底(1)上形成漂移层(2)；在漂移层(2)上形成基极层(3)；形成沟槽(6)以穿透所述基极层(3)，并到达所述漂移层(2)；修圆沟槽(6)的肩部角落和底部角落；利用有机膜(21)覆盖所述沟槽(6)的内壁；向基极层(3)的表面部分注入杂质；通过激活所注入的杂质来形成源极区(4)；以及在形成所述源极区(4)之后去除所述有机膜(21)。衬底(1)、漂移层(2)、基极层(3)和源极区(4)由碳化硅制成，在沟槽(6)被有机膜(21)覆盖的情况下执行杂质的注入和激活。
Description
技术领域
本发明涉及一种制造具有沟槽栅极的碳化硅(即SiC)半导体器件的方法。
背景技术
例如，在JP-A-S59-8374和JP-A-H07-326755(对应于USP005915180A)中公开了一种具有沟槽栅极结构的垂直型MOSFET。重要的是在用SiC半导体制造具有沟槽栅极结构的垂直型MOSFET的情况下确保栅极绝缘膜的可靠性。SiC的击穿场强比硅大10倍，因此施加到SiC半导体器件的工作电压可以比施加到硅器件的工作电压大10倍。在这种情况下，产生并施加到设置于SiC中的沟槽中形成的栅极绝缘膜的场强比产生并施加到硅器件的场强大10倍，强场强容易导致位于沟槽角落的栅极绝缘膜击穿。
为了确保栅极绝缘膜的可靠性，JP-A-2010-21175(对应于US2010/0006861A1)教导了一种通过将沟槽角落部分修圆(round off)来缓和场集中的方法。具体而言，通过形成沟槽之后的氢蚀刻来进行修圆。
不过，如JP-A-2010-21175(对应于US2010/0006861A1)中所述，通过氢蚀刻去除的沟槽肩部(即沟槽进口拐角)的重掺杂N+型层移动到沟道底部。将参考图4A到图4D描述形成沟槽的现有技术。
垂直型MOSFET的常规制造方法在形成沟槽之前包括以下过程。首先，如图4A所示，在N+型SiC衬底J1的表面上外延生长N型漂移层J2和P型基极层(base layer)J3。然后，如图4B所示，通过以高浓度注入N型杂质的离子并激活注入的离子而在P型基极层J3的表面上形成N+型源极区。
如图4C所示，在N+型源极区J4的表面上设置蚀刻掩模(未示出)之后，例如，通过RIE(即反应离子蚀刻)方法形成沟槽J5。位于沟槽肩部上并通过氢蚀刻去除的N+型源极区J4的一部分移动到沟道J5的底部，在底部角落上形成N+型高浓度层J6，如图4D所示。
在具有N+型高浓度层J6的垂直型MOSFET工作时，电场集中于栅极绝缘膜上，集中的电场导致栅极绝缘膜击穿。此外，形成于沟槽J5内壁上的N+型高浓度层J6导致源极和漏极之间的漏电流增大。
因此，需要一种SiC半导体器件的制造方法来防止在执行用于形成沟槽栅极结构，例如将沟槽6修圆的过程时，在沟槽底部产生高浓度层。
发明内容
鉴于上述问题，本发明的目的在于提供一种SiC半导体器件的制造方法，以防止沟槽底部上产生高浓度层。
根据本公开的一方面，一种制造碳化硅半导体器件的方法包括：在具有第一导电类型或第二导电类型的衬底上形成漂移层；在所述漂移层上或所述漂移层的表面部分中形成基极层；形成沟槽以穿透所述基极层，抵达所述漂移层；修圆所述沟槽的肩部角落部分和底部角落部分；利用有机膜覆盖所述沟槽的内壁；向所述基极层的表面部分注入具有所述第一导电类型的杂质；通过激活所述基极层的表面部分中注入的杂质来形成源极区；在形成所述源极区之后去除所述有机膜；在所述沟槽的内壁上形成栅极绝缘膜；在所述沟槽中的所述栅极绝缘膜上形成栅电极；形成源电极；以及在所述衬底的背侧上形成漏电极。衬底由碳化硅制成。所述漂移层由具有所述第一导电类型的碳化硅制成，并以低于所述衬底的杂质浓度的杂质浓度被掺杂。所述基极层由具有所述第二导电类型的碳化硅制成。所述沟槽的肩部角落设置于所述沟槽的开口侧。在所述沟槽覆盖有有机膜的条件下进行杂质的注入。在所述沟槽覆盖有有机膜的条件下进行注入杂质的激活。所述源极区由具有所述第一导电类型的碳化硅制成，并以高于所述漂移层的杂质浓度被掺杂。源电极与源极区和基极层电耦合。
在以上方法中，在形成源极区之前形成沟槽，在进行沟槽角落的修圆过程之后，在沟槽覆盖有有机膜的条件下形成源极区。因此，在执行沟槽的修圆过程和通过退火激活所注入杂质时，在沟槽的底部上，可以防止由源极区的被去除部分的移动导致的高浓度层的形成。
附图说明
通过下文参考附图的详细说明，本发明的上述和其他目的、特征和优点将变得更加显见。在附图中：
图1是示出了根据第一实施例的具有沟槽栅极结构的垂直型MOSFET的截面图的图示；
图2A到2D是示出了制造图1所示的具有沟槽栅极结构的垂直型MOSFET的过程的截面图的图示；
图3A到3D是示出了继图2D之后制造图1所示的具有沟槽栅极结构的垂直型MOSFET的过程的截面图的图示，以及
图4A到4D是示出了在形成沟槽之前制造常规SiC半导体器件的过程的截面图的图示。
具体实施方式
(第一实施例)
将描述本公开的第一实施例。在本实施例中，作为所提供的SiC半导体器件的元件，将描述一种具有沟槽栅极结构的反转垂直型MOSFET。
图1中示出了具有沟槽栅极的垂直型MOSFET的一个单元。不过，在多条线上彼此相邻地布置多个与图1所示的垂直型MOSFET具有相同结构的垂直型MOSFET。
将SiC制成的N+型衬底1用作半导体衬底以制造图1所示的垂直型MOSFET。利用N型杂质，例如磷，以例如1.0×1019/cm3的浓度对N+型衬底1掺杂，N+型衬底1大约为300μm厚。在N+型衬底1的表面上形成由SiC制成的N-型漂移层2。N-型漂移层2用诸如磷等N型杂质，以例如5.0×1015/cm3到2.0×1016/cm3的浓度掺杂，N-型漂移层2大约为8μm到15μm厚。P型基极层3形成于N-型漂移层2的表面部分中，在P型基极层3的上侧部分中形成另外的N+型源极区4和P+型接触层5。
利用诸如硼或铝等P型杂质以例如5.0×1016/cm3到2.0×1019/cm3的浓度对P型基极层3进行掺杂，P型基极层3大约为2μm厚。N+型源极区4的表面部分利用诸如磷等N型杂质，以例如1.0×1021/cm3的浓度(即表面浓度)掺杂，N+型源极区4大约为0.3μm厚。P+型接触层5的表面部分利用诸如硼或铝等P型杂质，以例如1.0×1021/cm3的浓度(即表面浓度)掺 杂，P+型接触层5大约为0.3μm厚。N+型源极区4设置于沟槽结构的两侧，稍后将加以描述。P+型接触层5设置于跨过N+型源极区4的沟槽结构的相对侧。
在半导体衬底中形成沟槽6，使得沟槽6经由P型基极层3和N-型源极区4到达N型漂移层2。沟槽的宽度例如为1.4μm到2.0μm，深度为2.0μm或更深(即2.4μm)。P型基极层3和N+型源极区4设置成与沟槽6的侧壁接触。
沟槽6的内壁被栅极绝缘膜7覆盖，此外，在栅极绝缘膜7的表面上形成由掺杂多晶硅制成的栅电极8，从而用栅电极8填充沟槽6。例如，通过对沟槽6的内壁进行热氧化来形成栅极绝缘膜7。形成于沟槽6的内壁和底部上的栅极绝缘膜7的厚度大约为100nm。
因此，在半导体衬底中形成了沟槽结构。沟槽结构沿着垂直于图1的图纸表面的方向纵长地延伸。多个沟槽栅极结构沿着平行于图1的图纸表面的水平线的方向以线性方式排列。因此形成了沟槽栅极结构的多个单元。
此外，在N+型源极区4、P+型接触层5和栅电极8的表面上形成源电极9和栅极线路(未示出)。源电极9和栅极线路由多种金属，例如Ni/Al制成。在源电极9中，与N型SiC(即在利用N型杂质掺杂时的N+型源极区4和栅电极8)直接接触的源电极9的一部分至少由金属制成，其可以与N型SiC欧姆接触，源电极9中直接与P型SiC(即在用P型杂质掺杂时的P+型接触层5和栅电极8)接触的部分至少由金属制成，其可以与P型SiC欧姆接触。源电极9和栅极线路形成于层间绝缘膜10上，使得源电极9和栅极线路与N+型源极区4、P+型接触层5和栅电极8电隔离。源电极9经由层间绝缘膜10中形成的接触孔与N+型源极区4和P+型接触层5电耦合，栅极线路经由层间绝缘膜10中形成的另一接触孔与栅电极8电耦合。
此外，在N+型衬底1的背侧上形成与N+型衬底1电耦合的漏电极11。因此，在上述结构中配置了具有沟槽栅极的反转垂直型N沟道MOSFET。
将描述制造图1所示的沟槽栅极结构垂直型MOSFET的方法。图2A到2D以及图3A到3D是示出了图1所示的沟槽栅极结构垂直型MOSFET的制造过程的截面图。将参考图2A到2D以及图3A到3D描述制造过程。
[图2A中所示的过程]
首先，制备N+型衬底1，利用N型杂质，例如磷，以例如1.0×1019/cm3的浓度对N+型衬底1掺杂，N+型衬底1大约为300μm厚。在N+型衬底1的表面上外延生长由SiC制成的N-型漂移层2。N-型漂移层2用诸如磷等N型杂质，以例如5.0×1015/cm3到2.0×1016/cm3的浓度掺杂，N-型漂移层2大约为10μm厚。
[图2B中所示的过程]
通过外延生长P型层在N-型漂移层2的表面上形成P型基极层3，该P型基极层3大约为2μm厚，利用诸如硼或铝等P型杂质，以例如5.0×1016/cm3到2.0×1019/cm3的浓度对其掺杂。P型基极层3也可以通过向N-型漂移层2的表面部分注入P型杂质的离子来形成。
[图2C中所示的过程]
在进行光刻之前，在P型基极层3上形成例如由LTO制成的掩模(未示出)。在光刻之后，去除P+型接触层5的预定区域上形成的掩模。在去除掩模之后，向P+型接触层5的预定区域注入诸如硼或铝等P型杂质的离子。通过激活所注入的离子形成P+型接触层5，利用诸如硼或铝等P型杂质的离子以1.0×1021/cm3的浓度(即表面浓度)对P+型接触层5进行注入，该P+型接触层5大约为0.3μm厚。然后去除保留的掩模。
[图2D中所示的过程]
在P型基极层3上形成蚀刻掩模(未示出)。然后去除蚀刻掩模形成于沟槽6的预定区域上的部分。通过各向异性蚀刻形成沟槽6，P型基极层3的其他部分被蚀刻掩模覆盖。例如，使用CF4+O2或O2作为蚀刻气体。在形成沟槽6之后，去除剩余的蚀刻掩模。
[图3A中所示的过程]
例如，通过氢蚀刻法、牺牲氧化法或干式蚀刻法对沟槽6修圆。在执行氢蚀刻以修圆沟槽6的角落时，向蚀刻设备中引入氢，内部大气温度在 例如1500℃到1700℃的范围之内。在执行牺牲氧化以修圆沟槽6的角落时，在1100℃的湿大气温度下执行大约100分钟的热氧化。在形成沟槽之后，通过氢氟酸去除热氧化形成的氧化物膜。在执行干式蚀刻以修圆沟槽6的角落时，例如，使用SF6、CF4、CHF3或Cl2作为蚀刻剂气体。
因此，可以通过上述过程修圆位于沟槽6的肩部和底部上的角落部分。在形成N+型源极区4之前修圆沟槽6的肩部角落，因此，在沟槽6的内壁和底部上，可以防止沟槽肩部被去除部分的移动导致形成N+型高浓度层。
[图3B中所示的过程]
半导体衬底的表面涂布有抗蚀剂20，并利用掩模覆盖的表面而暴露。在掩模中，去除与P+型接触层5对应的部分。通过执行显影步骤，仅在P+型接触层5的表面上保留抗蚀剂20。
[图3C中所示的过程]
通过在半导体衬底的表面上涂布作为有机膜的抗蚀剂21，用有机材料制成的抗蚀剂21填充沟槽6。粘滞度为20cp或更小的有机材料被用于制造抗蚀剂21。在使用粘滞度为20cp或更小的抗蚀剂21填充沟槽6时，可以更确定地填充沟槽6，并可以改善抗蚀剂21表面的平面性。抗蚀剂21的厚度不受限制，进一步考虑以下离子注入过程的离子范围，将P型基极层3的表面上的抗蚀剂21形成为1.0μm厚。
[图3D中所示的过程]
通过从抗蚀剂20和抗蚀剂21上部进行诸如氮等N型杂质的离子注入来形成N+型源极区4。因为抗蚀剂20保留在P+型接触层5上，所以仅向N+型源极区4、抗蚀剂20和抗蚀剂21的预定区域中注入了N型杂质，未向其他SiC部分中注入杂质。在这一离子注入中，抗蚀剂20和抗蚀剂21用作掩模，此外，也可以在离子注入之前，在真空中，在800℃到1000℃范围内的温度下加热抗蚀剂，将抗蚀剂20和抗蚀剂21碳化。通过这种方式，在进行离子注入时，可以限制抗蚀剂20和抗蚀剂21的温度变化，此外，可以使离子注入过程稳定。亦即，可以减小由抗蚀剂20和抗蚀剂21热变 化导致的注入变化的不利效果。因此，可以在SiC衬底中执行稳定的离子注入，SiC衬底在大约500℃的特定温度下被加热。
通过激活退火(activation annealing)过程来激活所注入的N型杂质，该退火过程是在用抗蚀剂21填充沟槽6内部的情况下，在1400℃到2000℃范围内的温度下执行的。通过这种方式，形成N+型源极区4，其利用诸如磷等N型杂质，以1.0×1021/cm3的浓度(即表面浓度)掺杂，N+型源极区4大约为0.3μm厚。内部沟槽6被抗蚀剂21覆盖，因此可以防止退火过程的高温导致的N+型源极区4的移动，进而可以防止在沟槽6的底部形成N型高浓度层。
利用灰化设备，通过氧等离子体灰化方法去除碳化的抗蚀剂20和碳化的抗蚀剂21。也可以通过干式氧化方法或湿式氧化方法去除碳化的抗蚀剂20和碳化的抗蚀剂21。在填充有O2气氛的氧化炉中，在600℃或更高温度下进行干式氧化和湿式氧化。如上所述，容易通过湿式氧化方法、干式氧化方法或O2灰化方法去除碳化的抗蚀剂20和碳化的抗蚀剂21。
图中未示出后续过程，因为这些过程与常规技术相同。在沟槽6中，形成栅极氧化物膜并充当栅极绝缘膜7。在沟槽6中，在栅极氧化物膜的表面上形成充当栅电极8的多晶硅层并对其进行回蚀。利用N型杂质对多晶硅掺杂。通过这种方式，在沟槽6中形成栅极绝缘膜7和栅电极8。在多晶硅层上形成层间绝缘膜10。通过构图而在层间绝缘膜10的截面上形成连接到N+型源极区4和P+型接触层5的接触孔。通过构图在层间绝缘膜10的另一截面上形成连接到栅电极8的另一接触孔。在接触孔中形成由电极材料制成的膜，从而利用电极材料填充接触孔。在填充在接触孔中的电极材料中，通过构图分别在每个接触孔中形成源电极9和栅极线路。此外，在N+型衬底1的背侧上形成漏电极11。可以更换形成源电极9和栅极线路的过程以及形成漏电极11的过程。通过这种方式，制造了图1所示的垂直型MOSFET。
在制造方法的本实施例中，在形成N+型源极区4之前形成沟槽6，在修圆沟槽6之后，在沟槽6的内部覆盖有抗蚀剂21的情况下，执行用于形成N+型源极区4的另一离子注入和激活退火。因此，在执行沟槽6的修圆和激活退火时，在沟槽6的内壁和底部上，可以防止由于N+型源极区4的被去 除部分的移动导致的N型高浓度层的形成。因此，提供了一种制造SiC半导体器件的方法，其能够防止在执行用于形成沟槽栅极结构，例如对沟槽6修圆的过程时，在沟槽6底部形成N型高浓度层。
(其他实施例)
在第一实施例中，描述了一种通过湿式氧化方法、干式氧化方法或O2灰化方法去除碳化的抗蚀剂20和碳化的抗蚀剂21的方法。抗蚀剂20和抗蚀剂21的碳化不限于通过碳化处理进行基本碳化，还包括在例如激活退火的热处理期间进行碳化。亦即，没有碳化处理，在离子注入之后执行的诸如激活退火等热处理期间也可以对抗蚀剂21进行碳化。也是在这种情况下，可以通过湿式氧化方法、干式氧化方法或O2灰化方法去除抗蚀剂21。可以根据半导体衬底的材料(即Si或C)控制湿式氧化和干式氧化的最高温度。具体而言，在半导体衬底的表面部分为Si表面时，可以将氧化温度设置为1000℃或更低，在半导体衬底的表面为C表面时，可以将氧化温度设置为900℃或更低。通过这种方式，防止了注入离子的层被氧化，进一步地，可以减少注入离子的层的损失。
在以上实施例中，作为范例描述了具有有着沟槽栅极结构的反转垂直型MOSFET的SiC半导体器件。或者，SiC半导体器件可以包括具有沟槽栅极的存储垂直型MOSFET。具体而言，在具有每个以上实施例中所述结构的SiC半导体器件中，可以通过在修圆沟槽6的内部角落并形成N+型源极区4之后，以例如1.0×1016/cm3的浓度掺杂诸如磷等N型杂质来在沟槽6的内壁上形成N沟道。N沟道层形成沟道区，并被形成为具有厚度，以提供常闭型器件。例如，在沟槽6中，形成于底部上的N沟道层的厚度可以是0.3μm到1.0μm，形成于内壁上的N沟道层的厚度可以是0.1μm到0.3μm。
在每个以上实施例中，作为范例描述了N沟道型垂直型MOSFET，其中第一导电类型对应于N型，第二导电类型对应于P型。或者，SiC半导体器件可以包括P沟道型垂直型MOSFET，每个构成元件具有与N沟道型垂直型MOSFET相反的导电类型。此外，作为范例描述具有沟槽栅极结构的垂直型MOSFET。或者，SiC半导体器件可以包括与垂直型MOSFET具有相同沟槽栅极结构的垂直IGBT。在这种情况下，在每个以上实施例中将N+型衬底1替 换为P型衬底，其他结构和制造方法与每个以上实施例都相同。
可以适当地改变以上实施例的各方面。例如，在形成沟槽6之前形成P+型接触层5。或者，也可以在形成沟槽6并对其修圆之后形成P+型接触层5。此外，将通过热氧化形成的氧化物膜称为栅极绝缘膜。或者，也可以将通过除热氧化方法之外的方法形成的氧化物膜或者将氮化物膜用作栅极绝缘膜。
尽管已经参考其优选实施例描述了本发明，但是应当理解，本发明不限于所述优选实施例和构造。本发明旨在覆盖各种修改和等效方案。此外，尽管所述各种组合和构造是优选的，但是其他包括更多、更少或者仅包括单个元件的组合和构造也处于本发明的精神和范围内。
Claims (8)
1.一种制造碳化硅半导体器件的方法，包括：
在具有第一导电类型或第二导电类型的衬底（1）上形成漂移层（2）；
在所述漂移层（2）上或在所述漂移层（2）的表面部分中形成基极层（3）；
形成沟槽（6），使所述沟槽（6）穿透所述基极层（3），并到达所述漂移层（2）；
修圆所述沟槽（6）的肩部角落部分和底部角落部分；
利用有机膜（21）覆盖所述沟槽（6）的内壁；
向所述基极层（3）的表面部分注入具有所述第一导电类型的杂质；
在形成所述沟槽（6）之后通过激活在所述基极层（3）的表面部分中注入的杂质来形成源极区（4）；
在形成所述源极区（4）之后去除所述有机膜（21）；
在所述沟槽（6）的内壁上形成栅极绝缘膜（7）；
在所述沟槽（6）中的所述栅极绝缘膜（7）上形成栅电极（8）；
形成源电极（9），使所述源电极（9）与所述源极区（4）和所述基极层（3）电耦合；以及
在所述衬底（1）的背侧上形成漏电极（11），
其中所述衬底（1）由碳化硅制成，
其中所述漂移层（2）由具有所述第一导电类型的碳化硅制成，并且所述漂移层（2）被以低于所述衬底（1）的杂质浓度的杂质浓度掺杂，
其中所述基极层（3）由具有所述第二导电类型的碳化硅制成，
其中所述沟槽（6）的肩部角落设置于所述沟槽（6）的开口侧，
其中在所述沟槽（6）覆盖有所述有机膜（21）的情况下进行杂质的注入，
其中在所述沟槽（6）覆盖有所述有机膜（21）的情况下进行所注入杂质的激活，并且
其中所述源极区（4）由具有所述第一导电类型的碳化硅制成，并且所述源极区（4）被以高于所述漂移层（2）的杂质浓度的杂质浓度掺杂。
2.根据权利要求1所述的方法，
其中通过氢蚀刻方法、牺牲氧化方法或干式蚀刻方法进行所述修圆。
3.根据权利要求1所述的方法，
其中所述源电极（9）形成于层间绝缘膜（10）上，所述层间绝缘膜（10）形成于所述栅电极（8）上。
4.根据权利要求1所述的方法，
其中所述有机膜（21）由抗蚀剂（21）制成。
5.根据权利要求4所述的方法，
其中所述抗蚀剂（21）的粘滞度为20cp或更小。
6.根据权利要求4所述的方法，还包括：
在注入所述杂质之前执行热处理，以将所述抗蚀剂（21）碳化。
7.根据权利要求1-6中的任一项所述的方法，
其中通过湿式氧化方法、干式氧化方法或O2灰化方法进行所述有机膜（21）的去除。
8.根据权利要求7所述的方法，
其中在所述衬底（1）的表面为Si表面的情况下，将氧化温度设置为1000℃或更低，并且
其中在所述衬底（1）的表面为C表面的情况下，将氧化温度设置为900℃或更低。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP194633/2010 | 2010-08-31 | ||
| JP2010194633A JP5500002B2 (ja) | 2010-08-31 | 2010-08-31 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102386100A CN102386100A (zh) | 2012-03-21 |
| CN102386100B true CN102386100B (zh) | 2014-07-09 |
Family
ID=45566363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110259637.9A Active CN102386100B (zh) | 2010-08-31 | 2011-08-30 | 制造碳化硅半导体器件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8470672B2 (zh) |
| JP (1) | JP5500002B2 (zh) |
| CN (1) | CN102386100B (zh) |
| DE (1) | DE102011080841B4 (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5884617B2 (ja) * | 2012-04-19 | 2016-03-15 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP2013232533A (ja) * | 2012-04-27 | 2013-11-14 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP5751213B2 (ja) | 2012-06-14 | 2015-07-22 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| CN102779843B (zh) * | 2012-07-23 | 2017-04-26 | 上海华虹宏力半导体制造有限公司 | 晶体管及其形成方法 |
| CN103839797B (zh) * | 2012-11-23 | 2017-11-21 | 中国科学院微电子研究所 | 一种igbt短路集电极结构的制备方法 |
| US9293558B2 (en) * | 2012-11-26 | 2016-03-22 | Infineon Technologies Austria Ag | Semiconductor device |
| KR101427954B1 (ko) * | 2012-12-27 | 2014-08-08 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
| CN104599946B (zh) * | 2014-12-24 | 2017-06-06 | 株洲南车时代电气股份有限公司 | 一种用于SiC功率器件的碳保护膜的制备方法及应用 |
| TWI570838B (zh) | 2015-11-12 | 2017-02-11 | 財團法人工業技術研究院 | 碳化矽基板上的溝槽結構以及其製作方法 |
| US10083888B2 (en) * | 2015-11-19 | 2018-09-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
| JP6115678B1 (ja) * | 2016-02-01 | 2017-04-19 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP6763727B2 (ja) * | 2016-09-15 | 2020-09-30 | トヨタ自動車株式会社 | スイッチング装置とその製造方法 |
| JP6632513B2 (ja) | 2016-12-07 | 2020-01-22 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP6629252B2 (ja) * | 2017-02-01 | 2020-01-15 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2018085531A (ja) * | 2018-01-05 | 2018-05-31 | ローム株式会社 | 半導体装置 |
| US11563101B2 (en) * | 2020-07-07 | 2023-01-24 | Wolfspeed, Inc. | Power semiconductor devices having multilayer gate dielectric layers that include an etch stop/field control layer and methods of forming such devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040214297A1 (en) * | 2002-08-09 | 2004-10-28 | Davis S. Christopher | Enzymatic processes for the production of 4-substituted 3-hydroxybutyric acid derivatives |
| US20040229420A1 (en) * | 2003-05-14 | 2004-11-18 | Denso Corporation | Method for manufacturing semiconductor device having trench gate |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS598374A (ja) | 1982-07-05 | 1984-01-17 | Matsushita Electronics Corp | 縦型構造電界効果トランジスタの製造方法 |
| JP3167457B2 (ja) * | 1992-10-22 | 2001-05-21 | 株式会社東芝 | 半導体装置 |
| JP3471473B2 (ja) | 1994-04-06 | 2003-12-02 | 株式会社デンソー | 半導体装置及びその製造方法 |
| DE69534888T2 (de) | 1994-04-06 | 2006-11-02 | Denso Corp., Kariya | Herstellungsverfahren für Halbleiterbauelement mit Graben |
| FR2738394B1 (fr) * | 1995-09-06 | 1998-06-26 | Nippon Denso Co | Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication |
| JP3976374B2 (ja) * | 1997-07-11 | 2007-09-19 | 三菱電機株式会社 | トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法 |
| US6107135A (en) | 1998-02-11 | 2000-08-22 | Kabushiki Kaisha Toshiba | Method of making a semiconductor memory device having a buried plate electrode |
| US7229872B2 (en) * | 2000-04-04 | 2007-06-12 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
| US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| JP4179811B2 (ja) * | 2002-06-17 | 2008-11-12 | Ｎｅｃエレクトロニクス株式会社 | 縦型ｍｏｓｆｅｔの製造方法 |
| JP2004303877A (ja) * | 2003-03-31 | 2004-10-28 | Sanken Electric Co Ltd | 半導体素子の製造方法 |
| JP4844077B2 (ja) * | 2005-10-13 | 2011-12-21 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2007234942A (ja) * | 2006-03-02 | 2007-09-13 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| JP2009302436A (ja) | 2008-06-17 | 2009-12-24 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP4877286B2 (ja) * | 2008-07-08 | 2012-02-15 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
-
2010
- 2010-08-31 JP JP2010194633A patent/JP5500002B2/ja active Active
-
2011
- 2011-08-11 DE DE102011080841A patent/DE102011080841B4/de active Active
- 2011-08-30 CN CN201110259637.9A patent/CN102386100B/zh active Active
- 2011-08-30 US US13/220,756 patent/US8470672B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040214297A1 (en) * | 2002-08-09 | 2004-10-28 | Davis S. Christopher | Enzymatic processes for the production of 4-substituted 3-hydroxybutyric acid derivatives |
| US20040229420A1 (en) * | 2003-05-14 | 2004-11-18 | Denso Corporation | Method for manufacturing semiconductor device having trench gate |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102386100A (zh) | 2012-03-21 |
| US8470672B2 (en) | 2013-06-25 |
| JP5500002B2 (ja) | 2014-05-21 |
| DE102011080841A1 (de) | 2012-03-01 |
| DE102011080841B4 (de) | 2013-11-21 |
| JP2012054347A (ja) | 2012-03-15 |
| US20120052642A1 (en) | 2012-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386100B (zh) | 制造碳化硅半导体器件的方法 | |
| JP5732790B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6048317B2 (ja) | 炭化珪素半導体装置 | |
| CN102859697B (zh) | 碳化硅半导体器件 | |
| JP5893172B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN102263133B (zh) | 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法 | |
| CN104871320B (zh) | 碳化硅半导体装置及其制造方法 | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| WO2013187017A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN102403346A (zh) | 半导体器件及其制造方法 | |
| CN107546268A (zh) | 半导体器件及制造其的方法 | |
| WO2013157259A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN104485328A (zh) | 带有igbt单元和去饱和沟道结构的半导体器件 | |
| JP6056623B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20130031205A (ko) | 반도체 장치 및 그 제조 방법 | |
| WO2017145594A1 (ja) | 化合物半導体装置の製造方法および化合物半導体装置 | |
| CN101138093A (zh) | 沟槽型mosfet及其制造方法 | |
| CN104810396A (zh) | 一种半导体器件及其制造方法 | |
| CN105448712A (zh) | 半导体装置的制造方法 | |
| WO2006109265A1 (en) | Semiconductor device and method for manufacture | |
| JP5767869B2 (ja) | 半導体装置の製造方法 | |
| CN107039268A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| CN103295907A (zh) | 半导体装置及其制造方法 | |
| CN105321824A (zh) | 半导体装置的制造方法 | |
| CN100454577C (zh) | 绝缘栅型半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |