JP5732790B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5732790B2 JP5732790B2 JP2010205789A JP2010205789A JP5732790B2 JP 5732790 B2 JP5732790 B2 JP 5732790B2 JP 2010205789 A JP2010205789 A JP 2010205789A JP 2010205789 A JP2010205789 A JP 2010205789A JP 5732790 B2 JP5732790 B2 JP 5732790B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity concentration
- source region
- insulating film
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 47
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000012535 impurity Substances 0.000 claims description 149
- 239000010410 layer Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- 239000002344 surface layer Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 28
- 238000005530 etching Methods 0.000 description 24
- 230000003647 oxidation Effects 0.000 description 24
- 238000007254 oxidation reaction Methods 0.000 description 24
- 229910052757 nitrogen Inorganic materials 0.000 description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 11
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- -1 CHF 3 Chemical compound 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Description
本発明は、トレンチゲートを有する炭化珪素（以下、ＳｉＣという）半導体装置およびその製造方法に関する。
近年、高い電界破壊強度が得られるパワーデバイスの素材としてＳｉＣが注目されている。ＳｉＣ半導体装置では電界破壊強度が強いため、大電流の制御を行うことができる。そのため、様々な分野での適用が可能であり、例えば自動車分野であればＨＶ（ハイブリットカー）、ＥＶ（電気自動車）、ＦＣ（燃料電池自動車）用のモーターの制御への活用等が期待されている。
ＳｉＣ半導体装置において、より大電流を流すには、チャネル密度を高くすることが有効である。シリコントランジスタにおいて、トレンチゲート構造のＭＯＳＦＥＴが採用され実用化されているが、このトレンチゲート構造は当然ＳｉＣ半導体装置にも適用できる構造であり、例えば特許文献１において、トレンチゲート構造のＳｉＣ半導体装置が提案されている。
しかしながら、上記のようなトレンチゲート構造のＭＯＳＦＥＴをＳｉＣ基板上に作成する場合には次のような問題が発生する。
ゲート酸化膜を形成するに際して、ＳｉＣ表面にはそれまでのプロセスによるダメージや不純物などが残留している。特に、トレンチエッチングにより形成したトレンチ側壁にはエッチング時のダメージが残留していることが懸念される。このようなダメージが残留していると、それを起点としてリークが発生することから、ダメージを除去するために、水素エッチングや犠牲酸化等を行うことが必要になる。
ところが、高不純物濃度領域の酸化レートが早い（増速酸化）ことから、そのダメージ除去の際に、ダメージ除去を確実に行う程度まで犠牲酸化等を行うと、トレンチの肩部（トレンチの入口側の角部）に形成される高不純物濃度のソース領域の表面濃度、つまりソース電極とのコンタクト部の濃度を高濃度に確保できず、コンタクト抵抗が増大するという問題が発生する。
例えば、ソース領域については、コンタクト部の濃度をより高濃度にするために、深い位置を窒素（Ｎ）のイオン注入によって形成しつつ、浅い位置にリン（Ｐ）のイオン注入を行って深い位置よりもより高濃度（１×１０20／ｃｍ3程度）となるようにしている。このような製造工程により、ソース領域のうち、浅い位置に構成されるコンタクト部が深い位置よりも高不純物濃度となるようにし、コンタクト抵抗の低減を図っている。しかし、このソース領域のうちの浅い位置が増速酸化によって酸化され、その後、犠牲酸化膜を除去する際に除去されてしまい、コンタクト部のための高不純物濃度とされた部分が消失してしまうのである。このため、ソース領域のうちソース電極とのコンタクト部が高不純物濃度とならなくなることでコンタクト抵抗が増大してしまうし、ソース領域の厚みが薄くなって電流経路の断面積が減少することでも抵抗を増大させることになる。
このような問題は、ソース領域を窒素とリンの２種類のイオン種で形成する場合に限らず、同じイオン種であっても、浅い領域が深い領域よりもより高不純物濃度とされるようにイオン注入されているような場合に、同様に発生する。また、トレンチゲート構造のＭＯＳＦＥＴに限らず、トレンチゲート構造のＩＧＢＴについても、同様のことが言える。また、ここでは犠牲酸化によってダメージ除去を行う場合について説明したが、犠牲酸化に限らず、水素エッチングなどでも高不純物層の増速エッチングが生じるため、同様のことが言える。
本発明は上記点に鑑みて、トレンチ内のダメージ除去を行う際に、ソース領域とソース電極とのコンタクト抵抗が増大することを抑制できるＳｉＣ半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、ゲート絶縁膜（７）は、トレンチ（６）内よりソース領域（４）の上まで形成されていると共に、ソース領域（４）に接して形成されており、ソース領域（４）は、第１領域（４ａ）と、該第１領域（４ａ）よりも浅く、かつ、高不純物濃度とされた部分を有する第２領域（４ｂ）とを有して構成され、第２領域（４ｂ）のうちゲート絶縁膜（７）および層間絶縁膜（１０）にて覆われた部分では、該第２領域（４ｂ）のうちソース領域（４）の最表面における第１導電型不純物の不純物濃度が最表面よりも深い位置と比べて比較的低不純物濃度とされていると共に前記ソース領域（４）の最表面から前記トレンチ（６）の入口における角部において前記ゲート絶縁膜（７）に接しており、第２領域（４ｂ）のうちコンタクトホールに位置する部分では、前記比較的低不純物濃度とされた部分よりも深い位置までソース電極（９）もしくは該ソース電極（９）を構成する金属がシリサイド化した金属シリサイド膜（３０）が形成されていることを特徴としている。
このように、ソース領域（４）の第２領域（４ｂ）について、最表面からある程度の深さの場所については、高不純物濃度とせず、比較的低不純物濃度となるようにしている。このため、ダメージ除去工程を行ったときに、比較的低不純物濃度とされる部分の酸化に時間が掛かるため、増速酸化される領域が少なくなるようにできる。そして、低不純物濃度の部分が残ったとしても、上記したように、比較的低不純物濃度とされた部分よりも深い位置までソース電極（９）もしくは該ソース電極（９）を構成する金属がシリサイド化した金属シリサイド膜（３０）が形成されるようにすることで、ソース領域（４）とソース電極（９）とのコンタクト抵抗の増大を抑制することが可能となる。
例えば、請求項２に記載したように、ソース領域（４）における第２領域（４ｂ）のうち、比較的低不純物濃度とされた部分の第１導電型不純物の不純物濃度が１．０×１０19／ｃｍ3 未満とされ、ソース領域（４）における第２領域（４ｂ）のうち比較的低不純物濃度とされた部分よりも深い部分の第１導電型不純物の不純物濃度が１．０×１０20／ｃｍ3以上とされるようにすることができる。
さらに、請求項３に記載したように、ソース領域（４）における第２領域（４ｂ）のうち、比較的低不純物濃度とされた部分の第１導電型不純物の不純物濃度が１．０×１０18／ｃｍ3 未満とされ、ソース領域（４）のうち第２領域（４ｂ）のうち比較的低不純物濃度とされた部分よりも深い部分の第１導電型不純物の不純物濃度が１．０×１０20／ｃｍ3以上とされるようにすると好ましい。
このように、第２領域（４ｂ）のうち、比較的低不純物濃度とされた部分の第１導電型不純物の不純物濃度をより低濃度とすれば、より確実にソース領域（４）の第２領域（４ｂ）のうち高不純物濃度が増速酸化されることを防止することが可能となり、さらにソース領域（４）とソース電極（９）とのコンタクト抵抗の増大を抑制することが可能となる。
請求項４に記載の発明では、コンタクトホールと対応する位置において、ソース領域（４）およびベース領域（３）のコンタクト層（５）が部分的に除去された凹部（４０）が形成され、該凹部（４０）にソース電極（９）が入り込むことにより、第２領域（４ｂ）のうち比較的低不純物濃度とされた部分よりも深い位置までソース電極（９）もしくは該ソース電極（９）を構成する金属がシリサイド化した金属シリサイド膜（３０）が形成されていることを特徴としている。
このように、凹部（４０）を形成し、凹部（４０）にソース電極（９）が入り込むようにすれば、第２領域（４ｂ）のうち比較的低不純物濃度とされた部分よりも深い位置までソース電極（９）もしくは該ソース電極（９）を構成する金属がシリサイド化した金属シリサイド膜（３０）を形成できる。これにより、より確実に請求項１に記載の効果を得ることができる。
請求項５に記載の発明では、ソース領域（４）を形成する工程では、第１領域（４ａ）と、該第１領域（４ａ）よりも浅く、かつ、高不純物濃度とされる部分を有する第２領域（４ｂ）とを有して構成としてソース領域（４）を形成し、第２領域（４ｂ）のうちソース領域（４）の最表面における第１導電型不純物の不純物濃度が最表面よりも深い位置と比べて比較的低不純物濃度とされるようにし、ゲート絶縁膜（７）を形成する工程では、ソース領域（４）の最表面からトレンチ（６）の入口における角部に接するようにゲート絶縁膜（７）を形成することを特徴としている。
このように、ソース領域（４）の第２領域（４ｂ）について、最表面からある程度の深さの場所については、高不純物濃度とせず、比較的低不純物濃度となるようにしている。このため、ダメージ除去工程を行ったときに、ソース領域（４）の領域（４ｂ）のうち比較的低不純物濃度とされる部分が若干残るようにできる。もしくは、この部分が消失して第２領域（４ｂ）のうちの高不純物濃度の部分が増速酸化されても、比較的低不純物濃度とされる部分の酸化に時間が掛かるため、増速酸化される領域が少なくなるようにできる。これにより、ソース領域（４）の第２領域（４ｂ）のうちのソース電極（９）とのコンタクト部が消失することを防止することができる。したがって、ソース領域（４）とソース電極（９）とのコンタクト抵抗の増大を抑制することが可能となる。
請求項６に記載の発明では、ソース電極（９）を形成する工程では、第２領域（４ｂ）のうちコンタクトホールから露出させられた部分に残った比較的低不純物濃度とされた部分とソース電極（９）を構成する金属とをシリサイド化反応させ、金属シリサイド膜（３０）を形成することを特徴としている。
このように、ソース電極（９）を構成する金属とＳｉＣ中のＳｉとをシリサイド化反応させれば、比較的低不純物濃度とされた領域をすべて低抵抗な金属シリサイドとすることができる。したがって、ソース領域（４）とソース電極（９）とのコンタクト抵抗が増大しないようにできる。
請求項７に記載の発明では、コンタクトホールを形成する工程に続けて、層間絶縁膜（１０）をマスクとしてコンタクトホールにて露出させられたソース領域（４）およびベース領域（３）のコンタクト層（５）に凹部（４０）を形成する工程を行い、凹部（４０）を形成することにより、第２領域（４ｂ）のうちコンタクトホールから露出させられた部分に残った比較的低不純物濃度とされた部分を除去することを特徴としている。
このように、コンタクトホールと対応する位置に凹部（４０）を形成し、ソース領域（４）の第２領域（４ｂ）の最表面での比較的低不純物濃度とされた部分が除去されるようにしている。これにより、より確実にソース領域（４）の第２領域（４ｂ）のうち高不純物濃度が増速酸化されることを防止することが可能となり、さらにソース領域（４）とソース電極（９）とのコンタクト抵抗の増大を抑制することが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。ここではＳｉＣ半導体装置に備えられる素子として反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴについて説明する。
本発明の第１実施形態について説明する。ここではＳｉＣ半導体装置に備えられる素子として反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴについて説明する。
図１は、本実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴの断面図である。この図は、縦型ＭＯＳＦＥＴの１セル分を抽出したものに相当する。本図ではＭＯＳＦＥＴの１セル分しか記載していないが、図１に示す縦型ＭＯＳＦＥＴと同様の構造の縦型ＭＯＳＦＥＴが複数列隣り合うように配置されている。
図１に示す縦型ＭＯＳＦＥＴは、半導体基板としてＳｉＣからなるｎ+型基板１を用いて形成されている。ｎ+型基板１は、窒素、リン等のｎ型不純物濃度が例えば１．０×１０19／ｃｍ3とされ、厚さが３００μｍ程度とされている。このｎ+型基板１の表面には、窒素、リン等のｎ型不純物濃度が例えば３．０〜７．０×１０15／ｃｍ3で厚さ１０〜１５μｍ程度のＳｉＣからなるｎ-型ドリフト層２が形成されている。このｎ-型ドリフト層２の表層部にはｐ型ベース領域３が形成されており、さらに、ｐ型ベース領域３の上層部分にはｎ+型ソース領域４およびｐ+型コンタクト層５が形成されている。
ｐ型ベース領域３は、ボロンもしくはアルミニウム等のｐ型不純物濃度が例えば５．０×１０16〜２．０×１０19／ｃｍ3、厚さ２．０μｍ程度で構成されている。
ｎ+型ソース領域４は、後述するトレンチゲート構造の両側に配置されており、例えば厚さ０．３μｍ程度で構成されている。ｎ+型ソース領域４を構成するｎ型不純物としては、基本的には窒素（Ｎ）が用いられているが、表層部にはリン（Ｐ）が用いられている。窒素はリンよりも質量が大きく、より深い位置まで注入し易いことから、ｎ+型ソース領域４の深い位置まで高不純物濃度とするために用いている。但し、窒素のみでは、コンタクト抵抗を一定以上に低下させることができないため、ｎ+型ソース領域４のうちの浅い位置では窒素よりもコンタクト抵抗を十分低下させることが可能なリンを用いている。例えば、ｎ+型ソース領域４のうち窒素のみが注入されている領域は、ｎ型不純物濃度が例えば１．０×１０20／ｃｍ3程度、リンが注入されている領域は、ｎ型不純物濃度が１．０×１０20／ｃｍ3以上、例えば５．０×１０20〜１．０×１０21／ｃｍ3程度とされている。以下、ｎ+型ソース領域４のうちｎ型不純物濃度が比較的低濃度とされている部分（本実施形態の場合、窒素のみが注入されている領域）を第１領域４ａといい、ｎ型不純物濃度が比較的高濃度とされている部分（本実施形態の場合、リンが注入されている領域）を第２領域４ｂという。
ｐ+型コンタクト層５は、ｐ型ベース領域３を部分的に高不純物濃度としたもので、ｐ型ベース領域３の一部に相当し、ｐ型ベース領域３と後述するソース電極９とのコンタクトのために用いられる。ｐ+型コンタクト層５は、例えば表層部におけるボロンもしくはアルミニウム等のｐ型不純物濃度（表面濃度）が例えば１．０×１０20／ｃｍ3、厚さ０．３μｍ程度で構成されている。ｐ+型コンタクト層５は、ｎ+型ソース領域４を挟んでトレンチゲート構造と反対側に備えられている。
また、ｐ型ベース領域３およびｎ+型ソース領域４を貫通してｎ-型ドリフト層２に達するように、例えば幅が１．４〜２．０μｍ、深さが２．０μｍ程度（例えば２．４μｍ）のトレンチ６が形成されている。このトレンチ６の側面と接するように上述したｐ型ベース領域３およびｎ+型ソース領域４が配置されている。
さらに、トレンチ６の内壁面はゲート絶縁膜７にて覆われており、ゲート絶縁膜７の表面に形成されたドープトＰｏｌｙ−Ｓｉにて構成されるゲート電極８により、トレンチ６内が埋め尽くされている。ゲート絶縁膜７は、例えば、酸化膜によって構成されており、ゲート絶縁膜７の厚みはトレンチ６の側面側と底部側共に１００ｎｍ程度となっている。
このようにして、トレンチゲート構造が構成されている。このトレンチゲート構造は、図１の紙面垂直方向を長手方向として延設されている。そして、複数のトレンチゲート構造が図１の紙面左右方向において平行に並べられることで複数セルが構成されている。
また、ｎ+型ソース領域４およびｐ+型コンタクト層５の表面やゲート電極８の表面には、ソース電極９やゲート配線（図示せず）が形成されている。ソース電極９およびゲート配線は、複数の金属（例えばＮｉ／Ａｌ等）にて構成されており、少なくともｎ型ＳｉＣ（具体的にはｎ+型ソース領域４やｎドープの場合のゲート電極８）と接触する部分はｎ型ＳｉＣとオーミック接触可能な金属で構成され、少なくともｐ型ＳｉＣ（具体的にはｐ+型コンタクト層５やｐドープの場合のゲート電極８）と接触する部分はｐ型ＳｉＣとオーミック接触可能な金属で構成されている。なお、これらソース電極９およびゲート配線は、層間絶縁膜１０上に形成されることで電気的に絶縁されており、層間絶縁膜１０に形成されたコンタクトホールを通じてソース電極９はｎ+型ソース領域４およびｐ+型コンタクト層５と電気的に接触させられ、ゲート配線はゲート電極８と電気的に接触させられている。
そして、ｎ+型基板１の裏面側にはｎ+型基板１と電気的に接続されたドレイン電極１１が形成されている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴが構成されている。
次に、図１に示すトレンチゲート型の縦型ＭＯＳＦＥＴの製造方法について説明する。図２〜図４は、図１に示すトレンチゲート型の縦型ＭＯＳＦＥＴの製造工程を示した断面図である。以下、これらの図を参照して説明する。
〔図２（ａ）に示す工程〕
まず、窒素、リン等のｎ型不純物濃度が例えば１．０×１０19／ｃｍ3で厚さ３００μｍ程度のｎ+型基板１を用意する。このｎ+型基板１の表面に窒素、リン等のｎ型不純物濃度が例えば３．０〜７．０×１０15／ｃｍ3で厚さ１５μｍ程度のＳｉＣからなるｎ-型ドリフト層２をエピタキシャル成長させる。続いて、ｎ-型ドリフト層２の表面に、ｐ型不純物濃度が例えば５．０×１０16〜２．０×１０19／ｃｍ3、厚さ２．０μｍ程度となるボロンもしくはアルミニウム等のｐ型不純物層をエピタキシャル成長させることにより、ｐ型ベース領域３を形成する。
まず、窒素、リン等のｎ型不純物濃度が例えば１．０×１０19／ｃｍ3で厚さ３００μｍ程度のｎ+型基板１を用意する。このｎ+型基板１の表面に窒素、リン等のｎ型不純物濃度が例えば３．０〜７．０×１０15／ｃｍ3で厚さ１５μｍ程度のＳｉＣからなるｎ-型ドリフト層２をエピタキシャル成長させる。続いて、ｎ-型ドリフト層２の表面に、ｐ型不純物濃度が例えば５．０×１０16〜２．０×１０19／ｃｍ3、厚さ２．０μｍ程度となるボロンもしくはアルミニウム等のｐ型不純物層をエピタキシャル成長させることにより、ｐ型ベース領域３を形成する。
〔図２（ｂ）に示す工程〕
ｐ型ベース領域３の上に、例えばＬＴＯ等で構成されるマスク２０を成膜する。そして、マスク２０の上にレジスト２１を配置し、露光・現像などのフォトリソグラフィ工程を経てレジスト２１のうちｐ+型コンタクト層５の形成予定領域を開口させる。
ｐ型ベース領域３の上に、例えばＬＴＯ等で構成されるマスク２０を成膜する。そして、マスク２０の上にレジスト２１を配置し、露光・現像などのフォトリソグラフィ工程を経てレジスト２１のうちｐ+型コンタクト層５の形成予定領域を開口させる。
〔図２（ｃ）に示す工程〕
レジスト２１を用いてマスク２０をＣＨＦ3などのＳｉＣに対する選択比の高いエッチングガスを用いてパターニングして、ｐ+型コンタクト層５の形成予定領域上においてマスク２０を開口させたのち、レジスト２１を除去する。そして、マスク２０にてｐ型ベース領域３のうちのｐ+型コンタクト層５の形成予定領域以外を覆った状態で、ｐ型不純物（例えばボロンもしくはアルミニウム等）をイオン注入する。そして、注入されたイオンを活性化することで、ボロンもしくはアルミニウム等のｐ型不純物濃度（表面濃度）が例えば１．０×１０20／ｃｍ3、厚さ０．３μｍ程度のｐ+型コンタクト層５を形成する。その後、マスク２０をＨＦなどのエッチング液を用いて除去する。
レジスト２１を用いてマスク２０をＣＨＦ3などのＳｉＣに対する選択比の高いエッチングガスを用いてパターニングして、ｐ+型コンタクト層５の形成予定領域上においてマスク２０を開口させたのち、レジスト２１を除去する。そして、マスク２０にてｐ型ベース領域３のうちのｐ+型コンタクト層５の形成予定領域以外を覆った状態で、ｐ型不純物（例えばボロンもしくはアルミニウム等）をイオン注入する。そして、注入されたイオンを活性化することで、ボロンもしくはアルミニウム等のｐ型不純物濃度（表面濃度）が例えば１．０×１０20／ｃｍ3、厚さ０．３μｍ程度のｐ+型コンタクト層５を形成する。その後、マスク２０をＨＦなどのエッチング液を用いて除去する。
〔図２（ｄ）に示す工程〕
ｐ型ベース領域３およびｐ+型コンタクト層５の上に、例えばＬＴＯ等で構成されるマスク２２を成膜する。そして、マスク２２の上にレジスト２３を配置し、露光・現像などのフォトリソグラフィ工程を経てレジスト２３のうちｎ+型ソース領域４の形成予定領域を開口させる。
ｐ型ベース領域３およびｐ+型コンタクト層５の上に、例えばＬＴＯ等で構成されるマスク２２を成膜する。そして、マスク２２の上にレジスト２３を配置し、露光・現像などのフォトリソグラフィ工程を経てレジスト２３のうちｎ+型ソース領域４の形成予定領域を開口させる。
〔図３（ａ）に示す工程〕
レジスト２３を用い、マスク２２をＣＨＦ3などのＳｉＣに対する選択比の高いエッチングガスを用いてパターニングし、ｎ+型ソース領域４の形成予定領域上においてマスク２２を開口させる。そして、マスク２２にてｐ型ベース領域３のうちのｎ+型ソース領域４の形成予定領域以外を覆った状態で、ｎ型不純物をイオン注入する。このとき、ｎ+型ソース領域４の深い位置から浅い位置に至るまでボックスプロファイルによってｎ型不純物として窒素をイオン注入することで、例えば１×１０20／ｃｍ3程度で第１領域４ａが形成されるようにする。次いで、ｎ+型ソース領域４の浅い位置にｎ型不純物としてリンをイオン注入する。これにより、ソース電極９とのコンタクト部となる第２領域４ｂを窒素のみが導入される第１領域４ａよりも基本的には高不純物濃度、具体的には１．０×１０20／ｃｍ3以上、例えば５．０×１０20〜１．０×１０21／ｃｍ3程度で形成されるようにする。
レジスト２３を用い、マスク２２をＣＨＦ3などのＳｉＣに対する選択比の高いエッチングガスを用いてパターニングし、ｎ+型ソース領域４の形成予定領域上においてマスク２２を開口させる。そして、マスク２２にてｐ型ベース領域３のうちのｎ+型ソース領域４の形成予定領域以外を覆った状態で、ｎ型不純物をイオン注入する。このとき、ｎ+型ソース領域４の深い位置から浅い位置に至るまでボックスプロファイルによってｎ型不純物として窒素をイオン注入することで、例えば１×１０20／ｃｍ3程度で第１領域４ａが形成されるようにする。次いで、ｎ+型ソース領域４の浅い位置にｎ型不純物としてリンをイオン注入する。これにより、ソース電極９とのコンタクト部となる第２領域４ｂを窒素のみが導入される第１領域４ａよりも基本的には高不純物濃度、具体的には１．０×１０20／ｃｍ3以上、例えば５．０×１０20〜１．０×１０21／ｃｍ3程度で形成されるようにする。
このとき、ｎ+型ソース領域４のうちの第２領域４ｂについては、最表面まで高不純物濃度とするのではなく、最表面から所定距離離れた位置から高不純物濃度となるようにする。図５（ａ）、（ｂ）に、従来と本実施形態のｎ+型ソース領域４のうちの第２領域４ｂの不純物濃度プロファイルを示し、この図を参照して従来と本実施形態のｎ+型ソース領域４のうちの第２領域４ｂの不純物濃度の違いについて説明する。なお、図５（ａ）、（ｂ）では、第２領域４ｂの不純物濃度しか示していないが、第１領域４ａについては１．０×１０20／ｃｍ3程度の濃度で窒素が注入されている。
図５（ａ）に示すように、従来では、ｎ+型ソース領域４の第２領域４ｂについて、最表面から僅かな深さ（０．０１μｍ程度）の場所、つまりほぼ最表面まで高不純物濃度（図中では１．０×１０21／ｃｍ3程度の不純物濃度）としている。このように、ｎ+型ソース領域４の第２領域４ｂがほぼ最表面まで高不純物濃度とされる場合、ｎ+型ソース領域４の最表面近傍において高不純物濃度とされる第２領域４ｂ中でも比較的低不純物濃度とされる部分の厚みが少なくなる。
犠牲酸化等のダメージ除去工程を行う場合、十分なダメージ除去が行えるように、ある程度の温度で長時間加熱することになる。このため、従来のようにｎ+型ソース領域４の第２領域４ｂがほぼ最表面まで高不純物濃度とされる場合、ダメージ除去工程の比較的早い時点から、ｎ+型ソース領域４の最表面近傍において第２領域４ｂのうち比較的低不純物濃度とされる部分が酸化されつくしてしまう。これにより、ｎ+型ソース領域４の第２領域４ｂのうち、より高不純物濃度とされた部分まで増速酸化され、増速酸化される時間が長時間に至るため、ソース電極９とのコンタクト部が消失してしまうのである。
一方、図５（ｂ）に示すように、本実施形態では、ｎ+型ソース領域４の第２領域４ｂについて、最表面からある程度の深さ（例えば０．０５μｍ以上）の場所については、高不純物濃度（図中では１．０×１０21／ｃｍ3程度の不純物濃度）とせず、比較的低不純物濃度となるようにしている。例えば、最表面では、第２領域４ｂの不純物濃度が１×１０19／ｃｍ3未満となるようにしている。これにより、従来と比較して、ｎ+型ソース領域４の第２領域４ｂのうち比較的低不純物濃度とされる部分の厚みが厚くなる。
したがって、この後の犠牲酸化等のダメージ除去工程を行ったときに、ｎ+型ソース領域４の第２領域４ｂのうち比較的低不純物濃度とされる部分が若干残るか、もしくは、この部分が消失して第２領域４ｂのうちの高不純物濃度の部分が増速酸化されても、比較的低不純物濃度とされる部分の酸化に時間が掛かるため、増速酸化される領域が少なくなるようにできる。これにより、ｎ+型ソース領域４の第２領域４ｂのうちのソース電極９とのコンタクト部が消失することを防止することができる。
〔図３（ｂ）に示す工程〕
マスク２２を除去した後、改めてｐ型ベース領域３やｎ+型ソース領域４等の上に、ＬＴＯ等で構成されるエッチングマスク２４を成膜する。 そして、マスク２４の上にレジスト２５を配置し、露光・現像などのフォトリソグラフィ工程を経てレジスト２５のうちトレンチ６の形成予定領域をＣＨＦ3などのＳｉＣに対する選択比の高いエッチングガスを用いて開口させる。
マスク２２を除去した後、改めてｐ型ベース領域３やｎ+型ソース領域４等の上に、ＬＴＯ等で構成されるエッチングマスク２４を成膜する。 そして、マスク２４の上にレジスト２５を配置し、露光・現像などのフォトリソグラフィ工程を経てレジスト２５のうちトレンチ６の形成予定領域をＣＨＦ3などのＳｉＣに対する選択比の高いエッチングガスを用いて開口させる。
〔図３（ｃ）に示す工程〕
レジスト２５を除去した後、エッチングマスク２４で覆った状態で、例えばＳＦ6やＣｌ2などのエッチングガスを用いた異方性エッチングを行うことによりトレンチ６を形成する。
レジスト２５を除去した後、エッチングマスク２４で覆った状態で、例えばＳＦ6やＣｌ2などのエッチングガスを用いた異方性エッチングを行うことによりトレンチ６を形成する。
〔図３（ｄ）に示す工程〕
この後、エッチングマスク２４を除去する。例えば、エッチングマスク２４がＬＴＯ等のようなＳｉＯ2で構成されている場合には、ＨＦなどのエッチング液を用いて、エッチングマスク２４を除去することができる。
この後、エッチングマスク２４を除去する。例えば、エッチングマスク２４がＬＴＯ等のようなＳｉＯ2で構成されている場合には、ＨＦなどのエッチング液を用いて、エッチングマスク２４を除去することができる。
〔図４（ａ）に示す工程〕
犠牲酸化等によるダメージ除去を行う。例えば、１０８０℃、６０分間の熱酸化処理を行ったのち、形成された酸化膜をフッ酸などで除去するという工程を行う。これにより、トレンチ６内やｎ+型ソース領域４の最表面を含む、ＳｉＣの露出表面が犠牲酸化され、これまでのプロセス、特にトレンチ形成工程において形成されたダメージを除去することが可能となる。
犠牲酸化等によるダメージ除去を行う。例えば、１０８０℃、６０分間の熱酸化処理を行ったのち、形成された酸化膜をフッ酸などで除去するという工程を行う。これにより、トレンチ６内やｎ+型ソース領域４の最表面を含む、ＳｉＣの露出表面が犠牲酸化され、これまでのプロセス、特にトレンチ形成工程において形成されたダメージを除去することが可能となる。
このとき、上述したように、ｎ+型ソース領域４の第２領域４ｂについて、最表面からある程度の深さの場所については、高不純物濃度とせず、比較的低不純物濃度となるようにしている。つまり、従来と比較して、ｎ+型ソース領域４の第２領域４ｂのうち比較的低不純物濃度とされる部分の厚みが厚くなるようにしている。このため、ダメージ除去工程を行ったときに、ｎ+型ソース領域４の第２領域４ｂのうち比較的低不純物濃度とされる部分が若干残るか、もしくは、この部分が消失して第２領域４ｂのうちの高不純物濃度の部分が増速酸化されても、比較的低不純物濃度とされる部分の酸化に時間が掛かるため、増速酸化される領域が少なくなるようにできる。これにより、ｎ+型ソース領域４の第２領域４ｂのうちのソース電極９とのコンタクト部が消失することを防止することができる。
なお、ここでは犠牲酸化を例に挙げたが、水素エッチング、ＣＤＥ（Chemical Dry Etching）等によってダメージ除去を行う場合であっても、同様の効果を得ることができる。
〔図４（ｂ）に示す工程〕
ゲート絶縁膜７を例えばＣＶＤ法によって酸化膜を成膜することにより形成する。ゲート絶縁膜７の形成工程をゲート酸化によって行っても良いが、ＣＶＤ法などに行うことで、更にｎ+型ソース領域４の第２領域４ｂの表面が増速酸化されることを抑制することが可能となる。
ゲート絶縁膜７を例えばＣＶＤ法によって酸化膜を成膜することにより形成する。ゲート絶縁膜７の形成工程をゲート酸化によって行っても良いが、ＣＶＤ法などに行うことで、更にｎ+型ソース領域４の第２領域４ｂの表面が増速酸化されることを抑制することが可能となる。
続いて、ゲート絶縁膜７の表面にｎ型不純物（もしくはｐ型不純物）をドーピングしたポリシリコン層を例えば６００℃の温度下で１２０ｎｍ程度成膜したのち、エッチバック工程等を行うことにより、ポリシリコンを平坦化した後、露光・現像などのフォトリソグラフィ工程を経てレジストをパターニングした後ゲート電極８をＣＦ4などのエッチングガスを使ってエッチングにより形成する。さらに、ＣＶＤ法などによって酸化膜などによって構成される層間絶縁膜１０を成膜したのち、層間絶縁膜１０をパターニングしてｎ＋型ソース領域４やｐ＋型コンタクト層５に繋がるコンタクトホールを形成する。
〔図４（ｃ）に示す工程〕
続いて、コンタクトホール内を埋め込むように電極材料を成膜したのち、これをパターニングすることでソース電極９のうちｐ型ＳｉＣとオーミック接触が図れる金属部分を形成する。さらに、ｎ+型基板１の裏面側にドレイン電極１１を形成する。そして、層間絶縁膜１０のうちゲート電極８に繋がるコンタクトホールを別断面に形成したのち、コンタクトホール内を埋め込むようにｎ型ＳｉＣとオーミック接触が図れる金属材料を成膜してからパターニングし、さらにシンター処理を行うことでソース電極９および図示しないゲート配線を形成する。これにより、図１に示したトレンチゲート構造の縦型ＭＯＳＦＥＴが完成する。
続いて、コンタクトホール内を埋め込むように電極材料を成膜したのち、これをパターニングすることでソース電極９のうちｐ型ＳｉＣとオーミック接触が図れる金属部分を形成する。さらに、ｎ+型基板１の裏面側にドレイン電極１１を形成する。そして、層間絶縁膜１０のうちゲート電極８に繋がるコンタクトホールを別断面に形成したのち、コンタクトホール内を埋め込むようにｎ型ＳｉＣとオーミック接触が図れる金属材料を成膜してからパターニングし、さらにシンター処理を行うことでソース電極９および図示しないゲート配線を形成する。これにより、図１に示したトレンチゲート構造の縦型ＭＯＳＦＥＴが完成する。
このように、本実施形態によれば、ｎ+型ソース領域４の第２領域４ｂについて、最表面からある程度の深さの場所については、高不純物濃度とせず、比較的低不純物濃度となるようにしている。このため、ダメージ除去工程を行ったときに、ｎ+型ソース領域４の第２領域４ｂのうち比較的低不純物濃度とされる部分が若干残るか、もしくは、この部分が消失して第２領域４ｂのうちの高不純物濃度の部分が増速酸化されても、比較的低不純物濃度とされる部分の酸化に時間が掛かるため、増速酸化される領域が少なくなるようにできる。これにより、ｎ+型ソース領域４の第２領域４ｂのうちのソース電極９とのコンタクト部が消失することを防止することができる。したがって、ｎ+型ソース領域４とソース電極９とのコンタクト抵抗の増大を抑制することが可能となる。
なお、ｎ+型ソース領域４の第２領域４ｂのうち比較的低不純物濃度とされた領域がダメージ除去工程後にも残る場合、ソース電極９とのコンタクト抵抗を増大させることになり兼ねない。しかしながら、ソース電極９を形成する際のシンター処理によって、ソース電極９を構成する金属とＳｉＣ中のＳｉとがシリサイド化反応し、比較的低不純物濃度とされた領域がすべて低抵抗な金属シリサイドとなる。この場合、図６に示すコンタクト部近傍の拡大図に示されるように、ｎ+型ソース領域４の第２領域４ｂのうち層間絶縁膜１０およびゲート絶縁膜７の下方に位置する部分では、比較的低不純物濃度が残り、ソース電極９の下方では比較的低不純物濃度とされた部分の厚み以上の厚さの金属シリサイド膜３０が形成された状態となる。したがって、金属シリサイド膜３０が領域４ｂのうち比較的高不純物濃度の部分に接続されるため、ｎ+型ソース領域４とソース電極９とのコンタクト抵抗が増大することはない。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してコンタクト部の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してコンタクト部の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図７は、本実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴの断面図である。本実施形態では、ｎ+型ソース領域４の第２領域４ｂの最表面での不純物濃度を第１実施形態よりも更に低く、例えば１×１０18／ｃｍ3未満とし、かつ、図７に示すように、ソース電極９とのコンタクト部においてｎ+型ソース領域４およびｐ+型コンタクト部５の表層部を除去した凹部４０を形成している。そして、この凹部４０内において、ｎ+型ソース領域４およびｐ+型コンタクト部５がソース電極９と電気的に接続されるようにしている。
このように、凹部４０を形成し、凹部４０内において、ｎ+型ソース領域４およびｐ+型コンタクト部５がソース電極９と電気的に接続されるようにすれば、ソース電極９とのコンタクト部にｎ+型ソース領域４の第２領域４ｂの最表面での比較的低不純物濃度とされた部分が残ることを確実に防止できる。これにより、ｎ+型ソース領域４の第２領域４ｂの最表面での比較的低不純物濃度の部分の濃度をより低くしても良くなるため、ダメージ除去工程の際に、更にその領域の酸化速度を遅くすることができる。したがって、より確実にｎ+型ソース領域４の第２領域４ｂのうち高不純物濃度が増速酸化されることを防止することが可能となり、さらにｎ+型ソース領域４とソース電極９とのコンタクト抵抗の増大を抑制することが可能となる。
次に、本実施形態のトレンチゲート型の縦型ＭＯＳＦＥＴの製造方法について説明する。なお、本実施形態のトレンチゲート型の縦型ＭＯＳＦＥＴの製造工程は、基本的には第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図８は、図７に示すトレンチゲート型の縦型ＭＯＳＦＥＴの製造工程を示した断面図であり、第１実施形態と異なる部分についてのみ図示してある。
まず、第１実施形態で説明した図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）および図４（ａ）、（ｂ）に示す工程まで行う。そして、図８（ａ）に示すように、層間絶縁膜１０にコンタクトホールを形成したときに、さらに層間絶縁膜１０をマスクとして用いて、コンタクトホールから露出しているｎ+型ソース領域４およびｐ+型コンタクト部５の表面まで除去する。層間絶縁膜１０およびゲート絶縁膜７の除去については、ＣＨＦ3などのエッチングガスを用いて行うが、その後、エッチングガスを切り替え、例えばＳｉＯ2に対してＳｉＣを高い選択比でエッチングできるＳＦ6、Ｃｌ2などのエッチングガスを用いて凹部４０を形成する。このときのＳｉＣの除去量については、あらかじめ算出したエッチングレートを用いて、エッチング時間によって制御しており、ダメージ除去工程を経た後に残っていると想定されるｎ+型ソース領域４の第２領域４ｂの最表面での比較的低不純物濃度とされた部分の厚み以上となるようにしている。
この後、図８（ｂ）に示す工程において、第１実施形態で説明した図４（ｃ）の工程を行うことにより、本実施形態に掛かるトレンチゲート構造の縦型ＭＯＳＦＥＴが完成する。
以上説明したように、本実施形態では、コンタクトホールと対応する位置に凹部４０を形成し、ｎ+型ソース領域４の第２領域４ｂの最表面での比較的低不純物濃度とされた部分が除去されるようにしている。これにより、より確実にｎ+型ソース領域４の第２領域４ｂのうち高不純物濃度が増速酸化されることを防止することが可能となり、さらにｎ+型ソース領域４とソース電極９とのコンタクト抵抗の増大を抑制することが可能となる。
なお、ここではソース電極９が凹部４０内に入り込むような構造として説明したが、勿論ソース電極９を構成する金属が凹部４０にて露出させられたｎ+型ソース領域４の表面でシリサイド化され、金属シリサイド膜３０とされていても構わない。
（他の実施形態）
上記各実施形態では、ｎ+型ソース領域４の第１領域４ａを窒素、第２領域４ｂをリンという２種類のイオン種で形成する場合について説明したが、これら各第１領域４ａ、４ｂを同じイオン種で形成しても良い。つまり、浅い第２領域４ｂが深い第１領域４ａよりもより高不純物濃度とされるようにイオン注入を行えば良い。
上記各実施形態では、ｎ+型ソース領域４の第１領域４ａを窒素、第２領域４ｂをリンという２種類のイオン種で形成する場合について説明したが、これら各第１領域４ａ、４ｂを同じイオン種で形成しても良い。つまり、浅い第２領域４ｂが深い第１領域４ａよりもより高不純物濃度とされるようにイオン注入を行えば良い。
また、上記第１実施形態では、第２領域４ｂのうち比較的低不純物濃度の部分のｎ型不純物濃度を１．０×１０19／ｃｍ3以下とする場合について説明したが、第２実施形態で説明したような１．０×１０18／ｃｍ3以下とされていても構わない。逆に、上記第２実施形態では、第２領域４ｂのうち比較的低不純物濃度の部分のｎ型不純物濃度を１．０×１０18／ｃｍ3以下とする場合について説明したが、第１実施形態で説明したような１．０×１０19／ｃｍ3以下とされていても構わない。
また、上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプのＭＯＳＦＥＴに対しても本発明を適用することができる。また、上記説明では、トレンチゲート構造のＭＯＳＦＥＴを例に挙げて説明したが、同様のトレンチゲート構造のＩＧＢＴに対しても本発明を適用することができる。ＩＧＢＴは、上記各実施形態に対して基板１の導電型をｎ型からｐ型に変更するだけであり、その他の構造や製造方法に関しては上記各実施形態と同様である。
１ ｎ+型基板
２ ｎ-型ドリフト層
３ ｐ型ベース領域
４ ｎ+型ソース領域
５ ｐ+型コンタクト層
６ トレンチ
７ ゲート絶縁膜
８ ゲート電極
９ ソース電極
１０ 層間絶縁膜
１１ ドレイン電極
２０、２２、２４ マスク
３０ 金属シリサイド膜
４０ 凹部
２ ｎ-型ドリフト層
３ ｐ型ベース領域
４ ｎ+型ソース領域
５ ｐ+型コンタクト層
６ トレンチ
７ ゲート絶縁膜
８ ゲート電極
９ ソース電極
１０ 層間絶縁膜
１１ ドレイン電極
２０、２２、２４ マスク
３０ 金属シリサイド膜
４０ 凹部
Claims (7)
- 炭化珪素からなる第１または第２導電型の基板（１）と、
前記基板（１）の上に形成され、前記基板（１）よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、
前記ドリフト層（２）の上に形成された第２導電型の炭化珪素からなるベース領域（３）と、
前記ベース領域（３）の表層部に形成され、前記ドリフト層（２）よりも高濃度の第１導電型の炭化珪素にて構成されたソース領域（４）と、
前記ソース領域（４）の表面から前記ベース領域（３）よりも深くまで形成され、一方向を長手方向として形成されたトレンチ（６）と、
前記トレンチ（６）の内壁面に形成されたゲート絶縁膜（７）と、
前記トレンチ（６）内において、前記ゲート絶縁膜（７）の上に形成されたゲート電極（８）と、
前記ゲート電極（８）を覆い、かつ、前記ソース領域（４）および前記ベース領域（３）のコンタクト層（５）を部分的に露出させるコンタクトホールが形成された層間絶縁膜（１０）と、
前記コンタクトホールを介して、前記ソース領域（４）および前記ベース領域（３）のコンタクト層（５）に電気的に接続されたソース電極（９）と、
前記基板（１）の裏面側に形成されたドレイン電極（１１）とを備えてなる炭化珪素半導体装置であって、
前記ゲート絶縁膜（７）は、前記トレンチ（６）内より前記ソース領域（４）の上まで形成されていると共に、前記ソース領域（４）に接して形成されており、
前記ソース領域（４）は、第１領域（４ａ）と、該第１領域（４ａ）よりも浅く、かつ、高不純物濃度とされた部分を有する第２領域（４ｂ）とを有して構成され、前記第２領域（４ｂ）のうち前記ゲート絶縁膜（７）および前記層間絶縁膜（１０）にて覆われた部分では、該第２領域（４ｂ）のうち前記ソース領域（４）の最表面における第１導電型不純物の不純物濃度が前記最表面よりも深い位置と比べて比較的低不純物濃度とされていると共に前記ソース領域（４）の最表面から前記トレンチ（６）の入口における角部において前記ゲート絶縁膜（７）に接しており、前記第２領域（４ｂ）のうち前記コンタクトホールに位置する部分では、前記比較的低不純物濃度とされた部分よりも深い位置まで前記ソース電極（９）もしくは該ソース電極（９）を構成する金属がシリサイド化した金属シリサイド膜（３０）が形成されていることを特徴とする炭化珪素半導体装置。 - 前記ソース領域（４）における前記第２領域（４ｂ）のうち、前記比較的低不純物濃度とされた部分の第１導電型不純物の不純物濃度が１．０×１０19／ｃｍ3 未満とされ、前記ソース領域（４）のうち第２領域（４ｂ）のうち前記比較的低不純物濃度とされた部分よりも深い部分の第１導電型不純物の不純物濃度が１．０×１０20／ｃｍ3以上とされていることを特徴とする請求項１に記載の炭化珪素半導体装置。
- 前記ソース領域（４）における前記第２領域（４ｂ）のうち、前記比較的低不純物濃度とされた部分の第１導電型不純物の不純物濃度が１．０×１０18／ｃｍ3 未満とされ、前記ソース領域（４）のうち第２領域（４ｂ）のうち前記比較的低不純物濃度とされた部分よりも深い部分の第１導電型不純物の不純物濃度が１．０×１０20／ｃｍ3以上とされていることを特徴とする請求項１に記載の炭化珪素半導体装置。
- 前記コンタクトホールと対応する位置において、前記ソース領域（４）および前記ベース領域（３）のコンタクト層（５）が部分的に除去された凹部（４０）が形成され、該凹部（４０）に前記ソース電極（９）が入り込むことにより、前記比較的低不純物濃度とされた部分よりも深い位置まで前記ソース電極（９）もしくは該ソース電極（９）を構成する金属がシリサイド化した金属シリサイド膜（３０）が形成されていることを特徴とする請求項１ないし３のいずれか１つに記載の炭化珪素半導体装置。
- 炭化珪素からなる第１または第２導電型の基板（１）上に、該基板（１）よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）を形成する工程と、
前記ドリフト層（２）の上に第２導電型の炭化珪素からなるベース領域（３）を形成する工程と、
前記ベース領域（３）内における該ベース領域（３）の表層部に第１導電型不純物をイオン注入することにより、前記ドリフト層（２）よりも高濃度の第１導電型の炭化珪素にて構成されたソース領域（４）を形成する工程と、
前記ソース領域（４）の表面から前記ベース領域（３）を貫通して前記ドリフト層（２）に達するトレンチ（６）を形成する工程と、
前記トレンチ（６）の形成後に、前記トレンチ（６）内を含むダメージ層を除去するダメージ除去工程と、
前記ダメージ除去工程後に、前記トレンチ（６）の表面および前記ソース領域（４）の上にゲート絶縁膜（７）を形成する工程と、
前記トレンチ（６）内において、前記ゲート絶縁膜（７）の上にゲート電極（８）を形成する工程と、
前記ゲート電極（８）および前記ソース領域（４）の上の前記ゲート絶縁膜（７）を覆う層間絶縁膜（１０）を形成する工程と、
前記層間絶縁膜（１０）に対して、前記ソース領域（４）および前記ベース領域（３）のコンタクト層（５）を部分的に露出させるコンタクトホールを形成する工程と、
前記層間絶縁膜（１０）の上に、前記コンタクトホールを通じて前記ソース領域（４）および前記ベース領域（３）のコンタクト層（５）に電気的に接続されるソース電極（９）を形成する工程と、
前記基板（１）の裏面側にドレイン電極（１１）を形成する工程と、を含み、
前記ソース領域（４）を形成する工程では、前記ソース領域（４）を、第１領域（４ａ）と、該第１領域（４ａ）よりも浅く、かつ、高不純物濃度とされる部分を有する第２領域（４ｂ）とを有した構成として形成し、前記第２領域（４ｂ）のうち前記ソース領域（４）の最表面における第１導電型不純物の不純物濃度が前記最表面よりも深い位置と比べて比較的低不純物濃度とされるようにし、
前記ゲート絶縁膜（７）を形成する工程では、前記ソース領域（４）の最表面から前記トレンチ（６）の入口における角部に接するように前記ゲート絶縁膜（７）を形成することを特徴とする炭化珪素半導体装置の製造方法。 - 前記ソース電極（９）を形成する工程では、前記第２領域（４ｂ）のうち前記コンタクトホールから露出させられた部分に残った前記比較的低不純物濃度とされた部分と前記ソース電極（９）を構成する金属とをシリサイド化反応させ、金属シリサイド膜（３０）を形成することを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
- 前記コンタクトホールを形成する工程に続けて、前記層間絶縁膜（１０）をマスクとして前記コンタクトホールにて露出させられた前記ソース領域（４）および前記ベース領域（３）の前記コンタクト層（５）に凹部（４０）を形成する工程を行い、前記凹部（４０）を形成することにより、前記第２領域（４ｂ）のうち前記コンタクトホールから露出させられた部分に残った前記比較的低不純物濃度とされた部分を除去することを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010205789A JP5732790B2 (ja) | 2010-09-14 | 2010-09-14 | 炭化珪素半導体装置およびその製造方法 |
| DE102011082289.5A DE102011082289B4 (de) | 2010-09-14 | 2011-09-07 | Verfahren zur Herstellung einer SiC-Halbleitervorrichtung |
| US13/229,892 US8710586B2 (en) | 2010-09-14 | 2011-09-12 | SIC semiconductor device and method for manufacturing the same |
| CN201110281178.4A CN102403338B (zh) | 2010-09-14 | 2011-09-14 | SiC半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010205789A JP5732790B2 (ja) | 2010-09-14 | 2010-09-14 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012064658A JP2012064658A (ja) | 2012-03-29 |
| JP5732790B2 true JP5732790B2 (ja) | 2015-06-10 |
Family
ID=45805775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010205789A Active JP5732790B2 (ja) | 2010-09-14 | 2010-09-14 | 炭化珪素半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8710586B2 (ja) |
| JP (1) | JP5732790B2 (ja) |
| CN (1) | CN102403338B (ja) |
| DE (1) | DE102011082289B4 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6284292B2 (ja) * | 2012-04-03 | 2018-02-28 | 株式会社デンソー | 炭化珪素半導体装置 |
| JP6265594B2 (ja) | 2012-12-21 | 2018-01-24 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP6018501B2 (ja) * | 2012-12-27 | 2016-11-02 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US9240476B2 (en) * | 2013-03-13 | 2016-01-19 | Cree, Inc. | Field effect transistor devices with buried well regions and epitaxial layers |
| JP2014236120A (ja) * | 2013-06-03 | 2014-12-15 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
| US9490328B2 (en) | 2013-06-26 | 2016-11-08 | Hitachi, Ltd. | Silicon carbide semiconductor device and manufacturing method of the same |
| JP6183200B2 (ja) * | 2013-12-16 | 2017-08-23 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6256148B2 (ja) * | 2014-03-27 | 2018-01-10 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6293869B2 (ja) | 2014-03-28 | 2018-03-14 | 株式会社東芝 | 照明装置 |
| US9577073B2 (en) | 2014-12-11 | 2017-02-21 | Infineon Technologies Ag | Method of forming a silicon-carbide device with a shielded gate |
| JP6623772B2 (ja) * | 2016-01-13 | 2019-12-25 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6470214B2 (ja) * | 2016-03-16 | 2019-02-13 | 株式会社東芝 | 半導体装置 |
| JP2017188607A (ja) * | 2016-04-07 | 2017-10-12 | トヨタ自動車株式会社 | ＳｉＣ基板を利用する半導体装置 |
| JP6848317B2 (ja) * | 2016-10-05 | 2021-03-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7182850B2 (ja) * | 2016-11-16 | 2022-12-05 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP6797005B2 (ja) * | 2016-11-24 | 2020-12-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN108257859B (zh) * | 2016-12-28 | 2021-09-03 | 全球能源互联网研究院 | 一种栅氧化层的制备方法及mosfet功率器件 |
| CN108257861B (zh) * | 2016-12-28 | 2021-09-21 | 全球能源互联网研究院 | 一种栅氧化层的制备方法及mos功率器件 |
| JP6930113B2 (ja) * | 2017-01-20 | 2021-09-01 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018085531A (ja) * | 2018-01-05 | 2018-05-31 | ローム株式会社 | 半導体装置 |
| US20220336602A1 (en) | 2019-09-10 | 2022-10-20 | Korea Electrotechnology Research Institute | Trench-gate sic mosfet device and manufacturing method therefor |
| US11563101B2 (en) * | 2020-07-07 | 2023-01-24 | Wolfspeed, Inc. | Power semiconductor devices having multilayer gate dielectric layers that include an etch stop/field control layer and methods of forming such devices |
| US11004940B1 (en) * | 2020-07-31 | 2021-05-11 | Genesic Semiconductor Inc. | Manufacture of power devices having increased cross over current |
| CN112086361A (zh) * | 2020-09-27 | 2020-12-15 | 江苏东海半导体科技有限公司 | 一种SiC沟槽MOSFET及其制造工艺 |
| EP4071786A1 (en) * | 2021-04-06 | 2022-10-12 | Hitachi Energy Switzerland AG | Method for forming an ohmic contact on a wide-bandgap semiconductor device and wide-bandgap semiconductor device |
| CN113658869B (zh) * | 2021-08-16 | 2023-07-25 | 成都京东方光电科技有限公司 | 薄膜晶体管及其制作方法、显示器件 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4568930B2 (ja) * | 1998-10-16 | 2010-10-27 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| US6445037B1 (en) * | 2000-09-28 | 2002-09-03 | General Semiconductor, Inc. | Trench DMOS transistor having lightly doped source structure |
| JP4802378B2 (ja) | 2001-03-12 | 2011-10-26 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP4024503B2 (ja) * | 2001-09-19 | 2007-12-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6906350B2 (en) * | 2001-10-24 | 2005-06-14 | Cree, Inc. | Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
| CN100555661C (zh) * | 2003-08-27 | 2009-10-28 | Nxp股份有限公司 | 包括ldmos晶体管的电子器件 |
| SE0303106D0 (sv) | 2003-11-21 | 2003-11-21 | Infineon Technologies Ag | Ldmos transistor device, integrated circuit, and fabrication method thereof |
| US7217976B2 (en) | 2004-02-09 | 2007-05-15 | International Rectifier Corporation | Low temperature process and structures for polycide power MOSFET with ultra-shallow source |
| JP2005303010A (ja) | 2004-04-12 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 炭化珪素素子及びその製造方法 |
| CN1722460A (zh) * | 2004-07-15 | 2006-01-18 | 电子科技大学 | 具有基区局部重掺杂功率双极型晶体管 |
| JP2007059722A (ja) * | 2005-08-25 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009182271A (ja) | 2008-01-31 | 2009-08-13 | Toshiba Corp | 炭化珪素半導体装置 |
| JP5369464B2 (ja) | 2008-03-24 | 2013-12-18 | 富士電機株式会社 | 炭化珪素ｍｏｓ型半導体装置 |
| JP2009266871A (ja) * | 2008-04-22 | 2009-11-12 | Panasonic Corp | 炭化珪素半導体装置およびその製造方法 |
| JP5458509B2 (ja) * | 2008-06-04 | 2014-04-02 | 日立金属株式会社 | 炭化珪素半導体基板 |
| JP2009302436A (ja) | 2008-06-17 | 2009-12-24 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP4877286B2 (ja) * | 2008-07-08 | 2012-02-15 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP5499449B2 (ja) | 2008-07-29 | 2014-05-21 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP5131853B2 (ja) | 2008-11-21 | 2013-01-30 | 独立行政法人産業技術総合研究所 | リサーフ構造を用いた電界効果トランジスタ |
| US7977743B2 (en) * | 2009-02-25 | 2011-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alternating-doping profile for source/drain of a FET |
-
2010
- 2010-09-14 JP JP2010205789A patent/JP5732790B2/ja active Active
-
2011
- 2011-09-07 DE DE102011082289.5A patent/DE102011082289B4/de active Active
- 2011-09-12 US US13/229,892 patent/US8710586B2/en active Active
- 2011-09-14 CN CN201110281178.4A patent/CN102403338B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102403338B (zh) | 2014-08-20 |
| JP2012064658A (ja) | 2012-03-29 |
| DE102011082289A1 (de) | 2012-04-05 |
| DE102011082289B4 (de) | 2023-04-06 |
| CN102403338A (zh) | 2012-04-04 |
| US8710586B2 (en) | 2014-04-29 |
| US20120061682A1 (en) | 2012-03-15 |
| DE102011082289A8 (de) | 2012-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5732790B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5510309B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6048317B2 (ja) | 炭化珪素半導体装置 | |
| JP4577355B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5884617B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5500002B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6112700B2 (ja) | 半導体装置 | |
| JP5767857B2 (ja) | トレンチ型ｍｏｓｆｅｔ及びその製造方法 | |
| JP5825201B2 (ja) | 半導体装置およびその製造方法 | |
| JP5884357B2 (ja) | 炭化珪素半導体装置 | |
| JP2003158178A (ja) | 半導体装置およびその製造方法 | |
| JP5767869B2 (ja) | 半導体装置の製造方法 | |
| JP4857827B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2022088613A (ja) | 半導体装置の製造方法 | |
| JP5533011B2 (ja) | 半導体装置の製造方法 | |
| JP5724635B2 (ja) | 半導体装置およびその製造方法 | |
| JP2012049466A (ja) | 半導体装置およびその製造方法 | |
| JP5457902B2 (ja) | 半導体装置及びその製造方法 | |
| JP2012199468A (ja) | 半導体装置の製造方法 | |
| JP5738094B2 (ja) | 半導体装置の製造方法 | |
| JP4127064B2 (ja) | 半導体装置の製造方法 | |
| JP2012204564A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP5135884B2 (ja) | 半導体装置の製造方法 | |
| JP2007324408A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4179811B2 (ja) | 縦型ｍｏｓｆｅｔの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140917 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150330 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5732790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |