CN113658869B - 薄膜晶体管及其制作方法、显示器件 - Google Patents
薄膜晶体管及其制作方法、显示器件 Download PDFInfo
- Publication number
- CN113658869B CN113658869B CN202110935939.7A CN202110935939A CN113658869B CN 113658869 B CN113658869 B CN 113658869B CN 202110935939 A CN202110935939 A CN 202110935939A CN 113658869 B CN113658869 B CN 113658869B
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- layer
- film
- ion implantation
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 214
- 238000005468 ion implantation Methods 0.000 claims abstract description 70
- 239000010408 film Substances 0.000 claims description 89
- 238000000034 method Methods 0.000 claims description 47
- 238000000059 patterning Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 230000036470 plasma concentration Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 12
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 238000000151 deposition Methods 0.000 description 6
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 241000047703 Nonion Species 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管及其制作方法、显示器件，该制作方法包括：形成栅极、有源层、源极和漏极的图形；有源层包括：源极接触区域、漏极接触区域和位于源极接触区域和漏极接触区域之间的沟道区域，源极接触区域和漏极接触区域包括：层叠设置的非晶硅层和非晶硅掺杂层，非晶硅层和非晶硅掺杂层通过对一非晶硅薄膜的表面进行离子注入得到，其中，非晶硅薄膜的被离子注入的上层膜层形成非晶硅掺杂层，未被离子注入的下层膜层形成非晶硅层；沟道区域包括非晶硅层，沟道区域的非晶硅层与源极接触区域和漏极接触区域的非晶硅层相连。本发明能够改善源漏电极和有源层之间的接触电阻，有利于非晶硅薄膜晶体管的性能的提高。
Description
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、显示器件。
背景技术
由于非晶硅薄膜晶体管(a-Si TFT)本身具有低温工艺及低成本制造等优势，其可用作驱动显示器件的驱动元件，具有相当的市场潜力。
非晶硅薄膜晶体管中，源漏电极和有源层接触时，多会形成势垒层，从而影响非晶硅薄膜晶体管的性能。因此，如何在源漏电极和有源层之间形成良好的欧姆接触，将有利于非晶硅薄膜晶体管的性能的提高。
发明内容
本发明实施例提供一种薄膜晶体管及其制作方法、显示器件，用于解决现有的非晶硅薄膜晶体管因源漏电极和有源层接触时形成势垒层，影响非晶硅薄膜晶体管的性能的问题。
为了解决上述技术问题，本发明是这样实现的：
第一方面，本发明实施例提供了一种薄膜晶体管的制作方法，包括：
形成栅极、有源层、源极和漏极的图形；
其中，所述有源层包括：源极接触区域、漏极接触区域和位于所述源极接触区域和所述漏极接触区域之间的沟道区域，所述源极接触区域和漏极接触区域包括：层叠设置的非晶硅层和非晶硅掺杂层，所述非晶硅层和非晶硅掺杂层通过对一非晶硅薄膜的表面进行离子注入得到，其中，所述非晶硅薄膜的被离子注入的上层膜层形成所述非晶硅掺杂层，未被离子注入的下层膜层形成所述非晶硅层；所述沟道区域包括非晶硅层，所述沟道区域的非晶硅层与所述源极接触区域和漏极接触区域的非晶硅层相连。
可选的，形成有源层的图形包括：
形成非晶硅薄膜；
在所述非晶硅薄膜的第一区域形成光刻胶图形，所述第一区域用于形成所述沟道区域；
采用离子注入工艺对所述非晶硅薄膜进行离子注入，使得所述非晶硅薄膜的除所述第一区域之外的其他区域形成上层膜层为非晶硅掺杂层、下层膜层为非晶硅层的结构；
对离子注入后的所述非晶硅薄膜进行构图，形成有源层的图形。
可选的，形成有源层的图形包括：
形成非晶硅薄膜；
对所述非晶硅薄膜进行构图，形成有源层的图形；
在所述有源层的沟道区域形成光刻胶图形；
采用离子注入工艺对所述有源层的未被所述光刻胶图形覆盖的源极接触区域和漏极接触区域进行离子注入，使得所述源极接触区域和漏极接触区域的非晶硅薄膜形成上层膜层为非晶硅掺杂层、下层膜层为非晶硅层的结构。
可选的，形成有源层的图形包括：
形成非晶硅薄膜；
采用离子注入工艺对所述非晶硅薄膜进行离子注入，使得所述非晶硅薄膜形成上层膜层为非晶硅掺杂层、下层膜层为非晶硅层的结构；
对离子注入后的所述非晶硅薄膜进行构图，形成有源层的图形；
去除所述有源层的沟道区域的非晶硅掺杂层。
可选的，去除所述有源层的沟道区域的非晶硅掺杂层包括：
在形成源极和漏极之后，以所述源极和漏极为掩膜，去除所述有源层的沟道区域的非晶硅掺杂层。
可选的，在所述离子注入工艺中，等离子浓度为大于1E15。
可选的，形成有源层的图形还包括：
去除所述非晶硅掺杂层的第一预设厚度的上层膜层。
可选的，所述第一预设厚度为15-35纳米。
可选的，形成有源层的图形还包括：
去除所述沟道区域的非晶硅层的第二预设厚度的上层膜层。
可选的，所述沟道区域的非晶硅层去除所述第二预设厚度之后的厚度小于110nm。
第二方面，本发明实施例提供了一种薄膜晶体管，包括：
栅极、有源层、源极和漏极的图形；
其中，所述有源层包括：源极接触区域、漏极接触区域和位于所述源极接触区域和所述漏极接触区域之间的沟道区域，所述源极接触区域和漏极接触区域包括：层叠设置的非晶硅层和非晶硅掺杂层，所述非晶硅层和非晶硅掺杂层通过对一非晶硅薄膜的表面进行离子注入得到，其中，所述非晶硅薄膜的被离子注入的上层膜层形成所述非晶硅掺杂层，未被离子注入的下层膜层形成所述非晶硅层；所述沟道区域包括非晶硅层，所述沟道区域的非晶硅层与所述源极接触区域和漏极接触区域的非晶硅层相连。
可选的，所述沟道区域的非晶硅层的厚度小于所述源极接触区域和漏极接触区域的非晶硅层的厚度。
可选的，所述沟道区域的非晶硅层的厚度小于110nm。
第三方面，本发明实施例提供了一种显示器件，包括上述第二方面所述的薄膜晶体管。
在本发明实施例中，通过离子注入方式，在有源层的源极接触区域和漏极接触区域形成非晶硅掺杂层，作为欧姆接触层，使得源漏电极和有源层之间形成良好的欧姆接触，改善源漏电极和有源层之间的接触电阻，有利于非晶硅薄膜晶体管的性能的提高。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为离子注入后的非晶硅薄膜的注入深度与注入的离子浓度的关系示意图；
图2为本发明实施例一的薄膜晶体管的制作方法的流程示意图；
图3为本发明实施例二的薄膜晶体管的制作方法的流程示意图；
图4为本发明实施例三的薄膜晶体管的制作方法的流程示意图；
图5为本发明实施例的薄膜晶体管的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种薄膜晶体管的制作方法，包括：
步骤1：形成栅极、有源层、源极和漏极的图形；
其中，所述有源层包括：源极接触区域、漏极接触区域和位于所述源极接触区域和所述漏极接触区域之间的沟道区域，所述源极接触区域和漏极接触区域包括：层叠设置的非晶硅层和非晶硅掺杂层，所述非晶硅层和非晶硅掺杂层通过对一非晶硅薄膜的表面进行离子注入得到，其中，所述非晶硅薄膜的被离子注入的上层膜层形成所述非晶硅掺杂层，未被离子注入的下层膜层形成所述非晶硅层；所述沟道区域包括非晶硅层，所述沟道区域的非晶硅层与所述源极接触区域和漏极接触区域的非晶硅层相连。
本发明实施例中，通过离子注入方式，在有源层的源极接触区域和漏极接触区域形成非晶硅掺杂层，作为欧姆接触层，使得源漏电极和有源层之间形成良好的欧姆接触，改善源漏电极和有源层之间的接触电阻，有利于非晶硅薄膜晶体管的性能的提高。
在本发明实施例中，可选的，还可以采用其他优化方案中的至少一项，来提高形成的薄膜晶体管的性能：
优化方案一：
上述各实施例中，通过直接对非晶硅薄膜进行离子注入的方式，经过验证，结果并不是十分理想，其中一个原因在于：如图1所示，离子注入的非晶硅薄膜中离子浓度呈正态分布，导致非晶硅薄膜表面的低密度区域电阻偏大，使得源漏电极与有源层之间的接触电阻偏大，薄膜晶体管的开态电流值(Ion)只有1E-7量级，小于量产水平(1E-6量级)，Vth值-4.3V(量产水平2.5V左右)，MOB(电子迁移率)值0.03(量产水平0.5～1.0)，从而造成显示驱动问题。
为解决上述问题，本发明实施例中，可选的，形成有源层的图形还包括：去除所述非晶硅掺杂层的第一预设厚度的上层膜层。即去除离子浓度是低密度区域的上层膜层，从而改善源漏极与有源层的接触电阻。可选的，可以采用刻蚀方式去除所述非晶硅掺杂层的第一预设厚度的上层膜层。可选的，所述第一预设厚度为15-35纳米。进一步优选的，所述第一预设厚度为25纳米。在本发明的一些实施例中，通过去除所述非晶硅掺杂层的第一预设厚度的上层膜层，可以将薄膜晶体管的开态电流值(Ion)值从4.33E-7提升到9.20E-7，MOB值从0.03提升到0.15，Vth值从-4.31提升到-1.61(正偏2.70)。
优化方案二：
上述各实施例中，可选的，为进一步提升薄膜晶体管性能，在所述离子注入工艺中，等离子浓度为大于1E15，进一步可选的，等离子浓度为2E15。本发明实施例中，通过增加离子注入工艺中的等离子浓度，可以降低源漏极与有源层的接触电阻。在本发明的一个实施例中，通过将现有的等离子注入时电压为20千伏(KV)、等离子浓度为1E15，提高到电压为20千伏(KV)、等离子浓度为2E15，使得制备的非晶硅薄膜晶体管的开态电流(Ion)值从4.33E-7提高到1.89E-6，电子迁移率(MOB)值从0.03提升到0.29，阈值电压(Vth)值熊-4.31提高到0.23(正偏4.54)。
优化方案三：
可选的，还可以进一步通过减薄有源层的厚度，来降低薄膜晶体管的有效沟道长度，提高薄膜晶体管的性能，可选的，可以将有源层的厚度设置为170-190纳米，进一步可选的，可以设置为180纳米。在一些实施例中，将有源层的厚度从230纳米降低到180纳米，薄膜晶体管的Vth值可以从-4.31提升到-1.64(正偏2.64)。
优化方案四：
本发明实施例中，沟道区域的非晶硅层的上表面可能会被离子注入工艺影响，离子可能扩散到沟道区域的非晶硅层的上表面，为进一步提升薄膜晶体管性能，可选的，形成有源层的图形还包括：去除所述沟道区域的非晶硅层的第二预设厚度的上层膜层。可选的，所述沟道区域的非晶硅层去除所述第二预设厚度之后的厚度小于110nm，进一步可选的，所述沟道区域的非晶硅层去除所述第二预设厚度之后的厚度为60nm。在本发明的一些实施例中，将沟道区域的非晶硅层的厚度从110纳米降低到60nm，Vth值可以从1.32提升到2.64(正偏1.32)。
通过上述方案，可以有效提高形成的薄膜晶体管的开态电流值(Ion)和电子迁移率(MOB)，优化了薄膜晶体管的阈值电压(Vth)。
在本发明的一些实施例中，可选的，形成有源层的图形包括：
步骤A1：形成非晶硅薄膜；
步骤A2：在所述非晶硅薄膜的第一区域形成光刻胶图形，所述第一区域用于形成所述沟道区域；
步骤A3：采用离子注入工艺对所述非晶硅薄膜进行离子注入，使得所述非晶硅薄膜的除所述第一区域之外的其他区域形成上层膜层为非晶硅掺杂层、下层膜层为非晶硅层的结构；
步骤A4：对离子注入后的所述非晶硅薄膜进行构图，形成有源层的图形。
下面基于具体实施例对本发明的薄膜晶体管的制作方法进行说明。
实施例一
请参考图2，为本发明实施例一的薄膜晶体管的制作方法示意图，该方法包括：
步骤21：在衬底基板101上形成栅极(Gate)102；
采用sputter(溅射)方式沉积栅极层材料，然后通过Gate Photo(曝光)、Etch(刻蚀)、Strip(剥离)等工艺后完成栅极图形化制作；栅极层材料可以选择金属Mo(钼)或者Mo合金。
步骤22：形成栅极绝缘层(GI)103；
栅极绝缘层的材料可以选择SiNx，采用CVD(化学气相沉积)方式沉积。
步骤23：形成有源层(ACT)的图形；
可选的，通过以下方式形成有源层104的图形：
采用CVD方式沉积a-Si:H(含氢非晶硅)薄膜，a-Si:H薄膜厚度可以为2050A；
采用离子注入(Doping)工艺，对a-Si:H薄膜进行离子注入，形成上层为非晶硅掺杂层(N+a-Si)和下层为非晶硅层(a-Si)的结构，离子注入的气体可以选择PH3(磷化氢)，离子注入的电压和离子浓度可以分别选择：20KV和2E15；离子注入时，先在a-Si:H薄膜形成光刻胶(PR)图形20，光刻胶图形20用于遮挡a-Si:H薄膜的第一区域，第一区域用于形成沟道区域。
离子注入后增加一步刻蚀(Etch)，将a-Si:H薄膜表面的低浓度掺杂层去除，刻蚀厚度可以为25nm，目的是增加源漏电极与有源层之间的接触电阻；
然后通过有源层Photo、Etch、Strip等工艺后完成有源层的图形化制作。
步骤24：形成源漏电极105(SD)。
源漏电极层可以选择Mo/Al/Mo、Ti/Al/Ti或Mo金属，采用sputter方式沉积，然后通过源漏电极Photo、Etch、Strip等工艺后完成源漏电极的图形化制作。
步骤25：对有源层104的沟道区域的上层预设厚度进行刻蚀，刻蚀深度可以为60nm，目的是优化薄膜晶体管特性。
在本发明的一些实施例中，可选的，形成有源层的图形包括：
步骤B1：形成非晶硅薄膜；
步骤B2：对所述非晶硅薄膜进行构图，形成有源层的图形；
步骤B3：在所述有源层的沟道区域形成光刻胶图形；
步骤B4：采用离子注入工艺对所述有源层的未被所述光刻胶图形覆盖的源极接触区域和漏极接触区域进行离子注入，使得所述源极接触区域和漏极接触区域的非晶硅薄膜形成上层膜层为非晶硅掺杂层、下层膜层为非晶硅层的结构。
下面基于具体实施例对本发明的薄膜晶体管的制作方法进行说明。
实施例二
请参考图3，为本发明实施例二的薄膜晶体管的制作方法示意图，该方法包括：
步骤31：在衬底基板101上形成栅极(Gate)102；
采用sputter(溅射)方式沉积栅极层材料，然后通过Gate Photo(曝光)、Etch(刻蚀)、Strip(剥离)等工艺后完成栅极图形化制作；栅极层材料可以选择金属Mo(钼)或者Mo合金。
步骤32：形成栅极绝缘层(GI)103；
栅极绝缘层的材料可以选择SiNx，采用CVD(化学气相沉积)方式沉积。
步骤33：形成有源层(ACT)的图形；
可选的，通过以下方式形成有源层104的图形：
采用CVD方式沉积a-Si:H(含氢非晶硅)薄膜，a-Si:H薄膜厚度可以为2050A；
通过有源层Photo、Etch、Strip等工艺后完成有源层104的图形化制作。
采用离子注入(Doping)工艺，对有源层104进行离子注入，形成上层为非晶硅掺杂层(N+a-Si)和下层为非晶硅层(a-Si)的结构，离子注入的气体可以选择PH3(磷化氢)，离子注入的电压和离子浓度可以分别选择：20KV和2E15；
离子注入后增加一步刻蚀(Etch)，将a-Si:H薄膜表面的低浓度掺杂层去除，刻蚀厚度可以为25nm，目的是增加源漏电极与有源层之间的接触电阻。
步骤34：形成源漏电极105(SD)的图形。
源漏电极层可以选择Mo/Al/Mo、Ti/Al/Ti或Mo金属，采用sputter方式沉积，然后通过源漏电极Photo、Etch、Strip等工艺后完成源漏电极的图形化制作。
步骤35：对有源层104的沟道区域的上层预设厚度进行刻蚀。
实施例二与上述实施例一的区别在于：Doping(离子注入)工艺选择在有源层104的图形化工艺后进行。
在本发明的一些实施例中，可选的，形成有源层的图形包括：
步骤C1：形成非晶硅薄膜；
步骤C2：采用离子注入工艺对所述非晶硅薄膜进行离子注入，使得所述非晶硅薄膜形成上层膜层为非晶硅掺杂层、下层膜层为非晶硅层的结构；
步骤C3：对离子注入后的所述非晶硅薄膜进行构图，形成有源层的图形；
步骤C4：去除所述有源层的沟道区域的非晶硅掺杂层。
可选的，去除所述有源层的沟道区域的非晶硅掺杂层包括：在形成源极和漏极之后，以所述源极和漏极为掩膜，去除所述有源层的沟道区域的非晶硅掺杂层。
本发明的上述实施例中，可选的，非晶硅薄膜的掺杂厚度为10～50nm，即非晶硅掺杂层的厚度为10～50nm。
实施例三
请参考图4，为本发明实施例二的薄膜晶体管的制作方法示意图，该方法包括：
步骤41：在衬底基板101上形成栅极(Gate)102；
采用sputter(溅射)方式沉积栅极层材料，然后通过Gate Photo(曝光)、Etch(刻蚀)、Strip(剥离)等工艺后完成栅极图形化制作；栅极层材料可以选择金属Mo(钼)或者Mo合金。
步骤42：形成栅极绝缘层(GI)103；
栅极绝缘层的材料可以选择SiNx，采用CVD(化学气相沉积)方式沉积。
步骤43：形成有源层(ACT)的图形；
可选的，通过以下方式形成有源层104的图形：
采用CVD方式沉积a-Si:H(含氢非晶硅)薄膜，a-Si:H薄膜厚度可以为2050A；
采用离子注入(Doping)工艺，对a-Si:H薄膜进行离子注入，形成上层为非晶硅掺杂层(N+a-Si)和下层为非晶硅层(a-Si)的结构，离子注入的气体可以选择PH3(磷化氢)，离子注入的电压和离子浓度可以分别选择：20KV和2E15；
离子注入后增加一步刻蚀(Etch)，将a-Si:H薄膜表面的低浓度掺杂层去除，刻蚀厚度可以为25nm，目的是增加源漏电极与有源层之间的接触电阻；
然后通过有源层Photo、Etch、Strip等工艺后完成有源层104的图形化制作。
步骤44：形成源漏电极105(SD)的图形。
源漏电极层可以选择Mo/Al/Mo、Ti/Al/Ti或Mo金属，采用sputter方式沉积，然后通过源漏电极Photo、Etch、Strip等工艺后完成源漏电极的图形化制作。
步骤45：对有源层104的沟道区域的上层预设厚度进行刻蚀。
实施例三与上述实施例一的区别在于：对非晶硅薄膜进行离子注入之前没有制作用于遮挡沟道区域的光刻胶图形，减少一道Mask和Strip工艺。
请参考图5，本发明实施例还提供一种薄膜晶体管，包括：
衬底基板101，以及设置于所述衬底基板101上的栅极102、栅极绝缘层103、有源层104、源极1051和漏极1052的图形；
其中，所述有源层104包括：源极接触区域A1、漏极接触区域A2和位于所述源极接触区域A1和所述漏极接触区域A2之间的沟道区域A3，所述源极接触区域A1和漏极接触区域A2包括：层叠设置的非晶硅层1014和非晶硅掺杂层1042，所述非晶硅层1041和非晶硅掺杂层1042通过对一非晶硅薄膜的表面进行离子注入得到，其中，所述非晶硅薄膜的被离子注入的上层膜层形成所述非晶硅掺杂层1042，未被离子注入的下层膜层形成所述非晶硅层1041；所述沟道区域A3包括非晶硅层1042，所述沟道区域A3的非晶硅层1041与所述源极接触区域A1和漏极接触区域A2的非晶硅层1041相连。
在本发明实施例中，通过离子注入方式，在有源层的源极接触区域和漏极接触区域形成非晶硅掺杂层，作为欧姆接触层，使得源漏电极和有源层之间形成良好的欧姆接触，改善源漏电极和有源层之间的接触电阻，有利于非晶硅薄膜晶体管的性能的提高。
可选的，所述沟道区域A3的非晶硅层1041的厚度小于所述源极接触区域A1和漏极接触区域A2的非晶硅层1041的厚度。
可选的，所述沟道区域A3的非晶硅层1041的厚度小于110nm。
本发明实施例还提供一种显示器件，包括上述任一实施例中的薄膜晶体管。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，包括：
形成栅极、有源层、源极和漏极的图形；
其中，所述有源层包括：源极接触区域、漏极接触区域和位于所述源极接触区域和所述漏极接触区域之间的沟道区域，所述源极接触区域和漏极接触区域包括：层叠设置的非晶硅层和非晶硅掺杂层，所述非晶硅层和非晶硅掺杂层通过对一非晶硅薄膜的表面进行离子注入得到，其中，所述非晶硅薄膜的被离子注入的上层膜层形成所述非晶硅掺杂层，未被离子注入的下层膜层形成所述非晶硅层；所述沟道区域包括非晶硅层，所述沟道区域的非晶硅层与所述源极接触区域和漏极接触区域的非晶硅层相连；
形成有源层的图形还包括：
在形成源极和漏极之前，
去除所述非晶硅掺杂层的第一预设厚度的上层膜层，即去除离子浓度为低密度区域的上层膜层，从而改善源漏极与有源层的接触电阻；
所述第一预设厚度为15-35纳米；
形成有源层的图形还包括：
去除所述沟道区域的非晶硅层的第二预设厚度的上层膜层；
所述沟道区域的非晶硅层去除所述第二预设厚度之后的厚度小于110nm。
2.如权利要求1所述的方法，其特征在于，形成有源层的图形包括：
形成非晶硅薄膜；
在所述非晶硅薄膜的第一区域形成光刻胶图形，所述第一区域用于形成所述沟道区域；
采用离子注入工艺对所述非晶硅薄膜进行离子注入，使得所述非晶硅薄膜的除所述第一区域之外的其他区域形成上层膜层为非晶硅掺杂层、下层膜层为非晶硅层的结构；
对离子注入后的所述非晶硅薄膜进行构图，形成有源层的图形。
3.如权利要求1所述的方法，其特征在于，形成有源层的图形包括：
形成非晶硅薄膜；
对所述非晶硅薄膜进行构图，形成有源层的图形；
在所述有源层的沟道区域形成光刻胶图形；
采用离子注入工艺对所述有源层的未被所述光刻胶图形覆盖的源极接触区域和漏极接触区域进行离子注入，使得所述源极接触区域和漏极接触区域的非晶硅薄膜形成上层膜层为非晶硅掺杂层、下层膜层为非晶硅层的结构。
4.如权利要求1所述的方法，其特征在于，形成有源层的图形包括：
形成非晶硅薄膜；
采用离子注入工艺对所述非晶硅薄膜进行离子注入，使得所述非晶硅薄膜形成上层膜层为非晶硅掺杂层、下层膜层为非晶硅层的结构；
对离子注入后的所述非晶硅薄膜进行构图，形成有源层的图形；
去除所述有源层的沟道区域的非晶硅掺杂层。
5.如权利要求4所述的方法，其特征在于，去除所述有源层的沟道区域的非晶硅掺杂层包括：
在形成源极和漏极之后，以所述源极和漏极为掩膜，去除所述有源层的沟道区域的非晶硅掺杂层。
6.如权利要求2-5任一项所述的方法，其特征在于，在所述离子注入工艺中，等离子浓度为大于1E15。
7.一种薄膜晶体管，由权利要求1-6任一项所述的薄膜晶体管的制作方法制作而成，其特征在于，包括：
栅极、有源层、源极和漏极的图形；
其中，所述有源层包括：源极接触区域、漏极接触区域和位于所述源极接触区域和所述漏极接触区域之间的沟道区域，所述源极接触区域和漏极接触区域包括：层叠设置的非晶硅层和非晶硅掺杂层，所述非晶硅层和非晶硅掺杂层通过对一非晶硅薄膜的表面进行离子注入得到，其中，所述非晶硅薄膜的被离子注入的上层膜层形成所述非晶硅掺杂层，未被离子注入的下层膜层形成所述非晶硅层；所述沟道区域包括非晶硅层，所述沟道区域的非晶硅层与所述源极接触区域和漏极接触区域的非晶硅层相连。
8.如权利要求7所述的薄膜晶体管，其特征在于，所述沟道区域的非晶硅层的厚度小于所述源极接触区域和漏极接触区域的非晶硅层的厚度。
9.如权利要求8所述的薄膜晶体管，其特征在于，所述沟道区域的非晶硅层的厚度小于110nm。
10.一种显示器件，其特征在于，包括如权利要求7-9任一项所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110935939.7A CN113658869B (zh) | 2021-08-16 | 2021-08-16 | 薄膜晶体管及其制作方法、显示器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110935939.7A CN113658869B (zh) | 2021-08-16 | 2021-08-16 | 薄膜晶体管及其制作方法、显示器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113658869A CN113658869A (zh) | 2021-11-16 |
| CN113658869B true CN113658869B (zh) | 2023-07-25 |
Family
ID=78480392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110935939.7A Active CN113658869B (zh) | 2021-08-16 | 2021-08-16 | 薄膜晶体管及其制作方法、显示器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113658869B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240222511A1 (en) * | 2021-09-29 | 2024-07-04 | Ordos Yuansheng Optoelectronics Co., Ltd. | Amorphous silicon thin-film transistor, method for preparing same, and display panel |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6019796A (en) * | 1997-09-10 | 2000-02-01 | Xerox Corporation | Method of manufacturing a thin film transistor with reduced parasitic capacitance and reduced feed-through voltage |
| JP2012064658A (ja) * | 2010-09-14 | 2012-03-29 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2013089836A (ja) * | 2011-10-20 | 2013-05-13 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
| CN103794566A (zh) * | 2014-01-17 | 2014-05-14 | 深圳市华星光电技术有限公司 | 一种显示面板制作方法 |
| CN104752232A (zh) * | 2015-03-30 | 2015-07-01 | 上海华力微电子有限公司 | 一种改善热载流子注入损伤的离子注入方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07245406A (ja) * | 1994-03-07 | 1995-09-19 | Toshiba Corp | 薄膜トランジスタ |
| JPH09186337A (ja) * | 1996-01-08 | 1997-07-15 | Advanced Display:Kk | 薄膜トランジスタの製造方法並びにこの方法によって形成された電気光学表示装置 |
| JP5912046B2 (ja) * | 2012-01-26 | 2016-04-27 | 株式会社Ｓｈカッパープロダクツ | 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置 |
| CN104779301B (zh) * | 2015-04-24 | 2017-10-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN104952932A (zh) * | 2015-05-29 | 2015-09-30 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| CN107359168A (zh) * | 2017-07-11 | 2017-11-17 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN107482066B (zh) * | 2017-09-20 | 2021-01-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN109300991B (zh) * | 2018-09-30 | 2021-12-24 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
| CN109545690A (zh) * | 2018-12-03 | 2019-03-29 | 惠科股份有限公司 | 薄膜晶体管结构及其制作方法、显示装置 |
| CN110098259A (zh) * | 2019-04-10 | 2019-08-06 | 深圳市华星光电技术有限公司 | 非晶硅薄膜晶体管及其制作方法 |
| CN113113475B (zh) * | 2021-04-08 | 2023-06-02 | 合肥京东方显示技术有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
-
2021
- 2021-08-16 CN CN202110935939.7A patent/CN113658869B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6019796A (en) * | 1997-09-10 | 2000-02-01 | Xerox Corporation | Method of manufacturing a thin film transistor with reduced parasitic capacitance and reduced feed-through voltage |
| JP2012064658A (ja) * | 2010-09-14 | 2012-03-29 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2013089836A (ja) * | 2011-10-20 | 2013-05-13 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
| CN103794566A (zh) * | 2014-01-17 | 2014-05-14 | 深圳市华星光电技术有限公司 | 一种显示面板制作方法 |
| CN104752232A (zh) * | 2015-03-30 | 2015-07-01 | 上海华力微电子有限公司 | 一种改善热载流子注入损伤的离子注入方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113658869A (zh) | 2021-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5811325A (en) | Method of making a polysilicon carbon source/drain heterojunction thin-film transistor | |
| US7476898B2 (en) | Thin film and manufacturing method of the same | |
| KR100485531B1 (ko) | 다결정 실리콘 박막트랜지스터와 그 제조방법 | |
| CN107533981B (zh) | 半导体装置以及其制造方法 | |
| KR19980016968A (ko) | 셀프얼라인 박막트랜지스터 제조방법 | |
| WO2017008331A1 (zh) | Tft基板结构及其制作方法 | |
| CN113658869B (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| JP4995577B2 (ja) | トランジスタの製造方法 | |
| JP2661561B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20080142803A1 (en) | Display device and manufacturing method thereof | |
| US10916641B2 (en) | Thin film transistor, method of manufacturing thin film transistor, and manufacturing system | |
| JPH10209462A (ja) | 薄膜トランジスタおよびその製法 | |
| JPH0883810A (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR19990075412A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6875644B2 (en) | Methods of manufacturing thin film transistors using masks to protect the channel regions from impurities while doping a semiconductor layer to form source/drain regions | |
| JPH0548107A (ja) | 薄膜電界効果トランジスタ及びその製造方法並びに高耐圧薄膜電界効果トランジスタ | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3398665B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4160174B2 (ja) | 半導体装置 | |
| KR100732827B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP3923600B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20090114919A (ko) | 센터오프셋 구조를 구비한 역 스테거드형 다결정 실리콘박막트랜지스터의 제조방법 | |
| KR0141780B1 (ko) | 반도체소자 제조방법 | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |