JPH0548107A

JPH0548107A - 薄膜電界効果トランジスタ及びその製造方法並びに高耐圧薄膜電界効果トランジスタ

Info

Publication number: JPH0548107A
Application number: JP22967891A
Authority: JP
Inventors: Takeshi Nakamura; 毅中村
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1991-08-16
Filing date: 1991-08-16
Publication date: 1993-02-26

Abstract

(57)【要約】【目的】イオン注入による結晶欠陥がない薄膜電界効
果トランジスタ及びその製造方法並びに遷移領域のない
信頼性の高い高耐圧電界効果トランジスタを提供する。【構成】ゲ−ト電極６とソ−ス・ドレイン電極７ａ，
７ｂは、略同一平面に設けられている。また、アモルフ
ァスシリコン層２には、イオン注入によりソ−ス及びド
レイン領域３ａ，３ｂが形成されており、これら２つの
領域３ａ，３ｂとゲ−ト絶縁層５との間には金属層４
ａ，４ｂがそれぞれ形成されている。このため、アモル
ファスシリコン層２へのイオン注入によるソ−ス・ドレ
イン領域３ａ，３ｂの形成は、ゲ−ト絶縁層５の形成前
に行われるような構造となっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリンタヘッド、エレ
クトロ・ルミネッセンス・ディスプレイ等の駆動に利用
される薄膜電界効果トランジスタ及びその製造方法、さ
らには、高耐圧薄膜電界効果トランジスタに係り、特
に、イオン注入を用いてソ−ス・ドレイン領域を形成し
た薄膜電界効果トランジスタにあって、イオン注入によ
るゲ−ト絶縁膜とシリコン層との境界面の結晶欠陥のな
い薄膜電界効果トランジスタ及びその製造方法並びに遷
移領域のない高耐圧薄膜電界効果トランジスタの構造に
関するものである。

【０００２】

【従来の技術】従来、薄膜電界効果トランジスタとして
は、いわゆる逆スタガ構造のものが多く用いられてい
る。図９には、この様な構造を有する薄膜電界効果トラ
ンジスタの一例が示されており、以下、同図を参照しつ
つその構造等について説明する。図９において、薄膜電
界効果トランジスタは、絶縁基板１０と、この絶縁基板
１０上にクロム（Ｃｒ）等を着膜してなるゲ−ト電極１
１と、このゲ−ト電極１１を被覆するシリコン窒化膜
（ＳｉＮｘ）からなるゲ−ト絶縁層１２と、このゲ−ト
絶縁層１２の上面に着膜されたアモルファスシリコン
（ａ−Ｓｉ）層１３と、アモルファスシリコン（ａ−Ｓ
ｉ）層１３の所定の部位にプラズマを用いたイオン注入
法によりイオンが注入されたソ−ス・ドレイン領域とし
てのイオンド−プ領域１４ａ，１４ｂと、このイオンド
−プ領域１４ａ，１４ｂが形成されていないアモルファ
スシリコン（ａ−Ｓｉ）層１３の部位を保護する窒化シ
リコン（ＳｉＮ）からなる上部保護層１５と、アルミニ
ウム（Ａｌ）からなるソ−ス電極１６ａ及びドレイン電
極１６ｂと、から構成されているものである。このよう
な逆スタガ構造は、製造の際、各層を形成する毎に真空
状態を解除することなく、続けて数層の形成作業を行う
ことができ、製造過程において幾度か真空装置の真空状
態を解除することがあるプレ−ナ構造の製造に比べて、
作業効率が良いことから、多く採用されているものであ
る。

【０００３】また、近年、上述のような逆スタガ構造の
薄膜電界効果トランジスタの高耐圧化を図ったものとし
て、ゲ−ト電極とドレインとの間に高抵抗のいわゆるオ
フセット領域を形成したものが提案されている。図１０
にはこの様な高耐圧薄膜電界効果トランジスタの一例が
縦断面図により示されており、以下、同図を参照しつつ
その構造概略について説明する。尚、図９で説明した薄
膜電界効果トランジスタと同一の構成要素については同
一符号を付すものとする。同図において、高耐圧電界効
果トランジスタは、絶縁基板１０に配されたゲ−ト電極
１１と、このゲ−ト電極１１を覆うように形成されたゲ
−ト絶縁層１２と、このゲ−ト絶縁層１２の上面に配さ
れたアモルファスシリコン（ａ−Ｓｉ）層１３と、さら
に、このアモルファスシリコン（ａ−Ｓｉ）層１３を保
護する上部絶縁層１５と、アモルファスシリコン（ａ−
Ｓｉ）層１３から上部絶縁層１５の端部に渡って形成さ
れたドレイン電極１７等を有して構成されているもので
ある。尚、図１０においては、ソ−ス電極側については
図示を省略してある。また、ドレイン電極１７は、実際
には、オ−ミックコンタクト層、拡散防止層及びアルミ
ニウム層を積層してなるもので、図１０においてはこの
積層状態については図示を省略してある。そして、ゲ−
ト電極１１とドレイン電極１７とは、ゲ−ト絶縁層１２
等の積層方向でみると、同一の積層方向にはなく、横方
向（図１０において紙面左右方向）にずれており、この
ため、ゲ−ト電極１１のドレイン側の端部からドレイン
電極１７にかけて、アモルファスシリコン（ａ−Ｓｉ）
層１３の内部はいわゆるオフセット領域となる（図１０
において区間ｃｄ）一方、ゲ−ト電極１１の積層方向に
位置するアモルファスシリコン（ａ−Ｓｉ）層１３の部
分はいわゆるチャンネル領域となっている。

【０００４】

【発明が解決しようとする課題】ところで、前者（図９
示した電界効果トランジスタ）において、イオン注入
は、上部保護層１５を設けた後に行われるが、この際、
イオンが上部保護膜１５を突き抜けて、その下層のアモ
ルファスシリコン（ａ−Ｓｉ）層１３とゲ−ト電極１１
近傍まで侵入して、アモルファスシリコン（ａ−Ｓｉ）
層１３に結晶欠陥を発生させるいわゆるイオンド−プダ
メ−ジと言われる現象が生じることが知られている。こ
のため、アモルファスシリコン（ａ−Ｓｉ）層１３にイ
オン注入する際のイオンの加速電圧の大きさが、ドレイ
ン電流が流れ始める際のゲ−ト電圧、すなわち、しきい
値を大きく変動させることになり、所望のしきい値を得
ることのできる加速電圧と、所望する薄膜電界効果トラ
ンジスタの電気的特性等から定まるイオン注入の深さに
必要な加速電圧とが異なる場合には、このイオン注入法
によるソ−ス・ドレイン領域の形成ができない場合があ
り、イオン注入法の適用範囲が比較的狭いという問題が
あった。

【０００５】また、イオン注入法は、逆スタガ構造の薄
膜電界効果トランジスタだけでなくプレ−ナ構造の薄膜
電界効果トランジスタにイオンにも用いられるが、この
場合でも、ゲ−ト絶縁膜形成後にイオン注入を行うとす
れば、イオンがゲ−ト絶縁膜を突き抜けてアモルファス
シリコン（ａ−Ｓｉ）層へ侵入することがあり、アモル
ファスシリコン（ａ−Ｓｉ）層内に結晶欠陥を作ること
があり、その結果、上述の逆スタガ構造の場合同様に、
所望のしきい値を有する薄膜電界効果トランジスタが得
られなくなることが経験的に知られている。

【０００６】一方、上述した後者（図１０で説明した
例）の従来例にあっては、ソ−ス・ドレイン間の電子の
走行経路を考えると、例えば、図１０に点線で示すよう
に、ソ−スからドレインへ向かう電子は、チャンネル領
域においては、アモルファスシリコン（ａ−Ｓｉ）層１
３内のゲ−ト絶縁層１２との境界面に近い面に略平行し
つつ走行するが、チャンネル領域とオフセット領域との
間には電圧分布が不均一な遷移領域（図１０において区
間ｂｃ）が生ずるために、電子は、アモルファスシリコ
ン（ａ−Ｓｉ）層１３をその堆積方向（図１０において
紙面上下方向）に横断して上部絶縁層１５との境界面近
傍へ向かい、オフセット領域において、上部絶縁層１５
との境界面に平行して走行することが知られている。そ
して、上述の遷移領域においては、電圧降下が大きいの
で、遷移領域のアモルファスシリコン（ａ−Ｓｉ）にギ
ャップ準位が生成される結果、高耐圧電界効果トランジ
スタの特性劣化、すなわち、具体的にはドレイン電流対
ドレイン電圧特性曲線が使用に伴い変動し、安定した動
作が得られないばかりか、ひいては寿命が短くなるとい
う問題があった。

【０００７】本発明は上記実情に鑑みてなされたもの
で、イオン注入によるイオンド−プダメジがない薄膜電
界効果トランジスタ及びかかる薄膜電界効果トランジス
タの製造方法を提供することを目的とする。

【０００８】また、本発明の他の目的は、走行電子の経
路が途中で屈曲することがなく、特性劣化を招く原因と
なる遷移領域がない信頼性の高い高耐圧薄膜電界効果ト
ランジスタを提供することにある。

【０００９】

【課題を解決するための手段】上記問題点を解決するた
め請求項１記載の発明に係る薄膜電界効果トランジスタ
は、絶縁基板上に、ソ−ス・ドレイン領域となる高濃度
の不純物注入領域を一部に有する非結晶質シリコン層
と、ゲ−ト絶縁層と、ゲ−ト電極とを順次積層すると共
に、前記非結晶質シリコン層とゲ−ト絶縁層との界面で
あってソ−ス・ドレイン領域に位置する部位には金属層
を配し、該金属層にそれぞれ接合されるソ−ス・ドレイ
ン電極を前記ゲ−ト電極と略同一平面上に設けたもので
ある。また、請求項２記載の発明に係る薄膜電界効果ト
ランジスタの製造方法は、非結晶質シリコン層に形成さ
れるソ−ス領域とドレイン領域との間に位置する非結晶
質シリコン層の表面にフォトレジスト材を着膜してフォ
トレジスト層を形成する第１の工程と、前記レジスト層
に整合して前記非結晶質シリコン層にイオン注入により
ソ−ス・ドレイン領域を形成する第２の工程と、前記第
２の工程により形成されたソ−ス・ドレイン領域及び前
記フォトレジスト層の各々に金属材を着膜して金属層を
形成する第３の工程と、前記第３の工程により金属層が
形成された前記フォトレジスト層を該フォトレジスト層
に着膜された金属層と共に除去する第４の工程と、前記
フォトレジスト層が除去された面及び前記金属層に絶縁
部材を着膜してゲ−ト絶縁層を形成する第５の工程と、
前記ゲ−ト絶縁層の表面に導電部材を着膜してゲ−ト電
極を形成する第６の工程と、を具備してなるものであ
る。さらに、請求項３記載の発明に係る高耐圧薄膜電界
効果トランジスタは、絶縁基板上に、ソ−ス・ドレイン
領域となる高濃度の不純物注入領域を一部に有する非結
晶質シリコン層と、ゲ−ト絶縁層と、ゲ−ト電極とを順
次積層すると共に、ソ−ス・ドレイン領域にそれぞれ接
合されるソ−ス・ドレイン電極を前記ゲ−ト電極と略同
一平面上に設けかつ前記ゲ−ト電極とドレイン電極との
間にオフセット領域を設け、前記非結晶質シリコン層の
一部を占めるソ−ス・ドレイン領域はイオン注入により
形成されたものである。

【００１０】

【作用】したがって、請求項１記載の発明に係る薄膜電
界効果トランジスタにおいては、非結晶質シリコン層内
に形成されるソ−ス・ドレイン領域の上部、すなわち、
ゲ−ト絶縁層が積層される側の面には、金属層が配さ
れ、この金属層を介してゲ−ト絶縁層が積層される構造
となっているために、イオン注入により非結晶質シリコ
ン層内にソ−ス・ドレイン領域を形成するためには、金
属層の形成前、すなわち、ゲ−ト絶縁層の形成前に行わ
なければならないので、イオン注入によりゲ−ト絶縁層
を劣化させることがないものである。

【００１１】また、請求項２記載の発明に係る薄膜電界
効果トランジスタの製造方法においては、フォトレジス
ト層を非結晶質シリコン層へイオン注入する際のマスク
として使用し、イオン注入後、さらに、このフォトレジ
スト層を残したまま、金属層を着膜し、その後にフォト
レジスト層を除去することで、このフォトレジスト層に
着膜した金属層は除去されて、金属層が必要とされるソ
−ス・ドレイン領域の表面にのみ金属層が残り、その
後、ゲ−ト絶縁層が形成されることで、イオン注入によ
りゲ−ト絶縁層の劣化を招くことがないものである。

【００１２】さらに、請求項３記載の発明に係る高耐圧
薄膜電界効果トランジスタにおいては、ゲ−ト電極、ソ
−ス電極及びドレイン電極が略同一の平面上に設けられ
ることにより、ソ−ス・ドレイン間を移動する電子は、
ゲ−ト電極、ソ−ス電極及びドレイン電極が位置する側
の非結晶質シリコン層とゲ−ト絶縁層との界面に近い非
結晶シリコン層内を界面に略平行して走行することとな
り、遷移領域が生じないよう作用するものである。

【００１３】

【実施例】以下、請求項１記載の発明に係る薄膜電界効
果トランジスタの一実施例について図１を参照しつつ説
明する。ここで、図１は薄膜電界効果トランジスタの縦
断面図である。この薄膜電界効果トランジスタは、ガラ
ス等の絶縁性部材からなる絶縁基板１と、この絶縁基板
１上に積層された非結晶質アモルファスシリコンとして
のアモルファスシリコン（ａ−Ｓｉ）層２と、このアモ
ルファスシリコン（ａ−Ｓｉ）層２にイオン注入法によ
り形成された（詳細は後述）ソ−ス・ドレイン領域３
ａ，３ｂにあたる面に形成された金属層４ａ，４ｂと、
前記アモルファスシリコン（ａ−Ｓｉ）層２及び前記金
属層４ａ，４ｂの上面に積層されたゲ−ト絶縁層５と、
このゲ−ト絶縁層５に積層されたゲ−ト電極６と、前記
ゲ−ト絶縁層５を介して前記金属層４ａ，４ｂに接合す
るソ−ス電極７ａ及びドレイン電極７ｂとから構成され
た、いわゆるプレ−ナ構造の薄膜電界効果トランジスタ
である。この薄膜電界効果トランジスタは、後述する高
耐圧薄膜電界効果トランジスタと異なり、ゲ−ト電極６
は、ソ−ス領域３ａとドレイン電極７ｂとの略中間に位
置するように設けられており、このため、いわゆるオフ
セット領域を有していないものである。

【００１４】この薄膜電界効果トランジスタの製造プロ
セスについて、図２乃至図４を参照しつつ説明する。先
ず、絶縁基板１の上にプラズマＣＶＤ法を用い、絶縁基
板１の温度として２００乃至３００℃、反応ガスとして
シラン（ＳｉＨ₄ ）、反応圧力として０．１乃至１．０
Ｔｏｒｒ、放電電圧として０．０１乃至０．１Ｗ／ｃｍ
の着膜条件の下で、アモルファスシリコン（ａ−Ｓｉ）
を５００オングストロ−ム乃至１μｍ程度の厚さで着膜
して、アモルファスシリコン（ａ−Ｓｉ）層２を形成す
る。尚、着膜の厚さとしては、２０００乃至３０００オ
ングストロ−ムが好適である。次に、アモルファスシリ
コン（ａ−Ｓｉ）層２の上面（図２のおいて紙面上側）
に、後述するイオン注入によりソ−ス・ドレイン領域３
ａ，３ｂとなる部分を除いて、フォトレジストを塗布し
てフォトレジスト層８を形成し、その後、このフォトレ
ジスト層８をマスクとして、次のような条件の下、アモ
ルファスシリコン（ａ−Ｓｉ）層２にイオン注入（図２
において点線表示）を行い、ソ−ス・ドレイン領域３
ａ，３ｂを形成する（図２参照）。すなわち、本実施例
におけるイオン注入の条件としては、反応ガスとして水
素気中に１％のホスフィン（ＰＨ₃）を混合したもの、
加速電圧として１乃至２０ＫＶ、基板温度として室温乃
至１００℃である。尚、水素気中に１％のホスフィン
（ＰＨ₃ ）を混合したものに代えて、水素気体中に１％
のジボラン（Ｂ₂ Ｈ₆ ）を混合したものであってもよ
い。

【００１５】ここで、従来の逆スタガ構造を有する薄膜
電界効果トランジスタを製造する場合に、ソ−ス・ドレ
イン領域をイオンオン注入法を用いて形成する場合と、
本実施例に係る薄膜電界効果トランジスタの製造プロセ
スにおけるイオン注入法によるソ−ス・ドレイン領域を
形成する場合とを比較すると、従来の製造プロセスにお
いては、ゲ−ト絶縁層の形成後にイオン注入を行ってい
たのに対して、本実施例の製造プロセスにおいては、上
述のようにゲ−ト絶縁層５の形成前にイオン注入を行う
ので、従来の製造プロセスにおいてゲ−ト絶縁層と非結
晶質シリコンとの界面に生じていた、結晶欠陥等のいわ
ゆるイオンダメ−ジと称されるイオン注入に起因する欠
陥が発生ぜず、特性劣化が少なく、信頼性の高い薄膜電
界効果トランジスタ提供できるものである。そして、上
述のイオン注入の後は、フォトレジスト層８を残したま
まの状態で、クロム（Ｃｒ）を１００乃至１０００オン
グストロ−ム蒸着して、金属層４ａ，４ｂ，４ｃを形成
する（図３参照）。尚、この時、フォトレジスト層８の
上面にも金属層４ｃが形成される。また、本実施例にお
いては、クロム（Ｃｒ）を用いて金属層４ａ〜４ｃを形
成したが、クロム（Ｃｒ）に限られる必要はなく、他に
チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）等であってもよい。

【００１６】金属層４ａ〜４ｃの形成の後は、フォトレ
ジスト層８を除去することで、このフォトレジスト層８
の上面の金属層４ｃをも同時に除去する（以下、この作
業を「リフトオフ」と言う。）。尚、フォトレジスト層
８とアモルファスシリコン層２との間に段差があるため
に、このフォトレジスト層８の上に形成される金属層４
ｃと、アモルファスシリコン層２に形成された金属層４
ａ，４ｂとは、理想的には図３に示されたように、完全
に分離された状態となるが、実際には、金属層４ｃと金
属層４ａ，４ｂとが連続してしまう場合もあるので、こ
のような場合に、リフトオフを容易にするために、フォ
トレジスト層８を形成する際に、重クロム酸カリ等によ
りフォトレジストの表面を処理して、図３に示されるフ
ォトレジスト層８の断面形状がアモルファスシリコン層
２へ向かって除々に細くなるようなテ−パを形成する
と、金属層４ｃと金属層４ａ，４ｃとが着膜の際、連続
するようなことがなくなる。次に、プラズマＣＶＤ法に
より、窒化シリコン（ＳｉＮｘ）又は酸化シリコン（Ｓ
ｉＯｘ）を、膜厚０．１乃至１．０μｍ程度に着膜し
て、ゲ−ト絶縁層５を形成する（図４参照）。ここで、
膜厚は、上述の範囲内でも特に、０．２乃至０．５μｍ
が好適である。尚、このゲ−ト絶縁層５の形成は、ＥＣ
Ｒ（Electron Cyclotron Resonance）プラズマＣＶＤ法
により、上述の窒化シリコン等さらには、ＳｉＯｘＮｙ
を着膜するようにしてもよい。そして、ゲ−ト絶縁層５
を形成した後は、金属層４ａ，４ｂと各ソ−ス、ドレイ
ン電極７ａ，７ｂとを連結するためのコンタクト孔９
ａ，９ｂを、ゲ−ト絶縁層５が金属層４ａ，４ｂと接し
ている部分に形成する（図４参照）。この後、スパッタ
法又は蒸着法により、アルミニウム（Ａｌ）を０．５乃
至１．５μｍの膜厚で着膜し、その後、フォトリソ法に
より、ゲ−ト電極６をゲ−ト絶縁層５の略中央に島状
に、また、ソ−ス、ドレインの各電極７ａ，７ｂをそれ
ぞれコンタクト孔９ａ，９ｂの周囲に島状にそれぞれ形
成することにより、図１に示されたような断面構造を有
する薄膜電界効果トランジスタを得ることができる。
尚、上述のゲ−ト電極６及びソ−ス・ドレイン電極７
ａ，７ｂを形成する際の着膜材としては、例えば、Ａｌ
Ｓｉ、ＡｌＳｉＣｕ等の低抵抗部材であれば、上述のア
ルミニウムに限られる必要はない。

【００１７】以上述べた本実施例の製造プロセスと、従
来の製造プロセス、特に、逆スタガ構造の薄膜電界効果
トランジスタの製造プロセスとを、各々の製造過程にお
いて必要とされるマスク数の違いで比較してみると、以
下に示す表１の通りである。

【００１８】

【表１】従来本実施例ゲ−ト電極パタ−ニングｎ⁺ マスクパタ−ニング（Ｌ．Ｏ）上部絶縁膜パタ−ニングゲ−ト絶縁層パタ−ニングｎ⁺ 層パタ−ニングＳＤ、ゲ−ト電極パタ−ニングコンタクト孔パタ−ニング＊＊＊ＳＤ電極パタ−ニング＊＊＊

【００１９】表１の本発明の欄において、ｎ⁺ マスクパ
タ−ニングの記載の後に括弧書きでＬ．Ｏとあるのは、
ｎ⁺ マスクパタ−ニング、すなわち、ソ−ス・ドレイン
領域のパタ−ニングは、先の製造プロセスで説明したよ
うに、フォトレジスト層８を設けた後にイオン注入を行
いその後、このフォトレジスト層８を除去する、すなわ
ち、リフトオフすることにより所望のパタ−ニングが行
われることを示すものである。また、同表中、ＳＤとあ
るのは、ソ−ス、ドレインの各電極７ａ，７ｂを意味し
ており、本実施例においては、このソ−ス、ドレインの
各電７ａ，７ｂのパタ−ニングとゲ−ト電極６のパタ−
ニングとは一つのマスクを用いてなされる。そして、本
実施例の製造過程においては、ｎ⁺ マスクパタ−ニング
とゲ−ト絶縁層パタ−ニングに加えて、ゲ−ト絶縁層５
のパタ−ニングにマスクを必要とすることから、結局、
表１に示されたように、３つのマスクで足りるものであ
る。

【００２０】これに対して、従来の逆スタガ構造のもの
において必要とされるマスクの種類は、表１の通りで、
必要とされるマスク数は、本発明より２つ多い、５つの
マスクが必要である。換言すれば、本発明の製造方法に
よれば、従来に比してマスク数が少なくて済むので、そ
の分、作業工程が少なくて済み、歩留まりが向上し、ひ
いては製造コストの低減となるものである。尚、従来の
製造過程における個々のマスクの内容については、公知
・周知であるのでここでの詳細な説明は省略する。

【００２１】次に、請求項３記載の発明に係る高耐圧薄
膜電界効果トランジスタについて図５を参照しつつ説明
する。尚、この実施例に係る高耐圧薄膜電界効果トラン
ジスタは、図１で説明した薄膜電界効果トランジスタと
一部を除いて大半の部分が共通する構造であるので、同
一構成要素については、同一符号を付してその説明を省
略し、以下、異なる点を中心に説明する。この高耐圧薄
膜電界効果トランジスタは、図５に一例が示されるよう
に、ゲート電極６が、ソ−ス電極７ａ寄りの位置に設け
られており、このような構成を有することにより、アモ
ルファスシリコン層２の内部には図６に示されるよう
に、ゲ−ト電極６とドレイン領域７ｂとの間に位置する
部分が、よく知られているように抵抗値の高いオフセッ
ト領域となって、遷移領域を介してチャンネル領域に続
いているいる点を除けば、図１で説明した薄膜電界効果
トランジスタと同様な構造を有するものである。

【００２２】この高耐圧電界効果トランジスタの製造プ
ロセスは、ゲ−ト電極６の位置が、上述したように、図
１に示された薄膜電界効果トランジスタと異なることに
対応してパタ−ニングのマスク形状が変わるだけで、図
１乃至図４を用いて説明した薄膜電界効果トランジスタ
の製造プロセスと基本的に同一であるので、ここでの詳
細な説明は省略する。

【００２３】次に、上記構成におけるこの高耐圧薄膜電
界効果トランジスタの動作、特に、ドレイン電流の経路
について、図６を参照しつつ説明する。この高耐圧電界
効果トランジスタは、ゲ−ト電極６とソ−ス・ドレイン
電極７ａ，７ｂが略同一平面上に位置するプレ−ナ構造
であるために、ソ−ス領域３ａからドレイン領域３ｂへ
向かう電子は図６に点線で示されるようにゲ−ト絶縁層
５に近いアモルファスシリコン層２の界面に略平行して
走行し、ドレイン領域３ｂに至るので、ゲ−ト電極６の
略下部に位置するアモルファスシリコン層２のチャンネ
ル領域（図６参照）と、オフセット領域（図６参照）と
の間には、従来の逆スタガ構造の高耐圧薄膜電界トラン
ジスタにおいて存在したような遷移領域（図１０参照）
が存在しない。したがって、遷移領域がなくなった分、
ギャップ準位の生成が大幅に低減され、従来このギャッ
プ準順位の生成に起因して発生していたドレイン電流対
ドレイン電圧特性の変動がなくなるばかりでなく、特
に、遷移領域でアモルファスシリコンに大きい電圧降下
が生じることによるアモルファスシリコンの劣化を促進
することがなくなり、信頼性の高い高耐圧薄膜電界効果
トランジスタとなる。

【００２４】図７には、本実施例に係る高耐圧電界効果
トランジスタと従来の高耐圧電界効果トランジスタの電
圧ストレスに対する試験結果がそれぞれ示されている。
すなわち、この電圧ストレス試験は、図８に示されるよ
うに、ドレインに抵抗を介して４００Ｖの電圧を、ゲ−
トに１Ｖの電圧（しきい値電圧より小）を、それぞれ印
加した状態、すなわち、高耐圧薄膜電界効果トランジス
タを非導通状態にして放置した際のドレイン電圧ＶｏL
の時間の経過に伴う変化を実測したものである。図７に
おいて、実線は本実施例に係る高耐圧薄膜電界効果トラ
ンジスタの試験結果を、二点鎖線は従来の高耐圧薄膜電
界効果トランジスタの試験結果をそれぞれ示しており、
上述の条件の下で、試験開始後４０時間経過時における
各々のＶｏL を比較してみると、本実施例に係る高耐圧
薄膜電界効果トランジスタのＶｏL が約１５Ｖ程度であ
ったのに対して、従来の高耐圧薄膜電界効果トランジス
タのＶｏL は約３８Ｖと、本実施例に係る高耐圧薄膜電
界効果トランジスタより約２４Ｖも高くなっていた。

【００２５】このように、本実施例に係る高耐圧薄膜電
界効果トランジスタは、プレ−ナ構造を採ることによ
り、ソ−ス・ドレイン間の電子の走行経路が途中で屈曲
することのないようにしたので、チャンネル領域とオフ
セット領域との間に従来のような遷移領域が発生せず、
このため、従来、遷移領域があることに起因して生じて
いたドレイン電流対ドレイン電圧特性の変動がなくな
り、また、アモルファスシリコン内の電圧分布が略均一
となり、従来と異なりアモルファスシリコンの特定の部
分が早期に劣化して、高耐圧薄膜電界効果トランジスタ
の特性が低下することがないので、安定した動作を得る
ことができ、ひいては信頼性が向上するものである。

【００２６】

【発明の効果】請求項１記載の発明によれば、プレ−ナ
構造を採ることにより、ゲ−ト絶縁層を形成する前に非
結晶シリコンにイオン注入を行い、ソ−ス・ドレイン領
域を形成する構造としたので、従来と異なりゲ−ト絶縁
層と非結晶シリコン層の境界面にイオン注入による結晶
欠陥を発生させることがなくなり、使用の際に電気的特
性が変動するような従来の欠点がなくなり、動作の安定
化ひいては信頼性の高い薄膜電界効果トランジスタを提
供することができるという効果を奏するものである。

【００２７】また、請求項２記載の発明によれば、非結
晶質シリコン層の表面にゲ−ト絶縁層を形成する前に非
結晶質シリコンへのイオン注入を行うようにし、しか
も、イオン注入の際のマスクとして、フォトレジスタを
用いることにより、イオン注入後に行うソ−ス・ドレイ
ン領域への金属層の形成時のパタ−ニングを、いわゆる
リフトオフにより行えるので、従来のようなイオン注入
に起因する非結晶質シリコン層とゲ−ト絶縁層との界面
におけるいわゆるイオンド−プダメ−ジの発生がなく、
安定した特性の高耐圧薄膜電界効果トランジスタを、従
来に比して少ない作業工程により得ることができるとい
う効果を奏するものである。

【００２８】さらに、請求項３記載の発明によれば、ソ
−ス・ドレイン間の電子の走行経路が非結晶質シリコン
層の堆積方向に横切るようなことがないようにしたこと
により、従来の逆スタガ構造の高耐圧薄膜電界効果トラ
ンジスタにあった遷移領域をなくすことができたので、
非結晶シリコン層内の特定の部分に大きな電圧降下が発
生することにより、非結晶シリコンを劣化させるような
ことがなくなり、従来より特性の安定した高耐圧薄膜電
界効果トランジスタを提供することができるものであ
る。

【図面の簡単な説明】

【図１】請求項１記載の発明に係る薄膜電界効果トラ
ンジスタの一実施例における主要部の縦断面図である。

【図２】請求項１記載の発明に係る薄膜電界効果トラ
ンジスタの製造プロセス中、イオン注入の前後を説明す
るための説明図である。

【図３】請求項１記載の発明に係る薄膜電界効果トラ
ンジスタの製造プロセス中、金属層の形成を説明するた
めの説明図である。。

【図４】請求項１記載の発明に係る薄膜電界効果トラ
ンジスタの製造プロセス中、ゲ−ト電極形成直前の状態
を説明するための説明図である。

【図５】請求項３記載の高耐圧電界効果トランジスタ
の一実施例における主要部の縦断面図である。

【図６】図５に示された高耐圧電界効果トランジスタ
における電子の走行経路を説明するための説明図であ
る。

【図７】図５に示された高耐圧電界効果トランジスタ
と従来の高耐圧薄膜電界効果トランジスタの電圧ストレ
ス試験における出力電圧対経過時間特性を示す特性図で
ある。

【図８】図７の試験デ−タを取得するために用いた試
験回路図である。

【図９】従来の逆スタガ構造の薄膜電界効果トランジ
スタの縦断面図である。

【図１０】従来の高耐圧電界効果トランジスタにおけ
る電子の走行経路を説明するための説明図である。

【符号の説明】

１…絶縁基板、２…アモルファスシリコン層、３ａ…ソ
−ス領域、３ｂ…ドレイン領域、４ａ，４ｂ，４ｃ…金
属層、５…ゲ−ト絶縁層、６…ゲ−ト電極、７ａ…ソ−
ス電極、７ｂ…ドレイン電極、８…フォトレジスト層

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に、ソ−ス・ドレイン領域と
なる高濃度の不純物注入領域を一部に有する非結晶質シ
リコン層と、ゲ−ト絶縁層と、ゲ−ト電極とを順次積層
すると共に、前記非結晶質シリコン層とゲ−ト絶縁層と
の界面であってソ−ス・ドレイン領域に位置する部位に
は金属層を配し、該金属層にそれぞれ接合されるソ−ス
・ドレイン電極を前記ゲ−ト電極と略同一平面上に設け
たことを特徴とする薄膜電界効果トランジスタ。
【請求項２】非結晶質シリコン層に形成されるソ−ス
領域とドレイン領域との間に位置する非結晶質シリコン
層の表面にフォトレジスト材を着膜してフォトレジスト
層を形成する第１の工程と、前記フォトレジスト層に整
合して前記非結晶質シリコン層にイオン注入によりソ−
ス・ドレイン領域を形成する第２の工程と、前記第２の
工程により形成されたソ−ス・ドレイン領域及び前記フ
ォトレジスト層の各々に金属材を着膜して金属層を形成
する第３の工程と、前記第３の工程により金属層が形成
された前記フォトレジスト層を該フォトレジスト層に着
膜された金属層と共に除去する第４の工程と、前記フォ
トレジスト層が除去された面及び前記金属層に絶縁部材
を着膜してゲ−ト絶縁層を形成する第５の工程と、前記
ゲ−ト絶縁層の表面に導電部材を着膜してゲ−ト電極を
形成する第６の工程と、を具備することを特徴とする薄
膜電界効果トランジスタの製造方法。
【請求項３】絶縁基板上に、ソ−ス・ドレイン領域と
なる高濃度の不純物注入領域を一部に有する非結晶質シ
リコン層と、ゲ−ト絶縁層と、ゲ−ト電極とを順次積層
すると共に、ソ−ス・ドレイン領域にそれぞれ接合され
るソ−ス・ドレイン電極を前記ゲ−ト電極と略同一平面
上に設けかつ前記ゲ−ト電極とドレイン電極との間にオ
フセット領域を設け、前記非結晶質シリコン層の一部を
占めるソ−ス・ドレイン領域はイオン注入により形成さ
れたことを特徴する高耐圧薄膜電界効果トランジスタ。