CN107533981B - 半导体装置以及其制造方法 - Google Patents

半导体装置以及其制造方法 Download PDF

Info

Publication number
CN107533981B
CN107533981B CN201680024473.2A CN201680024473A CN107533981B CN 107533981 B CN107533981 B CN 107533981B CN 201680024473 A CN201680024473 A CN 201680024473A CN 107533981 B CN107533981 B CN 107533981B
Authority
CN
China
Prior art keywords
region
insulating layer
concentration impurity
low
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680024473.2A
Other languages
English (en)
Other versions
CN107533981A (zh
Inventor
相地广西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107533981A publication Critical patent/CN107533981A/zh
Application granted granted Critical
Publication of CN107533981B publication Critical patent/CN107533981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体装置具备至少一个薄膜晶体管(100、200)，该至少一个薄膜晶体管(100、200)具有：半导体层(3A、3B)，其具有通道区域(31A、31B)、高浓度杂质区域以及位于通道区域与高浓度杂质区域之间的低浓度杂质区域(32A、32B)；设置在栅极绝缘层(5)之上的栅极电极(7A、7B)；形成在栅极电极上的层间绝缘层(11)；以及源极电极(8A、8B)及漏极电极(9A、9B)；在层间绝缘层及栅极绝缘层设置有到达半导体层的接触孔，源极电极(8A、8B)及漏极电极(9A、9B)中的至少一方在接触孔内与高浓度杂质区域相接，在接触孔的侧壁上，栅极绝缘层及层间绝缘层的侧面匹配，在半导体层的上表面，接触孔的缘部与高浓度杂质区域的缘部匹配。

Description

半导体装置以及其制造方法
技术领域
本发明涉及一种半导体装置以及其制造方法。
背景技术
液晶显示装置等所使用的有源矩阵基板按照每个像素而具备薄膜晶体管(ThinFilm Transistor；以下，“TFT”)等开关元件。通常，晶质硅膜的电场迁移率效果高于非晶质硅膜的电场迁移率效果，因此，与非晶质硅TFT相比，晶质硅TFT能够高速地进行工作。因此，当使用晶质硅膜时，不仅作为开关元件能够按照每个像素设置TFT(称作“像素用TFT”)，还能够将形成在显示区域周围(边框区域)的驱动电路、构成各种功能电路等的周围电路的TFT(称作“驱动电路用TFT”)形成在同一基板上。
对于像素用TFT要求截止漏电流(off-leak Current)极小。当截止漏电流较大时，存在有产生闪烁、串扰等而使显示质量下降的可能性。因此，作为像素用TFT使用具有LDD构造的TFT(以下，简称“LDD构造TFT”)。
“LDD构造TFT”在TFT的通道区域与源极区域·漏极区域之间的至少一方具有低浓度杂质区域(Lightly Doped Drain，以下简称“LDD区域”)。在该构造中，在栅极电极的边缘与低电阻的源极·漏极区域之间，存在与源极·漏极区域相比电阻较高的LDD区域，因此，与不具有LDD区域的(“单一漏极构造”)TFT相比，能够大幅减少截止漏电流。
在有源矩阵基板中，为了简化制造工序，有时不仅采用像素用TFT，还对于驱动电路用TFT而采用LDD构造TFT。然而，当作为驱动电路用TFT而使用LDD构造TFT时，存在有下述那样的问题。对于驱动电路用TFT而言，要求有电流驱动力较大、即导通电流较大，但是，在LDD构造TFT中，LDD区域成为电阻，因此，与单一漏极构造的TFT相比电流驱动力下降。此外，为了使LDD区域的通道长方向的长度(LDD长)最优化，而存在有电路的设计变烦杂、或边框区域的尺寸增大的可能性。而且，对于实施高速工作的驱动电路用TFT，要求有更高的可靠性。
因此，提出了作为驱动电路用TFT，使用具有LDD区域被栅极电极重叠的构造的TFT的方案。这样的构造被称作“GOLD(Gate Overlapped LDD)构造”。在具有GOLD构造的TFT(以下，简称“GOLD构造TFT”)中，当向栅极电极施加电压时，在被栅极电极重叠的LDD区域蓄积有作为载体的电子，因此，能够减小LDD区域的电阻。因此，能够抑制TFT的电流驱动力的下降。此外，通过在栅极之下形成电场缓和区域，从而与LDD构造TFT相比能够确保较高的可靠性。
另外，在本说明书中，将LDD区域整体未被栅极电极重叠的构造称作“LDD构造”，将LDD区域的至少一部分被栅极电极重叠的构造称作“GOLD构造”。
然而，当除了LDD构造TFT以外，作为驱动电路用TFT而将GOLD构造TFT形成在同一基板上时，存在有制造工艺中所使用的光掩膜的张数增加这样的问题。光掩膜用于用光刻法而通过蚀刻工序、离子注入工序形成作为掩膜的抗蚀图案。因此，光掩膜的张数增加1张意味着，除了蚀刻、离子注入等工序以外，增加了由光刻法实施的抗蚀图案的形成、抗蚀图案的剥离、洗净以及干燥工序。因此，当光掩膜的张数增加时，制造成本增大，前置时间(lead time)也变长，使生产率大幅下降。此外，存在有成品率下降的可能性。
对此，提出了用于至少减少1张光掩膜的各种工艺的方案。
例如专利文献1公开了通过使用半色调掩膜，从而不会增加光掩膜的张数，而制造GOLD构造TFT的方法。在专利文献1中，通过使用了半色调掩膜的光刻法工序，来形成局部厚度不同的抗蚀图案，并将其作为蚀刻掩膜来实施半导体膜的蚀刻。接下来，在去除抗蚀图案的凹部之后，进行用于LDD区域形成的杂质掺入。因此，在一次光刻法工序中，能够进行半导体膜的蚀刻以及LDD区域的形成，从而能够削减1张光掩膜的张数。
现有技术文献
专利文献
专利文献1：日本特开2002-134756号公报
发明内容
发明所要解决的技术课题
根据专利文献1的方法，由于半色调掩膜的分辨率(resolution)较低，而难以以充分的精度控制抗蚀图案的线宽。因此，有时无法应用于高精细的TFT的制造。如此，在以往的方法中，确保良好的线宽控制性且削减光掩膜的张数而提高生产率较为困难。
本发明的一实施方式是鉴于上述情况而完成，其主要的目的在于提供一种具备具有LDD区域的TFT的、生产率优异且高精细的半导体装置。
用于解决问题的方法
本发明的一实施方式的半导体装置，其在基板上具备至少一个薄膜晶体管，所述至少一个薄膜晶体管具备：半导体层，其具有通道区域、包含第一导电型的杂质的高浓度杂质区域、以及位于所述通道区域与所述高浓度杂质区域之间以低于所述高浓度杂质区域且高于所述通道区域的浓度包含所述第一导电型的杂质的低浓度杂质区域；栅极绝缘层，其形成在所述半导体层之上；栅极电极，其设置在所述栅极绝缘层之上，配置成至少与所述通道区域重叠；层间绝缘层，其形成在所述栅极电极及所述栅极绝缘层上；以及源极电极及漏极电极，其等与所述半导体层连接；在所述层间绝缘层及所述栅极绝缘层设置有到达所述半导体层的接触孔，所述源极电极及漏极电极中的至少一方形成在所述层间绝缘层上及所述接触孔内，并在所述接触孔内与所述高浓度杂质区域相接；在所述接触孔的侧壁上，所述栅极绝缘层及所述层间绝缘层的侧面匹配；在所述半导体层的上表面，所述接触孔的缘部与所述高浓度杂质区域的缘部匹配。
在某实施方式中，从所述基板的法线方向观察时，所述高浓度杂质区域位于所述低浓度杂质区域的内部。
在某实施方式中，所述至少一个薄膜晶体管包含第一薄膜晶体管；在所述第一薄膜晶体管中，所述低浓度杂质区域的一部分隔着所述栅极绝缘层而被所述栅极电极覆盖。
在某实施方式中，所述至少一个薄膜晶体管包含第二薄膜晶体管；在所述第二薄膜晶体管中，所述低浓度杂质区域的所述通道区域侧的端部与所述栅极电极的端部匹配。
在某实施方式中，在所述第一薄膜晶体管中，所述低浓度杂质区域包含隔着所述栅极绝缘层而未与所述栅极电极重叠的第一低浓度杂质区域、和与所述栅极电极重叠的第二低浓度杂质区域，所述第一低浓度杂质区域包含以高于所述第二低浓度杂质区域的浓度包含所述第一导电型的杂质。
在某实施方式中，所述至少一个薄膜晶体管还包含第二薄膜晶体管，在所述第二薄膜晶体管中，所述低浓度杂质区域的所述通道区域侧的端部与所述栅极电极的端部匹配；在所述第二薄膜晶体管中，所述低浓度杂质区域包含与所述高浓度杂质区域相接的第三低浓度杂质区域、和位于比所述第三低浓度杂质区域更靠所述通道区域侧的第四低浓度杂质区域，所述第三低浓度杂质区域包含以高于所述第四低浓度杂质区域的浓度包含所述第一导电型的杂质。
在某实施方式中，所述第一薄膜晶体管的所述第一低浓度杂质区域与所述第二薄膜晶体管的所述第三低浓度杂质区域包含相同的杂质元素，所述第一及第三低浓度杂质区域的厚度方向上的所述第一导电型的杂质的浓度分布大致相等。
在某实施方式中，还包含具有与所述至少一个薄膜晶体管不同的导电型的其它的薄膜晶体管；所述其它的薄膜晶体管具备：其它的半导体层，其具有通道区域、接触区、及位于所述通道区域与所述接触区之间且包含第二导电型的杂质的其它的高浓度杂质区域，所述接触区以与所述其它的高浓度杂质相同的浓度包含所述第二导电型的杂质且以高于所述其它的高浓度杂质的浓度包含所述第一导电型的杂质；所述栅极绝缘层，其延伸设置在所述其它的半导体层上；其它的栅极电极，其设置在所述栅极绝缘层之上；所述层间绝缘层，其延伸设置在所述其它的栅极电极及所述栅极绝缘层上；以及其它的源极电极及其它的漏极电极，其等与所述其它的半导体层连接；在所述层间绝缘层及所述栅极绝缘层，设置有到达所述其它的半导体层的其它的接触孔，所述其它的源极电极及其它的漏极电极中的至少一方形成在所述层间绝缘层上及所述其它的接触孔内，并在所述其它的接触孔内与所述接触区相接；在所述其它的接触孔的侧壁上，所述栅极绝缘层及所述层间绝缘层的侧面匹配；在所述其它的半导体层的上表面，所述其它的接触孔的缘部与所述接触区的缘部匹配。
用于本发明的一实施方式的半导体装置的制造方法，所述半导体装置在基板上具备至少一个薄膜晶体管，所述半导体装置的制造方法包含如下工序，即：(a)在基板上形成包含通道区域及以高于所述通道区域的浓度包含第一导电型的杂质的低浓度杂质区域的岛状的半导体层、覆盖所述半导体层的栅极绝缘层、以及配置在所述栅极绝缘层上的栅极电极的工序；(b)在所述栅极绝缘层及所述栅极电极上形成层间绝缘层的工序；(c)通过在所述层间绝缘层上形成掩膜，并使用所述掩膜同时对所述栅极绝缘层及所述层间绝缘层进行蚀刻，从而在所述栅极绝缘层及所述层间绝缘层形成使所述低浓度杂质区域的一部分露出的接触孔的工序；(d)通过经由所述接触孔，向所述半导体层中的所述低浓度杂质区域的所述一部分注入第一导电型的杂质，从而形成高浓度杂质区域的工序；以及(e)在所述层间绝缘层上及所述接触孔内以与所述高浓度杂质区域相接的方式形成电极的工序。
在某实施方式中，在所述工序(d)之前，对所述低浓度杂质区域进行第一活化退火；在所述工序(d)之后，对所述高浓度杂质区域进行第二活化退火。
在某实施方式中，所述第二活化退火以低于所述第一活化退火的温度进行。
在某实施方式中，所述工序(a)包含向所述半导体层的一部分注入所述第一导电型的杂质的第一离子注入工序；在所述工序(d)中，与所述第一离子注入工序相比以较低的剂量或较低的加速电压进行所述第一导电型的杂质的注入。
在某实施方式中，在所述工序(a)中，所述低浓度杂质区域的至少一部分隔着所述栅极绝缘层与所述栅极电极重叠。
本发明的其它的实施方式的半导体装置的制造方法，所述半导体装置在基板上具备至少第一薄膜晶体管及第二薄膜晶体管，所述半导体装置的制造方法包含如下的工序，即：(a)在基板上形成成为第一薄膜晶体管的活性层的第一半导体层、和成为第二薄膜晶体管的活性层的第二半导体层，并形成覆盖所述第一及第二半导体层的栅极绝缘层的工序；(b)向所述第一半导体层的一部分及所述第二半导体层的一部分注入第一导电型的杂质的第一注入工序；(c)在所述第一半导体层中的、通过所述第一注入工序注入了杂质的区域的一部分以及成为通道区域的部分之上形成第一栅极电极，在所述第二半导体层中的、未通过所述第一注入工序注入杂质的区域的一部分上形成第一栅极电极的工序；(d)第二离子注入工序，其中，在将所述第一及第二栅极电极作为掩膜而向所述第一及第二半导体层注入第一导电型的杂质的第二注入工序中，由此，所述第一半导体层中的、通过所述第一及第二注入工序这两方注入了杂质的区域成为第一低浓度杂质区域，通过所述第一注入工序注入杂质且为了被所述第二栅极电极覆盖而未通过所述第二注入工序注入杂质的区域成为第二低浓度杂质区域，所述第二半导体层中的、通过所述第一及第二注入工序这两方注入了杂质的区域成为第三低浓度杂质区域，通过所述第二注入工序注入杂质且未通过所述第一注入工序注入杂质的区域成为第四低浓度杂质区域；(e)在所述栅极绝缘层、所述第一栅极电极及第二栅极电极上形成层间绝缘层的工序；(f)通过在所述层间绝缘层上形成掩膜，并使用所述掩膜同时对所述栅极绝缘层及所述层间绝缘层进行蚀刻，从而在所述栅极绝缘层及所述层间绝缘层形成使所述第一低浓度杂质区域的一部分露出的第一接触孔、和使所述第三低浓度杂质区域的一部分露出的第二接触孔的工序；(g)通过经由所述第一及第二接触孔而向所述第一及第三低浓度杂质区域的所述一部分注入第一导电型的杂质，从而在所述第一半导体层形成第一高浓度杂质区域，在所述第二半导体层形成第二高浓度杂质区域的工序；以及(h)在所述层间绝缘层上及所述第一接触孔内形成与所述第一高浓度杂质区域相接的第一电极，在所述层间绝缘层上及所述第二接触孔内形成与所述第二高浓度杂质区域相接的第二电极。
在某实施方式中，在所述工序(g)之前，对所述第一、第二、第三及第四低浓度杂质区域进行第一活化退火；在所述工序(g)之后，对所述第一及第二高浓度杂质区域进行第二活化退火。
在某实施方式中，所述第二活化退火以低于所述第一活化退火的温度进行。
在某实施方式中，在所述工序(g)中，与所述第一及第二离子注入工序相比以较低的剂量或较低的加速电压来进行所述第一导电型的杂质的注入。
在某实施方式中，所述第一及第二薄膜晶体管还具备导电型不同的第三薄膜晶体管；
所述工序(a)包含在所述基板上形成第三半导体层的工序，所述栅极绝缘层还延伸设置在所述第三半导体层上；所述工序(c)包含在所述第三半导体层上形成第三栅极电极的工序；在所述工序(c)之后，所述工序(e)之前，还包含通过将所述第三栅极电极作为掩膜而将第二导电型的杂质注入到所述第三半导体层中，从而在所述第三半导体层形成第三高浓度杂质区域的工序；在所述工序(e)中所述层间绝缘层还延伸设置在所述第三栅极电极上；所述工序(f)包含在所述栅极绝缘层及所述层间绝缘层形成使所述第三高浓度杂质区域的一部分露出的第三接触孔的工序；所述工序(g)包含通过经由所述第三接触孔而向所述第三高浓度杂质区域的所述一部分注入第一导电型的杂质，从而在所述第三半导体层形成接触区的工序；所述工序(h)包含在所述层间绝缘层上以及所述第三接触孔内形成与所述接触区相接的第三电极的工序。
在某实施方式中，所述工序(b)的所述第一注入工序使用分别配置在所述第一、第二及第三半导体层上的第一、第二及第三掩膜来进行，所述第三掩膜为多灰度掩膜；在所述第一注入工序之后，所述工序(c)之前，还包含：去除所述第一及第二掩膜并且去除所述第三掩膜的一部分的工序；以及使用所述第三掩膜的一部分，向包含成为所述第一及第二半导体层的通道区域的部分在内的区域注入杂质的工序。
发明的效果
根据本发明的一实施方式，能够提供一种具备具有LDD区域的TFT的、生产率优异且高精细的半导体装置。
此外，在具备具有LDD区域的TFT的半导体装置的制造方法中，能够削减光掩膜的使用张数。
附图说明
图1的(a)及(b)分别为示例了第一实施方式的半导体装置中的LDD构造TFT100及GOLD构造TFT200的示意性的剖视图。
图2的(a)及(b)分别为示例了LDD构造TFT100及GOLD构造TFT200中的半导体层3A、3B的示意性的俯视图。
图3的(a)～(d)为表示制造LDD构造TFT100的方法的一个例子的示意性的剖面工序图。
图4的(a)～(d)为表示制造具有GOLD构造的TFT200的方法的一个例子的示意性的剖面工序图。
图5的(a)为示例了第二实施方式的半导体装置中的LDD构造TFT101及GOLD构造TFT201的剖视图，图5的(b)及(c)分别为例示了LDD构造TFT101及GOLD构造TFT201的半导体层3A、3B的俯视图。
图6的(a)～(e)为表示制造第二实施方式的半导体装置的方法的示意性的工序剖视图。
图7的(a)为制造参考例的GOLD构造TFT2000的工艺流程，图7的(b)为制造GOLD构造TFT200、201的工艺流程。
图8的(a)为第三实施方式中的p型TFT302的剖视图，(b)为p型TFT302的半导体层3C的俯视图。
图9的(a)～(f)为表示制造第三实施方式的半导体装置的方法的示意性的工序剖视图。
图10的(a)为示例了参考例的LDD构造TFT1000及GOLD构造TFT2000的剖视图，(b)及(c)分别为LDD构造TFT1000及GOLD构造TFT2000的半导体层3D、3E的上表面图。
具体实施方式
(第一实施方式)
以下，一边参照附图一边对本发明的半导体装置的实施方式进行说明。在本说明书中，“半导体装置”广泛地包含形成有功能电路的基板或有源矩阵(active matrix)基板、以及液晶显示装置或有机EL显示装置等显示装置。
本实施方式的半导体装置具备基板、及形成在基板上的多个TFT。多个TFT至少包含一个具有LDD区域的TFT。具有LDD区域的TFT既可以为LDD构造TFT，也可以为GOLD构造TFT。或者，也可以包含使用共用的半导体膜而形成的GOLD构造TFT以及LDD构造TFT这两方。
图1的(a)及图1的(b)为例示了本实施方式的半导体装置中的具有LDD区域的TFT的示意性的剖视图，图1的(a)例示LDD构造TFT100，图1的(b)例示GOLD构造TFT200。此外，图2的(a)以及图2的(b)分别为例示了LDD构造TFT100及GOLD构造TFT200中的半导体层的示意性的俯视图。在图1及图2中，对同样的构成要素标注相同的参照符号、或标注使用了相同的数字的参照符号。对LDD构造TFT100的构成要素的一部分使用在数字之后标注“A”的参照符号，对GOLD构造TFT200的构成要素的一部分使用在数字之后标注“B”的参照符号。
如图1的(a)所示，LDD构造TFT100具有：形成在基板1上的半导体层3A、覆盖半导体层3A的栅极绝缘层5、形成在栅极绝缘层5上的栅极电极7A、覆盖栅极电极7A及半导体层3A的层间绝缘层11、以及与半导体层3A电连接的源极电极8A及漏极电极9A。
半导体层3A具有通道区域31A、源极区域33sA、漏极区域33dA、以及LDD区域32A。通道区域31A位于源极区域33sA与漏极区域33dA之间。LDD区域32A被通道区域31A与源极区域33sA以及漏极区域33dA中的至少一方夹持。在该示例中，源极区域33sA及漏极区域33dA为包含第一导电型杂质(例如n型杂质)的第一导电型区域(例如n+型区域)。LDD区域32A为以高于通道区域31A且低于源极区域33sA以及漏极区域33dA的浓度包含第一导电型杂质(例如n型杂质)的第一导电型区域(例如n-型区域)。在本说明书中，将源极区域33sA以及漏极区域33dA统称作“高浓度杂质区域”或“n+型区域”，将LDD区域32A称作“低浓度杂质区域”或“n-型区域”。
栅极电极7A以隔着栅极绝缘层5与半导体层3A的至少通道区域31A重叠的方式配置。在该示例中，在从基板1的法线方向观察时，栅极电极7A与通道区域31A重叠，不与源极区域33sA、漏极区域33dA及LDD区域32A重叠。此外，在从基板1的法线方向观察时，栅极电极7A的端部与LDD区域32A的通道区域31A侧的端部匹配。
在栅极绝缘层5以及层间绝缘层11中设置有到达半导体层3A的源极区域33sA的源极接触孔13A、以及到达半导体层3A的漏极区域33dA的漏极接触孔14A。上述的接触孔13A、14A通过同时对栅极绝缘层5以及层间绝缘层11进行蚀刻来形成。因此，在源极接触孔13A以及漏极接触孔14A的侧壁上，栅极绝缘层5的侧面与层间绝缘层11的侧面匹配。
源极电极8A设置在层间绝缘层11上以及源极接触孔13A内，且在源极接触孔13A内与源极区域33sA相接。漏极电极9A设置在层间绝缘层11上以及漏极接触孔14A内，且在漏极接触孔14A内与漏极区域33dA相接。
在本实施方式中，源极区域33sA及漏极区域33dA通过经由接触孔13A、14A向半导体层3A注入第一导电型杂质来形成。在本说明书中，将经由接触孔的注入工序称作“接触掺杂工序”。因此，在半导体层3A的上表面，源极接触孔13A的缘部与半导体层3A的源极区域33sA匹配。同样地，漏极接触孔14A的缘部与半导体层3A的漏极区域33dA匹配。在此所说的“匹配”只要通过经由上述那样的接触孔的注入来形成即可，例如还包含通过活化退火使注入至半导体层3A的第一导电型杂质向周围扩散的情况。通过这样的结构，源极电极8A中的与半导体层3A相接的面(接触面)和源极区域33sA匹配，漏极电极9A中的与半导体层3A相接的面和漏极区域33dA匹配。
另一方面，图1的(b)所示的GOLD构造TFT200具有：形成在基板1上的半导体层3B、覆盖半导体层3B的栅极绝缘层5、形成在栅极绝缘层5上的栅极电极7B、覆盖栅极电极7B及半导体层3B的层间绝缘层11、以及与半导体层3B电连接的源极电极8B及漏极电极9B。半导体层3B具有通道区域31B、源极区域33sB、漏极区域33dB、以及LDD区域32B。LDD区域32B位于通道区域31B与源极区域33sB以及漏极区域33dB中的至少一方之间。LDD区域32B以高于通道区域31B且低于源极区域33sB以及漏极区域33dB(以下，称作“高浓度杂质区域”)的浓度包含第一导电型杂质。
GOLD构造TFT200在栅极电极7B以不仅隔着栅极绝缘层5与半导体层3B的通道区域31B重叠，还与LDD区域32B的一部分重叠的方式配置这一点上不同于LDD构造TFT100。LDD区域32B包含：不与栅极电极7B重叠的部分，即从基板1的法线方向观察时，位于源极区域33sB及漏极区域33dB与栅极电极7B之间的部分(“LDD部分)32(1)；和与栅极电极7B重叠的部分(以下，“GOLD部分”)32(2)。GOLD部分32(2)也被称作GOLD区域或NM区域。LDD部分32(1)以及GOLD部分32(2)既可以相同的浓度包含杂质元素，也可以不同的浓度包含杂质元素。如后述那样，LDD部分32(1)也可以高于GOLD部分32(2)的浓度包含第一导电型杂质。
其它的构造与图1的(a)所示的LDD构造TFT100相同，因此省略说明。
在GOLD构造TFT200中，也与LDD构造TFT100同样地，源极区域33sB及漏极区域33dB分别经由源极接触孔13B以及漏极接触孔14B向半导体层3B注入第一导电型杂质来形成(接触掺杂工序)。因此，在半导体层3B的上表面，接触孔13B、14B的缘部分别与半导体层3B的源极区域33sB及漏极区域33dB的缘部匹配。
本实施方式的半导体装置也可以具备LDD构造TFT100以及GOLD构造TFT200这两方。例如，也可以在同一基板1上具有作为像素用TFT而使多个LDD构造TFT100、作为驱动电路用TFT而使用多个GOLD构造TFT200。在这种情况下，半导体层3A、3B能够由相同的半导体膜形成，栅极电极7A、7B能够由相同的导电膜形成。栅极绝缘层5以及层间绝缘层11也可以在各TFT100、200中共用。此外，也可以通过共用的接触掺杂工序形成TFT100、200的源极区域33sA、33sB以及漏极区域33dA、33dB。由此，能够削减半导体装置的制造工艺中所使用的光掩膜的张数。
另外，在本实施方式的半导体装置中，只要具有LDD区域的TFT中的至少一个高浓度杂质区域通过接触掺杂工序来形成，并接触孔内以与该高浓度杂质区域相接的方式配置电极(源极或漏极电极)即可。因此，也可以只有源极及漏极区域中的任意一方通过接触掺杂工序来形成。
在本说明书中，“LDD区域”是指，其杂质浓度例如为1×1018atoms/cm3以上，且低于源极·漏极区域的杂质浓度的区域。因此，半导体层中的、不包含以极低浓度(小于1×1018atoms/cm3)包含杂质的区域。例如还存在有注入至LDD区域的杂质的一部分扩散至处于栅极电极之下的通道区域的情况，但是，考虑到了杂质扩散的部分的杂质浓度极低，因此，这样的部分不包含在“LDD区域”内。
接下来，依次对本实施方式中的LDD构造TFT100、GOLD构造TFT200的制造方法的一个例子进行说明。
图3的(a)～图3的(d)为表示对LDD构造TFT100进行制造的方法的一个例子的示意性的剖面工序图。
首先，如图3的(a)所示，在基板1上，用公知的方法依次形成半导体层(例如多晶硅层)3A、栅极绝缘层5及栅极电极7A。
接下来，如图3(b)所示，将栅极电极7A作为掩膜，向半导体层3A以低浓度注入第一导电型(在此为n型)的杂质离子，从而在半导体层3A上形成低浓度注入区域30A。未注入杂质离子的区域成为通道区域31A。其后，以第一温度进行活化退火，使注入至低浓度注入区域30A的杂质离子活化，并且，恢复低浓度注入区域30A的结晶性。
接着，如图3的(c)所示，在以覆盖半导体层3A的方式形成层间绝缘层11之后，层间绝缘层11上形成具有开口部的抗蚀剂掩膜41。接下来，使用抗蚀剂掩膜41，在栅极绝缘层5以及层间绝缘层11中形成源极接触孔13A、漏极接触孔14A。
接着，如图3的(d)所示，经由源极接触孔13A及漏极接触孔14A向低浓度注入区域30A的一部分以高浓度注入第一导电型的杂质离子。由此，在半导体层3A中形成源极区域33sA及漏极区域33dA。低浓度注入区域30A中的、未以高浓度注入杂质离子的区域成为LDD区域32A。其后，剥离抗蚀剂掩膜41。另外，抗蚀剂掩膜41的剥离也可以在杂质离子的注入之前进行。
接下来，以第二温度进行活化退火，使注入至源极区域33sA及漏极区域33dA的杂质离子活化。第二温度例如被设定为低于第一温度的温度。如此，获得LDD构造TFT100。
图4的(a)～图4的(d)为表示对具有GOLD构造的TFT200进行制造的方法的一个例子的示意性的剖面工序图。
首先，如图4的(a)所示，在基板1上，用公知的方法，形成半导体层3B以及栅极绝缘层5。接下来，在栅极绝缘层5上形成抗蚀剂掩膜42，并使用抗蚀剂掩膜42，向半导体层3B以低浓度注入第一导电型(在此为n型)的杂质离子，从而在半导体层3B上形成低浓度注入区域30B。未注入杂质离子的区域成为通道区域31B。
在剥离抗蚀剂掩膜42之后，如图4的(b)所示，在栅极绝缘层5上，以与低浓度注入区域30B的一部分以及通道区域31B重叠的方式形成栅极电极7B。其后，以第一温度进行活化退火，使注入至低浓度注入区域30B的杂质离子活化。另外，也可以在栅极电极7B的形成前进行活化退火。
接着，如图4的(c)所示，一边参照图3的(c)一边用与所述的方法同样的方法，形成层间绝缘层11，并进行栅极绝缘层5及层间绝缘层11的图案化而获得源极接触孔13B及漏极接触孔14B。
接着，如图4的(d)所示，一边参照图3的(d)一边用与所述的方法同样的方法，向低浓度注入区域30B的一部分以高浓度注入第一导电型的杂质离子，从而获得源极区域33sB及漏极区域33dB。低浓度注入区域30B中的、未以高浓度注入杂质离子的区域成为LDD区域32B。接下来，以低于第一温度的第二温度进行活化退火，而获得GOLD构造TFT200。
根据本实施方式，在制造LDD构造TFT100时，将栅极电极7A作为掩膜来形成作为LDD区域32A的低浓度注入区域(N-区域)，将形成有接触孔13A、14A的绝缘层作为掩膜来形成作为源极区域或漏极区域的高浓度注入区域(N+区域)。此外，在制造GOLD构造TFT200的情况下，也将形成有接触孔13B、14B的绝缘层作为掩膜来形成高浓度注入区域(N+区域)。因此，能够与以往相比削减1张光掩膜的使用张数。
在上述方法中，在进行接触掺杂之前进行对低浓度注入区域的活化退火，在接触掺杂后进行对高浓度注入区域的活化退火。另外，活化退火也可以在接触掺杂后只进行一次。但是，如上述方法那样，优选在进行接触掺杂之前也进行活化退火。其理由如以下所述。
通常，在注入有杂质离子的区域内，为了恢复离子注入时所产生的结晶的损伤，使所注入的离子活化而进行退火(活化退火)。然而，当在接触掺杂后以高温进行活化退火时，在栅极绝缘层与半导体层的界面处终端的氢从接触孔脱离，而存在有使TFT特性变差的可能性。对此，在上述方法中，在形成作为LDD区域32A、32B的低浓度注入区域(N-区域)之后，在进行接触掺杂工序之前，以第一温度进行活化退火，从而暂时恢复低浓度注入区域30A、30B的结晶。第一温度例如也可以是500℃以上且700℃以下。接下来，在接触掺杂后，以第二温度进行高浓度注入区域(N+区域)的活化退火。第二温度能够被设定为低于第一温度。第二温度例如也可以为200℃以上且小于300℃。如此，通过在接触掺杂前后进行活化退火，从而能够确保TFT特性且更可靠地进行低浓度杂质区域及高浓度杂质区域的结晶性的恢复。
进行接触掺杂时的加速能量也可以低于形成低浓度注入区域30A、30B时的加速能量，例如5keV以上且30keV以下。由此，在接触掺杂后的活化退火中，能够更有效地抑制终端氢的脱离。
另外，TFT100、200的导电型并不限定于n型，也可以是p型。在该情况下，作为注入至半导体层3A、3B的第一导电型杂质使用硼等p型杂质。
另外，在日本特开2007-141992号公报中记载了经由设置于栅极绝缘层的接触孔向半导体层注入杂质离子，从而形成源极·漏极区域的方法。在该方法中，在源极·漏极区域的形成后，进行层间绝缘层的形成以及图案化。根据该方法，需要单独对栅极绝缘层以及层间绝缘层进行图案化，从而无法减少光掩膜的张数。此外，在栅极绝缘层较薄的情况下，存在有无法将栅极绝缘层用作掺杂掩膜的情况。对此，在本实施方式中，对作为栅极绝缘层的栅极绝缘层5以及层间绝缘层11一起进行蚀刻，因此，能够减少光掩膜的张数。此外，作为蚀刻掩膜，使用栅极绝缘层5及层间绝缘层11，因此，无论栅极绝缘层5的厚度如何都能够应用。如上所述，当在接触掺杂之前后，分两次进行活化退火时，更加有利。
(第二实施方式)
以下，一边参照附图一边对本发明的第二实施方式的半导体装置进行说明。
本实施方式的半导体装置在同一基板上具备LDD构造TFT及GOLD构造TFT。上述的TFT使用同一半导体膜并以共用的工序来形成。LDD构造TFT能够作为像素用TFT而形成在显示区域，GOLD构造TFT能够作为驱动电路用TFT而形成在边框区域。
图5的(a)为例示了本实施方式的半导体装置中的LDD构造TFT101以及GOLD构造TFT201的剖视图，图5的(b)以及图5的(c)分别为例示了LDD构造TFT101以及GOLD构造TFT201的半导体层3A、3B的俯视图。
在LDD构造TFT101中，LDD区域32A包含：分别与源极区域33sA及漏极区域33dA相接的第三LDD区域(也称作“高浓度LDD区域”)36、以及位于第三LDD区域36与通道区域31A之间的第四LDD区域(也称作“低浓度LDD区域”)37。第三LDD区域36以高于第四LDD区域37的浓度包含第一导电型的杂质。在该示例中，第四LDD区域37与通道区域31A相接。在图示的示例中，在从基板1的法线方向观察时，源极区域33sA及漏极区域33dA分别配置在第三LDD区域36的内部。其它的结构与图1所示的LDD构造TFT100相同，因此省略说明。
此外，在GOLD构造TFT201中，LDD区域32B包含：分别与源极区域33sB及漏极区域33dB相接的第一LDD区域(也称作“高浓度LDD区域”)34、以及位于第一LDD区域34与通道区域31B之间的第二LDD区域(也称作“低浓度LDD区域”)35。第二LDD区域35被栅极电极7B重叠。在从基板1的法线方向观察时，源极区域33sB及漏极区域33dB分别配置在第一LDD区域34的内部。其它的结构与图1所示的GOLD构造TFT200相同，因此省略说明。
接下来，对本实施方式的半导体装置的制造方法的一个例子进行说明。
图6的(a)～图6的(e)为表示对本实施方式的半导体装置进行制造的方法的示意性的工序剖视图。为了简化，在此，示出分别形成一个LDD构造TFT101及GOLD构造TFT201的方法，但是典型上各TFT形成有多个。
首先，如图6的(a)所示，在欲形成基板1的LDD构造TFT的区域形成岛状的半导体层3A，在欲形成GOLD构造TFT的区域形成岛状的半导体层3B。接着，形成覆盖上述的半导体层3A、3B的栅极绝缘层5。
基板1只要是具有绝缘性的表面的基板即可，除了石英基板、玻璃基板以外，也可以使用表面被绝缘层覆盖的Si基板、金属基板。
半导体层3A、3B使用晶质硅膜来形成。具体而言，首先，使用等离子CVD法或溅射法等公知的方法，来堆积具有非晶质构造的半导体膜(在此为非晶质硅膜)。非晶质半导体膜的厚度为20nm以上且70nm以下，优选为40nm以上且60nm以下。其后，通过使非晶质半导体膜结晶化而形成结晶质半导体膜(在此为多晶硅膜)，并使其图案化，从而获得半导体层3A、3B。非晶质半导体膜的结晶化能够通过激光结晶化来进行。或者，也可以在向非晶质半导体膜添加了催化剂元素之后，通过进行退火处理来使其结晶化。
栅极绝缘层5例如使用CVD法来形成。在此，形成厚度例如为50nm以上且200nm以下的氧化硅(SiO2)层。
接下来，通过公知的光刻法，形成覆盖半导体层3A的一部分的抗蚀剂掩膜45、和覆盖作为半导体层3B的通道区域的部分的抗蚀剂掩膜47。抗蚀剂掩膜45使半导体层3A中的、形成有高浓度杂质区域的区域露出，且以覆盖形成有通道区域及LDD区域的区域的方式配置。
其后，使用抗蚀剂掩膜45、47向半导体层3A、3B以低浓度注入n型的杂质离子，从而获得低浓度注入区域50A、50B(第一离子注入工序)。在此，作为杂质离子而注入磷离子。注入时的加速电压例如为60kV，剂量为1×1013/cm2。半导体层3B中的未注入杂质离子的区域为通道区域31B。
接着，去除抗蚀剂掩膜45、47，如图6的(b)所示，在半导体层3A、3B上分别形成栅极电极7A、7B。栅极电极7A配置在低浓度注入区域50A中的、作为通道区域的部分上。栅极电极7B以覆盖半导体层3B的低浓度注入区域50B的一部分以及通道区域31B的方式配置。
栅极电极7A、7B例如在通过溅射法而在栅极绝缘层5上形成钨(W)膜(厚度：例如400nm)之后，能够通过对W膜进行蚀刻来进行。栅极电极7A、7B的材料并不特别限定。例如也可以是由TaN膜及W膜构成的层压膜。
接着，如图6的(c)所示，将栅极电极7A、7B作为掩膜，向半导体层3A、3B以低浓度注入n型的杂质离子(第二离子注入工序)。在此，作为杂质离子而注入磷离子。注入时的加速电压例如为50kV，剂量为1×1013/cm2。由此，半导体层3A中的、被栅极电极7A覆盖且未注入杂质的部分成为通道区域31A。此外，通过第一及第二离子注入工序这两方注入杂质离子的部分成为第三LDD区域36。未通过第一离子注入工序注入杂质离子而通过第二离子注入工序注入杂质离子的部分成为第四LDD区域37。第三LDD区域36以高于第四LDD区域37的浓度包含第一导电型杂质。
其后，进行活化退火(第一活化退火)。退火温度并不特别限定，但是例如也可以是500℃以上且700℃以下。
接着，如图6的(d)所示，以覆盖半导体层3A、3B、栅极电极7A、7B及栅极绝缘层5的方式形成层间绝缘层11。层间绝缘层11例如既可以是厚度为300nm以上且900nm以下的SiO2膜，或者例如也可以是由SiN膜及SiO2膜构成的层压膜。其后，也可以根据需要，进行使半导体层3A、3B氢化的热处理(氢化退火)，例如在1气压的氮环境气氛或者氢混合环境气氛中进行350℃～550℃的退火。
接下来，如图6的(e)所示，在层间绝缘层11上，形成具有开口部的抗蚀剂掩膜49，并使用抗蚀剂掩膜49进行层间绝缘层11的图案化。由此，在层间绝缘层11中形成到达半导体层3A的第三LDD区域36的一部分的源极接触孔13A、漏极接触孔14A，形成到达半导体层3B的第一LDD区域34的一部分的源极接触孔13B、漏极接触孔14B。
接下来，经由上述的接触孔13A、14A、13B、14B向半导体层3A、3B注入杂质离子(接触掺杂工序)。由此，在半导体层3A的第三LDD区域36形成源极以及漏极区域33sA、33dA。此外，在半导体层3B的第一LDD区域34形成源极及漏极区域33sB、33dB。其后，去除抗蚀剂掩膜49。另外，也可以在去除抗蚀剂掩膜49之后，进行接触掺杂。
对接触掺杂工序中的离子注入条件进行说明。在此，作为杂质离子而注入磷离子。优选为注入时的加速电压被设定为低于第一及第二离子注入工序的加速电压，例如被设定为小于20kV。此外，为了对已经进行了两次离子注入之后的区域进行离子注入，本工序中的剂量被设定为低于以往的形成高浓度注入区域时的剂量的值。此外，也可以设定为低于第一及第二离子注入工序中的剂量。优选为，剂量被设定为1013/cm2以上且1014/cm2以下。如此，在接触掺杂工序中，能够以低于第一及第二离子注入工序的能量进行离子注入，因此，能够减小注入时的结晶的损伤。因此，即使较低得设定注入后进行的活化退火的温度，也能够充分地恢复结晶性。
其后，进行第二活化退火，恢复源极及漏极区域33sA、33dA、33sB、33dB的结晶性，从而使所注入的离子活化。其后，虽未图示，但是，在接触孔13A、13B、14A、14B中分别形成源极电极及漏极电极。如此，制造LDD构造TFT101及GOLD构造TFT201。
第二活化退火也可以低于上述的第一活化退火的温度进行，例如也可以设定为小于300℃。由此，能够减少从接触孔13A、14A、13B、14B的氢的脱离，因此，能够抑制TFT特性的下降。
在上述方法中，利用接触掺杂形成TFT101、201的高浓度注入区域，因此，无需用光刻工艺形成用于形成高浓度注入区域的掺杂掩膜。因此，与以往相比能够减少光掩膜的使用张数。
在本实施方式中，LDD构造TFT101的第四LDD区域37的杂质浓度以及注入分布，是根据第二离子注入工序的注入条件来确定。GOLD构造TFT201的第二LDD区域35的杂质浓度以及注入分布，是根据第一离子注入工序的注入条件来确定。第一及第三LDD区域34，36为通过第一及第二离子注入工序这两方注入杂质离子的区域。因此，第一及第三LDD区域34、36的杂质浓度以及注入分布实质上相同。此外，作为高浓度杂质区域的源极及漏极区域33sA、33dA、33sB、33dB的杂质浓度以及注入分布实质上相同。
因此，当将第一～第四LDD区域34、35、36、37的杂质浓度分别设为c1、c2、c3、c4，将高浓度杂质区域的杂质浓度设为c5时，下式(1)～(3)所示的关系成立。
c2<c1<c5 (1)
c4<c3<c5 (2)
c1＝c3 (3)
在上述中，对制造具有杂质浓度不同的两个LDD区域的LDD构造TFT101及GOLD构造TFT201的方法进行说明，但是，替代此，也可以对图1所示的LDD构造TFT100、GOLD构造200进行制造。
在此，为了进行比较，对未进行接触掺杂而制造成的参考例的半导体装置进行说明。参考例的半导体装置在同一基板上具有LDD构造TFT1000及GOLD构造TFT2000。
图10的(a)为例示了LDD构造TFT1000及GOLD构造TFT2000的剖视图。图10的(b)及图10的(c)分别为LDD构造TFT1000及GOLD构造TFT2000的半导体层3D、3E的上表面图。在图10中，为了简化，对与图1～图5相同的构成要素标注相同的参照符号。
图7的(a)为具备LDD构造TFT1000及GOLD构造TFT2000的参考例的半导体装置的工艺流程，图7的(b)为具备LDD构造TFT101及GOLD构造TFT201的本实施方式的半导体装置的工艺流程。另外，图7的(a)及图7的(b)分别与仅制造GOLD构造TFT2000、及GOLD构造TFT201时的工艺流程相同。
在参考例的半导体装置中，为了分别制作各TFT1000、2000的高浓度注入区域(源极区域33sA、33sB以及漏极区域33dA、33dB)、和LDD构造TFT1000的LDD区域32A，而使用用于形成高浓度注入区域的掩膜(N+光刻)。在形成高浓度注入区域之后，设置使它们的一部分露出的接触孔13A、13B、14A、14B，并在其内部形成源极及漏极电极8A、8B、9A、9B。因此，在从基板1的法线方向观察时，在半导体层上表面，源极区域33sA、33sB及漏极区域33dA、33dB的缘部不与接触孔13A、13B、14A、14B的缘部匹配。对此，在本实施方式中，通过接触掺杂来形成源极区域33sA、33sB及漏极区域33dA、33dB，因此，无需N+区域形成用掩膜。因此，与参考例的半导体装置相比能够削减光掩膜的张数。如此，根据本实施方式，不会增加光掩膜的使用张数，而能够在同一基板上形成LDD构造TFT和GOLD构造TFT，因此是有利的。
从图7可知，根据本实施方式，能够削减一次参考例的工艺流程中所必须的光刻工序，即能够削减1张光掩膜。如果能够减少1张光掩膜，则能够省略由光刻法进行的抗蚀图案的形成(包含抗蚀剂涂布、预烘焙(pre-baking)、曝光、显影、后烘焙(post-baking)等)、抗蚀图案的剥离、洗净以及干燥工序，因此，能够大幅减少制造工序数以及制造成本。
(第三实施方式)
以下，一边参照附图一边对本发明的第三实施方式的半导体装置进行说明。本实施方式的半导体装置在同一基板上具备具有LDD构造的第一导电型的TFT、具有GOLD构造的第一导电型的TFT、以及第二导电型的TFT。此外，在本实施方式中，在LDD构造及GOLD构造TFT的通道区域进行用于调整阈值电压的掺杂(通道掺杂)。
以下，对第一导电型为n型，第二导电型为p型的情况进行说明，但是，第一导电型也可以是p型，第二导电型也可以是n型。LDD构造TFT作为像素用TFT而形成在显示区域，GOLD构造TFT以及p型TFT作为驱动电路用TFT而形成在边框区域。p型TFT例如具有单一漏极构造。
本实施方式的半导体装置在同一基板上具备n型的LDD构造TFT102、n型的GOLD构造TFT202以及p型TFT302。
LDD构造TFT102以及GOLD构造TFT202的构造除了向通道区域31A、31B注入杂质这一点以外，分别在参照图5的同时与所述的LDD构造TFT101以及GOLD构造TFT201相同。此外，上述的TFT102、202的LDD区域以及高浓度杂质区域的配置、杂质浓度、注入分布等也与所述的实施方式相同，因此，在此省略说明。
图8的(a)为p型TFT302的剖视图，图8的(b)为p型TFT302的半导体层3C的俯视图。p型TFT302例如具有单一漏极构造。p型TFT302具有：形成在基板1上的半导体层3C、覆盖半导体层3C的栅极绝缘层5、形成在栅极绝缘层5上的栅极电极7C、覆盖栅极电极7C及半导体层3C的层间绝缘层11、以及源极电极8C及漏极电极9C。
半导体层3C具有通道区域31C、源极区域38s、漏极区域38d、源极接触区39s以及漏极接触区39d。源极区域38s被源极接触区39s和通道区域31C夹持。同样地，漏极区域38d被漏极接触区39d和通道区域31C夹持。在该示例中，源极区域38s、漏极区域38d、源极接触区39s以及漏极接触区39d均为以高浓度包含第二导电型杂质(例如p型杂质)的第二导电型区域(例如p+型区域)。
源极电极8C在形成于栅极绝缘层5及层间绝缘层11的源极接触孔内与半导体层3C的源极接触区39s相接。漏极电极9C在形成于栅极绝缘层5及层间绝缘层11的漏极接触孔内与半导体层3C的漏极接触区39d相接。在半导体层3C的上表面，源极接触孔的缘部与源极接触区39s的缘部匹配。同样地，漏极接触孔的缘部与漏极接触区39d的缘部匹配。
在该示例中，源极接触区39s以及漏极接触区39d通过接触掺杂来形成。源极接触区39s及漏极接触区39d的第二导电型的杂质浓度与源极区域38s及漏极区域38d的第二导电型(例如p型)的杂质浓度相同。此外，与源极区域38s及漏极区域38d的第一导电型的杂质浓度相比，源极接触区39s及漏极接触区39d的第一导电型(例如n型)的杂质浓度也仅高了以接触掺杂注入的量。
接下来，对本实施方式的半导体装置的制造方法的一个例子进行说明。
图9的(a)～图9的(f)为表示对本实施方式的半导体装置进行制造的方法的示意性的工序剖视图。为了简化，在此，示出了分别形成一个LDD构造TFT102、GOLD构造TFT202以及p型TFT302的方法，但是，典型上各TFT形成有多个。
首先，如图9(a)所示，在欲形成基板1的LDD构造TFT的区域形成岛状的半导体层3A，在欲形成GOLD构造TFT的区域形成岛状的半导体层3B，在欲形成p型TFT的区域形成岛状的半导体层3C。接着，形成覆盖上述的半导体层3A、3B、3C的栅极绝缘层5。这些的形成方法为在参照图6的(a)的同时与前述的方法相同的方法。
接下来，通过公知的光刻法形成覆盖半导体层3A的一部分的抗蚀剂掩膜45、覆盖作为半导体层3B的通道区域的部分的抗蚀剂掩膜47、以及覆盖作为半导体层3C的通道区域的部分的抗蚀剂掩膜48。抗蚀剂掩膜45使半导体层3A中的、形成有高浓度杂质区域的区域露出，且以覆盖形成通道区域及LDD区域的区域的方式配置。在此，作为抗蚀剂掩膜48使用半色调掩膜等多灰度掩膜。
其后，使用抗蚀剂掩膜45、47、48，向半导体层3A、3B、3C以低浓度注入n型的杂质离子，从而获得低浓度注入区域50A、50B、50C(第一离子注入工序)。在此，作为杂质离子而注入磷离子。注入时的加速电压例如为60kV，剂量为1×1013/cm2。
接着，如图9的(b)所示，去除抗蚀剂掩膜45、47，并且，对抗蚀剂掩膜48进行灰化处理(半灰化)，从而减少抗蚀剂掩膜48的高度。其后，将高度减少的抗蚀剂掩膜48作为掩膜，向半导体层3A、3B、3C注入p型杂质。p型杂质向半导体层3A、3B中的作为通道区域的部分注入(通道掺杂)。在此，例如，以加速电压：30kV，剂量：1×1012/cm2的条件注入硼离子。
接下来，如图9的(c)所示，在半导体层3A、3B、3C上分别形成栅极电极7A、7B、7C。栅极电极7C配置在半导体层3C的低浓度注入区域50C中的、作为通道区域的部分上。栅极电极7A、7B、7C的形成方法、以及栅极电极7A、7B的配置也可以在参照图6的(b)的同时与所述的工序相同。
接着，将栅极电极7A、7B、7C作为掩膜，向半导体层3A、3B、3C以低浓度注入n型的杂质离子(第二离子注入工序)。注入条件也可以与图6的(c)所示的第二离子注入工序的条件相同。由此，在参照图6的(c)的同时如上所述，在半导体层3A上形成有第三及第四LDD区域36、37，在半导体层3B形成有第一及第二LDD区域34、35。
接着，如图9的(d)所示，设置覆盖LDD构造形成区域及GOLD构造形成区域且使p型TFT形成区域露出的抗蚀剂掩膜44，在未被半导体层3C的栅极电极7C覆盖的部分以超过栅极绝缘层5的方式以高浓度注入p型的杂质离子。由此，在半导体层3C上形成源极区域38s及漏极区域38d。注入条件并不特别限定，但是，例如以加速电压：50kV以上且90kV以下，剂量：5×1014/cm2以上且5×1015/cm2以下的条件注入硼离子。
在去除抗蚀剂掩膜44之后，进行活化退火(第一活化退火)。由此，使通过第一离子注入工序、通道掺杂以及p型杂质掺杂而注入至半导体层3A、3B、3C的离子活化，且恢复半导体层3A、3B、3C的结晶性。退火温度并不特别限定，但是，例如也可以是500℃以上且700℃以下。
接着，如图9的(e)所示，以覆盖半导体层3A、3B、3C、栅极电极7A、7B、7C及栅极绝缘层5的方式形成层间绝缘层11。其后，也可以根据需要，进行氢化。层间绝缘层11的形成以及氢化退火的方法也可以在参照图3的(d)的同时与前述的方法相同。
接下来，如图9的(f)所示，在层间绝缘层11上形成具有开口部的抗蚀剂掩膜49，并使用抗蚀剂掩膜49来进行层间绝缘层11的图案化。由此，在层间绝缘层11上形成到达半导体层3A的第三LDD区域36的一部分的源极接触孔13A、漏极接触孔14A、到达半导体层3B的第一LDD区域34的一部分的源极接触孔13B、漏极接触孔14B、分别到达半导体层3C的源极区域38s以及漏极区域38d的源极接触孔13C以及漏极接触孔14C。
接下来，经由上述的接触孔13A、13B、13C、14A、14B、14C，向半导体层3A、3B、3C注入杂质离子(接触掺杂工序)。离子注入条件也可以与图3的(e)所示的接触掺杂工序的条件相同。由此，在半导体层3A、3B上形成源极区域33sA、33sB、漏极区域33dA、33dB。此时，在作为p型TFT的半导体层3C中也注入有n型杂质离子，从而获得源极接触区39s、漏极接触区39d。其后，去除抗蚀剂掩膜49。另外，在本接触掺杂工序中，在图9的(d)所示的工序中向以高浓度注入有p型杂质的源极以及漏极区域38s、38d以低剂量注入n型杂质。因此，注入有n型杂质的区域(源极接触区39s、漏极接触区39d)不会被n型化。另外，也可以在去除抗蚀剂掩膜49之后，进行接触掺杂。
其后，进行第二活化退火，恢复半导体层3A、3B的源极·漏极区域以及半导体层3C的接触区39s、39d的结晶性，使所注入的离子活化。接下来，虽未图示，但是，在各TFT上形成源极电极及漏极电极。如此，制造了具备TFT102、202、302的半导体装置。第二活化退火的温度也可以低于上述的第一活化退火的温度进行，例如也可以被设定为小于300℃。
在上述方法中，利用接触掺杂来形成TFT102、202的高浓度注入区域。此外，利用半色调掩膜来进行通道掺杂。因此，无需用光刻工艺形成用于形成高浓度注入区域的掺杂掩膜、以及通道掺杂用的掩膜。因此，能够与以往相比减少两张光掩膜的使用张数。
在专利文献1、日本特开2001-85695号公报等中公开了使用半色调掩膜来削减光掩膜张数的方法。然而，在上述的方法中，需要通过蚀刻来控制抗蚀图案的线宽。对此，在上述方法中，为了掺杂的均匀而应用半色调掩膜，从而无需进行线宽的控制。因此，不会使精密宽度控制性下降，而能够削减光掩膜张数。
另外，本实施方式的方法并不限定于上述方法。也可以不使用用于通道掺杂的半色调掩膜。或者，也可以不进行通道掺杂。
产业上的可利用性
本发明能够广泛用于具有氧化物半导体TFT以及氧化物半导体TFT的各种半导体装置。例如还能够应用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置、MEMS显示装置等显示装置、图像传感器装置等撮像装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。
附图标记的说明
1：基板
3A、3B、3C：半导体层
5：栅极绝缘层
7A、7B、7C：栅极电极
8A、8B、8C：源极电极
9A、9B、9C：漏极电极
11：层间绝缘层
13A、13B、13C：源极接触孔
14A、14B、14C：漏极接触孔
30A、30B：低浓度注入区域
31A、31B、31C：通道区域
32A、32B：LDD区域(低浓度杂质区域)
33sA、33sB、38s：源极区域(高浓度杂质区域)
33dA、33dB、38d：漏极区域(高浓度杂质区域)
34：第一LDD区域(高浓度LDD区域)
35：第二LDD区域(低浓度LDD区域、NM区域)
36：第三LDD区域(高浓度LDD区域)
37：第四LDD区域(低浓度LDD区域)
39s：源极接触区
39d：漏极接触区
41、42、44、45、47、49：抗蚀剂掩膜
50A、50B、50C：低浓度注入区域
200、201、202：GOLD构造TFT
100、101、102：LDD构造TFT

Claims (13)

1.一种半导体装置，其在基板上具备至少一个薄膜晶体管，其特征在于，所述至少一个薄膜晶体管具备：
半导体层，其具有通道区域、包含第一导电型的杂质的高浓度杂质区域、以及位于所述通道区域与所述高浓度杂质区域之间以低于所述高浓度杂质区域且高于所述通道区域的浓度包含所述第一导电型的杂质的低浓度杂质区域；
栅极绝缘层，其形成在所述半导体层之上；
栅极电极，其设置在所述栅极绝缘层之上，配置成至少与所述通道区域重叠；
层间绝缘层，其形成在所述栅极电极及所述栅极绝缘层上；以及
源极电极及漏极电极，其等与所述半导体层连接；
从所述基板的法线方向观察时，所述高浓度杂质区域位于所述低浓度杂质区域的内部；
在所述层间绝缘层及所述栅极绝缘层设置有到达所述半导体层的接触孔，所述源极电极及漏极电极中的至少一方形成在所述层间绝缘层上及所述接触孔内，并在所述接触孔内与所述高浓度杂质区域相接；
在所述接触孔的侧壁上，所述栅极绝缘层及所述层间绝缘层的侧面匹配；
在所述半导体层的上表面，所述接触孔的缘部与所述高浓度杂质区域的缘部匹配；
所述至少一个薄膜晶体管包含第一薄膜晶体管；
在所述第一薄膜晶体管中，从所述基板的法线方向观察时，所述低浓度杂质区域的整体未被所述栅极电极覆盖，所述通道区域侧的端部与所述栅极电极的端部匹配；
所述第一薄膜晶体管中的所述低浓度杂质区域包含与所述高浓度杂质区域相接的第一低浓度杂质区域、以及位于比所述第一低浓度杂质区域更靠所述通道区域侧的第二低浓度杂质区域，所述第一低浓度杂质区域以高于所述第二低浓度杂质区域的浓度包含所述第一导电型的杂质。
2.如权利要求1所述的半导体装置，其特征在于，
所述至少一个薄膜晶体管还包含第二薄膜晶体管；
在所述第二薄膜晶体管中，所述低浓度杂质区域的一部分隔着所述栅极绝缘层而被所述栅极电极覆盖。
3.如权利要求2所述的半导体装置，其特征在于，
在所述第二薄膜晶体管中，所述低浓度杂质区域包含隔着所述栅极绝缘层而未与所述栅极电极重叠的第三低浓度杂质区域、和与所述栅极电极重叠的第四低浓度杂质区域，所述第三低浓度杂质区域包含以高于所述第四低浓度杂质区域的浓度包含所述第一导电型的杂质。
4.如权利要求3所述的半导体装置，其特征在于，
所述第一薄膜晶体管的所述第一低浓度杂质区域与所述第二薄膜晶体管的所述第三低浓度杂质区域包含相同的杂质元素，所述第一及第三低浓度杂质区域的厚度方向上的所述第一导电型的杂质的浓度分布大致相等。
5.如权利要求1至4中任一项所述的半导体装置，其特征在于，
还包含具有与所述至少一个薄膜晶体管不同的导电型的其它的薄膜晶体管；
所述其它的薄膜晶体管具备：
其它的半导体层，其具有通道区域、接触区、及位于所述通道区域与所述接触区之间且包含第二导电型的杂质的其它的高浓度杂质区域，所述接触区以与所述其它的高浓度杂质区域相同的浓度包含所述第二导电型的杂质且以高于所述其它的高浓度杂质区域的浓度包含所述第一导电型的杂质；
所述栅极绝缘层，其延伸设置在所述其它的半导体层上；
其它的栅极电极，其设置在所述栅极绝缘层之上；
所述层间绝缘层，其延伸设置在所述其它的栅极电极及所述栅极绝缘层上；以及
其它的源极电极及其它的漏极电极，其等与所述其它的半导体层连接；
在所述层间绝缘层及所述栅极绝缘层，设置有到达所述其它的半导体层的其它的接触孔，所述其它的源极电极及其它的漏极电极中的至少一方形成在所述层间绝缘层上及所述其它的接触孔内，并在所述其它的接触孔内与所述接触区相接；
在所述其它的接触孔的侧壁上，所述栅极绝缘层及所述层间绝缘层的侧面匹配；
在所述其它的半导体层的上表面，所述其它的接触孔的缘部与所述接触区的缘部匹配。
6.一种半导体装置的制造方法，所述半导体装置在基板上具备包含第一薄膜晶体管的至少一个薄膜晶体管，其特征在于包含如下的工序：
(a1)在欲形成所述第一薄膜晶体管的形成区域中，在基板上形成成为所述第一薄膜晶体管的活性层的半导体层、以及覆盖所述半导体层的栅极绝缘层的工序；
(a2)向所述半导体层的一部分注入第一导电型的杂质的第一注入工序；
(a3)在所述半导体层之中，于所述第一注入工序未注入杂质的区域的一部分上形成栅极电极的工序；
(a4)第二注入工序，为将所述栅极电极作为掩膜而向所述半导体层注入第一导电型的杂质的工序，由此，所述半导体层之中，于所述第一及第二注入工序这两方注入了杂质的区域成为第一低浓度杂质区域，于所述第二注入工序注入杂质且于所述第一注入工序未注入杂质的区域成为第二低浓度杂质区域，
由此，所述半导体层包含通道区域、以及以高于所述通道区域的浓度包含第一导电型的杂质的低浓度杂质区域，所述低浓度杂质区域包含所述第一低浓度杂质区域、以及位于比所述第一低浓度杂质区域更靠所述通道区域侧的第二低浓度杂质区域，所述第一低浓度杂质区域以高于所述第二低浓度杂质区域的浓度包含所述第一导电型的杂质；
(b)在所述栅极绝缘层及所述栅极电极上形成层间绝缘层的工序；
(c)在所述层间绝缘层上形成掩膜，并使用所述掩膜同时对所述栅极绝缘层及所述层间绝缘层进行蚀刻，藉此在所述栅极绝缘层及所述层间绝缘层形成露出所述第一低浓度杂质区域的一部分的接触孔的工序；
(d)经由所述接触孔，向所述半导体层中的所述第一低浓度杂质区域的所述一部分注入第一导电型的杂质，藉此形成高浓度杂质区域的工序；以及
(e)在所述层间绝缘层上及所述接触孔内以与所述高浓度杂质区域相接的方式形成电极的工序；
在所述工序(d)之前，对所述低浓度杂质区域进行第一活化退火；
在所述工序(d)之后，对所述高浓度杂质区域以低于所述第一活化退火的温度进行第二活化退火。
7.如权利要求6所述的半导体装置的制造方法，其特征在于，
在所述工序(d)中，与所述第一注入工序相比以较低的剂量或较低的加速电压进行所述第一导电型的杂质的注入。
8.一种半导体装置的制造方法，所述半导体装置在基板上具备至少第一薄膜晶体管及第二薄膜晶体管，其特征在于，包含如下的工序：
(a)在基板上形成成为第一薄膜晶体管的活性层的第一半导体层、和成为第二薄膜晶体管的活性层的第二半导体层，并形成覆盖所述第一及第二半导体层的栅极绝缘层的工序；
(b)向所述第一半导体层的一部分及所述第二半导体层的一部分注入第一导电型的杂质的第一注入工序；
(c)在所述第二半导体层之中，于所述第一注入工序注入了杂质的区域的一部分以及成为通道区域的部分之上形成第二栅极电极，在所述第一半导体层之中，于所述第一注入工序未注入杂质的区域的一部分上形成第一栅极电极的工序；
(d)第二注入工序，为将所述第一及第二栅极电极作为掩膜而向所述第一及第二半导体层注入第一导电型的杂质的第二注入工序，由此，所述第二半导体层之中，于所述第一及第二注入工序这两方注入了杂质的区域成为第三低浓度杂质区域，于所述第一注入工序注入杂质且由于被所述第二栅极电极覆盖而于所述第二注入工序未注入杂质的区域成为第四低浓度杂质区域，所述第一半导体层之中，于所述第一及第二注入工序这两方注入了杂质的区域成为第一低浓度杂质区域，于所述第二注入工序注入杂质且于所述第一注入工序未注入杂质的区域成为第二低浓度杂质区域；
(e)在所述栅极绝缘层、所述第一栅极电极及第二栅极电极上形成层间绝缘层的工序；
(f)在所述层间绝缘层上形成掩膜，并使用所述掩膜同时对所述栅极绝缘层及所述层间绝缘层进行蚀刻，藉此在所述栅极绝缘层及所述层间绝缘层形成露出所述第一低浓度杂质区域的一部分的第一接触孔、和露出所述第三低浓度杂质区域的一部分的第二接触孔的工序；
(g)经由所述第一及第二接触孔而向所述第一及第三低浓度杂质区域的所述一部分注入第一导电型的杂质，藉此在所述第一半导体层形成第一高浓度杂质区域，在所述第二半导体层形成第二高浓度杂质区域的工序；以及
(h)在所述层间绝缘层上及所述第一接触孔内形成与所述第一高浓度杂质区域相接的第一电极，在所述层间绝缘层上及所述第二接触孔内形成与所述第二高浓度杂质区域相接的第二电极。
9.如权利要求8所述的半导体装置的制造方法，其特征在于，
在所述工序(g)之前，对所述第一、第二、第三及第四低浓度杂质区域进行第一活化退火；
在所述工序(g)之后，对所述第一及第二高浓度杂质区域进行第二活化退火。
10.如权利要求9所述的半导体装置的制造方法，其特征在于，
所述第二活化退火以低于所述第一活化退火的温度进行。
11.如权利要求8至10中任一项所述的半导体装置的制造方法，其特征在于，
在所述工序(g)中，以与所述第一及第二注入工序相比较低的剂量或较低的加速电压来进行所述第一导电型的杂质的注入。
12.如权利要求8至10中任一项所述的半导体装置的制造方法，其特征在于，
还具备与所述第一及第二薄膜晶体管导电型不同的第三薄膜晶体管；
所述工序(a)包含在所述基板上形成第三半导体层的工序，所述栅极绝缘层还延伸设置在所述第三半导体层上；
所述工序(c)包含在所述第三半导体层上形成第三栅极电极的工序；
在所述工序(c)之后，所述工序(e)之前，还包含将所述第三栅极电极作为掩膜而将第二导电型的杂质注入到所述第三半导体层，藉此在所述第三半导体层形成第三高浓度杂质区域的工序；
在所述工序(e)中所述层间绝缘层还延伸设置在所述第三栅极电极上；
所述工序(f)包含在所述栅极绝缘层及所述层间绝缘层形成露出所述第三高浓度杂质区域的一部分的第三接触孔的工序；
所述工序(g)包含经由所述第三接触孔而向所述第三高浓度杂质区域的所述一部分注入第一导电型的杂质，藉此在所述第三半导体层形成接触区的工序；
所述工序(h)包含在所述层间绝缘层上以及所述第三接触孔内形成与所述接触区相接的第三电极的工序。
13.如权利要求12所述的半导体装置的制造方法，其特征在于，
所述工序(b)的所述第一注入工序使用分别配置在所述第一、第二及第三半导体层上的第一、第二及第三掩膜来进行，所述第三掩膜为多灰度掩膜；
在所述第一注入工序之后，所述工序(c)之前，还包含：
去除所述第一及第二掩膜并且去除所述第三掩膜的一部分的工序；
使用所述第三掩膜的一部分，向包含成为所述第一及第二半导体层的通道区域的部分的区域注入杂质的工序。
CN201680024473.2A 2015-04-28 2016-04-19 半导体装置以及其制造方法 Active CN107533981B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-091063 2015-04-28
JP2015091063 2015-04-28
PCT/JP2016/062369 WO2016175086A1 (ja) 2015-04-28 2016-04-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN107533981A CN107533981A (zh) 2018-01-02
CN107533981B true CN107533981B (zh) 2020-12-15

Family

ID=57199157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680024473.2A Active CN107533981B (zh) 2015-04-28 2016-04-19 半导体装置以及其制造方法

Country Status (4)

Country Link
US (1) US10468533B2 (zh)
JP (1) JP6503459B2 (zh)
CN (1) CN107533981B (zh)
WO (1) WO2016175086A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428243B (zh) * 2016-01-11 2017-10-24 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板和显示装置
CN108198754B (zh) * 2017-12-04 2021-01-29 武汉华星光电半导体显示技术有限公司 一种多晶硅tft基板的制作方法及多晶硅tft基板
JP7071841B2 (ja) * 2018-02-28 2022-05-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN108899301A (zh) * 2018-06-20 2018-11-27 矽力杰半导体技术(杭州)有限公司 形成导电插塞的方法
CN109148366A (zh) * 2018-09-18 2019-01-04 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN109638067A (zh) * 2018-12-19 2019-04-16 武汉华星光电半导体显示技术有限公司 薄膜晶体管的制作方法以及薄膜晶体管
CN112103245B (zh) * 2020-09-22 2023-08-11 成都京东方显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
JP2022083170A (ja) * 2020-11-24 2022-06-03 株式会社ジャパンディスプレイ 表示装置及びその製造方法
WO2023243073A1 (ja) * 2022-06-17 2023-12-21 シャープディスプレイテクノロジー株式会社 半導体装置、半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549230A (zh) * 2003-05-07 2004-11-24 Pt普拉斯有限公司 用于lcd或oeld的具有多栅极结构的结晶硅tft板
CN1949543A (zh) * 2005-10-13 2007-04-18 三洋电机株式会社 薄膜晶体管及有机电致发光显示装置
CN101925988A (zh) * 2008-01-29 2010-12-22 夏普株式会社 半导体装置及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184372A (ja) 1989-12-13 1991-08-12 Olympus Optical Co Ltd 半導体装置の製造方法
JP3362467B2 (ja) 1993-08-12 2003-01-07 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP2796047B2 (ja) 1993-10-26 1998-09-10 松下電器産業株式会社 Ｃｍｏｓトランジスタの製造方法
JP3428143B2 (ja) 1994-06-03 2003-07-22 セイコーエプソン株式会社 不純物の活性化方法ならびに薄膜トランジスタの製造方法
JPH09232583A (ja) 1996-02-27 1997-09-05 Fujitsu Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタマトリクス装置
JP4536187B2 (ja) * 1998-11-17 2010-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6576926B1 (en) * 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4038309B2 (ja) 1999-09-10 2008-01-23 セイコーエプソン株式会社 半導体装置の製造方法、アクティブマトリクス基板の製造方法
JP4127466B2 (ja) * 2000-07-31 2008-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6613620B2 (en) 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002134756A (ja) 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6773944B2 (en) * 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6963083B2 (en) * 2003-06-30 2005-11-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having polycrystalline TFT and fabricating method thereof
JP2005333107A (ja) 2004-04-21 2005-12-02 Mitsubishi Electric Corp 半導体装置、画像表示装置および半導体装置の製造方法
KR101108369B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
JP2007103418A (ja) * 2005-09-30 2007-04-19 Seiko Epson Corp 半導体装置、半導体装置の製造方法、並びに電気光学装置
JP2007141992A (ja) 2005-11-16 2007-06-07 Hitachi Displays Ltd 表示装置とその製造方法
JP2011187500A (ja) * 2010-03-04 2011-09-22 Sharp Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549230A (zh) * 2003-05-07 2004-11-24 Pt普拉斯有限公司 用于lcd或oeld的具有多栅极结构的结晶硅tft板
CN1949543A (zh) * 2005-10-13 2007-04-18 三洋电机株式会社 薄膜晶体管及有机电致发光显示装置
CN101925988A (zh) * 2008-01-29 2010-12-22 夏普株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP6503459B2 (ja) 2019-04-17
JPWO2016175086A1 (ja) 2018-02-01
CN107533981A (zh) 2018-01-02
US10468533B2 (en) 2019-11-05
WO2016175086A1 (ja) 2016-11-03
US20180122955A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
CN107533981B (zh) 半导体装置以及其制造方法
JP4309362B2 (ja) 薄膜トランジスタの製造方法
KR100485531B1 (ko) 다결정 실리콘 박막트랜지스터와 그 제조방법
JP5209146B2 (ja) 半導体装置およびその製造方法
US10546885B2 (en) Thin film transistor and display substrate, fabrication method thereof, and display device
US9437627B2 (en) Thin film transistor and manufacturing method thereof
US7528410B2 (en) Semiconductor device and method for manufacturing the same
US8796122B2 (en) Method of fabricating display device having a pixel region and a circuit region over the same substrate
KR100623232B1 (ko) 평판표시장치 및 그의 제조방법
US9159773B2 (en) Thin film transistor and active matrix organic light emitting diode assembly
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
JP2004327979A (ja) 薄膜トランジスター及びこれを利用した表示装置
US9029209B2 (en) Method of manufacturing a thin film transistor substrate and thin film transistor substrate manufactured by the same
CN112838127A (zh) 薄膜晶体管、图像显示面板以及薄膜晶体管的制造方法
JP4467901B2 (ja) 薄膜トランジスタ装置の製造方法
JP4286741B2 (ja) 半導体装置の作製方法
US20040266075A1 (en) Method for fabricating a low temperature polysilicon thin film transistor
KR20030047185A (ko) 다결정 실리콘 박막트랜지스터의 제조 방법
JP4342191B2 (ja) 薄膜トランジスタを備えた装置及びその製造方法
US20040159949A1 (en) Semiconductor device and method of manufacturing the same
JP2009147153A (ja) 薄膜トランジスタ構造、表示装置及びその製造方法
JP2007173741A (ja) Ｐ型薄膜トランジスタ、ｎ型薄膜トランジスタ及び半導体装置
KR20040085129A (ko) 다결정 실리콘 박막트랜지스터의 제조 방법
JP2011109135A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant