JP2009147153A

JP2009147153A - 薄膜トランジスタ構造、表示装置及びその製造方法

Info

Publication number: JP2009147153A
Application number: JP2007323594A
Authority: JP
Inventors: Kazue Hotta; 和重堀田; Hiroshi Aichi; 広西相地
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2007-12-14
Filing date: 2007-12-14
Publication date: 2009-07-02

Abstract

【課題】抵抗制御が容易で、品質の良好な薄膜トランジスタ構造、表示装置及びその製造方法を提供する。
【解決手段】薄膜トランジスタ構造１０において、半導体層２２は、ｐ型不純物イオンのみドープされたチャネル領域３０を備えている。半導体層２２は、チャネル領域３０を間に挟むと共に、ソース領域３５及びドレイン領域３６として機能する一対の高濃度不純物領域３３を備えている。半導体層２２は、ソース領域３５とチャネル領域３０と、及び、ドレイン領域３６とチャネル領域３０と、の間にそれぞれ形成されてｎ型不純物イオンのみドープされた低濃度不純物領域（ＬＤＤ領域３１，３２）を備えている。ゲート電極２４は、チャネル領域３０及びＬＤＤ領域３１，３２をオーバーラップするように形成されている。
【選択図】図３

Description

本発明は、薄膜トランジスタ構造、表示装置及びその製造方法に関する。

多結晶シリコンを用いた通常の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）は、非晶質シリコンを用いたＴＦＴに比べてオフ電流（ゲートオフ時のドレイン電流）が高いため、画素電極に書き込まれた電荷を十分に保持することが困難である。このため、ゲート電極の真下領域の外側に低濃度不純物領域が形成されたＬＤＤ（Lightly Doped Drain）構造を用いて、多結晶シリコンＴＦＴのオフ電流を低減している。

しかしながら、通常のＬＤＤ構造では、ゲート電極に大きな電圧を印加してゆくにつれ、ソース領域側に位置する低濃度不純物領域の寄生抵抗により、電流駆動能力が低下してしまう。このため、通常のＬＤＤ構造を備えたＴＦＴは、入力信号の電圧が高くなると、信頼性が低下し、且つ、高速動作が困難になる。

これらのＴＦＴに対し、例えば、特許文献１に開示されているように、ＬＤＤがゲート電極によって覆われた、ゲートオーバーラップＬＤＤ構造を有するＴＦＴが研究・開発されている。このようなＴＦＴは、電流駆動能力の低下が無く、ホットキャリアによる特性劣化が少ないことから、高い信頼性を有している。
特開2002-134751号公報

特許文献１に開示されるような従来のゲートオーバーラップＬＤＤ構造１００を有するＴＦＴ基板１０１の製造工程を図６〜８に示す。

ＴＦＴ基板１０１の製造工程において、まず、図６に示すように、多結晶シリコンで構成された半導体層１０２、及び、半導体層１０２上に形成されたゲート絶縁膜１０３を備えた絶縁性基板１０４を準備する。次に、この絶縁性基板１０４の半導体層１０２の全体にｐ型不純物イオン１０５をドープする。

続いて、図７に示すように、ゲート絶縁膜１０３上の所定領域にレジスト１０６を設けた後、ｎ型不純物イオン１０７をドープして、半導体層１０２のレジスト１０６直下にチャネル領域１０８を、また、半導体層１０２の残りの部分にｎ型不純物イオン１０７がドープされた低濃度不純物領域１０９をそれぞれ形成する。

次に、図８に示すように、ゲート絶縁膜１０３上において、チャネル領域１０８と、低濃度不純物領域１０９のチャネル領域１０８に隣接する所定部分と、のみを覆うようにゲート電極１１０を形成する。続いて、ゲート絶縁膜１０３側から半導体層１０２にｎ型不純物イオン１０７をドープして、チャネル領域１０８と低濃度不純物領域１０９とを間に挟むと共に、ソース領域１１１及びドレイン領域１１２として機能する一対の高濃度不純物領域１１３を形成する。

このとき、半導体層１０２において、チャネル領域１０８の両側に形成されて、ゲート絶縁膜１０３にオーバーラップされる低濃度不純物領域１０９（ゲートオーバーラップＬＤＤ領域１１４，１１５）は、ｎ型不純物イオン１０７の他に、チャネル領域１０８を形成する際にドープされたｐ型不純物イオン１０５も含んでいる。このため、ゲートオーバーラップＬＤＤ領域１１４，１１５の抵抗制御が困難である。したがって、ゲートオーバーラップＬＤＤ領域１１４，１１５の抵抗を大きくすると、抵抗バラツキも大きくなってしまい、ＴＦＴの品質が低下するという問題がある。

また、ＴＦＴの特性を向上させるために、従来、ＣＧＳ膜(Continuous Grain Silicon膜)が半導体層に用いられているが、近年、ＣＧＳ膜中にニッケル（Ｎｉ）などの触媒金属元素を添加せずに作製するＡ−ＣＧＳ膜が研究・開発されている。このＡ−ＣＧＳ膜は、従来のＣＧＳ膜に比べて、ゲートオーバーラップＬＤＤ領域により高い抵抗が加わる。このため、抵抗バラツキもその分、従来よりも大きくなってしまう。

本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、抵抗制御が容易で、品質の良好な薄膜トランジスタ構造、表示装置及びその製造方法を提供することである。

本発明に係る薄膜トランジスタ構造は、絶縁性基板と、絶縁性基板上に形成された半導体層と、半導体層上に形成された絶縁層と、絶縁層上に形成されたゲート電極と、を備えている。半導体層は、ｐ型不純物イオンのみドープされたチャネル領域を備えている。半導体層は、チャネル領域を間に挟むと共に、ソース領域及びドレイン領域として機能する一対の高濃度不純物領域を備えている。半導体層は、ソース領域とチャネル領域と、及び、ドレイン領域とチャネル領域と、の間にそれぞれ形成されてｎ型不純物イオンのみドープされた低濃度不純物領域を備えている。ゲート電極は、チャネル領域及び低濃度不純物領域をオーバーラップするように形成されている。

本発明に係る表示装置は、上述の薄膜トランジスタ構造を備えている。

本発明に係る表示装置の製造方法は、半導体層と、半導体層上に形成された絶縁層と、を備えた絶縁性基板を準備する第１ステップと、絶縁層側から半導体層にｐ型不純物イオンをドープして、半導体層の所定部分にｐ型不純物イオンのみドープされたチャネル領域を形成する第２ステップと、絶縁層上においてチャネル領域のみを覆うようにマスクを形成する第３ステップと、絶縁層側から半導体層にｎ型不純物イオンをドープして、チャネル領域を挟むように半導体層にｎ型不純物イオンのみドープされた低濃度不純物領域を形成する第４ステップと、マスクを除去し、絶縁層上において、チャネル領域と、低濃度不純物領域のチャネル領域に隣接する所定部分と、のみを覆うようにゲート電極を形成する第５ステップと、絶縁層側から半導体層にｎ型不純物イオンをドープして、チャネル領域と低濃度不純物領域とを間に挟むと共に、ソース領域及びドレイン領域として機能する一対の高濃度不純物領域を形成する第６ステップと、を備えている。

上述の本発明に係る薄膜トランジスタ構造、表示装置及びその製造方法によれば、ＴＦＴのゲートオーバーラップＬＤＤ領域にはチャネル領域にドープされているｐ型不純物イオンが含まれていない。このため、ゲートオーバーラップＬＤＤ領域は、ｎ型不純物イオンのみドープされた低濃度不純物領域を構成している。したがって、ゲートオーバーラップＬＤＤ領域の抵抗制御が容易であり、当該領域の抵抗を大きくしても、抵抗バラツキを良好に抑制することができ、ＴＦＴの品質が良好となる。

また、本発明に係る薄膜トランジスタ構造は、ｎ型不純物イオンが、燐（Ｐ）イオン、砒素（Ａｓ）イオン、アンチモン（Ｓｂ）イオン又はビスマス（Ｂｉ）イオンであってもよい。

さらに、本発明に係る薄膜トランジスタ構造は、ｐ型不純物イオンが、ホウ素（Ｂ）イオン、アルミニウム（Ａｌ）イオン、ガリウム（Ｇａ）イオン又はインジウム（Ｉｎ）イオンであってもよい。

以上説明したように、本発明によれば、抵抗制御が容易で、品質の良好な薄膜トランジスタ構造、表示装置及びその製造方法を提供することができる。

以下、本発明の実施形態に係る薄膜トランジスタ構造及びそれを備えた表示装置を図面に基づいて詳細に説明する。また、薄膜トランジスタ構造として、ｎチャネル型薄膜トランジスタ構造を用いて説明する。さらに、表示装置として液晶表示装置を用いて説明する。尚、本発明は、以下の実施形態に限定されるものではない。

（実施形態）
図１〜３は、本実施形態にかかるｎチャネル型薄膜トランジスタ構造１０を備えたＴＦＴ基板２０の製造工程における各段階の、ＴＦＴ基板２０の断面図を示す。

ＴＦＴ基板２０は、図３に示すように、基板２１と、基板２１上に形成された半導体層２２と、半導体層２２上に形成されたゲート絶縁膜２３と、ゲート絶縁膜２３上に形成されたゲート電極２４と、を備えている。

基板２１は、ガラスまたはプラスチック等の絶縁性部材で形成されている。基板２１として、導体や半導体の表面に絶縁膜が堆積されたものを用いてもよい。

基板２１上には、分離された複数の島状（アイランド状）の半導体層２２が形成されている。半導体層２２は、チャネル領域３０、ｎ型の高濃度不純物領域３３、及び、ｎ型の低濃度不純物領域（ＬＤＤ領域３１，３２）を備えている。チャネル領域３０はｐ型不純物イオンのみドープされている。高濃度不純物領域３３は、チャネル領域３０を間に挟み、ソース領域３５及びドレイン領域３６として機能する一対の領域で構成されている。ＬＤＤ領域３１，３２は、ｎ型不純物イオンのみドープされている。ＬＤＤ領域３１は、ソース領域３５とチャネル領域３０との間に形成されている。ＬＤＤ領域３２は、ドレイン領域３６とチャネル領域３０との間に形成されている。

ゲート絶縁膜２３は、例えばＳｉＯ_２又はＳｉＮ等の絶縁性部材で形成されている。

ゲート電極２４は、ゲート絶縁膜２３上に形成されており、チャネル領域３０の導電状態を制御する。ゲート電極２４は、アルミニウム、タンタル、チタン、シリコン、またはこれらの合金等で形成されている。ゲート電極２４は、半導体層２２のチャネル領域３０及びＬＤＤ領域３１，３２をオーバーラップするように形成されている。これにより、いわゆる「ゲートオーバーラップＬＤＤ構造」が形成されている。

ゲートオーバーラップＬＤＤ構造において、各ＬＤＤ領域３１，３２、チャネル領域３０及びそれらにより規定されるゲート電極２４の長さは特に限定されない。一例としては、チャネル領域３０の長さ方向に沿って、それぞれ各ＬＤＤ領域３１，３２の長さがそれぞれ０．５〜３．０μｍ、チャネル領域３０の長さが３．０〜６．０μｍであり、ゲート電極２４の長さが、２×（ＬＤＤ領域３１又は３２の長さ）＋（チャネル領域３０の長さ）の数式により、４．０〜１２．０μｍに形成されていてもよい。

次に、本発明の実施形態に係るｎチャネル型薄膜トランジスタ構造１０を備えたＴＦＴ基板２０の製造方法を、図１〜３に基づいて詳細に説明する。

まず、ガラスなどの絶縁性の基板２１上にＣＶＤ（化学的気相成長）装置などを用いて、例えば、厚さが１０〜５００ｎｍ程度の非晶質シリコン膜を堆積させる。そして、５５０〜６００℃程度の温度で基板２１全体をアニールするか、またはレーザーを非晶質シリコン膜に照射することにより、非晶質シリコン膜を結晶化させて多結晶シリコン膜を得る。

次に、フォトリソグラフィ技術により、半導体層２２の位置と形状を規定するフォトレジストパータンを多結晶シリコン膜上に形成した後、ドライエッチングなどのエッチング技術を用いて多結晶シリコン膜を任意の形状（例えばアイランド状）にパターニングする。これにより、半導体層２２を形成する。

続いて、ＣＶＤ装置などを用い、基板２１の上面全体を覆うようにして、例えば、厚さが７０〜１５０ｎｍ程度のＳｉＯ_２膜を堆積し、ゲート絶縁膜２３を形成する。

次に、図１に示すように、半導体層２２におけるチャネル領域３０以外の部分を覆うように、ゲート絶縁膜２３上にフォトレジスト４０を形成する。このフォトレジスト４０は、次の不純物ドープ工程で不純物注入阻止層として機能する。

次に、フォトレジスト４０をマスクとして、低ドーズ量のホウ素（Ｂ）イオン５０（ｐ型不純物イオン）を半導体層２２にドープする。不純物のドープ方法としては、例えばドーズ量１×１０^１３〜５×１０^１４ｃｍ^−２程度のホウ素（Ｂ）イオン５０を電界加速して半導体層２２に注入する。不純物のドープ法としては、この他にレーザードープ法やプラズマドープ法などの方法を用いてもよい。また、ｐ型不純物イオンは、ホウ素（Ｂ）イオン５０に限らず、アルミニウム（Ａｌ）イオン、ガリウム（Ｇａ）イオン又はインジウム（Ｉｎ）イオン等であってもよい。

これにより、半導体層２２のチャネル領域３０のみにｐ型不純物イオンであるホウ素（Ｂ）イオン５０がドープされてｐ型の低濃度不純物領域が形成される。

次に、フォトレジスト４０をアッシングなどによって除去した後、図２に示すように、半導体層２２におけるチャネル領域３０を覆うように、ゲート絶縁膜２３上にフォトレジスト４１を形成する。このフォトレジスト４１は、次の不純物ドープ工程で不純物注入阻止層として機能する。

次に、フォトレジスト４１をマスクとして、低ドーズ量の燐（Ｐ）イオン５１（ｎ型不純物イオン）を半導体層２２にドープする。不純物のドープ方法としては、例えばドーズ量１×１０^１３〜５×１０^１４ｃｍ^−２程度の燐（Ｐ）イオン５１を電界加速して半導体層２２に注入する。不純物のドープ法としては、この他にレーザードープ法やプラズマドープ法などの方法を用いてもよい。また、ｎ型不純物イオンは、燐（Ｐ）イオン５１に限らず、砒素（Ａｓ）イオン、アンチモン（Ｓｂ）イオン又はビスマス（Ｂｉ）イオン等であってもよい。

これにより、半導体層２２のチャネル領域３０を挟むようにｎ型不純物イオンである燐（Ｐ）イオン５１がドープされたｎ型の低濃度不純物領域３４が形成される。

次に、フォトレジスト４１をアッシングなどによって除去した後、図３に示すように、ゲート絶縁膜２３上にゲート電極２４を形成する。ゲート電極２４は、例えば、アルミニウムを用いてスパッタリング法等で厚さが４００〜７００ｎｍ程度となるように導電膜を形成した後、フォトリソグラフィおよびエッチング技術により、この導電膜をパターニングすることによって形成する。導電膜は、ゲート絶縁膜２３上において、半導体層２２のチャネル領域３０と、ｎ型の低濃度不純物領域３４のチャネル領域３０に隣接する部分と、のみを覆うようにパターニングする。このとき、ゲート電極２４が覆うｎ型の低濃度不純物領域３４のチャネル領域３０に隣接する部分が、後の工程によって形成されるＬＤＤ領域３１，３２となる。

次に、ゲート電極２４を形成したゲート絶縁膜２３側から、半導体層２２に高ドーズ量の燐（Ｐ）イオン５１（ｎ型不純物イオン）を半導体層２２にドープする。このとき、ゲート電極２４がマスクとして機能し、燐（Ｐ）イオン５１は半導体層２２のゲート電極２４に覆われていない部分にドープされる。これにより、半導体層２２に、チャネル領域３０とｎ型の低濃度不純物領域（ＬＤＤ領域３１，３２）とを間に挟むと共に、ソース領域３５及びドレイン領域３６として機能する一対のｎ型の高濃度不純物領域３３が形成される。

続いて、上述の工程により作製したｎチャネル型薄膜トランジスタ構造１０を備えたＴＦＴ基板２０を、液晶層６２を介してカラーフィルタ基板６１と貼り合わせ、さらにバックライト６３等を設けることにより、図５に示すような液晶表示装置６０を作製する。

なお、上記実施形態では、表示装置として、ＬＣＤ（liquid crystal display；液晶表示ディスプレイ）に係るものを例示したが、本発明は、ＰＤ（plasma display；プラズマディスプレイ）、ＰＡＬＣ（plasma addressed liquid crystal display；プラズマアドレス液晶ディスプレイ）、有機ＥＬ（organic electroluminescence ）、無機ＥＬ（inorganic electroluminescence ）、ＦＥＤ（field emission display；電界放出ディスプレイ）、又は、ＳＥＤ（surface-conduction electron-emitter display；表面電界ディスプレイ）などの表示装置にも適用することができる。

（作用効果）
次に、作用効果について説明する。

本実施形態に係る薄膜トランジスタ構造１０の半導体層２２は、ホウ素（Ｂ）イオン５０のみドープされたチャネル領域３０を備えている。半導体層２２は、チャネル領域３０を間に挟むと共に、ソース領域３５及びドレイン領域３６として機能する一対の高濃度不純物領域３３を備えている。半導体層２２は、ソース領域３５とチャネル領域３０と、及び、ドレイン領域３６とチャネル領域３０と、の間にそれぞれ形成されて燐（Ｐ）イオン５１のみドープされたＬＤＤ領域３１，３２を備えている。ゲート電極２４は、チャネル領域３０及びＬＤＤ領域３１，３２をオーバーラップするように形成されている。

本実施形態に係る液晶表示装置６０の製造方法は、半導体層２２と、半導体層２２上に形成されたゲート絶縁膜２３と、を備えた基板２１を準備する第１ステップと、ゲート絶縁膜２３側から半導体層２２にホウ素（Ｂ）イオン５０をドープして、半導体層２２の所定部分にホウ素（Ｂ）イオン５０のみドープされたチャネル領域３０を形成する第２ステップと、ゲート絶縁膜２３上においてチャネル領域３０のみを覆うようにマスクを形成する第３ステップと、ゲート絶縁膜２３側から半導体層２２に燐（Ｐ）イオン５１をドープして、チャネル領域３０を挟むように半導体層２２に燐（Ｐ）イオン５１のみドープされたｎ型の低濃度不純物領域３４を形成する第４ステップと、マスクを除去し、ゲート絶縁膜２３上において、チャネル領域３０と、ｎ型の低濃度不純物領域３４のチャネル領域３０に隣接する所定部分（後のＬＤＤ領域３１，３２に対応）と、のみを覆うようにゲート電極２４を形成する第５ステップと、ゲート絶縁膜２３側から半導体層２２に燐（Ｐ）イオン５１をドープして、チャネル領域３０とＬＤＤ領域３１，３２とを間に挟むと共に、ソース領域３５及びドレイン領域３６として機能する一対の高濃度不純物領域３３を形成する第６ステップと、を備えている。

上述の本発明に係る薄膜トランジスタ構造１０及び表示装置の製造方法によれば、ＴＦＴのＬＤＤ領域３１，３２にはチャネル領域３０にドープされているホウ素（Ｂ）イオン５０が含まれていない。このため、ＬＤＤ領域３１，３２は、燐（Ｐ）イオン５１のみドープされたｎ型の低濃度不純物領域を構成している。したがって、ＬＤＤ領域３１，３２の抵抗を、図４に示すような劣化率−ＬＤＤ領域抵抗曲線の信頼性保証範囲内に制御することが容易である。このため、ＬＤＤ領域３１，３２の抵抗を大きくしても、抵抗バラツキを良好に抑制することができ、ＴＦＴの品質が良好となる。

以上説明したように、本発明は、薄膜トランジスタ構造、表示装置及びその製造方法について有用である。

低ドーズ量のｐ型不純物イオンドープ工程におけるＴＦＴ基板の断面図である。低ドーズ量のｎ型不純物イオンドープ工程におけるＴＦＴ基板の断面図である。ｎチャネル型薄膜トランジスタ構造を備えたＴＦＴ基板の断面図である。ＴＦＴの劣化率−ＬＤＤ領域抵抗曲線を示すグラフである。液晶表示装置の断面図である。従来の低ドーズ量のｐ型不純物イオンドープ工程におけるＴＦＴ基板の断面図である。従来の低ドーズ量のｎ型不純物イオンドープ工程におけるＴＦＴ基板の断面図である。従来のｎチャネル型薄膜トランジスタ構造を備えたＴＦＴ基板の断面図である。

符号の説明

１０薄膜トランジスタ構造
２０ＴＦＴ基板
２１基板
２２半導体層
２３ゲート絶縁膜
２４ゲート電極
３０チャネル領域
３１ＬＤＤ領域
３１，３２ＬＤＤ領域
３３高濃度不純物領域
３４低濃度不純物領域
３５ソース領域
３６ドレイン領域
４０，４１フォトレジスト
５０ホウ素（Ｂ）イオン
５１燐（Ｐ）イオン
６０液晶表示装置

Claims

絶縁性基板と、該絶縁性基板上に形成された半導体層と、該半導体層上に形成された絶縁層と、該絶縁層上に形成されたゲート電極と、を備え、
上記半導体層は、
ｐ型不純物イオンのみドープされたチャネル領域と、
上記チャネル領域を間に挟むと共に、ソース領域及びドレイン領域として機能する一対の高濃度不純物領域と、
上記ソース領域と上記チャネル領域と、及び、上記ドレイン領域と該チャネル領域と、の間にそれぞれ形成されてｎ型不純物イオンのみドープされた低濃度不純物領域と、
を備え、
上記ゲート電極は、上記チャネル領域及び上記低濃度不純物領域をオーバーラップするように形成された薄膜トランジスタ構造。
上記ｎ型不純物イオンは、燐（Ｐ）イオン、砒素（Ａｓ）イオン、アンチモン（Ｓｂ）イオン又はビスマス（Ｂｉ）イオンである請求項１に記載の薄膜トランジスタ構造。
上記ｐ型不純物イオンは、ホウ素（Ｂ）イオン、アルミニウム（Ａｌ）イオン、ガリウム（Ｇａ）イオン又はインジウム（Ｉｎ）イオンである請求項１に記載の薄膜トランジスタ構造。
請求項１から３のいずれかに記載の薄膜トランジスタ構造を備えた表示装置。
半導体層と、該半導体層上に形成された絶縁層と、を備えた絶縁性基板を準備する第１ステップと、
上記絶縁層側から上記半導体層にｐ型不純物イオンをドープして、該半導体層の所定部分にｐ型不純物イオンのみドープされたチャネル領域を形成する第２ステップと、
上記絶縁層上において上記チャネル領域のみを覆うようにマスクを形成する第３ステップと、
上記絶縁層側から上記半導体層にｎ型不純物イオンをドープして、上記チャネル領域を挟むように該半導体層にｎ型不純物イオンのみドープされた低濃度不純物領域を形成する第４ステップと、
上記マスクを除去し、上記絶縁層上において、上記チャネル領域と、上記低濃度不純物領域の該チャネル領域に隣接する所定部分と、のみを覆うようにゲート電極を形成する第５ステップと、
上記絶縁層側から上記半導体層にｎ型不純物イオンをドープして、上記チャネル領域と上記低濃度不純物領域とを間に挟むと共に、ソース領域及びドレイン領域として機能する一対の高濃度不純物領域を形成する第６ステップと、
を備えた表示装置の製造方法。