JP4233500B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体装置、その製造方法、薄膜トランジスタアレイ基板及び液晶表示装置に関する。より詳しくは、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有するｎチャネル薄膜トランジスタとｐチャネル薄膜トランジスタとを備えた半導体装置、その製造方法、薄膜トランジスタアレイ基板及び液晶表示装置に関するものである。

薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、「ＴＦＴ」ともいう）は、アクティブマトリクス型液晶表示装置（以下、液晶ディスプレイともいう）における画素のスイッチング素子やドライバ回路、あるいは密着型イメージセンサ（Ｃｏｎｔａｃｔ Ｉｍａｇｅ Ｓｅｎｓｏｒ；ＣＩＳ）、更にはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｉｅｓ）等の大規模集積回路（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ；ＬＳＩ）に応用されている。

従来のＴＦＴとしては、ソース・ドレイン端をゲート端から数μｍ（この長さをオフセット長という）だけ離し、半導体層内にオフセット領域を形成した構造、いわゆるオフセットゲート構造を有するものが広く知られている（例えば、特許文献１、２参照。）。このようなオフセットゲート構造のＴＦＴは、オフ電流の低減に効果的であるが、オフセットゲート構造のＴＦＴは、オフセット長の値が最適値から少しずれただけで、オン電流が大きく低下したり、オフ電流低減の効果が著しく損なわれたりする等、構造上の余裕度が小さく、チャネル長が短いＴＦＴの開発には適していない。
一方で、液晶ディスプレイの駆動回路を構成するＴＦＴに関しては、充分に大きなオン電流が要求され、近年では、チャネル長が２μｍ以下のＴＦＴの開発が行われている。

このような場合には、ＴＦＴの構造としては、半導体層内のオフセット領域に低濃度不純物を添加（イオンドープ）した構造、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造が採用されることが多い（例えば、特許文献３〜５参照）。このようなＬＤＤ構造を用いることで、チャネル長を短くしても、高い信頼性を得ることができる。
ここで、ＬＤＤ構造のＴＦＴを２μｍ以下のチャネル長で大面積の基板上に形成する場合には、低濃度不純物を添加した領域（ＬＤＤ領域）をセルフアライメント（自己整合）で形成することが重要となってくる。

図２（ａ）〜（ｇ）を参照して、従来のＬＤＤ構造のＴＦＴをセルフアライメントで形成する方法について、以下に説明する。
まず、基板１上に、絶縁膜２、半導体層３、ゲート絶縁膜４、ゲート電極６を形成した後、Ｎチャネル（Ｎｃｈ）低濃度不純物領域８及びＰチャネル（Ｐｃｈ）低濃度不純物領域１３を形成するために、Ｎｃｈ低濃度不純物領域８にはリンイオン７を、Ｐｃｈ低濃度不純物領域１３にはボロンイオン１２をそれぞれイオン注入する（図２（ａ）、（ｂ））。その後、第一の層間絶縁膜１５を形成した後（図２（ｃ））、第一の層間絶縁膜１５とゲート絶縁膜４とを異方性でエッチングすることにより、ゲート電極６の側面にサイドウォールスペーサー１６を形成する（図２（ｄ））。次に、ゲート電極６及びサイドウォールスペーサー１６をマスクとして、Ｎｃｈ高濃度不純物領域２４及びＰｃｈ高濃度不純物領域２６を形成するために、Ｎｃｈ高濃度不純物領域２４にはリンイオン２８を、Ｐｃｈ高濃度不純物領域２６にはボロンイオン１９をそれぞれイオン注入することで、サイドウォールスペーサー１６の下の半導体層３に、セルフアライメントでＮｃｈＬＤＤ領域２５及びＰｃｈＬＤＤ領域２７をそれぞれ形成する（図２（ｅ）、（ｆ））。次に、熱処理を施して、ＮｃｈＬＤＤ領域２５、ＰｃｈＬＤＤ領域２７、Ｎｃｈ高濃度不純物領域２４及びＰｃｈ高濃度不純物領域２６に注入された不純物イオン７、１２、２８、１９の活性化や半導体層３全体の結晶性の回復を行った後、第二の層間絶縁膜２１、コンタクトホール、ソース・ドレイン配線２２を形成し、最後に第三の絶縁膜２３を形成する（図２（ｇ））。

このような従来の方法を用いて作製したＬＤＤ構造のＴＦＴは、高濃度不純物領域２４、２６を形成する際に、半導体層３に不純物イオン２８、１９が直接注入されるため、半導体層３が多大な損傷を受け、結晶性が低下してしまう。その後、高濃度不純物領域２４、２６に注入された不純物イオン２８、１９等の活性化と半導体層３の結晶性を回復させるために、熱処理を施すが、損傷を受けた半導体層３の結晶性の回復は非常に難しく、高濃度不純物領域２４、２６の結晶性が充分に回復しないために抵抗が非常に高くなり、ＴＦＴの性能が著しく低下してしまうという点において改善の余地があった。また、従来の方法を用いて、NｃｈＴＦＴ及びＰｃｈＴＦＴを同一基板上にそれぞれ形成する場合、Ｎｃｈ高濃度不純物領域２４及びＰｃｈ高濃度不純物領域２６をそれぞれ形成する必要があったため、製造工程が複雑であり、コストアップとなっていたという点において改善の余地があった。更に、従来のＬＤＤ構造のＴＦＴの構成では、高濃度不純物領域２４、２６が半導体層３内に形成されるため、高濃度不純物領域２４、２６の抵抗を下げるために半導体層３の膜厚を厚くすると、チャネル部９、１４の膜厚も厚くなってしまい、チャネル部９、１４の電界効果移動度が低下して、ＴＦＴの性能が低下してしまっていた。すなわち、高濃度不純物領域２４、２６の厚膜化とチャネル部９、１４の薄膜化とを同時に実現し、ＴＦＴの性能を効果的に向上させることができなかったという点において改善の余地があった。
特開平６−１３４０４号公報（第２、７頁、第１図） 特開平６−１４０４２４号公報（第２、６頁、第１図） 特開平４−３２３８７５号公報（第２、４、７頁、第３図） 特開２００３−２７３１２５号公報（第２頁） 特開２００２−１２４６７７号公報（第１、２頁）

本発明は、上記現状に鑑みてなされたものであり、オン電流が高く、サブスレッショルド係数が小さく、薄膜トランジスタ（ＴＦＴ）の電気特性の経年劣化が小さい性能を有するとともに、簡便かつ安価に製造することができる半導体装置、その製造方法、薄膜トランジスタアレイ基板及び液晶表示装置を提供することを目的とするものである。

本発明者らは、導電型が異なるＬＤＤ構造の薄膜トランジスタ（ＴＦＴ）を含んで構成される半導体装置について種々検討したところ、ＴＦＴのソース及びドレイン領域に形成される高濃度不純物領域の構成及びその形成方法に着目した。そして、高濃度不純物領域を半導体層内に形成された低濃度不純物領域（ＬＤＤ領域）上に、半導体層とは独立した高濃度不純物層として形成し、少なくとも一部の高濃度不純物層に全ての高濃度不純物層に含まれる不純物とは異なる他の不純物を含有させることにより、（１）イオン注入による高濃度不純物層の結晶性の低下を低減することができること、（２）半導体層の薄膜化によるチャネル部の電界効果移動度の向上と、高濃度不純物層の厚膜化によるソース及びドレイン領域の低抵抗化とを同時に達成し、ＴＦＴの性能を向上させることができること、（３）高濃度不純物層を、予め導電型が決定された材料を用いて形成することにより、Nｃｈ及びＰｃｈＴＦＴを同一基板上に形成する際に、イオン注入前のレジストのパターニング工程を１工程削減することができることを見出し、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

すなわち、本発明は、導電型が異なる薄膜トランジスタを含んで構成される半導体装置であって、上記薄膜トランジスタは、不純物の濃度が異なる半導体領域を有し、低濃度不純物領域をその一部として含む半導体層、ゲート絶縁膜及びゲート電極をこの順に基板上に備えるとともに、ゲート電極の側面に形成されたサイドウォールスペーサー、及び、低濃度不純物領域上に同じ導電型の高濃度不純物層を備えたものであり、上記低濃度不純物領域は、半導体層のゲート電極の下以外の領域に形成されたものであり、上記高濃度不純物層は、少なくとも一部が全ての高濃度不純物層に含まれる不純物とは異なる他の不純物を含有するものである半導体装置である。
以下に本発明を詳述する。

本発明の半導体装置は、導電型が異なる薄膜トランジスタ（ＴＦＴ）を含んで構成されるものである。なお、本明細書において、半導体装置とは、ＴＦＴ等の半導体素子を備えてなる装置であれば特に限定されるものではない。導電型が異なるＴＦＴを含む構成としては、電子の移動により駆動するＮチャネル（Ｎｃｈ）ＴＦＴ（導電型：ｎ型）と、ホール（正孔）の移動により駆動するＰチャネル（Ｐｃｈ）ＴＦＴ（導電型：ｐ型）とで構成されたＣＭＯＳ（相補型回路）を有する構成等が好適である。また、本発明においては、導電型が異なるＴＦＴは、互いに電気的に接続されていてもよく、接続されていなくてもよい。

上記薄膜トランジスタは、不純物の濃度が異なる半導体領域を有し、低濃度不純物領域をその一部として含む半導体層、ゲート絶縁膜及びゲート電極をこの順に基板上に備えるとともに、ゲート電極の側面に形成されたサイドウォールスペーサー、及び、低濃度不純物領域上に同じ導電型の高濃度不純物層を備えたものである。
上記不純物の濃度が異なる半導体領域とは、半導体層の一部を構成し、半導体中に不純物が相対的に低濃度で注入されてなる低濃度不純物領域、及び、半導体中に不純物が相対的に高濃度で注入されてなる高濃度不純物層を含むものである。本発明の半導体装置の好ましい形態としては、低濃度不純物領域がｎ⁻、高濃度不純物層がｎ^＋のＮｃｈＴＦＴと、低濃度不純物領域がｐ⁻、高濃度不純物層がｐ^＋のＰｃｈＴＦＴとが形成された形態等が挙げられる。

本発明においては、同一の薄膜トランジスタに、同じ導電型の低濃度不純物領域と高濃度不純物層との組み合わせが配置されることになる。このようにソース・ドレイン電極となる高濃度不純物層を半導体層と独立して形成することにより、イオン注入工程数を減らして、高濃度不純物層（高濃度不純物領域）の結晶性の低下を抑制することができる。また、イオン注入が行われた高濃度不純物層においても、下層に結晶性が低下していない半導体層（低濃度不純物領域）が存在することから、熱処理等の工程において結晶性が回復しやすくなる。その結果、低抵抗なソース・ドレイン電極を形成することが可能となり、高性能なＴＦＴを備えた半導体装置を提供することができる。また、チャネル領域を含む半導体層と高濃度不純物層とがそれぞれ独立した層として存在することにより、チャネル領域及び高濃度不純物層の膜厚を独立して任意に制御することができる。従って、抵抗を下げるために高濃度不純物層の膜厚を厚くしたり、チャネル領域の電界効果移動度を高めるために半導体層の膜厚を薄くしたりすることにより、高性能かつ高信頼性の半導体装置を提供することができる。
また、本発明においては、不純物の濃度が異なる半導体領域を有するＬＤＤ構造が用いられることから、チャネル長を短くした場合であっても、高信頼性を得ることができ、集積性を向上することができる。

上記半導体層は、低濃度不純物領域をその一部として含むものであり、低濃度不純物領域とチャネル領域とからなることが好ましい。チャネル領域は、不純物濃度（不純物イオンのドープ量）が半導体領域のうち、最も低い領域であることが好ましい。チャネル領域の電界効果移動度は、３０ｃｍ^２／Ｖ・ｓｅｃ以上であることが好ましい。チャネル領域の寸法は特に限定されないが、幅（いわゆるチャネル長）は、３μｍ以下であることが好ましい。半導体層の材質としては、非晶質シリコン、微結晶シリコン、多結晶シリコン等が好ましく、更にゲルマニウム、ニッケル、リン、ホウ素、ヒ素等を含有していてもよい。また、半導体層は、基板上に島状に形成されることが好ましく、上に配置されるゲート絶縁膜よりも大きな幅で形成されることが好ましい。半導体層の寸法は特に限定されるものではない。

上記ゲート絶縁膜は、半導体層とゲート電極との間に配置される。ゲート絶縁膜の寸法は特に限定されるものではない。ゲート絶縁膜の好ましい形態としては、ゲート電極及びサイドウォールスペーサーの下に存在する形態が挙げられ、中でも、ゲート電極及びサイドウォールスペーサーの下にのみ存在する形態がより好ましい。このような形態の半導体装置によれば、ゲート絶縁膜は、サイドウォールスペーサーを形成する工程にて同時にパターニング形成することができるので、容易に形成することができる。このようなゲート絶縁膜は、垂直方向に強い異方性のある反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ；以下、ＲＩＥともいう）法等により、絶縁膜を異方性エッチングすることで形成することができる。
上記ゲート電極は、ゲート絶縁膜上に配置される。ゲート電極の寸法は特に限定されるものではない。
上記サイドウォールスペーサーは、ゲート電極の側面に配置される。これにより、ゲート電極及びサイドウォールスペーサーをマスクとして、高濃度不純物層をセルフアライメントにて容易に形成することが可能となる。サイドウォールスペーサーの材質としては、二酸化珪素（ＳｉＯ_２）膜等が挙げられる。サイドウォールスペーサーの寸法は特に限定されないが、通常では、幅は、ゲートの電極の端からゲート絶縁膜の端までの距離と等しくされ、厚さは、ゲート電極の厚さと等しくされる。

上記低濃度不純物領域（ＬＤＤ領域）は、半導体層のゲート電極の下以外の領域に形成されたものである。これにより、ゲート電極をマスクとして、低濃度不純物領域をセルフアライメントにて容易に形成することができ、このとき同時にチャネル領域も形成することができる。なお、本明細書において、不純物とは、半導体内において、キャリア（正孔又は電子）を作り出すイオン（原子）のことである。低濃度不純物領域に含有させる不純物としては、例えば、ＮｃｈＴＦＴであれば、リンイオン（原子）等が挙げられ、ＰｃｈＴＦＴであれば、ボロンイオン（原子）等が挙げられる。低濃度不純物領域の不純物濃度は、不純物の種類によって異なるが、低濃度不純物層の抵抗率で、２５℃で１０ｋΩ／□以上、１０ＭΩ／□以下であることが好ましい。このような低濃度不純物領域は、ＬＤＤ構造の一部を構成するものであることが好ましい。
低濃度不純物領域の好ましい形態としては、半導体層のゲート電極の下の領域に形成されたチャネル領域を挟むように左右対称に形成された形態が挙げられる。

上記高濃度不純物層は、少なくとも一部が全ての高濃度不純物層に含まれる不純物とは異なる他の不純物を含有するものである。高濃度不純物層を予め導電型が決定された材料を用いて形成することにより、高濃度不純物層へのイオン注入前のレジストのパターニング工程を１工程削減することができるため、従来公知の製造工程よりも簡便かつ安価に製造することができる半導体装置を提供することができる。高濃度不純物層の材質としては、シリコンゲルマニウム（ＳｉＧｅ）等の選択成長が可能なシリサイド等が好ましい。全ての高濃度不純物層に含有させる不純物としては、ＮｃｈＴＦＴを予め形成する場合であれば、リンイオン（原子）等が挙げられ、ＰｃｈＴＦＴを予め形成する場合であれば、ボロンイオン（原子）等が挙げられる。全ての高濃度不純物層に含有させる不純物の濃度は、低濃度不純物領域の不純物濃度よりも高ければよく、不純物の種類によって異なるが、具体的には、１Ｅ＋１８（１×１０^１８）ｉｏｎｓ／ｃｍ^３以上、１Ｅ＋２１（１×１０^２１）ｉｏｎｓ／ｃｍ^３以下であることが好ましい。
また、少なくとも一部の高濃度不純物層に含有される他の不純物は、通常では、イオン注入前の状態において、その下にある低濃度不純物領域と導電型が異なる高濃度不純物層に対してドープされるものである。少なくとも一部の高濃度不純物層に含有させる他の不純物としては、他の不純物を注入することで、ＮｃｈＴＦＴを形成する場合であれば、リンイオン（原子）等が挙げられ、ＰｃｈＴＦＴを形成する場合であれば、ボロンイオン（原子）等が挙げられる。少なくとも一部の高濃度不純物層に含有される他の不純物の濃度は、全ての高濃度不純物層に含まれる不純物の濃度よりも高濃度であることが好ましく、他の不純物の種類によって異なるが、高濃度不純物層の抵抗率は、２５℃で１０ｋΩ／□以下であることが好ましい。高濃度不純物層の寸法は特に限定されるものではないが、高濃度不純物層は、低濃度不純物領域を覆うように形成されていることが好ましい。また、高濃度不純物層は、低濃度不純物領域とオーミック接触していることが好ましい。
本発明の半導体装置は、このような構成要素を必須として形成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。

本発明はまた、導電型が異なる薄膜トランジスタを含んで構成される半導体装置の製造方法であって、上記半導体装置の製造方法は、基板上に半導体層を形成する工程と、半導体層上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲート電極をマスクにして半導体層内に低濃度不純物領域を形成する工程と、ゲート電極の側面にサイドウォールスペーサーを形成するとともにゲート絶縁膜をエッチングする工程と、ゲート電極とサイドウォールスペーサーとをマスクにして低濃度不純物領域上に高濃度不純物層を形成する工程と、高濃度不純物層の一部に高濃度不純物層に含まれる不純物とは異なる他の不純物を注入する工程とを含むものである半導体装置の製造方法でもある。

上記半導体層の形成工程としては、プラズマ化学的気相成長（ＣＶＤ）法、低圧ＣＶＤ法等により、膜厚１０〜２００ｎｍの半導体層を形成することが好ましい。半導体層の材質としては、非晶質シリコン、微結晶シリコン、多結晶シリコン等が好ましく、更にゲルマニウム、ニッケル、リン、ホウ素、ヒ素等を含有していてもよい。また、半導体層形成後にアニールを行うことが好ましい。なお、基板として単結晶シリコンを用いる場合には、半導体層を形成する必要がなく、基板の一部を半導体層として用いることができる。
上記ゲート絶縁膜の形成工程は、スパッタ法、常圧ＣＶＤ法、低圧ＣＶＤ法、プラズマＣＶＤ法、リモートプラズマＣＶＤ法等により、絶縁膜を形成することが好ましい。ゲート絶縁膜の材質としては、二酸化珪素（ＳｉＯ_２）、窒化シリコン、酸化タンタル、酸化アルミニウム等が挙げられる。
上記ゲート電極の形成工程は、スパッタ法等により、金属膜を形成することが好ましい。

上記低濃度不純物領域の形成工程は、ゲート電極をマスクにしてセルフアライメントで半導体層内に不純物イオンを注入することが好ましい。本発明においては、導電型が異なるＴＦＴをそれぞれ形成するので、ＮｃｈＴＦＴ側にイオン注入する際には、ＰｃｈＴＦＴ側の半導体層をレジストで被覆しておくことが好ましく、ＰｃｈＴＦＴ側にイオン注入する際には、ＮｃｈＴＦＴ側の半導体層をレジストで被覆しておくことが好ましい。半導体層に注入する不純物イオンとしては、ＮｃｈＴＦＴ側であれば、リンイオン等が挙げられ、ＰｃｈＴＦＴ側であれば、ボロンイオン等が挙げられる。不純物イオンを注入する方法としては、イオン打ち込み法、イオンドーピング法等が挙げられ、中でも低温プロセスで行う場合には、イオンドーピング法が好ましい。
上記ゲート絶縁膜のエッチング工程は、同時にゲート電極の側面にサイドウォールスペーサーを形成するものであり、サイドウォールスペーサーの元になる絶縁膜とゲート絶縁膜とを、垂直方向に強い異方性のある反応性イオンエッチング（ＲＩＥ）法等により、異方性エッチングすることにより行うことができる。これにより、ゲート絶縁膜を所望の位置に形成することができる。エッチングプロセスとしては、ウェットエッチングプロセスが好ましい。
上記高濃度不純物層の形成工程は、ゲート電極とサイドウォールスペーサーとをマスクにして選択的に成膜することが好ましい。高濃度不純物層の形成方法としては、選択成長法が好ましい。また、高濃度不純物層は、低濃度不純物領域を覆うように形成されることが好ましい。

上記高濃度不純物層の一部に高濃度不純物層に含まれる不純物とは異なる他の不純物を注入する工程は、他の不純物の注入前の状態において、その下にある低濃度不純物領域と導電型が異なる高濃度不純物層（高濃度不純物層の一部）に対して不純物イオンを注入するものであることが好ましい。従って、他の不純物の注入によりＮｃｈＴＦＴを形成する場合には、ＰｃｈＴＦＴ側の高濃度不純物層をレジストで被覆しておくことが好ましく、ＰｃｈＴＦＴを形成する場合には、ＮｃｈＴＦＴ側の高濃度不純物層をレジストで被覆しておくことが好ましい。高濃度不純物層に注入する他の不純物としては、ＮｃｈＴＦＴを形成する場合であれば、リンイオン等が挙げられ、ＰｃｈＴＦＴを形成する場合であれば、ボロンイオン等が挙げられる。他の不純物を注入する方法としては、イオン打ち込み法、イオンドーピング法等が挙げられ、中でも低温プロセスで行う場合には、イオンドーピング法が好ましい。また、他の不純物を注入後、注入された他の不純物の活性化や半導体層の結晶性の回復のために、熱処理を施す工程を行うことが好ましい。熱処理の方法としては、炉アニール法、ランプアニール法、レーザーアニール法等が挙げられる。

本発明の半導体装置の製造方法によれば、製造工程を簡略化して製造コストを抑制することができ、簡便かつ安価に導電型が異なる薄膜トランジスタを形成することができる。すなわち、上記低濃度不純物領域の形成工程により、低濃度不純物領域（ＬＤＤ領域）をセルフアライメントで形成することができる。また、上記高濃度不純物層の形成工程により、高濃度不純物層（ソース・ドレイン）をセルフアライメントで形成することができる。更に、高濃度不純物層を予め導電型が決定された材料を用いて形成することにより、ＮｃｈＴＦＴ及びＰｃｈＴＦＴを同一基板上に形成する際の高濃度不純物層へのイオン注入前のレジストのパターニング工程を１工程削減することができる。
また、本発明の半導体装置の製造方法によれば、低抵抗のソース・ドレインを備えた高性能、高信頼性の薄膜トランジスタを形成することができる。すなわち、高濃度不純物層を予め導電型が決定された材料を用いて形成することにより、不純物のイオン注入による高濃度不純物層（高濃度不純物領域）の損傷を低減することができ、熱処理によって高濃度不純物層の結晶性を充分に回復させることが可能となる。また、チャネル領域を含む半導体層と高濃度不純物層とをそれぞれ独立した層として形成するため、半導体層と高濃度不純物層との膜厚を独立して任意に選ぶことができ、半導体層を薄くしてチャネル領域の電界効果移動度を高めたり、高濃度不純物層を厚くしてソース・ドレインを低抵抗にしたりすることが可能となる。

本発明は更に、上記半導体装置、又は、上記半導体装置の製造方法により製造された半導体装置を備えてなる薄膜トランジスタアレイ基板でもある。本発明のＴＦＴアレイ基板によれば、本発明の半導体装置、又は、本発明の半導体装置の製造方法により製造された半導体装置を備えてなることから、高性能かつ高信頼性を有し、容易かつ安価に製造することができる半導体装置を備えたＴＦＴアレイ基板を提供することができる。このようなＴＦＴ基板は、液晶表示装置におけるアクティブマトリクス基板や駆動回路基板等として好適に用いることができる。なお、本発明のＴＦＴアレイ基板において、本発明の半導体装置の配置場所、配置形態等は、特に限定されるものではない。

本発明はそして、上記薄膜トランジスタアレイ基板を備えてなる液晶表示装置でもある。本発明の液晶表示装置によれば、高性能かつ高信頼性を有し、容易かつ安価に製造することができる半導体装置を備えた液晶表示装置を提供することができる。なお、本発明の液晶表示装置の用途等は、特に限定されるものではない。

本発明の半導体装置によれば、半導体層の一部に形成された低濃度不純物領域上に高濃度不純物層を備えることから、イオン（不純物）注入による高濃度不純物層（高濃度不純物領域）の結晶性の低下を抑制することができ、ソース・ドレイン電極を低抵抗にすることができる。また、チャネル領域を含む半導体層と高濃度不純物層とがそれぞれ独立した層として存在することにより、チャネル領域及び高濃度不純物層の膜厚を独立して任意に制御することができ、半導体層の膜厚を薄くしてチャネル領域の電界効果移動度を高めたり、高濃度不純物層の膜厚を厚くしたりして抵抗を下げることができる。従って、本発明によれば、高性能かつ高信頼性の半導体装置を提供することができる。
また、本発明においては、高濃度不純物層を予め導電型が決定された材料を用いて形成することにより、高濃度不純物層へのイオン注入前のレジストのパターニング工程を１工程削減することができるので、本発明の半導体装置は、簡便かつ安価に製造することができる。

以下に実施例を掲げ、本発明について図面を参照して更に詳細に説明するが、本発明はこれらの実施例のみに限定されるものではない。

（実施例１）
図１（ａ）〜（ｊ）は、本発明に係る実施例１の半導体装置の製造方法を示す断面模式図である。
まず、図１（ａ）に示すように、基板１上に半導体層３を形成する。この基板１としては、例えば、石英基板、ガラス基板、又は、絶縁性膜で被覆されたガラス基板等を用いることができる。本実施例では、ガラス基板１を絶縁性膜２で被覆した基板を用いた。半導体層３としては、非晶質シリコン、微結晶シリコン、多結晶シリコン等の半導体膜を用いることができる。また、基板１として単結晶シリコンを用いた場合には、半導体層３を形成する必要がなく、その単結晶シリコンをそのまま半導体層３として用いることができる。更に、半導体層３は、上述した材料にゲルマニウム（Ｇｅ）、ニッケル（Ｎｉ）、リン（Ｐ）、ホウ素（Ｂ）、ヒ素（Ａｓ）等を含有する材料を用いて形成してもよい。

半導体層３を成膜する場合には、膜厚１０〜２００ｎｍの膜を、プラズマ化学的気相成長（ＣＶＤ）法や低圧化学的気相成長（ＬＰＣＶＤ）法等により形成することができる。例えば、多結晶シリコン膜はＬＰＣＶＤ法により、基板温度５８０〜６５０℃で、基板１上に直接成膜することができる。また、ＬＰＣＶＤ法により基板温度４００〜６００℃で成膜した非晶質シリコン膜を、真空中又は不活性ガス中、５００〜６５０℃で６〜４８時間アニールすると、一層良好な多結晶シリコン膜を得ることができる。非晶質シリコン膜は、プラズマＣＶＤ法により形成することができ、その原料ガスとしてはＳｉＨ_４、Ｓｉ_２Ｈ_６等を用いる。非晶質シリコン膜のアニールは、ランプアニール法やレーザーアニール法で行ってもよい。

次に、図１（ｂ）に示すように、半導体層３をエッチングすることにより島状に形成する。その後、半導体層３の上にゲート絶縁膜４を成膜する。このゲート絶縁膜４は、スパッタ法、常圧ＣＶＤ法、ＬＰＣＶＤ法、プラズマＣＶＤ法、リモートプラズマＣＶＤ法等により成膜することができ、本実施例では、膜厚５〜１５０ｎｍのＳｉＯ_２膜をゲート絶縁膜４として形成した。その他、ゲート絶縁膜４としては、窒化シリコン膜、酸化タンタル膜、酸化アルミニウム膜等の絶縁膜を用いてもよい。

次に、図１（ｃ）に示すようにゲート電極６を形成する。ゲート電極としては、Ｗ、Ｍｏ、Ｔａ、Ｔｉ等の高融点金属、高融点金属の窒化膜、又は、２種類以上の材料を積層したもの等を用いることができる。本実施例では、スパッタ法により、膜厚２００〜４００ｎｍのW膜をゲート電極として形成した。
次に、図１（ｄ）に示すように、ＮｃｈＴＦＴを形成する領域のみに不純物イオン７が注入されるように、ＰｃｈＴＦＴを形成する領域にレジスト１０を形成し、ゲート電極６をマスクにしてセルフアライメントで不純物イオン７を注入して、半導体層３にＮｃｈ低濃度不純物領域８を形成する。このとき、ゲート電極６下の半導体層３の部分には不純物イオン７が注入されないので、チャネル領域（半導体領域の一部）９が形成される。また、ＰｃｈＴＦＴを形成する領域は、レジスト１０で覆われているので不純物イオン７が注入されない。本実施例では、不純物イオン７としてリンイオンを用い、エネルギー：５〜１００ｋｅＶ、イオンドーズ量：３×１０^１３ｉｏｎｓ／ｃｍ^２の注入を行った。

次に、図１（ｅ）に示すように、ＰｃｈＴＦＴを形成する領域のみに不純物イオン１２が注入されるように、ＮｃｈＴＦＴを形成する領域にレジスト１１を形成し、ゲート電極６をマスクにしてセルフアライメントで不純物イオン１２を注入して、半導体層３にＰｃｈ低濃度不純物領域１３を形成する。このとき、ゲート電極６下の半導体層３の部分には不純物イオン１２が注入されないので、チャネル領域（半導体領域の一部）１４が形成される。また、ＮｃｈＴＦＴを形成した領域は、レジスト１１で覆われているので不純物イオン１２が注入されない。本実施例では、不純物イオン１２としてボロンイオンを用い、エネルギー：５〜１００ｋｅＶ、ドーズ量：３×１０^１３ｉｏｎｓ／ｃｍ^２の注入を行った。

次に、図１（ｆ）に示すように、第一の層間絶縁膜１５を成膜する。この実施例では、膜厚５０〜２０００ｎｍのＳｉＯ_２膜を第一の層間絶縁膜１５として形成した。
次に、図１（ｇ）に示すように、第一の層間絶縁膜１５とゲート絶縁膜４とを異方性でエッチングすることで、ゲート電極６の側面にサイドウォールスペーサー１６を形成した。

次に、図１（ｈ）に示すように、高濃度不純物層（半導体領域の一部）１７を、Ｎｃｈ低濃度不純物領域８、Ｐｃｈ低濃度不純物領域１３の一部に選択的に成膜する。本実施例では、膜厚５〜２００ｎｍのシリコンゲルマニウム（ＳｉＧｅ）膜を高濃度不純物層１７として形成した。本実施例では、高濃度不純物層１７として、Ｇｅが1〜４０質量％含まれ、不純物としてリンイオン（原子）が１Ｅ＋１７〜１Ｅ＋２０ｉｏｎｓ／ｃｍ^３含まれる膜を成膜した。

次に、図１（ｉ）に示すように、ＰｃｈＴＦＴを形成する領域のみに不純物（他の不純物）イオン１９が注入されるように、ＮｃｈＴＦＴを形成する領域にレジスト１８を形成し、高濃度不純物層１７に不純物イオン１９を注入して、Ｐｃｈ高濃度不純物層（他の不純物を含有する高濃度不純物層）２０を形成する。このとき、ＮｃｈＴＦＴを形成する領域は、レジスト１８で覆われているので不純物イオン１９が注入されない。本実施例では、不純物イオン１８としてボロンイオンを用い、エネルギー：５〜１００ｋｅＶ、イオンドーズ量：５×１０^１６ｉｏｎｓ／ｃｍ^２の注入を行った。

その後、炉アニール法、ランプアニール法、レーザーアニール法や自己活性法を用いて、Ｎｃｈ低濃度不純物領域８、Ｐｃｈ低濃度不純物領域１３及びＰｃｈ高濃度不純物領域２０に注入した不純物イオンの活性化を行った。
次に、図１（ｊ）に示すように、第二の層間絶縁膜２１を成膜し、コンタクトホール、ソース又はドレインの配線２２を形成し、その後、第三の絶縁膜２３を成膜した。

本発明に係る実施例１の半導体装置の製造方法によれば、低濃度不純物領域８、１３及び高濃度不純物層（ソース・ドレイン）１７、２０をセルフアライメントで形成することができる。また、高濃度不純物層１７、２０を、予め導電型が決定された材料を用いて形成することにより、ＮｃｈＴＦＴ及びＰｃｈＴＦＴを同一基板上に形成する際の高濃度不純物層へのイオン注入前のレジストのパターニング工程を１工程削減することができる。更に、不純物イオンの注入による高濃度不純物層１７、２０の損傷が従来の半導体装置の製造方法よりも少なくなるとともに、高濃度不純物層１７、２０の下には結晶性が低下していない低濃度不純物領域８、１３が存在するため、熱処理によって高濃度不純物層１７、２０の結晶性を充分に回復させることができる。更に、チャネル領域９、１４を含んで構成される半導体層３と高濃度不純物層１７、２０とをそれぞれ独立した層として形成するため、半導体層３と高濃度不純物層１７、２０との膜厚を独立して任意に選ぶことができ、半導体層３を薄くしてチャネル領域９、１４の電界効果移動度を速めたり、高濃度不純物層１７、２０を厚くしてソース又はドレイン領域を低抵抗にしたりすることができる。

以上、本発明に係る実施例１により、本発明の半導体装置の製造方法ついて説明したが、本発明の半導体装置の製造方法は、実施例１に特に限定されるものではなく、各種の変更が可能である。実施例１においては、基板１上に、高濃度不純物層１７がｎ^＋、低濃度不純物領域８がｎ⁻のＮｃｈＴＦＴと、高濃度不純物層２０がｐ^＋、低濃度不純物領域１３がｐ⁻のＰｃｈＴＦＴとが形成された半導体装置の製造方法として説明したが、基板１上に、高濃度不純物層１７がｐ^＋、低濃度不純物領域８がｐ⁻のＰｃｈＴＦＴと、高濃度不純物層２０がｎ^＋、低濃度不純物領域１３がｎ⁻のＮｃｈＴＦＴとが形成された半導体装置の製造方法であってもよい。また、ゲート絶縁膜４、第一の層間絶縁膜１５、第二の層間絶縁膜２１、第三の絶縁膜２３を構成する絶縁膜材料としては、酸化シリコン、窒化シリコン、酸化タンタル、酸化アルミニウム等、種々の絶縁膜材料を用いることができ、また、これらの膜を複数組み合わせた積層構造にすることもできる。また、高濃度不純物層１７としてはＳｉＧｅを成膜したが、選択成長が可能なシリサイドであれば、特に限定されない。ゲート絶縁膜４、第一の層間絶縁膜１５、高濃度不純物層１７、第二の層間絶縁膜２１、第三の絶縁膜２３等の膜厚、チャネル長及び半導体層３の幅等、ＴＦＴの各部分の大きさも用途によって適宜変更することができる。

本発明に係る実施例１の半導体装置の製造方法を示す断面模式図である。 従来の半導体装置の製造方法を示す断面模式図である。

符号の説明

１：基板
２：絶縁膜
３：半導体層
４：ゲート絶縁膜
６：ゲート電極
７、１２、１９、２８：不純物イオン
８、２５：Ｐチャネル低濃度不純物領域（半導体領域の一部）
１３、２７：Ｎチャネル低濃度不純物領域（半導体領域の一部）
９、１４：チャネル領域（チャネル部、半導体領域の一部）
１０、１１、１８、２９、３０：レジスト
１５：第一の層間絶縁膜
１６：サイドウォールスペーサー
１７、２４：Ｐチャネル高濃度不純物層（Ｐチャネル高濃度不純物領域、半導体領域の一部）
２０、２６：Ｎチャネル高濃度不純物層（Ｎチャネル高濃度不純物領域、半導体領域の一部）
２１：第二の層間絶縁膜
２２：配線
２３：第三の絶縁膜

Claims (4)

1. 導電型が異なるＮチャネル薄膜トランジスタ及びＰチャネル薄膜トランジスタを含んで構成される半導体装置であって、
   該Ｎチャネル薄膜トランジスタ及びＰチャネル薄膜トランジスタは、半導体層、ゲート絶縁膜及びゲート電極をこの順に基板上に備えるとともに、ゲート電極の側面に形成されたサイドウォールスペーサー、及び、ゲート絶縁膜の側面に形成された高濃度不純物層を備えたものであり、
   該半導体層は、ゲート電極の下以外かつ高濃度不純物層の下に、該高濃度不純物層よりも不純物の濃度が低く導電型が同じである低濃度不純物領域が形成されており、
   該ゲート絶縁膜は、ゲート電極及びサイドウォールスペーサーの下にのみ形成されており、
   該Ｎチャネル薄膜トランジスタ及びＰチャネル薄膜トランジスタのいずれか一方が備える高濃度不純物層は、導電型が異なるｎ型不純物及びｐ型不純物を含有する第一の高濃度不純物層であり、
   該Ｎチャネル薄膜トランジスタ及びＰチャネル薄膜トランジスタの他方が備える高濃度不純物層は、ｎ型不純物及びｐ型不純物のうち、Ｎチャネル薄膜トランジスタであればｎ型不純物のみを、Ｐチャネル薄膜トランジスタであればｐ型不純物のみを、該第一の高濃度不純物層と同じ濃度で含有する第二の高濃度不純物層である
   ことを特徴とする半導体装置。
2. 導電型が異なるＮチャネル薄膜トランジスタ及びＰチャネル薄膜トランジスタを含んで構成される半導体装置の製造方法であって、
   該半導体装置の製造方法は、基板上に半導体層を形成する工程と、
   半導体層上にゲート絶縁膜を形成する工程と、
   ゲート絶縁膜上にゲート電極を形成する工程と、
   ゲート電極をマスクにして半導体層内に低濃度不純物領域を形成する工程と、
   ゲート電極の側面にサイドウォールスペーサーを形成するとともに、ゲート電極及びサイドウォールスペーサーの下以外のゲート絶縁膜をエッチングする工程と、
   ゲート電極とサイドウォールスペーサーとをマスクにして、低濃度不純物領域の露出した部分に、ｎ型不純物又はｐ型不純物を含有する高濃度不純物層を選択的に成膜する工程と、
   該高濃度不純物層に含有させた不純物がｎ型不純物であれば、Ｐチャネル薄膜トランジスタとなる領域に配置された高濃度不純物層のみにｐ型不純物を注入し、該高濃度不純物層に含有させた不純物がｐ型不純物であれば、Ｎチャネル薄膜トランジスタとなる領域に配置された高濃度不純物層のみにｎ型不純物を注入する工程とを含むものである
   ことを特徴とする半導体装置の製造方法。
3. 請求項１記載の半導体装置、又は、請求項２記載の半導体装置の製造方法により製造された半導体装置を備えてなることを特徴とする薄膜トランジスタアレイ基板。
4. 請求項３記載の薄膜トランジスタアレイ基板を備えてなることを特徴とする液晶表示装置。

Images