JP3567130B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP3567130B2 JP3567130B2 JP2000388774A JP2000388774A JP3567130B2 JP 3567130 B2 JP3567130 B2 JP 3567130B2 JP 2000388774 A JP2000388774 A JP 2000388774A JP 2000388774 A JP2000388774 A JP 2000388774A JP 3567130 B2 JP3567130 B2 JP 3567130B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- thin film
- concentration impurity
- low
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、液晶ディスプレイや密着型イメージセンサ等に用いられる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
従来、薄膜トランジスタとしては、アクティブマトリクス型液晶ディスプレイにおいて画素をオンオフさせるためのスイッチング素子として用いられているものがある。この薄膜トランジスタは、順次液晶画素に画像を書き込むためのものであるが、一旦書き込んだ後に次に書き込むまでの時間(すなわち１フレーム)、画像信号を保持する必要があるため、リーク電流(Ｉoff)が小さいことが要求される。また、画素数の増加すなわち高精細化に伴い、より短時間で画像信号を書き込む必要があり、十分なオン電流(Ｉon)の確保が必要となる。
【０００３】
そこで、このような問題を解決すべく、リーク電流を低減する構造として、低濃度不純物領域をソース・ドレイン領域とチャネル領域の間に介在させたＬＤＤ(Light Doped Drain)構造の薄膜トランジスタが一般的に知られており、様々な改良がなされている。
【０００４】
上記ＬＤＤ構造の薄膜トランジスタとして、図４に示すものがある(特開平５−７２５５５号公報)。このＬＤＤ構造の薄膜トランジスタは、図４に示すように、絶縁基板４１上に形成された半導体薄膜４２と、絶縁膜４３を介して配置されたゲート電極４４とを有している。上記半導体薄膜４２は、ゲート電極４４より外側に位置する高濃度不純物領域４７Ａ,４７Ｂと、ゲート電極４４と整合するチャネル領域４５と、高濃度不純物領域４７Ａ,４７Ｂとチャネル領域４５との間の低濃度不純物領域(ＬＤＤ領域)４６Ａ,４６Ｂからなる。上記低濃度不純物領域４６Ａ,４６Ｂの長さと不純物濃度(比抵抗)とゲートチャネル長を限定することにより、リーク電流の低減とオン電流の維持を図っている。
【０００５】
図５は図４に示す薄膜トランジスタの製造方法を示す工程図であり、以下、図５に従って上記薄膜トランジスタの製造方法を説明する。
【０００６】
まず、図５(a)に示すように、石英基板５１上に、ＬＰＣＶＤ(低圧化学気相成長)法により、６００℃で厚さ約１００ｎｍのＰoly−Ｓi薄膜を成膜する。次に、Ｐoly−Ｓi薄膜を素子領域にパターニングして半導体薄膜５２を形成する。次に、Ｐチャネル領域は真性状態(イントリンシック)のまま用いるか、または必要に応じてＰ型の不純物(ボロン)をドープして、閾値電圧を予め制御しておく。
【０００７】
続いて、図５(b)に示すように、１１００℃でドライ酸化して、厚さ約１２０ｎｍのゲート酸化膜５３を形成する。
【０００８】
次に、図５(c)に示すように、不純物をドーピングした厚さ４００ｎｍの低抵抗Ｐoly−Ｓi薄膜を成膜し、レジストにより所定のパターニングを施してゲート電極５４を形成する。次に、レジスト５５とゲート電極５４をマスクにして、Ｐ+イオン５６を１×１０15／ｃｍ2,９０ｋｅｖで注入し、ソース・ドレイン領域５７,５７を形成する。
【０００９】
次に、図５(d)に示すように、ゲート多結晶シリコン膜をフレオンガスでオーバーエッチし、レジスト５５を剥離する。ここでのサイドオーバーエッチ量がＬＤＤ領域の長さとなる。この段階で、Ｐ+イオンの打ち込みをソース・ドレイン領域５７,５７よりも低濃度に行えばＬＤＤ領域が形成される。ｎ型チャネルの場合、Ｐ+イオンを１×１０13／ｃｍ2以下で注入する。ただし、ＬＤＤ領域をイントリンシック領域とする場合には、注入は行わない。
【００１０】
次に、図５(e)に示すように、ＬＰＣＶＤ法で層間絶縁膜５８を成膜する。続いて１０００〜９００℃程度のアニールを施し、注入不純物の活性化を行う。次に、ソース・ドレイン領域５７,５７上にコンタクトホールを開口する。その後、金属アルミニウムを約６００ｎｍの厚みで成膜し、所定の形状にパターニングして、ソース電極５９,ドレイン電極６０を形成する。
【００１１】
また、この図４に示す薄膜トランジスタは、図６に示す他の製造方法を用いても作製できる。
【００１２】
まず、図６(a)に示すように、石英基板上に、ＬＰＣＶＤ法により、６００℃でＰoly−Ｓi薄膜を約１００ｎｍの厚みで成膜する。次に、Ｐoly−Ｓi薄膜を素子領域にパターニングする。次に、チャネル領域は真性状態(イントリンシック)のまま用いるか、または必要に応じてＰ型(ボロン)の不純物をドープして、閾値電圧を予め制御しておく。続いて、１１００℃でドライ酸化して、ゲート酸化膜を約１２０ｎｍの厚みで形成する。そして、不純物をドーピングした低抵抗Ｐoly−Ｓi薄膜を４００ｎｍの厚みで成膜し、所定のパターニングを施してゲート電極６１を形成する。
【００１３】
ここでＬＤＤ領域を低濃度不純物領域とする場合には、ゲート電極６１の形成直後に、予めＰ+イオンを１×１０13／ｃｍ2注入しておく。ＬＤＤ領域をイントリンシック領域にする場合には、注入は行わない。
【００１４】
次に、図６(b)に示すように、全面に絶縁膜を１０００ｎｍの厚みで成膜した後、異方性ドライエッチ法でエッチングして、ゲート電極６１の側壁に絶縁膜６２を形成する。この側壁の絶縁膜６２とゲート電極６１をマスクとしてセルフアライメントでイオン注入することにより、高濃度不純物領域６４,６４を形成する。
【００１５】
次に、図６(c)に示すように、ＬＰＣＶＤ法で層間絶縁膜６５を成膜する。続いて、１０００〜９００℃程度のアニールを施し、注入不純物の活性化を行う。
【００１６】
次に、図６(d)に示すように、ソース・ドレイン領域上にコンタクトホールを開口する。次に、金属アルミニウムを約６００ｎｍの厚みで成膜し、所定の形状にパターニングして、ソース電極６６,ドレイン電極６７を形成する。
【００１７】
また、他のもう１つのＬＤＤ構造の薄膜トランジスタとして、図７に示すものがある(特開平７−２３５６８０号公報)。このＬＤＤ構造の薄膜トランジスタは、図７に示すように、絶縁基板１０１上に形成された半導体薄膜１０３と、絶縁膜１０４を介して配置されたゲート電極１０７bとを有している。上記半導体薄膜１０３は、ゲート電極１０７bに対向するチャネル領域と、チャネル領域の外側に位置するイントリンシック領域(ｉ層)１１０,１１０と、さらにそのイントリンシック領域１１０,１１０の外側に位置する低濃度不純物領域１０９,１０９と、その低濃度不純物領域１０９,１０９の外側に位置する高濃度不純物領域１０８,１０８からなる。上記薄膜トランジスタでは、通常のＬＤＤ構造の低濃度不純物領域１０９,１０９とチャネル領域１０３との間にイントリンシック領域１１０,１１０を設けることにより、さらにリーク電流を低減している。
【００１８】
また、図８は図７に示す薄膜トランジスタの製造方法を示す工程図である。
【００１９】
まず、図８(a)に示すように、石英基板１０１上に、ＣＶＤ(化学気相成長)法により、ＳiＯx膜１０２を成膜し、さらに厚さ約５０ｎｍのａ−Ｓi：Ｈ薄膜を成膜する。その後、４５０℃、１時間の炉アニールを行った後、例えばエキシマレーザーアニールにより、ａ−Ｓi：Ｈ薄膜を溶融再結晶化させ、Ｐoly−Ｓi薄膜を形成する。そして、Ｐoly−Ｓi薄膜をパターニングして素子領域である半導体薄膜１０３を形成する。このとき、チャネル領域は真性状態(イントリンシック)のまま用いるか、または必要に応じてＰ型(ボロン)の不純物をドープして閾値電圧を予め制御しておく。
【００２０】
次に、図８(b)に示すように、ＣＶＤ法により、ゲート絶縁膜１０４を成膜した後、ゲート酸化膜１０５としてＳiＯx膜を約１００ｎｍの厚みで成膜する。
【００２１】
次に、図８(c)に示すように、リンをドーピングしたａ−Ｓi薄膜を４００ｎｍの厚みで成膜する。次に、フォトリソグラフィにより、レジスト１０６をパターニングした後に、上記ａ−Ｓi薄膜を例えばＣＤＥ(化学的ドライエッチング)法により、θ１＝２５°の角度が付くようにエッチングを行うことによりゲート電極１０７aを形成する。
【００２２】
次に、図８(d)に示すように、イオン注入法により、Ｐ+イオンを１×１０15／ｃｍ2、１００ｋｅｖ注入する。これにより、ゲート電極１０７aがない領域は、Ｐ+イオンがヘビードープされて高濃度不純物領域１０８になり、ゲートテーパ端部は、Ｐ+イオンがライトリィドープされて低濃度不純物領域１０９になり、ゲート電極１０７aの膜厚が２１５ｎｍ以上あるテーパ部直下の領域は、イントリンシック領域１１０のままとなって、ＬＤＤ構造をもつ薄膜トランジスタが得られる。
【００２３】
次に、図８(e)に示すように、ＲＩＥ(反応性イオンエッチング)法により、θ２＝８７°のテーパ角でゲート電極１０７a(図８(d)に示す)を再度エッチングし、ゲート電極１０７bを形成する。
【００２４】
次に、図８(f)に示すように、レジスト１０６(図８(e)に示す)の剥離を行った後、ＣＶＤ法により厚さ４００ｎｍの層間絶縁膜１１１を成膜する。
【００２５】
次に、図８(g)に示すように、エキシマレーザアニールにより注入不純物の活性化を行う。
【００２６】
次に、図８(h)に示すように、ソース・ドレイン領域１０８,１０８上にコンタクトホールＨ,Ｈを開口する。
【００２７】
そして、図８(i)に示すように、スパッタ法により、金属アルミニウムを約６００ｎｍの厚みで成膜し、所定の形状にパターニングしてソース・ドレイン電極１１２,１１２を形成する。
【００２８】
【発明が解決しようとする課題】
ところで、図４に示す薄膜トランジスタでは、オン電流の減少をとどめて、リーク電流の低減が図れるものの、ＬＤＤ領域が低濃度不純物領域(ｎ-)のみで構成されているため、低濃度不純物領域(ｎ-)とイントリンシック領域(ｉ)を組み合わせた図７に示す薄膜トランジスタに比べるとリーク電流は大きく、リーク電流を低減する効果が十分でないという欠点がある。一方、図７に示す薄膜トランジスタでは、リーク電流は小さいものの、チャネル領域(ｐ)と低濃度不純物領域(ｎ-)の間に高抵抗なイントリンシック領域(ｉ)があるため、オン電流が小さいという欠点がある。すなわち、不純物濃度を高くすると、オン電流は高くなるがリーク電流は増大してしまい、逆に不純物濃度を低くすると、リーク電流は低下するがオン電流も低下し、低濃度不純物濃度に対してリーク電流とオン電流はトレードオフの関係にある。
【００２９】
そこで、この発明の目的は、リーク電流を低減しつつオン電流を大きくできる薄膜トランジスタの製造方法を提供することにある。
【００３０】
【課題を解決するための手段】
上記目的を達成するため、この発明の薄膜トランジスタの製造方法は、半導体薄膜上に絶縁膜を介してゲート電極が形成され、上記半導体薄膜にゲート電極下のチャネル領域を挟んでソース領域とドレイン領域が形成されている薄膜トランジスタにおいて、上記ソース領域 , ドレイン領域は、上記チャネル領域から離れる方向に向って順に配置された第１の低濃度不純物領域 , 第２の低濃度不純物領域および高濃度不純物領域からなり、上記第１の低濃度不純物領域 , 第２の低濃度不純物領域および高濃度不純物領域は、上記第１の低濃度不純物領域 , 第２の低濃度不純物領域および高濃度不純物領域の順にキャリア濃度が濃くなっている薄膜トランジスタの製造方法であって、絶縁性基板上に半導体薄膜を形成する工程と、上記半導体薄膜の中央部に第１の導電種の不純物を導入する第１不純物導入工程と、上記第１不純物導入工程で上記第１の導電種を導入した上記半導体薄膜の中央部のさらに内側中央の領域上にゲート電極を形成する工程と、上記半導体薄膜の上記ゲート電極に対向する領域以外の領域に上記ゲート電極をマスクとして第２の導電種の不純物を導入する第２不純物導入工程と、上記第２不純物導入工程の後、上記第１不純物導入工程で上記第１の導電種の不純物を導入した領域を除く他の領域のうちの両端側の所定領域に第２の導電種の不純物を導入する第３不純物導入工程とを有し、上記第１の低濃度不純 物領域 , 第２の低濃度不純物領域および高濃度不純物領域の多数キャリアの種類が同じになるようにしたことを特徴としている。
【００３１】
上記薄膜トランジスタの製造方法によれば、絶縁性基板上に半導体薄膜を形成した後、第１不純物導入工程で半導体薄膜の中央部に第１の導電種の不純物を導入する。次に、上記第１不純物導入工程で上記第１の導電種を導入した上記半導体薄膜の中央部のさらに内側中央の領域上にゲート電極を形成した後、第２不純物導入工程で上記半導体薄膜のゲート電極に対向する領域以外の領域にゲート電極をマスクとして第２の導電種の不純物を導入する。そして、上記第２不純物導入工程の後の第３不純物導入工程で、上記第１不純物導入工程で第１の導電種の不純物を導入した領域を除く他の領域のうちの両端側の所定領域に第２の導電種の不純物を導入する。上記各不純物導入工程では、上記第１の低濃度不純物領域 , 第２の低濃度不純物領域および高濃度不純物領域の多数キャリアの種類が同じになるように、不純物の導電種と注入量を決定する。こうして、ＬＤＤ領域が２つの第１ , 第２低濃度不純物領域からなる薄膜トランジスタ構造を採用することによって、リーク電流を低減しつつオン電流を大きくできる薄膜トランジスタを実現できる。
【００３２】
また、一実施形態の薄膜トランジスタの製造方法は、上記ソース領域の上記第１の低濃度不純物領域の長さと上記ドレイン領域の上記第１の低濃度不純物領域の長さとが略等しくなるようにしたことを特徴としている。
【００３３】
上記実施形態の薄膜トランジスタの製造方法によれば、上記ソース領域の第１の低濃度不純物領域の長さとドレイン領域の第１の低濃度不純物領域の長さとを略等しくすることによって、対称な特性が得られるので、アクティブマトリクス型液晶ディスプレイのスイッチング素子である薄膜トランジスタを介して充放電する場合に表示性能を向上できる。
【００３４】
また、一実施形態の薄膜トランジスタの製造方法は、上記ソース領域の上記第２の低濃度不純物領域の長さと上記ドレイン領域の上記第２の低濃度不純物領域の長さとが略等しくなるようにしたことを特徴としている。
【００３５】
上記実施形態の薄膜トランジスタの製造方法によれば、上記ソース領域の第２の低濃度不純物領域の長さとドレイン領域の第２の低濃度不純物領域の長さとを略等しくすることによって、対称な特性が得られるので、アクティブマトリクス型液晶ディスプレイのスイッチング素子である薄膜トランジスタを介して充放電する場合に表示性能を向上できる。
【００３６】
【００３７】
【００３８】
【発明の実施の形態】
以下、この発明の薄膜トランジスタの製造方法を図示の実施の形態により詳細に説明する。
【００３９】
図１はこの発明の実施の一形態の薄膜トランジスタの断面図であり、１は石英基板、２は上記石英基板１上に形成された半導体薄膜、３は上記半導体薄膜２を覆うゲート絶縁膜、４は上記ゲート絶縁膜３上に形成されたゲート電極である。上記半導体薄膜２は、ゲート電極４に対向するチャネル領域５と、上記チャネル領域５の両端外側に設けられた第１の低濃度不純物領域６Ａ,６Ｂと、上記第１の低濃度不純物領域６Ａ,６Ｂの外側に設けられた第２の低濃度不純物領域７Ａ,７Ｂと、上記第２の低濃度不純物領域７Ａ,７Ｂの外側に設けられた高濃度不純物領域８Ａ,８Ｂとからなる。
【００４０】
上記ＬＤＤ構造の薄膜トランジスタでは、ソース領域,ドレイン領域をチャネル領域から離れる方向に向って順に配置された第１の低濃度不純物領域６Ａ,６Ｂと第２の低濃度不純物領域７Ａ,７Ｂと高濃度不純物領域８Ａ,８Ｂで構成し、第１の低濃度不純物領域６Ａ,６Ｂと第２の低濃度不純物領域７Ａ,７Ｂと高濃度不純物領域８Ａ,８Ｂの多数キャリアの種類を同じとし、チャネル領域５のみ異なる種類としている(キャリアの種類：ｎタイプ(電子)とｐタイプ(正孔))。
【００４１】
また、多数キャリア濃度は、第１の低濃度不純物領域６Ａ,６Ｂ、第２の低濃度不純物領域７Ａ,７Ｂ、高濃度不純物領域８Ａ,８Ｂの順に濃くなるようにする。
【００４２】
例えば、ｎチャネル型薄膜トランジスタの場合、この実施形態の薄膜トランジスタでは、第１の低濃度不純物領域(ｎ--)６Ａ,６Ｂと第２の低濃度不純物領域(ｎ-)７Ａ,７Ｂの２段にできるので、よりゆるやかな不純物濃度分布が実現でき、したがって電界集中が小さくリーク電流が低減することができる。また、上記薄膜トランジスタでは、イントリンシック領域(ｉ)の代わりに、キャリア数が多く低抵抗な第２の低濃度不純物領域(ｎ-)７Ａ,７Ｂが存在するため、オン電流Ｉonを増大させることができる。
【００４３】
図２,図３は上記薄膜トランジスタの製造方法を示す工程図であり、以下、図２,図３に従って薄膜トランジスタの製造方法を説明する。なお、この薄膜トランジスタはｎチャネル型とする。
【００４４】
まず、図２(a)に示すように、石英基板１上に、ＬＰＣＶＤ法で厚さ約４５ｎｍのα−Ｓi薄膜２ａを成膜する。このときの原料ガスにＳi2Ｈ6を用いる。なお、上記α−Ｓi薄膜は、プラズマＣＶＤ法で１５０〜２５０℃程度の温度で成膜してもよい。次に、窒素雰囲気中で６００℃程度,２４時間の炉アニールでＰoly−Ｓi薄膜を大粒径化する。また、ＬＰＣＶＤ法でＰoly−Ｓi薄膜を成膜してもよい。必要ならば、さらにＳiイオンをイオン注入して一旦非晶質化させ、次に、６００℃程度の炉アニールでＰoly−Ｓi薄膜を大粒径化する。さらにレーザーアニールを施して結晶性を改善してもよい。
【００４５】
次に、図２(b)に示すように、Ｐoly−Ｓi薄膜を素子領域にパターニングして半導体薄膜２を形成する。
【００４６】
次に、図２(c)に示すように、フォトレジストをマスク２０として、Ｂ+イオンを１×１０11〜５×１０12ｃｍ-2程度のドーズ量でイオン注入Ａをする(第１不純物導入工程)。
【００４７】
次に、図２(d)に示すように、マスク２０を除去した後、ＨＴＯ(High Temperture Oxide)を約８０ｎｍの厚みに成膜してゲート絶縁膜３を形成する。なお、このゲート絶縁膜は、酸化により形成してもよい。
【００４８】
次に、図２(e)に示すように、ＬＰＣＶＤ法で厚さ４００ｎｍのＰoly−Ｓi薄膜を成膜した後、塩化ホスホリルＰＯＣｌ3ガスから燐をドーピングし、低抵抗Ｐoly−Ｓi薄膜を形成する。所定のパターニングを施してゲート電極４を形成する。このとき、ゲート電極４下のチャネル長を１.５μｍとし、チャネル幅を１μｍとし、ゲート電極４の外側のイオン注入Ａの領域の長さを０.７５μｍとする。
【００４９】
次に、図２(f)に示すように、ゲート電極４をマスクとしてセルフアライメントでイオン注入Ｂをする(第２不純物導入工程)。このｎチャネル型薄膜トランジスタの場合は、Ｐ+イオンを５×１０12〜５×１０13ｃｍ-2程度のドーズ量で注入する。なお、Ｐ+イオンの代わりにＡs+イオンでもよい。
【００５０】
次に、図３(a)に示すように、ゲート電極４の側面から長さ１.５μｍ、幅１μｍの領域をＬＤＤ領域として残すようにレジスト３０を形成する。このレジスト３０をマスクとしてイオン注入Ｃを行う(第３不純物導入工程)。このとき、Ｐ+イオンを５×１０14〜５×１０15ｃｍ-2のドーズ量で注入し、高濃度不純物領域８Ａ,８Ｂを形成する。これによって、第２の低濃度不純物領域７Ａ,７Ｂが形成される。上記ゲート電極４の外側のイオン注入Ｃの領域までのＬＤＤ領域(６Ａ,６Ｂ,７Ａ,７Ｂ)の長さを１.５μｍとする。
【００５１】
次に、図３(b)に示すように、常圧ＣＶＤ法でＢＰＳＧ(ホウ素・リン・シリケート・ガラス)膜１０を６００ｎｍの厚みで成膜する。続いて、窒素雰囲気中で９５０℃,３０分間のアニールを施し、注入不純物の活性化を行う。そして、ソース領域の高濃度不純物領域８Ａ上およびドレイン領域の高濃度不純物領域８Ｂ上に第１コンタクトホール１１,１１を開口する。その後、ＡlＳiを約６００ｎｍの厚みで成膜し、所定の形状にパターニングしてソース電極１２Ａ,ドレイン電極１２Ｂを形成する。
【００５２】
次に、図３(c)に示すように、プラズマＣＶＤ法で厚さ約２００ｎｍのＰ−ＳiＮＯ膜１３を成膜し、さらに厚さ約７００ｎｍのＰ−ＳiＯ膜１４を成膜した後、アニールを施し、Ｐ−ＳiＮＯ膜１４中の水素をＰoly−Ｓi薄膜である半導体薄膜２中に拡散させて水素化する。
【００５３】
次に、ドレイン電極１２Ｂ上に第２コンタクトホール１５を開口し、ＩＴＯ等からなる透明電極を約１５０ｎｍの厚みで形成し、所定の形状にパターニングして、透明電極１６を形成する。
【００５４】
このように、上記薄膜トランジスタの構造は、次の以下の３つの注入の組み合わせによって実現される(注入Ａは第１不純物導入工程、注入Ｂは第２不純物導入工程、注入Ｃは第３不純物導入工程)。
【００５５】
注入Ａ：ゲート電極の形成前の閾値電圧制御用のイオン注入
注入Ｂ：ゲート電極の形成後の低濃度イオン注入
注入Ｃ：ゲート電極の形成後の高濃度イオン注入
また、表１は、ｎチャネル型薄膜トランジスタの場合の注入領域と注入イオンの組み合わせについて示している(○は注入有りを表す)。
【表１】
【００５６】
なお、ｐチャネル型薄膜トランジスタの場合は、上記表１で、Ｂ+(またはＢＦ2 +)とＰ+(またはＡs+)を入れ替えればよい。
【００５７】
そして、第１の低濃度不純物領域６Ａ,６Ｂと第２の低濃度不純物領域７Ａ,７Ｂと高濃度不純物領域８Ａ,８Ｂの順にキャリア濃度が濃くなるようにするため、注入量は、
注入量Ａ：１×１０11〜５×１０12ｃｍ-2、
注入量Ｂ：５×１０12〜５×１０13ｃｍ-2、
注入量Ｃ：５×１０14〜５×１０15ｃｍ-2
の範囲内で注入Ａ＜注入Ｂ＜注入Ｃの条件を満足させる。
【００５８】
上記薄膜トランジスタの製造方法において、第１の低濃度不純物領域６Ａ,６Ｂの長さをそれぞれL1s,L1dとし、第２の低濃度不純物領域７Ａ,７Ｂの長さをそれぞれL2s,L2dとすると、
L1s＝L1d または L2s＝L2d
の少なくとも一方を満足させることが望ましい。これにより、アクティブマトリクス型液晶ディスプレイのように、スイッチング素子である薄膜トランジスタを介して充放電する場合すなわち双方向で使用する場合、薄膜トランジスタの特性が対称となるので、表示品位やコントラスト等の表示性能が向上する。
【００５９】
【発明の効果】
以上より明らかなように、この発明の薄膜トランジスタの製造方法によれば、ソース領域およびドレイン領域を第１,第２の低濃度不純物領域を含む３段階に不純物濃度を変えることによって、従来のＬＤＤ構造に比べ、サイズを拡大することなく、リーク電流の低減とオン電流の増大を同時に実現することができる。今後のＨＤＴＶ(High Definition TeleVision；高精細テレビ)対応等の超高精細液晶ディスプレイのように、画素面積の微細化や画素数の増大が進むにつれ、この発明は、パネルの高表示品位化,高コントラスト化を実現する上で、益々、より顕著な効果が得られる。
【図面の簡単な説明】
【図１】図１はこの発明の実施の一形態の薄膜トランジスタの断面図である。
【図２】図２は上記薄膜トランジスタの製造方法を示す工程図である。
【図３】図３は図２に続く上記薄膜トランジスタの製造方法を示す工程図である。
【図４】図４は従来の薄膜トランジスタの断面図である。
【図５】図５は上記薄膜トランジスタの製造方法を示す工程図である。
【図６】図６は上記薄膜トランジスタの他の製造方法を示す工程図である。
【図７】図７は従来の他の薄膜トランジスタの断面図である。
【図８】図８は上記薄膜トランジスタの製造方法を示す工程図である。
【符号の説明】
１…石英基板、
２…半導体薄膜、
３…ゲート絶縁膜、
４…ゲート電極、
５…チャネル領域、
６Ａ,６Ｂ…第１の低濃度不純物領域、
７Ａ,７Ｂ…第２の低濃度不純物領域、
８Ａ,８Ｂ…高濃度不純物領域、
１０…層間絶縁膜、
１１…第１コンタクトホール、
１２Ａ…ソース電極、
１２Ｂ…ドレイン電極、
１３…Ｐ−ＳiＮＯ膜、
１４…Ｐ−ＳiＯ膜、
１５…第２コンタクトホール。
【発明の属する技術分野】
この発明は、液晶ディスプレイや密着型イメージセンサ等に用いられる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
従来、薄膜トランジスタとしては、アクティブマトリクス型液晶ディスプレイにおいて画素をオンオフさせるためのスイッチング素子として用いられているものがある。この薄膜トランジスタは、順次液晶画素に画像を書き込むためのものであるが、一旦書き込んだ後に次に書き込むまでの時間(すなわち１フレーム)、画像信号を保持する必要があるため、リーク電流(Ｉoff)が小さいことが要求される。また、画素数の増加すなわち高精細化に伴い、より短時間で画像信号を書き込む必要があり、十分なオン電流(Ｉon)の確保が必要となる。
【０００３】
そこで、このような問題を解決すべく、リーク電流を低減する構造として、低濃度不純物領域をソース・ドレイン領域とチャネル領域の間に介在させたＬＤＤ(Light Doped Drain)構造の薄膜トランジスタが一般的に知られており、様々な改良がなされている。
【０００４】
上記ＬＤＤ構造の薄膜トランジスタとして、図４に示すものがある(特開平５−７２５５５号公報)。このＬＤＤ構造の薄膜トランジスタは、図４に示すように、絶縁基板４１上に形成された半導体薄膜４２と、絶縁膜４３を介して配置されたゲート電極４４とを有している。上記半導体薄膜４２は、ゲート電極４４より外側に位置する高濃度不純物領域４７Ａ,４７Ｂと、ゲート電極４４と整合するチャネル領域４５と、高濃度不純物領域４７Ａ,４７Ｂとチャネル領域４５との間の低濃度不純物領域(ＬＤＤ領域)４６Ａ,４６Ｂからなる。上記低濃度不純物領域４６Ａ,４６Ｂの長さと不純物濃度(比抵抗)とゲートチャネル長を限定することにより、リーク電流の低減とオン電流の維持を図っている。
【０００５】
図５は図４に示す薄膜トランジスタの製造方法を示す工程図であり、以下、図５に従って上記薄膜トランジスタの製造方法を説明する。
【０００６】
まず、図５(a)に示すように、石英基板５１上に、ＬＰＣＶＤ(低圧化学気相成長)法により、６００℃で厚さ約１００ｎｍのＰoly−Ｓi薄膜を成膜する。次に、Ｐoly−Ｓi薄膜を素子領域にパターニングして半導体薄膜５２を形成する。次に、Ｐチャネル領域は真性状態(イントリンシック)のまま用いるか、または必要に応じてＰ型の不純物(ボロン)をドープして、閾値電圧を予め制御しておく。
【０００７】
続いて、図５(b)に示すように、１１００℃でドライ酸化して、厚さ約１２０ｎｍのゲート酸化膜５３を形成する。
【０００８】
次に、図５(c)に示すように、不純物をドーピングした厚さ４００ｎｍの低抵抗Ｐoly−Ｓi薄膜を成膜し、レジストにより所定のパターニングを施してゲート電極５４を形成する。次に、レジスト５５とゲート電極５４をマスクにして、Ｐ+イオン５６を１×１０15／ｃｍ2,９０ｋｅｖで注入し、ソース・ドレイン領域５７,５７を形成する。
【０００９】
次に、図５(d)に示すように、ゲート多結晶シリコン膜をフレオンガスでオーバーエッチし、レジスト５５を剥離する。ここでのサイドオーバーエッチ量がＬＤＤ領域の長さとなる。この段階で、Ｐ+イオンの打ち込みをソース・ドレイン領域５７,５７よりも低濃度に行えばＬＤＤ領域が形成される。ｎ型チャネルの場合、Ｐ+イオンを１×１０13／ｃｍ2以下で注入する。ただし、ＬＤＤ領域をイントリンシック領域とする場合には、注入は行わない。
【００１０】
次に、図５(e)に示すように、ＬＰＣＶＤ法で層間絶縁膜５８を成膜する。続いて１０００〜９００℃程度のアニールを施し、注入不純物の活性化を行う。次に、ソース・ドレイン領域５７,５７上にコンタクトホールを開口する。その後、金属アルミニウムを約６００ｎｍの厚みで成膜し、所定の形状にパターニングして、ソース電極５９,ドレイン電極６０を形成する。
【００１１】
また、この図４に示す薄膜トランジスタは、図６に示す他の製造方法を用いても作製できる。
【００１２】
まず、図６(a)に示すように、石英基板上に、ＬＰＣＶＤ法により、６００℃でＰoly−Ｓi薄膜を約１００ｎｍの厚みで成膜する。次に、Ｐoly−Ｓi薄膜を素子領域にパターニングする。次に、チャネル領域は真性状態(イントリンシック)のまま用いるか、または必要に応じてＰ型(ボロン)の不純物をドープして、閾値電圧を予め制御しておく。続いて、１１００℃でドライ酸化して、ゲート酸化膜を約１２０ｎｍの厚みで形成する。そして、不純物をドーピングした低抵抗Ｐoly−Ｓi薄膜を４００ｎｍの厚みで成膜し、所定のパターニングを施してゲート電極６１を形成する。
【００１３】
ここでＬＤＤ領域を低濃度不純物領域とする場合には、ゲート電極６１の形成直後に、予めＰ+イオンを１×１０13／ｃｍ2注入しておく。ＬＤＤ領域をイントリンシック領域にする場合には、注入は行わない。
【００１４】
次に、図６(b)に示すように、全面に絶縁膜を１０００ｎｍの厚みで成膜した後、異方性ドライエッチ法でエッチングして、ゲート電極６１の側壁に絶縁膜６２を形成する。この側壁の絶縁膜６２とゲート電極６１をマスクとしてセルフアライメントでイオン注入することにより、高濃度不純物領域６４,６４を形成する。
【００１５】
次に、図６(c)に示すように、ＬＰＣＶＤ法で層間絶縁膜６５を成膜する。続いて、１０００〜９００℃程度のアニールを施し、注入不純物の活性化を行う。
【００１６】
次に、図６(d)に示すように、ソース・ドレイン領域上にコンタクトホールを開口する。次に、金属アルミニウムを約６００ｎｍの厚みで成膜し、所定の形状にパターニングして、ソース電極６６,ドレイン電極６７を形成する。
【００１７】
また、他のもう１つのＬＤＤ構造の薄膜トランジスタとして、図７に示すものがある(特開平７−２３５６８０号公報)。このＬＤＤ構造の薄膜トランジスタは、図７に示すように、絶縁基板１０１上に形成された半導体薄膜１０３と、絶縁膜１０４を介して配置されたゲート電極１０７bとを有している。上記半導体薄膜１０３は、ゲート電極１０７bに対向するチャネル領域と、チャネル領域の外側に位置するイントリンシック領域(ｉ層)１１０,１１０と、さらにそのイントリンシック領域１１０,１１０の外側に位置する低濃度不純物領域１０９,１０９と、その低濃度不純物領域１０９,１０９の外側に位置する高濃度不純物領域１０８,１０８からなる。上記薄膜トランジスタでは、通常のＬＤＤ構造の低濃度不純物領域１０９,１０９とチャネル領域１０３との間にイントリンシック領域１１０,１１０を設けることにより、さらにリーク電流を低減している。
【００１８】
また、図８は図７に示す薄膜トランジスタの製造方法を示す工程図である。
【００１９】
まず、図８(a)に示すように、石英基板１０１上に、ＣＶＤ(化学気相成長)法により、ＳiＯx膜１０２を成膜し、さらに厚さ約５０ｎｍのａ−Ｓi：Ｈ薄膜を成膜する。その後、４５０℃、１時間の炉アニールを行った後、例えばエキシマレーザーアニールにより、ａ−Ｓi：Ｈ薄膜を溶融再結晶化させ、Ｐoly−Ｓi薄膜を形成する。そして、Ｐoly−Ｓi薄膜をパターニングして素子領域である半導体薄膜１０３を形成する。このとき、チャネル領域は真性状態(イントリンシック)のまま用いるか、または必要に応じてＰ型(ボロン)の不純物をドープして閾値電圧を予め制御しておく。
【００２０】
次に、図８(b)に示すように、ＣＶＤ法により、ゲート絶縁膜１０４を成膜した後、ゲート酸化膜１０５としてＳiＯx膜を約１００ｎｍの厚みで成膜する。
【００２１】
次に、図８(c)に示すように、リンをドーピングしたａ−Ｓi薄膜を４００ｎｍの厚みで成膜する。次に、フォトリソグラフィにより、レジスト１０６をパターニングした後に、上記ａ−Ｓi薄膜を例えばＣＤＥ(化学的ドライエッチング)法により、θ１＝２５°の角度が付くようにエッチングを行うことによりゲート電極１０７aを形成する。
【００２２】
次に、図８(d)に示すように、イオン注入法により、Ｐ+イオンを１×１０15／ｃｍ2、１００ｋｅｖ注入する。これにより、ゲート電極１０７aがない領域は、Ｐ+イオンがヘビードープされて高濃度不純物領域１０８になり、ゲートテーパ端部は、Ｐ+イオンがライトリィドープされて低濃度不純物領域１０９になり、ゲート電極１０７aの膜厚が２１５ｎｍ以上あるテーパ部直下の領域は、イントリンシック領域１１０のままとなって、ＬＤＤ構造をもつ薄膜トランジスタが得られる。
【００２３】
次に、図８(e)に示すように、ＲＩＥ(反応性イオンエッチング)法により、θ２＝８７°のテーパ角でゲート電極１０７a(図８(d)に示す)を再度エッチングし、ゲート電極１０７bを形成する。
【００２４】
次に、図８(f)に示すように、レジスト１０６(図８(e)に示す)の剥離を行った後、ＣＶＤ法により厚さ４００ｎｍの層間絶縁膜１１１を成膜する。
【００２５】
次に、図８(g)に示すように、エキシマレーザアニールにより注入不純物の活性化を行う。
【００２６】
次に、図８(h)に示すように、ソース・ドレイン領域１０８,１０８上にコンタクトホールＨ,Ｈを開口する。
【００２７】
そして、図８(i)に示すように、スパッタ法により、金属アルミニウムを約６００ｎｍの厚みで成膜し、所定の形状にパターニングしてソース・ドレイン電極１１２,１１２を形成する。
【００２８】
【発明が解決しようとする課題】
ところで、図４に示す薄膜トランジスタでは、オン電流の減少をとどめて、リーク電流の低減が図れるものの、ＬＤＤ領域が低濃度不純物領域(ｎ-)のみで構成されているため、低濃度不純物領域(ｎ-)とイントリンシック領域(ｉ)を組み合わせた図７に示す薄膜トランジスタに比べるとリーク電流は大きく、リーク電流を低減する効果が十分でないという欠点がある。一方、図７に示す薄膜トランジスタでは、リーク電流は小さいものの、チャネル領域(ｐ)と低濃度不純物領域(ｎ-)の間に高抵抗なイントリンシック領域(ｉ)があるため、オン電流が小さいという欠点がある。すなわち、不純物濃度を高くすると、オン電流は高くなるがリーク電流は増大してしまい、逆に不純物濃度を低くすると、リーク電流は低下するがオン電流も低下し、低濃度不純物濃度に対してリーク電流とオン電流はトレードオフの関係にある。
【００２９】
そこで、この発明の目的は、リーク電流を低減しつつオン電流を大きくできる薄膜トランジスタの製造方法を提供することにある。
【００３０】
【課題を解決するための手段】
上記目的を達成するため、この発明の薄膜トランジスタの製造方法は、半導体薄膜上に絶縁膜を介してゲート電極が形成され、上記半導体薄膜にゲート電極下のチャネル領域を挟んでソース領域とドレイン領域が形成されている薄膜トランジスタにおいて、上記ソース領域 , ドレイン領域は、上記チャネル領域から離れる方向に向って順に配置された第１の低濃度不純物領域 , 第２の低濃度不純物領域および高濃度不純物領域からなり、上記第１の低濃度不純物領域 , 第２の低濃度不純物領域および高濃度不純物領域は、上記第１の低濃度不純物領域 , 第２の低濃度不純物領域および高濃度不純物領域の順にキャリア濃度が濃くなっている薄膜トランジスタの製造方法であって、絶縁性基板上に半導体薄膜を形成する工程と、上記半導体薄膜の中央部に第１の導電種の不純物を導入する第１不純物導入工程と、上記第１不純物導入工程で上記第１の導電種を導入した上記半導体薄膜の中央部のさらに内側中央の領域上にゲート電極を形成する工程と、上記半導体薄膜の上記ゲート電極に対向する領域以外の領域に上記ゲート電極をマスクとして第２の導電種の不純物を導入する第２不純物導入工程と、上記第２不純物導入工程の後、上記第１不純物導入工程で上記第１の導電種の不純物を導入した領域を除く他の領域のうちの両端側の所定領域に第２の導電種の不純物を導入する第３不純物導入工程とを有し、上記第１の低濃度不純 物領域 , 第２の低濃度不純物領域および高濃度不純物領域の多数キャリアの種類が同じになるようにしたことを特徴としている。
【００３１】
上記薄膜トランジスタの製造方法によれば、絶縁性基板上に半導体薄膜を形成した後、第１不純物導入工程で半導体薄膜の中央部に第１の導電種の不純物を導入する。次に、上記第１不純物導入工程で上記第１の導電種を導入した上記半導体薄膜の中央部のさらに内側中央の領域上にゲート電極を形成した後、第２不純物導入工程で上記半導体薄膜のゲート電極に対向する領域以外の領域にゲート電極をマスクとして第２の導電種の不純物を導入する。そして、上記第２不純物導入工程の後の第３不純物導入工程で、上記第１不純物導入工程で第１の導電種の不純物を導入した領域を除く他の領域のうちの両端側の所定領域に第２の導電種の不純物を導入する。上記各不純物導入工程では、上記第１の低濃度不純物領域 , 第２の低濃度不純物領域および高濃度不純物領域の多数キャリアの種類が同じになるように、不純物の導電種と注入量を決定する。こうして、ＬＤＤ領域が２つの第１ , 第２低濃度不純物領域からなる薄膜トランジスタ構造を採用することによって、リーク電流を低減しつつオン電流を大きくできる薄膜トランジスタを実現できる。
【００３２】
また、一実施形態の薄膜トランジスタの製造方法は、上記ソース領域の上記第１の低濃度不純物領域の長さと上記ドレイン領域の上記第１の低濃度不純物領域の長さとが略等しくなるようにしたことを特徴としている。
【００３３】
上記実施形態の薄膜トランジスタの製造方法によれば、上記ソース領域の第１の低濃度不純物領域の長さとドレイン領域の第１の低濃度不純物領域の長さとを略等しくすることによって、対称な特性が得られるので、アクティブマトリクス型液晶ディスプレイのスイッチング素子である薄膜トランジスタを介して充放電する場合に表示性能を向上できる。
【００３４】
また、一実施形態の薄膜トランジスタの製造方法は、上記ソース領域の上記第２の低濃度不純物領域の長さと上記ドレイン領域の上記第２の低濃度不純物領域の長さとが略等しくなるようにしたことを特徴としている。
【００３５】
上記実施形態の薄膜トランジスタの製造方法によれば、上記ソース領域の第２の低濃度不純物領域の長さとドレイン領域の第２の低濃度不純物領域の長さとを略等しくすることによって、対称な特性が得られるので、アクティブマトリクス型液晶ディスプレイのスイッチング素子である薄膜トランジスタを介して充放電する場合に表示性能を向上できる。
【００３６】
【００３７】
【００３８】
【発明の実施の形態】
以下、この発明の薄膜トランジスタの製造方法を図示の実施の形態により詳細に説明する。
【００３９】
図１はこの発明の実施の一形態の薄膜トランジスタの断面図であり、１は石英基板、２は上記石英基板１上に形成された半導体薄膜、３は上記半導体薄膜２を覆うゲート絶縁膜、４は上記ゲート絶縁膜３上に形成されたゲート電極である。上記半導体薄膜２は、ゲート電極４に対向するチャネル領域５と、上記チャネル領域５の両端外側に設けられた第１の低濃度不純物領域６Ａ,６Ｂと、上記第１の低濃度不純物領域６Ａ,６Ｂの外側に設けられた第２の低濃度不純物領域７Ａ,７Ｂと、上記第２の低濃度不純物領域７Ａ,７Ｂの外側に設けられた高濃度不純物領域８Ａ,８Ｂとからなる。
【００４０】
上記ＬＤＤ構造の薄膜トランジスタでは、ソース領域,ドレイン領域をチャネル領域から離れる方向に向って順に配置された第１の低濃度不純物領域６Ａ,６Ｂと第２の低濃度不純物領域７Ａ,７Ｂと高濃度不純物領域８Ａ,８Ｂで構成し、第１の低濃度不純物領域６Ａ,６Ｂと第２の低濃度不純物領域７Ａ,７Ｂと高濃度不純物領域８Ａ,８Ｂの多数キャリアの種類を同じとし、チャネル領域５のみ異なる種類としている(キャリアの種類：ｎタイプ(電子)とｐタイプ(正孔))。
【００４１】
また、多数キャリア濃度は、第１の低濃度不純物領域６Ａ,６Ｂ、第２の低濃度不純物領域７Ａ,７Ｂ、高濃度不純物領域８Ａ,８Ｂの順に濃くなるようにする。
【００４２】
例えば、ｎチャネル型薄膜トランジスタの場合、この実施形態の薄膜トランジスタでは、第１の低濃度不純物領域(ｎ--)６Ａ,６Ｂと第２の低濃度不純物領域(ｎ-)７Ａ,７Ｂの２段にできるので、よりゆるやかな不純物濃度分布が実現でき、したがって電界集中が小さくリーク電流が低減することができる。また、上記薄膜トランジスタでは、イントリンシック領域(ｉ)の代わりに、キャリア数が多く低抵抗な第２の低濃度不純物領域(ｎ-)７Ａ,７Ｂが存在するため、オン電流Ｉonを増大させることができる。
【００４３】
図２,図３は上記薄膜トランジスタの製造方法を示す工程図であり、以下、図２,図３に従って薄膜トランジスタの製造方法を説明する。なお、この薄膜トランジスタはｎチャネル型とする。
【００４４】
まず、図２(a)に示すように、石英基板１上に、ＬＰＣＶＤ法で厚さ約４５ｎｍのα−Ｓi薄膜２ａを成膜する。このときの原料ガスにＳi2Ｈ6を用いる。なお、上記α−Ｓi薄膜は、プラズマＣＶＤ法で１５０〜２５０℃程度の温度で成膜してもよい。次に、窒素雰囲気中で６００℃程度,２４時間の炉アニールでＰoly−Ｓi薄膜を大粒径化する。また、ＬＰＣＶＤ法でＰoly−Ｓi薄膜を成膜してもよい。必要ならば、さらにＳiイオンをイオン注入して一旦非晶質化させ、次に、６００℃程度の炉アニールでＰoly−Ｓi薄膜を大粒径化する。さらにレーザーアニールを施して結晶性を改善してもよい。
【００４５】
次に、図２(b)に示すように、Ｐoly−Ｓi薄膜を素子領域にパターニングして半導体薄膜２を形成する。
【００４６】
次に、図２(c)に示すように、フォトレジストをマスク２０として、Ｂ+イオンを１×１０11〜５×１０12ｃｍ-2程度のドーズ量でイオン注入Ａをする(第１不純物導入工程)。
【００４７】
次に、図２(d)に示すように、マスク２０を除去した後、ＨＴＯ(High Temperture Oxide)を約８０ｎｍの厚みに成膜してゲート絶縁膜３を形成する。なお、このゲート絶縁膜は、酸化により形成してもよい。
【００４８】
次に、図２(e)に示すように、ＬＰＣＶＤ法で厚さ４００ｎｍのＰoly−Ｓi薄膜を成膜した後、塩化ホスホリルＰＯＣｌ3ガスから燐をドーピングし、低抵抗Ｐoly−Ｓi薄膜を形成する。所定のパターニングを施してゲート電極４を形成する。このとき、ゲート電極４下のチャネル長を１.５μｍとし、チャネル幅を１μｍとし、ゲート電極４の外側のイオン注入Ａの領域の長さを０.７５μｍとする。
【００４９】
次に、図２(f)に示すように、ゲート電極４をマスクとしてセルフアライメントでイオン注入Ｂをする(第２不純物導入工程)。このｎチャネル型薄膜トランジスタの場合は、Ｐ+イオンを５×１０12〜５×１０13ｃｍ-2程度のドーズ量で注入する。なお、Ｐ+イオンの代わりにＡs+イオンでもよい。
【００５０】
次に、図３(a)に示すように、ゲート電極４の側面から長さ１.５μｍ、幅１μｍの領域をＬＤＤ領域として残すようにレジスト３０を形成する。このレジスト３０をマスクとしてイオン注入Ｃを行う(第３不純物導入工程)。このとき、Ｐ+イオンを５×１０14〜５×１０15ｃｍ-2のドーズ量で注入し、高濃度不純物領域８Ａ,８Ｂを形成する。これによって、第２の低濃度不純物領域７Ａ,７Ｂが形成される。上記ゲート電極４の外側のイオン注入Ｃの領域までのＬＤＤ領域(６Ａ,６Ｂ,７Ａ,７Ｂ)の長さを１.５μｍとする。
【００５１】
次に、図３(b)に示すように、常圧ＣＶＤ法でＢＰＳＧ(ホウ素・リン・シリケート・ガラス)膜１０を６００ｎｍの厚みで成膜する。続いて、窒素雰囲気中で９５０℃,３０分間のアニールを施し、注入不純物の活性化を行う。そして、ソース領域の高濃度不純物領域８Ａ上およびドレイン領域の高濃度不純物領域８Ｂ上に第１コンタクトホール１１,１１を開口する。その後、ＡlＳiを約６００ｎｍの厚みで成膜し、所定の形状にパターニングしてソース電極１２Ａ,ドレイン電極１２Ｂを形成する。
【００５２】
次に、図３(c)に示すように、プラズマＣＶＤ法で厚さ約２００ｎｍのＰ−ＳiＮＯ膜１３を成膜し、さらに厚さ約７００ｎｍのＰ−ＳiＯ膜１４を成膜した後、アニールを施し、Ｐ−ＳiＮＯ膜１４中の水素をＰoly−Ｓi薄膜である半導体薄膜２中に拡散させて水素化する。
【００５３】
次に、ドレイン電極１２Ｂ上に第２コンタクトホール１５を開口し、ＩＴＯ等からなる透明電極を約１５０ｎｍの厚みで形成し、所定の形状にパターニングして、透明電極１６を形成する。
【００５４】
このように、上記薄膜トランジスタの構造は、次の以下の３つの注入の組み合わせによって実現される(注入Ａは第１不純物導入工程、注入Ｂは第２不純物導入工程、注入Ｃは第３不純物導入工程)。
【００５５】
注入Ａ：ゲート電極の形成前の閾値電圧制御用のイオン注入
注入Ｂ：ゲート電極の形成後の低濃度イオン注入
注入Ｃ：ゲート電極の形成後の高濃度イオン注入
また、表１は、ｎチャネル型薄膜トランジスタの場合の注入領域と注入イオンの組み合わせについて示している(○は注入有りを表す)。
【表１】
なお、ｐチャネル型薄膜トランジスタの場合は、上記表１で、Ｂ+(またはＢＦ2 +)とＰ+(またはＡs+)を入れ替えればよい。
【００５７】
そして、第１の低濃度不純物領域６Ａ,６Ｂと第２の低濃度不純物領域７Ａ,７Ｂと高濃度不純物領域８Ａ,８Ｂの順にキャリア濃度が濃くなるようにするため、注入量は、
注入量Ａ：１×１０11〜５×１０12ｃｍ-2、
注入量Ｂ：５×１０12〜５×１０13ｃｍ-2、
注入量Ｃ：５×１０14〜５×１０15ｃｍ-2
の範囲内で注入Ａ＜注入Ｂ＜注入Ｃの条件を満足させる。
【００５８】
上記薄膜トランジスタの製造方法において、第１の低濃度不純物領域６Ａ,６Ｂの長さをそれぞれL1s,L1dとし、第２の低濃度不純物領域７Ａ,７Ｂの長さをそれぞれL2s,L2dとすると、
L1s＝L1d または L2s＝L2d
の少なくとも一方を満足させることが望ましい。これにより、アクティブマトリクス型液晶ディスプレイのように、スイッチング素子である薄膜トランジスタを介して充放電する場合すなわち双方向で使用する場合、薄膜トランジスタの特性が対称となるので、表示品位やコントラスト等の表示性能が向上する。
【００５９】
【発明の効果】
以上より明らかなように、この発明の薄膜トランジスタの製造方法によれば、ソース領域およびドレイン領域を第１,第２の低濃度不純物領域を含む３段階に不純物濃度を変えることによって、従来のＬＤＤ構造に比べ、サイズを拡大することなく、リーク電流の低減とオン電流の増大を同時に実現することができる。今後のＨＤＴＶ(High Definition TeleVision；高精細テレビ)対応等の超高精細液晶ディスプレイのように、画素面積の微細化や画素数の増大が進むにつれ、この発明は、パネルの高表示品位化,高コントラスト化を実現する上で、益々、より顕著な効果が得られる。
【図面の簡単な説明】
【図１】図１はこの発明の実施の一形態の薄膜トランジスタの断面図である。
【図２】図２は上記薄膜トランジスタの製造方法を示す工程図である。
【図３】図３は図２に続く上記薄膜トランジスタの製造方法を示す工程図である。
【図４】図４は従来の薄膜トランジスタの断面図である。
【図５】図５は上記薄膜トランジスタの製造方法を示す工程図である。
【図６】図６は上記薄膜トランジスタの他の製造方法を示す工程図である。
【図７】図７は従来の他の薄膜トランジスタの断面図である。
【図８】図８は上記薄膜トランジスタの製造方法を示す工程図である。
【符号の説明】
１…石英基板、
２…半導体薄膜、
３…ゲート絶縁膜、
４…ゲート電極、
５…チャネル領域、
６Ａ,６Ｂ…第１の低濃度不純物領域、
７Ａ,７Ｂ…第２の低濃度不純物領域、
８Ａ,８Ｂ…高濃度不純物領域、
１０…層間絶縁膜、
１１…第１コンタクトホール、
１２Ａ…ソース電極、
１２Ｂ…ドレイン電極、
１３…Ｐ−ＳiＮＯ膜、
１４…Ｐ−ＳiＯ膜、
１５…第２コンタクトホール。
Claims (3)
- 半導体薄膜上に絶縁膜を介してゲート電極が形成され、上記半導体薄膜にゲート電極下のチャネル領域を挟んでソース領域とドレイン領域が形成されている薄膜トランジスタにおいて、上記ソース領域 , ドレイン領域は、上記チャネル領域から離れる方向に向って順に配置された第１の低濃度不純物領域 , 第２の低濃度不純物領域および高濃度不純物領域からなり、上記第１の低濃度不純物領域 , 第２の低濃度不純物領域および高濃度不純物領域は、上記第１の低濃度不純物領域 , 第２の低濃度不純物領域および高濃度不純物領域の順にキャリア濃度が濃くなっている薄膜トランジスタの製造方法であって、
絶縁性基板上に半導体薄膜を形成する工程と、
上記半導体薄膜の中央部に第１の導電種の不純物を導入する第１不純物導入工程と、
上記第１不純物導入工程で上記第１の導電種を導入した上記半導体薄膜の中央部のさらに内側中央の領域上にゲート電極を形成する工程と、
上記半導体薄膜の上記ゲート電極に対向する領域以外の領域に上記ゲート電極をマスクとして第２の導電種の不純物を導入する第２不純物導入工程と、
上記第２不純物導入工程の後、上記第１不純物導入工程で上記第１の導電種の不純物を導入した領域を除く他の領域のうちの両端側の所定領域に第２の導電種の不純物を導入する第３不純物導入工程とを有し、
上記第１,第２,第３不純物導入工程により上記第１の低濃度不純物領域,第２の低濃度不純物領域および高濃度不純物領域の多数キャリアの種類が同じになるようにしたことを特徴とする薄膜トランジスタの製造方法。 - 請求項１に記載の薄膜トランジスタの製造方法において、
上記ソース領域の上記第１の低濃度不純物領域の長さと上記ドレイン領域の上記第１の低濃度不純物領域の長さとが略等しくなるようにしたことを特徴とする薄膜トランジスタの製造方法。 - 請求項１または２に記載の薄膜トランジスタの製造方法において、
上記ソース領域の上記第２の低濃度不純物領域の長さと上記ドレイン領域の上記第２の低濃度不純物領域の長さとが略等しくなるようにしたことを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000388774A JP3567130B2 (ja) | 2000-12-21 | 2000-12-21 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000388774A JP3567130B2 (ja) | 2000-12-21 | 2000-12-21 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002190597A JP2002190597A (ja) | 2002-07-05 |
| JP3567130B2 true JP3567130B2 (ja) | 2004-09-22 |
Family
ID=18855452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000388774A Expired - Fee Related JP3567130B2 (ja) | 2000-12-21 | 2000-12-21 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3567130B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4722391B2 (ja) * | 2003-12-04 | 2011-07-13 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの製造方法 |
| JP5422945B2 (ja) | 2008-09-01 | 2014-02-19 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法および電気光学装置の製造方法 |
| US8754418B2 (en) * | 2010-05-18 | 2014-06-17 | Sharp Kabushiki Kaisha | Semiconductor device, and method for producing same |
| JP7333162B2 (ja) * | 2018-03-07 | 2023-08-24 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2000
- 2000-12-21 JP JP2000388774A patent/JP3567130B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002190597A (ja) | 2002-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767930A (en) | Active-matrix liquid crystal display and fabrication method thereof | |
| JP2731056B2 (ja) | 薄膜トランジスタの製造方法 | |
| WO1994000882A1 (en) | Thin film transistor, solid-state device, display device, and method for manufacturing thin film transistor | |
| US5904508A (en) | Semiconductor device and a method of manufacturing the same | |
| US7196375B2 (en) | High-voltage MOS transistor | |
| JPH0645603A (ja) | Ｍｏｓ型薄膜トランジスタ | |
| KR100199064B1 (ko) | 박막 트랜지스터 제조방법 | |
| US5903013A (en) | Thin film transistor and method of manufacturing the same | |
| JP2004040108A (ja) | Ｌｄｄ構造を有する薄膜トランジスタとその製造方法 | |
| JP2002185008A (ja) | 薄膜トランジスタ | |
| JP3567130B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10154814A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2006505121A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| KR100815894B1 (ko) | Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법 | |
| KR100265526B1 (ko) | 반도체 장치의 제조방법 | |
| JP2001345448A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JPH0147016B2 (ja) | ||
| JPH0590589A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2001274403A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3345756B2 (ja) | 半導体装置の製造方法 | |
| JP3325356B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100493378B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조 방법 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP3417402B2 (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3567130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |