JP7333162B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP7333162B2 JP7333162B2 JP2018040389A JP2018040389A JP7333162B2 JP 7333162 B2 JP7333162 B2 JP 7333162B2 JP 2018040389 A JP2018040389 A JP 2018040389A JP 2018040389 A JP2018040389 A JP 2018040389A JP 7333162 B2 JP7333162 B2 JP 7333162B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- drain
- source
- insulating film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010408 film Substances 0.000 claims description 114
- 239000010410 layer Substances 0.000 claims description 81
- 239000004065 semiconductor Substances 0.000 claims description 51
- 239000004973 liquid crystal related substance Substances 0.000 claims description 33
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 27
- 229910052796 boron Inorganic materials 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 14
- 238000003860 storage Methods 0.000 description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 239000000969 carrier Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 9
- 239000002344 surface layer Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 229910017107 AlOx Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- OWOMRZKBDFBMHP-UHFFFAOYSA-N zinc antimony(3+) oxygen(2-) Chemical compound [O--].[Zn++].[Sb+3] OWOMRZKBDFBMHP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
本発明は薄膜トランジスタおよび薄膜トランジスタを用いた、液晶表示装置あるいは有機ＥＬ表示装置等の表示装置に関する。
有機ＥＬ表示装置は画素毎にスイッチング素子としての第１のＴＦＴ（薄膜トランジスタ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ 以後ＴＦＴという）を配置してデータ信号の取り込みを制御し、駆動素子としての第２のＴＦＴによって発光素子への電流の制御をおこなっている。また、駆動回路をＴＦＴによって構成する場合もある。
液晶表示装置では画素毎にスイッチング素子としてＴＦＴを配置し、データ信号の取り込みを制御している。また、駆動回路をＴＦＴによって構成する場合もある。
したがって、ＴＦＴのドレイン電圧とドレイン電流の関係は、有機ＥＬ表示装置や液晶表示装置の表示特性に対して直接影響を与える。
特許文献１には、ＴＦＴのチャネル領域におけるエッジ部を高抵抗にすることによって、平面で視た場合のチャネルエッジを流れる電流を抑制し、Ｉｄｓ特性が不規則になることを防止する構成が記載されている。特許文献１では、特にＩｄ－Ｖｇｓ特性において、スレッショルド電圧の、ばらつきを対策するものである。
ＴＦＴの動作において、Ｖｄｓ(ソース―ドレイン電圧、以後Ｖｄという)が高くなると、チャネルとドレインとの境界で高電界となり、絶縁破壊を起こす。これを防止するために、チャネルとドレインの間にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成する。
しかし、チャネル長が短くなる、あるいは、Ｖｄがさらに高くなると、チャネルとＬＤＤ領域の間にホットキャリアが発生し、Ｖｄ－Ｉｄ特性において、Ｖｄの高電圧側において、電流が増加する現象が生ずる。これをＫｉｎｋと称している。
しかし、このＫｉｎｋは、高いＶｄで駆動するうちに、低下する。つまり、初期と動作中で特性が変動することになり、表示装置の表示品質の経時変化が生じてしまう。エージングによって、Ｋｉｎｋ電流を低減することができるが、一定以上の熱が加わると、また、Ｋｉｎｋ電流が回復するという現象を生ずる。Ｋｉｎｋ電流を抑制するために、チャネル抵抗を上げると、Ｖｄが低い状態におけるドレイン電流も低下する。
本発明の課題は、チャネル抵抗を大きくすることなく、Ｋｉｎｋ現象を抑制し、長期間動作後においても安定した品質の表示を行うことが出来る表示装置を実現することである。
本発明は上記課題を克服するものであり、主な具体的な手段は次のとおりである。
（１）ポリシリコンによる半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成された薄膜トランジスタ（ＴＦＴ）を有する画素が複数形成された表示装置であって、前記ＴＦＴを覆って層間絶縁膜が形成され、前記半導体層は、チャネル、ｎ＋であるドレイン、ｎ＋であるソース、前記チャネルと前記ドレインの間、及び、前記チャネルと前記ソースの間に、ドープ量が前記ドレインおよび前記ソースよりも少ないｎ－であるＬＤＤ領域が形成され、前記チャネルと前記ドレインの間に形成されるＬＤＤ領域の前記ゲート絶縁膜に接する側には、マイナス電荷が存在することを特徴とする表示装置。
（２）ポリシリコンによる半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成された薄膜トランジスタ（ＴＦＴ）を有する画素が複数形成された表示装置であって、前記ＴＦＴを覆って層間絶縁膜が形成され、前記半導体層は、チャネル、ｎ＋であるドレイン、ｎ＋であるソース、前記チャネルと前記ドレインの間、及び、前記チャネルと前記ソースの間に、ドープ量が前記ドレインおよび前記ソースよりも少ないｎ－であるＬＤＤ領域が形成され、前記チャネルと前記ドレインの間に形成されるＬＤＤ領域の上には、前記層間絶縁膜を介して、前記ソースと接続するソース電極から分岐した疑似ゲートが存在することを特徴とする表示装置。
（３）ポリシリコンによる半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成された薄膜トランジスタ（ＴＦＴ）を有する画素が複数形成された表示装置であって、前記ＴＦＴを覆って層間絶縁膜が形成され、前記半導体層は、チャネル、ｎ＋であるドレイン、ｎ＋であるソース、前記チャネルと前記ドレインの間、及び、前記チャネルと前記ソースの間に、ドープ量が前記ドレインおよび前記ソースよりも少ないｎ－であるＬＤＤ領域が形成され、前記ソースにはソース電極が接続し、前記ドレインにはドレイン電極が接続し、前記チャネルと前記ドレインの間に形成されるＬＤＤ領域の上には、前記層間絶縁膜を介して、前記ソース電極とは独立に、疑似ゲートが存在し、前記疑似ゲートには、前記ドレインに印加される電圧よりも低い電圧が印加されることを特徴とする表示装置。
以下に実施例によって本発明を詳細に説明する。まず、有機ＥＬ表示装置を例にとって本発明を説明し、その後、液晶表示装置について本発明を説明する。ＴＦＴのドレインとソースは電流の向きによって定義される。液晶表示装置では、ＴＦＴに印加される電圧が一定周期で入れ替わるので、この周期によって、ドレインとソースが入れ替わる。一方、有機ＥＬ表示装置では、ＴＦＴのドレインとソース間には直流が印加される。本明細書では、有機ＥＬ表示装置のように直流で動作する場合は、低電圧側をソースと称し、高電圧側をドレインと称する。
図１は本発明が適用される有機ＥＬ表示装置の平面図である。図１の有機ＥＬ表示装置は、表示領域１０と端子領域３０が存在している。表示領域１０には横方向（ｘ方向）に走査線１１が延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在して横方向に配列している。そして、電源線１３が縦方向に延在し、横方向に配列している。走査線１１と、映像信号線１２または電源線１３で囲まれた領域に画素１４が形成されている。
図１において、表示領域１０以外の部分に端子領域３０が形成され、端子領域３０にはドライバＩＣ３１が搭載されている。映像信号はドライバＩＣ３１においてアレンジされ、表示領域１０に供給される。また、端子領域３０には、有機ＥＬ表示装置に電源や信号を供給するためのフレキシブル配線基板３２が接続している。
図１において、表示領域１０の両側には走査線駆動回路２０が形成されている。また、表示領域１０の上側（ｙ方向上側）には、電流供給領域２１が形成されている。電流は端子領域３０に接続しているフレキシブル配線基板３１から電流バスラインに供給され、電流バスラインは、表示領域１０の上側（ｙ方向の上側）の電流供給領域２１に配線される。そして、電流は、電流供給領域２１から電源線１３によって各画素１４に供給される。表示領域１０の下側に配線が集中することを回避するためである。
図２は画素の構成を示す等価回路である。図２において、走査線１１、映像信号線１２、電源線１３で囲まれた領域に画素１４が形成されている。図２において、カソード線が横方向に延在しているが、これは等価回路上の表現であって、実際の製品では、カソードは表示領域全面に平面状に存在している。画素内には、有機ＥＬ層で形成される有機ＥＬ素子ＥＬと、これを駆動する駆動ＴＦＴ（Ｔ２）が直列に接続している。駆動ＴＦＴ（Ｔ２）のゲートとドレインの間には蓄積容量Ｃｓが配置している。蓄積容量Ｃｓの電位にしたがって、駆動ＴＦＴ（Ｔ２）から有機ＥＬ素子（ＥＬ）に電流が供給される。
図２において、選択ＴＦＴ（Ｔ１）のゲートに走査線１１が接続し、走査線１１のＯＮ、ＯＦＦ信号にしたがって、Ｔ１が開閉される。Ｔ１がＯＮになると、映像信号線１２から映像信号が供給され、映像信号によって蓄積容量Ｃｓに電荷が蓄積され、蓄積容量Ｃｓの電位によって、駆動ＴＦＴ（Ｔ２）が駆動され、有機ＥＬ素子（ＥＬ）に電流が流れる。
図２において、選択ＴＦＴ（Ｔ１）、駆動ＴＦＴ（Ｔ２）のいずれのＶｄ－Ｉｄ特性が変動した場合でも、画像の再現性に問題を生ずる。特に、駆動ＴＦＴの特性変動は、画像の表示特性に直接影響する。
図３は、図２に対応する画素部の平面図である。図３において、走査線１１が横方向に延在し、映像信号線１２と電源線１３が縦方向に延在している。走査線１１、映像信号線１２、電源線１３で囲まれた領域が画素になっている。あるいは、走査線１１と映像信号線１２とで囲まれた領域が画素になっているということも出来る。映像信号線１２と接続する半導体層１０２が走査線１１と交差する部分に選択ＴＦＴ（Ｔ１）が形成されている。
電源線１３と接続する半導体層１０２が蓄積容量Ｃｓを構成する一方の電極と交差する部分において駆動ＴＦＴ（Ｔ２）が形成される。蓄積容量Ｃｓの他方の電極、つまり、導電性が付与された半導体層はスルーホール１３０において、アノードと接続する。なお、カソードは各画素共通に表示領域全面に平面状に形成されているので、図３では特に図示されていない。
図４は、有機ＥＬ表示装置の表示領域の断面図である。図４において、ＴＦＴ基板１００は、ガラスで形成される場合もあるし、ポリイミド等の樹脂で形成される場合もある。樹脂基板とする場合、ＴＦＴ基板１００の厚さを１０μｍ乃至２０μｍとすることが出来るので、フレキシブル表示装置とすることが出来る。また、ガラス基板の場合も、厚さが０．２ｍｍ以下とすると、フレキシブルに湾曲させることが出来る。
ＴＦＴ基板１００の上に下地膜１０１が形成されている。下地膜１０１は酸化シリコン（以後ＳｉＯという）膜と、窒化シリコン（以後ＳｉＮという）膜等の積層膜で形成され、ＴＦＴ基板１００からの不純物が半導体層１０２を汚染することを防止する。なお、水分等に対するバリア特性をより確実にするために、さらにＡｌＯｘ膜が下地膜として形成される場合もある。
下地膜１０１の上にＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を構成する半導体層１０２が形成される。半導体層１０２は当初はＣＶＤによってａ-Ｓｉを形成し、その後、エキシマレーザを照射してＰｏｌｙ-Ｓｉに変換したものである。以後、このようなポリシリコンをＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉ）と呼ぶこともある。半導体層１０２を覆って、ゲート絶縁膜１０３が形成される。ゲート絶縁膜１０３は、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）を原料として、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成したＳｉＯ膜である。
ゲート絶縁膜１０３の上に、ゲート電極１０４が形成される。その後、ゲート電極１０４よりも若干面積の大きなマスクを用いてリン（Ｐ）をイオンインプランテーションすることによって、ｎ＋領域を形成する。すなわち、ドレイン１０２１及びソース１０２２を形成する。
その後、ゲート電極をマスクにして、ドレイン１０２１あるいはソース１０２２よりも少ない量のリン（Ｐ）をイオンインプランテーションによってドープし、チャネルとソース１０２２あるいはドレイン１０２１との間にｎ－領域、すなわち、ＬＤＤ領域を形成する。特に、チャネルとドレイン１０２１との境界における絶縁破壊を防止するためである。
ゲート電極１０４を覆って層間絶縁膜１０５がＳｉＮ等によって形成される。層間絶縁膜１０５およびゲート絶縁膜１０４にスルーホール１２１、１２２を形成し、ドレイン電極１０６および、ソース電極１０７を接続する。ドレイン電極１０６およびソース電極１０７を覆って有機パッシベーション膜１０８が形成される。有機パッシベーション膜１０８の材料としては、ポリイミド、アクリル等が使用される。有機パッシベーション膜１０８は感光性の樹脂で形成される。感光性の樹脂は、露光された部分が現像液に溶解するものであり、レジストを用いずに、スルーホール等の形成を行うことが出来る。
その後、有機パッシベーション膜１０８の上に反射電極１０９を形成する。反射電極１０９は、有機パッシベーション膜１０８に形成されたスルーホールを介してソース電極１０７と接続する。反射電極１０９は例えば、Ａｌ合金あるいはＡｇで形成される。
反射電極１０９の上にはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等でアノード１１０が形成されている。その後、アクリル等の有機材料によってバンク１１１が形成される。バンク１１１は、後で形成される有機ＥＬ膜１１２が段切れを生ずることを防止する、あるいは、画素間を区画する、等の役割を有している。バンク１１１に形成されたスルーホール内に有機ＥＬ層１１２を形成する。有機ＥＬ層１１２は、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層等の複数層から形成される。
その後、陰極１１３を透明導電膜である、ＩＴＯ、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＡＺＯ（Ａｎｔｉｍｏｎｙ Ｚｉｎｃ Ｏｘｉｄｅ）等のいずれかによって形成する。陰極１１３は表示領域全面に共通に形成される。陰極１１３は金属薄膜によって形成される場合もある。光透過率と電気抵抗の兼ね合いで決められる。
陰極１１３を覆って、ＳｉＮ、ＳｉＯ等によって保護膜１１４がＣＶＤ等によって形成される。バリア特性をより確実にするために、さらに、ＡｌＯｘ膜が形成される場合もある。ＡｌＯｘ膜はスパッタリングによって形成される。つまり、保護膜は、ＳｉＮ、ＳｉＯ、ＡｌＯｘの積層膜で形成される場合もある。
図４において、円偏光板１１６が粘着材１１５を介して、保護膜１１４の上に貼り付けられる。有機ＥＬ表示装置は、反射電極１０９を有しているので、外光が反射し、画面が視づらくなる。円偏光板１１６は、外光の反射を抑制して、視認性を向上する。
図５は、Ｋｉｎｋ現象を示すグラフである。図５のグラフにおいて、横軸はドレイン電圧（Ｖｄ）、縦軸はドレイン電流（Ｉｄ）である。測定回路、及び定義は、グラフの下に示す等価回路のとおりである。
図５において、ドレイン電圧（Ｖｄ）を上げるとともに、ドレイン電流（Ｉｄ）は増加する。図５において、２，５Ｖ程度からＶｄ－Ｉｄ特性はなだらかな傾斜をとるようになる。図５において、Ｖｄが９Ｖを過ぎたころから、ｎｏｒｍａｌ曲線とＫｉｎｋ現象を含む曲線とに分かれる。
Ｋｉｎｋ現象は、チャネルとドレインとの間の高電界によってホットキャリアが生成され、このホットキャリアの影響によって、電流が増大する現象である。Ｋｉｎｋ現象が製品寿命期間に安定して存在すればよいが、長時間動作中に徐々に電流が減少し、ｎｏｒｍａｌ曲線に近づく。
製品完成後、エージングを行うことによって、Ｋｉｎｋ現象を小さくすることができるが、製品がある温度以上に加熱されると、Ｋｉｎｋ現象が再び現れるという現象が生ずる。すなわち、Ｋｉｎｋ現象があると、Ｖｄ－Ｉｄ特性が安定しなくなる。画像の調整は、製品出荷前に行われるので、寿命期間中にＶｄ－Ｉｄ特性が変化すれば、画像の再現性が悪くなり、画質の劣化をもたらす。
Ｋｉｎｋ現象を抑制するために、チャネル抵抗を大きくすると、Ｖｄが低い場合の電流を小さくしてしまい、動作スピードを劣化させる。このように、従来は、Ｋｉｎｋ現象によって、製品寿命期間中に安定した画像再現性を得ることが困難であった。
本発明は、Ｋｉｎｋ現象を抑制して、長時間、画像を安定して再現することが出来る構成を与えるものである。図６は本発明の原理を示すＴＦＴ部分の断面図である。図６において下地膜の上にＬＴＰＳによる半導体層１０２が形成されている。半導体層１０２を覆ってゲート絶縁膜１０３が形成され、その上にゲート電極１０４が形成されている。ゲート電極１０４を覆って層間絶縁膜１０５が形成されている。
図６は、構成をわかり易くするために、ＮＴＳ（Ｎｏｔ Ｔｏ Ｓｃａｌｅ）となっている。図６において、半導体層１０２は例えば５０ｎｍ、ゲート絶縁膜１０３は例えば１００ｎｍである。
図６において、半導体層１０２のゲート電極１０４に対応する部分にチャネル１０２が形成されている。チャネル１０２の両側が、例えばリン（Ｐ）が軽くドープされ、ｎ－で形成されたＬＤＤ領域となっている。図６において、左側がソース１０２２、右側がドレイン１０２１となっている。以後ドレイン側のＬＤＤ領域をＬＤＤ領域１と言い、ソース側のＬＤＤ領域をＬＤＤ領域２という。
ＴＦＴを動作させると、半導体層１０２のチャネル２とドレイン側のＬＤＤ領域、すなわち、ＬＤＤ領域１との間に矢印に示すような高電界が形成され、この部分において、ホットキャリアが発生し、Ｋｉｎｋ現象を引き起こす。本発明は、ＬＤＤ領域１の上側に、図６にマイナスで示すような、固定のマイナス電荷を形成し、ＬＤＤ領域１側が高電界になることを抑え、Ｋｉｎｋ現象を抑制している。
本発明の特徴は、ゲート電極１４の下側ではなく、ＬＤＤ領域１の上部にマイナス電荷を形成することによって、ホットキャリア発生を抑制していることである。すなわち、ＬＤＤ領域１の表面にマイナス電荷を形成することによって、高電界を直接抑制するものである。以下に示す実施例１（本実施例）乃至実施例３は、図６に示すのと同様な効果を示す具体的構成を説明するものである。
図７は、本発明の実施例１の構成を示す断面図である。図７の基本構成は図６で説明したのと同じである。図７では、チャネル部分を除く半導体層１０２の上面付近に、表面層１０２５を形成している。表面層１０２５には例えば、ボロン（Ｂ）がイオンインプランテーションによって打ち込まれている。ボロン（Ｂ）をチャネルを除く半導体層１０２の表面にイオンインプランテーションによって打ち込むと、ボロン（Ｂ）は半導体層１０２に対してホールを供給するので、自身は固定のマイナス電荷になる。表面層１０２５は半導体層１０２の、チャネルを除く全域に形成されているが、効果を発揮するのは、ドレイン１０２１側のＬＤＤ領域、すなわち、ＬＤＤ領域１の表面部分である。表面層１０２５は半導体層１０２表面から５ｎｍ程度の範囲に形成され、そのアクセプタイオン濃度はＬＤＤ領域１領域のドナーイオン濃度と同等乃至１０倍程度が望ましく、ドレイン層１０２１表面上に形成された表面層１０２５が抵抗成分となり得る場合でも、ドレインコンタクトホール形成時のドライエッチングにて表面層１０２５が除去されて抵抗成分とはならない。
表面層１０２５の形成によって、チャネルとＬＤＤ領域１との境界に形成される高電界を緩和し、ホットキャリアの生成を抑制している。つまり、表面層１０２５の効果は特に、ドレイン電圧Ｖｄが大きい場合に効果があるものであり、ドレインＩｄが低い場合には影響はほとんどない。したがって、Ｋｉｎｋ現象のみを対策することが出来る。
図８乃至図１１に図７の構成を実現するプロセスを説明する。図８は、下地膜１０１の上にＬＴＰＳによる半導体層１０２を形成した状態を示す断面図である。ＬＴＰＳはまず、ａ-ＳｉをＣＶＤによって形成し、このａ-Ｓｉにエキシマレーザを照射することによってｐｏｌｙ－Ｓｉに変換する。その後、ＬＴＰＳである半導体層１０２をフォトリソグラフィによってパターニングしたものである。半導体層１０２の膜厚は例えば５０ｎｍである。
次に、図９に示すように、半導体層１０２を覆ってゲート絶縁膜１０３をＣＶＤによって形成する。このゲート絶縁膜１０３は、ＴＥＯＳを原料としたＳｉＯ膜である。ゲート絶縁膜１０３の膜厚は例えば１００ｎｍである。ゲート絶縁膜１０３の上にゲート電極１０４をＭｏ、あるいはＴｉ等の金属、または、ＭｏＷ等の合金によって形成する。ゲート電極１０４は走査線１１と同時に形成されるが、抵抗を小さくしたい場合は、ＡｌをＴｉ等でサンドイッチした構成が使用される。
その後、図１０に示すように、マスク５００を用いて例えば、リン（Ｐ）をイオンインプランテーションによって注入し、半導体層１０２にドレイン１０２１およびソース１０２２を形成する。リン（Ｐ）は、例えば１０１５/ｃｍ２乃至１０１６/ｃｍ２程度の量、ドーピングされ、ｎ＋層によるドレイン１０２１及びソース１０２２を形成する。
その後、図１１に示すように、ゲート電極１０４をマスクにして、例えばリン（Ｐ）をイオンインプランテーションによって、ｎ＋領域よりも少ない量注入し、ｎ＋層１０２１、１０２２とチャネル層１０２との間にＬＤＤ領域を形成する。ＬＤＤ領域のドーピング量は、例えば、１０１２/ｃｍ２より大きく１０１５/ｃｍ２より小さい。
その後、図１２に示すように、ゲート電極１０４をマスクにして、ボロン（Ｂ）をイオンインプランテーションによって打ち込む。これが本実施例の特徴である。この時、ボロン（Ｂ）のイオンインプランテーションにおけるエネルギーはリンの打ち込みエネルギーよりも小さくし、ボロン（Ｂ）が半導体層の表面にのみ分布するようにする。
ボロン（Ｂ）の打ち込み量は、例えば、１０１２/ｃｍ２乃至１０１４/ｃｍ２というように広い範囲で調整することが出来る。また、ボロン（Ｂ）のＬＤＤ領域内での濃度は、ＬＤＤ領域のｎ－を与える不純物濃度よりも少ないことが望ましい。具体的には、ＬＤＤ領域におけるボロン（Ｂ）の濃度はリン（Ｐ）の濃度よりも少ない。
しかし、ＬＤＤ領域のゲート絶縁膜１０３側、すなわち、表面層１０２５においては、ボロン（Ｂ）のドープ量がリン（Ｐ）のドープ量を上回る場合がある。すなわち、表面層１０２５はｐ型になっている場合がある。このような不純物の分布は、イオンインプランテーションのエネルギーとイオン打ち込み時間を制御することによって実現できる。
ボロン（Ｂ）は、半導体層１０２にホールを供給するので、自身はマイナス電荷となり、図６に示すような構成となる。図１２において、チャネル部分以外の半導体層１０２の厚さ方向におけるボロン(Ｂ)の密度分布は、ゲート絶縁膜１０３との界面から徐々に低下するように分布する。つまり、ボロン（Ｂ）の濃度は、下地膜１０１側の面よりもゲート絶縁膜１０３側の面で大きい。図１２における深さｄ１は、ボロン（Ｂ）が特に多く分布する領域を模式的に記載したものである。
なお、このような構成においては、ボロン(Ｂ)は、ゲート絶縁膜１０３にも存在することになる。つまり、イオンインプランテーションされたボロン(Ｂ)はある程度密度分布を持つために、ＬＤＤ領域の表面を狙っても、ＬＤＤ領域表面の厚さ方向上下に分布する。しかし、ボロン(Ｂ)がゲート絶縁膜１０３に存在しても、ＴＦＴ特性には影響を与えない。
ボロン(Ｂ)は、半導体層１０２の表面全域に打ち込まれるが、ＬＤＤ領域以外の部分では、ＴＦＴの特性には影響を与えない。つまり、ｎ＋領域では、ボロン(Ｂ)のドーピング量に比べて桁違いの量のリン（Ｐ）がドープされているので、ｎ＋層の表面にボロン(Ｂ)が存在していても、導電性に対する影響は殆ど無い。
以上のように、本実施例によれば、イオンインプランテーションにおいて、ＬＤＤ領域のためのリン（Ｐ）の打ち込みのあと、リン（Ｐ）の打ち込みとはイオンインエネルギーを変えて、ボロン（Ｂ）を打ち込むだけで、Ｋｉｎｋ現象を軽減することが出来る。
図１３は、本発明の実施例２を示す断面図である。図１３はＴＦＴ部分の拡大断面図である。図１３において、層間絶縁膜１０５を形成するまでは、図６で説明したのと同じである。図１３において、層間絶縁膜１０５とゲート絶縁膜１０３に対し、ドレイン１０２１側にスルーホール１２１を形成してドレイン電極１０６を接続し、ソース１０２２側にスルーホール１２２を形成してソース電極１０７を接続する。
本発明の特徴は、ソース電極１０７を分岐させ、ドレイン１０２１側のＬＤＤ領域、すなわち、ＬＤＤ領域１の上に、層間絶縁膜１０５を挟んで、延在させていることである。本明細書では、これを疑似ゲート１０７１と呼ぶ。ソース電極１０７の電位は、ドレイン電極１０６の電位よりも低いので、ＬＤＤ領域層のゲート絶縁膜１０３に近い側において、マイナス電荷を配置したのと同じ効果を得ることが出来る。したがって、Ｋｉｎｋ現象を軽減することが出来る。
図１３において、疑似ゲート１０７はゲート電極１０４の上を延在しているが、これは、わかり易くするための模式図である。ソース電極１０７とゲート電極１０４が平面で重複すると、ゲートとソースの間の容量Ｃｇｓが大きくなり、ゲート電圧の飛び込みが大きくなる等お弊害を生ずる。
したがって、実際のレイアウトでは、疑似ゲート１０７１への分岐配線とゲート電極１０４の重複はできるだけ小さくなるようにレイアウトする。
したがって、実際のレイアウトでは、疑似ゲート１０７１への分岐配線とゲート電極１０４の重複はできるだけ小さくなるようにレイアウトする。
図１４は、このようなレイアウトの例である。図１４の基本的な構成は図３で説明したとおりである。図１４において、駆動ＴＦＴを構成する半導体層１０２は、ｎ＋にドープされた広い部分において、ソース電極を構成している。つまり、点線で示すように、蓄積容量Ｃｓの一方の電極を構成している。このように、蓄積容量Ｃｓを構成する一方の電極としてのｎ＋層は、図１３におけるソース電極１０７に対応する。
図１４では、このソース電極を構成するｎ＋半導体層を一部分岐させ、スルーホール１０７２を介して疑似ゲート１０７１と接続し、駆動ＴＦＴのＬＤＤ領域１の上方に延在させている。なお、疑似ゲート１０７１は、ソース電極１０７あるいはドレイン電極１０６と同じ層に形成される。このような構成であれば、ゲート電極１０４とのオーバーラップは最小限に抑えることが出来る。ＬＤＤ領域の幅は例えば、１μｍ程度であるから、疑似ゲート１０７の幅はわずかでよい。疑似ゲート１０７がゲート電極１０４とオーバーラップする量は、疑似ゲート１０７の加工が可能な範囲で狭い幅に抑えればよい。なお、疑似ゲート１０７とゲート電極１０４を平面で視てオーバーラップするのは、疑似ゲート１０７の端部とゲート電極１０４の端部を完全に一致させるような加工が困難だからである。
図１５は、本発明の実施例３を示す断面図である。図１５はＴＦＴの拡大断面図である。図１５において、層間絶縁膜１０５とゲート絶縁膜１０３に対し、ドレイン１０２１側にスルーホール１２１を形成してドレイン電極１０６を接続し、ソース１０２２側にスルーホール１２２を形成してソース電極１０７を接続するまでは、図１３と同じである。しかし、図１５では、図１３と異なりソース電極１０７は分岐していない。
図１５において、疑似ゲート１０６１はソース電極１０７と独立してＬＤＤ領域１の上に配置している。図１５の構成では、任意の電圧を疑似ゲート１０６１に印加することが可能である。例えばカソード電圧を印加することが出来る。疑似ゲート１０６１への印加電圧は、疑似ゲート１０６１の効果に大きな影響を与えるので、図１５の構成は、図１３の構成に比べてより自由度がある。
図１６は図１５の構成を実現する、画素部の平面図の例である。図１６の基本的な構成は図３で説明したとおりである。なお、図１４と同様に、蓄積容量Ｃｓを構成する一方の電極としてのｎ＋層は、図１５におけるソース電極１０７に対応する。
図１６において、駆動ＴＦＴのＬＤＤ領域の上に、疑似ゲート１０６１が形成されている。疑似ゲート１０６１は映像信号線１２、ソース電極１０７、あるいは、ドレイン電極１０６と同じ層に形成されている。疑似ゲートは１０６１、ゲート電極１０４と近接して形成されるので、加工上の要請から、一部がゲート電極１０４とオーバーラップするが、分岐線がオーバーラップしないので、ゲート電極１０４とのオーバーラップの量は実施例２の場合よりも小さくてすむ。
図１６において、疑似ゲート１０６１には、スルーホール１０６２を介して電圧が印加される。疑似ゲート１０６１に印加される電圧は、ドレイン電極１０６の電圧よりも低い範囲で任意の電圧とすることが出来る。電圧は、例えば、表示領域全面に形成されるカソード１１３と同じ電位でもよいし、走査線１１と平行に別途配線を形成してもよいし、電源線１３あるいは映像信号線１２と平行に別途配線してもよい。
ＬＤＤ領域の幅は１μｍ程度であるから、疑似ゲート１０６１の幅は、加工可能な範囲におけるわずかな幅でよい。図１６の構成によれば、ゲート電極１０４とソース電極１０７との間の浮遊容量を殆ど増大させることなく、Ｋｉｎｋ現象を抑えることが出来る。
本発明は、液晶表示装置にも適用することが出来る。液晶表示装置は各画素にスイッチングＴＦＴが存在する。ＬＴＰＳでＴＦＴを構成した場合の、ホットキャリアによるＫｉｎｋ現象は液晶表示装置についても同様である。図１７は液晶表示装置の平面図である。図１７において、ＴＦＴ基板１００と対向基板２００がシール材４０によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶層が挟持されている。
表示領域１０には走査線１１が横方向に延在し、縦方向に配列している。また、映像信号線１２が縦方向に延在し、横方向に配列している。走査線１１と映像信号線１２で囲まれた領域に画素１４が形成されている。画素１４内には、スイッチングＴＦＴと保持容量ＳＣが形成され、保持容量の一端はコモン電圧ＶＣに接続している。
ＴＦＴ基板１００が対向基板２００と重なっていない部分は端子領域３０となっている。端子領域３０には、映像信号線１２を駆動するドライバＩＣ３１が搭載され、液晶表示装置に信号や電源を供給するためのフレキシブル配線基板３２が接続している。
図１８は、液晶表示装置の表示領域１０の断面図である。図１８において、有機パッシベーション膜１０８を形成するまでは、有機ＥＬ表示装置の断面図を示す図４と同じである。図１８において、有機パッシベーション膜１０８の上にコモン電極１５０が形成され、コモン電極１５０の上に容量絶縁膜１５１が形成され、その上に画素電極１５２が形成されている。画素電極１５２の形状の例は図１９に示す。画素電極１５２とコモン電極１５０の間に容量絶縁膜１５１を挟んで保持容量ＳＣが形成される。画素電極１５２は、有機パッシベーション膜１０８に形成されたスルーホールを介してソース電極１０７と接続している。画素電極１５２を覆って配向膜１５３が形成されている。
図１８において、液晶層３００を挟んで対向基板２００が配置している。対向基板２００には、カラーフィルタ２０１とブラックマトリクス２０２が形成され、これらを覆ってオーバーコート膜２０３が形成されている。オーバーコート膜２０３を覆って配向膜２０４が形成されている。図１８において、画素電極１５２とコモン電極１５０の間に電圧が印加されると、矢印のような電気力線が発生し、液晶分子３０１を回転させて、画素毎に液晶層３００の透過率を変化させ、画像を形成する。
液晶表示装置では、液晶材料が電気分解することを避けるために、ＴＦＴのドレイン１０２１とソース１０２２が一定時間ごと、例えば、走査期間ごとに反転する。極性が反転してもホットキャリアの問題は同じである。したがって、実施例１で説明した構成、すなわち、ボロン（Ｂ）等をドーピングすることによって、ＬＤＤ領域の上側にマイナス電荷を形成して、Ｋｉｎｋ現象を抑える構成は、液晶表示装置においてもそのまま適用することが出来る。
実施例２及び３の構成を液晶表示装置に適用するには、液晶表示装置の平面構成に合わせて若干修正をすればよい。図１９は実施例２を液晶表示装置に適用する場合の平面図の例である。図１９は、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置の画素部の平面図である。
図１９において、走査線１１が横方向に延在して縦方向に配列し、映像信号線１２が縦方向に延在して横方向に配列している。走査線１１と映像信号線１２で囲まれた領域に画素電極１５２が存在している。半導体層１０２は映像信号線１２とスルーホール１２１で接続し、映像信号線１２の下を延在し、走査線１１の下を通過する。この時、第１のＴＦＴが形成される。その後、半導体層１０２は屈曲して再び走査線１１の下を通過し、この時第２のＴＦＴが形成される。
半導体層１０２はスルーホール１２２においてソース電極１０７と接続する。ソース電極１０７はスルーホール１３０において画素電極１５２と接続する。ソース電極１０７は映像信号線１２と同じ層に形成されている。ソース電極１０７は分岐して、第２のＴＦＴのドレイン側ＬＤＤ領域の上に延在して、疑似ゲート１０７１を構成する。
疑似ゲート１０７１には、層間絶縁膜１０５を挟んでソース電極と同じ電圧が印加されるので、実施例２で説明したように、Ｋｉｎｋ現象を抑制する。図１９の構成では、疑似ゲート１０７１は層間絶縁膜１０５を挟んで走査線１１（ゲート電極１０４）と交差するが、疑似ゲート１０７１の幅は加工可能な範囲で狭くしてよいので、ゲート電極１０４とソース電極１０７間の容量の増大は小さく抑え込むことが出来る。
すなわち、ＬＤＤ領域の幅はせいぜい１μｍ程度であるから、疑似ゲート１０７１の幅は狭くてよい。また、疑似ゲート１０７１には、電流が流れるわけではないので、幅を大きくする必要もないからである。図１９の構成は、ソース電極１０７の形状を変えるだけであるので、本発明を実施するためにプロセス負荷が増大するわけではない。
図２０は、実施例３の構成を液晶表示装置に適用する場合の液晶表示装置の画素部の平面図である。基本的な画素構成は図１９で説明したとおりである。図２０が図１９と異なる点は、疑似ゲート１０６１がソース電極１０７とは独立に形成されている点である。そして、疑似ゲート１０６１には、スルーホール１２３を介して、他の配線から電位を供給する。
疑似ゲート１０６１には第２のＴＦＴのドレイン領域に印加される電圧よりも低い任意の電圧を印加する。液晶表示装置では、ＴＦＴのドレイン電極とソース電極は定期的に入れ替わるので、図２０では、ゲート電極１０４（走査線１１）を挟んで両側に疑似ゲート１０６１が形成されている。そして、２つの疑似ゲート１０６１が定期的に交替してホットキャリアの発生を抑制することになる。
ＬＤＤ領域の幅はせいぜい１μｍなので、疑似ゲート１０６１の幅は非常に小さくてよい。しかし、スルーホール１２３を介して疑似ゲート１０６１に電圧が供給される場合は、スルーホール１２３の径が大きくなりがちである。図２０では、２つの疑似ゲートの各々にスルーホール１２３が形成されているが、このスルーホール１２３は一つにまとめることも出来る。
有機ＥＬ表示装置に戻り、有機ＥＬ表示装置では、少なくとも２個のＴＦＴが使用されるが、これらの内、有機ＥＬ層に電流を供給する駆動トランジスタでは、Ｋｉｎｋの影響がより深刻である。したがって、有機ＥＬ表示装置において、駆動ＴＦＴに実施例１乃至３で説明した本発明の構成を適用するだけでも効果を上げることが出来る。
１０…表示領域、 １１…走査線、 １２…映像信号線、 １３…電源線、 １４…画素、 １５…カソード線、 ２０…走査線駆動回路、 ２１…電流供給領域、 ３０…端子領域、 ３１…ドライバＩＣ、 ３２…フレキシブル配線基板、 ４０…シール材、 １００…ＴＦＴ基板、 １０１…下地膜、 １０２…半導体層、 １０３…ゲート絶縁膜、 １０４…ゲート電極、 １０５…層間絶縁膜、 １０６…ドレイン電極、 １０７…ソース電極、 １０８…有機パッシベーション膜、 １０９…反射電極、 １１０…アノード、 １１１…バンク、 １１２…有機ＥＬ層、 １１３…カソード、 １１４…保護膜、 １１５…粘着材、 １１６…円偏光板、 １２１…スルーホール、 １２２…スルーホール、 １２３…スルーホール、 １３０…スルーホール、 １５０…コモン電極、 １５１…容量絶縁膜、 １５２…画素電極、 １５３…配向膜、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２０４…配向膜、 ３００…液晶層、 ３０１…液晶分子、 ５００…露光マスク、 １０６１…疑似ゲート、 １０７１…疑似ゲート、 Ｔ１…スイッチングＴＦＴ、 Ｔ２…駆動ＴＦＴ、 Ｃｓ…保持容量、 ＥＬ…有機ＥＬ素子
Claims (18)
- ポリシリコンによる半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成された薄膜トランジスタ（ＴＦＴ）を有する画素が複数形成された表示装置であって、
前記ＴＦＴを覆って層間絶縁膜が形成され、
前記半導体層は、チャネル、ｎ＋であるドレイン、ｎ＋であるソース、前記チャネルと前記ドレインの間、及び、前記チャネルと前記ソースの間に、ドープ量が前記ドレインおよび前記ソースよりも少ないｎ－であるＬＤＤ領域が形成され、
前記チャネルと前記ドレインの間に形成されるＬＤＤ領域の前記ゲート絶縁膜に接する側には、マイナス電荷が存在し、
前記表示装置は有機ＥＬ表示装置であり、前記ＴＦＴは直流駆動されることを特徴とする表示装置。 - ポリシリコンによる半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成された薄膜トランジスタ（ＴＦＴ）を有する画素が複数形成された表示装置であって、
前記ＴＦＴを覆って層間絶縁膜が形成され、
前記半導体層は、チャネル、ｎ＋であるドレイン、ｎ＋であるソース、前記チャネルと前記ドレインの間、及び、前記チャネルと前記ソースの間に、ドープ量が前記ドレインおよび前記ソースよりも少ないｎ－であるＬＤＤ領域が形成され、
前記チャネルと前記ドレインの間に形成されるＬＤＤ領域の前記ゲート絶縁膜に接する側には、マイナス電荷が存在し、
前記表示装置は有機ＥＬ表示装置であり、前記ＴＦＴは有機ＥＬ層に電流を供給する駆動ＴＦＴであることを特徴とする表示装置。 - ポリシリコンによる半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成された薄膜トランジスタ（ＴＦＴ）を有する画素が複数形成された表示装置であって、
前記ＴＦＴを覆って層間絶縁膜が形成され、
前記半導体層は、チャネル、ｎ＋であるドレイン、ｎ＋であるソース、前記チャネルと前記ドレインの間、及び、前記チャネルと前記ソースの間に、ドープ量が前記ドレインおよび前記ソースよりも少ないｎ－であるＬＤＤ領域が形成され、
前記チャネルと前記ドレインの間に形成されるＬＤＤ領域の前記ゲート絶縁膜に接する側には、マイナス電荷が存在し、
前記表示装置は液晶表示装置であり、前記ＴＦＴはスイッチングＴＦＴであり、前記ＴＦＴの前記ドレインと前記ソースは定期的に入れ替わることを特徴とする表示装置。 - 前記マイナス電荷は、前記ゲート絶縁膜内にも形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
- 前記マイナス電荷は、前記ドレイン、前記ソース、前記ソースと前記チャネルの間のＬＤＤ領域の前記ゲート絶縁膜側にも形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
- 前記マイナス電荷はボロン（Ｂ）をイオンインプランテーションによって形成したことを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
- 前記ボロン（Ｂ）の濃度は、前記ドレインにおけるｎ＋の不純物濃度よりも少ないことを特徴とする請求項６に記載の表示装置。
- 前記ボロン（Ｂ）の濃度は、前記ドレイン側の前記ＬＤＤ領域におけるｎ－の不純物濃度と同等乃至１０倍程度であることを特徴とする請求項６に記載の表示装置。
- 前記ボロン（Ｂ）の濃度は、前記ＬＤＤ領域の厚さ方向において、前記ゲート絶縁膜に近い面のほうが、反対側の面よりも大きいことを特徴とする請求項６に記載の表示装置。
- ポリシリコンによる半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成された薄膜トランジスタ（ＴＦＴ）を有する画素が複数形成された表示装置であって、
前記ＴＦＴを覆って層間絶縁膜が形成され、
前記半導体層は、チャネル、ｎ＋であるドレイン、ｎ＋であるソース、前記チャネルと前記ドレインの間、及び、前記チャネルと前記ソースの間に、ドープ量が前記ドレインおよび前記ソースよりも少ないｎ－であるＬＤＤ領域が形成され、
前記チャネルと前記ドレインの間に形成されるＬＤＤ領域の上には、前記層間絶縁膜を介して、前記ソースと接続するソース電極から分岐した疑似ゲートが存在し、
前記表示装置は有機ＥＬ表示装置であり、前記ＴＦＴは有機ＥＬ層に電流を供給する駆動ＴＦＴであることを特徴とする表示装置。 - 前記疑似ゲートは、前記ソース電極と同じ材料で同じ層に形成され、前記ソース電極と連続して形成されていることを特徴とする請求項１０に記載の表示装置。
- 前記疑似ゲートは、前記ゲート電極の前記ＬＤＤ領域側端部と、平面で視てオーバーラップしていることを特徴とする請求項１０に記載の表示装置。
- 前記疑似ゲートは、前記半導体層の前記ソースとスルーホールを介して接続していることを特徴とする請求項１０に記載の表示装置。
- ポリシリコンによる半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成された薄膜トランジスタ（ＴＦＴ）を有する画素が複数形成された表示装置であって、
前記ＴＦＴを覆って層間絶縁膜が形成され、
前記半導体層は、チャネル、ｎ＋であるドレイン、ｎ＋であるソース、前記チャネルと前記ドレインの間、及び、前記チャネルと前記ソースの間に、ドープ量が前記ドレインおよび前記ソースよりも少ないｎ－であるＬＤＤ領域が形成され、
前記ソースにはソース電極が接続し、前記ドレインにはドレイン電極が接続し、
前記チャネルと前記ドレインの間に形成されるＬＤＤ領域の上には、前記層間絶縁膜を介して、前記ソース電極とは独立に、疑似ゲートが存在し、前記疑似ゲートには、前記ドレインに印加される電圧よりも低い電圧が印加され、
前記表示装置は有機ＥＬ表示装置であり、前記疑似ゲートにカソード電圧が印加されることを特徴とする表示装置。 - 前記疑似ゲートは、前記ソース電極及び前記ドレイン電極と同時に同じ材料で同じ層に形成されることを特徴とする請求項１４に記載の表示装置。
- 前記表示装置は有機ＥＬ表示装置であり、前記ＴＦＴは有機ＥＬ層に電流を供給する駆動ＴＦＴであることを特徴とする請求項１４に記載の表示装置。
- ポリシリコンによる半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成された薄膜トランジスタ（ＴＦＴ）を有する画素が複数形成された表示装置であって、
前記ＴＦＴを覆って層間絶縁膜が形成され、
前記半導体層は、チャネル、ｎ＋であるドレイン、ｎ＋であるソース、前記チャネルと前記ドレインの間、及び、前記チャネルと前記ソースの間に、ドープ量が前記ドレインおよび前記ソースよりも少ないｎ－であるＬＤＤ領域が形成され、
前記ソースにはソース電極が接続し、前記ドレインにはドレイン電極が接続し、
前記チャネルと前記ドレインの間に形成されるＬＤＤ領域の上には、前記層間絶縁膜を介して、前記ソース電極とは独立に、疑似ゲートが存在し、前記疑似ゲートには、前記ドレインに印加される電圧よりも低い電圧が印加され、
前記表示装置は液晶表示装置であり、前記疑似ゲートにはコモン電圧が印加されることを特徴とする表示装置。 - 前記疑似ゲートは、前記ソース電極及び前記ドレイン電極と同時に同じ材料で同じ層に形成されることを特徴とする請求項１７に記載の表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018040389A JP7333162B2 (ja) | 2018-03-07 | 2018-03-07 | 表示装置 |
| PCT/JP2019/002674 WO2019171815A1 (ja) | 2018-03-07 | 2019-01-28 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018040389A JP7333162B2 (ja) | 2018-03-07 | 2018-03-07 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019160819A JP2019160819A (ja) | 2019-09-19 |
| JP7333162B2 true JP7333162B2 (ja) | 2023-08-24 |
Family
ID=67845936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018040389A Active JP7333162B2 (ja) | 2018-03-07 | 2018-03-07 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7333162B2 (ja) |
| WO (1) | WO2019171815A1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190597A (ja) | 2000-12-21 | 2002-07-05 | Sharp Corp | 薄膜トランジスタおよびその製造方法 |
| JP2002353464A (ja) | 2001-05-29 | 2002-12-06 | Seiko Epson Corp | 電気光学装置、その製造方法及び電子機器 |
| JP2003017502A (ja) | 2001-06-29 | 2003-01-17 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| WO2017161626A1 (zh) | 2016-03-23 | 2017-09-28 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3128939B2 (ja) * | 1992-03-27 | 2001-01-29 | ソニー株式会社 | 薄膜トランジスタ |
-
2018
- 2018-03-07 JP JP2018040389A patent/JP7333162B2/ja active Active
-
2019
- 2019-01-28 WO PCT/JP2019/002674 patent/WO2019171815A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190597A (ja) | 2000-12-21 | 2002-07-05 | Sharp Corp | 薄膜トランジスタおよびその製造方法 |
| JP2002353464A (ja) | 2001-05-29 | 2002-12-06 | Seiko Epson Corp | 電気光学装置、その製造方法及び電子機器 |
| JP2003017502A (ja) | 2001-06-29 | 2003-01-17 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| WO2017161626A1 (zh) | 2016-03-23 | 2017-09-28 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019171815A1 (ja) | 2019-09-12 |
| JP2019160819A (ja) | 2019-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100592524C (zh) | 图像显示装置及其制造方法 | |
| EP3121851B1 (en) | Thin-film transistor substrate and display device comprising the same | |
| US7824952B2 (en) | Display apparatus and method of manufacturing thereof | |
| US8928044B2 (en) | Display device, switching circuit and field effect transistor | |
| JP7085352B2 (ja) | 表示装置 | |
| US10186529B2 (en) | Thin film transistor substrate and display using the same | |
| US8133773B2 (en) | Apparatus and method for reducing photo leakage current for TFT LCD | |
| US9954014B2 (en) | Thin film transistor substrate and display using the same | |
| US7985969B2 (en) | Transistor and display and method of driving the same | |
| US8956930B2 (en) | Process for production of thin film transistor substrate | |
| US9947691B2 (en) | Array substrate, manufacturing method thereof and display panel | |
| US10361229B2 (en) | Display device | |
| US8873001B2 (en) | Display substrate and display device including the same | |
| US20060119778A1 (en) | Active matrix display device and method for manufacturing the same | |
| KR20120042031A (ko) | 박막 트랜지스터 및 이를 구비한 표시 장치 | |
| JP2020017558A (ja) | 表示装置 | |
| CN212461692U (zh) | 半导体装置 | |
| US11411101B2 (en) | Manufacturing method of TFT substrate | |
| JP7333162B2 (ja) | 表示装置 | |
| JP2015170642A (ja) | 表示装置 | |
| JP2007250663A (ja) | 薄膜トランジスタ構造、表示装置及び表示装置の製造方法 | |
| KR20170077383A (ko) | 표시 장치용 기판과 그를 포함하는 표시 장치 | |
| KR20160016036A (ko) | 금속 산화막 반도체 전계효과 트랜지스터 및 그 제조방법 | |
| JP2013222178A (ja) | 表示装置 | |
| KR20160119291A (ko) | 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230814 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7333162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |