JP2020017558A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2020017558A
JP2020017558A JP2018137518A JP2018137518A JP2020017558A JP 2020017558 A JP2020017558 A JP 2020017558A JP 2018137518 A JP2018137518 A JP 2018137518A JP 2018137518 A JP2018137518 A JP 2018137518A JP 2020017558 A JP2020017558 A JP 2020017558A
Authority
JP
Japan
Prior art keywords
insulating film
oxide semiconductor
tft
display device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018137518A
Other languages
English (en)
Inventor
明紘 花田
Akihiro Hanada
明紘 花田
創 渡壁
So Watakabe
創 渡壁
功 鈴村
Isao Suzumura
功 鈴村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2018137518A priority Critical patent/JP2020017558A/ja
Priority to PCT/JP2019/025095 priority patent/WO2020021938A1/ja
Publication of JP2020017558A publication Critical patent/JP2020017558A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】同一基板内にＬＴＰＳ ＴＦＴと酸化物半導体 ＴＦＴを形成することを可能とする。【解決手段】ポリシリコン半導体１０２を用いた第１のＴＦＴと酸化物半導体１０８を用いた第２のＴＦＴが形成された基板１００を有する表示装置であって、前記ポリシリコン半導体１０２を覆って第１のゲート絶縁膜１０３が形成され、前記第１のゲート絶縁膜１０３の上に第１のゲート電極１０４が形成され、前記第１ゲート絶縁膜１０３の上で前記第１のゲート電極１０４とは離れた位置に前記酸化物半導体１０８が形成され、前記酸化物半導体１０８を覆って第２のゲート絶縁膜１１０が形成され、前記第２のゲート絶縁膜１１０の上に第２のゲート電極１１２が形成され、前記第２のゲート電極１１２を覆って層間絶縁膜１１３が形成されていることを特徴とする表示装置。【選択図】図６

Description

本発明は表示装置に係り、ポリシリコン半導体を用いたＴＦＴと酸化物半導体を用いたＴＦＴの両者による、ハイブリッド構造を用いた表示装置に関する。
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。一方、有機ＥＬ表示装置は、各画素に自発光する有機ＥＬ層とＴＦＴを配置することによってカラー画像を形成する。有機ＥＬ表示装置はバックライトを必要としないので、薄型化には有利である。
ポリシリコン半導体は移動度が高いので、駆動回路用ＴＦＴとして適している。一方、酸化物半導体はＯＦＦ抵抗が高く、これを画素内におけるスイッチングＴＦＴとして用いるとＯＦＦ電流を小さくすることが出来る。
酸化物半導体を用いたＴＦＴとポリシリコン半導体を用いた表示装置を記載したものとして、特許文献１、特許文献２及び特許文献３が挙げられる。特許文献１には、ポリシリコン半導体によるＴＦＴと酸化物半導体によるＴＦＴに同時にスルーホールを形成する場合に、酸化物半導体がスルーホール部分において消失する現象を対策した構成が記載されている。特許文献２には、酸化物半導体を用いたＴＦＴとポリシリコン半導体を用いたＴＦＴを有する表示装置において、酸化物半導体によるＴＦＴをボトムゲートタイプのＴＦＴとすることによって、プロセス工数を低減した構成が記載されている。特許文献３には、有機ＥＬ表示装置において、画素内にポリシリコン半導体によるＴＦＴと酸化物半導体によるＴＦＴを配置した構成が記載されている。
特開２０１７−２０８４７３号公報 特開２０１６−１９４７０３号公報 特表２０１７−５３６６４６号公報
画素のスイッチングとして用いられるＴＦＴは、リーク電流が小さいことが必要である。酸化物半導体によるＴＦＴは、リーク電流を小さくすることが出来る。しかし酸化物半導体はキャリアの移動度が小さいので、表示装置内に内蔵する駆動回路を、酸化物半導体を用いたＴＦＴで形成することは難しい場合がある。
一方、ポリシリコン半導体で形成したＴＦＴは移動度が大きいので、駆動回路を、ポリシリコン半導体を用いたＴＦＴで形成することが出来る。しかし、ポリシリコン半導体を画素におけるスイッチングＴＦＴとして使用する場合には、ポリシリコン半導体はリーク電流が大きいので、通常は、２個のポリシリコン半導体を直列にして使用する。
そこで、表示領域における画素のスイッチングＴＦＴとして酸化物半導体を用い、周辺駆動回路のＴＦＴにポリシリコン半導体を用いれば、合理的である。しかし、ポリシリコン半導体を用いたＴＦＴと酸化物半導体を用いたＴＦＴは別な層に形成する必要がある。プロセス温度条件から、一般には、ポリシリコン半導体を用いたＴＦＴが先に、すなわち、下層に形成され、酸化物半導体を用いたＴＦＴが後に、すなわち、上層に形成される。
一方、ＴＦＴと配線を接続するためのスルーホールは、ポリシリコン半導体を用いたＴＦＴと酸化物半導体を用いたＴＦＴとに同時に形成される。そうすると、スルーホールにおいて、上層に形成された酸化物半導体の電極あるいは酸化物半導体がエッチング液やエッチングガスに晒される時間が長くなる。したがって、酸化物半導体によるＴＦＴのスルーホールにおいて、電極あるいは酸化物半導体が消失する危険がある。
本発明は、このような現象を対策し、酸化物半導体によるＴＦＴとポリシリコン半導体によるＴＦＴの両方を用いた信頼性の高い表示装置を実現することである。
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
（１）ポリシリコン半導体を用いた第１のＴＦＴと酸化物半導体を用いた第２のＴＦＴが形成された基板を有する表示装置であって、前記ポリシリコン半導体を覆って第１の絶縁膜が形成され、前記第１の絶縁膜の上に第１のゲート電極が形成され、前記第１の絶縁膜の上で前記第１のゲート電極とは離れた位置に前記酸化物半導体が形成され、前記酸化物半導体を覆って第２の絶縁膜が形成され、前記第２の絶縁膜の上に第２のゲート電極が形成され、前記第２のゲート電極を覆って第３の絶縁膜が形成されていることを特徴とする表示装置。
（２）ポリシリコン半導体を用いた第１のＴＦＴと酸化物半導体を用いた第２のＴＦＴが形成された基板を有する表示装置であって、前記ポリシリコン半導体を覆って第１のゲート絶縁膜が形成され、前記第１の絶縁膜の上に第１のゲート電極が形成され、前記第１の絶縁膜は、少なくとも、前記ポリシリコン半導体のドレイン領域とソース領域には存在せず、前記第１の絶縁膜の上で前記第１のゲート電極とは離れた位置に前記酸化物半導体が形成され、前記酸化物半導体を覆って第２の絶縁膜が形成され、前記第２の絶縁膜の上に第２のゲート電極が形成され、前記第２のゲート電極を覆って第３の絶縁膜が形成されていることを特徴とする表示装置。
液晶表示装置の平面図である。 液晶表示装置の表示領域の断面図である。 本発明を使用しない場合のＴＦＴの構成を示す断面図である。 本発明を使用しない場合のＴＦＴの他の構成を示す断面図である。 実施例１の断面図である。 実施例２の断面図である。 実施例２の途中工程の断面図である。 図７に続く、実施例２の途中工程の断面図である。 実施例３の断面図である。 実施例３の途中工程の断面図である。 図１０に続く、実施例３の途中工程の断面図である。 実施例４の断面図である。 実施例４の途中工程の断面図である。 図１３に続く、実施例４の途中工程の断面図である。 有機ＥＬ表示装置の表示領域の断面図である。
酸化物半導体には、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。酸化物半導体のうち光学的に透明でかつ結晶質でないものはＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ばれている。以後、本明細書では、酸化物半導体をＴＡＯＳと呼ぶこともある。
表示装置においては、一般には、ポリシリコン半導体は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成したａ-Ｓｉ半導体をエキシマレーザでアニールして形成された、いわゆるＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅａｒｔｕｒｅ Ｐｏｌｙ−Ｓｉ）が用いられる。以後、本明細書では、ポリシリコン半導体をＬＴＰＳと呼ぶこともある。
本明細書では、酸化物半導体を用いたＴＦＴとポリシリコン半導体を用いたＴＦＴの両方を用いた方式をハイブリッド方式と呼ぶこともある。以下、実施例によって本発明の内容を詳細に説明する。
図１は、本発明が適用される液晶表示装置の平面図である。図１において、ＴＦＴ基板１００と対向基板２００がシール材１６によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶層が挟持されている。ＴＦＴ基板１００と対向基板２００が重なっている部分に表示領域１４が形成されている。
ＴＦＴ基板１００の表示領域１４には、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在して横方向に配列している。走査線１１と映像信号線１２に囲まれた領域が画素１３になっている。
ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が対向基板２００と重なっていない部分は端子領域１５となっている。端子領域１５にはフレキシブル配線基板１７が接続している。液晶表示装置を駆動するドライバＩＣはフレキシブル配線基板１７に搭載されている。
液晶は、自らは発光しないので、ＴＦＴ基板１００の背面にバックライトが配置している。液晶表示パネルはバックライトからの光を画素毎に制御することによって画像を形成する。フレキシブル配線基板１７は、バックライトの背面に折り曲げられることによって、液晶表示装置全体としての外形を小さくする。
本発明の液晶表示装置では、表示領域１４に用いるＴＦＴには、リーク電流の少ない酸化物半導体を用いたＴＦＴが使用されている。また、シール材付近の額縁部分には、例えば、走査線駆動回路が形成されており、走査線駆動回路には、移動度の大きい、ポリシリコン半導体を用いたＴＦＴが使用されている。
図２は、画素が存在する表示領域の断面図である。図２は、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）の内の、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｔｉｃｈｉｎｇ）と呼ばれる方式の液晶表示装置である。図２では、酸化物半導体１０８を用いたＴＦＴが使用されている。酸化物半導体１０８を用いたＴＦＴはリーク電流が小さいので、スイッチングＴＦＴとして好適である。
本発明では、後で説明するように、周辺回路を、ポリシリコン半導体を用いたＴＦＴで構成しているので、このための絶縁層等が表示領域にも形成されるが、図が複雑化することを避けるために、これらの絶縁膜は図２では省略されている。
図２において、ガラスあるいはポリイミド等に樹脂で形成されたＴＦＴ基板１００の上に遮光膜１０５が金属によって形成されている。この金属は、後で説明するゲート電極等と同じ金属を使用してもよい。遮光膜１０５は、後で形成されるＴＦＴのチャネル部にバックライトからの光が照射されないように遮光するためのものである。
遮光膜１０５を覆って下地膜１０１が形成されている。下地膜１０１は、その上に形成される半導体層１０８がガラス基板等からの不純物によって汚染されることを防止する。下地膜１０１はシリコン酸化膜（以後ＳｉＯで代表させる）とシリコン窒化膜（以後ＳｉＮで代表させる）の積層膜で形成されることが多い。なお、アルミニウム酸化膜（以後ＡｌＯで代表させる）がさらに積層される場合もある。
図２において、下地膜１０１の上にＴＦＴを構成する酸化物半導体１０８が形成されている。酸化物半導体１０８の厚さは１０ｎｍ乃至１００ｎｍである。酸化物半導体１０８には例えばＩＧＺＯが使用される。酸化物半導体１０８のソース、ドレイン領域において、スルーホール１１８，１２０と接続する部分には、金属膜１０９が形成されている。スルーホール１１８，１２０を形成するときに、酸化物半導体１０８が消失することを防止するためである。以後この金属膜をＳＤ金属１０９と呼ぶ。
酸化物半導体１０８を覆ってゲート絶縁膜１１０がＳｉＯによって形成される。ＳｉＯで形成されたゲート絶縁膜１１０は、酸化物半導体１０８に酸素を供給してチャネル特性を安定化させる。ゲート絶縁膜１１０を覆ってゲート電極１１２が形成されるが、ゲート電極１１２とゲート絶縁膜１１０の間にＡｌＯ膜１１１が１０ｎｍ程度の厚さで形成されている。ゲート絶縁膜１１０からの酸化物半導体１０８への酸素の供給を補助するためである。
ゲート電極１１２を覆って層間絶縁膜１１３がＳｉＮによって形成されている。層間絶縁膜１１３の厚さは、例えば、１５０ｎｍ乃至３００ｎｍである。層間絶縁膜１１３の上に層間絶縁膜１１４がＳｉＯによって形成される。層間絶縁膜１１４の厚さは、例えば、１００乃至２００ｎｍである。
層間絶縁膜１１３、層間絶縁膜１１４、ゲート絶縁膜１１０を貫通してスルーホール１１８、１２０が形成されている。酸化物半導体１０８とドレイン電極１２１、あるいは、酸化物半導体１０８とソース電極１２２を接続するためである。ドレイン電極１２１は映像信号線１２と接続し、ソース電極１２２はスルーホール１３０及び１３１を介して画素電極１２６と接続する。
図２において、ドレイン電極１２１及びソース電極１２２を覆って有機パッシベーション膜１２３が形成されている。有機パッシベーション膜１２３は、例えば、アクリル樹脂等で形成される。有機パッシベーション膜１２３は平坦化膜としての役割と、映像信号線１２とコモン電極１２４間の浮遊容量を小さくするために、２乃至４μｍ程度と厚く形成される。ソース電極１２２と画素電極１２６を接続するために、有機パッシベーション膜１２３にスルーホール１３０が形成される。
有機パッシベーション膜１２３の上にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電膜によってコモン電極１２４が形成される。コモン電極１２４は平面状に形成される。コモン電極１２４を覆って容量絶縁膜１２５がＳｉＮによって形成されている。容量絶縁膜１２５を覆ってＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電膜によって画素電極１２６が形成されている。画素電極１２６は櫛歯状に形成される。容量絶縁膜１２５は、コモン電極１２４と画素電極１２６との間において、画素容量を構成するので、このように呼ばれる。
画素電極１２６を覆って配向膜１２７が形成されている。配向膜１２７は液晶分子３０１の初期配向方向を規定する。配向膜１２７の配向処理は、ラビングによる配向処理か偏光紫外線を用いた光配向処理が用いられる。ＩＰＳではプレティルト角は必要ないので、光配向処理が有利である。
図２において、液晶層３００を挟んで、対向基板２００が配置している。対向基板２００にはカラーフィルタ２０１とブラックマトリクス２０２が形成され、その上にオーバーコート膜２０３が形成されている。オーバーコート膜２０３の上に配向膜２０４が形成されている。配向膜２０４の作用および配向処理は、ＴＦＴ基板１００側の配向膜１２７と同じである。
図２において、コモン電極１２４と画素電極１２６との間に電圧が印加されると、図２の矢印で示すような電気力線が発生し、液晶分子３０１を回転させて液晶層３００によるバックライトからの光の透過率を制御する。画素毎に光の透過率を制御することによって画像を形成する。
図３は、本発明を適用しない場合の、ハイブリット方式における酸化物半導体１０８を用いたＴＦＴとポリシリコン半導体１０２を用いたＴＦＴの層構造を示す断面図である。図３において、左側のＴＦＴがポリシリコン半導体１０２を用いたＴＦＴであり、右側のＴＦＴが酸化物半導体１０８を用いたＴＦＴである。実際の製品では、駆動回路にポリシリコン半導体を用いたＴＦＴを形成し、表示領域に酸化物半導体を用いたＴＦＴを形成する場合が多いが、図３では、わかり易くするために、並列して描いている。以後の図も同様である。
図３は、図２における、層間絶縁膜１１４以下の構成に対応するが、図３では、ポリシリコン半導体１０２によるＴＦＴも記載しているので、図２と図３の層構成は１：１で対応するわけではない。以後の図も同様である。
図３において、ＴＦＴ基板１００の上に下地膜１０１が形成されている。下地膜１０１の構成は図２で説明したとおりである。下地膜１０１の上にポリシリコン半導体１０２が形成されている。ポリシリコン半導体１０２は、まず、ａ-Ｓｉ半導体をＣＶＤによって形成し、これをエキシマレーザによってアニールして、ポリシリコン化したものである。これはＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）と呼ばれる。
その後、ポリシリコン半導体１０２をパターニングし、これを覆って第１ゲート絶縁膜１０３を形成する。第１ゲート絶縁膜１０３の上にゲート電極１０４を形成する。ゲート電極１０４は、例えば、Ｔｉ−Ａｌ−Ｔｉ（チタンーアルミニウムーチタン）の積層膜あるいは、ＭｏＷ合金等によって形成される。この時、同時に酸化物半導体１０８によるＴＦＴの遮光膜を形成する。
第１ゲート電極１０４及び遮光膜１０５を覆って第１層間絶縁膜１０６がＳｉＮによって形成され、その上に第２層間絶縁膜１０７がＳｉＯによって形成される。第１層間絶縁膜１０６の厚さは、例えば、１５０ｎｍ乃至３００ｎｍである。また、第２層間絶縁膜１０７の厚さは、例えば、１００乃至２００ｎｍである。
図３において、第２層間絶縁膜１０７の上に酸化物半導体１０８がスパッタリングによって形成され、パターニングされている。酸化物半導体１０８のドレインおよびソースには、スルーホール１１８、１２０を形成するときに、酸化物半導体１０８が消失することを防止するために、ＳＤ金属１０９が形成されている。図３においては、ＳＤ金属１０９は酸化物半導体１０８の上部において接触しているので、トップコンタクトと言われる。
酸化物半導体１０８及びＳＤ金属１０９を覆って第２ゲート絶縁膜１１０がＳｉＯによって形成される。第２ゲート絶縁膜１１０は、図２におけるゲート絶縁膜１１０において説明したのと同じである。第２ゲート絶縁膜１１０の上に第２ゲート電極１１２が形成されるが、第２ゲート電極１１２と第２ゲート絶縁膜１１０の間にＡｌＯ膜１１１が形成される。第２ゲート電極１１２は、第１ゲート電極１０４と同じ構造でよい。第２ゲート電極１１２と第２ゲート絶縁膜１１０の間に形成されるＡｌＯ膜１１１の役割、厚さ等は、図２において説明したとおりである。
図３において、第２ゲート電極１１２を覆って、第３層間絶縁膜１１３が形成され、その上に第４層間絶縁膜１１４が形成されている。第３層間絶縁膜１１３はＳｉＮで形成され、厚さ等は第１層間絶縁膜１０６と同じである。第４ゲート絶縁膜１１４はＳｉＯで形成され、厚さ等は第２層間絶縁膜１０７と同じである。ＳｉＮで形成された第３層間絶縁膜１１３は酸化物半導体１０８のドレインおよびソースに水素を供給し、ドレイン及びソースが高抵抗化することを防止する。
その後、ポリシリコン半導体１０２で形成されたＴＦＴあるいは酸化物半導体１０８で形成されたＴＦＴと、配線、あるいは電極と接続するために、スルーホール１１５乃至１２０が形成される。ポリシリコン半導体１０２によるＴＦＴ側のスルーホールは、１１５、１１６、１１７であり、酸化物半導体１０８によるＴＦＴ側のスルーホールは１１８、１１９、１２０である。
図３から明らかなように、ポリシリコン半導体１０２側は、酸化物半導体１０８側よりもよりも、スルーホールはより多くの層を貫通する必要がある。逆に言えば、酸化物半導体１０８側は、スルーホールにおいて、より長い時間エッチング液、あるいは、ドライエッチングの場合は、エッチングガスに晒される（以後エッチング液で代表させる）。エッチング液が、スルーホールが形成される絶縁膜とＳＤ金属１０９との間で十分な選択比を有していない場合は、酸化物半導体１０８側において、ＳＤ金属１０９あるいはゲート電極１１２が消失する危険が生ずる。
図４は、本発明を適用しない場合の、ハイブリット方式における酸化物半導体１０８を用いたＴＦＴとポリシリコン半導体１０２を用いたＴＦＴの層構造の他の例を示す断面図である。図４が図３と異なる点は、ＳｉＯで構成される第４層間絶縁膜１１４が第２ゲート電極１１２を覆って形成され、その上にＳｉＮで形成される第３層間絶縁膜１１３が形成されている点である。
第２ゲート電極１１２を覆う層間絶縁膜から水素の供給をする必要が無い、あるいは、水素を供給しないほうが良い場合は、図４の構成が使用される。図４の他の構成は図３と同じなので説明を省略する。以後の説明では、第３層間絶縁膜１１３及び第４層間絶縁膜１１４の順番は図３の場合を基準に説明するが、図４の場合も同様に本発明を適用することが出来る。
図５は本発明の実施例１を示す断面図である。図５において、ＴＦＴ基板１００の上に遮光膜１０５が形成されている。遮光膜１０５は第１ゲート電極１０４あるいは第２ゲート電極１１２と同じ金属で形成することが出来る。遮光膜１０５のその他の構成は図２で説明したのと同じである。
遮光膜１０５を覆って下地膜１０１が形成され、その上にポリシリコン半導体１０２が形成されている。ポリシリコン半導体１０２を覆って第１ゲート絶縁膜１０３が形成され、その上に第１ゲート電極１０４が形成されている。これらの構成は図３で説明したのと同様である。
図５が図３と異なる点は、第１ゲート絶縁膜１０３の上に酸化物半導体１０８が形成されていることである。すなわち、ポリシリコン半導体１０２と酸化物半導体１０８の間には、１層の絶縁膜しかない。一方、図３においては、ポリシリコン半導体１０２との酸化物半導体１の間には、３層の絶縁膜が存在している。酸化物半導体１０８の両側にトップコンタクトでＳＤ金属１０９が形成されている点は図３と同じである。
図５において、酸化物半導体１０８及びＳＤ金属１０９を覆って第２ゲート絶縁膜１１０が形成されている。第２ゲート絶縁膜１１０の構成は図３と同様である。そして、第２ゲート絶縁膜１１０の上に第２ゲート電極１１２及びＡｌＯ膜１１１が形成されている。第２ゲート電極１１２及びＡｌＯ膜１１１の構成は図３と同じである。
第２ゲート電極１１２及びＡｌＯ膜１１１を覆ってＳｉＮによる第３層間絶縁膜１１３が形成されており、その上にＳｉＯによる第４層間絶縁膜１１４が形成されている。その後、ポリシリコン半導体１０２、酸化物半導体１０８と、配線または電極と接続するためのスルーホール１１５乃至１２０が形成される。
本実施例を示す図５の特徴は、図３における第１層間絶縁膜１０６と第２層間絶縁膜１０７が存在していないことである。したがって、ポリシリコン半導体１０８側のスルーホール１１５、１１６、１１７の深さと酸化物半導体１０８側のスルーホール１１８，１１９，１２０の深さの差が小さくなり、酸化物半導体１０８側のスルーホールにおいて、酸化物半導体１０８あるいは電極が消失するという現象を回避することが出来る。
図５において、ポリシリコン半導体１０２側のスルーホール１１５、１１７は４層の絶縁膜に対して形成されているのに対し、酸化物半導体１０８側のスルーホール１１８、１２０は３層の絶縁膜に対して形成される。すなわち、差は１層のみである。これに対して、図３においては、この差は３層である。また、ポリシリコン半導体１０２側のスルーホール１１６は３層の絶縁膜に対して形成されているのに対し、酸化物半導体１０８側のスルーホール１１９は２層の絶縁膜に対して形成される。すなわち、この差は１層のみである。これに対して、図３においては、この差は３層である。
すなわち、図５においては、スルーホール形成時に、酸化物半導体１０８側において、エッチング液に、より長く晒される時間は、小さくなり、酸化物半導体１０８、あるいは、ＳＤ金属１０９、第２ゲート電極１１２等が消失する危険が小さくなる。したがって、ハイブリッド構成を有する表示装置を安定して製造することが出来る。
図６は、本発明の実施例２を示す断面図である。図６が実施例１の図５と異なる点は、酸化物半導体１０８を用いたＴＦＴの構成である。図６の酸化物半導体１０８はＳＤ金属１０９と底面で接する、いわゆるボトムコンタクトとなっている。図６に示す構成は、図５に示す構成に対して、以下に示すような利点を持っている。
図７は図６の構成を実現する途中工程を示す断面図である。図７において、第１ゲート絶縁膜１０３の構成までは、図５と同じである。図７の特徴は、第１ゲート絶縁膜１０３の上に第１ゲート電極１０４と同時に酸化物半導体の両側に形成されるＳＤ金属１０９を形成することである。一方、図５においては、酸化物半導体１０８を形成した後、ＳＤ金属１０９を形成するので、ＳＤ金属１０９のためのフォトリソグラフィ工程が必要になる。つまり、図６及び図７の構成であれば、フォトリソグラフィ工程を１工程省略することが出来る。
第１ゲート電極１０４及びＳＤ金属１０４を形成した後、リン(Ｐ)あるいはボロン（Ｂ）をポリシリコン半導体１０２にイオンインプランテーション（Ｉ／Ｉ）によって注入し、ポリシリコン半導体１０２にドレイン及びソースを形成する。
図８は図７に続く途中工程における構成を示す断面図である。図８において、酸化物半導体１０８を、第１ゲート絶縁膜１０３の上に形成する。この時、酸化物半導体１０８の両側は、ＳＤ金属１０９の上に形成される。酸化物半導体１０８及び第１ゲート電極１０４を覆って第２ゲート絶縁膜１１０をＳｉＯによって形成する。
その後、酸化物半導体１０８のチャネルに対応する部分に第２ゲート電極１１２及びＡｌＯ膜１１１を形成する。第２ゲート電極１１２及びＡｌＯ膜１１１の構成は図３等で説明したのと同様である。
その後、リン(Ｐ)あるいはボロン（Ｂ）をイオンインプランテーション（Ｉ／Ｉ）によって酸化物半導体１０８に注入する。イオンは平面で視て、第２ゲート電極１１２とＳＤ金属１０９の間において、酸化物半導体１０８に導電性を与える作用を有する。つまり、この領域は、ＳＤ金属１０９と接触していないので、酸化物半導体１０８は絶縁物のままであるので、イオンを注入することによって導通を与える。
その後、第３層間絶縁膜１１３及び第４層間絶縁膜１１４を形成し、酸化物半導体１０８及びポリシリコン半導体１０２に対してスルーホールを形成する。実施例２の効果は、実施例１の効果と同じである。ただし、実施例２では、実施例１におけるＳＤ金属１０９をパターニングするための、フォトリソグラフィ工程を省略することが出来る点で有利である。
なお、図７及び図８で説明したイオンインプランテーション工程およびその効果は、実施例１における図５も同様である。
図９は、本発明の実施例３を示す断面図である。図９が実施例２の図６と異なる点は、酸化物半導体１０８を用いたＴＦＴの構成である。図９の酸化物半導体１０８には、ＳＤ金属１０９は存在していない。すなわち、本実施例においても、第１層間絶縁膜１０６と第２層間絶縁膜１０７は存在していないので、図２で説明したように、酸化物半導体１０８側のスルーホールが貫通する絶縁膜の層数とポリシリコン半導体１０２側のスルーホールが貫通する絶縁膜の層数とは１層しかない。したがって、エッチング比の大きなエッチング液、あるいは、エッチング比の大きなドライエッチングのガスを用いることによって、ＳＤ金属１０９を省略することが出来る。
図１０は図９の構成を実現する途中工程を示す断面図である。図９において、第１ゲート絶縁膜１０３の構成までは、実施例２の図７と同じである。図１０が図７と異なる点は、第１ゲート絶縁膜１０３の上にＳＤ金属１０９が形成されていないことである。第１ゲート電極１０４を形成した後、リン(Ｐ)あるいはボロン（Ｂ）をイオンインプランテーション（Ｉ／Ｉ）によって注入し、ポリシリコン半導体１０２にドレイン及びソースを形成する。
図１１は図１０の後の、途中工程における構成を示す断面図である。図１１において、酸化物半導体１０８を、第１ゲート絶縁膜１０３の上に形成する。その後、酸化物半導体１０８及び第１ゲート電極１０４を覆って第２ゲート絶縁膜１１０をＳｉＯによって形成する。そして、酸化物半導体１０８のチャネルに対応する部分に第２ゲート電極１１２及びＡｌＯ膜１１１を形成する。
その後、リン(Ｐ)あるいはボロン（Ｂ）をイオンインプランテーション（Ｉ／Ｉ）によって酸化物半導体１０８に注入する。イオンは平面で視て、第２ゲート電極１１２で覆われている以外の部分において、酸化物半導体１０８に導電性を与える作用を有する。つまり、この領域の酸化物半導体１０８は絶縁物のままであるので、イオンを注入することによって導通を与える。
その後、第３層間絶縁膜１１３及び第４層間絶縁膜１１４を形成し、酸化物半導体１０８及びポリシリコン半導体１０２に対してスルーホールを形成する。実施例３の効果は、実施例１及び２の効果と同じである。
図１２は、本発明の実施例４を示す断面図である。実施例４の特徴は、イオンインプランテーションを1回で済ませられることである。また、図１２の構成では、ポリシリコン半導体１０８によって形成されるＴＦＴはｐチャネルＴＦＴである。
図１３は図１２の構成を実現する途中工程を示す断面図である。図１３の構成は次のような工程で形成される。ＴＦＴ基板１００の上に下地膜１０１を形成し、その上にポリシリコン半導体１０２を形成し、その上に第１ゲート絶縁膜１０３を形成する。これらの３層の膜はいずれもＣＶＤによって形成される。その後酸化物半導体１０８をスパッタリングによって形成し、酸化物半導体１０８をパターニングする。
その後、第１ゲート電極１０４及びＳＤ金属１０９となる金属あるいは合金をスパッタリング等によって、形成し、この金属あるいは合金をパターニングして、第１ゲート電極１０４及びＳＤ金属１０９とする。したがって、この場合は、ＳＤ金属１０９は酸化物半導体１０８に対してトップコンタクトになる。その後、第１ゲート絶縁膜１０３をパターニングする。第１ゲート絶縁膜１０３は、第１ゲート絶縁膜１０４の下及びＳＤ金属１０９を含む酸化物半導体１０８の下にのみ残存し、他は除去される。
その後、第２ゲート絶縁膜１１０をＳｉＯによって形成する。第２ゲート絶縁膜１１０の上で、酸化物半導体１０８のチャネル部に相当する部分に第２ゲート電極１１２およびＡｌＯ層１１１を形成する。第２ゲート電極１１２及びＡｌＯ層１１１等は、図５等で説明したのと同様である。
その後、第１ゲート電極１０４及び第２ゲート電極１１２をマスクにしてボロン（Ｂ）をイオンインプランテーションによってポリシリコン半導体１０２及び酸化物半導体１０８に同時に注入する。これによって、ポリシリコン半導体１０２及び酸化物半導体１０８にドレイン及びソースを形成する。
図１４では、若干異なって見えるが、酸化物半導体１０８の上の第２ゲート絶縁膜１１０の厚さｄとポリシリコン半導体１０２の上の第２ゲート絶縁膜１１０の厚さｄは同じである。したがって、同じイオンインプランテーションのエネルギーによって正確に酸化物半導体１０８とポリシリコン半導体１０２にボロンを注入することが出来る。
なお、この構成においては、ポリシリコン半導体１０２におけるＴＦＴは、ドレイン及びソースにボロン（Ｂ）をドープしたような、ｐチャネル方式ＴＦＴに限定となる。図１４において、ボロン（Ｂ）に替えてリン(Ｐ)をドープした場合は、ｎチャネルタイプのＴＦＴとなるが、このプロセスにおいては、ＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）を形成することが出来ない。したがって、ポリシリコン半導体によるＴＦＴの信頼性を確保することが困難になる。
その後、第２ゲート電極１１２を覆って第３層間絶縁膜１１３、及び第４層間絶縁膜１１４を形成し、ポリシリコン半導体１０２によるＴＦＴと酸化物半導体１０８によるＴＦＴにスルーホールを形成する。第３層間絶縁膜１１３、第４層間絶縁膜１１４、スルーホール１１５乃至１２０の形成工程は、実施例１乃至３で説明したのと同じである。
本実施例においては、ポリシリコン半導体１０２側におけるスルーホール１１５、１１７が貫通する絶縁膜の層数は３であり、酸化物半導体１０８側におけるスルーホール１１８、１２０が貫通する絶縁膜の層数も３であり、同数である。したがって、ポリシリコン半導体１０２側と酸化物半導体１０８側におけるスルーホールの形成条件を、実施例１乃至３の場合よりも、より均一にすることが出来る。
なお、図１２において、第１ゲート絶縁膜１０３は第１ゲート電極１０４の下及びＳＤ金属１０９を含む酸化物半導体１０８の下を除いて除去されているが、本実施例の作用からは、少なくとも、ポリシリコン半導体１０２のドレイン領域及びソース領域から除去されていればよい。ポリシリコン半導体１０２と酸化物半導体１０８に対して同じ条件によってイオンインプランテーションが可能であればよいからである。
また、図１２において、酸化物半導体１０８に対するスルーホールは、酸化物半導体１０８に接続するＳＤ金属１０９の上に形成されているが、実施例３のように、酸化物半導体１０８の上に直接形成されていてもよい。特に、本実施例では、ポリシリコン半導体１０２側に形成されるスルーホール１１５、１１７が貫通する絶縁膜の層数と酸化物半導体１０８側に形成されるスルーホール１１８、１２０が貫通する絶縁膜の層数が等しいので、実施例３の場合よりもさらに、この構成を実現しやすい。
実施例１乃至４では、液晶表示装置を例にとって説明した。本発明は有機ＥＬ表示装置についても同様に適用することが出来る。図１５は有機ＥＬ表示装置の画素部の断面図である。図１５において、ＴＦＴ基板１００にはガラス基板あるいはポリイミド等の樹脂基板が使用される。図１５において、ＴＦＴ基板１００からドレイン電極１２１及びソース電極１２２が形成されるまでは、液晶表示装置における図２と同一である。したがって、実施例１乃至４で説明した本発明の構成はそのまま適用することが出来る。
図１５における有機ＥＬ表示装置のその他の構成は次の通りである。ドレイン電極１２１及びソース電極１２２を覆って有機パッシベーション膜１２３が形成され、この有機パッシベーション膜１２３にスルーホール１３０を形成する。有機パッシベーション膜１２３の上に金属あるいは合金による反射電極と酸化物導電膜によるアノードの積層膜による下部電極１５０を形成する。
その上にバンク１６０となるアクリル等の有機膜を形成し、この膜にホールを形成する。ホール内に発光層となる有機ＥＬ膜１５１を形成する。有機ＥＬ膜１５１は通常は複数の膜によって形成される。有機ＥＬ膜１５１及びバンク１６０を覆ってカソード１５２を形成する。カソード１５２は、ＩＴＯ、ＡＺＯ（Ａｌｕｍｉｎｉｕｍ ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）等の透明酸化物導電膜か金属薄膜によって形成される。
その後、有機ＥＬ膜１５１を保護するための、保護膜１５３をＳｉＮ等によって形成する。その後、反射防止のための偏光板１５５を粘着材１５４を介して保護膜１５３の上に貼り付ける。なお、保護膜１５３は、ＳｉＮ等の無機膜のみでなく、これに積層してアクリル等の透明有機膜が積層される場合もある。
また、有機ＥＬ表示装置においても、走査線駆動回路等の周辺回路を、ＴＦＴを用いて形成する。したがって、周辺駆動回路をポリシリコン半導体１０２によって形成し、画素部に形成されるスイッチングＴＦＴ等を酸化物半導体１０８によって形成するという要求も、液晶表示装置と同様に存在する。
このように、有機ＥＬ表示装置においても、実施例１乃至４で説明した本発明の構成を適用することが出来る。
また、表示装置はじめ電子デバイスにおいて内蔵される光センサとしても用いることができる。
１１…走査線、 １２…映像信号線、 １３…画素、 １４…表示領域、 １５…端子領域、 １６…シール材、 １７…フレキシブル配線基板、 １００…ＴＦＴ基板、 １０１…下地膜、 １０２…ポリシリコン半導体、 １０３…ゲート絶縁膜、 １０４…ゲート電極、 １０５…遮光膜、 １０６…第１層間絶縁膜、 １０７…第２層間絶縁膜、 １０８…酸化物半導体、 １０９…ＳＤ金属、 １１０…ゲート絶縁膜、 １１１…ＡｌＯ膜、 １１２…ゲート電極、 １１３…第3層間絶縁膜、 １１４…第４層間絶縁膜、 １１５…スルーホール、 １１６…スルーホール、 １１７…スルーホール、 １１８…スルーホール、 １１９…スルーホール、 １２０…スルーホール、 １２１…ドレイン電極、 １２２…ソース電極、 １２３…有機パッシベーション膜、 １２４…コモン電極、 １２５…容量絶縁膜、 １２６…画素電極、 １２７…配向膜、 １３０…スルーホール、 １３１…スルーホール、 １５０…下部電極、 １５１…有機ＥＬ層、 １５２…カソード、 １５３…保護層、 １５４…粘着材、 １５５…偏光板、 １６０…バンク、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２０４…配向膜、 ３００…液晶層、 ３０１…液晶分子

Claims (15)

  1. ポリシリコン半導体を用いた第１のＴＦＴと酸化物半導体を用いた第２のＴＦＴが形成された基板を有する表示装置であって、
    前記ポリシリコン半導体を覆って第１の絶縁膜が形成され、前記第１の絶縁膜の上に第１のゲート電極が形成され、
    前記第１の絶縁膜の上で前記第１のゲート電極と平面視で重ならない位置に前記酸化物半導体が形成され、前記酸化物半導体を覆って第２の絶縁膜が形成され、
    前記第１のゲート電極と前記酸化物半導体とは、前記第１の絶縁膜と前記第２の絶縁膜の間にあり、前記第１の絶縁膜に接触しており、
    前記第２の絶縁膜の上に第２のゲート電極が形成され、
    前記第２のゲート電極を覆って第３の絶縁膜が形成されていることを特徴とする表示装置。
  2. 前記ポリシリコン半導体に、複数の絶縁膜を貫通して第１のスルーホールが形成され、前記酸化物半導体に、複数の絶縁膜を貫通して第２のスルーホールが形成され、
    前記第１スルーホールが貫通する絶縁膜の層数と前記第２のスルーホールが貫通する絶縁膜の層数の差は１であることを特徴とする請求項１に記載の表示装置。
  3. 前記第１のスルーホールは前記ポリシリコン半導体の上に形成され、前記第２のスルーホールは前記酸化物半導体の上に形成されていることを特徴とする請求項２に記載の表示装置。
  4. 前記第２のスルーホールは、前記酸化物半導体の基板に対向する面と反対側と接触する金属又は合金の上に形成されていることを特徴とする請求項２に記載の表示装置。
  5. 前記第２のスルーホールは、前記酸化物半導体の基板に対向する面側と接触する金属又は合金の上に形成されていることを特徴とする請求項２に記載の表示装置。
  6. 前記第１のゲート電極と前記金属または合金は、同じ金属であることを特徴とする請求項５に記載の表示装置。
  7. 前記第３の絶縁膜は複数の膜の積層膜であることを特徴とする請求項１に記載の表示装置。
  8. 前記第２のゲート電極と前記酸化物半導体の間にはＡｌＯ膜が存在していることを特徴とする請求項１に記載の表示装置。
  9. ポリシリコン半導体を用いた第１のＴＦＴと酸化物半導体を用いた第２のＴＦＴが形成された基板を有する表示装置であって、
    前記ポリシリコン半導体を覆って第１の絶縁膜が形成され、前記第１の絶縁膜の上に第１のゲート電極が形成され、
    前記第１の絶縁膜は、少なくとも、前記ポリシリコン半導体のドレイン領域とソース領域には存在せず、
    前記第１絶縁膜の上で前記第１のゲート電極と平面視で重ならない位置に前記酸化物半導体が形成され、前記酸化物半導体を覆って第２の絶縁膜が形成され、前記第２の絶縁膜の上に第２のゲート電極が形成され、
    前記第２のゲート電極を覆って第３の絶縁膜が形成されていることを特徴とする表示装置。
  10. 前記第１のＴＦＴはｐチャネル型のＴＦＴであることを特徴とする請求項９に記載の表示装置。
  11. 前記ポリシリコン半導体の接続のために、複数の絶縁膜を貫通して第１のスルーホールが形成され、前記酸化物半導体の接続のために、複数の絶縁膜を貫通して第２のスルーホールが形成され、
    前記第１スルーホールが貫通する絶縁膜の層数と前記第２のスルーホールが貫通する絶縁膜の層数は同じであることを特徴とする請求項９に記載の表示装置。
  12. 前記第１のスルーホールは前記ポリシリコン半導体の上に形成され、前記第２のスルーホールは前記酸化物半導体の上に形成されていることを特徴とする請求項１１に記載の表示装置。
  13. 前記第２のスルーホールは、前記酸化物半導体の基板に対向する面と反対側と接触する金属又は合金の上に形成されていることを特徴とする請求項１１に記載の表示装置。
  14. 前記第２のスルーホールは、前記酸化物半導体の基板に対向する面側と接触する金属又は合金の上に形成されていることを特徴とする請求項１１に記載の表示装置。
  15. 前記第１のＴＦＴは表示領域に形成され、前記第２のＴＦＴは周辺駆動回路に形成されていることを特徴とする請求項１乃至１４のいずれか１項に記載の表示装置。
JP2018137518A 2018-07-23 2018-07-23 表示装置 Pending JP2020017558A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018137518A JP2020017558A (ja) 2018-07-23 2018-07-23 表示装置
PCT/JP2019/025095 WO2020021938A1 (ja) 2018-07-23 2019-06-25 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018137518A JP2020017558A (ja) 2018-07-23 2018-07-23 表示装置

Publications (1)

Publication Number Publication Date
JP2020017558A true JP2020017558A (ja) 2020-01-30

Family

ID=69182259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018137518A Pending JP2020017558A (ja) 2018-07-23 2018-07-23 表示装置

Country Status (2)

Country Link
JP (1) JP2020017558A (ja)
WO (1) WO2020021938A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111367128A (zh) * 2020-04-03 2020-07-03 厦门天马微电子有限公司 低温多晶硅显示面板及其制作方法、液晶显示装置
WO2021250782A1 (ja) * 2020-06-09 2021-12-16 シャープ株式会社 表示装置および表示装置の製造方法
WO2022123647A1 (ja) * 2020-12-08 2022-06-16 シャープ株式会社 表示装置及びその製造方法
WO2023021623A1 (ja) * 2021-08-18 2023-02-23 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法
JP2023035913A (ja) * 2021-08-30 2023-03-13 エルジー ディスプレイ カンパニー リミテッド 酸化物半導体を含むディスプレイ装置
WO2023062695A1 (ja) * 2021-10-11 2023-04-20 シャープディスプレイテクノロジー株式会社 表示装置
WO2023112328A1 (ja) * 2021-12-17 2023-06-22 シャープディスプレイテクノロジー株式会社 表示装置
WO2024127448A1 (ja) * 2022-12-12 2024-06-20 シャープディスプレイテクノロジー株式会社 表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023286168A1 (ja) * 2021-07-13 2023-01-19 シャープディスプレイテクノロジー株式会社 表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101894329B1 (ko) * 2011-10-14 2018-09-04 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
US9040981B2 (en) * 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
US9634038B2 (en) * 2014-02-25 2017-04-25 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
JP7030285B2 (ja) * 2016-09-14 2022-03-07 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111367128A (zh) * 2020-04-03 2020-07-03 厦门天马微电子有限公司 低温多晶硅显示面板及其制作方法、液晶显示装置
WO2021250782A1 (ja) * 2020-06-09 2021-12-16 シャープ株式会社 表示装置および表示装置の製造方法
WO2022123647A1 (ja) * 2020-12-08 2022-06-16 シャープ株式会社 表示装置及びその製造方法
WO2023021623A1 (ja) * 2021-08-18 2023-02-23 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法
JP2023035913A (ja) * 2021-08-30 2023-03-13 エルジー ディスプレイ カンパニー リミテッド 酸化物半導体を含むディスプレイ装置
WO2023062695A1 (ja) * 2021-10-11 2023-04-20 シャープディスプレイテクノロジー株式会社 表示装置
WO2023112328A1 (ja) * 2021-12-17 2023-06-22 シャープディスプレイテクノロジー株式会社 表示装置
WO2024127448A1 (ja) * 2022-12-12 2024-06-20 シャープディスプレイテクノロジー株式会社 表示装置

Also Published As

Publication number Publication date
WO2020021938A1 (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
WO2020021938A1 (ja) 表示装置
US10317763B2 (en) Display device
WO2020184533A1 (ja) 表示装置及び半導体装置
JP7250558B2 (ja) 表示装置及び半導体装置
US8519396B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
CN107346083B (zh) 显示装置
WO2013021607A1 (ja) 液晶表示装置、および液晶表示装置の製造方法
JP2018046140A (ja) 表示装置及びその製造方法
KR101490472B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20080060861A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2020202223A (ja) 半導体装置
JP6917779B2 (ja) 表示装置
US11374025B2 (en) Display device and manufacturing method thereof
KR20080100692A (ko) 액정표시장치와 그 제조방법
JP5424544B2 (ja) 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル
WO2019244636A1 (ja) 半導体装置
JP2018064020A (ja) 表示装置
KR101866388B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101480840B1 (ko) 박막 트랜지스터 및 그 제조방법
JP2020129617A (ja) 半導体装置および半導体装置の製造方法
JP7446076B2 (ja) 半導体装置
KR101974609B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100641000B1 (ko) 액정표시소자 및 그 제조방법
JP2011108706A (ja) 表示装置