WO2022123647A1 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
WO2022123647A1
WO2022123647A1 PCT/JP2020/045620 JP2020045620W WO2022123647A1 WO 2022123647 A1 WO2022123647 A1 WO 2022123647A1 JP 2020045620 W JP2020045620 W JP 2020045620W WO 2022123647 A1 WO2022123647 A1 WO 2022123647A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
layer
insulating film
display device
semiconductor layer
Prior art date
Application number
PCT/JP2020/045620
Other languages
English (en)
French (fr)
Inventor
忠芳 宮本
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US18/265,941 priority Critical patent/US20240040836A1/en
Priority to PCT/JP2020/045620 priority patent/WO2022123647A1/ja
Priority to CN202080107749.XA priority patent/CN116547734A/zh
Publication of WO2022123647A1 publication Critical patent/WO2022123647A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Definitions

  • the present invention relates to a display device and a method for manufacturing the display device.
  • a self-luminous organic EL display device that uses an organic electroluminescence (hereinafter, also referred to as “EL”) element has attracted attention.
  • EL organic electroluminescence
  • a plurality of thin film transistors are provided for each sub-pixel, which is the smallest unit of an image.
  • the semiconductor layer constituting the TFT for example, a semiconductor layer made of polysilicon having a high mobility, a semiconductor layer made of an oxide semiconductor such as In—Ga—Zn—O having a small leakage current, and the like are well known. ing.
  • Patent Document 1 discloses a display device having a hybrid structure in which a first TFT using a polysilicon semiconductor and a second TFT using an oxide semiconductor are formed on a substrate, respectively.
  • the contact hole of the TFT using the oxide semiconductor reaches the metal layer in contact with the semiconductor layer instead of the semiconductor layer made of the oxide semiconductor, it is cleaned with hydrofluoric acid. Even if the semiconductor layer made of an oxide semiconductor is not melted, when the semiconductor layer made of polysilicon is doped, unless a mask overlapping the entire semiconductor layer made of the oxide semiconductor is formed, the oxide semiconductor is used. Since the semiconductor layer is also doped, there is room for improvement.
  • the present invention has been made in view of this point, and an object thereof is to suppress the manufacturing cost and surely form a contact hole in the inorganic insulating film for electrically connecting to the semiconductor layer. There is something in it.
  • the display device includes a base substrate and a thin film layer provided on the base substrate, and the thin film layer is a first semiconductor layer formed of polysilicon.
  • a first thin film having a structure and a second thin film having a second semiconductor layer formed of an oxide semiconductor are provided for each subpixel, and the first thin film is provided on a base coat film so as to be separated from each other.
  • a third semiconductor layer formed of the same material, a first gate electrode provided on the third semiconductor layer and controlling conduction between the first conductor region and the second conductor region, and the first gate electrode.
  • a first interlayer insulating film provided so as to cover one gate electrode and a first interlayer insulating film provided so as to be separated from each other and electrically connected to the first conductor region and the second conductor region, respectively.
  • the second semiconductor film is provided with a terminal electrode and a second terminal electrode, and the gate insulating film and a third conductor region and a fourth conductor region are defined so as to be provided on the gate insulating film and separated from each other.
  • the interlayer insulating film provided on the first metal layer and the second metal layer is provided on the interlayer insulating film so as to be separated from each other, and the first metal layer and the second metal layer are electrically charged with each other. It is characterized by including a third terminal electrode and a fourth terminal electrode connected to the above, and a second gate electrode for controlling conduction between the third conductor region and the fourth conductor region, respectively.
  • the method for manufacturing a display device includes a base substrate and a thin film layer provided on the base substrate, and the thin film layer has a first semiconductor layer formed of polysilicon.
  • the first thin film is provided on a base coat film.
  • the gate insulating film provided, the third semiconductor layer provided on the gate insulating film and formed on the same layer as the second semiconductor layer, and the third semiconductor layer provided on the third semiconductor layer, the first.
  • the first gate electrode that controls the conduction between the one conductor region and the second conductor region, the interlayer insulating film provided so as to cover the first gate electrode, and the interlayer insulating film so as to be separated from each other. It is provided with a first terminal electrode and a second terminal electrode electrically connected to the first conductor region and the second conductor region, respectively, and the second semiconductor film is provided on the gate insulating film.
  • the second semiconductor layer in which a second channel region is defined between the third conductor region and the fourth conductor region separated from each other, and the third conductor region and the fourth conductor region, and the third conductor region and the said.
  • the first metal layer and the second metal layer which are provided on the fourth conductor region and are formed of the same material as the first gate electrode, respectively, and are provided on the first metal layer and the second metal layer.
  • the above-mentioned interlayer insulating film and the third terminal electrode and the fourth terminal electrode provided on the interlayer insulating film so as to be separated from each other and electrically connected to the first metal layer and the second metal layer, respectively.
  • a second gate electrode for controlling conduction between the third conductor region and the fourth conductor region, a base coat film forming step of forming the base coat film on the base substrate, and the base coat film.
  • the first semiconductor layer forming step of forming the first semiconductor layer, the gate insulating film, the second semiconductor film formed of the oxide semiconductor, and the metal film are sequentially formed so as to cover the first semiconductor layer.
  • the laminated film forming step of forming the laminated film and the portion to be the first channel region and the second semiconductor layer on the laminated film are overlapped with each other, and the portion to be the second channel region is relatively thin.
  • the resist pattern forming step of forming the strike pattern, the metal film exposed from the resist pattern, and the second semiconductor film under the metal film are removed to remove the first gate electrode, the third semiconductor layer, and the third semiconductor layer.
  • the present invention it is possible to suppress the manufacturing cost and surely form a contact hole in the inorganic insulating film for electrically connecting to the semiconductor layer.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device according to a first embodiment of the present invention.
  • FIG. 2 is a plan view of a display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of a display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 4 is an equivalent circuit diagram showing a pixel circuit of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing an organic EL layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device according to a first embodiment of the present invention.
  • FIG. 2 is a plan view of a display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of a display area of the organic
  • FIG. 6 is a cross-sectional view showing a part of the TFT layer forming step in the method for manufacturing an organic EL display device according to the first embodiment of the present invention.
  • FIG. 7 is a cross-sectional view showing a part of the TFT layer forming step in the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 8 is a cross-sectional view showing a part of the TFT layer forming step in the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 9 is a cross-sectional view showing a part of the TFT layer forming step in the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 9 is a cross-sectional view showing a part of the TFT layer forming step in the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 9 is a cross-sectional view showing a part of
  • FIG. 10 is a cross-sectional view showing a part of the TFT layer forming step in the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 11 is a cross-sectional view showing a part of the TFT layer forming step in the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 12 is a cross-sectional view showing a part of the TFT layer forming step in the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 13 is a cross-sectional view showing a part of the TFT layer forming step in the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 11 is a cross-sectional view showing a part of the TFT layer forming step in the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 12 is a cross-sectional view showing a
  • FIG. 14 is a cross-sectional view showing a part of the TFT layer forming step in the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 15 is a cross-sectional view showing a part of the TFT layer forming step in the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 16 is a cross-sectional view showing a part of the TFT layer forming step in the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 17 is a cross-sectional view of a display area of the TFT layer constituting the organic EL display device according to the second embodiment of the present invention.
  • FIG. 18 is a cross-sectional view of a display area of the TFT layer constituting the organic EL display device according to the third embodiment of the present invention.
  • FIG. 19 is a cross-sectional view of a display area of the TFT layer constituting the organic EL display device according to the fourth embodiment of the present invention.
  • FIG. 20 is a cross-sectional view of a display area of the TFT layer constituting the organic EL display device according to the fifth embodiment of the present invention.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50 of the present embodiment.
  • FIG. 2 is a plan view of the display area D of the organic EL display device 50.
  • FIG. 3 is a cross-sectional view of the display area D of the organic EL display device 50.
  • FIG. 4 is an equivalent circuit diagram showing a pixel circuit of the organic EL display device 50.
  • FIG. 5 is a cross-sectional view showing an organic EL layer 33 constituting the organic EL display device 50.
  • the organic EL display device 50 includes, for example, a rectangular display area D for displaying an image and a frame area F provided around the display area D.
  • the rectangular display area D is illustrated, and the rectangular shape may include, for example, a shape having an arc-shaped side, a shape having an arc-shaped corner, or a part of the side.
  • a substantially rectangular shape such as a shape with a notch is also included.
  • a plurality of sub-pixels P are arranged in a matrix in the display area D. Further, in the display area D, as shown in FIG. 2, for example, a sub-pixel P having a red light emitting region Er for displaying red, and a sub pixel P having a green light emitting region Eg for displaying green, And sub-pixels P having a blue light emitting region Eb for displaying blue are provided so as to be adjacent to each other. In the display area D, for example, one pixel is composed of three adjacent sub-pixels P having a red light emitting region Er, a green light emitting region Eg, and a blue light emitting region Eb.
  • a terminal portion T is provided at the right end portion in FIG. 1 of the frame area F. Further, in the frame area F, as shown in FIG. 1, a bent portion that can be bent 180 ° (U-shaped) with the vertical direction in the figure as the bending axis between the display area D and the terminal portion T. B is provided so as to extend in one direction (vertical direction in the figure).
  • the organic EL display device 50 is provided as a resin substrate layer 10 provided as a base substrate, a TFT layer 30a provided on the resin substrate layer 10, and a light emitting element layer on the TFT layer 30a.
  • the organic EL element layer 40 is provided with a sealing film 45 provided so as to cover the organic EL element layer 40.
  • the resin substrate layer 10 is made of, for example, a polyimide resin or the like.
  • the TFT layer 30a includes a base coat film 14 provided on the resin substrate layer 10, four first TFTs 9A provided for each sub-pixel P on the base coat film 14, three second TFTs 9B and one. It includes two capacitors 9h (see FIG. 4), each first TFT 9A and each second TFT 9B, and a flattening film 24 provided on each capacitor 9h.
  • the TFT layer 30a is provided with a plurality of gate lines 18g so as to extend in parallel with each other in the lateral direction in the drawing.
  • the TFT layer 30a is provided with a plurality of light emission control lines 18e so as to extend in parallel with each other in the lateral direction in the drawing.
  • the TFT layer 30a is provided with a plurality of second initialization power supply lines 20i so as to extend in parallel with each other in the lateral direction in the drawing.
  • each light emission control line 18e is provided so as to be adjacent to each gate line 18g and each second initialization power supply line 20i.
  • the TFT layer 30a is provided with a plurality of source lines 23f so as to extend in parallel with each other in the vertical direction in the drawing.
  • the TFT layer 30a is provided with a plurality of power supply lines 23g so as to extend in parallel with each other in the vertical direction in the drawing.
  • each power supply line 23g is provided so as to be adjacent to each source line 23f.
  • the first TFT 9A is provided on the first semiconductor layer 15a provided on the base coat film 14, the gate insulating film 16a provided on the first semiconductor layer 15a, and the gate insulating film 16a.
  • the base coat film 14 includes a first base coat film 11 provided on the resin substrate layer 10 side and a second base coat film 13 provided on the gate insulating film 16a side opposite to the resin substrate layer 10. And have.
  • the first semiconductor layer 15a is formed of, for example, polysilicon (low temperature polysilicon) or the like, and as shown in FIG. 3, the first conductor region 15aa and the second conductor region 15ab are defined so as to be separated from each other. , A first channel region 15ac defined between the first conductor region 15aa and the second conductor region 15ab.
  • the gate insulating film 16a is provided so as to overlap the third semiconductor layer 17a and the first gate electrode 18a that overlap each other.
  • the third semiconductor layer 17a is formed of the same material as the second semiconductor layer described later.
  • the first gate electrode 18a is provided so as to overlap the first channel region 15ac of the first semiconductor layer 15a, and the first conductor region 15aa and the second conductor region 15ab of the first semiconductor layer 15a. It is configured to control the conduction between them.
  • the interlayer insulating film 22 includes a first interlayer insulating film 19 provided on the gate insulating film 16a side and a second interlayer insulating film 21 provided on the side opposite to the gate insulating film 16a. There is.
  • the first terminal electrode 23a and the second terminal electrode 23b are the first of the first semiconductor layer 15a via the first contact hole Ha and the second contact hole Hb formed in the interlayer insulating film 22. It is electrically connected to the conductor region 15aa and the second conductor region 15ab, respectively.
  • the second TFT 9B includes a gate insulating film 16b, a second semiconductor layer 17b provided on the gate insulating film 16b, and a third conductor region 17ba and a fourth conductor described later in the second semiconductor layer 17b.
  • the first metal layer 18ba and the second metal layer 18bb provided on the region 17bb, the interlayer insulating film 22 provided on the first metal layer 18ba and the second metal layer 18bb, and the interlayer insulating film 22 are provided on each other.
  • a third terminal electrode 23c and a fourth terminal electrode 23d provided so as to be separated from each other, and a second gate electrode 20a and a third gate electrode 12a for controlling conduction between the third conductor region 17ba and the fourth conductor region 17bb. It is equipped with.
  • the gate insulating film 16b is provided separately from the gate insulating film 16a so as to overlap the second semiconductor layer 17b.
  • the second semiconductor layer 17b is formed of, for example, an oxide semiconductor such as an In—Ga—Zn—O system, and as shown in FIG. 3, the third conductor region 17ba and the fourth conductor are defined so as to be separated from each other. It includes a region 17bb and a second channel region 17bb defined between the third conductor region 17ba and the fourth conductor region 17bb.
  • the In—Ga—Zn—O-based semiconductor is a ternary oxide of In (indium), Ga (gallium), and Zn (zinc), and the ratio of In, Ga, and Zn (composition ratio). Is not particularly limited. Further, the In—Ga—Zn—O-based semiconductor may be amorphous or crystalline.
  • the crystalline In-Ga-Zn-O-based semiconductor As the crystalline In-Ga-Zn-O-based semiconductor, a crystalline In-Ga-Zn-O-based semiconductor in which the c-axis is oriented substantially perpendicular to the layer surface is preferable. Further, other oxide semiconductors may be contained instead of the In—Ga—Zn—O system semiconductor. As the other oxide semiconductor, for example, an In—Sn—Zn — O - based semiconductor (for example, In2O3-SnO2 - ZnO; InSnZnO) may be included.
  • the In—Sn—Zn—O semiconductor is a ternary oxide of In (indium), Sn (tin) and Zn (zinc).
  • oxide semiconductors examples include In-Al-Zn-O-based semiconductors, In-Al-Sn-Zn-O-based semiconductors, Zn-O-based semiconductors, In-Zn-O-based semiconductors, and Zn-Ti-.
  • O-based semiconductor Cd-Ge-O-based semiconductor, Cd-Pb-O-based semiconductor, CdO (cadmium oxide), Mg-Zn-O-based semiconductor, In-Ga-Sn-O-based semiconductor, In-Ga-O-based Semiconductors, Zr-In-Zn-O series semiconductors, Hf-In-Zn-O series semiconductors, Al-Ga-Zn-O series semiconductors, Ga-Zn-O series semiconductors, In-Ga-Zn-Sn-O series It may contain a semiconductor, InGaO 3 (ZnO) 5 , zinc oxide (Mg x Zn 1-x O), zinc cadmium oxide (Cd x Zn 1-x O), and the like.
  • ZnO zinc oxide
  • Mg x Zn 1-x O zinc cadmium oxide
  • Cd x Zn 1-x O zinc cadmium oxide
  • the Zn—O-based semiconductor is an amorphous ZnO to which one or more of the group 1 elements, group 13 elements, group 14 elements, group 15 elements, group 17 elements, and the like are added. Those in the amorphous state, those in the polycrystalline state, those in the microcrystalline state in which the amorphous state and the polycrystalline state are mixed, or those to which no impurity element is added can be used.
  • the first metal layer 18ba and the second metal layer 18bb are formed of the same material as the first gate electrode 18a in the same layer.
  • the third terminal electrode 23c and the fourth terminal electrode 23d have a first metal layer 18ba and a second metal layer 18ba via a third contact hole Hc and a fourth contact hole Hd formed in the interlayer insulating film 22. Each is electrically connected to the metal layer 18bb.
  • the second gate electrode 20a is provided between the first interlayer insulating film 19 and the second interlayer insulating film 21 so as to overlap the second channel region 17bc of the second semiconductor layer 17b. It is configured to control the conduction between the third conductor region 17ba and the fourth conductor region 17bb of the two semiconductor layers 17b.
  • the third gate electrode 12a is provided between the first base coat film 11 and the second base coat film 13 so as to overlap the second channel region 17bc of the second semiconductor layer 17b, and the second semiconductor is provided. It is configured to control the conduction between the third conductor region 17ba and the fourth conductor region 17bb of the layer 17b.
  • first TFTs 9A having a first semiconductor layer 15a formed of polysilicon a p-channel type TFT of a writing TFT 9c, a driving TFT 9d, a power supply TFT 9e, and a light emission control TFT 9f, which will be described later, is used.
  • second TFTs 9B having a second semiconductor layer 17b formed of an oxide semiconductor an n-channel type TFT of initialization TFT 9a, compensation TFT 9b and anode discharge TFT 9g, which will be described later, will be exemplified (see FIG. 4).
  • the four first TFTs 9A having the first semiconductor layer 15a formed of polysilicon may be n-channel type TFTs.
  • the first terminal electrodes 23a and the second terminal electrodes 23b of the TFTs 9c, 9d, 9e, and 9f are indicated by circled numbers 1 and 2, and the third terminals of the TFTs 9a, 9b, and 9g are shown.
  • the electrode 23c and the fourth terminal electrode 23d are indicated by circled numbers 3 and 4.
  • the pixel circuit of the sub-pixel P in the n-row and m-th column is shown, but a part of the pixel circuit of the sub-pixel P in the (n-1) row and m-th column is also included. There is. Further, in the equivalent circuit diagram of FIG.
  • the power supply line 23g for supplying the high power supply voltage EL VDD also serves as the first initialization power supply line, but the power supply line 23g and the first initialization power supply line are separately provided. You may. Further, the same voltage as the low power supply voltage ELVSS is input to the second initialization power supply line 20i, but the voltage is not limited to this and the organic EL element 35 is turned off at a voltage different from the low power supply voltage ELVSS. May be entered.
  • the gate electrode of the initialization TFT 9a is electrically connected to the gate wire 18g (n-1) of the previous stage (n-1 stage), and the third terminal thereof.
  • the electrodes are electrically connected to the lower conductive layer of the capacitor 9h and the gate electrode of the driving TFT 9d, which will be described later, and the fourth terminal electrode thereof is electrically connected to the power supply line 23g.
  • the compensation TFT 9b has its gate electrode electrically connected to the gate wire 18g (n) of its own stage (n stage) in each subpixel P, and its third terminal electrode is for driving. It is electrically connected to the gate electrode of the TFT 9d, and its fourth terminal electrode is electrically connected to the first terminal electrode of the driving TFT 9d.
  • the writing TFT 9c has its gate electrode electrically connected to the gate wire 18g (n) of its own stage (n stage) in each subpixel P, and its first terminal electrode corresponds to it. It is electrically connected to the source wire 23f, and the second terminal electrode thereof is electrically connected to the second terminal electrode of the driving TFT 9d.
  • the drive TFT 9d has its gate electrode electrically connected to each third terminal electrode of the initialization TFT 9a and the compensation TFT 9b in each subpixel P, and the first terminal electrode thereof compensates. It is electrically connected to the 4th terminal electrode of the TFT 9b for power supply and the 2nd terminal electrode of the TFT 9e for power supply, and the 2nd terminal electrode is the 2nd terminal electrode of the TFT 9c for writing and the 1st terminal electrode of the TFT 9f for light emission control. Is electrically connected to.
  • the driving TFT 9d is configured to control the current of the organic EL element 35.
  • the gate electrode of the power supply TFT 9e is electrically connected to the light emission control line 18e of its own stage (n stage), and the first terminal electrode thereof is the power supply line 23g.
  • the second terminal electrode is electrically connected to the first terminal electrode of the driving TFT 9d.
  • the light emission control TFT 9f has its gate electrode electrically connected to its own stage (n stage) light emission control line 18e in each subpixel P, and its first terminal electrode is a drive TFT 9d.
  • the second terminal electrode is electrically connected to the second terminal electrode of the above, and the second terminal electrode is electrically connected to the first electrode 31 of the organic EL element 35 described later.
  • the gate electrode of the anode discharge TFT 9g is electrically connected to the gate wire 18g (n) of its own stage (n stage), and its third terminal electrode is organic. It is electrically connected to the first electrode 31 of the EL element 35, and its fourth terminal electrode is electrically connected to the second initialization power supply line 20i.
  • the capacitor 9h includes, for example, a lower conductive layer (not shown) formed in the same layer as the first gate electrode 18a and a first interlayer insulating film 19 provided so as to cover the lower conductive layer. It is provided on the interlayer insulating film 19 so as to overlap with the lower conductive layer, and has an upper conductive layer (not shown) formed in the same layer as the second gate electrode 20a with the same material. Further, as shown in FIG. 4, in each subpixel P, the lower conductive layer of the capacitor 9h is electrically connected to the gate electrode of the driving TFT 9d, the initialization TFT 9a, and the third terminal electrode of the compensation TFT 9b. The upper conductive layer is electrically connected to the third terminal electrode of the anode discharge TFT 9g, the second terminal electrode of the light emission control TFT 9f, and the first electrode 31 of the organic EL element 35.
  • the flattening film 24 has a flat surface in the display region D, and is made of, for example, an organic resin material such as a polyimide resin or an acrylic resin, or a polysiloxane-based SOG (spin on glass) material.
  • the organic EL element layer 40 includes a plurality of organic EL elements 35 provided in a matrix as a plurality of light emitting elements arranged so as to correspond to a plurality of sub-pixels P, and each organic EL element. It is provided with an edge cover 32 which is provided in a grid pattern in common with all the sub-pixels P so as to cover the peripheral end portion of the first electrode 31 which will be described later.
  • the organic EL element 35 has a first electrode 31 provided on the flattening film 24 of the TFT layer 30a and an organic EL layer provided on the first electrode 31 in each subpixel P. 33 and a second electrode 34 provided on the organic EL layer 33 are provided.
  • the first electrode 31 is electrically connected to the second terminal electrode of the light emission control TFT 9f of each sub-pixel P via a contact hole formed in the flattening film 24. Further, the first electrode 31 has a function of injecting holes into the organic EL layer 33. Further, the first electrode 31 is more preferably formed of a material having a large work function in order to improve the hole injection efficiency into the organic EL layer 33.
  • examples of the material constituting the first electrode 31 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au).
  • the material constituting the first electrode 31 may be, for example, an alloy such as astatine (At) / oxidized astatine (AtO 2 ). Further, the material constituting the first electrode 31 is, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). There may be. Further, the first electrode 31 may be formed by laminating a plurality of layers made of the above materials. Examples of the compound material having a large work function include indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the edge cover 32 is made of, for example, an organic resin material such as a polyimide resin or an acrylic resin, or a polysiloxane-based SOG material.
  • the organic EL layer 33 includes a hole injection layer 1, a hole transport layer 2, a light emitting layer 3, an electron transport layer 4, and an electron injection layer 5 which are sequentially provided on the first electrode 31. ing.
  • the hole injection layer 1 is also called an anode buffer layer, and has a function of bringing the energy levels of the first electrode 31 and the organic EL layer 33 closer to each other and improving the hole injection efficiency from the first electrode 31 to the organic EL layer 33.
  • examples of the material constituting the hole injection layer 1 include a triazole derivative, an oxadiazole derivative, an imidazole derivative, a polyarylalkane derivative, a pyrazoline derivative, a phenylenediamine derivative, an oxazole derivative, a styrylanthracene derivative, and a fluorenone derivative. Examples thereof include hydrazone derivatives and stylben derivatives.
  • the hole transport layer 2 has a function of improving the hole transport efficiency from the first electrode 31 to the organic EL layer 33.
  • examples of the material constituting the hole transport layer 2 include a porphyrin derivative, an aromatic tertiary amine compound, a styrylamine derivative, polyvinylcarbazole, a poly-p-phenylene vinylene, a polysilane, a triazole derivative, and an oxadiazole.
  • Derivatives imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, arylamine derivatives, amine-substituted carcon derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stylben derivatives, hydride amorphous silicon, Examples thereof include hydrided amorphous silicon carbide, zinc sulfide, and zinc selenium.
  • the light emitting layer 3 when a voltage is applied by the first electrode 31 and the second electrode 34, holes and electrons are injected from the first electrode 31 and the second electrode 34, respectively, and the holes and electrons are recombined. It is an area.
  • the light emitting layer 3 is made of a material having high luminous efficiency. Examples of the material constituting the light emitting layer 3 include a metal oxynoid compound [8-hydroxyquinoline metal complex], a naphthalene derivative, an anthracene derivative, a diphenylethylene derivative, a vinylacetone derivative, a triphenylamine derivative, a butadiene derivative, and a coumarin derivative.
  • the electron transport layer 4 has a function of efficiently moving electrons to the light emitting layer 3.
  • the material constituting the electron transport layer 4 for example, as an organic compound, an oxadiazole derivative, a triazole derivative, a benzoquinone derivative, a naphthoquinone derivative, an anthraquinone derivative, a tetracyanoanthracinodimethane derivative, a diphenoquinone derivative, and a fluorenone derivative are used. , Cyrol derivatives, metal oxinoid compounds and the like.
  • the electron injection layer 5 has a function of bringing the energy levels of the second electrode 34 and the organic EL layer 33 closer to each other and improving the efficiency of electron injection from the second electrode 34 to the organic EL layer 33.
  • the drive voltage of the organic EL element 35 can be lowered.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • examples of the material constituting the electron injection layer 5 include lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), and barium fluoride. Examples thereof include inorganic alkaline compounds such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), strontium oxide (SrO) and the like.
  • the second electrode 34 is provided in common to all the sub-pixels P so as to cover each organic EL layer 33 and the edge cover 32. Further, the second electrode 34 has a function of injecting electrons into the organic EL layer 33. Further, it is more preferable that the second electrode 34 is made of a material having a small work function in order to improve the electron injection efficiency into the organic EL layer 33.
  • the material constituting the second electrode 34 include silver (Ag), aluminum (Al), vanadium (V), calcium (Ca), titanium (Ti), yttrium (Y), and sodium (Na).
  • the second electrode 34 is, for example, magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), sodium (Na) / potassium (K), astatine (At) / oxidized astatine (AtO 2 ). ), Lithium (Li) / Aluminum (Al), Lithium (Li) / Calcium (Ca) / Aluminum (Al), Lithium Fluoride (LiF) / Calcium (Ca) / Aluminum (Al), etc. May be.
  • the second electrode 34 may be formed of, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). .. Further, the second electrode 34 may be formed by laminating a plurality of layers made of the above materials. Materials with a small work function include, for example, magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), and sodium.
  • the sealing film 45 is provided so as to cover the second electrode 34, and the first inorganic sealing film 41, the organic sealing film 42, and the second electrode are sequentially laminated on the second electrode 34. It is provided with an inorganic sealing film 43, and has a function of protecting the organic EL layer 33 of the organic EL element layer 35 from moisture and oxygen.
  • the first inorganic sealing film 41 and the second inorganic sealing film 43 are made of, for example, an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film.
  • the organic sealing film 42 is made of an organic resin material such as an acrylic resin, an epoxy resin, a silicone resin, a polyurea resin, a parylene resin, a polyimide resin, and a polyamide resin.
  • the organic EL display device 50 when the light emission control line 18e is first selected in each sub-pixel P to be in an inactive state, the organic EL element 35 is in a non-light emitting state.
  • the gate wire 18g (n-1) in the previous stage is selected, and the gate signal is input to the initialization TFT 9a via the gate wire 18g (n-1), whereby the initialization TFT 9a Is turned on, a high power supply voltage EL VDD of the power supply line 23 g is applied to the capacitor 9h, and the driving TFT 9d is turned on.
  • the electric charge of the capacitor 9h is discharged, and the voltage applied to the gate electrode of the driving TFT 9d is initialized.
  • the compensation TFT 9b and the writing TFT 9c are turned on, and the source signal transmitted via the corresponding source line 23f.
  • a predetermined voltage corresponding to the above is written to the capacitor 9h via the drive TFT 9d in the diode-connected state, the anode discharge TFT 9g is turned on, and the initialization signal is sent to the organic EL element via the second initialization power supply line 20i.
  • the charge applied to the first electrode 31 of the 35 and accumulated in the first electrode 31 is reset.
  • the light emission control line 18e is selected, the power supply TFT 9e and the light emission control TFT 9f are turned on, and a drive current corresponding to the voltage applied to the gate electrode of the drive TFT 9d is supplied from the power supply line 23g to the organic EL element 35. Will be done.
  • the organic EL display device 50 in each sub-pixel P, the organic EL element 35 emits light with a brightness corresponding to the drive current, and an image is displayed.
  • FIGS. 6 to 16 are cross-sectional views continuously showing the TFT layer forming steps in the manufacturing method of the organic EL display device 50.
  • the method for manufacturing the organic EL display device 50 includes a TFT layer forming step, an organic EL element layer forming step, and a sealing film forming step.
  • the TFT layer forming step includes a base coat film forming step, a first semiconductor layer forming step, a laminated film forming step, a resist pattern forming step, a laminated film patterning step, a doping step, a metal layer forming step, an interlayer insulating film forming step, and a contact. It includes a hole forming step, a terminal electrode forming step, and a flattening film forming step.
  • ⁇ TFT layer forming process> First, for example, a silicon oxide film (thickness of about 250 nm) and a silicon nitride film (thickness of about 100 nm) are sequentially formed on the resin substrate layer 10 formed on the glass substrate by, for example, a plasma CVD (Chemical Vapor Deposition) method. By forming a film, the first base coat film 11 is formed.
  • a plasma CVD Chemical Vapor Deposition
  • a metal film such as a molybdenum film (thickness of about 100 nm) is formed on the surface of the substrate on which the base coat film 11 is formed by, for example, a sputtering method, and then the metal film is patterned and shown in FIG. As described above, the third gate electrode 12a is formed.
  • the first base coat film 11 and the second base coat film 13 were provided by forming a silicon oxide film (thickness of about 300 nm) on the surface of the substrate on which the third gate electrode 12a was formed by a plasma CVD method.
  • the base coat film 14 is formed (base coat film forming step).
  • an amorphous silicon film (thickness of about 50 nm) is formed on the surface of the substrate on which the base coat film 14 is formed by a plasma CVD method, and the amorphous silicon film is crystallized by laser annealing or the like to form a polysilicon film.
  • the polysilicon film is patterned to form the first semiconductor layer 15a (first semiconductor layer forming step), as shown in FIG. 7.
  • a silicon oxide film (about 100 nm) is formed on the surface of the substrate on which the first semiconductor layer 15a is formed by a plasma CVD method to form a gate insulating film 16, and then InGaZnO 4 is formed by a sputtering method.
  • a second semiconductor film (thickness of about 30 nm) 17 and a metal film 18 such as a molybdenum film (thickness of about 100 nm) is formed (laminated) as shown in FIG. Membrane formation step).
  • a resist pattern Ra is formed on the laminated film L by half exposure (resist pattern forming step).
  • the resist pattern Ra overlaps the portion of the first semiconductor layer 15a that becomes the first channel region 15ac and the second semiconductor layer 17b, and the portion that becomes the second channel region 17bc is relative. It is formed thinly.
  • the first layer is as shown in FIG.
  • the gate electrode 18a, the third semiconductor layer 17a, the gate insulating film 16a, the metal layer 18b, the second semiconductor layer 17b, and the gate insulating film 16b are formed (laminated film patterning step).
  • the gate line 18g and the light emission control line 18e are also formed.
  • the resist pattern Ra is used as a mask, and impurity ions N such as phosphorus and boron are doped, and the first semiconductor layer 15a is subjected to the first conductor region 15aa, the second conductor region 15ab, and the first.
  • the channel region 15ac is formed (doping step).
  • the resist pattern Ra is thinned by ashing, transformed into the resist pattern Rb, and then the metal film 18b exposed from the resist pattern Rb is removed by dry etching, so that the first metal layer 18ba is as shown in FIG. And the second metal layer 18bb is formed (metal layer forming step).
  • a silicon oxide film (about 150 nm) is formed by a plasma CVD method to form a first interlayer insulating film 19.
  • a metal film such as a molybdenum film (thickness of about 200 nm) is formed on the surface of the substrate on which the first interlayer insulating film 19 is formed by, for example, a sputtering method, and then the metal film is patterned. As shown in 14, the second gate electrode 20a is formed. When the second gate electrode 20a is formed, the second initialization power supply line 20i is also formed.
  • a second interlayer insulating film 21 is formed (interlayer insulating) by forming a silicon oxide film (thickness of about 400 nm) on the surface of the substrate on which the second gate electrode 20a is formed, for example, by a plasma CVD method. (Film formation step), the laminated film (interlayer insulating film 22) of the first interlayer insulating film 19 and the second interlayer insulating film 21 is patterned, and as shown in FIG. 15, the first contact hole Ha and the second contact hole Hb , The third contact hole Hc and the fourth contact hole Hd are formed (contact hole forming step).
  • the laminated film of the first interlayer insulating film 19 and the second interlayer insulating film 21 is patterned by dry etching, and then the foil is formed.
  • the first conductor region 15aa and the first conductor region 15aa of the first semiconductor layer 15a are removed by washing with an acid to remove the surface oxide film of the first semiconductor layer 15a arranged at the bottom of the first contact hole Ha and the second contact hole Hb.
  • the hole Hd can be reliably formed.
  • a titanium film (thickness of about 50 nm) and an aluminum film are formed on the surface of the substrate on which the first contact hole Ha, the second contact hole Hb, the third contact hole Hc, and the fourth contact hole Hd are formed, for example, by a sputtering method.
  • a metal laminated film (thickness of about 500 nm) is formed by forming a film (thickness of about 400 nm) and a titanium film (thickness of about 50 nm) in order, and then the metal laminated film is patterned to form a first terminal electrode 23a.
  • 2nd terminal electrode 23b, 3rd terminal electrode 23c and 4th terminal electrode 23d are formed, and then a polyimide-based photosensitive resin film (thickness of about 2 ⁇ m) is applied by, for example, a spin coating method or a slit coating method. After that, the coating film is prebaked, exposed, developed, and post-baked to form the flattening film 24 (terminal electrode forming step and flattening film forming step) as shown in FIG.
  • the source line 23f and the power supply line 23g are also formed.
  • the TFT layer 30a can be formed.
  • the first electrode 31, the edge cover 32, and the organic EL layer 33 are used by a well-known method.
  • the layer 2, the light emitting layer 3, the electron transport layer 4, the electron injection layer 5) and the second electrode 34 are formed to form the organic EL element layer 40.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon nitride film is used on the surface of the substrate on which the organic EL element layer 40 formed in the organic EL element layer forming step is formed. Is formed into a film by the plasma CVD method to form the first inorganic sealing film 41.
  • an organic resin material such as an acrylic resin is formed on the surface of the substrate on which the first inorganic sealing film 41 is formed by, for example, an inkjet method to form the organic sealing film 42.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed on the substrate on which the organic sealing film 42 is formed by a plasma CVD method using a mask.
  • the sealing film 45 is formed.
  • the resin is irradiated by irradiating a laser beam from the glass substrate side of the resin substrate layer 10.
  • the glass substrate is peeled off from the lower surface of the substrate layer 10, and a protective sheet (not shown) is attached to the lower surface of the resin substrate layer 10 from which the glass substrate has been peeled off.
  • the organic EL display device 50 of the present embodiment can be manufactured.
  • the first TFT 9A is provided on the first semiconductor layer 15a and the first semiconductor layer 15a formed of polysilicon. It is provided so as to cover the gate insulating film 16a, the third semiconductor layer 17a provided on the gate insulating film 16a, the first gate electrode 18a provided on the third semiconductor layer 17a, and the first gate electrode 18a.
  • the interlayer insulating film 22 is provided with a first terminal electrode 23a and a second terminal electrode 23b provided on the interlayer insulating film 22 so as to be separated from each other.
  • the first terminal electrode 23a and the second terminal electrode 23b are the first conductor region 15aa and the first conductor region 15a of the first semiconductor layer 15a via the first contact hole Ha and the second contact hole Hb formed in the interlayer insulating film 22. Each is electrically connected to the second conductor region 15ab.
  • the second TFT 9B has a second semiconductor layer 17b formed of an oxide semiconductor, and a first metal layer 18ba and a first metal layer 18ba provided on the third conductor region 17ba and the fourth conductor region 17bb of the second semiconductor layer 17b, respectively.
  • the third terminal electrode 23c and the fourth terminal electrode 23d pass through the third contact hole Hc and the fourth contact hole Hd formed in the interlayer insulating film 22, and the third conductor region 17ba of the second semiconductor layer 17b.
  • the first metal layer 18ba and the second metal layer 18bb provided on the fourth conductor region 17bb, respectively, are electrically connected to each other. Therefore, in the contact hole forming step, when the first contact hole Ha, the second contact hole Hb, the third contact hole Hc, and the fourth contact hole Hd are formed, the second semiconductor layer 17b formed of the oxide semiconductor is formed. Will not be exposed. As a result, in the contact hole forming step, the interlayer insulating film 22 made of an inorganic insulating film can be patterned by dry etching and then washed with hydrofluoric acid, so that the first semiconductor layer 15a can be electrically connected.
  • the first contact hole Ha and the second contact hole Hb, and the third contact hole Hc and the fourth contact hole Hd for electrically connecting to the second semiconductor layer 17b can be reliably formed in the interlayer insulating film 22.
  • the first gate pattern Ra used for forming the first gate electrode 18a, the third semiconductor layer 17a, and the second semiconductor layer 17b in the laminated film patterning step is used as a mask on the first semiconductor layer 15a.
  • the conductor region 15aa, the second conductor region 15ab, and the first channel region 15ac are formed, and in the metal layer forming step, the first metal layer 18ba and the second metal layer 18bb are used by using the resist pattern Rb obtained by thinning the resist pattern Ra. Therefore, the number of photomasks required for manufacturing can be reduced. Therefore, it is possible to suppress the manufacturing cost and surely form the contact hole for electrically connecting to the semiconductor layer in the inorganic insulating film.
  • the third conductor region of the second semiconductor layer 17b is formed between the first base coat film 11 and the second base coat film 13. Since the third gate electrode 12a for controlling the conduction between 17ba and the fourth conductor region 17bb is formed, the second TFT 9B has a double gate structure, the on-current of the TFT can be improved, and the resin substrate layer 10 can be used. Moisture and impurity ions are blocked, and deterioration of the TFT can be suppressed.
  • FIG. 17 shows a second embodiment of the display device according to the present invention.
  • FIG. 17 is a cross-sectional view of a display area D of the TFT layer 30b constituting the organic EL display device of the present embodiment.
  • the same parts as those in FIGS. 1 to 16 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • the organic EL display device 50 provided with the TFT layer 30a in which the gate insulating films 16a and 16b are separately provided is exemplified, but in the present embodiment, the gate insulating film 16 is integrally provided.
  • An organic EL display device including the obtained TFT layer 30b is illustrated.
  • the organic EL display device of the present embodiment includes a resin substrate layer 10, a TFT layer 30b provided on the resin substrate layer 10, an organic EL element layer 40 provided on the TFT layer 30b, and an organic EL element layer 40. It is provided with a sealing film 45 provided so as to cover the above.
  • the TFT layer 30b includes a base coat film 14 provided on the resin substrate layer 10, four first TFTs 9A provided for each sub-pixel P on the base coat film 14, three second TFTs 9B and one. It includes two capacitors 9h (see FIG. 4), each first TFT 9A and each second TFT 9B, and a flattening film 24 provided on each capacitor 9h.
  • a plurality of gate lines 18g, a plurality of light emission control lines 18e, a plurality of second initialization power supply lines 20i, and a plurality of source lines are used, as in the case of the TFT layer 30a of the first embodiment. 23f and a plurality of power supply lines 23g are provided.
  • the first TFT 9A is provided on the first semiconductor layer 15a provided on the base coat film 14, the gate insulating film 16 provided on the first semiconductor layer 15a, and the gate insulating film 16.
  • the second TFT 9B includes a gate insulating film 16, a second semiconductor layer 17b provided on the gate insulating film 16, a third conductor region 17ba and a fourth conductor region 17bb of the second semiconductor layer 17b.
  • the first metal layer 18ba and the second metal layer 18bb provided above, the interlayer insulating film 22 provided on the first metal layer 18ba and the second metal layer 18bb, and the interlayer insulating film 22 are separated from each other.
  • the third terminal electrode 23c and the fourth terminal electrode 23d provided as described above, and the second gate electrode 20a and the third gate electrode 12a for controlling the conduction between the third conductor region 17ba and the fourth conductor region 17bb are provided. ing.
  • the organic EL element 35 emits light with brightness corresponding to the drive current in each sub-pixel P, similarly to the organic EL display device 50 of the first embodiment. Then, the image is displayed.
  • the organic EL display device provided with the TFT layer 30b of the present embodiment is a metal exposed from the resist pattern Ra in the laminated film patterning step of the TFT layer forming step in the manufacturing method of the organic EL display device 50 of the first embodiment. Only the two layers of the film 18 and the second semiconductor film 17 underneath the metal film 18 are removed by dry etching, and in the contact hole forming step, the gate insulating film 16, the first interlayer insulating film 19 and the second interlayer insulating film 21 are removed. It can be manufactured by patterning the laminated film of the above to form the first contact hole Ha and the second contact hole Hb.
  • the first TFT 9A includes a first semiconductor layer 15a formed of polysilicon and a first semiconductor layer 15a.
  • the gate insulating film 16 provided above, the third semiconductor layer 17a provided on the gate insulating film 16, the first gate electrode 18a provided on the third semiconductor layer 17a, and the first gate electrode 18a.
  • the interlayer insulating film 22 is provided so as to cover the interlayer insulating film 22, and the first terminal electrode 23a and the second terminal electrode 23b are provided on the interlayer insulating film 22 so as to be separated from each other.
  • the first terminal electrode 23a and the second terminal electrode 23b are the first semiconductor layer 15a via the first contact hole Ha and the second contact hole Hb formed in the gate insulating film 16 and the interlayer insulating film 22. It is electrically connected to the 1-conductor region 15aa and the 2nd conductor region 15ab, respectively.
  • the second TFT 9B has a second semiconductor layer 17b formed of an oxide semiconductor, and a first metal layer 18ba and a first metal layer 18ba provided on the third conductor region 17ba and the fourth conductor region 17bb of the second semiconductor layer 17b, respectively.
  • the third terminal electrode 23c and the fourth terminal electrode 23d pass through the third contact hole Hc and the fourth contact hole Hd formed in the interlayer insulating film 22, and the third conductor region 17ba of the second semiconductor layer 17b.
  • the first metal layer 18ba and the second metal layer 18bb provided on the fourth conductor region 17bb, respectively, are electrically connected to each other. Therefore, in the contact hole forming step, when the first contact hole Ha, the second contact hole Hb, the third contact hole Hc, and the fourth contact hole Hd are formed, the second semiconductor layer 17b formed of the oxide semiconductor is formed. Will not be exposed. As a result, in the contact hole forming step, after the gate insulating film 16 and the interlayer insulating film 22 made of an inorganic insulating film are patterned by dry etching, the first semiconductor layer 15a can be electrically cleaned.
  • the gate insulating film 16 and the interlayer insulating film connect the first contact hole Ha and the second contact hole Hb for connecting, and the third contact hole Hc and the fourth contact hole Hd for electrically connecting to the second semiconductor layer 17b. It can be reliably formed on the 22 and the interlayer insulating film 22. Further, in the doping step, the first gate pattern Ra used for forming the first gate electrode 18a, the third semiconductor layer 17a, and the second semiconductor layer 17b in the laminated film patterning step is used as a mask on the first semiconductor layer 15a.
  • the conductor region 15aa, the second conductor region 15ab, and the first channel region 15ac are formed, and in the metal layer forming step, the first metal layer 18ba and the second metal layer 18bb are used by using the resist pattern Rb obtained by thinning the resist pattern Ra. Therefore, the number of photomasks required for manufacturing can be reduced. Therefore, it is possible to suppress the manufacturing cost and surely form the contact hole for electrically connecting to the semiconductor layer in the inorganic insulating film.
  • the second semiconductor layer 17b is sandwiched between the first base coat film 11 and the second base coat film 13. Since the third gate electrode 12a that controls the conduction between the third conductor region 17ba and the fourth conductor region 17bb is formed, the second TFT 9B can have a double gate structure.
  • FIG. 18 shows a third embodiment of the display device according to the present invention.
  • FIG. 18 is a cross-sectional view of a display area D of the TFT layer 30c constituting the organic EL display device of the present embodiment.
  • the organic EL display device provided with the TFT layers 30a and 30b provided with the second TFT 9B having a double gate structure is exemplified, but in the present embodiment, the first embodiment has a top gate structure.
  • An organic EL display device including a TFT layer 30c provided with 2 TFTs 9B is illustrated.
  • the organic EL display device of the present embodiment includes a resin substrate layer 10, a TFT layer 30c provided on the resin substrate layer 10, an organic EL element layer 40 provided on the TFT layer 30c, and an organic EL element layer 40. It is provided with a sealing film 45 provided so as to cover the above.
  • the TFT layer 30c includes a base coat film 14 provided on the resin substrate layer 10, four first TFTs 9A provided for each sub-pixel P on the base coat film 14, three second TFTs 9B and one. It includes two capacitors 9h (see FIG. 4), each first TFT 9A and each second TFT 9B, and a flattening film 24 provided on each capacitor 9h.
  • a plurality of gate lines 18g, a plurality of light emission control lines 18e, a plurality of second initialization power supply lines 20i, and a plurality of source lines are used, as in the case of the TFT layer 30a of the first embodiment. 23f and a plurality of power supply lines 23g are provided.
  • the first TFT 9A is provided on the first semiconductor layer 15a provided on the base coat film 14, the gate insulating film 16a provided on the first semiconductor layer 15a, and the gate insulating film 16a.
  • the second TFT 9B includes a gate insulating film 16b, a second semiconductor layer 17b provided on the gate insulating film 16b, and a third conductor region 17ba and a fourth conductor region 17bb of the second semiconductor layer 17b.
  • the first metal layer 18ba and the second metal layer 18bb provided above, the interlayer insulating film 22 provided on the first metal layer 18ba and the second metal layer 18bb, and the interlayer insulating film 22 are separated from each other. It is provided with a third terminal electrode 23c and a fourth terminal electrode 23d provided as described above, and a second gate electrode 20a for controlling conduction between the third conductor region 17ba and the fourth conductor region 17bb.
  • the organic EL element 35 emits light with brightness corresponding to the drive current in each sub-pixel P, similarly to the organic EL display device 50 of the first embodiment. Then, the image is displayed.
  • the organic EL display device provided with the TFT layer 30c of the present embodiment has a metal film such as a molybdenum film in the base coat film forming step of the TFT layer forming step in the manufacturing method of the organic EL display device 50 of the first embodiment. After forming the film, the metal film can be patterned to omit forming the third gate electrode 12a.
  • the first TFT 9A includes a first semiconductor layer 15a formed of polysilicon and a first semiconductor layer 15a.
  • a gate insulating film 16a provided above, a third semiconductor layer 17a provided on the gate insulating film 16a, a first gate electrode 18a provided on the third semiconductor layer 17a, and a first gate electrode 18a.
  • the interlayer insulating film 22 is provided so as to cover the interlayer insulating film 22, and the first terminal electrode 23a and the second terminal electrode 23b are provided on the interlayer insulating film 22 so as to be separated from each other.
  • the first terminal electrode 23a and the second terminal electrode 23b are the first conductor region 15aa and the first conductor region 15a of the first semiconductor layer 15a via the first contact hole Ha and the second contact hole Hb formed in the interlayer insulating film 22. Each is electrically connected to the second conductor region 15ab.
  • the second TFT 9B has a second semiconductor layer 17b formed of an oxide semiconductor, and a first metal layer 18ba and a first metal layer 18ba provided on the third conductor region 17ba and the fourth conductor region 17bb of the second semiconductor layer 17b, respectively.
  • the third terminal electrode 23c and the fourth terminal electrode 23d pass through the third contact hole Hc and the fourth contact hole Hd formed in the interlayer insulating film 22, and the third conductor region 17ba of the second semiconductor layer 17b.
  • the first metal layer 18ba and the second metal layer 18bb provided on the fourth conductor region 17bb, respectively, are electrically connected to each other. Therefore, in the contact hole forming step, when the first contact hole Ha, the second contact hole Hb, the third contact hole Hc, and the fourth contact hole Hd are formed, the second semiconductor layer 17b formed of the oxide semiconductor is formed. Will not be exposed. As a result, in the contact hole forming step, the interlayer insulating film 22 made of an inorganic insulating film can be patterned by dry etching and then washed with hydrofluoric acid, so that the first semiconductor layer 15a can be electrically connected.
  • the first contact hole Ha and the second contact hole Hb, and the third contact hole Hc and the fourth contact hole Hd for electrically connecting to the second semiconductor layer 17b can be reliably formed in the interlayer insulating film 22.
  • the first gate pattern Ra used for forming the first gate electrode 18a, the third semiconductor layer 17a, and the second semiconductor layer 17b in the laminated film patterning step is used as a mask on the first semiconductor layer 15a.
  • the conductor region 15aa, the second conductor region 15ab, and the first channel region 15ac are formed, and in the metal layer forming step, the first metal layer 18ba and the second metal layer 18bb are used by using the resist pattern Rb obtained by thinning the resist pattern Ra. Therefore, the number of photomasks required for manufacturing can be reduced. Therefore, it is possible to suppress the manufacturing cost and surely form the contact hole for electrically connecting to the semiconductor layer in the inorganic insulating film.
  • FIG. 19 shows a fourth embodiment of the display device according to the present invention.
  • FIG. 19 is a cross-sectional view of a display area D of the TFT layer 30d constituting the organic EL display device of the present embodiment.
  • the organic EL display device provided with the TFT layer 30c provided with the second TFT 9B having the top gate structure is exemplified, but in the present embodiment, the second TFT 9B having the bottom gate structure is provided.
  • An organic EL display device including the TFT layer 30d will be illustrated.
  • the organic EL display device of the present embodiment includes a resin substrate layer 10, a TFT layer 30d provided on the resin substrate layer 10, an organic EL element layer 40 provided on the TFT layer 30d, and an organic EL element layer 40. It is provided with a sealing film 45 provided so as to cover the above.
  • the TFT layer 30d includes a base coat film 14 provided on the resin substrate layer 10, four first TFTs 9A provided for each sub-pixel P on the base coat film 14, three second TFTs 9B and one. It includes two capacitors 9h (see FIG. 4), each first TFT 9A and each second TFT 9B, and a flattening film 24 provided on each capacitor 9h.
  • a plurality of gate lines 18g, a plurality of light emission control lines 18e, a plurality of second initialization power supply lines 20i, and a plurality of source lines are used, as in the case of the TFT layer 30a of the first embodiment. 23f and a plurality of power supply lines 23g are provided.
  • the first TFT 9A is provided on the first semiconductor layer 15a provided on the base coat film 14, the gate insulating film 16a provided on the first semiconductor layer 15a, and the gate insulating film 16a.
  • the second TFT 9B includes a gate insulating film 16b, a second semiconductor layer 17b provided on the gate insulating film 16b, and a third conductor region 17ba and a fourth conductor region 17bb of the second semiconductor layer 17b.
  • the first metal layer 18ba and the second metal layer 18bb provided above, the interlayer insulating film 22 provided on the first metal layer 18ba and the second metal layer 18bb, and the interlayer insulating film 22 are separated from each other. It is provided with a third terminal electrode 23c and a fourth terminal electrode 23d provided as described above, and a second gate electrode 12b for controlling conduction between the third conductor region 17ba and the fourth conductor region 17bb.
  • the second gate electrode 12b is substantially the same as the third gate electrode 12a in the TFT layer 30a of the first embodiment.
  • the organic EL element 35 emits light with brightness corresponding to the drive current in each sub-pixel P, similarly to the organic EL display device 50 of the first embodiment. Then, the image is displayed.
  • the organic EL display device provided with the TFT layer 30d of the present embodiment is a metal film such as a molybdenum film in the interlayer insulating film forming step of the TFT layer forming step in the manufacturing method of the organic EL display device 50 of the first embodiment. Can be manufactured by patterning the metal film after forming the film and omitting the formation of the second gate electrode 20a.
  • the first TFT 9A includes a first semiconductor layer 15a formed of polysilicon and a first semiconductor layer 15a.
  • a gate insulating film 16a provided above, a third semiconductor layer 17a provided on the gate insulating film 16a, a first gate electrode 18a provided on the third semiconductor layer 17a, and a first gate electrode 18a.
  • the interlayer insulating film 22 is provided so as to cover the interlayer insulating film 22, and the first terminal electrode 23a and the second terminal electrode 23b are provided on the interlayer insulating film 22 so as to be separated from each other.
  • the first terminal electrode 23a and the second terminal electrode 23b are the first conductor region 15aa and the first conductor region 15a of the first semiconductor layer 15a via the first contact hole Ha and the second contact hole Hb formed in the interlayer insulating film 22. Each is electrically connected to the second conductor region 15ab.
  • the second TFT 9B has a second semiconductor layer 17b formed of an oxide semiconductor, and a first metal layer 18ba and a first metal layer 18ba provided on the third conductor region 17ba and the fourth conductor region 17bb of the second semiconductor layer 17b, respectively.
  • the third terminal electrode 23c and the fourth terminal electrode 23d pass through the third contact hole Hc and the fourth contact hole Hd formed in the interlayer insulating film 22, and the third conductor region 17ba of the second semiconductor layer 17b.
  • the first metal layer 18ba and the second metal layer 18bb provided on the fourth conductor region 17bb, respectively, are electrically connected to each other. Therefore, in the contact hole forming step, when the first contact hole Ha, the second contact hole Hb, the third contact hole Hc, and the fourth contact hole Hd are formed, the second semiconductor layer 17b formed of the oxide semiconductor is formed. Will not be exposed. As a result, in the contact hole forming step, the interlayer insulating film 22 made of an inorganic insulating film can be patterned by dry etching and then washed with hydrofluoric acid, so that the first semiconductor layer 15a can be electrically connected.
  • the first contact hole Ha and the second contact hole Hb, and the third contact hole Hc and the fourth contact hole Hd for electrically connecting to the second semiconductor layer 17b can be reliably formed in the interlayer insulating film 22.
  • the first gate pattern Ra used for forming the first gate electrode 18a, the third semiconductor layer 17a, and the second semiconductor layer 17b in the laminated film patterning step is used as a mask on the first semiconductor layer 15a.
  • the conductor region 15aa, the second conductor region 15ab, and the first channel region 15ac are formed, and in the metal layer forming step, the first metal layer 18ba and the second metal layer 18bb are used by using the resist pattern Rb obtained by thinning the resist pattern Ra. Therefore, the number of photomasks required for manufacturing can be reduced. Therefore, it is possible to suppress the manufacturing cost and surely form the contact hole for electrically connecting to the semiconductor layer in the inorganic insulating film.
  • FIG. 20 shows a fifth embodiment of the display device according to the present invention.
  • FIG. 20 is a cross-sectional view of a display area D of the TFT layer 30e constituting the organic EL display device of the present embodiment.
  • the organic EL display device 50 provided with the TFT layer 30a provided with the third gate electrode 12a on the gate insulating film 16b side of the second semiconductor layer 17b has been exemplified, but in the present embodiment, the organic EL display device 50 is exemplified.
  • An example is an organic EL display device provided with a TFT layer 30e provided with a light-shielding layer 15b on the gate insulating film 16b side of the second semiconductor layer 17b.
  • the organic EL display device of the present embodiment includes a resin substrate layer 10, a TFT layer 30e provided on the resin substrate layer 10, an organic EL element layer 40 provided on the TFT layer 30e, and an organic EL element layer 40. It is provided with a sealing film 45 provided so as to cover the above.
  • the TFT layer 30e includes a base coat film 14 provided on the resin substrate layer 10 and four first TFTs 9A, three second TFTs 9B and 1 provided on the base coat film 14 for each sub-pixel P. It includes two capacitors 9h (see FIG. 4), each first TFT 9A and each second TFT 9B, and a flattening film 24 provided on each capacitor 9h.
  • a plurality of gate lines 18g, a plurality of light emission control lines 18e, a plurality of second initialization power supply lines 20i, and a plurality of source lines are used, as in the case of the TFT layer 30a of the first embodiment. 23f and a plurality of power supply lines 23g are provided.
  • the first TFT 9A is provided on the first semiconductor layer 15a provided on the base coat film 14, the gate insulating film 16a provided on the first semiconductor layer 15a, and the gate insulating film 16a.
  • the second TFT 9B includes a light-shielding layer 15b, a gate insulating film 16b provided so as to cover the light-shielding layer 15b, a second semiconductor layer 17b provided on the gate insulating film 16b, and a second.
  • a second gate electrode 20a is provided.
  • the light-shielding layer 15b is provided so as to overlap the second channel region 17bc of the second semiconductor layer 17b, and is formed of the same material as the first semiconductor layer 15a.
  • the organic EL element 35 emits light with brightness corresponding to the drive current in each sub-pixel P, similarly to the organic EL display device 50 of the first embodiment. Then, the image is displayed.
  • the organic EL display device provided with the TFT layer 30e of the present embodiment has a metal film such as a molybdenum film in the base coat film forming step of the TFT layer forming step in the manufacturing method of the organic EL display device 50 of the first embodiment. After forming the film, the metal film is patterned to omit forming the third gate electrode 12a, and the light-shielding layer 15b is formed at the same time as the first semiconductor layer 15a in the first semiconductor layer forming step. can do.
  • the first TFT 9A includes a first semiconductor layer 15a formed of polysilicon and a first semiconductor layer 15a.
  • a gate insulating film 16a provided above, a third semiconductor layer 17a provided on the gate insulating film 16a, a first gate electrode 18a provided on the third semiconductor layer 17a, and a first gate electrode 18a.
  • the interlayer insulating film 22 is provided so as to cover the interlayer insulating film 22, and the first terminal electrode 23a and the second terminal electrode 23b are provided on the interlayer insulating film 22 so as to be separated from each other.
  • the first terminal electrode 23a and the second terminal electrode 23b are the first conductor region 15aa and the first conductor region 15a of the first semiconductor layer 15a via the first contact hole Ha and the second contact hole Hb formed in the interlayer insulating film 22. Each is electrically connected to the second conductor region 15ab.
  • the second TFT 9B has a second semiconductor layer 17b formed of an oxide semiconductor, and a first metal layer 18ba and a first metal layer 18ba provided on the third conductor region 17ba and the fourth conductor region 17bb of the second semiconductor layer 17b, respectively.
  • the third terminal electrode 23c and the fourth terminal electrode 23d pass through the third contact hole Hc and the fourth contact hole Hd formed in the interlayer insulating film 22, and the third conductor region 17ba of the second semiconductor layer 17b.
  • the first metal layer 18ba and the second metal layer 18bb provided on the fourth conductor region 17bb, respectively, are electrically connected to each other. Therefore, in the contact hole forming step, when the first contact hole Ha, the second contact hole Hb, the third contact hole Hc, and the fourth contact hole Hd are formed, the second semiconductor layer 17b formed of the oxide semiconductor is formed. Will not be exposed. As a result, in the contact hole forming step, the interlayer insulating film 22 made of an inorganic insulating film can be patterned by dry etching and then washed with hydrofluoric acid, so that the first semiconductor layer 15a can be electrically connected.
  • the first contact hole Ha and the second contact hole Hb, and the third contact hole Hc and the fourth contact hole Hd for electrically connecting to the second semiconductor layer 17b can be reliably formed in the interlayer insulating film 22.
  • the first gate pattern Ra used for forming the first gate electrode 18a, the third semiconductor layer 17a, and the second semiconductor layer 17b in the laminated film patterning step is used as a mask on the first semiconductor layer 15a.
  • the conductor region 15aa, the second conductor region 15ab, and the first channel region 15ac are formed, and in the metal layer forming step, the first metal layer 18ba and the second metal layer 18bb are used by using the resist pattern Rb obtained by thinning the resist pattern Ra. Therefore, the number of photomasks required for manufacturing can be reduced. Therefore, it is possible to suppress the manufacturing cost and surely form the contact hole for electrically connecting to the semiconductor layer in the inorganic insulating film.
  • the light-shielding layer 15b is provided on the gate insulating film 16b side of the second semiconductor layer 17b, so that the light-shielding layer 15b is provided in the sub-pixel P. It is possible to suppress stray light due to multiple reflections of light incident on the.
  • an organic EL layer having a five-layer laminated structure of a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer has been exemplified. It may have a three-layer laminated structure of a layer / hole transport layer, a light emitting layer, and an electron transport layer / electron injection layer.
  • an organic EL display device in which the first electrode is used as an anode and the second electrode is used as a cathode is exemplified, but in the present invention, the laminated structure of the organic EL layer is inverted and the first electrode is used as a cathode. It can also be applied to an organic EL display device using the second electrode as an anode.
  • the organic EL display device is used as the display device, but the present invention can also be applied to a display device such as an active matrix drive type liquid crystal display device.
  • the resin substrate layer is exemplified as the base substrate, but the base substrate may be a glass substrate or the like.
  • a display device in which a first TFT and a second TFT are provided for each sub-pixel in the display region is exemplified, but the present invention is, for example, a p-channel type first TFT and an n-channel type second TFT.
  • CMOS complementary metal oxide semiconductor
  • a display device provided with various TFT layers has been exemplified, but the present invention can also be applied to a display device in which the characteristic portions of the TFT layers of each embodiment are combined.
  • the organic EL display device has been described as an example as the display device, but the present invention can be applied to a display device including a plurality of light emitting elements driven by an electric current.
  • the present invention can be applied to a display device provided with a QLED (Quantum-dot light emission diode) which is a light emitting element using a quantum dot-containing layer.
  • QLED Quantum-dot light emission diode
  • the present invention is useful for flexible display devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

第１ＴＦＴ（９Ａ）は、ポリシリコンにより形成された第１半導体層（１５ａ）と、第１半導体層（１５ａ）上に設けられたゲート絶縁膜（１６ａ）と、ゲート絶縁膜（１６ａ）上に設けられた第３半導体層（１７ａ）と、第３半導体層（１７ａ）上に設けられた第１ゲート電極（１８ａ）とを備え、第２ＴＦＴ（９Ｂ）は、酸化物半導体により形成された第２半導体層（１７ｂ）と、第２半導体層（１７ｂ）の第３導体領域（１７ｂａ）及び第４導体領域（１７ｂｂ）上にそれぞれ設けられた第１金属層（１８ｂａ）及び第２金属層（１８ｂｂ）とを備えている。

Description

表示装置及びその製造方法
　本発明は、表示装置及びその製造方法に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス（electroluminescence、以下「ＥＬ」とも称する）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。この有機ＥＬ表示装置では、画像の最小単位であるサブ画素毎に複数の薄膜トランジスタ（thin film transistor、以下「ＴＦＴ」とも称する）が設けられている。ここで、ＴＦＴを構成する半導体層としては、例えば、移動度が高いポリシリコンからなる半導体層、リーク電流の小さいＩｎ－Ｇａ－Ｚｎ－Ｏ等の酸化物半導体からなる半導体層等がよく知られている。
　例えば、特許文献１には、ポリシリコン半導体を用いた第１のＴＦＴ、及び酸化物半導体を用いた第２のＴＦＴが基板上にそれぞれ形成されたハイブリッド構造を有する表示装置が開示されている。
特開２０２０－１７５５８号公報（図５、図６）
　ところで、ポリシリコン半導体を用いたＴＦＴでは、ポリシリコンからなる半導体層にソース電極及びドレイン電極を電気的に接続するためのコンタクトホールを無機絶縁膜に形成する際に、例えば、ドライエッチングにより無機絶縁膜をパターニングした後に、フッ酸で洗浄することにより、半導体層に到達するコンタクトホールを確実に形成する必要がある。一方、酸化物半導体を用いたＴＦＴでは、例えば、ドライエッチングにより無機絶縁膜をパターニングした後に、フッ酸で洗浄すると、コンタクトホールから露出する酸化物半導体からなる半導体層が溶解し易い。そのため、ポリシリコン半導体及び酸化物半導体を用いたＴＦＴが同一基板上にそれぞれ形成されたハイブリッド構造を有する表示装置では、コンタクトホールを同一のプロセスで形成することが難しい。
　上記特許文献１に開示された表示装置では、酸化物半導体を用いたＴＦＴのコンタクトホールが酸化物半導体からなる半導体層でなく半導体層に接触する金属層に到達しているので、フッ酸で洗浄しても酸化物半導体からなる半導体層が溶解することがないものの、ポリシリコンからなる半導体層をドーピングする際に、酸化物半導体からなる半導体層全体に重なるマスクを形成しないと、酸化物半導体からなる半導体層もドーピングされてしまうので、改善の余地がある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、製造コストを抑制して、半導体層に電気的に接続するためのコンタクトホールを無機絶縁膜に確実に形成することにある。
　上記目的を達成するために、本発明に係る表示装置は、ベース基板と、上記ベース基板上に設けられた薄膜トランジスタ層とを備え、上記薄膜トランジスタ層には、ポリシリコンにより形成された第１半導体層を有する第１薄膜トランジスタ、及び酸化物半導体により形成された第２半導体層を有する第２薄膜トランジスタがサブ画素毎に設けられ、上記第１薄膜トランジスタは、ベースコート膜上に設けられて互いに離間するように第１導体領域及び第２導体領域が規定された上記第１半導体層と、該第１半導体層上に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられ、上記第２半導体層と同一材料により同一層に形成された第３半導体層と、該第３半導体層上に設けられ、上記第１導体領域及び上記第２導体領域の間の導通を制御する第１ゲート電極と、該第１ゲート電極を覆うように設けられた層間絶縁膜と、該層間絶縁膜上に互いに離間するように設けられ、上記第１導体領域及び上記第２導体領域に電気的にそれぞれ接続された第１端子電極及び第２端子電極とを備え、上記第２薄膜トランジスタは、上記ゲート絶縁膜と、該ゲート絶縁膜上に設けられて互いに離間するように第３導体領域及び第４導体領域が規定された上記第２半導体層と、該第３導体領域及び該第４導体領域上にそれぞれ設けられ、上記第１ゲート電極と同一材料により同一層に形成された第１金属層及び第２金属層と、該第１金属層及び該第２金属層上に設けられた上記層間絶縁膜と、該層間絶縁膜上に互いに離間するように設けられ、上記第１金属層及び上記第２金属層に電気的にそれぞれ接続された第３端子電極及び第４端子電極と、上記第３導体領域及び上記第４導体領域の間の導通を制御する第２ゲート電極とを備えていることを特徴とする。
　また、本発明に係る表示装置の製造方法は、ベース基板と、上記ベース基板上に設けられた薄膜トランジスタ層とを備え、上記薄膜トランジスタ層には、ポリシリコンにより形成された第１半導体層を有する第１薄膜トランジスタ、及び酸化物半導体により形成された第２半導体層を有する第２薄膜トランジスタがサブ画素毎に設けられた表示装置の製造方法であって、上記第１薄膜トランジスタは、ベースコート膜上に設けられて互いに離間する第１導体領域及び第２導体領域、並びに該第１導体領域及び該第２導体領域の間に第１チャネル領域が規定された上記第１半導体層と、該第１半導体層上に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられ、上記第２半導体層と同一材料により同一層に形成された第３半導体層と、該第３半導体層上に設けられ、上記第１導体領域及び上記第２導体領域の間の導通を制御する第１ゲート電極と、該第１ゲート電極を覆うように設けられた層間絶縁膜と、該層間絶縁膜上に互いに離間するように設けられ、上記第１導体領域及び上記第２導体領域に電気的にそれぞれ接続された第１端子電極及び第２端子電極とを備え、上記第２薄膜トランジスタは、上記ゲート絶縁膜上に設けられて互いに離間する第３導体領域及び第４導体領域、並びに該第３導体領域及び該第４導体領域の間に第２チャネル領域が規定された上記第２半導体層と、該第３導体領域及び該第４導体領域上にそれぞれ設けられ、上記第１ゲート電極と同一材料により同一層に形成された第１金属層及び第２金属層と、該第１金属層及び該第２金属層上に設けられた上記層間絶縁膜と、該層間絶縁膜上に互いに離間するように設けられ、上記第１金属層及び上記第２金属層に電気的にそれぞれ接続された第３端子電極及び第４端子電極と、上記第３導体領域及び上記第４導体領域の間の導通を制御する第２ゲート電極とを備えており、上記ベース基板上に上記ベースコート膜を形成するベースコート膜形成工程と、上記ベースコート膜上に上記第１半導体層を形成する第１半導体層形成工程と、上記第１半導体層を覆うようにゲート絶縁膜、酸化物半導体により形成された第２半導体膜及び金属膜を順に成膜して積層膜を形成する積層膜形成工程と、上記積層膜上に上記第１チャネル領域及び上記第２半導体層となる部分に重なると共に、上記第２チャネル領域となる部分が相対的に薄くなるようにレジストパターンを形成するレジストパターン形成工程と、上記レジストパターンから露出する上記金属膜、及び該金属膜の下層の上記第２半導体膜を除去して、上記第１ゲート電極、上記第３半導体層及び上記第２半導体層を形成する積層膜パターニング工程と、上記レジストパターンをマスクとしてドーピングを行い、上記第１導体領域、上記第１チャネル領域及び上記第２導体領域を形成するドーピング工程と、上記レジストパターンをアッシングにより薄肉化して露出させた上記金属膜を除去して、上記第１金属層及び上記第２金属層を形成する金属層形成工程と、上記レジストパターンを除去した後に、上記層間絶縁膜を形成する層間絶縁膜形成工程と、上記層間絶縁膜に上記第１金属層、上記第２金属層、上記第１導体領域及び上記第２導体領域に到達するコンタクトホールをそれぞれ形成するコンタクトホール形成工程と、上記層間絶縁膜上に上記第１端子電極、上記第２端子電極、上記第３端子電極及び上記第４端子電極を形成する端子電極形成工程とを備えることを特徴とする。
　本発明によれば、製造コストを抑制して、半導体層に電気的に接続するためのコンタクトホールを無機絶縁膜に確実に形成することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の平面図である。 図３は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の断面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置の画素回路を示す等価回路図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層を示す断面図である。 図６は、本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法におけるＴＦＴ層形成工程の一部を示す断面図である。 図７は、図６に続く本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法におけるＴＦＴ層形成工程の一部を示す断面図である。 図８は、図７に続く本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法におけるＴＦＴ層形成工程の一部を示す断面図である。 図９は、図８に続く本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法におけるＴＦＴ層形成工程の一部を示す断面図である。 図１０は、図９に続く本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法におけるＴＦＴ層形成工程の一部を示す断面図である。 図１１は、図１０に続く本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法におけるＴＦＴ層形成工程の一部を示す断面図である。 図１２は、図１１に続く本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法におけるＴＦＴ層形成工程の一部を示す断面図である。 図１３は、図１２に続く本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法におけるＴＦＴ層形成工程の一部を示す断面図である。 図１４は、図１３に続く本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法におけるＴＦＴ層形成工程の一部を示す断面図である。 図１５は、図１４に続く本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法におけるＴＦＴ層形成工程の一部を示す断面図である。 図１６は、図１５に続く本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法におけるＴＦＴ層形成工程の一部を示す断面図である。 図１７は、本発明の第２の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の表示領域の断面図である。 図１８は、本発明の第３の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の表示領域の断面図である。 図１９は、本発明の第４の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の表示領域の断面図である。 図２０は、本発明の第５の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の表示領域の断面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図１６は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、表示装置として、有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０の概略構成を示す平面図である。また、図２は、有機ＥＬ表示装置５０の表示領域Ｄの平面図である。また、図３は、有機ＥＬ表示装置５０の表示領域Ｄの断面図である。また、図４は、有機ＥＬ表示装置５０の画素回路を示す等価回路図である。また、図５は、有機ＥＬ表示装置５０を構成する有機ＥＬ層３３を示す断面図である。
　有機ＥＬ表示装置５０は、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。なお、本実施形態では、矩形状の表示領域Ｄを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれる。
　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域Ｄでは、図２に示すように、例えば、赤色の表示を行うための赤色発光領域Ｅｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｅｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｅｂを有するサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、赤色発光領域Ｅｒ、緑色発光領域Ｅｇ及び青色発光領域Ｅｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。
　額縁領域Ｆの図１中の右端部には、端子部Ｔが設けられている。また、額縁領域Ｆにおいて、図１に示すように、表示領域Ｄ及び端子部Ｔの間には、図中の縦方向を折り曲げの軸として１８０°に（Ｕ字状に）折り曲げ可能な折り曲げ部Ｂが一方向（図中の縦方向）に延びるように設けられている。
　有機ＥＬ表示装置５０は、図３に示すように、ベース基板として設けられた樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０ａと、ＴＦＴ層３０ａ上に発光素子層として設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０を覆うように設けられた封止膜４５とを備えている。
　樹脂基板層１０は、例えば、ポリイミド樹脂等により構成されている。
　ＴＦＴ層３０ａは、図３に示すように、樹脂基板層１０上に設けられたベースコート膜１４と、ベースコート膜１４上にサブ画素Ｐ毎に設けられた４つの第１ＴＦＴ９Ａ、３つの第２ＴＦＴ９Ｂ及び１つのキャパシタ９ｈ（図４参照）と、各第１ＴＦＴ９Ａ及び各第２ＴＦＴ９Ｂ及び各キャパシタ９ｈ上に設けられた平坦化膜２４とを備えている。ここで、ＴＦＴ層３０ａには、図２に示すように、図中の横方向に互いに平行に延びるように複数のゲート線１８ｇが設けられている。また、ＴＦＴ層３０ａには、図２に示すように、図中の横方向に互いに平行に延びるように複数の発光制御線１８ｅが設けられている。また、ＴＦＴ層３０ａには、図２に示すように、図中の横方向に互いに平行に延びるように複数の第２初期化電源線２０ｉが設けられている。なお、各発光制御線１８ｅは、図２に示すように、各ゲート線１８ｇ及び各第２初期化電源線２０ｉと隣り合うように設けられている。また、ＴＦＴ層３０ａには、図２に示すように、図中の縦方向に互いに平行に延びるように複数のソース線２３ｆが設けられている。また、ＴＦＴ層３０ａには、図２に示すように、図中の縦方向に互いに平行に延びるように複数の電源線２３ｇが設けられている。なお、各電源線２３ｇは、図２に示すように、各ソース線２３ｆと隣り合うように設けられている。
　第１ＴＦＴ９Ａは、図３に示すように、ベースコート膜１４上に設けられた第１半導体層１５ａと、第１半導体層１５ａ上に設けられたゲート絶縁膜１６ａと、ゲート絶縁膜１６ａ上に設けられた第３半導体層１７ａと、第３半導体層１７ａ上に設けられた第１ゲート電極１８ａと、第１ゲート電極１８ａを覆うように設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第１端子電極２３ａ及び第２端子電極２３ｂとを備えている。
　ベースコート膜１４は、図３に示すように、樹脂基板層１０側に設けられた第１ベースコート膜１１と、樹脂基板層１０と反対側のゲート絶縁膜１６ａ側に設けられた第２ベースコート膜１３とを備えている。
　第１半導体層１５ａは、例えば、ＬＴＰＳ（low temperature polysilicon）等のポリシリコンにより形成され、図３に示すように、互いに離間するように規定された第１導体領域１５ａａ及び第２導体領域１５ａｂと、第１導体領域１５ａａ及び第２導体領域１５ａｂの間に規定された第１チャネル領域１５ａｃとを備えている。
　ゲート絶縁膜１６ａは、図３に示すように、互いに重なり合う第３半導体層１７ａ及び第１ゲート電極１８ａと重なり合うように設けられている。
　第３半導体層１７ａは、後述する第２半導体層と同一材料により同一層に形成されている。
　第１ゲート電極１８ａは、図３に示すように、第１半導体層１５ａの第１チャネル領域１５ａｃに重なるように設けられ、第１半導体層１５ａの第１導体領域１５ａａ及び第２導体領域１５ａｂの間の導通を制御するように構成されている。
　層間絶縁膜２２は、図３に示すように、ゲート絶縁膜１６ａ側に設けられた第１層間絶縁膜１９と、ゲート絶縁膜１６ａと反対側に設けられた第２層間絶縁膜２１と備えている。
　第１端子電極２３ａ及び第２端子電極２３ｂは、図３に示すように、層間絶縁膜２２に形成された第１コンタクトホールＨａ及び第２コンタクトホールＨｂを介して第１半導体層１５ａの第１導体領域１５ａａ及び第２導体領域１５ａｂに電気的にそれぞれ接続されている。
　第２ＴＦＴ９Ｂは、図３に示すように、ゲート絶縁膜１６ｂと、ゲート絶縁膜１６ｂ上に設けられた第２半導体層１７ｂと、第２半導体層１７ｂの後述する第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂと、第１金属層１８ｂａ及び第２金属層１８ｂｂ上に設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第３端子電極２３ｃ及び第４端子電極２３ｄと、第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御する第２ゲート電極２０ａ及び第３ゲート電極１２ａとを備えている。
　ゲート絶縁膜１６ｂは、図３に示すように、第２半導体層１７ｂと重なり合うように、ゲート絶縁膜１６ａと分離して設けられている。
　第２半導体層１７ｂは、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系等の酸化物半導体により形成され、図３に示すように、互いに離間するように規定された第３導体領域１７ｂａ及び第４導体領域１７ｂｂと、第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間に規定された第２チャネル領域１７ｂｃとを備えている。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、Ｇａ及びＺｎの割合（組成比）は特に限定されない。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。なお、結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体が好ましい。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体の代わりに、他の酸化物半導体を含んでいてもよい。他の酸化物半導体としては、例えば、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体（例えば、Ｉｎ２Ｏ３－ＳｎＯ２－ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。ここで、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）及びＺｎ（亜鉛）の三元系酸化物である。また、他の酸化物半導体としては、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｏ系半導体、Ｉｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｔｉ－Ｏ系半導体、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｏ系半導体、Ｚｒ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ｈｆ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系半導体、Ｇａ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｚｎ－Ｓｎ－Ｏ系半導体、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１－ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１－ｘＯ）等を含んでいてもよい。なお、Ｚｎ－Ｏ系半導体としては、１族元素、１３族元素、１４族元素、１５族元素、１７族元素等のうち１種又は複数種の不純物元素が添加されたＺｎＯの非晶質（アモルファス）状態のもの、多結晶状態のもの、非晶質状態と多結晶状態が混在する微結晶状態のもの、又は何も不純物元素が添加されていないものを用いることができる。
　第１金属層１８ｂａ及び第２金属層１８ｂｂは、第１ゲート電極１８ａと同一材料により同一層に形成されている。
　第３端子電極２３ｃ及び第４端子電極２３ｄは、図３に示すように、層間絶縁膜２２に形成された第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを介して第１金属層１８ｂａ及び第２金属層１８ｂｂに電気的にそれぞれ接続されている。
　第２ゲート電極２０ａは、図３に示すように、第１層間絶縁膜１９及び第２層間絶縁膜２１の間において、第２半導体層１７ｂの第２チャネル領域１７ｂｃに重なるように設けられ、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御するように構成されている。
　第３ゲート電極１２ａは、図３に示すように、第１ベースコート膜１１及び第２ベースコート膜１３の間において、第２半導体層１７ｂの第２チャネル領域１７ｂｃに重なるように設けられ、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御するように構成されている。
　本実施形態では、ポリシリコンにより形成された第１半導体層１５ａを有する４つの第１ＴＦＴ９Ａとして、後述する書込用ＴＦＴ９ｃ、駆動用ＴＦＴ９ｄ、電源供給用ＴＦＴ９ｅ及び発光制御用ＴＦＴ９ｆのｐチャネル型ＴＦＴを例示し、酸化物半導体により形成された第２半導体層１７ｂを有する３つの第２ＴＦＴ９Ｂとして、後述する初期化用ＴＦＴ９ａ、補償用ＴＦＴ９ｂ及び陽極放電用ＴＦＴ９ｇのｎチャネル型ＴＦＴを例示する（図４参照）。なお、ポリシリコンにより形成された第１半導体層１５ａを有する４つの第１ＴＦＴ９Ａは、ｎチャネル型ＴＦＴであってもよい。また、図４の等価回路図では、各ＴＦＴ９ｃ、９ｄ、９ｅ、９ｆの第１端子電極２３ａ及び第２端子電極２３ｂを丸数字の１及び２で示し、各ＴＦＴ９ａ、９ｂ、９ｇの第３端子電極２３ｃ及び第４端子電極２３ｄを丸数字の３及び４で示している。また、図４の等価回路図では、ｎ行ｍ列目のサブ画素Ｐの画素回路を示しているが、（ｎ－１）行ｍ列目のサブ画素Ｐの画素回路の一部も含んでいる。また、図４の等価回路図では、高電源電圧ＥＬＶＤＤを供給する電源線２３ｇが第１初期化電源線を兼ねているが、電源線２３ｇ及び第１初期化電源線は、別々に設けられていてもよい。また、第２初期化電源線２０ｉには、低電源電圧ＥＬＶＳＳと同じ電圧を入力するが、これに限定されることなく、低電源電圧ＥＬＶＳＳと異なる電圧で有機ＥＬ素子３５が消灯するような電圧を入力してもよい。
　初期化用ＴＦＴ９ａは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が前段（ｎ－１段）のゲート線１８ｇ（ｎ－１）に電気的に接続され、その第３端子電極が後述するキャパシタ９ｈの下部導電層及び駆動用ＴＦＴ９ｄのゲート電極に電気的に接続され、その第４端子電極が電源線２３ｇに電気的に接続されている。
　補償用ＴＦＴ９ｂは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）のゲート線１８ｇ（ｎ）に電気的に接続され、その第３端子電極が駆動用ＴＦＴ９ｄのゲート電極に電気的に接続され、その第４端子電極が駆動用ＴＦＴ９ｄの第１端子電極に電気的に接続されている。
　書込用ＴＦＴ９ｃは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）のゲート線１８ｇ（ｎ）に電気的に接続され、その第１端子電極が対応するソース線２３ｆに電気的に接続され、その第２端子電極が駆動用ＴＦＴ９ｄの第２端子電極に電気的に接続されている。
　駆動用ＴＦＴ９ｄは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が初期化用ＴＦＴ９ａ及び補償用ＴＦＴ９ｂの各第３端子電極に電気的に接続され、その第１端子電極が補償用ＴＦＴ９ｂの第４端子電極及び電源供給用ＴＦＴ９ｅの各第２端子電極に電気的に接続され、その第２端子電極が書込用ＴＦＴ９ｃの第２端子電極及び発光制御用ＴＦＴ９ｆの第１端子電極に電気的に接続されている。ここで、駆動用ＴＦＴ９ｄは、有機ＥＬ素子３５の電流を制御するように構成されている。
　電源供給用ＴＦＴ９ｅは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）の発光制御線１８ｅに電気的に接続され、その第１端子電極が電源線２３ｇに電気的に接続され、その第２端子電極が駆動用ＴＦＴ９ｄの第１端子電極に電気的に接続されている。
　発光制御用ＴＦＴ９ｆは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）の発光制御線１８ｅに電気的に接続され、その第１端子電極が駆動用ＴＦＴ９ｄの第２端子電極に電気的に接続され、その第２端子電極が後述する有機ＥＬ素子３５の第１電極３１に電気的に接続されている。
　陽極放電用ＴＦＴ９ｇは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）のゲート線１８ｇ（ｎ）に電気的に接続され、その第３端子電極が有機ＥＬ素子３５の第１電極３１に電気的に接続され、その第４端子電極が第２初期化電源線２０ｉに電気的に接続されている。
　キャパシタ９ｈは、例えば、第１ゲート電極１８ａと同一材料により同一層に形成された下部導電層（不図示）と、下部導電層を覆うように設けられた第１層間絶縁膜１９と、第１層間絶縁膜１９上に下部導電層と重なるように設けられ、第２ゲート電極２０ａと同一材料により同一層に形成された上部導電層（不図示）とを備えている。また、キャパシタ９ｈは、図４に示すように、各サブ画素Ｐにおいて、その下部導電層が駆動用ＴＦＴ９ｄのゲート電極、初期化用ＴＦＴ９ａ及び補償用ＴＦＴ９ｂの各第３端子電極に電気的に接続され、その上部導電層が陽極放電用ＴＦＴ９ｇの第３端子電極、発光制御用ＴＦＴ９ｆの第２端子電極及び有機ＥＬ素子３５の第１電極３１に電気的に接続されている。
　平坦化膜２４は、表示領域Ｄにおいて、平坦な表面を有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ（spin on glass）材料等により構成されている。
　有機ＥＬ素子層４０は、図３に示すように、複数のサブ画素Ｐに対応するように配列された複数の発光素子としてマトリクス状に設けられた複数の有機ＥＬ素子３５と、各有機ＥＬ素子３５の後述する第１電極３１の周端部を覆うように全てのサブ画素Ｐに共通して格子状に設けられたエッジカバー３２とを備えている。
　有機ＥＬ素子３５は、図３に示すように、各サブ画素Ｐにおいて、ＴＦＴ層３０ａの平坦化膜２４上に設けられた第１電極３１と、第１電極３１上に設けられた有機ＥＬ層３３と、有機ＥＬ層３３上に設けられた第２電極３４とを備えている。
　第１電極３１は、平坦化膜２４に形成されたコンタクトホールを介して、各サブ画素Ｐの発光制御用ＴＦＴ９ｆの第２端子電極に電気的に接続されている。また、第１電極３１は、有機ＥＬ層３３にホール（正孔）を注入する機能を有している。また、第１電極３１は、有機ＥＬ層３３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極３１を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極３１を構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極３１を構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極３１は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　エッジカバー３２は、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ材料等により構成されている。
　有機ＥＬ層３３は、図５に示すように、第１電極３１上に順に設けられた正孔注入層１、正孔輸送層２、発光層３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極３１と有機ＥＬ層３３とのエネルギーレベルを近づけ、第１電極３１から有機ＥＬ層３３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極３１から有機ＥＬ層３３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層３は、第１電極３１及び第２電極３４による電圧印加の際に、第１電極３１及び第２電極３４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層３は、発光効率が高い材料により形成されている。そして、発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンゾチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極３４と有機ＥＬ層３３とのエネルギーレベルを近づけ、第２電極３４から有機ＥＬ層３３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子３５の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれる。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極３４は、図３に示すように、各有機ＥＬ層３３及びエッジカバー３２を覆うように全てのサブ画素Ｐに共通して設けられている。また、第２電極３４は、有機ＥＬ層３３に電子を注入する機能を有している。また、第２電極３４は、有機ＥＬ層３３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極３４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極３４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極３４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極３４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　封止膜４５は、図３に示すように、第２電極３４を覆うように設けられ、第２電極３４上に順に積層された第１無機封止膜４１、有機封止膜４２及び第２無機封止膜４３を備え、有機ＥＬ素子層３５の有機ＥＬ層３３を水分や酸素から保護する機能を有している。ここで、第１無機封止膜４１及び第２無機封止膜４３は、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜により構成されている。また、有機封止膜４２は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機樹脂材料により構成されている。
　上記構成の有機ＥＬ表示装置５０では、各サブ画素Ｐにおいて、まず、発光制御線１８ｅが選択されて非活性状態とされると、有機ＥＬ素子３５が非発光状態となる。その非発光状態で、前段のゲート線１８ｇ（ｎ－１）が選択され、そのゲート線１８ｇ（ｎ－１）を介してゲート信号が初期化用ＴＦＴ９ａに入力されることにより、初期化用ＴＦＴ９ａがオン状態となり、電源線２３ｇの高電源電圧ＥＬＶＤＤがキャパシタ９ｈに印加されると共に、駆動用ＴＦＴ９ｄがオン状態となる。これにより、キャパシタ９ｈの電荷が放電されて、駆動用ＴＦＴ９ｄのゲート電極にかかる電圧が初期化される。次に、自段のゲート線１８ｇ（ｎ）が選択されて活性状態とされることにより、補償用ＴＦＴ９ｂ及び書込用ＴＦＴ９ｃがオン状態となり、対応するソース線２３ｆを介して伝達されるソース信号に対応する所定の電圧がダイオード接続状態の駆動用ＴＦＴ９ｄを介してキャパシタ９ｈに書き込まれると共に、陽極放電用ＴＦＴ９ｇがオン状態となり、第２初期化電源線２０ｉを介して初期化信号が有機ＥＬ素子３５の第１電極３１に印加されて第１電極３１に蓄積した電荷がリセットされる。その後、発光制御線１８ｅが選択されて、電源供給用ＴＦＴ９ｅ及び発光制御用ＴＦＴ９ｆがオン状態となり、駆動用ＴＦＴ９ｄのゲート電極にかかる電圧に応じた駆動電流が電源線２３ｇから有機ＥＬ素子３５に供給される。このようにして、有機ＥＬ表示装置５０では、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。
　次に、本実施形態の有機ＥＬ表示装置５０の製造方法について説明する。ここで、図６～図１６は、有機ＥＬ表示装置５０の製造方法におけるＴＦＴ層形成工程を連続的に示す断面図である。なお、有機ＥＬ表示装置５０の製造方法は、ＴＦＴ層形成工程、有機ＥＬ素子層形成工程及び封止膜形成工程を備える。そして、ＴＦＴ層形成工程は、ベースコート膜形成工程、第１半導体層形成工程、積層膜形成工程、レジストパターン形成工程、積層膜パターニング工程、ドーピング工程、金属層形成工程、層間絶縁膜形成工程、コンタクトホール形成工程、端子電極形成工程及び平坦化膜形成工程を備える。
　＜ＴＦＴ層形成工程＞
　まず、例えば、ガラス基板上に形成した樹脂基板層１０上に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、酸化シリコン膜（厚さ２５０ｎｍ程度）及び窒化シリコン膜（厚さ１００ｎｍ程度）を順に成膜することにより、第１ベースコート膜１１を形成する。
　続いて、ベースコート膜１１が形成された基板表面に、例えば、スパッタリング法により、モリブデン膜（厚さ１００ｎｍ程度）等の金属膜を成膜した後に、その金属膜をパターニングして、図６に示すように、第３ゲート電極１２ａを形成する。
　その後、第３ゲート電極１２ａが形成された基板表面に、プラズマＣＶＤ法により、酸化シリコン膜（厚さ３００ｎｍ程度）を成膜することにより、第１ベースコート膜１１及び第２ベースコート膜１３を備えたベースコート膜１４を形成する（ベースコート膜形成工程）。
　さらに、ベースコート膜１４が形成された基板表面に、プラズマＣＶＤ法により、例えば、アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜し、そのアモルファスシリコン膜をレーザーアニール等により結晶化してポリシリコン膜を形成した後に、そのポリシリコン膜をパターニングして、図７に示すように、第１半導体層１５ａを形成する（第１半導体層形成工程）。
　続いて、第１半導体層１５ａが形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（１００ｎｍ程度）を成膜してゲート絶縁膜１６を形成した後に、スパッタリング法により、ＩｎＧａＺｎＯ４等の第２半導体膜（厚さ３０ｎｍ程度）１７及びモリブデン膜（厚さ１００ｎｍ程度）等の金属膜１８を順に成膜することにより、図８に示すように、積層膜Ｌを形成する（積層膜形成工程）。
　その後、図９に示すように、積層膜Ｌ上にハーフ露光によりレジストパターンＲａを形成する（レジストパターン形成工程）。ここで、レジストパターンＲａは、図９に示すように、第１半導体層１５ａの第１チャネル領域１５ａｃ及び第２半導体層１７ｂとなる部分に重なると共に、第２チャネル領域１７ｂｃとなる部分が相対的に薄く形成されている。
　さらに、レジストパターンＲａから露出する金属膜１８、及び金属膜１８の下層の第２半導体膜１７及びゲート絶縁膜１６の３層をドライエッチングにより除去することにより、図１０に示すように、第１ゲート電極１８ａ、第３半導体層１７ａ、ゲート絶縁膜１６ａ、金属層１８ｂ、第２半導体層１７ｂ及びゲート絶縁膜１６ｂを形成する（積層膜パターニング工程）。なお、第１ゲート電極１８ａを形成する際には、ゲート線１８ｇや発光制御線１８ｅも形成される。
　続いて、図１１に示すように、レジストパターンＲａをマスクとして、リンやホウ素等の不純物イオンＮをドーピングして、第１半導体層１５ａに第１導体領域１５ａａ、第２導体領域１５ａｂ及び第１チャネル領域１５ａｃを形成する（ドーピング工程）。
　その後、レジストパターンＲａをアッシングにより薄肉化して、レジストパターンＲｂに変成した後に、レジストパターンＲｂから露出する金属膜１８ｂをドライエッチングにより除去することにより、図１２に示すように、第１金属層１８ｂａ及び第２金属層１８ｂｂを形成する（金属層形成工程）。
　さらに、図１３に示すように、レジストパターンＲｂをアッシングにより除去した後に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（１５０ｎｍ程度）を成膜することにより、第１層間絶縁膜１９を形成する。
　続いて、第１層間絶縁膜１９が形成された基板表面に、例えば、スパッタリング法により、モリブデン膜（厚さ２００ｎｍ程度）等の金属膜を成膜した後に、その金属膜をパターニングして、図１４に示すように、第２ゲート電極２０ａを形成する。なお、第２ゲート電極２０ａを形成する際には、第２初期化電源線２０ｉも形成される。
　その後、第２ゲート電極２０ａが形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ４００ｎｍ程度）を成膜することにより、第２層間絶縁膜２１を形成し（層間絶縁膜形成工程）、第１層間絶縁膜１９及び第２層間絶縁膜２１の積層膜（層間絶縁膜２２）をパターニングして、図１５に示すように、第１コンタクトホールＨａ、第２コンタクトホールＨｂ、第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを形成する（コンタクトホール形成工程）。なお、第１層間絶縁膜１９及び第２層間絶縁膜２１の積層膜をパターニングする際には、第１層間絶縁膜１９及び第２層間絶縁膜２１の積層膜をドライエッチングによりパターニングした後に、フッ酸で洗浄して、第１コンタクトホールＨａ及び第２コンタクトホールＨｂの底部に配置する第１半導体層１５ａの表面酸化膜を除去することにより、第１半導体層１５ａの第１導体領域１５ａａ及び第２導体領域１５ａｂに到達する第１コンタクトホールＨａ及び第２コンタクトホールＨｂ、並びに第２半導体層１７ｂ上の第１金属層１８ｂａ及び第２金属層１８ｂｂに到達する第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを確実に形成することができる。
　さらに、第１コンタクトホールＨａ、第２コンタクトホールＨｂ、第３コンタクトホールＨｃ及び第４コンタクトホールＨｄが形成された基板表面に、例えば、スパッタリング法により、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ４００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜して金属積層膜（厚さ５００ｎｍ程度）を形成した後に、その金属積層膜をパターニングして、第１端子電極２３ａ、第２端子電極２３ｂ、第３端子電極２３ｃ及び第４端子電極２３ｄを形成し、その後、例えば、スピンコート法やスリットコート法により、ポリイミド系の感光性樹脂膜（厚さ２μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、図１６に示すように、平坦化膜２４を形成する（端子電極形成工程及び平坦化膜形成工程）。なお、第１端子電極２３ａ等を形成する際には、ソース線２３ｆ及び電源線２３ｇも形成される。
　以上のようにして、ＴＦＴ層３０ａを形成することができる。
　＜有機ＥＬ素子層形成工程＞
　上記ＴＦＴ層形成工程で形成されたＴＦＴ層３０ａの平坦化膜２４上に、周知の方法を用いて、第１電極３１、エッジカバー３２、有機ＥＬ層３３（正孔注入層１、正孔輸送層２、発光層３、電子輸送層４、電子注入層５）及び第２電極３４を形成して、有機ＥＬ素子層４０を形成する。
　＜封止膜形成工程＞
　まず、上記有機ＥＬ素子層形成工程で形成された有機ＥＬ素子層４０が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第１無機封止膜４１を形成する。
　続いて、第１無機封止膜４１が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機封止膜４２を形成する。
　その後、有機封止膜４２が形成された基板に対して、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第２無機封止膜４３を形成することにより、封止膜４５を形成する。
　最後に、上記封止膜形成工程で封止膜４５が形成された基板表面に保護シート（不図示）を貼付した後に、樹脂基板層１０のガラス基板側からレーザー光を照射することにより、樹脂基板層１０の下面からガラス基板を剥離させ、ガラス基板を剥離させた樹脂基板層１０の下面に保護シート（不図示）を貼付する。
　以上のようにして、本実施形態の有機ＥＬ表示装置５０を製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０及びその製造方法によれば、第１ＴＦＴ９Ａは、ポリシリコンにより形成された第１半導体層１５ａと、第１半導体層１５ａ上に設けられたゲート絶縁膜１６ａと、ゲート絶縁膜１６ａ上に設けられた第３半導体層１７ａと、第３半導体層１７ａ上に設けられた第１ゲート電極１８ａと、第１ゲート電極１８ａを覆うように設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第１端子電極２３ａ及び第２端子電極２３ｂとを備えている。ここで、第１端子電極２３ａ及び第２端子電極２３ｂは、層間絶縁膜２２に形成された第１コンタクトホールＨａ及び第２コンタクトホールＨｂを介して第１半導体層１５ａの第１導体領域１５ａａ及び第２導体領域１５ａｂに電気的にそれぞれ接続されている。また、第２ＴＦＴ９Ｂは、酸化物半導体により形成された第２半導体層１７ｂと、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂと、第１金属層１８ｂａ及び第２金属層１８ｂｂ上に設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第３端子電極２３ｃ及び第４端子電極２３ｄと、第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御する第２ゲート電極２０ａとを備えている。ここで、第３端子電極２３ｃ及び第４端子電極２３ｄは、層間絶縁膜２２に形成された第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを介して、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂに電気的にそれぞれ接続されている。そのため、コンタクトホール形成工程において、第１コンタクトホールＨａ、第２コンタクトホールＨｂ、第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを形成する際には、酸化物半導体により形成された第２半導体層１７ｂが露出しないことになる。これにより、コンタクトホール形成工程において、ドライエッチングにより無機絶縁膜からなる層間絶縁膜２２をパターニングした後に、フッ酸で洗浄することができるので、第１半導体層１５ａに電気的に接続するための第１コンタクトホールＨａ及び第２コンタクトホールＨｂ、並びに第２半導体層１７ｂに電気的に接続するための第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを層間絶縁膜２２に確実に形成することができる。さらに、ドーピング工程において、積層膜パターニング工程で第１ゲート電極１８ａ、第３半導体層１７ａ及び第２半導体層１７ｂを形成する際に用いたレジストパターンＲａをマスクとして、第１半導体層１５ａに第１導体領域１５ａａ、第２導体領域１５ａｂ及び第１チャネル領域１５ａｃを形成し、金属層形成工程において、レジストパターンＲａを薄肉化したレジストパターンＲｂを用いて、第１金属層１８ｂａ及び第２金属層１８ｂｂを形成するので、製造に必要なフォトマスクの枚数を少なく済ませることができる。したがって、製造コストを抑制して、半導体層に電気的に接続するためのコンタクトホールを無機絶縁膜に確実に形成することができる。
　また、本実施形態の有機ＥＬ表示装置５０及びその製造方法によれば、ベースコート膜形成工程において、第１ベースコート膜１１及び第２ベースコート膜１３の間に、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御する第３ゲート電極１２ａを形成するので、第２ＴＦＴ９Ｂがダブルゲート構造となり、ＴＦＴのオン電流を向上させることができ、また、樹脂基板層１０からの水分や不純物イオンがブロックされ、ＴＦＴの劣化を抑制することができる。
　《第２の実施形態》
　図１７は、本発明に係る表示装置の第２の実施形態を示している。ここで、図１７は、本実施形態の有機ＥＬ表示装置を構成するＴＦＴ層３０ｂの表示領域Ｄの断面図である。なお、以下の各実施形態において、図１～図１６と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記第１の実施形態では、ゲート絶縁膜１６ａ及び１６ｂが分離して設けられたＴＦＴ層３０ａを備えた有機ＥＬ表示装置５０を例示したが、本実施形態では、ゲート絶縁膜１６が一体に設けられたＴＦＴ層３０ｂを備えた有機ＥＬ表示装置を例示する。
　本実施形態の有機ＥＬ表示装置は、樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０ｂと、ＴＦＴ層３０ｂ上に設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０を覆うように設けられた封止膜４５とを備えている。
　ＴＦＴ層３０ｂは、図１７に示すように、樹脂基板層１０上に設けられたベースコート膜１４と、ベースコート膜１４上にサブ画素Ｐ毎に設けられた４つの第１ＴＦＴ９Ａ、３つの第２ＴＦＴ９Ｂ及び１つのキャパシタ９ｈ（図４参照）と、各第１ＴＦＴ９Ａ及び各第２ＴＦＴ９Ｂ及び各キャパシタ９ｈ上に設けられた平坦化膜２４とを備えている。ここで、ＴＦＴ層３０ｂには、上記第１の実施形態のＴＦＴ層３０ａと同様に、複数のゲート線１８ｇ、複数の発光制御線１８ｅ、複数の第２初期化電源線２０ｉ、複数のソース線２３ｆ及び複数の電源線２３ｇが設けられている。
　第１ＴＦＴ９Ａは、図１７に示すように、ベースコート膜１４上に設けられた第１半導体層１５ａと、第１半導体層１５ａ上に設けられたゲート絶縁膜１６と、ゲート絶縁膜１６上に設けられた第３半導体層１７ａと、第３半導体層１７ａ上に設けられた第１ゲート電極１８ａと、第１ゲート電極１８ａを覆うように設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第１端子電極２３ａ及び第２端子電極２３ｂとを備えている。
　第２ＴＦＴ９Ｂは、図１７に示すように、ゲート絶縁膜１６と、ゲート絶縁膜１６上に設けられた第２半導体層１７ｂと、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂと、第１金属層１８ｂａ及び第２金属層１８ｂｂ上に設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第３端子電極２３ｃ及び第４端子電極２３ｄと、第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御する第２ゲート電極２０ａ及び第３ゲート電極１２ａとを備えている。
　上記構成のＴＦＴ層３０ｂを備えた有機ＥＬ表示装置では、上記第１の実施形態の有機ＥＬ表示装置５０と同様に、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。
　本実施形態のＴＦＴ層３０ｂを備えた有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置５０の製造方法におけるＴＦＴ層形成工程の積層膜パターニング工程において、レジストパターンＲａから露出する金属膜１８、及び金属膜１８の下層の第２半導体膜１７の２層だけをドライエッチングにより除去し、コンタクトホール形成工程において、ゲート絶縁膜１６、第１層間絶縁膜１９及び第２層間絶縁膜２１の積層膜をパターニングして、第１コンタクトホールＨａ及び第２コンタクトホールＨｂを形成することにより製造することができる。
　以上説明したように、本実施形態のＴＦＴ層３０ｂを備えた有機ＥＬ表示装置及びその製造方法によれば、第１ＴＦＴ９Ａは、ポリシリコンにより形成された第１半導体層１５ａと、第１半導体層１５ａ上に設けられたゲート絶縁膜１６と、ゲート絶縁膜１６上に設けられた第３半導体層１７ａと、第３半導体層１７ａ上に設けられた第１ゲート電極１８ａと、第１ゲート電極１８ａを覆うように設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第１端子電極２３ａ及び第２端子電極２３ｂとを備えている。ここで、第１端子電極２３ａ及び第２端子電極２３ｂは、ゲート絶縁膜１６及び層間絶縁膜２２に形成された第１コンタクトホールＨａ及び第２コンタクトホールＨｂを介して第１半導体層１５ａの第１導体領域１５ａａ及び第２導体領域１５ａｂに電気的にそれぞれ接続されている。また、第２ＴＦＴ９Ｂは、酸化物半導体により形成された第２半導体層１７ｂと、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂと、第１金属層１８ｂａ及び第２金属層１８ｂｂ上に設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第３端子電極２３ｃ及び第４端子電極２３ｄと、第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御する第２ゲート電極２０ａとを備えている。ここで、第３端子電極２３ｃ及び第４端子電極２３ｄは、層間絶縁膜２２に形成された第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを介して、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂに電気的にそれぞれ接続されている。そのため、コンタクトホール形成工程において、第１コンタクトホールＨａ、第２コンタクトホールＨｂ、第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを形成する際には、酸化物半導体により形成された第２半導体層１７ｂが露出しないことになる。これにより、コンタクトホール形成工程において、ドライエッチングにより無機絶縁膜からなるゲート絶縁膜１６及び層間絶縁膜２２をパターニングした後に、フッ酸で洗浄することができるので、第１半導体層１５ａに電気的に接続するための第１コンタクトホールＨａ及び第２コンタクトホールＨｂ、並びに第２半導体層１７ｂに電気的に接続するための第３コンタクトホールＨｃ及び第４コンタクトホールＨｄをゲート絶縁膜１６及び層間絶縁膜２２並びに層間絶縁膜２２に確実に形成することができる。さらに、ドーピング工程において、積層膜パターニング工程で第１ゲート電極１８ａ、第３半導体層１７ａ及び第２半導体層１７ｂを形成する際に用いたレジストパターンＲａをマスクとして、第１半導体層１５ａに第１導体領域１５ａａ、第２導体領域１５ａｂ及び第１チャネル領域１５ａｃを形成し、金属層形成工程において、レジストパターンＲａを薄肉化したレジストパターンＲｂを用いて、第１金属層１８ｂａ及び第２金属層１８ｂｂを形成するので、製造に必要なフォトマスクの枚数を少なく済ませることができる。したがって、製造コストを抑制して、半導体層に電気的に接続するためのコンタクトホールを無機絶縁膜に確実に形成することができる。
　また、本実施形態のＴＦＴ層３０ｂを備えた有機ＥＬ表示装置及びその製造方法によれば、ベースコート膜形成工程において、第１ベースコート膜１１及び第２ベースコート膜１３の間に、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御する第３ゲート電極１２ａを形成するので、第２ＴＦＴ９Ｂをダブルゲート構造にすることできる。
　《第３の実施形態》
　図１８は、本発明に係る表示装置の第３の実施形態を示している。ここで、図１８は、本実施形態の有機ＥＬ表示装置を構成するＴＦＴ層３０ｃの表示領域Ｄの断面図である。
　上記第１及び第２の実施形態では、ダブルゲート構造を有する第２ＴＦＴ９Ｂが設けられたＴＦＴ層３０ａ及び３０ｂを備えた有機ＥＬ表示装置を例示したが、本実施形態では、トップゲート構造を有する第２ＴＦＴ９Ｂが設けられたＴＦＴ層３０ｃを備えた有機ＥＬ表示装置を例示する。
　本実施形態の有機ＥＬ表示装置は、樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０ｃと、ＴＦＴ層３０ｃ上に設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０を覆うように設けられた封止膜４５とを備えている。
　ＴＦＴ層３０ｃは、図１８に示すように、樹脂基板層１０上に設けられたベースコート膜１４と、ベースコート膜１４上にサブ画素Ｐ毎に設けられた４つの第１ＴＦＴ９Ａ、３つの第２ＴＦＴ９Ｂ及び１つのキャパシタ９ｈ（図４参照）と、各第１ＴＦＴ９Ａ及び各第２ＴＦＴ９Ｂ及び各キャパシタ９ｈ上に設けられた平坦化膜２４とを備えている。ここで、ＴＦＴ層３０ｃには、上記第１の実施形態のＴＦＴ層３０ａと同様に、複数のゲート線１８ｇ、複数の発光制御線１８ｅ、複数の第２初期化電源線２０ｉ、複数のソース線２３ｆ及び複数の電源線２３ｇが設けられている。
　第１ＴＦＴ９Ａは、図１８に示すように、ベースコート膜１４上に設けられた第１半導体層１５ａと、第１半導体層１５ａ上に設けられたゲート絶縁膜１６ａと、ゲート絶縁膜１６ａ上に設けられた第３半導体層１７ａと、第３半導体層１７ａ上に設けられた第１ゲート電極１８ａと、第１ゲート電極１８ａを覆うように設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第１端子電極２３ａ及び第２端子電極２３ｂとを備えている。
　第２ＴＦＴ９Ｂは、図１８に示すように、ゲート絶縁膜１６ｂと、ゲート絶縁膜１６ｂ上に設けられた第２半導体層１７ｂと、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂと、第１金属層１８ｂａ及び第２金属層１８ｂｂ上に設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第３端子電極２３ｃ及び第４端子電極２３ｄと、第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御する第２ゲート電極２０ａとを備えている。
　上記構成のＴＦＴ層３０ｃを備えた有機ＥＬ表示装置では、上記第１の実施形態の有機ＥＬ表示装置５０と同様に、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。
　本実施形態のＴＦＴ層３０ｃを備えた有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置５０の製造方法におけるＴＦＴ層形成工程のベースコート膜形成工程において、モリブデン膜等の金属膜を成膜した後に、その金属膜をパターニングして、第３ゲート電極１２ａを形成することを省略することにより製造することができる。
　以上説明したように、本実施形態のＴＦＴ層３０ｃを備えた有機ＥＬ表示装置及びその製造方法によれば、第１ＴＦＴ９Ａは、ポリシリコンにより形成された第１半導体層１５ａと、第１半導体層１５ａ上に設けられたゲート絶縁膜１６ａと、ゲート絶縁膜１６ａ上に設けられた第３半導体層１７ａと、第３半導体層１７ａ上に設けられた第１ゲート電極１８ａと、第１ゲート電極１８ａを覆うように設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第１端子電極２３ａ及び第２端子電極２３ｂとを備えている。ここで、第１端子電極２３ａ及び第２端子電極２３ｂは、層間絶縁膜２２に形成された第１コンタクトホールＨａ及び第２コンタクトホールＨｂを介して第１半導体層１５ａの第１導体領域１５ａａ及び第２導体領域１５ａｂに電気的にそれぞれ接続されている。また、第２ＴＦＴ９Ｂは、酸化物半導体により形成された第２半導体層１７ｂと、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂと、第１金属層１８ｂａ及び第２金属層１８ｂｂ上に設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第３端子電極２３ｃ及び第４端子電極２３ｄと、第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御する第２ゲート電極２０ａとを備えている。ここで、第３端子電極２３ｃ及び第４端子電極２３ｄは、層間絶縁膜２２に形成された第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを介して、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂに電気的にそれぞれ接続されている。そのため、コンタクトホール形成工程において、第１コンタクトホールＨａ、第２コンタクトホールＨｂ、第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを形成する際には、酸化物半導体により形成された第２半導体層１７ｂが露出しないことになる。これにより、コンタクトホール形成工程において、ドライエッチングにより無機絶縁膜からなる層間絶縁膜２２をパターニングした後に、フッ酸で洗浄することができるので、第１半導体層１５ａに電気的に接続するための第１コンタクトホールＨａ及び第２コンタクトホールＨｂ、並びに第２半導体層１７ｂに電気的に接続するための第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを層間絶縁膜２２に確実に形成することができる。さらに、ドーピング工程において、積層膜パターニング工程で第１ゲート電極１８ａ、第３半導体層１７ａ及び第２半導体層１７ｂを形成する際に用いたレジストパターンＲａをマスクとして、第１半導体層１５ａに第１導体領域１５ａａ、第２導体領域１５ａｂ及び第１チャネル領域１５ａｃを形成し、金属層形成工程において、レジストパターンＲａを薄肉化したレジストパターンＲｂを用いて、第１金属層１８ｂａ及び第２金属層１８ｂｂを形成するので、製造に必要なフォトマスクの枚数を少なく済ませることができる。したがって、製造コストを抑制して、半導体層に電気的に接続するためのコンタクトホールを無機絶縁膜に確実に形成することができる。
　《第４の実施形態》
　図１９は、本発明に係る表示装置の第４の実施形態を示している。ここで、図１９は、本実施形態の有機ＥＬ表示装置を構成するＴＦＴ層３０ｄの表示領域Ｄの断面図である。
　上記第３の実施形態では、トップゲート構造を有する第２ＴＦＴ９Ｂが設けられたＴＦＴ層３０ｃを備えた有機ＥＬ表示装置を例示したが、本実施形態では、ボトムゲート構造を有する第２ＴＦＴ９Ｂが設けられたＴＦＴ層３０ｄを備えた有機ＥＬ表示装置を例示する。
　本実施形態の有機ＥＬ表示装置は、樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０ｄと、ＴＦＴ層３０ｄ上に設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０を覆うように設けられた封止膜４５とを備えている。
　ＴＦＴ層３０ｄは、図１９に示すように、樹脂基板層１０上に設けられたベースコート膜１４と、ベースコート膜１４上にサブ画素Ｐ毎に設けられた４つの第１ＴＦＴ９Ａ、３つの第２ＴＦＴ９Ｂ及び１つのキャパシタ９ｈ（図４参照）と、各第１ＴＦＴ９Ａ及び各第２ＴＦＴ９Ｂ及び各キャパシタ９ｈ上に設けられた平坦化膜２４とを備えている。ここで、ＴＦＴ層３０ｄには、上記第１の実施形態のＴＦＴ層３０ａと同様に、複数のゲート線１８ｇ、複数の発光制御線１８ｅ、複数の第２初期化電源線２０ｉ、複数のソース線２３ｆ及び複数の電源線２３ｇが設けられている。
　第１ＴＦＴ９Ａは、図１９に示すように、ベースコート膜１４上に設けられた第１半導体層１５ａと、第１半導体層１５ａ上に設けられたゲート絶縁膜１６ａと、ゲート絶縁膜１６ａ上に設けられた第３半導体層１７ａと、第３半導体層１７ａ上に設けられた第１ゲート電極１８ａと、第１ゲート電極１８ａを覆うように設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第１端子電極２３ａ及び第２端子電極２３ｂとを備えている。
　第２ＴＦＴ９Ｂは、図１９に示すように、ゲート絶縁膜１６ｂと、ゲート絶縁膜１６ｂ上に設けられた第２半導体層１７ｂと、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂと、第１金属層１８ｂａ及び第２金属層１８ｂｂ上に設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第３端子電極２３ｃ及び第４端子電極２３ｄと、第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御する第２ゲート電極１２ｂとを備えている。ここで、第２ゲート電極１２ｂは、上記第１の実施形態のＴＦＴ層３０ａにおける第３ゲート電極１２ａと実質的に同じである。
　上記構成のＴＦＴ層３０ｄを備えた有機ＥＬ表示装置では、上記第１の実施形態の有機ＥＬ表示装置５０と同様に、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。
　本実施形態のＴＦＴ層３０ｄを備えた有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置５０の製造方法におけるＴＦＴ層形成工程の層間絶縁膜形成工程において、モリブデン膜等の金属膜を成膜した後に、その金属膜をパターニングして、第２ゲート電極２０ａを形成することを省略することにより製造することができる。
　以上説明したように、本実施形態のＴＦＴ層３０ｄを備えた有機ＥＬ表示装置及びその製造方法によれば、第１ＴＦＴ９Ａは、ポリシリコンにより形成された第１半導体層１５ａと、第１半導体層１５ａ上に設けられたゲート絶縁膜１６ａと、ゲート絶縁膜１６ａ上に設けられた第３半導体層１７ａと、第３半導体層１７ａ上に設けられた第１ゲート電極１８ａと、第１ゲート電極１８ａを覆うように設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第１端子電極２３ａ及び第２端子電極２３ｂとを備えている。ここで、第１端子電極２３ａ及び第２端子電極２３ｂは、層間絶縁膜２２に形成された第１コンタクトホールＨａ及び第２コンタクトホールＨｂを介して第１半導体層１５ａの第１導体領域１５ａａ及び第２導体領域１５ａｂに電気的にそれぞれ接続されている。また、第２ＴＦＴ９Ｂは、酸化物半導体により形成された第２半導体層１７ｂと、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂと、第１金属層１８ｂａ及び第２金属層１８ｂｂ上に設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第３端子電極２３ｃ及び第４端子電極２３ｄと、第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御する第２ゲート電極１２ｂとを備えている。ここで、第３端子電極２３ｃ及び第４端子電極２３ｄは、層間絶縁膜２２に形成された第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを介して、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂに電気的にそれぞれ接続されている。そのため、コンタクトホール形成工程において、第１コンタクトホールＨａ、第２コンタクトホールＨｂ、第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを形成する際には、酸化物半導体により形成された第２半導体層１７ｂが露出しないことになる。これにより、コンタクトホール形成工程において、ドライエッチングにより無機絶縁膜からなる層間絶縁膜２２をパターニングした後に、フッ酸で洗浄することができるので、第１半導体層１５ａに電気的に接続するための第１コンタクトホールＨａ及び第２コンタクトホールＨｂ、並びに第２半導体層１７ｂに電気的に接続するための第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを層間絶縁膜２２に確実に形成することができる。さらに、ドーピング工程において、積層膜パターニング工程で第１ゲート電極１８ａ、第３半導体層１７ａ及び第２半導体層１７ｂを形成する際に用いたレジストパターンＲａをマスクとして、第１半導体層１５ａに第１導体領域１５ａａ、第２導体領域１５ａｂ及び第１チャネル領域１５ａｃを形成し、金属層形成工程において、レジストパターンＲａを薄肉化したレジストパターンＲｂを用いて、第１金属層１８ｂａ及び第２金属層１８ｂｂを形成するので、製造に必要なフォトマスクの枚数を少なく済ませることができる。したがって、製造コストを抑制して、半導体層に電気的に接続するためのコンタクトホールを無機絶縁膜に確実に形成することができる。
　《第５の実施形態》
　図２０は、本発明に係る表示装置の第５の実施形態を示している。ここで、図２０は、本実施形態の有機ＥＬ表示装置を構成するＴＦＴ層３０ｅの表示領域Ｄの断面図である。
　上記第１の実施形態では、第２半導体層１７ｂのゲート絶縁膜１６ｂ側に第３ゲート電極１２ａが設けられたＴＦＴ層３０ａを備えた有機ＥＬ表示装置５０を例示したが、本実施形態では、第２半導体層１７ｂのゲート絶縁膜１６ｂ側に遮光層１５ｂが設けられたＴＦＴ層３０ｅを備えた有機ＥＬ表示装置を例示する。
　本実施形態の有機ＥＬ表示装置は、樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０ｅと、ＴＦＴ層３０ｅ上に設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０を覆うように設けられた封止膜４５とを備えている。
　ＴＦＴ層３０ｅは、図２０に示すように、樹脂基板層１０上に設けられたベースコート膜１４と、ベースコート膜１４上にサブ画素Ｐ毎に設けられた４つの第１ＴＦＴ９Ａ、３つの第２ＴＦＴ９Ｂ及び１つのキャパシタ９ｈ（図４参照）と、各第１ＴＦＴ９Ａ及び各第２ＴＦＴ９Ｂ及び各キャパシタ９ｈ上に設けられた平坦化膜２４とを備えている。ここで、ＴＦＴ層３０ｅには、上記第１の実施形態のＴＦＴ層３０ａと同様に、複数のゲート線１８ｇ、複数の発光制御線１８ｅ、複数の第２初期化電源線２０ｉ、複数のソース線２３ｆ及び複数の電源線２３ｇが設けられている。
　第１ＴＦＴ９Ａは、図２０に示すように、ベースコート膜１４上に設けられた第１半導体層１５ａと、第１半導体層１５ａ上に設けられたゲート絶縁膜１６ａと、ゲート絶縁膜１６ａ上に設けられた第３半導体層１７ａと、第３半導体層１７ａ上に設けられた第１ゲート電極１８ａと、第１ゲート電極１８ａを覆うように設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第１端子電極２３ａ及び第２端子電極２３ｂとを備えている。
　第２ＴＦＴ９Ｂは、図２０に示すように、遮光層１５ｂと、遮光層１５ｂを覆うように設けられたゲート絶縁膜１６ｂと、ゲート絶縁膜１６ｂ上に設けられた第２半導体層１７ｂと、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂと、第１金属層１８ｂａ及び第２金属層１８ｂｂ上に設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第３端子電極２３ｃ及び第４端子電極２３ｄと、第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御する第２ゲート電極２０ａとを備えている。ここで、遮光層１５ｂは、図２０に示すように、第２半導体層１７ｂの第２チャネル領域１７ｂｃに重なるように設けられ、第１半導体層１５ａと同一材料により同一層に形成されている。
　上記構成のＴＦＴ層３０ｅを備えた有機ＥＬ表示装置では、上記第１の実施形態の有機ＥＬ表示装置５０と同様に、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。
　本実施形態のＴＦＴ層３０ｅを備えた有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置５０の製造方法におけるＴＦＴ層形成工程のベースコート膜形成工程において、モリブデン膜等の金属膜を成膜した後に、その金属膜をパターニングして、第３ゲート電極１２ａを形成することを省略し、第１半導体層形成工程において、第１半導体層１５ａと同時に遮光層１５ｂを形成することにより製造することができる。
　以上説明したように、本実施形態のＴＦＴ層３０ｅを備えた有機ＥＬ表示装置及びその製造方法によれば、第１ＴＦＴ９Ａは、ポリシリコンにより形成された第１半導体層１５ａと、第１半導体層１５ａ上に設けられたゲート絶縁膜１６ａと、ゲート絶縁膜１６ａ上に設けられた第３半導体層１７ａと、第３半導体層１７ａ上に設けられた第１ゲート電極１８ａと、第１ゲート電極１８ａを覆うように設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第１端子電極２３ａ及び第２端子電極２３ｂとを備えている。ここで、第１端子電極２３ａ及び第２端子電極２３ｂは、層間絶縁膜２２に形成された第１コンタクトホールＨａ及び第２コンタクトホールＨｂを介して第１半導体層１５ａの第１導体領域１５ａａ及び第２導体領域１５ａｂに電気的にそれぞれ接続されている。また、第２ＴＦＴ９Ｂは、酸化物半導体により形成された第２半導体層１７ｂと、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂと、第１金属層１８ｂａ及び第２金属層１８ｂｂ上に設けられた層間絶縁膜２２と、層間絶縁膜２２上に互いに離間するように設けられた第３端子電極２３ｃ及び第４端子電極２３ｄと、第３導体領域１７ｂａ及び第４導体領域１７ｂｂの間の導通を制御する第２ゲート電極２０ａとを備えている。ここで、第３端子電極２３ｃ及び第４端子電極２３ｄは、層間絶縁膜２２に形成された第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを介して、第２半導体層１７ｂの第３導体領域１７ｂａ及び第４導体領域１７ｂｂ上にそれぞれ設けられた第１金属層１８ｂａ及び第２金属層１８ｂｂに電気的にそれぞれ接続されている。そのため、コンタクトホール形成工程において、第１コンタクトホールＨａ、第２コンタクトホールＨｂ、第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを形成する際には、酸化物半導体により形成された第２半導体層１７ｂが露出しないことになる。これにより、コンタクトホール形成工程において、ドライエッチングにより無機絶縁膜からなる層間絶縁膜２２をパターニングした後に、フッ酸で洗浄することができるので、第１半導体層１５ａに電気的に接続するための第１コンタクトホールＨａ及び第２コンタクトホールＨｂ、並びに第２半導体層１７ｂに電気的に接続するための第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを層間絶縁膜２２に確実に形成することができる。さらに、ドーピング工程において、積層膜パターニング工程で第１ゲート電極１８ａ、第３半導体層１７ａ及び第２半導体層１７ｂを形成する際に用いたレジストパターンＲａをマスクとして、第１半導体層１５ａに第１導体領域１５ａａ、第２導体領域１５ａｂ及び第１チャネル領域１５ａｃを形成し、金属層形成工程において、レジストパターンＲａを薄肉化したレジストパターンＲｂを用いて、第１金属層１８ｂａ及び第２金属層１８ｂｂを形成するので、製造に必要なフォトマスクの枚数を少なく済ませることができる。したがって、製造コストを抑制して、半導体層に電気的に接続するためのコンタクトホールを無機絶縁膜に確実に形成することができる。
　また、本実施形態のＴＦＴ層３０ｅを備えた有機ＥＬ表示装置及びその製造方法によれば、第２半導体層１７ｂのゲート絶縁膜１６ｂ側に遮光層１５ｂが設けられているので、サブ画素Ｐ内に入射した光の多重反射による迷光を抑制することができる。
　《その他の実施形態》
　上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記各実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置したが、本発明は、アクティブマトリクス駆動方式の液晶表示装置等の表示装置にも適用することができる。
　また、上記各実施形態では、ベース基板として樹脂基板層を例示したが、ベース基板は、ガラス基板等であってもよい。
　また、上記各実施形態では、表示領域のサブ画素毎に第１ＴＦＴ及び第２ＴＦＴが設けられた表示装置を例示したが、本発明は、例えば、ｐチャネル型の第１ＴＦＴ及びｎチャネル型の第２ＴＦＴを組み合わせてＣＭＯＳ（complementary metal oxide semiconductor）を構成して、第１ＴＦＴ及び第２ＴＦＴが額縁領域に駆動回路として設けられた表示装置にも適用することができる。
　上記各実施形態では、種々のＴＦＴ層を備えた表示装置を例示したが、本発明は、各実施形態のＴＦＴ層の特徴部分を組み合わせた表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができる。例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｈａ　　　　第１コンタクトホール
Ｈｂ　　　　第２コンタクトホール
Ｈｃ　　　　第３コンタクトホール
Ｈｄ　　　　第４コンタクトホール
Ｌ　　　　　積層膜
Ｐ　　　　　サブ画素
Ｒａ，Ｒｂ　　レジストパターン
９Ａ　　　　第１ＴＦＴ（第１薄膜トランジスタ）
９Ｂ　　　　第２ＴＦＴ（第２薄膜トランジスタ）
９ａ　　　　初期化用ＴＦＴ（第２薄膜トランジスタ）
９ｂ　　　　補償用ＴＦＴ（第２薄膜トランジスタ）
９ｃ　　　　書込用ＴＦＴ（第１薄膜トランジスタ）
９ｄ　　　　駆動用ＴＦＴ（第１薄膜トランジスタ）
９ｅ　　　　電源供給用ＴＦＴ（第１薄膜トランジスタ）
９ｆ　　　　発光制御用ＴＦＴ（第１薄膜トランジスタ）
９ｇ　　　　陽極放電用ＴＦＴ（第２薄膜トランジスタ）
１０　　　　ベース基板
１１　　　　第１ベースコート膜
１２ａ　　　第３ゲート電極
１２ｂ　　　第２ゲート電極
１３　　　　第２ベースコート膜
１４　　　　ベースコート膜
１５ａ　　　第１半導体層
１５ａａ　　第１導体領域
１５ａｂ　　第２導体領域
１５ａｃ　　第１チャネル領域
１５ｂ　　　遮光層
１６，１６ａ，１６ｂ　　ゲート絶縁膜
１７　　　　第２半導体膜
１７ａ　　　第３半導体層
１７ｂ　　　第２半導体層
１７ｂａ　　第３導体領域
１７ｂｂ　　第４導体領域
１７ｂｃ　　第２チャネル領域
１８　　　　金属膜
１８ａ　　　第１ゲート電極
１８ｂａ　　第１金属層
１８ｂｂ　　第２金属層
１９　　　　第１層間絶縁膜
２０ａ　　　第２ゲート電極
２１　　　　第２層間絶縁膜
２２　　　　層間絶縁膜
２３ａ　　　第１端子電極
２３ｂ　　　第２端子電極
２３ｃ　　　第３端子電極
２３ｄ　　　第４端子電極
２４　　　　平坦化膜
３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅ　　ＴＦＴ層（薄膜トランジスタ層）
３５　　　　有機ＥＬ素子（発光素子、有機エレクトロルミネッセンス素子）
４０　　　　有機ＥＬ素子層（発光素子層）
４５　　　　封止膜
５０　　　　有機ＥＬ表示装置

Claims (16)

  1. 　ベース基板と、
    　上記ベース基板上に設けられた薄膜トランジスタ層とを備え、
    　上記薄膜トランジスタ層には、ポリシリコンにより形成された第１半導体層を有する第１薄膜トランジスタ、及び酸化物半導体により形成された第２半導体層を有する第２薄膜トランジスタがサブ画素毎に設けられ、
    　上記第１薄膜トランジスタは、ベースコート膜上に設けられて互いに離間するように第１導体領域及び第２導体領域が規定された上記第１半導体層と、該第１半導体層上に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられ、上記第２半導体層と同一材料により同一層に形成された第３半導体層と、該第３半導体層上に設けられ、上記第１導体領域及び上記第２導体領域の間の導通を制御する第１ゲート電極と、該第１ゲート電極を覆うように設けられた層間絶縁膜と、該層間絶縁膜上に互いに離間するように設けられ、上記第１導体領域及び上記第２導体領域に電気的にそれぞれ接続された第１端子電極及び第２端子電極とを備え、
    　上記第２薄膜トランジスタは、上記ゲート絶縁膜と、該ゲート絶縁膜上に設けられて互いに離間するように第３導体領域及び第４導体領域が規定された上記第２半導体層と、該第３導体領域及び該第４導体領域上にそれぞれ設けられ、上記第１ゲート電極と同一材料により同一層に形成された第１金属層及び第２金属層と、該第１金属層及び該第２金属層上に設けられた上記層間絶縁膜と、該層間絶縁膜上に互いに離間するように設けられ、上記第１金属層及び上記第２金属層に電気的にそれぞれ接続された第３端子電極及び第４端子電極と、上記第３導体領域及び上記第４導体領域の間の導通を制御する第２ゲート電極とを備えていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記第３半導体層及び上記第１ゲート電極は、互いに重なり合うように設けられていることを特徴とする表示装置。
  3. 　請求項２に記載された表示装置において、
    　上記第１薄膜トランジスタの上記ゲート絶縁膜は、上記第２薄膜トランジスタの上記ゲート絶縁膜と分離して設けられ、上記第３半導体層及び上記第１ゲート電極と重なり合っていることを特徴とする表示装置。
  4. 　請求項１～３の何れか１つに記載された表示装置において、
    　上記層間絶縁膜は、上記ゲート絶縁膜側に設けられた第１層間絶縁膜と、上記ゲート絶縁膜と反対側に設けられた第２層間絶縁膜と備え、
    　上記第２ゲート電極は、上記第１層間絶縁膜及び上記第２層間絶縁膜の間に設けられていることを特徴とする表示装置。
  5. 　請求項４に記載された表示装置において、
    　上記ベースコート膜は、上記ベース基板側に設けられた第１ベースコート膜と、上記ゲート絶縁膜側に設けられた第２ベースコート膜とを備え、
    　上記第１ベースコート膜及び上記第２ベースコート膜の間には、上記第３導体領域及び上記第４導体領域の間の導通を制御する第３ゲート電極が設けられていることを特徴とする表示装置。
  6. 　請求項１～３の何れか１つに記載された表示装置において、
    　上記ベースコート膜は、上記ベース基板側に設けられた第１ベースコート膜と、上記ゲート絶縁膜側に設けられた第２ベースコート膜とを備え、
    　上記第２ゲート電極は、上記第１ベースコート膜及び上記第２ベースコート膜の間に設けられていることを特徴とする表示装置。
  7. 　請求項４に記載された表示装置において、
    　上記ベースコート膜及び上記ゲート絶縁膜の間には、上記第２半導体層と重なるように上記第１半導体層と同一材料により同一層に形成された遮光層が設けられていることを特徴とする表示装置。
  8. 　請求項１～７の何れか１つに記載された表示装置において、
    　上記薄膜トランジスタ層上に設けられ、複数の発光素子が配列された発光素子層と、
    　上記発光素子層を覆うように設けられた封止膜とを備えていることを特徴とする表示装置。
  9. 　請求項８に記載された表示装置において、
    　上記各発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする表示装置。
  10. 　ベース基板と、
    　上記ベース基板上に設けられた薄膜トランジスタ層とを備え、
    　上記薄膜トランジスタ層には、ポリシリコンにより形成された第１半導体層を有する第１薄膜トランジスタ、及び酸化物半導体により形成された第２半導体層を有する第２薄膜トランジスタがサブ画素毎に設けられた表示装置の製造方法であって、
    　上記第１薄膜トランジスタは、ベースコート膜上に設けられて互いに離間する第１導体領域及び第２導体領域、並びに該第１導体領域及び該第２導体領域の間に第１チャネル領域が規定された上記第１半導体層と、該第１半導体層上に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられ、上記第２半導体層と同一材料により同一層に形成された第３半導体層と、該第３半導体層上に設けられ、上記第１導体領域及び上記第２導体領域の間の導通を制御する第１ゲート電極と、該第１ゲート電極を覆うように設けられた層間絶縁膜と、該層間絶縁膜上に互いに離間するように設けられ、上記第１導体領域及び上記第２導体領域に電気的にそれぞれ接続された第１端子電極及び第２端子電極とを備え、
    　上記第２薄膜トランジスタは、上記ゲート絶縁膜上に設けられて互いに離間する第３導体領域及び第４導体領域、並びに該第３導体領域及び該第４導体領域の間に第２チャネル領域が規定された上記第２半導体層と、該第３導体領域及び該第４導体領域上にそれぞれ設けられ、上記第１ゲート電極と同一材料により同一層に形成された第１金属層及び第２金属層と、該第１金属層及び該第２金属層上に設けられた上記層間絶縁膜と、該層間絶縁膜上に互いに離間するように設けられ、上記第１金属層及び上記第２金属層に電気的にそれぞれ接続された第３端子電極及び第４端子電極と、上記第３導体領域及び上記第４導体領域の間の導通を制御する第２ゲート電極とを備えており、
    　上記ベース基板上に上記ベースコート膜を形成するベースコート膜形成工程と、
    　上記ベースコート膜上に上記第１半導体層を形成する第１半導体層形成工程と、
    　上記第１半導体層を覆うようにゲート絶縁膜、酸化物半導体により形成された第２半導体膜及び金属膜を順に成膜して積層膜を形成する積層膜形成工程と、
    　上記積層膜上に上記第１チャネル領域及び上記第２半導体層となる部分に重なると共に、上記第２チャネル領域となる部分が相対的に薄くなるようにレジストパターンを形成するレジストパターン形成工程と、
    　上記レジストパターンから露出する上記金属膜、及び該金属膜の下層の上記第２半導体膜を除去して、上記第１ゲート電極、上記第３半導体層及び上記第２半導体層を形成する積層膜パターニング工程と、
    　上記レジストパターンをマスクとしてドーピングを行い、上記第１導体領域、上記第１チャネル領域及び上記第２導体領域を形成するドーピング工程と、
    　上記レジストパターンをアッシングにより薄肉化して露出させた上記金属膜を除去して、上記第１金属層及び上記第２金属層を形成する金属層形成工程と、
    　上記レジストパターンを除去した後に、上記層間絶縁膜を形成する層間絶縁膜形成工程と、
    　上記層間絶縁膜に上記第１金属層、上記第２金属層、上記第１導体領域及び上記第２導体領域に到達するコンタクトホールをそれぞれ形成するコンタクトホール形成工程と、
    　上記層間絶縁膜上に上記第１端子電極、上記第２端子電極、上記第３端子電極及び上記第４端子電極を形成する端子電極形成工程とを備えることを特徴とする表示装置の製造方法。
  11. 　請求項１０に記載された表示装置の製造方法において、
    　上記積層膜パターニング工程では、上記レジストパターンから露出する上記金属膜、及び該金属膜の下層の上記第２半導体膜及び上記ゲート絶縁膜を除去することを特徴とする表示装置の製造方法。
  12. 　請求項１０又は１１に記載された表示装置の製造方法において、
    　上記層間絶縁膜形成工程では、第１層間絶縁膜及び第２層間絶縁膜を順に形成し、上記第１層間絶縁膜及び上記第２層間絶縁膜の間に上記第２ゲート電極を形成することを特徴とする表示装置の製造方法。
  13. 　請求項１２に記載された表示装置の製造方法において、
    　上記ベースコート膜形成工程では、第１ベースコート膜及び第２ベースコート膜を順に形成し、上記第１ベースコート膜及び上記第２ベースコート膜の間に、上記第３導体領域及び上記第４導体領域の間の導通を制御する第３ゲート電極を形成することを特徴とする表示装置の製造方法。
  14. 　請求項１０又は１１に記載された表示装置の製造方法において、
    　上記ベースコート膜形成工程では、第１ベースコート膜及び第２ベースコート膜を順に形成し、上記第１ベースコート膜及び上記第２ベースコート膜の間に、上記第２ゲート電極を形成することを特徴とする表示装置の製造方法。
  15. 　請求項１０～１４の何れか１つに記載された表示装置の製造方法において、
    　上記第１端子電極、上記第２端子電極、上記第３端子電極及び上記第４端子電極を覆うように平坦化膜を形成する平坦化膜形成工程と、
    　上記平坦化膜上に複数の発光素子が配列された発光素子層を形成する発光素子層形成工程と、
    　上記発光素子層を覆うように封止膜を形成する封止膜形成工程とを備えることを特徴とする表示装置の製造方法。
  16. 　請求項１５に記載された表示装置の製造方法において、
    　上記各発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする表示装置の製造方法。
PCT/JP2020/045620 2020-12-08 2020-12-08 表示装置及びその製造方法 WO2022123647A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/265,941 US20240040836A1 (en) 2020-12-08 2020-12-08 Display device and method for manufacturing same
PCT/JP2020/045620 WO2022123647A1 (ja) 2020-12-08 2020-12-08 表示装置及びその製造方法
CN202080107749.XA CN116547734A (zh) 2020-12-08 2020-12-08 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/045620 WO2022123647A1 (ja) 2020-12-08 2020-12-08 表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2022123647A1 true WO2022123647A1 (ja) 2022-06-16

Family

ID=81973361

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/045620 WO2022123647A1 (ja) 2020-12-08 2020-12-08 表示装置及びその製造方法

Country Status (3)

Country Link
US (1) US20240040836A1 (ja)
CN (1) CN116547734A (ja)
WO (1) WO2022123647A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011048339A (ja) * 2009-08-25 2011-03-10 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
JP2012151460A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
US20150243683A1 (en) * 2014-02-24 2015-08-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US20180076238A1 (en) * 2016-09-12 2018-03-15 Samsung Display Co., Ltd. Transistor and display device having the same
JP2020017558A (ja) * 2018-07-23 2020-01-30 株式会社ジャパンディスプレイ 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011048339A (ja) * 2009-08-25 2011-03-10 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
JP2012151460A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
US20150243683A1 (en) * 2014-02-24 2015-08-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US20180076238A1 (en) * 2016-09-12 2018-03-15 Samsung Display Co., Ltd. Transistor and display device having the same
JP2020017558A (ja) * 2018-07-23 2020-01-30 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20240040836A1 (en) 2024-02-01
CN116547734A (zh) 2023-08-04

Similar Documents

Publication Publication Date Title
WO2021161465A1 (ja) 表示装置
WO2019186819A1 (ja) 表示装置及びその製造方法
WO2022123647A1 (ja) 表示装置及びその製造方法
WO2021176508A1 (ja) 表示装置
WO2023021623A1 (ja) 表示装置及びその製造方法
WO2023062696A1 (ja) 表示装置
WO2020174605A1 (ja) 表示装置及びその製造方法
WO2023175794A1 (ja) 表示装置及びその製造方法
WO2022230060A1 (ja) 表示装置
WO2022215196A1 (ja) 表示装置
WO2023062695A1 (ja) 表示装置
US20240164151A1 (en) Display device
US20220037436A1 (en) Display device and method for manufacturing same
WO2023286168A1 (ja) 表示装置
WO2023013039A1 (ja) 表示装置及びその製造方法
WO2024013808A1 (ja) 表示装置
WO2023238297A1 (ja) 表示装置
WO2023112328A1 (ja) 表示装置
WO2023105569A1 (ja) 表示装置
WO2024029037A1 (ja) 表示装置
WO2022208742A1 (ja) 表示装置
WO2023127165A1 (ja) 表示装置
WO2023126995A1 (ja) 表示装置
WO2023157110A1 (ja) 表示装置
CN116547736A (zh) 显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20965032

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202080107749.X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18265941

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20965032

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP