WO2023062695A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2023062695A1
WO2023062695A1 PCT/JP2021/037610 JP2021037610W WO2023062695A1 WO 2023062695 A1 WO2023062695 A1 WO 2023062695A1 JP 2021037610 W JP2021037610 W JP 2021037610W WO 2023062695 A1 WO2023062695 A1 WO 2023062695A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
insulating film
display device
interlayer insulating
film
Prior art date
Application number
PCT/JP2021/037610
Other languages
English (en)
French (fr)
Inventor
正悟 村重
Original Assignee
シャープディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープディスプレイテクノロジー株式会社 filed Critical シャープディスプレイテクノロジー株式会社
Priority to PCT/JP2021/037610 priority Critical patent/WO2023062695A1/ja
Priority to CN202180100785.8A priority patent/CN117651984A/zh
Publication of WO2023062695A1 publication Critical patent/WO2023062695A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements

Definitions

  • the present invention relates to display devices.
  • EL display devices using organic electroluminescence (hereinafter also referred to as "EL") elements have attracted attention as display devices that can replace liquid crystal display devices.
  • a plurality of thin film transistors (hereinafter also referred to as "TFTs") are provided for each sub-pixel, which is the minimum unit of an image.
  • TFTs thin film transistors
  • a semiconductor layer constituting a TFT for example, a semiconductor layer made of polysilicon with high mobility, a semiconductor layer made of an oxide semiconductor such as In--Ga--Zn--O with small leakage current, and the like are well known. ing.
  • Patent Document 1 discloses a display device in which a transistor whose channel is formed in an oxide semiconductor layer made of an oxide semiconductor is used in a pixel portion and a driver circuit portion.
  • the present invention has been made in view of this point, and its purpose is to suppress the depletion shift due to the diffusion of moisture and hydrogen.
  • a display device includes a base substrate layer and a thin film transistor layer provided on the base substrate layer.
  • a first thin film transistor having one semiconductor layer is provided for each sub-pixel. a first gate insulating film provided on the first semiconductor layer; a first gate insulating film provided on the first semiconductor layer; a first gate electrode for controlling conduction between the conductor region and the second conductor region; a first interlayer insulating film made of a silicon oxide film provided so as to cover the first gate electrode; and the first interlayer insulating film a second interlayer insulating film made of a silicon nitride film provided on the film; a first terminal electrode and a second terminal electrode electrically connected to the first conductor region and the second conductor region through the first contact hole and the second contact hole, respectively; A through hole is formed in the film so as to penetrate the second interlayer insulating film so as to overlap the entire first channel region, and the first interlayer insulating film exposed from the through hole and the peripheral portion of the through
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device according to a first embodiment of the invention.
  • FIG. 2 is a plan view of the display area of the organic EL display device according to the first embodiment of the invention.
  • FIG. 3 is a cross-sectional view of the display area of the organic EL display device according to the first embodiment of the invention.
  • FIG. 4 is an equivalent circuit diagram of a thin film transistor layer that constitutes the organic EL display device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing an organic EL layer that constitutes the organic EL display device according to the first embodiment of the present invention.
  • FIG. 6 is a first cross-sectional view showing the method of manufacturing the organic EL display device according to the first embodiment of the invention.
  • FIG. 7 is a second cross-sectional view showing the method of manufacturing the organic EL display device according to the first embodiment of the invention.
  • FIG. 8 is a third cross-sectional view showing the method of manufacturing the organic EL display device according to the first embodiment of the invention.
  • FIG. 9 is a cross-sectional view showing a first modified example of the thin film transistor layer forming the organic EL display device according to the first embodiment of the present invention.
  • FIG. 10 is a cross-sectional view showing a second modification of the thin film transistor layer forming the organic EL display device according to the first embodiment of the invention.
  • FIG. 11 is a cross-sectional view showing a third modification of the thin film transistor layer forming the organic EL display device according to the first embodiment of the invention.
  • FIG. 12 is a cross-sectional view of the display area of the organic EL display device according to the second embodiment of the invention.
  • FIG. 13 is a first cross-sectional view showing a method of manufacturing an organic EL display device according to the second embodiment of the invention.
  • FIG. 14 is a second cross-sectional view showing the method of manufacturing the organic EL display device according to the second embodiment of the invention.
  • FIG. 15 is a third cross-sectional view showing the method of manufacturing the organic EL display device according to the second embodiment of the invention.
  • FIG. 16 is a cross-sectional view of the display area of the organic EL display device according to the third embodiment of the invention.
  • FIG. 17 is a first cross-sectional view showing a method of manufacturing an organic EL display device according to the third embodiment of the invention.
  • FIG. 18 is a second cross-sectional view showing the method of manufacturing the organic EL display device according to the third embodiment of the invention.
  • FIG. 19 is a third cross-sectional view showing the method of
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50a of this embodiment.
  • 2 and 3 are a plan view and a cross-sectional view of the display area D of the organic EL display device 50a.
  • FIG. 4 is an equivalent circuit diagram of the thin film transistor layer 30a forming the organic EL display device 50a.
  • FIG. 5 is a cross-sectional view showing the organic EL layer 33 forming the organic EL display device 50a.
  • the organic EL display device 50a includes, for example, a rectangular display area D for image display and a frame area F provided around the display area D, as shown in FIG.
  • the rectangular display area D is exemplified, but the rectangular shape includes, for example, a shape with arc-shaped sides, a shape with arc-shaped corners, and a shape with arc-shaped corners.
  • a substantially rectangular shape such as a shape with a notch is also included.
  • a plurality of sub-pixels P are arranged in a matrix.
  • sub-pixels P having a red light-emitting region Er for displaying red sub-pixels P having a green light-emitting region Eg for displaying green
  • a sub-pixel P having a blue light-emitting region Eb for displaying blue is provided so as to be adjacent to each other.
  • one pixel is configured by three adjacent sub-pixels P each having a red light emitting region Er, a green light emitting region Eg and a blue light emitting region Eb.
  • a terminal portion T is provided at the right end portion of the frame area F in FIG.
  • a bending portion that can be bent at 180° (in a U shape) with the vertical direction in the drawing as the bending axis.
  • B is provided so as to extend in one direction (vertical direction in the drawing).
  • the organic EL display device 50a includes a resin substrate layer 10 provided as a base substrate layer, a TFT layer 30a provided on the resin substrate layer 10, and a light emitting element layer on the TFT layer 30a.
  • An organic EL element layer 40 is provided, and a sealing film 45 is provided so as to cover the organic EL element layer 40 .
  • the resin substrate layer 10 is made of, for example, polyimide resin.
  • the TFT layer 30a includes, as shown in FIG. and a planarization film 23 provided on each first TFT 9A, each second TFT 9B, and each capacitor 9h (see FIG. 4).
  • the TFT layer 30a is provided with a plurality of gate lines 14g extending parallel to each other in the horizontal direction in the figure.
  • the TFT layer 30a is provided with a plurality of light emission control lines 14e extending parallel to each other in the horizontal direction in the figure.
  • the TFT layer 30a is provided with a plurality of source lines 22f extending parallel to each other in the vertical direction in the figure.
  • the TFT layer 30a is provided with a plurality of power supply lines 22g extending parallel to each other in the longitudinal direction of the drawing. Further, as shown in FIG. 2, the TFT layer 30a is provided with a plurality of initialization signal lines 22i extending parallel to each other in the vertical direction in the figure. Each source line 22f is provided adjacent to each power supply line 22g and each initialization signal line 22i, as shown in FIG.
  • a film 21 and a planarizing film 23 are laminated in order.
  • the gate line 14g and the light emission control line 14e are provided on the second gate insulating film 13, and the source line 22f, the power supply line 22g and the initialization signal line 22i are provided on the second interlayer insulating film 21. .
  • the first TFT 9A includes a first semiconductor layer 17a provided on the third interlayer insulating film 15, and a first conductor region 17aa and a second conductor region 17ab of the first semiconductor layer 17a.
  • the base coat film 11, the second gate insulating film 13, the third interlayer insulating film 15, and the first gate insulating film 18a are, for example, single-layer films of inorganic insulating films such as silicon nitride, silicon oxide, and silicon oxynitride, or It is composed of a laminated film.
  • At least the third interlayer insulating film 15 and the first semiconductor layer 17a side of the first gate insulating film 18a are made of, for example, a silicon oxide film.
  • the first semiconductor layer 17a is formed of, for example, an In--Ga--Zn--O-based oxide semiconductor, and as shown in FIG. It comprises a region 17ab and a first channel region 17ac defined between the first conductor region 17aa and the second conductor region 17ab.
  • the In—Ga—Zn—O-based semiconductor is a ternary oxide of In (indium), Ga (gallium), and Zn (zinc), and the ratio (composition ratio) of In, Ga, and Zn is not particularly limited.
  • In--Ga--Zn--O based semiconductors may be amorphous or crystalline.
  • the crystalline In-Ga-Zn-O-based semiconductor As the crystalline In-Ga-Zn-O-based semiconductor, a crystalline In-Ga-Zn-O-based semiconductor in which the c-axis is oriented substantially perpendicular to the layer surface is preferable. Further, another oxide semiconductor may be included instead of the In--Ga--Zn--O-based semiconductor. Other oxide semiconductors may include, for example, In—Sn—Zn—O-based semiconductors (eg, In 2 O 3 —SnO 2 —ZnO; InSnZnO). Here, the In—Sn—Zn—O-based semiconductor is a ternary oxide of In (indium), Sn (tin), and Zn (zinc).
  • In—Sn—Zn—O-based semiconductor is a ternary oxide of In (indium), Sn (tin), and Zn (zinc).
  • oxide semiconductors include In--Al--Zn--O based semiconductors, In--Al--Sn--Zn--O based semiconductors, Zn--O based semiconductors, In--Zn--O based semiconductors, Zn--Ti-- O-based semiconductor, Cd--Ge--O-based semiconductor, Cd--Pb--O-based semiconductor, CdO (cadmium oxide), Mg--Zn--O-based semiconductor, In--Ga--Sn--O-based semiconductor, In--Ga--O-based semiconductor Semiconductors, Zr-In-Zn-O-based semiconductors, Hf-In-Zn-O-based semiconductors, Al-Ga-Zn-O-based semiconductors, Ga-Zn-O-based semiconductors, In-Ga-Zn-Sn-O-based semiconductors Semiconductors such as InGaO 3 (ZnO) 5 , magnesium zinc oxide (Mg
  • the first conductive layer 16a and the second conductive layer 16b are, as shown in FIG. are provided in each.
  • the first conductive layer 16a and the second conductive layer 16b are formed of, for example, a metal film such as a molybdenum film.
  • the first gate insulating film 18a is provided so as to overlap the first gate electrode 19a, as shown in FIG.
  • the first gate electrode 19a is provided so as to overlap the first channel region 17ac of the first semiconductor layer 17a with the first gate insulating film 18a interposed therebetween. It is configured to control conduction between the conductor region 17aa and the second conductor region 17ab.
  • the first interlayer insulating film 20 is provided so as to cover the first semiconductor layer 17a exposed from the first gate electrode 19a and part of the first conductive layer 16a and the second conductive layer 16b. ing.
  • the first interlayer insulating film 20 is composed of, for example, an inorganic insulating film such as a silicon oxide film.
  • the second interlayer insulating film 21 is composed of, for example, an inorganic insulating film such as a silicon nitride film, and has moisture resistance. Further, as shown in FIG. 3, the second interlayer insulating film 21 is provided with a through hole M penetrating through the second interlayer insulating film 21 so as to overlap the entire first channel region 17ac.
  • the surface of the first interlayer insulating film 20 exposed from the through hole M and the surface of the peripheral portion of the through hole M are integrally provided with a metal coating layer 22e, as shown in FIG.
  • the metal covering layer 22e is made of the same material as the source line 22f, the power line 22g, the initialization signal line 22i, the first terminal electrode 22a, and the second terminal electrode 22b, and is formed in the same layer. Also, the metal coating layer 22e is electrically floating.
  • the first terminal electrode 22a and the second terminal electrode 22b are, as shown in FIG. It is electrically connected to the first conductor region 17aa and the second conductor region 17ab through Hb.
  • the first contact hole Ha and the second contact hole Hb are formed in the first conductive layer 16a in contact with the first conductive region 17aa and the second conductive layer 16b in contact with the second conductive region 17ab. They are provided so as to overlap each other and have a bottom contact structure.
  • the second TFT 9B as shown in FIG. A second gate electrode 14a provided thereon, a third interlayer insulating film 15, a first interlayer insulating film 20 and a second interlayer insulating film 21 provided in this order so as to cover the second gate electrode 14a, and a second interlayer insulating film A third terminal electrode 22c and a fourth terminal electrode 22d are provided on the insulating film 21 so as to be spaced apart from each other.
  • the second semiconductor layer 12a is formed of, for example, polysilicon such as LTPS (low temperature polysilicon), and as shown in FIG. , and a second channel region 12ac defined between a third conductor region 12aa and a fourth conductor region 12ab.
  • polysilicon such as LTPS (low temperature polysilicon)
  • LTPS low temperature polysilicon
  • the second gate electrode 14a is provided so as to overlap the second channel region 12ac of the second semiconductor layer 12a. configured to control conduction between
  • the third terminal electrode 22c and the fourth terminal electrode 22d are, as shown in FIG. are electrically connected to the third conductor region 12aa and the fourth conductor region 12ab of the second semiconductor layer 12a through the third contact hole Hc and the fourth contact hole Hd formed in the second semiconductor layer 12a, respectively.
  • an initialization TFT 9a, a compensation TFT 9b, and an anode discharge TFT 9g which will be described later, are exemplified as the three first TFTs 9A each having a first semiconductor layer 17a made of an oxide semiconductor.
  • a writing TFT 9c, a driving TFT 9d, a power supply TFT 9e, and a light emission control TFT 9f are exemplified (see FIG. 4).
  • FIG. 4 In the equivalent circuit diagram of FIG.
  • the first terminal electrodes 22a and the second terminal electrodes 22b of the TFTs 9a, 9b, and 9g are indicated by circled numerals 1 and 2, and the third terminals of the TFTs 9c, 9d, 9e, and 9f are shown.
  • the electrode 22c and the fourth terminal electrode 22d are indicated by circled numerals 3 and 4.
  • the equivalent circuit diagram of FIG. 4 shows the pixel circuit of the n-th row and m-th column sub-pixel P, it also includes part of the pixel circuit of the (n-1)-th row and m-th column sub-pixel P.
  • the initialization TFT 9a has its gate electrode electrically connected to the preceding (n-1) gate line 14g (n-1), and its first terminal The electrode is electrically connected to the lower conductive layer of the capacitor 9h and the gate electrode of the driving TFT 9d, which will be described later, and the second terminal electrode is electrically connected to the power supply line 22g.
  • the compensation TFT 9b has its gate electrode electrically connected to the gate line 14g(n) of its own stage (n stage), and its first terminal electrode is used for driving. It is electrically connected to the gate electrode of the TFT 9d, and its second terminal electrode is electrically connected to the third terminal electrode of the driving TFT 9d.
  • the write TFT 9c has its gate electrode electrically connected to the gate line 14g(n) of its own stage (n stage), and its third terminal electrode corresponds to the gate line 14g(n).
  • the fourth terminal electrode of the source line 22f is electrically connected to the fourth terminal electrode of the driving TFT 9d.
  • the driving TFT 9d has its gate electrode electrically connected to the first terminal electrodes of the initialization TFT 9a and the compensation TFT 9b in each sub-pixel P, and its third terminal electrode is connected to the compensation TFT 9b.
  • the fourth terminal electrode of the TFT 9b for writing and the third terminal electrode of the TFT 9f for light emission control are electrically connected to the second terminal electrode of the TFT 9b for writing and the fourth terminal electrode of the TFT 9e for power supply. is electrically connected to
  • the driving TFT 9 d is configured to control the current of the organic EL element 35 .
  • the power supply TFT 9e has a gate electrode electrically connected to the light emission control line 14e of its own stage (n stage), and a third terminal electrode connected to the power supply line 22g. and its fourth terminal electrode is electrically connected to the third terminal electrode of the driving TFT 9d.
  • the gate electrode of the light emission control TFT 9f is electrically connected to the light emission control line 14e of its own stage (n stage), and its third terminal electrode is connected to the drive TFT 9d. and the fourth terminal electrode is electrically connected to a first electrode 31a (described later) of the organic EL element 35 (described later).
  • the anode discharge TFT 9g has its gate electrode electrically connected to the gate line 14g(n) of its own stage (n stage) in each sub-pixel P, and its first terminal electrode is an organic electrode. It is electrically connected to the first electrode 31a of the EL element 35, and its second terminal electrode is electrically connected to the initialization signal line 22i.
  • the capacitor 9h includes, for example, a lower conductive layer (not shown) made of the same material as the second gate electrode 14a and formed in the same layer, a third interlayer insulating film 15 provided to cover the lower conductive layer, a third An upper conductive layer (not shown) is provided on the interlayer insulating film 15 so as to overlap with the lower conductive layer, and is made of the same material as the first conductive layer 16a and the second conductive layer 16b.
  • the capacitor 9h has a lower conductive layer electrically connected to the gate electrode of the driving TFT 9d and the first terminal electrodes of the initializing TFT 9a and the compensating TFT 9b.
  • the upper conductive layer is electrically connected to the first terminal electrode of the anode discharge TFT 9g, the fourth terminal electrode of the light emission control TFT 9f, and the first electrode 31a of the organic EL element .
  • the planarizing film 23 has a flat surface in the display region D, and is made of, for example, an organic resin material such as polyimide resin or acrylic resin, or a polysiloxane-based SOG (spin on glass) material.
  • the organic EL element layer 40 includes a plurality of first electrodes 31a, a common edge cover 32, and a plurality of first electrodes 31a provided so as to be laminated in order on the TFT layer 30a, corresponding to the plurality of sub-pixels P.
  • a plurality of organic EL layers 33 and a common second electrode 34 are provided.
  • the organic EL element 35 is composed of a first electrode 31a, an organic EL layer 33 and a second electrode 34 which are laminated in order on the flattening film 23 of the TFT layer 30. As shown in FIG.
  • the first electrode 31a is electrically connected to the fourth terminal electrode of the light emission control TFT 9f of each sub-pixel P through a contact hole formed in the planarizing film 23. As shown in FIG.
  • the first electrode 31 a also has a function of injecting holes into the organic EL layer 33 .
  • the first electrode 31a is more preferably made of a material having a large work function in order to improve the efficiency of hole injection into the organic EL layer 33 .
  • examples of materials constituting the first electrode 31a include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au).
  • the material forming the first electrode 31a may be an alloy such as astatine (At)/astatine oxide (AtO 2 ).
  • the material forming the first electrode 31a is, for example, conductive oxides such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). There may be.
  • the first electrode 31a may be formed by laminating a plurality of layers made of the above materials. Compound materials having a large work function include, for example, indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the edge cover 32 is provided in a lattice shape so as to cover the peripheral edge of each first electrode 31a.
  • the edge cover 32 is made of, for example, an organic resin material such as polyimide resin or acrylic resin, or a polysiloxane-based SOG material.
  • the organic EL layer 33 is provided as a light emitting functional layer, and as shown in FIG. and an electron injection layer 5 .
  • the hole injection layer 1 is also called an anode buffer layer, and has the function of bringing the energy levels of the first electrode 31 a and the organic EL layer 33 close to each other and improving the efficiency of hole injection from the first electrode 31 a to the organic EL layer 33 .
  • Examples of materials constituting the hole injection layer 1 include triazole derivatives, oxadiazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, phenylenediamine derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives and the like.
  • the hole transport layer 2 has a function of improving the transport efficiency of holes from the first electrode 31 a to the organic EL layer 33 .
  • Examples of materials constituting the hole transport layer 2 include porphyrin derivatives, aromatic tertiary amine compounds, styrylamine derivatives, polyvinylcarbazole, poly-p-phenylene vinylene, polysilane, triazole derivatives, and oxadiazole.
  • the light-emitting layer 3 In the light-emitting layer 3, holes and electrons are injected from the first electrode 31a and the second electrode 34 when a voltage is applied by the first electrode 31a and the second electrode 34, and the holes and electrons are recombined. area.
  • the light-emitting layer 3 is made of a material with high light-emitting efficiency. Examples of materials constituting the light-emitting layer 3 include metal oxinoid compounds [8-hydroxyquinoline metal complex], naphthalene derivatives, anthracene derivatives, diphenylethylene derivatives, vinylacetone derivatives, triphenylamine derivatives, butadiene derivatives, and coumarin derivatives.
  • the electron transport layer 4 has a function of efficiently transferring electrons to the light emitting layer 3 .
  • the materials constituting the electron transport layer 4 include, for example, organic compounds such as oxadiazole derivatives, triazole derivatives, benzoquinone derivatives, naphthoquinone derivatives, anthraquinone derivatives, tetracyanoanthraquinodimethane derivatives, diphenoquinone derivatives, and fluorenone derivatives. , silole derivatives, and metal oxinoid compounds.
  • the electron injection layer 5 has the function of bringing the energy levels of the second electrode 34 and the organic EL layer 33 close to each other and improving the efficiency with which electrons are injected from the second electrode 34 into the organic EL layer 33. With this function, The driving voltage of the organic EL element 35 can be lowered.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • examples of materials constituting the electron injection layer 5 include lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), and barium fluoride.
  • inorganic alkali compounds such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), strontium oxide (SrO), and the like.
  • the second electrode 34 is provided in common to all the sub-pixels P so as to cover each organic EL layer 33 and the edge cover 32, as shown in FIG.
  • the second electrode 34 also has a function of injecting electrons into the organic EL layer 33 .
  • the second electrode 34 is more preferably made of a material with a small work function in order to improve the efficiency of injecting electrons into the organic EL layer 33 .
  • materials constituting the second electrode 34 include silver (Ag), aluminum (Al), vanadium (V), calcium (Ca), titanium (Ti), yttrium (Y), and sodium (Na).
  • the second electrode 34 is composed of, for example, magnesium (Mg)/copper (Cu), magnesium (Mg)/silver (Ag), sodium (Na)/potassium (K), astatine (At)/astatine oxide (AtO 2 ), lithium (Li)/aluminum (Al), lithium (Li)/calcium (Ca)/aluminum (Al), lithium fluoride (LiF)/calcium (Ca)/aluminum (Al), etc.
  • the second electrode 34 may be formed of conductive oxides such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). . Also, the second electrode 34 may be formed by laminating a plurality of layers made of the above materials.
  • Examples of materials with a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg)/copper (Cu), magnesium (Mg)/silver (Ag), sodium (Na)/potassium (K), lithium (Li)/aluminum (Al), lithium (Li)/calcium (Ca)/aluminum (Al), lithium fluoride (LiF)/calcium (Ca)/aluminum (Al) etc.
  • the sealing film 45 is provided so as to cover the second electrode 34 , and the first inorganic sealing film 41 , the organic sealing film 42 and the second sealing film 42 are laminated on the second electrode 34 in this order. It has an inorganic sealing film 43 and has a function of protecting the organic EL layer 33 of the organic EL element layer 35 from moisture and oxygen.
  • the first inorganic sealing film 41 and the second inorganic sealing film 43 are composed of inorganic insulating films such as silicon nitride films, silicon oxide films, and silicon oxynitride films, for example.
  • the organic sealing film 42 is made of an organic resin material such as acrylic resin, epoxy resin, silicone resin, polyurea resin, parylene resin, polyimide resin, or polyamide resin.
  • the organic EL display device 50a configured as described above, in each sub-pixel P, first, when the light emission control line 14e is selected and rendered inactive, the organic EL element 35 becomes non-light emitting. In the non-light-emitting state, the preceding gate line 14g(n-1) is selected, and a gate signal is input to the initialization TFT 9a via the gate line 14g(n-1), whereby the initialization TFT 9a is turned on, the high power supply voltage ELVDD of the power supply line 22g is applied to the capacitor 9h, and the driving TFT 9d is turned on. As a result, the charge in the capacitor 9h is discharged, and the voltage applied to the gate electrode of the driving TFT 9d is initialized.
  • the compensation TFT 9b and the writing TFT 9c are turned on, and the source signal is transmitted through the corresponding source line 22f. is written to the capacitor 9h through the diode-connected driving TFT 9d, the anode discharge TFT 9g is turned on, and the initialization signal is applied to the organic EL element 35 through the initialization signal line 22i. The charge applied to the first electrode 31a and accumulated in the first electrode 31a is reset.
  • the light emission control line 14e is selected, the power supply TFT 9e and the light emission control TFT 9f are turned on, and the driving current corresponding to the voltage applied to the gate electrode of the driving TFT 9d is supplied from the power line 22g to the organic EL element 35. be done.
  • the organic EL display device 50a in each sub-pixel P, the organic EL element 35 emits light with a luminance corresponding to the drive current to display an image.
  • the method of manufacturing the organic EL display device 50a includes a TFT layer forming process, an organic EL element layer forming process, and a sealing film forming process.
  • 6, 7 and 8 are first, second and third cross-sectional views showing the method of manufacturing the organic EL display device 50a.
  • ⁇ TFT layer forming process> First, for example, a silicon nitride film (about 50 nm thick) and a silicon oxide film (about 250 nm thick) are sequentially formed on a resin substrate layer 10 formed on a glass substrate by plasma CVD (Chemical Vapor Deposition). A base coat film 11 is formed by film formation.
  • an amorphous silicon film (thickness of about 50 nm) is formed on the substrate surface on which the base coat film 11 is formed, for example, by plasma CVD, and the amorphous silicon film is crystallized by laser annealing or the like to obtain polysilicon. form a film.
  • the polysilicon film is patterned to form the second semiconductor layer 12a and the like.
  • a silicon oxide film (thickness of about 100 nm) is formed by, for example, plasma CVD, thereby forming the second gate insulating film 13.
  • a metal film such as a molybdenum film (having a thickness of about 200 nm) is formed by a sputtering method. After that, the metal film is patterned to form the second gate electrode 14a, the gate line 14g, the light emission control line 14e, and the like.
  • the second semiconductor layer 12a is doped with impurity ions such as phosphorus, thereby forming a third conductor region 12aa, a fourth conductor region 12ab, and a second channel in the second semiconductor layer 12a.
  • impurity ions such as phosphorus
  • a single-layer film of silicon oxide film (thickness of about 150 nm) or a silicon nitride film (thickness of 150 nm) and a silicon oxide film (about 50 nm in thickness) are laminated in this order to form the third interlayer insulating film 15.
  • a molybdenum film (about 200 nm in thickness) is formed by a sputtering method. ) or the like is deposited.
  • the metal film is patterned to form the first conductive layer 16a, the second conductive layer 16b, and the like.
  • the oxide semiconductor film is patterned. By doing so, the first semiconductor layer 17a and the like are formed.
  • a silicon oxide film (thickness of about 100 nm) is formed by, for example, plasma CVD, and then a molybdenum film (thickness of about 200 nm) is formed by sputtering.
  • a first gate insulating film 18a, a first gate electrode 19a, and the like are formed by forming a metal film such as a laminated film in which films (thickness of about 50 nm) are laminated in order, and patterning the laminated film.
  • a silicon oxide film (about 400 nm thick) and a silicon nitride film (about 200 nm thick) are sequentially formed on the substrate surface on which the first gate electrode 19a and the like are formed by plasma CVD, for example.
  • a first interlayer insulating film 20 and a second interlayer insulating film 21 are formed.
  • the second gate insulating film 13, the third interlayer insulating film 15, the first interlayer insulating film 20, and the second interlayer insulating film 21 are appropriately patterned to form the first contact hole Ha, the second interlayer insulating film 21, as shown in FIG.
  • a second contact hole Hb, a third contact hole Hc, a fourth contact hole Hd, and the like are formed.
  • the second interlayer insulating film 21 exposed from the resist pattern R is etched. 2, a through hole M is formed in the second interlayer insulating film 21. As shown in FIG. 7, after forming a resist pattern R on the surface of the substrate in which the first contact holes Ha and the like are formed, the second interlayer insulating film 21 exposed from the resist pattern R is etched. 2, a through hole M is formed in the second interlayer insulating film 21. As shown in FIG. 7, after forming a resist pattern R on the surface of the substrate in which the first contact holes Ha and the like are formed, the second interlayer insulating film 21 exposed from the resist pattern R is etched. 2, a through hole M is formed in the second interlayer insulating film 21. As shown in FIG.
  • a titanium film (about 50 nm thick), an aluminum film (about 600 nm thick), and a titanium film (about 50 nm thick) are formed on the substrate surface where the through holes M are formed in the second interlayer insulating film 21 by sputtering, for example. degree), etc., and then patterning the metal laminated film to form a first terminal electrode 22a, a second terminal electrode 22b, a third terminal electrode 22c, a fourth terminal electrode 22d, a metal covering layer 22e, and a source line. 22f, a power supply line 22g and an initialization signal line 22i.
  • the surface of the substrate on which the first terminal electrodes 22a and the like are formed is coated with a polyimide-based photosensitive resin film (thickness of about 2 ⁇ m) by, for example, a spin coating method or a slit coating method.
  • a polyimide-based photosensitive resin film thickness of about 2 ⁇ m
  • the TFT layer 30a can be formed as described above.
  • a first electrode 31a, an edge cover 32, an organic EL layer 33 (hole injection layer 1, hole transport The layer 2, the light emitting layer 3, the electron transport layer 4, the electron injection layer 5) and the second electrode 34 are formed to form the organic EL element layer 40.
  • FIG. 1a An edge cover 32, an organic EL layer 33 (hole injection layer 1, hole transport The layer 2, the light emitting layer 3, the electron transport layer 4, the electron injection layer 5) and the second electrode 34 are formed to form the organic EL element layer 40.
  • ⁇ Sealing film forming process> First, using a mask, an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is applied to the surface of the substrate on which the organic EL element layer 40 formed in the organic EL element layer forming step is formed. is deposited by the plasma CVD method to form the first inorganic sealing film 41 .
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is applied to the surface of the substrate on which the organic EL element layer 40 formed in the organic EL element layer forming step is formed. is deposited by the plasma CVD method to form the first inorganic sealing film 41 .
  • an organic resin material such as an acrylic resin is deposited on the surface of the substrate on which the first inorganic sealing film 41 is formed by, for example, an inkjet method to form an organic sealing film 42 .
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed by plasma CVD on the surface of the substrate on which the organic sealing film 42 is formed. 2.
  • a sealing film 45 is formed by forming an inorganic sealing film 43 .
  • a laser beam is irradiated from the glass substrate side of the resin substrate layer 10 to remove the glass from the lower surface of the resin substrate layer 10 .
  • the substrate is peeled off, and a protective sheet (not shown) is attached to the lower surface of the resin substrate layer 10 from which the glass substrate has been peeled off.
  • the organic EL display device 50a of the present embodiment can be manufactured.
  • the organic EL display device 50a including the TFT layer 30a is exemplified in this embodiment, the organic EL display device including thin film transistor layers 30aa, 30ab, and 30ac as shown below may be used.
  • 9, 10 and 11 are sectional views showing thin film transistor layers 30aa, 30ab and 30ac of first, second and third modifications of the thin film transistor layer 30a.
  • the lower gate electrode 14b is provided on the resin substrate layer 10 side of the first semiconductor layer 17a via the third interlayer insulating film 15 in the first TFT 9A.
  • the lower gate electrode 14b is configured to control conduction between the first conductor region 17aa and the second conductor region 17ab of the first semiconductor layer 17a.
  • the lower gate electrode 14b is made of the same material as the second gate electrode 14a and is formed in the same layer. According to this TFT layer 30aa, since the first TFT 9A has a double gate structure, the driving capability of the first TFT 9A can be improved, and the potential of the lower interface of the first semiconductor layer 17a is fixed. Therefore, it is possible to stabilize the characteristics and improve the reliability of the first TFT 9A.
  • the lower gate electrode 14b is provided in the same manner as the TFT layer 30aa, and the metal coating layer 22eb corresponding to the metal coating layer 22e is the first gate electrode. It is electrically connected to the electrode 19a. According to the TFT layer 30ab, since the metal covering layer 22eb is electrically connected to the first gate electrode 19a, formation of parasitic capacitance due to the metal covering layer 22eb can be suppressed.
  • the first contact hole Ha and a second contact hole Hb are provided so as to overlap a first conductor region 17ba and a second conductor region 17bb, which will be described later, respectively. It has a contact structure.
  • the first semiconductor layer 17b corresponding to the first semiconductor layer 17a includes a first conductor region 17ba and a second conductor region 17bb defined to be separated from each other, and a first conductor region 17ba and a second conductor region 17bb. and a first channel region 17bc defined between.
  • the manufacturing process can be simplified.
  • the second interlayer insulating film 21 made of a silicon nitride film includes the first channel region 17ac of the first semiconductor layer 17a so as to overlap the entire first channel region 17ac. Since the through hole M penetrating the second interlayer insulating film 21 is formed, diffusion of hydrogen from the silicon nitride film of the second interlayer insulating film 21 to the first channel region 17ac can be suppressed. In addition, the surface of the first interlayer insulating film 20 exposed from the through hole M where the second interlayer insulating film 21 having moisture resistance does not exist and the surface of the peripheral portion of the through hole M are coated with a metal coating layer 22e having moisture resistance.
  • FIG. 12 is a cross-sectional view of the display area D of the organic EL display device 50b of this embodiment.
  • 13, 14 and 15 are first, second and third cross-sectional views showing the method of manufacturing the organic EL display device 50b.
  • the same parts as in FIGS. 1 to 11 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the organic EL display device 50a in which the metal coating layer 22e is made of the same material as the first terminal electrode 22a and is provided in the same layer is exemplified.
  • An organic EL display device 50b provided in the same layer and made of the same material as the lines 24a is exemplified.
  • the organic EL display device 50b includes, for example, a rectangular display region D and a frame region F provided around the display region D. I have.
  • the organic EL display device 50b includes a resin substrate layer 10, a TFT layer 30b provided on the resin substrate layer 10, and an organic EL element layer 40 provided on the TFT layer 30b. , and a sealing film 45 provided to cover the organic EL element layer 40 .
  • the TFT layer 30b includes a base coat film 11 provided on the resin substrate layer 10, and three first TFTs 9A, four second TFTs 9B and one TFT 9B provided on the base coat film 11 for each sub-pixel P. and a first planarizing film 23 and a second planarizing film 25 provided in order on each first TFT 9A, each second TFT 9B and each capacitor 9h.
  • the TFT layer 30b has a plurality of gate lines 14g, a plurality of light emission control lines 14e, a plurality of source lines 22f, and a plurality of initialization signal lines 22i, like the TFT layer 30a of the first embodiment. is provided.
  • a wiring layer is formed between the first planarizing film 23 and the second planarizing film 25 as shown in FIG.
  • a power supply line 24a is provided in a grid pattern.
  • TFT layer 30b as shown in FIG. A film 21, a first planarization film 23 and a second planarization film 25 are laminated in order.
  • the first TFT 9A includes a first semiconductor layer 17b provided on the third interlayer insulating film 15 and a first gate insulating film provided on the first channel region 17bc of the first semiconductor layer 17b. 18a, a first gate electrode 19a provided on the first gate insulating film 18a, a first interlayer insulating film 20 provided to cover the first gate electrode 19a, and a first interlayer insulating film 20 provided on the first interlayer insulating film 20 and a first terminal electrode 22a and a second terminal electrode 22b provided on the second interlayer insulating film 21 so as to be spaced apart from each other.
  • the third interlayer insulating film 15 and the first semiconductor layer 17b side of the first gate insulating film 18a are made of, for example, a silicon oxide film.
  • the first TFT 9A having a single gate structure is exemplified, but the first TFT 9A may have a double gate structure as in the first modification of the first embodiment.
  • the first TFT 9A having the top contact structure is illustrated in the present embodiment, the first TFT 9A may have the bottom contact structure as in the first embodiment.
  • the second interlayer insulating film 21 is provided with a first through hole Ma penetrating through the second interlayer insulating film 21 so as to overlap the entire first channel region 17bc.
  • the first planarization film 23 has a flat surface in the display area D, and is made of, for example, an organic resin material such as polyimide resin or acrylic resin, or a polysiloxane-based SOG material.
  • the first planarizing film 23 is provided with a second through hole Mb penetrating the first planarizing film 23 so as to overlap the entire first channel region 17bc.
  • the peripheral edge of the second through hole Mb is arranged outside the peripheral edge of the first through hole Ma. As shown in FIG.
  • the surface of the first interlayer insulating film 20 exposed from the first through hole Ma, the surface of the peripheral portion of the first through hole Ma, and the surface of the peripheral portion of the second through hole Mb are covered with , and a metal coating layer 24b are integrally provided.
  • the metal coating layer 24b is made of the same material as the power line 24a and is formed in the same layer. Also, the metal coating layer 24b is electrically floating. Note that the metal covering layer 24b may be electrically connected to the first gate electrode 19a as in the second modification of the first embodiment.
  • the second planarization film 25 has a flat surface in the display area D, and is made of, for example, an organic resin material such as polyimide resin or acrylic resin, or a polysiloxane-based SOG material. 12, the second planarization film 25 is provided so as to cover the power line 24a and the metal coating layer 24b provided on the first planarization film 23. As shown in FIG.
  • the organic EL element 35 emits light with a luminance corresponding to the drive current to display an image, as in the organic EL display device 50a of the first embodiment. is done.
  • the method of manufacturing the organic EL display device 50b includes a TFT layer forming process, an organic EL element layer forming process, and a sealing film forming process.
  • ⁇ TFT layer forming process> First, in the TFT layer forming step of the method for manufacturing the organic EL display device 50 of the first embodiment, an oxide such as InGaZnO 4 is deposited on the surface of the substrate on which the third interlayer insulating film 15 is formed by sputtering, for example. After forming a semiconductor film (thickness of about 30 nm), the first semiconductor layer 17b and the like are formed by patterning the oxide semiconductor film.
  • a silicon oxide film (thickness of about 100 nm) or the like is formed by, for example, a plasma CVD method on the substrate surface on which the first semiconductor layer 17b and the like are formed, and then a molybdenum film (thickness of about 200 nm) is formed by a sputtering method.
  • a silicon oxide film (about 400 nm thick) and a silicon nitride film (about 200 nm thick) are formed in this order by plasma CVD, for example.
  • a first interlayer insulating film 20 and a second interlayer insulating film 21 are formed.
  • the second gate insulating film 13, the third interlayer insulating film 15, the first interlayer insulating film 20, and the second interlayer insulating film 21 are appropriately patterned in the same manner as in the TFT layer forming process of the first embodiment. , a first contact hole Ha, a second contact hole Hb, a third contact hole Hc, a fourth contact hole Hd, a first through hole Ma, etc. are formed (see FIG. 13).
  • a titanium film (about 50 nm thick), an aluminum film (about 600 nm thick), and a titanium film are formed by sputtering, for example, on the surface of the substrate where the first through holes Ma and the like are formed in the second interlayer insulating film 21 . (thickness of about 50 nm) and the like are formed in order, and then the metal laminated film is patterned to form a first terminal electrode 22a, a second terminal electrode 22b, a third terminal electrode 22c, a fourth terminal electrode 22c, and a fourth terminal electrode 22c, as shown in FIG. Terminal electrodes 22d, source lines 22f, initialization signal lines 22i, etc. are formed.
  • a titanium film (about 50 nm thick), an aluminum film (about 600 nm thick), and a titanium film (about 50 nm thick) are formed on the substrate surface on which the first planarizing film 23 is formed by, for example, a sputtering method.
  • the metal laminated film is patterned to form the power line 24a, the metal coating layer 24b, and the like.
  • a polyimide-based photosensitive resin film (thickness of about 2 ⁇ m) is applied to the surface of the substrate on which the power supply line 24a and the like are formed by, for example, a spin coating method or a slit coating method. , pre-bake, exposure, development and post-bake are performed to form the second planarizing film 25 .
  • the TFT layer 30b can be formed.
  • the organic EL display device 50b of the present embodiment is manufactured by performing the organic EL element layer forming step and the sealing film forming step in the same manner as in the method of manufacturing the organic EL display device 50a of the first embodiment. be able to.
  • the second interlayer insulating film 21 made of a silicon nitride film is provided with the first channel region 17bc of the first semiconductor layer 17b so as to overlap the entire first channel region 17bc. Since the first through hole Ma is formed penetrating the second interlayer insulating film 21, diffusion of hydrogen from the silicon nitride film of the second interlayer insulating film 21 to the first channel region 17bc can be suppressed. In addition, the surface of the first interlayer insulating film 20 exposed from the first through hole Ma where the second interlayer insulating film 21 having moisture resistance does not exist, the surface of the peripheral portion of the first through hole Ma, and the surface of the second through hole Mb.
  • the moisture-proof metal coating layer 24b is provided integrally on the surface of the peripheral portion, diffusion of moisture from the second planarizing film 25 to the first channel region 17bc can be suppressed. As a result, diffusion of moisture and hydrogen into the first channel region 17bc of the first semiconductor layer 17b is suppressed in the first TFT 9A, so that depletion shift due to diffusion of moisture and hydrogen can be suppressed. Furthermore, by suppressing the depletion shift due to the diffusion of moisture and hydrogen, it is possible to suppress the decrease in manufacturing yield and reliability of the organic EL display device 50b.
  • FIG. 16 is a cross-sectional view of the display area D of the organic EL display device 50c of this embodiment.
  • 17, 18 and 19 are first, second and third cross-sectional views showing the manufacturing method of the organic EL display device 50c.
  • the organic EL display device 50a in which the metal coating layer 22e is made of the same material as the first terminal electrodes 22a and is provided in the same layer is exemplified.
  • An organic EL display device 50c provided in the same layer with the same material as the one electrode 31a is exemplified.
  • the organic EL display device 50c includes, for example, a rectangular display region D and a frame region F provided around the display region D. I have.
  • the organic EL display device 50c includes a resin substrate layer 10, a TFT layer 30c provided on the resin substrate layer 10, and an organic EL element layer 40 provided on the TFT layer 30c. , and a sealing film 45 provided to cover the organic EL element layer 40 .
  • the TFT layer 30c includes a base coat film 11 provided on the resin substrate layer 10, and three first TFTs 9A, four second TFTs 9B and one TFT 9B provided on the base coat film 11 for each sub-pixel P. and a first planarizing film 23 and a second planarizing film 25 provided in order on each first TFT 9A, each second TFT 9B and each capacitor 9h.
  • the TFT layer 30c has a plurality of gate lines 14g, a plurality of light emission control lines 14e, a plurality of source lines 22f, and a plurality of initialization signal lines 22i, like the TFT layer 30a of the first embodiment. is provided.
  • a wiring layer is formed between the first planarizing film 23 and the second planarizing film 25 as shown in FIG.
  • a power supply line 24a is provided in a grid pattern.
  • FIG. A film 21, a first planarization film 23 and a second planarization film 25 are laminated in order.
  • the first TFT 9A includes, as shown in FIG. 16, a first semiconductor layer 17b provided on a third interlayer insulating film 15 and a first channel region 17bc of the first semiconductor layer 17b.
  • the first TFT 9A having a single gate structure is exemplified, but the first TFT 9A may have a double gate structure as in the first modification of the first embodiment.
  • the first TFT 9A having the top contact structure is illustrated in the present embodiment, the first TFT 9A may have the bottom contact structure as in the first embodiment.
  • the second interlayer insulating film 21 is provided with a first through hole Ma penetrating through the second interlayer insulating film 21 so as to overlap the entire first channel region 17bc.
  • the first planarization film 23 has a flat surface in the display area D, and is made of, for example, an organic resin material such as polyimide resin or acrylic resin, or a polysiloxane-based SOG material.
  • the first planarizing film 23 is provided with a second through hole Mb penetrating the first planarizing film 23 so as to overlap the entire first channel region 17bc.
  • the peripheral edge of the second through hole Mb is arranged outside the peripheral edge of the first through hole Ma.
  • the second planarization film 25 has a flat surface in the display area D, and is made of, for example, an organic resin material such as polyimide resin or acrylic resin, or a polysiloxane-based SOG material.
  • the second planarizing film 25 is provided with a third through hole Mc penetrating the second planarizing film 25 so as to overlap the entire first channel region 17bc.
  • the peripheral edge of the third through hole Mc is arranged outside the peripheral edge of the second through hole Mb.
  • a metal coating layer 31b is provided integrally on the surface of the .
  • the metal coating layer 31b is formed in the same layer with the same material as the first electrode 31a.
  • the metal coating layer 31b is electrically floating. Note that the metal covering layer 31b may be electrically connected to the first gate electrode 19a as in the second modification of the first embodiment.
  • the organic EL element 35 emits light with a luminance corresponding to the drive current to display an image, as in the organic EL display device 50a of the first embodiment. is done.
  • the method for manufacturing the organic EL display device 50c includes a TFT layer forming process, an organic EL element layer forming process, and a sealing film forming process.
  • the first planarizing film 23 having the second through holes Mb is formed (see FIG. 17) in the same manner as in the TFT layer forming step of the method for manufacturing the organic EL display device 50 of the second embodiment.
  • a titanium film (about 50 nm thick), an aluminum film (about 600 nm thick), a titanium film (about 50 nm thick), etc. are deposited on the substrate surface on which the first planarizing film 23 is formed, by, for example, a sputtering method. are formed in order, the metal laminated film is patterned to form the power supply line 24a and the like as shown in FIG.
  • a polyimide-based photosensitive resin film (thickness of about 2 ⁇ m) is applied to the surface of the substrate on which the power supply line 24a and the like are formed by, for example, a spin coating method or a slit coating method. , pre-bake, exposure, development and post-bake are performed to form the second planarizing film 25 having the third through holes Mc as shown in FIG.
  • the TFT layer 30c can be formed.
  • the metal coating layer 31b is formed when forming the first electrode 31a, and the metal coating layer 31b is formed.
  • the organic EL display device 50c of this embodiment can be manufactured by performing the sealing film forming step in the method of manufacturing the organic EL display device 50a.
  • the second interlayer insulating film 21 made of a silicon nitride film is provided with the first channel region 17bc of the first semiconductor layer 17b so as to overlap the entire first channel region 17bc. Since the first through hole Ma is formed penetrating the second interlayer insulating film 21, diffusion of hydrogen from the silicon nitride film of the second interlayer insulating film 21 to the first channel region 17bc can be suppressed. In addition, the surface of the first interlayer insulating film 20 exposed from the first through hole Ma where the second interlayer insulating film 21 having moisture resistance does not exist, the surface of the peripheral portion of the first through hole Ma, and the peripheral edge of the second through hole Mb.
  • the moisture-proof metal coating layer 31b is integrally provided on the surface of the portion and the surface of the peripheral portion of the third through hole Mc, diffusion of moisture from the edge cover 32 to the first channel region 17bc is prevented. can be suppressed. As a result, diffusion of moisture and hydrogen into the first channel region 17bc of the first semiconductor layer 17b is suppressed in the first TFT 9A, so that depletion shift due to diffusion of moisture and hydrogen can be suppressed. Furthermore, by suppressing the depletion shift due to the diffusion of moisture and hydrogen, it is possible to suppress the decrease in manufacturing yield and reliability of the organic EL display device 50c.
  • an organic EL display device having a hybrid structure in which a TFT having a semiconductor layer made of polysilicon and a TFT having a semiconductor layer made of an oxide semiconductor are provided in sub-pixels was exemplified.
  • the present invention can also be applied to an organic EL display device in which a sub-pixel is not provided with a TFT having a semiconductor layer made of polysilicon but is provided with a TFT having a semiconductor layer made of an oxide semiconductor.
  • the organic EL layer having a five-layer laminate structure of a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, and an electron injection layer was exemplified.
  • a three-layered structure of a hole injection layer/hole transport layer, a light emitting layer, and an electron transport layer/electron injection layer may be employed.
  • the organic EL display device in which the first electrode is the anode and the second electrode is the cathode was exemplified. , and can also be applied to an organic EL display device in which the second electrode is an anode.
  • an organic EL display device was described as an example of a display device.
  • QLED Quantum-dot light emitting diode
  • the present invention is useful for flexible display devices.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

第１ＴＦＴ（９Ａ）は、酸化物半導体の第１半導体層（１７ａ）と、第１半導体層（１７ａ）上に第１ゲート絶縁膜（１８ａ）を介して設けられた第１ゲート電極（１９ａ）と、第１ゲート電極（１９ａ）を覆う酸化シリコン膜の第１層間絶縁膜（２０）と、第１層間絶縁膜（２０）上の窒化シリコン膜の第２層間絶縁膜（２１）とを備え、第２層間絶縁膜（２１）に第１半導体層（１７ａ）の第１チャネル領域（１７ａｃ）全体に重なるように貫通孔（Ｍ）が形成され、貫通孔（Ｍ）から露出する第１層間絶縁膜（２０）及び貫通孔（Ｍ）の周縁部の表面には、金属被覆層（２２ｅ）が一体に設けられている。

Description

表示装置
　本発明は、表示装置に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス（electroluminescence、以下、「ＥＬ」とも称する）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。この有機ＥＬ表示装置では、画像の最小単位であるサブ画素毎に複数の薄膜トランジスタ（thin film transistor、以下、「ＴＦＴ」とも称する）が設けられている。ここで、ＴＦＴを構成する半導体層としては、例えば、移動度が高いポリシリコンからなる半導体層、リーク電流の小さいＩｎ－Ｇａ－Ｚｎ－Ｏ等の酸化物半導体からなる半導体層等がよく知られている。
　例えば、特許文献１には、酸化物半導体からなる酸化物半導体層にチャネルが形成されるトランジスタを画素部及び駆動回路部に用いる表示装置が開示されている。
特許第６２１９５６２号公報
　ところで、酸化物半導体からなる半導体層を備えたＴＦＴでは、半導体層を覆う層間絶縁膜に酸化シリコン膜を用いると、周囲の水分が酸化シリコン膜からなる層間絶縁膜を透過して半導体層に到達することにより、ＴＦＴの閾値電圧がマイナス側にシフトするデプレッションシフトが発生するおそれがある。さらに、酸化シリコン膜上に防湿性を有する窒化シリコン膜を積層してその積層膜を層間絶縁膜として用いても、窒化シリコン膜に起因する水素が酸化シリコン膜を介して半導体層に到達することにより、デプレッションシフトが発生するおそれがあるので、改善の余地がある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、水分及び水素の拡散によるデプレッションシフトを抑制することにある。
　上記目的を達成するために、本発明に係る表示装置は、ベース基板層と、上記ベース基板層上に設けられた薄膜トランジスタ層とを備え、上記薄膜トランジスタ層には、酸化物半導体により形成された第１半導体層を有する第１薄膜トランジスタがサブ画素毎に設けられ、上記第１薄膜トランジスタは、互いに離間するように第１導体領域及び第２導体領域が規定されて該第１導体領域及び該第２導体領域の間に第１チャネル領域が規定された上記第１半導体層と、該第１半導体層上に設けられた第１ゲート絶縁膜と、該第１ゲート絶縁膜上に設けられ、上記第１導体領域及び上記第２導体領域の間の導通を制御する第１ゲート電極と、該第１ゲート電極を覆うように設けられた酸化シリコン膜からなる第１層間絶縁膜と、該第１層間絶縁膜上に設けられた窒化シリコン膜からなる第２層間絶縁膜と、該第２層間絶縁膜上に互いに離間するように設けられ、上記第１層間絶縁膜及び第２層間絶縁膜に形成された第１コンタクトホール及び第２コンタクトホールを介して、上記第１導体領域及び上記第２導体領域に電気的にそれぞれ接続された第１端子電極及び第２端子電極とを備え、上記第２層間絶縁膜には、上記第１チャネル領域全体に重なるように該第２層間絶縁膜を貫通する貫通孔が形成され、上記貫通孔から露出する上記第１層間絶縁膜、及び該貫通孔の周縁部の表面には、金属被覆層が一体に設けられていることを特徴とする。
　本発明によれば、水分及び水素の拡散によるデプレッションシフトを抑制することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の平面図である。 図３は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の断面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する薄膜トランジスタ層の等価回路図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層を示す断面図である。 図６は、本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法を示す第１の断面図である。 図７は、本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法を示す第２の断面図である。 図８は、本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法を示す第３の断面図である。 図９は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する薄膜トランジスタ層の第１の変形例を示す断面図である。 図１０は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する薄膜トランジスタ層の第２の変形例を示す断面図である。 図１１は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する薄膜トランジスタ層の第３の変形例を示す断面図である。 図１２は、本発明の第２の実施形態に係る有機ＥＬ表示装置の表示領域の断面図である。 図１３は、本発明の第２の実施形態に係る有機ＥＬ表示装置の製造方法を示す第１の断面図である。 図１４は、本発明の第２の実施形態に係る有機ＥＬ表示装置の製造方法を示す第２の断面図である。 図１５は、本発明の第２の実施形態に係る有機ＥＬ表示装置の製造方法を示す第３の断面図である。 図１６は、本発明の第３の実施形態に係る有機ＥＬ表示装置の表示領域の断面図である。 図１７は、本発明の第３の実施形態に係る有機ＥＬ表示装置の製造方法を示す第１の断面図である。 図１８は、本発明の第３の実施形態に係る有機ＥＬ表示装置の製造方法を示す第２の断面図である。 図１９は、本発明の第３の実施形態に係る有機ＥＬ表示装置の製造方法を示す第３の断面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図１１は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、発光素子層を備えた表示装置として、有機ＥＬ素子層を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０ａの概略構成を示す平面図である。また、図２及び図３は、有機ＥＬ表示装置５０ａの表示領域Ｄの平面図及び断面図である。また、図４は、有機ＥＬ表示装置５０ａを構成する薄膜トランジスタ層３０ａの等価回路図である。また、図５は、有機ＥＬ表示装置５０ａを構成する有機ＥＬ層３３を示す断面図である。
　有機ＥＬ表示装置５０ａは、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。なお、本実施形態では、矩形状の表示領域Ｄを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれる。
　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域Ｄでは、図２に示すように、例えば、赤色の表示を行うための赤色発光領域Ｅｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｅｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｅｂを有するサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、赤色発光領域Ｅｒ、緑色発光領域Ｅｇ及び青色発光領域Ｅｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。
　額縁領域Ｆの図１中の右端部には、端子部Ｔが設けられている。また、額縁領域Ｆにおいて、図１に示すように、表示領域Ｄ及び端子部Ｔの間には、図中の縦方向を折り曲げの軸として１８０°に（Ｕ字状に）折り曲げ可能な折り曲げ部Ｂが一方向（図中の縦方向）に延びるように設けられている。
　有機ＥＬ表示装置５０ａは、図３に示すように、ベース基板層として設けられた樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０ａと、ＴＦＴ層３０ａ上に発光素子層として設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０を覆うように設けられた封止膜４５とを備えている。
　樹脂基板層１０は、例えば、ポリイミド樹脂等により構成されている。
　ＴＦＴ層３０ａは、図３に示すように、樹脂基板層１０上に設けられたベースコート膜１１と、ベースコート膜１１上にサブ画素Ｐ毎に設けられた３つの第１ＴＦＴ９Ａ、４つの第２ＴＦＴ９Ｂ及び１つのキャパシタ９ｈ（図４参照）と、各第１ＴＦＴ９Ａ及び各第２ＴＦＴ９Ｂ及び各キャパシタ９ｈ上に設けられた平坦化膜２３とを備えている。ここで、ＴＦＴ層３０ａには、図２に示すように、図中の横方向に互いに平行に延びるように複数のゲート線１４ｇが設けられている。また、ＴＦＴ層３０ａには、図２に示すように、図中の横方向に互いに平行に延びるように複数の発光制御線１４ｅが設けられている。また、ＴＦＴ層３０ａには、図２に示すように、図中の縦方向に互いに平行に延びるように複数のソース線２２ｆが設けられている。また、ＴＦＴ層３０ａには、図２に示すように、図中の縦方向に互いに平行に延びるように複数の電源線２２ｇが設けられている。また、また、ＴＦＴ層３０ａには、図２に示すように、図中の縦方向に互いに平行に延びるように複数の初期化信号線２２ｉが設けられている。なお、各ソース線２２ｆは、図２に示すように、各電源線２２ｇ及び各初期化信号線２２ｉと隣り合うように設けられている。ここで、ＴＦＴ層３０ａでは、図３に示すように、樹脂基板層１０上にベースコート膜１１、第２ゲート絶縁膜１３、第３層間絶縁膜１５、第１層間絶縁膜２０、第２層間絶縁膜２１及び平坦化膜２３が順に積層されている。そして、ゲート線１４ｇ及び発光制御線１４ｅは、第２ゲート絶縁膜１３上に設けられ、ソース線２２ｆ、電源線２２ｇ及び初期化信号線２２ｉは、第２層間絶縁膜２１上に設けられている。
　第１ＴＦＴ９Ａは、図３に示すように、第３層間絶縁膜１５上に設けられた第１半導体層１７ａと、第１半導体層１７ａの後述する第１導体領域１７ａａ及び第２導体領域１７ａｂの樹脂基板層１０側にそれぞれ設けられた第１導電層１６ａ及び第２導電層１６ｂと、第１半導体層１７ａの後述する第１チャネル領域１７ａｃ上に設けられた第１ゲート絶縁膜１８ａと、第１ゲート絶縁膜１８ａ上に設けられた第１ゲート電極１９ａと、第１ゲート電極１９ａを覆うように設けられた第１層間絶縁膜２０と、第１層間絶縁膜２０上に設けられた第２層間絶縁膜２１と、第２層間絶縁膜２１上に互いに離間するように設けられた第１端子電極２２ａ及び第２端子電極２２ｂとを備えている。ここで、ベースコート膜１１、第２ゲート絶縁膜１３、第３層間絶縁膜１５及び第１ゲート絶縁膜１８ａは、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。なお、少なくとも第３層間絶縁膜１５及び第１ゲート絶縁膜１８ａの第１半導体層１７ａ側は、例えば、酸化シリコン膜により構成されている。
　第１半導体層１７ａは、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系等の酸化物半導体により形成され、図３に示すように、互いに離間するように規定された第１導体領域１７ａａ及び第２導体領域１７ａｂと、第１導体領域１７ａａ及び第２導体領域１７ａｂの間に規定された第１チャネル領域１７ａｃとを備えている。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、Ｇａ及びＺｎの割合（組成比）は特に限定されない。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。なお、結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体が好ましい。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体の代わりに、他の酸化物半導体を含んでいてもよい。他の酸化物半導体としては、例えば、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体（例えば、Ｉｎ２Ｏ３－ＳｎＯ２－ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。ここで、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）及びＺｎ（亜鉛）の三元系酸化物である。また、他の酸化物半導体としては、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｏ系半導体、Ｉｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｔｉ－Ｏ系半導体、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｏ系半導体、Ｚｒ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ｈｆ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系半導体、Ｇａ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｚｎ－Ｓｎ－Ｏ系半導体、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１－ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１－ｘＯ）等を含んでいてもよい。なお、Ｚｎ－Ｏ系半導体としては、１族元素、１３族元素、１４族元素、１５族元素、１７族元素等のうち１種又は複数種の不純物元素が添加されたＺｎＯの非晶質（アモルファス）状態のもの、多結晶状態のもの、非晶質状態と多結晶状態が混在する微結晶状態のもの、又は何も不純物元素が添加されていないものを用いることができる。
　第１導電層１６ａ及び第２導電層１６ｂは、図３に示すように、第１半導体層１７ａの両端部の第１導体領域１７ａａ及び第２導体領域１７ａｂの樹脂基板層１０側に接触するようにそれぞれ設けられている。ここで、第１導電層１６ａ及び第２導電層１６ｂは、例えば、モリブデン膜等の金属膜により形成されている。
　第１ゲート絶縁膜１８ａは、図３に示すように、第１ゲート電極１９ａと重なり合うように設けられている。
　第１ゲート電極１９ａは、図３に示すように、第１ゲート絶縁膜１８ａを介して、第１半導体層１７ａの第１チャネル領域１７ａｃに重なり合うように設けられ、第１半導体層１７ａの第１導体領域１７ａａ及び第２導体領域１７ａｂの間の導通を制御するように構成されている。
　第１層間絶縁膜２０は、図３に示すように、第１ゲート電極１９ａから露出する第１半導体層１７ａ、並びに第１導電層１６ａ及び第２導電層１６ｂの一部を覆うように設けられている。ここで、第１層間絶縁膜２０は、例えば、酸化シリコン膜等の無機絶縁膜により構成されている。
　第２層間絶縁膜２１は、例えば、窒化シリコン膜等の無機絶縁膜により構成され、防湿性を有している。また、第２層間絶縁膜２１には、図３に示すように、第１チャネル領域１７ａｃ全体に重なるように第２層間絶縁膜２１を貫通する貫通孔Ｍが設けられている。ここで、貫通孔Ｍから露出する第１層間絶縁膜２０の表面、及び貫通孔Ｍの周縁部の表面には、図３に示すように、金属被覆層２２ｅが一体に設けられている。なお、金属被覆層２２ｅは、ソース線２２ｆ、電源線２２ｇ、初期化信号線２２ｉ、第１端子電極２２ａ及び第２端子電極２２ｂと同一材料により同一層に形成されている。また、金属被覆層２２ｅは、電気的にフローティングである。
　第１端子電極２２ａ及び第２端子電極２２ｂは、図３に示すように、第１層間絶縁膜２０及び第２層間絶縁膜２１の積層膜に形成された第１コンタクトホールＨａ及び第２コンタクトホールＨｂを介して第１導体領域１７ａａ及び第２導体領域１７ａｂに電気的にそれぞれ接続されている。ここで、第１コンタクトホールＨａ及び第２コンタクトホールＨｂは、図３に示すように、第１導体領域１７ａａに接する第１導電層１６ａ、及び第２導体領域１７ａｂに接する第２導電層１６ｂに重なるようにそれぞれ設けられ、ボトムコンタクト構造になっている。
　第２ＴＦＴ９Ｂは、図３に示すように、ベースコート膜１１上に設けられた第２半導体層１２ａと、第２半導体層１２ａ上に設けられた第２ゲート絶縁膜１３と、第２ゲート絶縁膜１３上に設けられた第２ゲート電極１４ａと、第２ゲート電極１４ａを覆うように順に設けられた第３層間絶縁膜１５、第１層間絶縁膜２０及び第２層間絶縁膜２１と、第２層間絶縁膜２１上に互いに離間するように設けられた第３端子電極２２ｃ及び第４端子電極２２ｄとを備えている。
　第２半導体層１２ａは、例えば、ＬＴＰＳ（low temperature polysilicon）等のポリシリコンにより形成され、図３に示すように、互いに離間するように規定された第３導体領域１２ａａ及び第４導体領域１２ａｂと、第３導体領域１２ａａ及び第４導体領域１２ａｂの間に規定された第２チャネル領域１２ａｃとを備えている。
　第２ゲート電極１４ａは、図３に示すように、第２半導体層１２ａの第２チャネル領域１２ａｃに重なり合うように設けられ、第２半導体層１２ａの第３導体領域１２ａａ及び第４導体領域１２ａｂの間の導通を制御するように構成されている。
　第３端子電極２２ｃ及び第４端子電極２２ｄは、図３に示すように、第２ゲート絶縁膜１３、第３層間絶縁膜１５、第１層間絶縁膜２０及び第２層間絶縁膜２１の積層膜に形成された第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを介して第２半導体層１２ａの第３導体領域１２ａａ及び第４導体領域１２ａｂに電気的にそれぞれ接続されている。
　本実施形態では、酸化物半導体により形成された第１半導体層１７ａを有する３つの第１ＴＦＴ９Ａとして、後述する初期化用ＴＦＴ９ａ、補償用ＴＦＴ９ｂ及び陽極放電用ＴＦＴ９ｇを例示し、ポリシリコンにより形成された第２半導体層１２ａを有する４つの第２ＴＦＴ９Ｂとして、後述する書込用ＴＦＴ９ｃ、駆動用ＴＦＴ９ｄ、電源供給用ＴＦＴ９ｅ及び発光制御用ＴＦＴ９ｆを例示する（図４参照）。なお、図４の等価回路図では、各ＴＦＴ９ａ、９ｂ、９ｇの第１端子電極２２ａ及び第２端子電極２２ｂを丸数字の１及び２で示し、各ＴＦＴ９ｃ、９ｄ、９ｅ、９ｆの第３端子電極２２ｃ及び第４端子電極２２ｄを丸数字の３及び４で示している。また、図４の等価回路図では、ｎ行ｍ列目のサブ画素Ｐの画素回路を示しているが、（ｎ－１）行ｍ列目のサブ画素Ｐの画素回路の一部も含んでいる。
　初期化用ＴＦＴ９ａは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が前段（ｎ－１段）のゲート線１４ｇ（ｎ－１）に電気的に接続され、その第１端子電極が後述するキャパシタ９ｈの下部導電層及び駆動用ＴＦＴ９ｄのゲート電極に電気的に接続され、その第２端子電極が電源線２２ｇに電気的に接続されている。
　補償用ＴＦＴ９ｂは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）のゲート線１４ｇ（ｎ）に電気的に接続され、その第１端子電極が駆動用ＴＦＴ９ｄのゲート電極に電気的に接続され、その第２端子電極が駆動用ＴＦＴ９ｄの第３端子電極に電気的に接続されている。
　書込用ＴＦＴ９ｃは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）のゲート線１４ｇ（ｎ）に電気的に接続され、その第３端子電極が対応するソース線２２ｆに電気的に接続され、その第４端子電極が駆動用ＴＦＴ９ｄの第４端子電極に電気的に接続されている。
　駆動用ＴＦＴ９ｄは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が初期化用ＴＦＴ９ａ及び補償用ＴＦＴ９ｂの各第１端子電極に電気的に接続され、その第３端子電極が補償用ＴＦＴ９ｂの第２端子電極及び電源供給用ＴＦＴ９ｅの各第４端子電極に電気的に接続され、その第４端子電極が書込用ＴＦＴ９ｃの第４端子電極及び発光制御用ＴＦＴ９ｆの第３端子電極に電気的に接続されている。ここで、駆動用ＴＦＴ９ｄは、有機ＥＬ素子３５の電流を制御するように構成されている。
　電源供給用ＴＦＴ９ｅは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）の発光制御線１４ｅに電気的に接続され、その第３端子電極が電源線２２ｇに電気的に接続され、その第４端子電極が駆動用ＴＦＴ９ｄの第３端子電極に電気的に接続されている。
　発光制御用ＴＦＴ９ｆは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）の発光制御線１４ｅに電気的に接続され、その第３端子電極が駆動用ＴＦＴ９ｄの第４端子電極に電気的に接続され、その第４端子電極が後述する有機ＥＬ素子３５の後述する第１電極３１ａに電気的に接続されている。
　陽極放電用ＴＦＴ９ｇは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）のゲート線１４ｇ（ｎ）に電気的に接続され、その第１端子電極が有機ＥＬ素子３５の第１電極３１ａに電気的に接続され、その第２端子電極が初期化信号線２２ｉに電気的に接続されている。
　キャパシタ９ｈは、例えば、第２ゲート電極１４ａと同一材料により同一層に形成された下部導電層（不図示）と、下部導電層を覆うように設けられた第３層間絶縁膜１５と、第３層間絶縁膜１５上に下部導電層と重なるように設けられ、第１導電層１６ａ及び第２導電層１６ｂと同一材料により同一層に形成された上部導電層（不図示）とを備えている。また、キャパシタ９ｈは、図４に示すように、各サブ画素Ｐにおいて、例えば、その下部導電層が駆動用ＴＦＴ９ｄのゲート電極、初期化用ＴＦＴ９ａ及び補償用ＴＦＴ９ｂの各第１端子電極に電気的に接続され、その上部導電層が陽極放電用ＴＦＴ９ｇの第１端子電極、発光制御用ＴＦＴ９ｆの第４端子電極及び有機ＥＬ素子３５の第１電極３１ａに電気的に接続されている。
　平坦化膜２３は、表示領域Ｄにおいて、平坦な表面を有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ（spin on glass）材料等により構成されている。
　有機ＥＬ素子層４０は、図３に示すように、複数のサブ画素Ｐに対応して、ＴＦＴ層３０ａ上に順に積層するように設けられた複数の第１電極３１ａ、共通のエッジカバー３２、複数の有機ＥＬ層３３及び共通の第２電極３４を備えている。ここで、有機ＥＬ素子３５は、図３に示すように、ＴＦＴ層３０の平坦化膜２３上に順に積層された第１電極３１ａ、有機ＥＬ層３３及び第２電極３４により構成されている。
　第１電極３１ａは、平坦化膜２３に形成されたコンタクトホールを介して、各サブ画素Ｐの発光制御用ＴＦＴ９ｆの第４端子電極に電気的に接続されている。また、第１電極３１ａは、有機ＥＬ層３３にホール（正孔）を注入する機能を有している。また、第１電極３１ａは、有機ＥＬ層３３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極３１ａを構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極３１ａを構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極３１ａを構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極３１ａは、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　エッジカバー３２は、図３に示すように、各第１電極３１ａの周端部を覆うように格子状に設けられている。ここで、エッジカバー３２は、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ材料等により構成されている。
　有機ＥＬ層３３は、発光機能層として設けられ、図５に示すように、第１電極３１ａ上に順に積層された正孔注入層１、正孔輸送層２、発光層３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極３１ａと有機ＥＬ層３３とのエネルギーレベルを近づけ、第１電極３１ａから有機ＥＬ層３３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極３１ａから有機ＥＬ層３３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層３は、第１電極３１ａ及び第２電極３４による電圧印加の際に、第１電極３１ａ及び第２電極３４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層３は、発光効率が高い材料により形成されている。そして、発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンゾチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極３４と有機ＥＬ層３３とのエネルギーレベルを近づけ、第２電極３４から有機ＥＬ層３３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子３５の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれる。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極３４は、図３に示すように、各有機ＥＬ層３３及びエッジカバー３２を覆うように全てのサブ画素Ｐに共通して設けられている。また、第２電極３４は、有機ＥＬ層３３に電子を注入する機能を有している。また、第２電極３４は、有機ＥＬ層３３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極３４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極３４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極３４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極３４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　封止膜４５は、図３に示すように、第２電極３４を覆うように設けられ、第２電極３４上に順に積層された第１無機封止膜４１、有機封止膜４２及び第２無機封止膜４３を備え、有機ＥＬ素子層３５の有機ＥＬ層３３を水分や酸素から保護する機能を有している。
　第１無機封止膜４１及び第２無機封止膜４３は、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜により構成されている。
　有機封止膜４２は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機樹脂材料により構成されている。
　上記構成の有機ＥＬ表示装置５０ａでは、各サブ画素Ｐにおいて、まず、発光制御線１４ｅが選択されて非活性状態とされると、有機ＥＬ素子３５が非発光状態となる。その非発光状態で、前段のゲート線１４ｇ（ｎ－１）が選択され、そのゲート線１４ｇ（ｎ－１）を介してゲート信号が初期化用ＴＦＴ９ａに入力されることにより、初期化用ＴＦＴ９ａがオン状態となり、電源線２２ｇの高電源電圧ＥＬＶＤＤがキャパシタ９ｈに印加されると共に、駆動用ＴＦＴ９ｄがオン状態となる。これにより、キャパシタ９ｈの電荷が放電されて、駆動用ＴＦＴ９ｄのゲート電極にかかる電圧が初期化される。次に、自段のゲート線１４ｇ（ｎ）が選択されて活性状態とされることにより、補償用ＴＦＴ９ｂ及び書込用ＴＦＴ９ｃがオン状態となり、対応するソース線２２ｆを介して伝達されるソース信号に対応する所定の電圧がダイオード接続状態の駆動用ＴＦＴ９ｄを介してキャパシタ９ｈに書き込まれると共に、陽極放電用ＴＦＴ９ｇがオン状態となり、初期化信号線２２ｉを介して初期化信号が有機ＥＬ素子３５の第１電極３１ａに印加されて第１電極３１ａに蓄積した電荷がリセットされる。その後、発光制御線１４ｅが選択されて、電源供給用ＴＦＴ９ｅ及び発光制御用ＴＦＴ９ｆがオン状態となり、駆動用ＴＦＴ９ｄのゲート電極にかかる電圧に応じた駆動電流が電源線２２ｇから有機ＥＬ素子３５に供給される。このようにして、有機ＥＬ表示装置５０ａでは、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。
　次に、本実施形態の有機ＥＬ表示装置５０ａの製造方法について説明する。なお、有機ＥＬ表示装置５０ａの製造方法は、ＴＦＴ層形成工程、有機ＥＬ素子層形成工程及び封止膜形成工程を備える。ここで、図６、図７及び図８は、有機ＥＬ表示装置５０ａの製造方法を示す第１、第２及び第３の断面図である。
　＜ＴＦＴ層形成工程＞
　まず、例えば、ガラス基板上に形成した樹脂基板層１０上に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜（厚さ５０ｎｍ程度）及び酸化シリコン膜（厚さ２５０ｎｍ程度）を順に成膜することにより、ベースコート膜１１を形成する。
　続いて、ベースコート膜１１が形成された基板表面に、例えば、プラズマＣＶＤ法により、アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜し、そのアモルファスシリコン膜をレーザーアニール等により結晶化して、ポリシリコン膜を形成する。その後、そのポリシリコン膜をパターニングして、第２半導体層１２ａ等を形成する。
　さらに、第２半導体層１２ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ１００ｎｍ程度）を成膜することにより、第２ゲート絶縁膜１３を形成した後に、例えば、スパッタリング法により、モリブデン膜（厚さ２００ｎｍ程度）等の金属膜を成膜する。その後、その金属膜をパターニングして、第２ゲート電極１４ａ、ゲート線１４ｇ、発光制御線１４ｅ等を形成する。
　続いて、第２ゲート電極１４ａをマスクとして、第２半導体層１２ａにリン等の不純物イオンをドーピングすることにより、第２半導体層１２ａに第３導体領域１２ａａ、第４導体領域１２ａｂ及び第２チャネル領域１２ａｃを形成する。
　さらに、第２半導体層１２ａに第３導体領域１２ａａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ１５０ｎｍ程度）の単層膜、又は窒化シリコン膜（厚さ１５０ｎｍ程度）及び酸化シリコン膜（厚さ５０ｎｍ程度）を順に積層した積層膜を成膜することにより、第３層間絶縁膜１５を形成した後に、例えば、スパッタリング法により、モリブデン膜（厚さ２００ｎｍ程度）等の金属膜を成膜する。その後、その金属膜をパターニングして、第１導電層１６ａ及び第２導電層１６ｂ等を形成する。
　続いて、第１導電層１６ａ等が形成された基板表面に、例えば、スパッタリング法により、ＩｎＧａＺｎＯ４等の酸化物半導体膜（厚さ３０ｎｍ程度）を成膜した後に、その酸化物半導体膜をパターニングすることにより、第１半導体層１７ａ等を形成する。
　さらに、第１半導体層１７ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ１００ｎｍ程度）等を成膜した後に、スパッタリング法により、モリブデン膜（厚さ２００ｎｍ程度）の単層膜、アルミニウム膜（厚さ３００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）を順に積層した積層膜、又はチタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ３００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）を順に積層した積層膜等の金属膜を成膜し、それらの積層膜をパターニングすることにより、第１ゲート絶縁膜１８ａ及び第１ゲート電極１９ａ等を形成する。
　続いて、第１ゲート電極１９ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ４００ｎｍ程度）及び窒化シリコン膜（厚さ２００ｎｍ程度）を順に成膜することにより、第１層間絶縁膜２０及び第２層間絶縁膜２１を形成する。その後、第２ゲート絶縁膜１３、第３層間絶縁膜１５、第１層間絶縁膜２０及び第２層間絶縁膜２１を適宜パターニングすることにより、図６に示すように、第１コンタクトホールＨａ、第２コンタクトホールＨｂ、第３コンタクトホールＨｃ及び第４コンタクトホールＨｄ等を形成する。
　さらに、図７に示すように、第１コンタクトホールＨａ等が形成された基板表面にレジストパターンＲを形成した後に、レジストパターンＲから露出する第２層間絶縁膜２１をエッチングすることにより、図８に示すように、第２層間絶縁膜２１に貫通孔Ｍを形成する。
　その後、第２層間絶縁膜２１に貫通孔Ｍが形成された基板表面に、例えば、スパッタリング法により、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ６００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜した後に、その金属積層膜をパターニングして、第１端子電極２２ａ、第２端子電極２２ｂ、第３端子電極２２ｃ、第４端子電極２２ｄ、金属被覆層２２ｅ、ソース線２２ｆ、電源線２２ｇ及び初期化信号線２２ｉ等を形成する。
　最後に、第１端子電極２２ａ等が形成された基板表面に、例えば、スピンコート法やスリットコート法により、ポリイミド系の感光性樹脂膜（厚さ２μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、平坦化膜２３を形成する。
　以上のようにして、ＴＦＴ層３０ａを形成することができる。
　＜有機ＥＬ素子層形成工程＞
　上記ＴＦＴ層形成工程で形成されたＴＦＴ層３０ａの平坦化膜２３上に、周知の方法を用いて、第１電極３１ａ、エッジカバー３２、有機ＥＬ層３３（正孔注入層１、正孔輸送層２、発光層３、電子輸送層４、電子注入層５）及び第２電極３４を形成して、有機ＥＬ素子層４０を形成する。
　＜封止膜形成工程＞
　まず、上記有機ＥＬ素子層形成工程で形成された有機ＥＬ素子層４０が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第１無機封止膜４１を形成する。
　続いて、第１無機封止膜４１が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機封止膜４２を形成する。
　その後、有機封止膜４２が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第２無機封止膜４３を形成することにより、封止膜４５を形成する。
　最後に、封止膜４５が形成された基板表面に保護シート（不図示）を貼付した後に、樹脂基板層１０のガラス基板側からレーザー光を照射することにより、樹脂基板層１０の下面からガラス基板を剥離させ、ガラス基板を剥離させた樹脂基板層１０の下面に保護シート（不図示）を貼付する。
　以上のようにして、本実施形態の有機ＥＬ表示装置５０ａを製造することができる。
　なお、本実施形態では、ＴＦＴ層３０ａを備えた有機ＥＬ表示装置５０ａを例示したが、以下に示すような薄膜トランジスタ層３０ａａ、３０ａｂ及び３０ａｃを備えた有機ＥＬ表示装置であってもよい。ここで、図９、図１０及び図１１は、薄膜トランジスタ層３０ａの第１、第２及び第３の変形例の薄膜トランジスタ層３０ａａ、３０ａｂ及び３０ａｃを示す断面図である。
　ＴＦＴ層３０ａａでは、図９に示すように、第１ＴＦＴ９Ａにおいて、第１半導体層１７ａの樹脂基板層１０側に下側ゲート電極１４ｂが第３層間絶縁膜１５を介して設けられている。ここで、下側ゲート電極１４ｂは、第１ゲート電極１９ａと同様に、第１半導体層１７ａの第１導体領域１７ａａ及び第２導体領域１７ａｂの間の導通を制御するように構成されている。また、下側ゲート電極１４ｂは、第２ゲート電極１４ａと同一材料により同一層に形成されている。このＴＦＴ層３０ａａによれば、第１ＴＦＴ９Ａがダブルゲート構造を有しているので、第１ＴＦＴ９Ａの駆動能力を向上させることができ、また、第１半導体層１７ａの下側の界面の電位が固定されるため、第１ＴＦＴ９Ａの特性の安定化及び信頼性を向上させることができる。
　ＴＦＴ層３０ａｂでは、図１０に示すように、第１ＴＦＴ９Ａにおいて、ＴＦＴ層３０ａａと同様に、下側ゲート電極１４ｂが設けられていると共に、金属被覆層２２ｅに相当する金属被覆層２２ｅｂが第１ゲート電極１９ａと電気的に接続されている。このＴＦＴ層３０ａｂによれば、金属被覆層２２ｅｂが第１ゲート電極１９ａに電気的に接続されているので、金属被覆層２２ｅｂに起因する寄生容量の形成を抑制することができる。
　ＴＦＴ層３０ａｃでは、図１１に示すように、第１ＴＦＴ９Ａにおいて、第１コンタクトホールＨａ及び第２コンタクトホールＨｂが後述する第１導体領域１７ｂａ及び第２導体領域１７ｂｂに重なるようにそれぞれ設けられ、トップコンタクト構造になっている。ここで、第１半導体層１７ａに相当する第１半導体層１７ｂは、互いに離間するように規定された第１導体領域１７ｂａ及び第２導体領域１７ｂｂと、第１導体領域１７ｂａ及び第２導体領域１７ｂｂの間に規定された第１チャネル領域１７ｂｃとを備えている。このＴＦＴ層３０ａｃによれば、ＴＦＴ層３０ａにおける第１導電層１６ａ及び第２導電層１６ｂを省略することができるので、製造工程を簡略化することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ａによれば、窒化シリコン膜からなる第２層間絶縁膜２１には、第１半導体層１７ａの第１チャネル領域１７ａｃ全体に重なるように第２層間絶縁膜２１を貫通する貫通孔Ｍが形成されているので、第２層間絶縁膜２１の窒化シリコン膜から第１チャネル領域１７ａｃへの水素の拡散を抑制することができる。また、防湿性を有する第２層間絶縁膜２１が存在しない貫通孔Ｍから露出する第１層間絶縁膜２０の表面、及び貫通孔Ｍの周縁部の表面には、防湿性を有する金属被覆層２２ｅが一体に設けられているので、平坦化膜２３から第１チャネル領域１７ａｃへの水分の拡散を抑制することができる。これにより、第１ＴＦＴ９Ａにおいて、第１半導体層１７ａの第１チャネル領域１７ａｃへの水分及び水素の拡散が抑制されるので、水分及び水素の拡散によるデプレッションシフトを抑制することができる。さらに、水分及び水素の拡散によるデプレッションシフトが抑制されることにより、有機ＥＬ表示装置５０ａの製造歩留まり及び信頼性の低下を抑制することができる。
　《第２の実施形態》
　図１２～図１５は、本発明に係る表示装置の第２の実施形態を示している。ここで、図１２は、本実施形態の有機ＥＬ表示装置５０ｂの表示領域Ｄの断面図である。また、図１３、図１４及び図１５は、有機ＥＬ表示装置５０ｂの製造方法を示す第１、第２及び第３の断面図である。なお、以下の各実施形態において、図１～図１１と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記第１の実施形態では、金属被覆層２２ｅが第１端子電極２２ａ等と同一材料により同一層に設けられた有機ＥＬ表示装置５０ａを例示したが、本実施形態では、金属被覆層２４ｂが電源線２４ａと同一材料により同一層に設けられた有機ＥＬ表示装置５０ｂを例示する。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、例えば、矩形状に設けられた表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　また、有機ＥＬ表示装置５０ｂは、図１２に示すように、樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０ｂと、ＴＦＴ層３０ｂ上に設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０を覆うように設けられた封止膜４５とを備えている。
　ＴＦＴ層３０ｂは、図１２に示すように、樹脂基板層１０上に設けられたベースコート膜１１と、ベースコート膜１１上にサブ画素Ｐ毎に設けられた３つの第１ＴＦＴ９Ａ、４つの第２ＴＦＴ９Ｂ及び１つのキャパシタ９ｈ（図４参照）と、各第１ＴＦＴ９Ａ及び各第２ＴＦＴ９Ｂ及び各キャパシタ９ｈ上に順に設けられた第１平坦化膜２３及び第２平坦化膜２５とを備えている。ここで、ＴＦＴ層３０ｂには、上記第１の実施形態のＴＦＴ層３０ａと同様に、複数のゲート線１４ｇ、複数の発光制御線１４ｅ、複数のソース線２２ｆ及び複数の初期化信号線２２ｉが設けられている。また、ＴＦＴ層３０ｂでは、上記第１の実施形態のＴＦＴ層３０ａにおける電源線２２ｇの代わりに、図１２に示すように、第１平坦化膜２３及び第２平坦化膜２５の間に配線層として電源線２４ａが格子状に設けられている。ここで、ＴＦＴ層３０ｂでは、図１２に示すように、樹脂基板層１０上にベースコート膜１１、第２ゲート絶縁膜１３、第３層間絶縁膜１５、第１層間絶縁膜２０、第２層間絶縁膜２１、第１平坦化膜２３及び第２平坦化膜２５が順に積層されている。
　第１ＴＦＴ９Ａは、図１２に示すように、第３層間絶縁膜１５上に設けられた第１半導体層１７ｂと、第１半導体層１７ｂの第１チャネル領域１７ｂｃ上に設けられた第１ゲート絶縁膜１８ａと、第１ゲート絶縁膜１８ａ上に設けられた第１ゲート電極１９ａと、第１ゲート電極１９ａを覆うように設けられた第１層間絶縁膜２０と、第１層間絶縁膜２０上に設けられた第２層間絶縁膜２１と、第２層間絶縁膜２１上に互いに離間するように設けられた第１端子電極２２ａ及び第２端子電極２２ｂとを備えている。ここで、少なくとも第３層間絶縁膜１５及び第１ゲート絶縁膜１８ａの第１半導体層１７ｂ側は、例えば、酸化シリコン膜により構成されている。なお、本実施形態では、シングルゲート構造を有する第１ＴＦＴ９Ａを例示したが、第１ＴＦＴ９Ａは、上記第１の実施形態の第１の変形例のように、ダブルゲート構造を有していてもよい。また、本実施形態では、トップコンタクト構造を有する第１ＴＦＴ９Ａを例示したが、第１ＴＦＴ９Ａは、上記第１の実施形態のように、ボトムコンタクト構造を有していてもよい。
　第２層間絶縁膜２１には、図１２に示すように、第１チャネル領域１７ｂｃ全体に重なるように第２層間絶縁膜２１を貫通する第１貫通孔Ｍａが設けられている。
　第１平坦化膜２３は、表示領域Ｄにおいて、平坦な表面を有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ材料等により構成されている。ここで、第１平坦化膜２３には、図１２に示すように、第１チャネル領域１７ｂｃ全体に重なるように第１平坦化膜２３を貫通する第２貫通孔Ｍｂが設けられている。なお、第２貫通孔Ｍｂの周縁は、図１２に示すように、第１貫通孔Ｍａの周縁よりも外側に配置されている。そして、第１貫通孔Ｍａから露出する第１層間絶縁膜２０の表面、第１貫通孔Ｍａの周縁部の表面、及び第２貫通孔Ｍｂの周縁部の表面には、図１２に示すように、金属被覆層２４ｂが一体に設けられている。ここで、金属被覆層２４ｂは、電源線２４ａと同一材料により同一層に形成されている。また、金属被覆層２４ｂは、電気的にフローティングである。なお、金属被覆層２４ｂは、上記第１の実施形態の第２の変形例のように、第１ゲート電極１９ａと電気的に接続されていてもよい。
　第２平坦化膜２５は、表示領域Ｄにおいて、平坦な表面を有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ材料等により構成されている。また、第２平坦化膜２５は、図１２に示すように、第１平坦化膜２３上に設けられた電源線２４ａ及び金属被覆層２４ｂを覆うように設けられている。
　上記構成の有機ＥＬ表示装置５０ｂでは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。
　次に、本実施形態の有機ＥＬ表示装置５０ｂの製造方法について説明する。なお、有機ＥＬ表示装置５０ｂの製造方法は、ＴＦＴ層形成工程、有機ＥＬ素子層形成工程及び封止膜形成工程を備える。
　＜ＴＦＴ層形成工程＞
　まず、上記第１の実施形態の有機ＥＬ表示装置５０の製造方法のＴＦＴ層形成工程において、第３層間絶縁膜１５が形成された基板表面に、例えば、スパッタリング法により、ＩｎＧａＺｎＯ４等の酸化物半導体膜（厚さ３０ｎｍ程度）を成膜した後に、その酸化物半導体膜をパターニングすることにより、第１半導体層１７ｂ等を形成する。
　続いて、第１半導体層１７ｂ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ１００ｎｍ程度）等を成膜した後に、スパッタリング法により、モリブデン膜（厚さ２００ｎｍ程度）の単層膜、アルミニウム膜（厚さ３００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）を順に積層した積層膜、又はチタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ３００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）を順に積層した積層膜等の金属膜を成膜し、それらの積層膜をパターニングすることにより、第１ゲート絶縁膜１８ａ及び第１ゲート電極１９ａ等を形成する。
　さらに、第１ゲート電極１９ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ４００ｎｍ程度）及び窒化シリコン膜（厚さ２００ｎｍ程度）を順に成膜することにより、第１層間絶縁膜２０及び第２層間絶縁膜２１を形成する。
　その後、上記第１の実施形態のＴＦＴ層形成工程と同様に、第２ゲート絶縁膜１３、第３層間絶縁膜１５、第１層間絶縁膜２０及び第２層間絶縁膜２１を適宜パターニングすることにより、第１コンタクトホールＨａ、第２コンタクトホールＨｂ、第３コンタクトホールＨｃ、第４コンタクトホールＨｄ及び第１貫通孔Ｍａ等を形成する（図１３参照）。
　続いて、第２層間絶縁膜２１に第１貫通孔Ｍａ等が形成された基板表面に、例えば、スパッタリング法により、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ６００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜した後に、その金属積層膜をパターニングして、図１４に示すように、第１端子電極２２ａ、第２端子電極２２ｂ、第３端子電極２２ｃ、第４端子電極２２ｄ、ソース線２２ｆ及び初期化信号線２２ｉ等を形成する。
　さらに、第１端子電極２２ａ等が形成された基板表面に、例えば、スピンコート法やスリットコート法により、ポリイミド系の感光性樹脂膜（厚さ２μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、図１５に示すように、第２貫通孔Ｍｂを有する第１平坦化膜２３を形成する。
　その後、第１平坦化膜２３が形成された基板表面に、例えば、スパッタリング法により、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ６００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜した後に、その金属積層膜をパターニングして、電源線２４ａ及び金属被覆層２４ｂ等を形成する。
　最後に、電源線２４ａ等が形成された基板表面に、例えば、スピンコート法やスリットコート法により、ポリイミド系の感光性樹脂膜（厚さ２μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、第２平坦化膜２５を形成する。
　以上のようにして、ＴＦＴ層３０ｂを形成することができる。その後、上記第１の実施形態の有機ＥＬ表示装置５０ａの製造方法と同様に、有機ＥＬ素子層形成工程及び封止膜形成工程を行うことにより、本実施形態の有機ＥＬ表示装置５０ｂを製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ｂによれば、窒化シリコン膜からなる第２層間絶縁膜２１には、第１半導体層１７ｂの第１チャネル領域１７ｂｃ全体に重なるように第２層間絶縁膜２１を貫通する第１貫通孔Ｍａが形成されているので、第２層間絶縁膜２１の窒化シリコン膜から第１チャネル領域１７ｂｃへの水素の拡散を抑制することができる。また、防湿性を有する第２層間絶縁膜２１が存在しない第１貫通孔Ｍａから露出する第１層間絶縁膜２０の表面、第１貫通孔Ｍａの周縁部の表面、及び第２貫通孔Ｍｂの周縁部の表面には、防湿性を有する金属被覆層２４ｂが一体に設けられているので、第２平坦化膜２５から第１チャネル領域１７ｂｃへの水分の拡散を抑制することができる。これにより、第１ＴＦＴ９Ａにおいて、第１半導体層１７ｂの第１チャネル領域１７ｂｃへの水分及び水素の拡散が抑制されるので、水分及び水素の拡散によるデプレッションシフトを抑制することができる。さらに、水分及び水素の拡散によるデプレッションシフトが抑制されることにより、有機ＥＬ表示装置５０ｂの製造歩留まり及び信頼性の低下を抑制することができる。
　《第３の実施形態》
　図１６～図１９は、本発明に係る表示装置の第３の実施形態を示している。ここで、図１６は、本実施形態の有機ＥＬ表示装置５０ｃの表示領域Ｄの断面図である。また、図１７、図１８及び図１９は、有機ＥＬ表示装置５０ｃの製造方法を示す第１、第２及び第３の断面図である。
　上記第１の実施形態では、金属被覆層２２ｅが第１端子電極２２ａ等と同一材料により同一層に設けられた有機ＥＬ表示装置５０ａを例示したが、本実施形態では、金属被覆層３１ｂが第１電極３１ａと同一材料により同一層に設けられた有機ＥＬ表示装置５０ｃを例示する。
　有機ＥＬ表示装置５０ｃは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、例えば、矩形状に設けられた表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　また、有機ＥＬ表示装置５０ｃは、図１６に示すように、樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０ｃと、ＴＦＴ層３０ｃ上に設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０を覆うように設けられた封止膜４５とを備えている。
　ＴＦＴ層３０ｃは、図１６に示すように、樹脂基板層１０上に設けられたベースコート膜１１と、ベースコート膜１１上にサブ画素Ｐ毎に設けられた３つの第１ＴＦＴ９Ａ、４つの第２ＴＦＴ９Ｂ及び１つのキャパシタ９ｈ（図４参照）と、各第１ＴＦＴ９Ａ及び各第２ＴＦＴ９Ｂ及び各キャパシタ９ｈ上に順に設けられた第１平坦化膜２３及び第２平坦化膜２５とを備えている。ここで、ＴＦＴ層３０ｃには、上記第１の実施形態のＴＦＴ層３０ａと同様に、複数のゲート線１４ｇ、複数の発光制御線１４ｅ、複数のソース線２２ｆ及び複数の初期化信号線２２ｉが設けられている。また、ＴＦＴ層３０ｃでは、上記第１の実施形態のＴＦＴ層３０ａにおける電源線２２ｇの代わりに、図１６に示すように、第１平坦化膜２３及び第２平坦化膜２５の間に配線層として電源線２４ａが格子状に設けられている。ここで、ＴＦＴ層３０ｃでは、図１６に示すように、樹脂基板層１０上にベースコート膜１１、第２ゲート絶縁膜１３、第３層間絶縁膜１５、第１層間絶縁膜２０、第２層間絶縁膜２１、第１平坦化膜２３及び第２平坦化膜２５が順に積層されている。
　第１ＴＦＴ９Ａは、上記第２の実施形態と同様に、図１６に示すように、第３層間絶縁膜１５上に設けられた第１半導体層１７ｂと、第１半導体層１７ｂの第１チャネル領域１７ｂｃ上に設けられた第１ゲート絶縁膜１８ａと、第１ゲート絶縁膜１８ａ上に設けられた第１ゲート電極１９ａと、第１ゲート電極１９ａを覆うように設けられた第１層間絶縁膜２０と、第１層間絶縁膜２０上に設けられた第２層間絶縁膜２１と、第２層間絶縁膜２１上に互いに離間するように設けられた第１端子電極２２ａ及び第２端子電極２２ｂとを備えている。なお、本実施形態では、シングルゲート構造を有する第１ＴＦＴ９Ａを例示したが、第１ＴＦＴ９Ａは、上記第１の実施形態の第１の変形例のように、ダブルゲート構造を有していてもよい。また、本実施形態では、トップコンタクト構造を有する第１ＴＦＴ９Ａを例示したが、第１ＴＦＴ９Ａは、上記第１の実施形態のように、ボトムコンタクト構造を有していてもよい。
　第２層間絶縁膜２１には、図１６に示すように、第１チャネル領域１７ｂｃ全体に重なるように第２層間絶縁膜２１を貫通する第１貫通孔Ｍａが設けられている。
　第１平坦化膜２３は、表示領域Ｄにおいて、平坦な表面を有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ材料等により構成されている。ここで、第１平坦化膜２３には、図１６に示すように、第１チャネル領域１７ｂｃ全体に重なるように第１平坦化膜２３を貫通する第２貫通孔Ｍｂが設けられている。なお、第２貫通孔Ｍｂの周縁は、図１６に示すように、第１貫通孔Ｍａの周縁よりも外側に配置されている。
　第２平坦化膜２５は、表示領域Ｄにおいて、平坦な表面を有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ材料等により構成されている。ここで、第２平坦化膜２５には、図１６に示すように、第１チャネル領域１７ｂｃ全体に重なるように第２平坦化膜２５を貫通する第３貫通孔Ｍｃが設けられている。なお、第３貫通孔Ｍｃの周縁は、図１６に示すように、第２貫通孔Ｍｂの周縁よりも外側に配置されている。そして、第１貫通孔Ｍａから露出する第１層間絶縁膜２０の表面、第１貫通孔Ｍａの周縁部の表面、第２貫通孔Ｍｂの周縁部の表面、及び第３貫通孔Ｍｃの周縁部の表面には、図１６に示すように、金属被覆層３１ｂが一体に設けられている。ここで、金属被覆層３１ｂは、第１電極３１ａと同一材料により同一層に形成されている。また、金属被覆層３１ｂは、電気的にフローティングである。なお、金属被覆層３１ｂは、上記第１の実施形態の第２の変形例のように、第１ゲート電極１９ａと電気的に接続されていてもよい。
　上記構成の有機ＥＬ表示装置５０ｃでは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。
　次に、本実施形態の有機ＥＬ表示装置５０ｃの製造方法について説明する。なお、有機ＥＬ表示装置５０ｃの製造方法は、ＴＦＴ層形成工程、有機ＥＬ素子層形成工程及び封止膜形成工程を備える。
　＜ＴＦＴ層形成工程＞
　まず、上記第２の実施形態の有機ＥＬ表示装置５０の製造方法のＴＦＴ層形成工程と同様に、第２貫通孔Ｍｂを有する第１平坦化膜２３を形成する（図１７参照）。
　続いて、第１平坦化膜２３が形成された基板表面に、例えば、スパッタリング法により、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ６００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜した後に、その金属積層膜をパターニングして、図１８に示すように、電源線２４ａ等を形成する。
　最後に、電源線２４ａ等が形成された基板表面に、例えば、スピンコート法やスリットコート法により、ポリイミド系の感光性樹脂膜（厚さ２μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、図１９に示すように、第３貫通孔Ｍｃを有する第２平坦化膜２５を形成する。
　以上のようにして、ＴＦＴ層３０ｃを形成することができる。その後、上記第１の実施形態の有機ＥＬ表示装置５０ａの製造方法における有機ＥＬ素子層形成工程において、第１電極３１ａを形成する際に、金属被覆層３１ｂを形成し、上記第１の実施形態の有機ＥＬ表示装置５０ａの製造方法における封止膜形成工程を行うことにより、本実施形態の有機ＥＬ表示装置５０ｃを製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ｃによれば、窒化シリコン膜からなる第２層間絶縁膜２１には、第１半導体層１７ｂの第１チャネル領域１７ｂｃ全体に重なるように第２層間絶縁膜２１を貫通する第１貫通孔Ｍａが形成されているので、第２層間絶縁膜２１の窒化シリコン膜から第１チャネル領域１７ｂｃへの水素の拡散を抑制することができる。また、防湿性を有する第２層間絶縁膜２１が存在しない第１貫通孔Ｍａから露出する第１層間絶縁膜２０の表面、第１貫通孔Ｍａの周縁部の表面、第２貫通孔Ｍｂの周縁部の表面、及び第３貫通孔Ｍｃの周縁部の表面には、防湿性を有する金属被覆層３１ｂが一体に設けられているので、エッジカバー３２から第１チャネル領域１７ｂｃへの水分の拡散を抑制することができる。これにより、第１ＴＦＴ９Ａにおいて、第１半導体層１７ｂの第１チャネル領域１７ｂｃへの水分及び水素の拡散が抑制されるので、水分及び水素の拡散によるデプレッションシフトを抑制することができる。さらに、水分及び水素の拡散によるデプレッションシフトが抑制されることにより、有機ＥＬ表示装置５０ｃの製造歩留まり及び信頼性の低下を抑制することができる。
　《その他の実施形態》
　上記各実施形態では、サブ画素にポリシリコンからなる半導体層を有するＴＦＴ及び酸化物半導体からなる半導体層を有するＴＦＴが設けられたハイブリッド構造を有する有機ＥＬ表示装置を例示したが、本発明は、サブ画素にポリシリコンからなる半導体層を有するＴＦＴが設けられずに酸化物半導体からなる半導体層を有するＴＦＴが設けられた有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記各実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができ、例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｈａ　　　　第１コンタクトホール
Ｈｂ　　　　第２コンタクトホール
Ｈｃ　　　　第３コンタクトホール
Ｈｄ　　　　第４コンタクトホール
Ｍ　　　　　貫通孔
Ｍａ　　　　第１貫通孔
Ｐ　　　　　サブ画素
９ａ　　　　初期化用ＴＦＴ（第１薄膜トランジスタ）
９ｂ　　　　補償用ＴＦＴ（第１薄膜トランジスタ）
９ｃ　　　　書込用ＴＦＴ（第２薄膜トランジスタ）
９ｄ　　　　駆動用ＴＦＴ（第２薄膜トランジスタ）
９ｅ　　　　電源供給用ＴＦＴ（第２薄膜トランジスタ）
９ｆ　　　　発光制御用ＴＦＴ（第２薄膜トランジスタ）
９ｇ　　　　陽極放電用ＴＦＴ（第１薄膜トランジスタ）
９Ａ　　　　第１ＴＦＴ（第１薄膜トランジスタ）
９Ｂ　　　　第２ＴＦＴ（第２薄膜トランジスタ）
１０　　　　樹脂基板層（ベース基板層）
１２ａ　　　第２半導体層
１２ａａ　　第３導体領域
１２ａｂ　　第４導体領域
１３　　　　第２ゲート絶縁膜
１４ａ　　　第２ゲート電極
１４ｂ　　　下側ゲート電極
１５　　　　第３層間絶縁膜
１６ａ　　　第１導電層
１６ｂ　　　第２導電層
１７ａ，１７ｂ　　第１半導体層
１７ａａ，１７ｂａ　　第１導体領域
１７ａｂ，１７ｂｂ　　第２導体領域
１７ａｃ，１７ｂｃ　　第１チャネル領域
１８ａ　　　第１ゲート絶縁膜
１９ａ　　　第１ゲート電極
２０　　　　第１層間絶縁膜
２１　　　　第２層間絶縁膜
２２ａ　　　第１端子電極
２２ｂ　　　第２端子電極
２２ｃ　　　第３端子電極
２２ｄ　　　第４端子電極
２２ｅ，２２ｅｂ　　金属被覆層
２３　　　　平坦化膜、第１平坦化膜
２４ａ　　　電源線（配線層）
２４ｂ　　　金属被覆層
２５　　　　第２平坦化膜
３０ａ，３０ａａ，３０ａｂ，３０ａｃ，３０ｂ，３０ｃ　　ＴＦＴ層（薄膜トランジスタ層）
３１ａ　　　第１電極
３１ｂ　　　金属被覆層
３３　　　　有機ＥＬ層（有機エレクトロルミネッセンス層、発光機能層）
３４　　　　第２電極
４０　　　　有機ＥＬ素子層（発光素子層）
４５　　　　封止膜
５０ａ，５０ｂ，５０ｃ　　有機ＥＬ表示装置

Claims (12)

  1. 　ベース基板層と、
    　上記ベース基板層上に設けられた薄膜トランジスタ層とを備え、
    　上記薄膜トランジスタ層には、酸化物半導体により形成された第１半導体層を有する第１薄膜トランジスタがサブ画素毎に設けられ、
    　上記第１薄膜トランジスタは、互いに離間するように第１導体領域及び第２導体領域が規定されて該第１導体領域及び該第２導体領域の間に第１チャネル領域が規定された上記第１半導体層と、該第１半導体層上に設けられた第１ゲート絶縁膜と、該第１ゲート絶縁膜上に設けられ、上記第１導体領域及び上記第２導体領域の間の導通を制御する第１ゲート電極と、該第１ゲート電極を覆うように設けられた酸化シリコン膜からなる第１層間絶縁膜と、該第１層間絶縁膜上に設けられた窒化シリコン膜からなる第２層間絶縁膜と、該第２層間絶縁膜上に互いに離間するように設けられ、上記第１層間絶縁膜及び第２層間絶縁膜に形成された第１コンタクトホール及び第２コンタクトホールを介して、上記第１導体領域及び上記第２導体領域に電気的にそれぞれ接続された第１端子電極及び第２端子電極とを備え、
    　上記第２層間絶縁膜には、上記第１チャネル領域全体に重なるように該第２層間絶縁膜を貫通する貫通孔が形成され、
    　上記貫通孔から露出する上記第１層間絶縁膜、及び該貫通孔の周縁部の表面には、金属被覆層が一体に設けられていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記金属被覆層は、上記第１端子電極及び上記第２端子電極と同一材料により同一層に形成されていることを特徴とする表示装置。
  3. 　請求項１に記載された表示装置において、
    　上記薄膜トランジスタ層は、上記第１端子電極及び上記第２端子電極を覆うように設けられた第１平坦化膜と、該第１平坦化膜上に設けられた配線層と、該配線層を覆うように設けられた第２平坦化膜とを備え、
    　上記金属被覆層は、上記配線層と同一材料により同一層に形成されていることを特徴とする表示装置。
  4. 　請求項１に記載された表示装置において、
    　上記薄膜トランジスタ層上に設けられ、複数の上記サブ画素に対応して複数の第１電極、複数の発光機能層及び共通の第２電極が順に積層された発光素子層と、
    　上記発光素子層を覆うように設けられた封止膜とを備え、
    　上記金属被覆層は、上記各第１電極と同一材料により同一層に形成されていることを特徴とする表示装置。
  5. 　請求項１～４の何れか１つに記載された表示装置において、
    　上記金属被覆層は、上記第１ゲート電極と電気的に接続されていることを特徴とする表示装置。
  6. 　請求項１～４の何れか１つに記載された表示装置において、
    　上記金属被覆層は、電気的にフローティングであることを特徴とする表示装置。
  7. 　請求項１～６の何れか１つに記載された表示装置において、
    　上記第１チャネル領域の上記ベース基板層側には、上記第１導体領域及び上記第２導体領域の間の導通を制御する下側ゲート電極が第３層間絶縁膜を介して設けられていることを特徴とする表示装置。
  8. 　請求項１～７の何れか１つに記載された表示装置において、
    　上記第１導体領域及び上記第２導体領域の上記ベース基板層側には、該第１導体領域及び該第２導体領域に接するように第１導電層及び第２導電層がそれぞれ設けられ、
    　上記第１コンタクトホール及び上記第２コンタクトホールは、上記第１導電層及び上記第２導電層に重なるようにそれぞれ形成されていることを特徴とする表示装置。
  9. 　請求項１～７の何れか１つに記載された表示装置において、
    　上記第１コンタクトホール及び上記第２コンタクトホールは、上記第１導体領域及び上記第２導体領域に重なるようにそれぞれ形成されていることを特徴とする表示装置。
  10. 　請求項１～９の何れか１つに記載された表示装置において、
    　上記薄膜トランジスタ層には、上記第１薄膜トランジスタの他に、ポリシリコンにより形成された第２半導体層を有する第２薄膜トランジスタが上記サブ画素毎に設けられ、
    　上記第２薄膜トランジスタは、互いに離間するように第３導体領域及び第４導体領域が規定された上記第２半導体層と、上記第２半導体層上に設けられた第２ゲート絶縁膜と、該第２ゲート絶縁膜上に設けられ、上記第３導体領域及び上記第４導体領域の間の導通を制御する第２ゲート電極と、該第２ゲート電極を覆うように順に設けられた第３層間絶縁膜、上記第１層間絶縁膜及び上記第２層間絶縁膜と、該第２層間絶縁膜上に互いに離間するように設けられ、上記第２ゲート絶縁膜、上記第３層間絶縁膜、上記第１層間絶縁膜及び上記第２層間絶縁膜に形成された第３コンタクトホール及び第４コンタクトホールを介して、上記第３導体領域及び上記第４導体領域に電気的にそれぞれ接続された第３端子電極及び第４端子電極とを備えていることを特徴とする表示装置。
  11. 　請求項１０に記載された表示装置において、
    　上記第１半導体層は、上記第３層間絶縁膜上に設けられていることを特徴とする表示装置。
  12. 　請求項４に記載された表示装置において、
    　上記各発光機能層は、有機エレクトロルミネッセンス層であることを特徴とする表示装置。
PCT/JP2021/037610 2021-10-11 2021-10-11 表示装置 WO2023062695A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2021/037610 WO2023062695A1 (ja) 2021-10-11 2021-10-11 表示装置
CN202180100785.8A CN117651984A (zh) 2021-10-11 2021-10-11 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/037610 WO2023062695A1 (ja) 2021-10-11 2021-10-11 表示装置

Publications (1)

Publication Number Publication Date
WO2023062695A1 true WO2023062695A1 (ja) 2023-04-20

Family

ID=85988177

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/037610 WO2023062695A1 (ja) 2021-10-11 2021-10-11 表示装置

Country Status (2)

Country Link
CN (1) CN117651984A (ja)
WO (1) WO2023062695A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015118189A (ja) * 2013-12-17 2015-06-25 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
US20180090617A1 (en) * 2016-09-23 2018-03-29 Lg Display Co., Ltd. Flexible display
JP2019120897A (ja) * 2018-01-11 2019-07-22 株式会社ジャパンディスプレイ 表示装置
JP2019169660A (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
WO2020003625A1 (ja) * 2018-06-27 2020-01-02 三菱電機株式会社 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置
JP2020017558A (ja) * 2018-07-23 2020-01-30 株式会社ジャパンディスプレイ 表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015118189A (ja) * 2013-12-17 2015-06-25 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
US20180090617A1 (en) * 2016-09-23 2018-03-29 Lg Display Co., Ltd. Flexible display
JP2019120897A (ja) * 2018-01-11 2019-07-22 株式会社ジャパンディスプレイ 表示装置
JP2019169660A (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
WO2020003625A1 (ja) * 2018-06-27 2020-01-02 三菱電機株式会社 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置
JP2020017558A (ja) * 2018-07-23 2020-01-30 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
CN117651984A (zh) 2024-03-05

Similar Documents

Publication Publication Date Title
US11957015B2 (en) Display device
US11793041B2 (en) Display device having a slit passing through the second flattening film
WO2019186819A1 (ja) 表示装置及びその製造方法
WO2021161465A1 (ja) 表示装置
WO2021176508A1 (ja) 表示装置
WO2023062695A1 (ja) 表示装置
WO2023021623A1 (ja) 表示装置及びその製造方法
WO2023286168A1 (ja) 表示装置
WO2022215196A1 (ja) 表示装置
WO2023157293A1 (ja) 表示装置
WO2022230060A1 (ja) 表示装置
WO2023175794A1 (ja) 表示装置及びその製造方法
WO2023112328A1 (ja) 表示装置
WO2023062696A1 (ja) 表示装置
WO2023013039A1 (ja) 表示装置及びその製造方法
WO2023100365A1 (ja) 表示装置
WO2023105569A1 (ja) 表示装置
US20240040836A1 (en) Display device and method for manufacturing same
WO2022208742A1 (ja) 表示装置
WO2023238297A1 (ja) 表示装置
US20230329038A1 (en) Display device and method for manufacturing same
WO2023127165A1 (ja) 表示装置
WO2024013808A1 (ja) 表示装置
US20240147789A1 (en) Display device
WO2023126995A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21960554

Country of ref document: EP

Kind code of ref document: A1