WO2022230060A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2022230060A1
WO2022230060A1 PCT/JP2021/016828 JP2021016828W WO2022230060A1 WO 2022230060 A1 WO2022230060 A1 WO 2022230060A1 JP 2021016828 W JP2021016828 W JP 2021016828W WO 2022230060 A1 WO2022230060 A1 WO 2022230060A1
Authority
WO
WIPO (PCT)
Prior art keywords
tft
display device
layer
organic
electrode
Prior art date
Application number
PCT/JP2021/016828
Other languages
English (en)
French (fr)
Inventor
達 岡部
庄治 岡崎
信介 齋田
伸治 市川
博己 谷山
英二 藤本
Original Assignee
シャープディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープディスプレイテクノロジー株式会社 filed Critical シャープディスプレイテクノロジー株式会社
Priority to US18/280,942 priority Critical patent/US20240147789A1/en
Priority to PCT/JP2021/016828 priority patent/WO2022230060A1/ja
Priority to CN202180095405.6A priority patent/CN117044395A/zh
Publication of WO2022230060A1 publication Critical patent/WO2022230060A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80515Anodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/04Sealing arrangements, e.g. against humidity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • H10K59/8731Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

ベース基板層(10)上に設けられ、表示領域(D)を構成する複数のサブ画素の各サブ画素にTFT(9d,9f,9g)が配置され、TFT(9d,9f,9g)上に平坦化膜(22a)が積層されたTFT層(30a)と、TFT層(30a)上に設けられ、複数のサブ画素に対応して複数の第1電極(31a)、共通のエッジカバー(32a)、複数の発光機能層(33)及び共通の第2電極(34)が順に積層された発光素子層(40a)とを備え、各第1電極(31a)の周縁部は、対応するTFT(9d,9f,9g)を平面視で囲むと共にベース基板層(10)側に突出するように設けられている。

Description

表示装置
 本発明は、表示装置に関するものである。
 有機エレクトロルミネッセンス(electroluminescence、以下「EL」とも称する)素子を用いた自発光型の有機EL表示装置は、液晶表示装置に代わる表示装置として注目されている。
 例えば、特許文献1には、ガラス基板上にゲート絶縁膜、パッシベーション膜、オーバーコート膜、陽極膜、有機膜及び陰極膜が順に積層された有機EL表示装置が開示されている。
国際公開第2017/045133号パンフレット
 ところで、有機EL表示装置では、画像の最小単位であるサブ画素毎に複数の薄膜トランジスタ(thin film transistor、以下「TFT」とも称する)が設けられている。ここで、TFTを構成する半導体層としては、例えば、移動度が高いポリシリコンからなる半導体層、リーク電流の小さいIn-Ga-Zn-O等の酸化物半導体からなる半導体層等がよく知られている。そして、有機EL表示装置では、近年、ポリシリコンを用いたTFTと、酸化物半導体を用いたTFTとが各サブ画素に設けられたハイブリッド構造を有するものが提案されているものの、酸化物半導体を用いたTFTは、ポリシリコンを用いたTFTよりも光に弱いという性質を有しているので、改善の余地がある。
 本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、TFTへの光入射を抑制することにある。
 上記目的を達成するために、本発明に係る表示装置は、ベース基板層と、上記ベース基板層上に設けられ、表示領域を構成する複数のサブ画素の各サブ画素に薄膜トランジスタが配置され、該薄膜トランジスタ上に平坦化膜が積層された薄膜トランジスタ層と、上記薄膜トランジスタ層上に設けられ、上記複数のサブ画素に対応して複数の第1電極、共通のエッジカバー、複数の発光機能層及び共通の第2電極が順に積層された発光素子層とを備えた表示装置であって、上記各第1電極の周縁部は、対応する上記薄膜トランジスタを平面視で囲むと共に上記ベース基板層側に突出するように設けられていることを特徴とする。
 本発明によれば、TFTへの光入射を抑制することができる。
図1は、本発明の第1の実施形態に係る有機EL表示装置の概略構成を示す平面図である。 図2は、本発明の第1の実施形態に係る有機EL表示装置の表示領域の平面図である。 図3は、本発明の第1の実施形態に係る有機EL表示装置の表示領域の断面図である。 図4は、本発明の第1の実施形態に係る有機EL表示装置の画素回路を示す等価回路図である。 図5は、本発明の第1の実施形態に係る有機EL表示装置を構成する有機EL層を示す断面図である。 図6は、本発明の第2の実施形態に係る有機EL表示装置の表示領域の断面図であり、図3に相当する図である。 図7は、本発明の第3の実施形態に係る有機EL表示装置の表示領域の断面図であり、図3に相当する図である。
 以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
 《第1の実施形態》
 図1~図5は、本発明に係る表示装置の第1の実施形態を示している。なお、以下の各実施形態では、発光素子層を備えた表示装置として、有機EL素子層を備えた有機EL表示装置を例示する。ここで、図1は、本実施形態の有機EL表示装置50aの概略構成を示す平面図である。また、図2及び図3は、有機EL表示装置50aの表示領域Dの平面図及び断面図である。また、図4は、有機EL表示装置50aの画素回路を示す等価回路図である。また、図5は、有機EL表示装置50aを構成する有機EL層33を示す断面図である。
 有機EL表示装置50aは、図1に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Dと、表示領域Dの周囲に枠状に設けられた額縁領域Fとを備えている。なお、本実施形態では、矩形状の表示領域Dを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれている。
 表示領域Dには、図2に示すように、複数のサブ画素Pがマトリクス状に配列されている。また、表示領域Dでは、図2に示すように、例えば、赤色の表示を行うための赤色発光領域Erを有するサブ画素P、緑色の表示を行うための緑色発光領域Egを有するサブ画素P、及び青色の表示を行うための青色発光領域Ebを有するサブ画素Pが互いに隣り合うように設けられている。なお、表示領域Dでは、例えば、赤色発光領域Er、緑色発光領域Eg及び青色発光領域Ebを有する隣り合う3つのサブ画素Pにより、1つの画素が構成されている。
 額縁領域Fの図1中の下端部には、端子部Tが一方向(図中のX方向)に延びるように設けられている。また、額縁領域Fにおいて、図1に示すように、表示領域D及び端子部Tの間には、図中のX方向を折り曲げの軸として、例えば、180°に(U字状に)折り曲げ可能な折り曲げ部Bが一方向(図中のX方向)に延びるように設けられている。また、額縁領域Fにおいて、後述する平坦化膜22aには、図1に示すように、平面視で略C状のトレンチGが平坦化膜22aを貫通するように設けられている。ここで、トレンチGは、図1に示すように、平面視で端子部T側が開口するように略C字状に設けられている。
 また、有機EL表示装置50aは、図3に示すように、ベース基板層として設けられた樹脂基板層10と、樹脂基板層10上に設けられたTFT層30aと、TFT層30a上に発光素子層として設けられた有機EL素子層40aと、有機EL素子層40aを覆うように設けられた封止膜45とを備えている。
 樹脂基板層10は、例えば、ポリイミド樹脂等により構成されている。
 TFT層30aは、図3に示すように、樹脂基板層10上に設けられたベースコート膜11と、ベースコート膜11上に各サブ画素Pに配置された初期化TFT9a(図4参照)、補償用TFT9b(図4参照)、書込用TFT9c(図4参照)、駆動用TFT9d、電源供給用TFT9e(図4参照)、発光制御用TFT9f、陽極放電用TFT9g及びキャパシタ9hと、各TFT9a~9g及びキャパシタ9h上に積層された平坦化膜22aとを備えている。ここで、TFT層30aには、図2に示すように、図中のX方向に互いに平行に延びるように複数のゲート線14gが設けられている。また、TFT層30aには、図2に示すように、図中のX方向に互いに平行に延びるように複数の発光制御線14eが設けられている。また、TFT層30aには、図2に示すように、図中のX方向に互いに平行に延びるように複数の第2初期化電源線19iが設けられている。なお、各発光制御線14eは、図2に示すように、各ゲート線14g及び各第2初期化電源線19iと隣り合うように設けられている。また、TFT層30aには、図2に示すように、図中のY方向に互いに平行に延びるように複数のソース線21hが設けられている。また、TFT層30aには、図2に示すように、図中のY方向に互いに平行に延びるように複数の電源線21iが設けられている。なお、各電源線21iは、図2に示すように、各ソース線21hと隣り合うように設けられている。
 書込用TFT9c、駆動用TFT9d、電源供給用TFT9e及び発光制御用TFT9fは、例えば、LTPS(low temperature polysilicon)等のポリシリコンにより形成された第1半導体層を有する第1TFTとして設けられ、ゲート電極、第1端子電極及び第2端子電極を備えている。また、初期化TFT9a、補償用TFT9b及び陽極放電用TFT9gは、例えば、In-Ga-Zn-O系等の酸化物半導体により形成された第2半導体層を有する第2TFTとして設けられ、ゲート電極、第3端子電極及び第4端子電極を備えている。ここで、In-Ga-Zn-O系の酸化物半導体は、In(インジウム)、Ga(ガリウム)、Zn(亜鉛)の三元系酸化物であって、In、Ga及びZnの割合(組成比)は特に限定されない。また、In-Ga-Zn-O系の半導体は、アモルファスでもよいし、結晶質でもよい。なお、結晶質In-Ga-Zn-O系の半導体としては、c軸が層面に概ね垂直に配向した結晶質In-Ga-Zn-O系の半導体が好ましい。また、In-Ga-Zn-O系の半導体の代わりに、他の酸化物半導体を含んでいてもよい。他の酸化物半導体としては、例えば、In-Sn-Zn-O系半導体(例えば、In-SnO-ZnO;InSnZnO)を含んでもよい。ここで、In-Sn-Zn-O系半導体は、In(インジウム)、Sn(スズ)及びZn(亜鉛)の三元系酸化物である。また、他の酸化物半導体としては、In-Al-Zn-O系半導体、In-Al-Sn-Zn-O系半導体、Zn-O系半導体、In-Zn-O系半導体、Zn-Ti-O系半導体、Cd-Ge-O系半導体、Cd-Pb-O系半導体、CdO(酸化カドミウム)、Mg-Zn-O系半導体、In-Ga-Sn-O系半導体、In-Ga-O系半導体、Zr-In-Zn-O系半導体、Hf-In-Zn-O系半導体、Al-Ga-Zn-O系半導体、Ga-Zn-O系半導体、In-Ga-Zn-Sn-O系半導体、InGaO(ZnO)、酸化マグネシウム亜鉛(MgZn1-xO)、酸化カドミウム亜鉛(CdZn1-xO)等を含んでいてもよい。なお、Zn-O系半導体としては、1族元素、13族元素、14族元素、15族元素、17族元素等のうち1種又は複数種の不純物元素が添加されたZnOの非晶質(アモルファス)状態のもの、多結晶状態のもの、非晶質状態と多結晶状態が混在する微結晶状態のもの、又は何も不純物元素が添加されていないものを用いることができる。
 初期化TFT9aは、図4に示すように、各サブ画素Pにおいて、そのゲート電極が前段(n-1段)のゲート線14g(n-1)に電気的に接続され、その第3端子電極が後述するキャパシタ9hの下部導電層16c及び駆動用TFT9dのゲート電極に電気的に接続され、その第4端子電極が電源線21iに電気的に接続されている。なお、図4の等価回路図では、第1TFT(書込用TFT9c、駆動用TFT9d、電源供給用TFT9e及び発光制御用TFT9f)の第1端子電極及び第2端子電極を丸数字の1及び2で示し、第2TFT(初期化TFT9a、補償用TFT9b及び陽極放電用TFT9g)の第3端子電極及び第4端子電極を丸数字の3及び4で示している。また、図4の等価回路図では、n行m列目のサブ画素Pの画素回路を示しているが、(n-1)行m列目のサブ画素Pの画素回路の一部も含んでいる。また、図4の等価回路図では、高電源電圧ELVDDを供給する電源線21iが第1初期化電源線を兼ねているが、電源線21i及び第1初期化電源線は、別々に設けられていてもよい。また、第2初期化電源線20iには、低電源電圧ELVSSと同じ電圧を入力するが、これに限定されることなく、低電源電圧ELVSSと異なる電圧で有機EL素子35が消灯するような電圧を入力してもよい。
 補償用TFT9bは、図4に示すように、各サブ画素Pにおいて、そのゲート電極が自段(n段)のゲート線14g(n)に電気的に接続され、その第3端子電極が駆動用TFT9dのゲート電極に電気的に接続され、その第4端子電極が駆動用TFT9dの第1端子電極に電気的に接続されている。
 書込用TFT9cは、図4に示すように、各サブ画素Pにおいて、そのゲート電極が自段(n段)のゲート線14g(n)に電気的に接続され、その第1端子電極が対応するソース線21hに電気的に接続され、その第2端子電極が駆動用TFT9dの第2端子電極に電気的に接続されている。
 駆動用TFT9dは、図4に示すように、各サブ画素Pにおいて、そのゲート電極14b(図3参照)が初期化用TFT9a及び補償用TFT9bの各第3端子電極に電気的に接続され、その第1端子電極21e(図3参照)が補償用TFT9bの第4端子電極及び電源供給用TFT9eの各第2端子電極に電気的に接続され、その第2端子電極21g(図3参照)が書込用TFT9cの第2端子電極及び発光制御用TFT9fの第1端子電極に電気的に接続されている。ここで、駆動用TFT9dは、有機EL素子35の電流を制御するように構成されている。また、駆動用TFT9dは、図3に示すように、ベースコート膜11上に設けられた第1半導体層12bと、第1半導体層12b上に設けられた第1ゲート絶縁膜13と、第1ゲート絶縁膜13上に設けられたゲート電極14bと、ゲート電極14bを覆うように設けられた第1層間絶縁膜15及び第2層間絶縁膜20と、第2層間絶縁膜20上に互いに離間するように設けられた第1端子電極21e及び第2端子電極21gとを備えている。ここで、第1半導体層12bは、互いに離間するように設けられた第1導体領域及び第2導体領域と、第1導体領域及び第2導体領域の間に規定された第1チャネル領域とを備えている。そして、第1端子電極21e及び第2端子電極21gは、図3に示すように、第1ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜20の積層膜に形成された2つのコンタクトホールを介して第1半導体層12bの第1導体領域及び第2導体領域に電気的にそれぞれ接続されている。
 電源供給用TFT9eは、図4に示すように、各サブ画素Pにおいて、そのゲート電極が自段(n段)の発光制御線14eに電気的に接続され、その第1端子電極が電源線21iに電気的に接続され、その第2端子電極が駆動用TFT9dの第1端子電極に電気的に接続されている。
 発光制御用TFT9fは、図4に示すように、各サブ画素Pにおいて、そのゲート電極14a(図3参照)が自段(n段)の発光制御線14eに電気的に接続され、その第1端子電極21a(図3参照)が駆動用TFT9dの第2端子電極に電気的に接続され、その第2端子電極21c(図3参照)が後述する有機EL素子35の第1電極31aに電気的に接続されている。また、発光制御用TFT9fは、図3に示すように、ベースコート膜11上に設けられた第1半導体層12aと、第1半導体層12a上に設けられた第1ゲート絶縁膜13と、第1ゲート絶縁膜13上に設けられたゲート電極14aと、ゲート電極14aを覆うように設けられた第1層間絶縁膜15及び第2層間絶縁膜20と、第2層間絶縁膜20上に互いに離間するように設けられた第1端子電極21a及び第2端子電極21b(21c)とを備えている。ここで、第1半導体層12aは、互いに離間するように設けられた第1導体領域及び第2導体領域と、第1導体領域及び第2導体領域の間に規定された第1チャネル領域とを備えている。そして、第1端子電極21a及び第2端子電極21bは、図3に示すように、第1ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜20の積層膜に形成された2つのコンタクトホールを介して第1半導体層12aの第1導体領域及び第2導体領域に電気的にそれぞれ接続されている。また、第2端子電極21cは、図3に示すように、第1ゲート絶縁膜13及び第1層間絶縁膜15の積層膜に形成されたコンタクトホール、中継電極16a、第2層間絶縁膜20に形成されたコンタクトホールを介して第1半導体層12aの第2導体領域に電気的に接続されている。
 陽極放電用TFT9gは、図4に示すように、各サブ画素Pにおいて、そのゲート電極19a(図3参照)が自段(n段)のゲート線14g(n)に電気的に接続され、その第3端子電極21c(図3参照)が有機EL素子35の第1電極31aに電気的に接続され、その第4端子電極21d(図3参照)が第2初期化電源線19iに電気的に接続されている。なお、陽極放電用TFT9gの第3端子電極21cは、発光制御用TFT9fの第2端子電極21cと共用化されている。また、陽極放電用TFT9gは、図3に示すように、第1層間絶縁膜15上に設けられた第2半導体層17aと、第2半導体層17a上に設けられた第2ゲート絶縁膜18aと、第2ゲート絶縁膜18a上に設けられたゲート電極19aと、ゲート電極19aを覆うように設けられた第2層間絶縁膜20と、第2層間絶縁膜20上に互いに離間するように設けられた第3端子電極21c及び第4端子電極21dとを備えている。ここで、第2半導体層17aは、互いに離間するように設けられた第3導体領域及び第4導体領域と、第3導体領域及び第4導体領域の間に設けられた第2チャネル領域とを備えている。そして、第3端子電極21cは、図3に示すように、第2層間絶縁膜20に形成されたコンタクトホール及び中継電極16aを介して第2半導体層17aの第3導体領域に電気的に接続されている。また、第4端子電極21dは、図3に示すように、第2層間絶縁膜20に形成されたコンタクトホール及び中継電極16bを介して第2半導体層17aの第4導体領域に電気的に接続されている。
 なお、本実施形態では、ポリシリコンにより形成された第1半導体層を有する第1TFTとして、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e及び発光制御用TFT9fが設けられ、酸化物半導体により形成された第2半導体層を有する第2TFTとして、初期化TFT9a、補償用TFT9b及び陽極放電用TFT9gが設けられた画素回路を例示したが、画素回路の全てのTFT、すなわち、初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gを酸化物半導体により形成された半導体層を有するTFTで構成してもよい。
 キャパシタ9hは、図4に示すように、各サブ画素Pにおいて、その下部導電層16c(図3参照)が駆動用TFT9dのゲート電極14b(図3参照)、初期化用TFT9a及び補償用TFT9bの各第3端子電極に電気的に接続され、その上部導電層19b(図3参照)が中継層21fを介して陽極放電用TFT9gの第3端子電極、発光制御用TFT9fの第2端子電極及び有機EL素子35の第1電極31aに電気的に接続されている。また、キャパシタ9hは、図3に示すように、中継電極16a及び16bと同一材料により同一層に形成された下部導電層16cと、下部導電層16c上に設けられた第2ゲート絶縁膜18bと、第2ゲート絶縁膜18b上に設けられ、ゲート電極19aと同一材料により同一層に形成された上部導電層19bとを備えている。
 平坦化膜22aは、複数のサブ画素Pに共通して設けられ、図3に示すように、各サブ画素Pにおいて、有機EL素子層40a側に平坦に突出する平坦部Lを有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のSOG(spin on glass)材料等の有機絶縁膜により構成されている。
 有機EL素子層40aは、複数のサブ画素Pに対応して順に積層された複数の第1電極31a、共通のエッジカバー32a、複数の有機EL層33、共通の第2電極34を備えている。ここで、各サブ画素Pにおいて、第1電極31a、有機EL層33及び第2電極34は、有機EL素子35(図4参照)を構成している。
 第1電極31aは、平坦化膜22aに形成されたコンタクトホールを介して、各サブ画素Pの発光制御用TFT9fの第2端子電極21cに電気的に接続されている。また、第1電極31aの周縁部は、図3に示すように、各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gの第1又は第2半導体層を平面視で囲むと共に、樹脂基板層10側に1μm程度突出するように平坦化膜22aの平坦部Lの側面に沿って設けられている。また、第1電極31aは、図3に示すように、(右90°回転した)E字状の断面を有している。また、第1電極31aは、有機EL層33にホール(正孔)を注入する機能を有している。また、第1電極31aは、有機EL層33への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第1電極31aを構成する材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、コバルト(Co)、ニッケル(Ni)、タングステン(W)、金(Au)、チタン(Ti)、ルテニウム(Ru)、マンガン(Mn)、インジウム(In)、イッテルビウム(Yb)、フッ化リチウム(LiF)、白金(Pt)、パラジウム(Pd)、モリブデン(Mo)、イリジウム(Ir)、スズ(Sn)等の金属材料が挙げられる。また、第1電極31aを構成する材料は、例えば、アスタチン(At)/酸化アスタチン(AtO)等の合金であっても構わない。さらに、第1電極31aを構成する材料は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)のような導電性酸化物等であってもよい。また、第1電極31aは、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物(ITO)やインジウム亜鉛酸化物(IZO)等が挙げられる。また、第1電極31aの膜厚は、例えば、160nm程度であり、150nm以上300nm以下であることが好ましい。
 エッジカバー32aは、全てのサブ画素Pに共通して格子状に設けられ、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のSOG材料等により構成されている。また、エッジカバー32aは、図3に示すように、各第1電極31aの周縁部を覆うように設けられている。
 有機EL層33は、発光機能層として設けられ、図5に示すように、第1電極31a上に順に積層された正孔注入層1、正孔輸送層2、発光層3、電子輸送層4及び電子注入層5を備えている。
 正孔注入層1は、陽極バッファ層とも呼ばれ、第1電極31aと有機EL層33とのエネルギーレベルを近づけ、第1電極31aから有機EL層33への正孔注入効率を改善する機能を有している。ここで、正孔注入層1を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
 正孔輸送層2は、第1電極31aから有機EL層33への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層2を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ-p-フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
 発光層3は、第1電極31a及び第2電極34による電圧印加の際に、第1電極31a及び第2電極34から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層3は、発光効率が高い材料により形成されている。そして、発光層3を構成する材料としては、例えば、金属オキシノイド化合物[8-ヒドロキシキノリン金属錯体]、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンゾチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ-p-フェニレンビニレン、ポリシラン等が挙げられる。
 電子輸送層4は、電子を発光層3まで効率良く移動させる機能を有している。ここで、電子輸送層4を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
 電子注入層5は、第2電極34と有機EL層33とのエネルギーレベルを近づけ、第2電極34から有機EL層33へ電子が注入される効率を向上させる機能を有し、この機能により、有機EL素子35の駆動電圧を下げることができる。なお、電子注入層5は、陰極バッファ層とも呼ばれる。ここで、電子注入層5を構成する材料としては、例えば、フッ化リチウム(LiF)、フッ化マグネシウム(MgF)、フッ化カルシウム(CaF)、フッ化ストロンチウム(SrF)、フッ化バリウム(BaF)のような無機アルカリ化合物、酸化アルミニウム(Al)、酸化ストロンチウム(SrO)等が挙げられる。
 第2電極34は、図3に示すように、各有機EL層33及びエッジカバー32aを覆うように全てのサブ画素Pに共通して設けられている。また、第2電極34は、有機EL層33に電子を注入する機能を有している。また、第2電極34は、有機EL層33への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第2電極34を構成する材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、カルシウム(Ca)、チタン(Ti)、イットリウム(Y)、ナトリウム(Na)、マンガン(Mn)、インジウム(In)、マグネシウム(Mg)、リチウム(Li)、イッテルビウム(Yb)、フッ化リチウム(LiF)等が挙げられる。また、第2電極34は、例えば、マグネシウム(Mg)/銅(Cu)、マグネシウム(Mg)/銀(Ag)、ナトリウム(Na)/カリウム(K)、アスタチン(At)/酸化アスタチン(AtO)、リチウム(Li)/アルミニウム(Al)、リチウム(Li)/カルシウム(Ca)/アルミニウム(Al)、フッ化リチウム(LiF)/カルシウム(Ca)/アルミニウム(Al)等の合金により形成されていてもよい。また、第2電極34は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)等の導電性酸化物により形成されていてもよい。また、第2電極34は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム(Mg)、リチウム(Li)、フッ化リチウム(LiF)、マグネシウム(Mg)/銅(Cu)、マグネシウム(Mg)/銀(Ag)、ナトリウム(Na)/カリウム(K)、リチウム(Li)/アルミニウム(Al)、リチウム(Li)/カルシウム(Ca)/アルミニウム(Al)、フッ化リチウム(LiF)/カルシウム(Ca)/アルミニウム(Al)等が挙げられる。
 封止膜45は、図3に示すように、第2電極34を覆うように設けられ、第2電極34上に順に積層された第1無機封止膜41、有機封止膜42及び第2無機封止膜43を備え、有機EL素子35の有機EL層33を水分や酸素等から保護する機能を有している。ここで、第1無機封止膜41及び第2無機封止膜43は、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜により構成されている。また、有機封止膜42は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機樹脂材料により構成されている。
 また、有機EL表示装置50aは、図1に示すように、額縁領域Fにおいて、表示領域Dを囲むようにトレンチGの外側に枠状に設けられた第1外側堰き止め壁Waと、第1外側堰き止め壁Waの周囲に枠状に設けられた第2外側堰き止め壁Wbとを備えている。ここで、第1外側堰き止め壁Wa及び第2外側堰き止め壁Wbは、例えば、平坦化膜22aと同一材料により同一層に形成された下側樹脂層と、その下側樹脂層上に設けられ、エッジカバー32aと同一材料により同一層に形成された上側樹脂層とをそれぞれ備えている。なお、第1堰き止め壁Waは、封止膜45の有機封止膜42の外周端部に重なるように設けられ、有機封止膜42となるインクの拡がりを抑制するように構成されている。
 また、有機EL表示装置50aは、図1に示すように、額縁領域Fにおいて、トレンチGの内側に枠状に設けられてトレンチGの開口した部分の両端部が端子部Tに延びる第1額縁配線21jを備えている。ここで、第1額縁配線21jは、額縁領域Fの表示領域D側で電源線21iに接続され、端子部Tで高電源電圧(ELVDD)が入力されるように構成されている。
 また、有機EL表示装置50aは、図1に示すように、額縁領域Fにおいて、トレンチGの外側に略C状に設けられて両端部が端子部Tに延びる第2額縁配線21kを備えている。ここで、第2額縁配線21kは、額縁領域Fの表示領域D側で第2電極34に電気的に接続され、端子部Tで低電源電圧(ELVSS)が入力されるように構成されている。
 上記構成の有機EL表示装置50aでは、各サブ画素Pにおいて、まず、発光制御線14eが選択されて非活性状態とされると、有機EL素子35が非発光状態となる。その非発光状態で、前段のゲート線14g(n-1)が選択され、そのゲート線14g(n-1)を介してゲート信号が初期化用TFT9aに入力されることにより、初期化用TFT9aがオン状態となり、電源線21iの高電源電圧ELVDDがキャパシタ9hに印加されると共に、駆動用TFT9dがオン状態となる。これにより、キャパシタ9hの電荷が放電されて、駆動用TFT9dのゲート電極にかかる電圧が初期化される。次に、自段のゲート線14(n)が選択されて活性状態とされることにより、補償用TFT9b及び書込用TFT9cがオン状態となり、対応するソース線21hを介して伝達されるソース信号に対応する所定の電圧がダイオード接続状態の駆動用TFT9dを介してキャパシタ9hに書き込まれると共に、陽極放電用TFT9gがオン状態となり、第2初期化電源線19iを介して初期化信号が有機EL素子35の第1電極31aに印加されて第1電極31aに蓄積した電荷がリセットされる。その後、発光制御線14eが選択されて、電源供給用TFT9e及び発光制御用TFT9fがオン状態となり、駆動用TFT9dのゲート電極にかかる電圧に応じた駆動電流が電源線21iから有機EL素子35に供給される。このようにして、有機EL表示装置50aでは、各サブ画素Pにおいて、有機EL素子35が駆動電流に応じた輝度で発光して、画像表示が行われる。また、有機EL表示装置50aでは、表示領域Dの各画素Pにおいて、第1電極31aの周縁部が各TFT9a~9gを平面視で囲むと共に樹脂基板層10側に突出するように設けられているので、有機EL素子35で発光した光や外部から入射する光等の迷光が第1電極31aの周縁部で遮断され、各TFT9a~9gに迷光が入射し難い構造になっている。
 次に、本実施形態の有機EL表示装置50aの製造方法について説明する。ここで、本実施形態の有機EL表示装置50aの製造方法は、TFT層形成工程、有機EL素子層形成工程及び封止膜形成工程を備える。
 <TFT層形成工程>
 まず、例えば、ガラス基板上に形成した樹脂基板層10上に、例えば、プラズマCVD(Chemical Vapor Deposition)法により、酸化シリコン膜(厚さ250nm程度)及び窒化シリコン膜(厚さ100nm程度)を順に成膜することにより、ベースコート膜11を形成する。
 続いて、ベースコート膜11が形成された基板表面に、プラズマCVD法により、例えば、アモルファスシリコン膜(厚さ50nm程度)を成膜し、そのアモルファスシリコン膜をレーザーアニール等により結晶化してポリシリコン膜を形成した後に、そのポリシリコン膜をパターニングして、第1半導体層12a等を形成する。
 さらに、第1半導体層12a等が形成された基板表面に、例えば、プラズマCVD法により、酸化シリコン膜(100nm程度)を成膜して第1ゲート絶縁膜13を形成した後に、例えば、スパッタリング法により、モリブデン膜(厚さ100nm程度)等の金属膜を成膜した後に、その金属膜をパターニングして、ゲート電極14a等を形成する。
 その後、ゲート電極14a等が形成された基板表面に、例えば、プラズマCVD法により、酸化シリコン膜(100nm程度)を成膜して第1層間絶縁膜15を形成した後に、例えば、スパッタリング法により、モリブデン膜(厚さ100nm程度)等の金属膜を成膜した後に、その金属膜をパターニングして、中継電極16a等を形成する。
 続いて、中継電極16a等が形成された基板表面に、例えば、スパッタリング法により、InGaZnO等の半導体膜(厚さ30nm程度)を成膜してアニール処理した後に、その半導体膜をパターニングして、第2半導体層17aを形成する。
 さらに、第2半導体層17aが形成された基板表面に、例えば、プラズマCVD法により、酸化シリコン膜(厚さ300nm程度)を成膜した後に、スパッタリング法により、モリブデン膜(厚さ100nm程度)等の金属膜を成膜し、それらの積層膜をパターニングすることにより、第2ゲート絶縁膜18a及びゲート電極19a等を形成する。
 その後、第2ゲート絶縁膜18a及びゲート電極19a等が形成された基板表面に、例えば、プラズマCVD法により、酸化シリコン膜(150nm程度)を成膜することにより、第2層間絶縁膜20を形成する。
 続いて、第1ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜20に適宜コンタクトホールを形成した後に、例えば、スパッタリング法により、チタン膜(厚さ50nm程度)、アルミニウム膜(厚さ400nm程度)及びチタン膜(厚さ50nm程度)等を順に成膜して金属積層膜を形成した後に、その金属積層膜をパターニングして、第1端子電極21a及び第2端子電極21b等を形成する。
 さらに、第1端子電極21a及び第2端子電極21b等が形成された基板表面に、例えば、スリットコート法等により、ポリイミド系の感光性樹脂膜(厚さ2μm程度)を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、平坦部Lを有する平坦化膜22aを形成する。なお、平坦部Lは、露光する際に、例えば、ハーフトーンマスクやグレートーンマスク等を用いて、半分程度の露光量で露光することにより、形成される。
 以上のようにして、TFT層30aを形成することができる。
 <有機EL素子層形成工程>
 上記TFT層形成工程で形成されたTFT層30aの平坦化膜22a上に、周知の方法を用いて、第1電極31a、エッジカバー32a、有機EL層33(正孔注入層1、正孔輸送層2、発光層3、電子輸送層4、電子注入層5)及び第2電極34を形成して、有機EL素子層40aを形成する。
 <封止膜形成工程>
 上記有機EL素子層形成工程で形成された有機EL素子層40a上に、周知の方法を用いて、封止膜45(第1無機封止膜41、有機封止膜42、第2無機封止膜43)を形成する。その後、封止膜45が形成された基板表面に保護シート(不図示)を貼付した後に、樹脂基板層10のガラス基板側からレーザー光を照射することにより、樹脂基板層10の下面からガラス基板を剥離させ、さらに、ガラス基板を剥離させた樹脂基板層10の下面に保護シート(不図示)を貼付する。
 以上のようにして、本実施形態の有機EL表示装置50aを製造することができる。
 以上説明したように、本実施形態の有機EL表示装置50aによれば、表示領域Dの各サブ画素Pにおいて、第1電極31aの周縁部が、初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gの第1半導体層12a及び12b又は第2半導体層17aを平面視で囲むと共に、樹脂基板層10側に突出するように設けられているので、有機EL素子35で発光した光や外部から入射する光等の迷光を第1電極31aの周縁部で遮断することができる。これにより、各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gへの光入射を抑制することができるので、光入射に起因するTFT特性の低下を抑制することができる。なお、表示領域Dの各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gは、ポリシリコンを用いた第1TFT(書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f)の他に、酸化物半導体を用いて光に弱いという性質の第2TFT(初期化TFT9a、補償用TFT9b、陽極放電用TFT9g)を備えているので、光入射に起因するTFT特性の低下を特に抑制することができる。
 また、本実施形態の有機EL表示装置50aによれば、第1電極31aの周縁部が周縁部以外よりも厚く形成されているので、第1電極31aをウエットエッチングでパターニングする際のサイドエッチングを抑制することができる。これにより、第1電極31aの周端部とエッジカバー32aとの重なる面積を小さくすることができるので、各サブ画素Pにおける遮光と高開口率とが両立され、高精細な画像表示を実現することができるだけでなく、有機EL素子35自身の発光や外光等の下層のTFT9a~9gへの入射を抑制することができるので、光焼き付きや外光に対するデバイスの信頼性等のデバイス特性を向上させることができる。
 また、本実施形態の有機EL表示装置50aによれば、第1電極31aの周縁部が平坦化膜22aの各平坦部Lの側面に沿って設けられているので、製造工程を追加することなく、平坦化膜22aを所定形状に形成するだけで、第1電極31aの周縁部を樹脂基板層10側に突出するように形成することができる。
 《第2の実施形態》
 図6は、本発明に係る表示装置の第2の実施形態を示している。ここで、図6は、本実施形態の有機EL表示装置50bの表示領域Dの断面図であり、上記第1の実施形態で説明した図3に相当する図である。なお、以下の各実施形態において、図1~図5と同じ部分については同じ符号を付して、その詳細な説明を省略する。
 上記第1の実施形態では、TFT層30aに平坦化膜22aが設けられた有機EL表示装置50aを例示したが、本実施形態では、TFT層30bにおいて、樹脂基板層10側に第1平坦化膜22bが設けられ、有機EL素子層40b側に第2平坦化膜24bが設けられた有機EL表示装置50bを例示する。
 有機EL表示装置50bは、上記第1の実施形態の有機EL表示装置50aと同様に、表示領域Dと、表示領域Dの周囲に設けられた額縁領域Fとを備えている。
 また、有機EL表示装置50bは、図6に示すように、樹脂基板層10と、樹脂基板層10上に設けられたTFT層30bと、TFT層30b上に設けられた有機EL素子層40bと、有機EL素子層40bを覆うように設けられた封止膜45とを備えている。
 TFT層30bは、図6に示すように、樹脂基板層10上に設けられたベースコート膜11と、ベースコート膜11上に各サブ画素Pに配置された初期化TFT9a(図4参照)、補償用TFT9b(図4参照)、書込用TFT9c(図4参照)、駆動用TFT9d、電源供給用TFT9e(図4参照)、発光制御用TFT9f、陽極放電用TFT9g及びキャパシタ9hと、各TFT9a~9g及びキャパシタ9h上に積層された第1平坦化膜22bと、第1平坦化膜22b上に各サブ画素Pに配線層として設けられた中継電極23bと、中継電極23b上に設けられた第2平坦化膜24bとを備えている。ここで、TFT層30bには、上記第1の実施形態のTFT30aと同様に、複数のゲート線14g、複数の発光制御線14e、複数の第2初期化電源線19i、複数のソース線21h及び複数の電源線21iが設けられている。また、中継電極23bは、図6に示すように、各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gと重なるように設けられている。
 第1平坦化膜22b及び第2平坦化膜24bは、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のSOG材料等の有機絶縁膜により構成されている。ここで、第1平坦化膜22bは、複数のサブ画素Pに共通して設けられ、表示領域Dにおいて、平坦な表面を有している。また、第2平坦化膜24bは、サブ画素P毎に設けられ、図6に示すように、有機EL素子層40b側に平坦に突出する平坦部Lにより構成されている。
 有機EL素子層40bは、複数のサブ画素Pに対応して順に積層された複数の第1電極31b、共通のエッジカバー32b、複数の有機EL層33、共通の第2電極34を備えている。ここで、各サブ画素Pにおいて、第1電極31b、有機EL層33及び第2電極34は、有機EL素子35(図4参照)を構成している。
 第1電極31bは、第1平坦化膜22bに形成されたコンタクトホール、中継電極23b及び第2平坦化膜24bに形成されたコンタクトホールを介して、各サブ画素Pの発光制御用TFT9fの第2端子電極21cに電気的に接続されている。また、第1電極31bの周縁部は、図6に示すように、各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gの第1又は第2半導体層を平面視で囲むと共に、樹脂基板層10側に1μm程度突出するように第2平坦化膜24bの平坦部Lの側面に沿って設けられている。また、第1電極31bは、図6に示すように、(右90°回転した)E字状の断面を有している。また、第1電極31bは、有機EL層33にホール(正孔)を注入する機能を有している。また、第1電極31bは、有機EL層33への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第1電極31bを構成する材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、コバルト(Co)、ニッケル(Ni)、タングステン(W)、金(Au)、チタン(Ti)、ルテニウム(Ru)、マンガン(Mn)、インジウム(In)、イッテルビウム(Yb)、フッ化リチウム(LiF)、白金(Pt)、パラジウム(Pd)、モリブデン(Mo)、イリジウム(Ir)、スズ(Sn)等の金属材料が挙げられる。また、第1電極31bを構成する材料は、例えば、アスタチン(At)/酸化アスタチン(AtO)等の合金であっても構わない。さらに、第1電極31bを構成する材料は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)のような導電性酸化物等であってもよい。また、第1電極31bは、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物(ITO)やインジウム亜鉛酸化物(IZO)等が挙げられる。
 エッジカバー32bは、全てのサブ画素Pに共通して格子状に設けられ、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のSOG材料等により構成されている。また、エッジカバー32bは、図6に示すように、各第1電極31bの周縁部を覆うように設けられている。
 上記構成の有機EL表示装置50bでは、上記第1の実施形態の有機EL表示装置50aと同様に、各サブ画素Pにおいて、有機EL素子35が駆動電流に応じた輝度で発光して、画像表示が行われる。また、有機EL表示装置50bでは、表示領域Dの各画素Pにおいて、第1電極31bの周縁部が各TFT9a~9gを平面視で囲むと共に樹脂基板層10側に突出するように設けられているので、有機EL素子35で発光した光や外部から入射する光等の迷光が第1電極31bの周縁部で遮断され、各TFT9a~9gに迷光が入射し難い構造になっている。
 本実施形態の有機EL表示装置50bは、上記第1の実施形態の有機EL表示装置50aの製造方法におけるTFT層形成工程において、平坦化膜22aを形成する代わりに第1平坦化膜22bを形成した後に、第1平坦化膜22bが形成された基板表面に、例えば、スパッタリング法により、チタン膜、アルミニウム膜及びチタン膜等を順に成膜して金属積層膜を形成した後に、その金属積層膜をパターニングして、中継電極23bを形成し、さらに、中継電極23bが形成された基板表面に、例えば、スリットコート法等により、ポリイミド系の感光性樹脂膜を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、第2平坦化膜24bを形成することにより製造することができる。
 以上説明したように、本実施形態の有機EL表示装置50bによれば、表示領域Dの各サブ画素Pにおいて、第1電極31bの周縁部が、初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gの第1半導体層12a及び12b又は第2半導体層17aを平面視で囲むと共に、樹脂基板層10側に突出するように設けられているので、有機EL素子35で発光した光や外部から入射する光等の迷光を第1電極31bの周縁部で遮断することができる。これにより、各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gへの光入射を抑制することができるので、光入射に起因するTFT特性の低下を抑制することができる。なお、表示領域Dの各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gは、ポリシリコンを用いた第1TFT(書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f)の他に、酸化物半導体を用いて光に弱いという性質の第2TFT(初期化TFT9a、補償用TFT9b、陽極放電用TFT9g)を備えているので、光入射に起因するTFT特性の低下を特に抑制することができる。
 また、本実施形態の有機EL表示装置50bによれば、第1電極31bの周縁部が周縁部以外よりも厚く形成されているので、第1電極31bをウエットエッチングでパターニングする際のサイドエッチングを抑制することができる。これにより、第1電極31bの周端部とエッジカバー32aとの重なる面積を小さくすることができるので、各サブ画素Pにおける遮光と高開口率とが両立され、高精細な画像表示を実現することができるだけでなく、有機EL素子35自身の発光や外光等の下層のTFT9a~9gへの入射を抑制することができるので、光焼き付きや外光に対するデバイスの信頼性等のデバイス特性を向上させることができる。
 また、本実施形態の有機EL表示装置50bによれば、第1電極31bの周縁部が第2平坦化膜24bの平坦部Lの側面に沿って設けられているので、製造工程を追加することなく、第2平坦化膜24bを所定形状に形成するだけで、第1電極31bの周縁部を樹脂基板層10側に突出するように形成することができる。
 また、本実施形態の有機EL表示装置50bによれば、第1平坦化膜22b及び第2平坦化膜24bの間において各サブ画素Pに中継電極23bが設けられているので、各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gの第1半導体層12a及び12b又は第2半導体層17aが中継電極23bにより遮光され、光入射に起因するTFT特性の低下をいっそう抑制することができる。
 《第3の実施形態》
 図7は、本発明に係る表示装置の第3の実施形態を示している。ここで、図7は、本実施形態の有機EL表示装置50cの表示領域Dの断面図であり、上記第1の実施形態で説明した図3に相当する図である。
 上記第2の実施形態では、TFT層30bに平坦な中継電極23bが設けられた有機EL表示装置50bを例示したが、本実施形態では、TFT層30cに非平坦な中継電極23cが設けられた有機EL表示装置50cを例示する。
 有機EL表示装置50cは、上記第1の実施形態の有機EL表示装置50aと同様に、表示領域Dと、表示領域Dの周囲に設けられた額縁領域Fとを備えている。
 また、有機EL表示装置50cは、図7に示すように、樹脂基板層10と、樹脂基板層10上に設けられたTFT層30cと、TFT層30c上に設けられた有機EL素子層40cと、有機EL素子層40cを覆うように設けられた封止膜45とを備えている。
 TFT層30cは、図6に示すように、樹脂基板層10上に設けられたベースコート膜11と、ベースコート膜11上に各サブ画素Pに配置された初期化TFT9a(図4参照)、補償用TFT9b(図4参照)、書込用TFT9c(図4参照)、駆動用TFT9d、電源供給用TFT9e(図4参照)、発光制御用TFT9f、陽極放電用TFT9g及びキャパシタ9hと、各TFT9a~9g及びキャパシタ9h上に積層された第1平坦化膜22aと、第1平坦化膜22a上に各サブ画素Pに配線層として設けられた中継電極23cと、中継電極23c上に設けられた第2平坦化膜24cとを備えている。ここで、TFT層30cには、上記第1の実施形態のTFT30aと同様に、複数のゲート線14g、複数の発光制御線14e、複数の第2初期化電源線19i、複数のソース線21h及び複数の電源線21iが設けられている。
 第2平坦化膜24cは、サブ画素P毎に設けられ、図7に示すように、有機EL素子層40c側に平坦に突出する上側平坦部Laであり、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のSOG材料等の有機絶縁膜により構成されている。なお、第1平坦化膜22aは、上述したように、複数のサブ画素Pに共通して設けられ、図7に示すように、各サブ画素Pにおいて、有機EL素子層40c側に平坦に突出する下側平坦部Lbを有している。
 中継電極23cは、図7に示すように、各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gと重なるように設けられている。また、中継電極23cの周縁部は、図7に示すように、各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gの第1又は第2半導体層を平面視で囲むと共に、樹脂基板層10側に1μm程度突出するように第1平坦化膜22aの下側平坦部Lbの側面に沿って設けられている。また、中継電極23cは、図7に示すように、(右90°回転した)E字状の断面を有している。
 有機EL素子層40cは、複数のサブ画素Pに対応して順に積層された複数の第1電極31c、共通のエッジカバー32c、複数の有機EL層33、共通の第2電極34を備えている。ここで、各サブ画素Pにおいて、第1電極31c、有機EL層33及び第2電極34は、有機EL素子35(図4参照)を構成している。
 第1電極31cは、第1平坦化膜22aに形成されたコンタクトホール、中継電極23c及び第2平坦化膜24cに形成されたコンタクトホールを介して、各サブ画素Pの発光制御用TFT9fの第2端子電極21cに電気的に接続されている。また、第1電極31cの周縁部は、図7に示すように、各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gの第1又は第2半導体層を平面視で囲むと共に、樹脂基板層10側に1μm程度突出するように第2平坦化膜24dの上側平坦部Laの側面に沿って設けられている。また、第1電極31cは、図7に示すように、(右90°回転した)E字状の断面を有している。また、第1電極31cは、有機EL層33にホール(正孔)を注入する機能を有している。また、第1電極31cは、有機EL層33への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第1電極31cを構成する材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、コバルト(Co)、ニッケル(Ni)、タングステン(W)、金(Au)、チタン(Ti)、ルテニウム(Ru)、マンガン(Mn)、インジウム(In)、イッテルビウム(Yb)、フッ化リチウム(LiF)、白金(Pt)、パラジウム(Pd)、モリブデン(Mo)、イリジウム(Ir)、スズ(Sn)等の金属材料が挙げられる。また、第1電極31cを構成する材料は、例えば、アスタチン(At)/酸化アスタチン(AtO)等の合金であっても構わない。さらに、第1電極31cを構成する材料は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)のような導電性酸化物等であってもよい。また、第1電極31cは、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物(ITO)やインジウム亜鉛酸化物(IZO)等が挙げられる。
 エッジカバー32cは、全てのサブ画素Pに共通して格子状に設けられ、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のSOG材料等により構成されている。また、エッジカバー32cは、図7に示すように、各第1電極31cの周端部を覆うように設けられている。
 上記構成の有機EL表示装置50cでは、上記第1の実施形態の有機EL表示装置50aと同様に、各サブ画素Pにおいて、有機EL素子35が駆動電流に応じた輝度で発光して、画像表示が行われる。また、有機EL表示装置50cでは、表示領域Dの各画素Pにおいて、第1電極31cの周縁部が各TFT9a~9gを平面視で囲むと共に樹脂基板層10側に突出するように設けられているので、有機EL素子35で発光した光や外部から入射する光等の迷光が第1電極31bの周縁部で遮断され、各TFT9a~9gに迷光が入射し難い構造になっている。
 本実施形態の有機EL表示装置50cは、上記第2の実施形態の有機EL表示装置50aの製造方法におけるTFT層形成工程において、第1平坦化膜22b、中継電極23b及び第2平坦化膜24bのパターン形状を変更することにより、製造することができる。
 以上説明したように、本実施形態の有機EL表示装置50cによれば、表示領域Dの各サブ画素Pにおいて、第1電極31cの周縁部が、初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gの第1半導体層12a及び12b又は第2半導体層17aを平面視で囲むと共に、樹脂基板層10側に突出するように設けられているので、有機EL素子35で発光した光や外部から入射する光等の迷光を第1電極31cの周縁部で遮断することができる。これにより、各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gへの光入射を抑制することができるので、光入射に起因するTFT特性の低下を抑制することができる。なお、表示領域Dの各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gは、ポリシリコンを用いた第1TFT(書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f)の他に、酸化物半導体を用いて光に弱いという性質の第2TFT(初期化TFT9a、補償用TFT9b、陽極放電用TFT9g)を備えているので、光入射に起因するTFT特性の低下を特に抑制することができる。
 また、本実施形態の有機EL表示装置50cによれば、第1電極31cの周縁部が周縁部以外よりも厚く形成されているので、第1電極31cをウエットエッチングでパターニングする際のサイドエッチングを抑制することができる。これにより、第1電極31cの周端部とエッジカバー32cとの重なる面積を小さくすることができるので、各サブ画素Pにおける遮光と高開口率とが両立され、高精細な画像表示を実現することができるだけでなく、有機EL素子35自身の発光や外光等の下層のTFT9a~9gへの入射を抑制することができるので、光焼き付きや外光に対するデバイスの信頼性等のデバイス特性を向上させることができる。
 また、本実施形態の有機EL表示装置50cによれば、第1電極31cの周縁部が第2平坦化膜24cの上側平坦部Laの側面に沿って設けられているので、製造工程を追加することなく、第2平坦化膜24cを所定形状に形成するだけで、第1電極31cの周縁部を樹脂基板層10側に突出するように形成することができる。
 また、本実施形態の有機EL表示装置50cによれば、第1平坦化膜22a及び第2平坦化膜24cの間において各サブ画素Pに中継電極23cが設けられているので、各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gの第1半導体層12a及び12b又は第2半導体層17aが中継電極23cにより遮光され、光入射に起因するTFT特性の低下をいっそう抑制することができる。
 また、本実施形態の有機EL表示装置50cによれば、中継電極23cの周縁部が、初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gの第1半導体層12a及び12b又は第2半導体層17aを平面視で囲むと共に、樹脂基板層10側に突出するように設けられているので、有機EL素子35で発光した光や外部から入射する光等の迷光を中継電極23cの周縁部で遮断することができる。これにより、各サブ画素Pに配置された初期化TFT9a、補償用TFT9b、書込用TFT9c、駆動用TFT9d、電源供給用TFT9e、発光制御用TFT9f及び陽極放電用TFT9gへの光入射を抑制することができるので、光入射に起因するTFT特性の低下をよりいっそう抑制することができる。
 また、本実施形態の有機EL表示装置50cによれば、中継電極23cの周縁部が第1平坦化膜22aの下側平坦部Lbの側面に沿って設けられているので、製造工程を追加することなく、第1平坦化膜22aを所定形状に形成するだけで、中継電極23cの周縁部を樹脂基板層10側に突出するように形成することができる。
 《その他の実施形態》
 上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の5層積層構造の有機EL層を例示したが、有機EL層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の3層積層構造であってもよい。
 また、上記各実施形態では、第1電極を陽極とし、第2電極を陰極とした有機EL表示装置を例示したが、本発明は、有機EL層の積層構造を反転させ、第1電極を陰極とし、第2電極を陽極とした有機EL表示装置にも適用することができる。
 また、上記各実施形態では、表示装置として有機EL表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができ、例えば、量子ドット含有層を用いた発光素子であるQLED(Quantum-dot light emitting diode)を備えた表示装置に適用することができる。
 以上説明したように、本発明は、フレキシブルな表示装置について有用である。
D     表示領域
L     平坦部
La    上側平坦部
Lb    下側平坦部
P     サブ画素
Wa    第1外側堰き止め壁
Wb    第2外側堰き止め壁
9a    初期化TFT(第2薄膜トランジスタ)
9b    補償用TFT(第2薄膜トランジスタ)
9c    書込用TFT(第1薄膜トランジスタ)
9d    駆動用TFT(第1薄膜トランジスタ)
9e    電源供給用TFT(第1薄膜トランジスタ)
9f    発光制御用TFT(第1薄膜トランジスタ)
9g    陽極放電用TFT(第2薄膜トランジスタ)
10    樹脂基板層(ベース基板層)
12a,12b      第1半導体層
17a   第2半導体層
22a   平坦化膜、第1平坦化膜
22b   第1平坦化膜
23b,23c      中継電極(配線層)
24b,24c      第2平坦化膜
30a,30b,30c  TFT層(薄膜トランジスタ層)
31a,31b,31c  第1電極
32a,32b,32c  エッジカバー
33    有機EL層(発光機能層、有機エレクトロルミネッセンス層)
34    第2電極
40a,40b,40c  有機EL素子層(発光素子層)
41    第1無機封止膜
42    有機封止膜
43    第2無機封止膜
45    封止膜
50a,50b,50c  有機EL表示装置

Claims (13)

  1.  ベース基板層と、
     上記ベース基板層上に設けられ、表示領域を構成する複数のサブ画素の各サブ画素に薄膜トランジスタが配置され、該薄膜トランジスタ上に平坦化膜が積層された薄膜トランジスタ層と、
     上記薄膜トランジスタ層上に設けられ、上記複数のサブ画素に対応して複数の第1電極、共通のエッジカバー、複数の発光機能層及び共通の第2電極が順に積層された発光素子層とを備えた表示装置であって、
     上記各第1電極の周縁部は、対応する上記薄膜トランジスタを平面視で囲むと共に上記ベース基板層側に突出するように設けられていることを特徴とする表示装置。
  2.  請求項1に記載された表示装置において、
     上記平坦化膜は、上記複数のサブ画素に共通して設けられ、上記各サブ画素において、上記発光素子層側に平坦に突出する平坦部を有し、
     上記各第1電極の周縁部は、上記平坦部の側面に沿って設けられていることを特徴とする表示装置。
  3.  請求項2に記載された表示装置において、
     上記各第1電極は、E字状の断面を有していることを特徴とする表示装置。
  4.  請求項1に記載された表示装置において、
     上記平坦化膜は、上記ベース基板層側に設けられた第1平坦化膜と、上記発光素子層側に設けられた第2平坦化膜とを備え、
     上記薄膜トランジスタ層は、上記第1平坦化膜及び上記第2平坦化膜の間において上記各サブ画素に設けられた配線層を備え、
     上記第2平坦化膜は、上記各サブ画素において、上記発光素子層側に平坦に突出する上側平坦部により構成され、
     上記各第1電極の周縁部は、上記上側平坦部の側面に沿って設けられていることを特徴とする表示装置。
  5.  請求項4に記載された表示装置において、
     上記各第1電極は、E字状の断面を有していることを特徴とする表示装置。
  6.  請求項4又は5に記載された表示装置において、
     上記配線層は、対応する上記薄膜トランジスタと重なるように設けられていることを特徴とする表示装置。
  7.  請求項6に記載された表示装置において、
     上記配線層の周縁部は、対応する上記薄膜トランジスタを平面視で囲むと共に上記ベース基板層側に突出するように設けられていることを特徴とする表示装置。
  8.  請求項7に記載された表示装置において、
     上記第1平坦化膜は、上記複数のサブ画素に共通して設けられ、上記各サブ画素において、上記発光素子層側に平坦に突出する下側平坦部を有し、
     上記配線層の周縁部は、上記下側平坦部の側面に沿って設けられていることを特徴とする表示装置。
  9.  請求項8に記載された表示装置において、
     上記配線層は、E字状の断面を有していることを特徴とする表示装置。
  10.  請求項1~9の何れか1つに記載された表示装置において、
     上記発光素子層を覆うように設けられ、第1無機封止膜、有機封止膜及び第2無機封止膜が順に積層された封止膜を備えていることを特徴とする表示装置。
  11.  請求項1~10の何れか1つに記載された表示装置において、
     上記薄膜トランジスタは、ポリシリコンにより形成された第1半導体層を有する第1薄膜トランジスタと、酸化物半導体により形成された第2半導体層を有する第2薄膜トランジスタとを備えていることを特徴とする表示装置。
  12.  請求項1~10の何れか1つに記載された表示装置において、
     上記薄膜トランジスタは、酸化物半導体により形成された半導体層を有する薄膜トランジスタにより構成されていることを特徴とする表示装置。
  13.  請求項1~12の何れか1つに記載された表示装置において、
     上記各発光機能層は、有機エレクトロルミネッセンス層であることを特徴とする表示装置。
PCT/JP2021/016828 2021-04-27 2021-04-27 表示装置 WO2022230060A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/280,942 US20240147789A1 (en) 2021-04-27 2021-04-27 Display device
PCT/JP2021/016828 WO2022230060A1 (ja) 2021-04-27 2021-04-27 表示装置
CN202180095405.6A CN117044395A (zh) 2021-04-27 2021-04-27 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/016828 WO2022230060A1 (ja) 2021-04-27 2021-04-27 表示装置

Publications (1)

Publication Number Publication Date
WO2022230060A1 true WO2022230060A1 (ja) 2022-11-03

Family

ID=83847888

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/016828 WO2022230060A1 (ja) 2021-04-27 2021-04-27 表示装置

Country Status (3)

Country Link
US (1) US20240147789A1 (ja)
CN (1) CN117044395A (ja)
WO (1) WO2022230060A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287543A (ja) * 2009-06-15 2010-12-24 Panasonic Corp 有機エレクトロルミネッセンス素子、有機エレクトロルミネッセンス表示装置及びそれらの製造方法
JP2011113815A (ja) * 2009-11-26 2011-06-09 Ricoh Co Ltd 画像表示装置、画像表示装置の製造方法及び電子機器
JP2018054728A (ja) * 2016-09-27 2018-04-05 株式会社ジャパンディスプレイ 表示装置
WO2020066020A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置およびその製造方法
WO2020194706A1 (ja) * 2019-03-28 2020-10-01 シャープ株式会社 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287543A (ja) * 2009-06-15 2010-12-24 Panasonic Corp 有機エレクトロルミネッセンス素子、有機エレクトロルミネッセンス表示装置及びそれらの製造方法
JP2011113815A (ja) * 2009-11-26 2011-06-09 Ricoh Co Ltd 画像表示装置、画像表示装置の製造方法及び電子機器
JP2018054728A (ja) * 2016-09-27 2018-04-05 株式会社ジャパンディスプレイ 表示装置
WO2020066020A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置およびその製造方法
WO2020194706A1 (ja) * 2019-03-28 2020-10-01 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
US20240147789A1 (en) 2024-05-02
CN117044395A (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
WO2021161465A1 (ja) 表示装置
WO2020039555A1 (ja) 表示装置
WO2022018799A1 (ja) 表示装置
WO2019186819A1 (ja) 表示装置及びその製造方法
WO2021176508A1 (ja) 表示装置
WO2022230060A1 (ja) 表示装置
WO2020174605A1 (ja) 表示装置及びその製造方法
WO2022208742A1 (ja) 表示装置
WO2023062695A1 (ja) 表示装置
WO2023286168A1 (ja) 表示装置
WO2022215196A1 (ja) 表示装置
WO2023175794A1 (ja) 表示装置及びその製造方法
WO2020115906A1 (ja) 表示装置及びその製造方法
WO2023126995A1 (ja) 表示装置
WO2023157293A1 (ja) 表示装置
WO2022123647A1 (ja) 表示装置及びその製造方法
WO2023105569A1 (ja) 表示装置
WO2023021623A1 (ja) 表示装置及びその製造方法
WO2023062696A1 (ja) 表示装置
WO2019142261A1 (ja) 表示装置及びその製造方法
WO2023013039A1 (ja) 表示装置及びその製造方法
US20240164151A1 (en) Display device
WO2023112328A1 (ja) 表示装置
WO2023100365A1 (ja) 表示装置
US20230329038A1 (en) Display device and method for manufacturing same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21939221

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18280942

Country of ref document: US

Ref document number: 202180095405.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21939221

Country of ref document: EP

Kind code of ref document: A1