KR100641000B1 - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100641000B1
KR100641000B1 KR1020040104109A KR20040104109A KR100641000B1 KR 100641000 B1 KR100641000 B1 KR 100641000B1 KR 1020040104109 A KR1020040104109 A KR 1020040104109A KR 20040104109 A KR20040104109 A KR 20040104109A KR 100641000 B1 KR100641000 B1 KR 100641000B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
pixel
layer
gate insulating
Prior art date
Application number
KR1020040104109A
Other languages
English (en)
Other versions
KR20060065291A (ko
Inventor
강태석
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040104109A priority Critical patent/KR100641000B1/ko
Publication of KR20060065291A publication Critical patent/KR20060065291A/ko
Application granted granted Critical
Publication of KR100641000B1 publication Critical patent/KR100641000B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명은 화소영역 내부에 보호막 오픈영역을 형성하여 소자의 광투과율을 향상시키고 화소전극의 패턴 불량을 방지하고자 하는 액정표시소자에 관한 것으로서, 기판 상에 형성된 게이트 배선 및 게이트 전극과, 상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과, 상기 게이트 배선에 교차하여 화소영역을 정의하는 데이터 배선 및 이에 분기되는 소스/드레인 전극과, 상기 화소영역 내부에 오픈영역을 포함하는 보호막과, 상기 드레인 전극에 콘택되는 화소전극을 포함하여 구성되는 것을 특징으로 한다.
투과율, 화소전극, 보호막

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
도 1은 종래 기술에 의한 액정표시소자의 평면도.
도 2는 도 1의 Ⅰ-Ⅰ' 선상에서의 절단면도.
도 3은 본 발명에 의한 액정표시소자의 평면도.
도 4는 도 3의 Ⅱ-Ⅱ' 선상에서의 절단면도.
도 5a 내지 도 5d는 본 발명에 의한 액정표시소자의 공정평면도.
*도면의 주요 부분에 대한 부호설명
111 : TFT 어레이 기판 112 : 게이트 배선
112a : 게이트 전극 113 : 게이트 절연막
114 : 반도체층 115 : 데이터 배선
115a : 소스 전극 115b : 드레인 전극
116 : 보호막 116a : 오픈영역
117 : 화소전극
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 광투과율을 향상시키고 화소전극의 패턴 불량을 방지하고자 하는 액정표시소자 및 그 제조방법에 관한 것이다.
근래 고품위 TV(high definition TV) 등의 새로운 첨단 영상기기가 개발됨에 따라 브라운관(CRT) 대신에 액정표시소자(LCD :Liquid Crystal Display), ELD(electro luminescence display), VFD(vacuum fluorescence display), PDP(plasma display panel)등과 같은 평판표시소자에 대한 연구가 활발히 진행되고 있다.
그 중에서도 최근 계속해서 주목받고 있는 평판표시소자 중 하나인 액정표시소자는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 소자로서, 박형, 저가, 저소비 전력 구동 등의 특징을 가져 랩 톱 컴퓨터(lap top computer)나 포켓 컴퓨터(pocket computer) 외에 차량 적재용, 칼라 TV의 화상용으로도 그 용도가 급속하게 확대되고 있다.
이러한 액정표시소자는 상부기판인 컬러필터(color filter) 어레이 기판과 하부기판인 박막트랜지스터(TFT:Thin Film Transistor) 어레이 기판이 서로 대향되도록 배치되고, 그 사이에 유전 이방성을 갖는 액정이 형성되는 구조를 가져, 화소 선택용 어드레스(address) 배선을 통해 수십 만개의 화소에 부가된 TFT를 스위칭 동작시켜 해당 화소에 전압을 인가함으로써 액정을 제어하는 방식으로 구동된다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 액정표시소자에 대해 설명하면 다음과 같다.
도 1은 종래 기술에 의한 액정표시소자의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ' 선상에서의 절단면도이다.
액정표시소자는 TFT 어레이 기판과 컬러필터 어레이 기판이 액정층을 사이에 두고 대향 합착되어 구성되는바, 상기 TFT 어레이 기판(11)에는, 도 1 및 도 2에 도시된 바와 같이, 주사신호를 전달하는 복수개의 게이트 배선(12)과, 상기 게이트 배선(12)을 포함한 전면에 형성된 게이트 절연막(13)과, 상기 게이트 배선(12)에 교차되도록 형성되어 영상신호를 전달하는 데이터 배선(15)과, 상기 게이트 배선(12) 및 데이터 배선(15)의 교차 지점에서 게이트 전극(12a), 게이트 절연막(13), 반도체층(14) 및 소스/드레인 전극(15a,15b)으로 적층된 박막트랜지스터(TFT)와, 상기 박막트랜지스터(TFT)를 포함한 전면에 형성된 보호막(16)과, 상기 보호막을 제거하여 형성된 콘택홀(18)을 통해 상기 박막트랜지스터의 드레인 전극(15b)에 전기적으로 연결되는 화소전극(17)이 형성되어 있다.
이 때, 상기 게이트 절연막(13)은 유전율이 7.5 정도의 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기재료를 사용하여 1500∼5000Å의 두께로 형성하고, 상기 보호막(16)은 3.4의 저유전율인 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기재료를 사용하여 3∼5㎛ 정도 두께로 형성한다.
상기 보호막(16)으로 무기재료를 사용하여 형성가능하나, 유전율이 높아 서로 오버랩되는 게이트 배선층, 데이터 배선층, 화소전극 사이에 기생 커패시턴스(Parasitic Capacitance)가 발생한다는 단점이 있어서, 유기재료를 사용하는 것이다.
그러나, 보호막이 두꺼워지므로 소자의 박형화에 한계가 있고, 무기절연물질 은 광투과율이 99%이상으로 높은 반면, 유기절연물질의 광투과율은 92∼93%로 낮아 소자의 투과특성이 저하된다.
그리고, 도 2에 도시된 바와 같이, 인접하는 화소전극 사이의 간극이 크지 않아 화소전극 패터닝 불량이 발생하여 화소전극끼리 연결("A")될 염려가 있다.
또한, 화소전극(17)과 드레인 전극(15b)을 콘택시키기 위해 드레인 전극 상부의 보호막(16)을 제거하여 콘택홀(18)을 형성하는데, 화소전극 패터닝시 에천트가 보호막 하부의 드레인 전극 라인을 따라 콘택홀(18)까지 스며들어 "B"영역에서와 같이, 화소전극 패턴을 오픈시키는 문제점이 있다.
구체적으로, 데이터 배선층(특히, 드레인 전극) 하부에 반도체층을 연장 형성하는 경우, 두 층의 식각선택비 및 재질이 달라 드레인 전극과 반도체층의 패턴의 일치하지 않고 단차가 생기는데, 그 단차에 의해 보호막이 하부층에 완전밀착되지 않고 공간이 형성된다. 여기서, 상기 공간을 따라 에천트가 침투("C")하는 것이다. 그리고, 콘택홀(18) 영역에서 보호막의 단차에 의해 화소전극이 하부층과 완전밀착되지 않고 공간이 형성되는데, 드레인 전극의 라인을 따라 침투한 에천트가 콘택홀에까지 스며들어 화소전극을 오픈시키는 것이다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 화소영역 내부의 보호막을 제거하여 소자의 투과율을 향상시키고 인접하는 화소전극간의 연결불량을 방지하며, 또한 콘택홀을 형성하지 않음으로써 콘택홀 지점에서의 화소전극 오픈불량을 방지하고자 하는 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시소자는 기판 상에 형성된 게이트 배선 및 게이트 전극과, 상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과, 상기 게이트 배선에 교차하여 화소영역을 정의하는 데이터 배선 및 이에 분기되는 소스/드레인 전극과, 상기 화소영역 내부에 오픈영역을 포함하는 보호막과, 상기 드레인 전극에 콘택되는 화소전극을 포함하여 구성되는 것을 특징으로 한다.
즉, 화소영역 개구부의 보호막을 제거하여 화소전극을 게이트 절연막 상에 형성하는 것을 특징으로 하는바, 보호막에 의한 투과율 저하를 방지할 수 있고, 인접하는 화소전극 간의 마진 폭을 확보할 수 있게 되며, 드레인 전극과 화소전극을 접속시키기 위한 콘택홀을 형성하지 않아도 된다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 액정표시소자를 상세히 설명하면 다음과 같다.
이하에서 주로 서술될 내용은 액정표시소자의 박막트랜지스터 어레이 기판에 관한 것이다.
도 3은 본 발명에 의한 액정표시소자의 평면도이고, 도 4는 도 3의 Ⅱ-Ⅱ' 선상에서의 절단면도이며, 도 5a 내지 도 5d는 본 발명에 의한 액정표시소자의 공정평면도이다.
본 발명에 의한 액정표시소자의 박막트랜지스터 어레이 기판(111)에는, 도 3 및 도 4에 도시된 바와 같이, 일렬로 배치된 복수개의 게이트 배선(112)과, 상기 게이트 배선(112)을 포함한 전면에 형성되는 게이트 절연막(113)과, 상기 게이트 배선(112)과 수직교차하여 단위 화소영역을 정의하는 복수개의 데이터 배선(115)과, 상기 각 단위 화소영역 내의 게이트 배선(112)과 데이터 배선(115)의 교차지점에 형성되는 박막트랜지스터와, 상기 박막트랜지스터 상부에 형성되되 화소영역 내부에 오픈영역(116a)을 구비하는 보호막(116)과, 상기 오픈영역(116a)을 통해 드레인 전극(115b)에 연결되는 화소전극(117)이 형성되어 있다.
상기 박막트랜지스터(TFT)는 상기 게이트 배선(112)의 소정 부위인 게이트 전극(112a)과, 상기 게이트 전극(112a) 상부에 형성된 게이트 절연막(113)과, 상기 게이트 전극(112a) 상부의 게이트 절연막 상에 형성된 반도체층(114)과, 상기 데이터 배선(115)에서 분기되어 상기 반도체층(114)의 일측에 오버랩되는 소스전극(115a)과, 상기 반도체층(114) 상에서 상기 소스 전극(115a)과 일정 간격 떨어진 드레인 전극(115b)으로 구성되어 각 화소영역에 인가되는 전압의 온/오프를 제어한다.
그리고, 상기 화소전극(117)은 전단 게이트 배선(112) 상부에 연장 오버랩되어 스토리지 커패시턴스를 발생시킨다.
여기서, 상기 오픈영역(116a)은 화소영역 내부의 보호막(116)을 제거하여 형성한 것으로, 데이터 배선(115) 상부에는 보호막(116)을 남겨두고 화소전극(117)이 형성되는 개구부에 한해 보호막을 제거하여 형성하는 것이다.
이와같이, 화소영역 내부에 투과율이 낮은 보호막(116)을 제거함으로써 소자의 투과율을 향상시킬 수 있다. 그리고, 투과율의 이득만큼 화소전극(117)의 사이 즈를 줄일 수 있어, 서로 인접하는 화소전극과 화소전극 사이의 마진 폭도 확보할 수 있어 화소전극의 패턴 불량을 방지할 수 있다.
전술한 바와 같이, 화소전극 가장자리에 보호막을 제거하지 않고 남겨둠으로써, 화소영역 간의 경계를 삼을 수도 있는데, 상기 보호막(116)의 두께가 두꺼우므로 그 단차에 의해 인접하는 화소전극간의 연결불량이 방지될 수 있다. 즉, 화소영역 가장자리에 한정형성되는 보호막이 걸림턱이 되어 화소전극의 연결불량을 개선하는 것이다.
다만, 화소영역 내부에 오픈영역(116a)을 형성할 때 드레인 전극(115b)의 일부분이 노출되도록 보호막을 제거하는데, 이로인해 드레인 전극(115b)과 화소전극(117)을 콘택시키기 위한 콘택홀을 별도로 형성하지 않아도 되므로, 종래에서와 같이, 콘택홀에 의해 화소전극이 오픈되는 문제점을 방지할 수 있다.
이 때, 상기 반도체층(114)은 데이터 배선(115) 하부에까지 연장형성 가능한 것으로 도시되었으나, 게이트 전극(112a) 상부에 섬 모양의 독립된 패턴으로 형성되어도 무방하다. 그리고, 데이터 배선(115) 하부에 게이트 쉴드층(112b)은 반도체층이 백라이트의 광원을 받았을 때 전도화되어 데이터 배선의 신호에 왜곡을 주는 것을 차단하기 형성하는 것이다.
이와같이, 데이터 배선(115) 하부에 형성된 다양한 적층막에 의해 인접하는 화소전극간의 연결불량을 보다 확실하게 방지할 수 있다.
한편, 보호막(116) 하부의 게이트 절연막(113)은, 상기 보호막과 다른 재질의 물질로 형성함으로써 보호막 식각시 동시에 제거되는 일이 없도록 한다.
일예로, 상기 게이트 배선(112) 및 데이터 배선(115) 사이에는 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기 절연물질을 PECVD 방법으로 증착시켜 게이트 절연막(113)을 형성하고, 상기 박막트랜지스터와 화소전극(117) 사이에는 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기절연물질을 도포시켜 보호막(116)을 형성한다.
이하에서는 상기 액정표시소자의 제조방법을 살펴보기로 한다.
먼저, 도 5a에 도시된 바와 같이, TFT 어레이 기판(111) 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 게이트 배선(112) 및 게이트 전극(112a)을 형성한다.
다음, 상기 게이트 배선(112)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착(PECVD: plasma enhanced chemical vapor deposition) 방법으로 증착하여 게이트 절연막(도 4의 113)을 형성한다.
이어서, 도 5b에 도시된 바와 같이, 상기 게이트 절연막을 포함한 전면에 비정질 실리콘(a-Si:H)을 고온에서 증착한 후 패터닝하여 게이트 절연막 상에 반도체층(114)을 형성한다.
상기 반도체층(114)은 상기 게이트 전극(112a)의 소정 부위에 섬 모양의 독립된 패턴으로 형성하여도 되고, 이후 형성될 데이터 배선 및 소스/드레인 전극에 오버랩되도록 연장형성하여도 무방하다.
한편, 상기 반도체층(114) 상에는 이후 형성될 소스/드레인 전극과의 콘택저항을 낮추기 위해 비정질 실리콘에 불순물을 도핑한 오믹콘택층을 더 형성할 수 있다.
계속하여, 도 5c에 도시된 바와 같이, 상기 반도체층(114)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 데이터 배선(115) 및 소스/드레인 전극(115a,115b)을 형성한다.
이 때, 상기 반도체층과 데이터 배선층은 동일공정에서 동시에 패터닝하여도 되고, 별도의 공정에서 따로 패터닝하여도 무방하다.
이로써, 게이트 전극(112a)과, 게이트 절연막과, 반도체층(114)과, 소스/드레인 전극(115a, 115b)으로 구성되는 박막트랜지스터를 완성한다.
다음, 도 5c에 도시된 바와 같이, 상기 데이터 배선(115)을 포함한 전면에 상기 게이트 절연막과 서로 다른 재질의 물질 일예로, BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기절연물질을 도포하여 보호막(도 4의 116)을 형성한다.
그리고, 화소영역 내부의 보호막을 제거하여 상기 드레인 전극(115b)이 노출되는 오픈영역(116a)을 형성한다. 따라서, 화소영역 내부에는 오픈영역(116a)을 통해 게이트 절연막(113)이 노출되어 있고, 화소영역 가장자리에는 보호막이 형성되 어 있다. 이때, 드레인 전극(115b)의 일부분이 상기 오픈영역(116a)에 의해 노출되도록 한다.
마지막으로, 도 5e에 도시된 바와 같이, 상기 보호막을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 패터닝하여 상기 오픈영역(116a)을 통해 드레인 전극(115b)에 전기적으로 연결되는 화소전극(117)을 형성한다.
이 때, 드레인 전극(115b)과 화소전극(117)을 콘택시키기 위한 콘택홀이 불필요하므로 에천트가 콘택홀로 스며드는 에러에 의해 화소전극이 오픈되는 문제점이 방지된다.
그리고, 상기 화소전극(117)은 오픈영역(116a) 내부의 게이트 절연막(113) 상에 형성되도록 하여 화소전극 간의 연결불량을 방지하고, 전단 게이트 배선(112)에 연장되도록 형성하여 상기 전단 게이트 배선과 함께 스토리지 커패시터를 구성하도록 한다.
이와같이 형성된 TFT 어레이 기판은, 도시하지는 않았으나, 대향기판에 대향합착되고 두 기판 사이에 액정층이 구비하는데, 상기 대향기판에는 빛의 누설을 방지하는 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 R,G,B의 컬러 레지스트가 일정한 순서대로 형성된 컬러필터층과, 상기 컬러필터층 상부에서 상기 컬러필터층을 보호하고 컬러필터층의 표면을 평탄화하기 위한 오버코트층과, 상기 오버코트층 상에 형성되어 박막트랜지스터 어레이 기판의 화소전극과 더불어 전계를 형성하는 공통전극이 형성되어 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명에 의한 액정표시소자는 다음과 같은 효과가 있다.
첫째, 보호막을 제거하여 형성된 오픈영역에 화소전극을 형성하므로 보호막에 의한 투과율 저하를 방지할 수 있고, 투과율 이득만큼 화소전극의 사이즈를 줄일 수 있으므로 인접하는 화소전극 사이의 마진 폭을 확보할 수 있다.
더욱이, 화소영역 가장자리에 한정형성되는 보호막이 걸림턱이 되어 화소전극의 연결불량을 완전히 개선할 수 있다.
둘째, 화소영역 내부에 오픈영역을 형성할 때 드레인 전극의 일부분이 노출되도록 보호막을 제거하는데, 이로인해 드레인 전극과 화소전극을 콘택시키기 위한 콘택홀을 별도로 형성하지 않아도 되므로, 종래에서와 같이, 에천트가 콘택홀로 스며드는 에러에 의해 화소전극이 오픈되는 문제점을 방지할 수 있다.

Claims (9)

  1. 기판 상에 형성된 게이트 배선 및 게이트 전극;
    상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막;
    상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층;
    상기 게이트 배선에 교차하여 화소영역을 정의하는 데이터 배선 및 이에 분기되는 소스/드레인 전극;
    상기 화소영역 내부에 오픈영역을 포함하는 보호막;
    상기 드레인 전극에 콘택되고 상기 보호막과 보호막 사이의 오픈영역에 한정형성되며 상기 오픈영역 내부의 게이트 절연막 상에 형성되는 화소전극을 포함하여 구성되는 것을 특징으로 하는 액정표시소자.
  2. 제 1 항에 있어서,
    상기 화소전극은 상기 보호막에 의해 서로 인접하는 화소영역 사이의 화소전극이 서로 쇼트되는 불량이 방지되는 것을 특징으로 하는 액정표시소자.
  3. 제 1 항에 있어서,
    상기 오픈영역은 상기 보호막을 제거하여 형성되는 것을 특징으로 하는 액정표시소자.
  4. 제 1 항에 있어서,
    상기 보호막과 게이트 절연막은 서로 다른 물질인 것을 특징으로 하는 액정표시소자.
  5. 제 1 항에 있어서,
    상기 화소전극은 상기 오픈영역을 통해 노출된 드레인 전극에 접속되는 것을 특징으로 하는 액정표시소자.
  6. 제 1 항에 있어서,
    상기 반도체층은 상기 데이터 배선 및 소스/드레인 전극 하부에 연장형성되거나 또는 게이트 전극 상부에 한정형성되는 것을 특징으로 하는 액정표시소자.
  7. 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계;
    상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계;
    상기 게이트 배선에 교차하여 화소영역을 정의하는 데이터 배선 및 상기 데이터 배선으로부터 분기되는 소스/드레인 전극을 형성하는 단계;
    상기 데이터 배선을 포함한 전면에 상기 게이트 절연막과 다른 물질로 보호막을 형성하는 단계;
    상기 화소영역 내부의 보호막을 제거하여 오픈영역을 형성하는 단계;
    상기 오픈영역을 통해 상기 드레인 전극에 콘택되고 상기 보호막과 보호막 사이의 오픈영역에 배치되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 게이트 절연막은 무기절연물질로 형성하고 상기 보호막은 유기절연물질로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 제 7 항에 있어서,
    상기 화소전극을 형성하는 단계에서,
    상기 보호막이 인접하는 화소전극들 간의 쇼트불량을 방지하는 걸림턱 역할을 하는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020040104109A 2004-12-10 2004-12-10 액정표시소자 및 그 제조방법 KR100641000B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040104109A KR100641000B1 (ko) 2004-12-10 2004-12-10 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040104109A KR100641000B1 (ko) 2004-12-10 2004-12-10 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060065291A KR20060065291A (ko) 2006-06-14
KR100641000B1 true KR100641000B1 (ko) 2006-11-08

Family

ID=37160590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040104109A KR100641000B1 (ko) 2004-12-10 2004-12-10 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100641000B1 (ko)

Also Published As

Publication number Publication date
KR20060065291A (ko) 2006-06-14

Similar Documents

Publication Publication Date Title
KR101327847B1 (ko) 액정표시장치와 그 제조방법
JP4532241B2 (ja) 液晶表示パネル及びその製造方法
US8846458B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
US10379411B2 (en) Liquid crystal display panel and liquid crystal display device
US7525605B2 (en) Liquid crystal display device and manufacturing method thereof
KR100919199B1 (ko) 횡전계방식 액정표시소자
KR100560405B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US9235091B2 (en) Liquid crystal display device and manufacturing method thereof
KR20130071685A (ko) 액정 표시 장치 및 이의 제조 방법
JP2020017558A (ja) 表示装置
KR20050042645A (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100606970B1 (ko) 액정표시소자 및 그 제조방법
KR101800883B1 (ko) 고 개구율을 갖는 수평 전계 액정표시장치 및 그 제조 방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
CN104347642A (zh) 显示装置及其制造方法
KR20070068037A (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
KR100641000B1 (ko) 액정표시소자 및 그 제조방법
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
KR101366916B1 (ko) 액정표시장치
KR100710151B1 (ko) Ｔｆｔ 액정패널
KR101340992B1 (ko) 액정표시장치 및 그 제조방법
KR101009666B1 (ko) 액정표시장치 및 그의 제조방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 13