CN104347642A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN104347642A
CN104347642A CN201410378466.5A CN201410378466A CN104347642A CN 104347642 A CN104347642 A CN 104347642A CN 201410378466 A CN201410378466 A CN 201410378466A CN 104347642 A CN104347642 A CN 104347642A
Authority
CN
China
Prior art keywords
region
film
interlayer dielectric
regional transmission
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410378466.5A
Other languages
English (en)
Other versions
CN104347642B (zh
Inventor
田中淳
世古畅哉
林健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Tianma Japan Ltd
Original Assignee
NLT Technologeies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd filed Critical NLT Technologeies Ltd
Publication of CN104347642A publication Critical patent/CN104347642A/zh
Application granted granted Critical
Publication of CN104347642B publication Critical patent/CN104347642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种显示装置及其制造方法。该显示装置包括：对向基板；以及包括像素区域的有源矩阵基板。所述有源矩阵基板在每个像素的非透射区域中包括透明基板、多晶硅膜、栅极绝缘膜、栅极电极、层间绝缘膜、以及包括图案化导电膜的漏极层，并且在每个像素的透射区域中包括透明电极、栅极绝缘膜、以及层间绝缘膜。层间绝缘膜包括层间绝缘膜比每个透射区域的中央部处的层间绝缘膜更薄的区域部。所述区域部分别设置为在彼此相邻的图案化导电膜之间延伸，并进一步设置为不与透射区域和置于多晶硅膜的LDD部上的区域重叠。

Description

显示装置及其制造方法
技术领域
本发明涉及显示装置及其制造方法，具体地，涉及使用将半导体薄膜晶体管作为开关元件的有源矩阵型薄膜晶体管基板的显示装置及其制造方法。
背景技术
近年来，诸如液晶显示装置和AMOLED(Active Matrix Organic LightEmitting Diode：有源矩阵有机发光二极管)的有源矩阵显示装置被积极地开发和投入实际使用。特别地，大容量且高分辨率的有源矩阵显示装置受到注目，在这种装置中使用的像素数稳定地增加。另外，伴随于此，相邻的像素之间的距离显著地变狭，狭小化技术得到发展。
通常，这些显示装置通过多次重复在诸如玻璃的基板上形成薄膜的工序、在光刻胶上形成图案的光刻工序、沿包括所形成的图案的光刻胶进行蚀刻加工的蚀刻工序来制造。随着近年来的各像素的狭小化，需要以更高的加工精度进行蚀刻。特别地，在具有小于4μm的最小空间的显示装置中，需要通过使侧蚀的量减少并且具有高加工精度的干式蚀刻来进行加工。
另外，像素的狭小化增加了以往不会引起任何问题的相对较小的微粒导致致命的缺陷的可能性。具体地，在光刻工序中产生的微粒引起劣质的图案。接下来，在下面的蚀刻工序中，由于沿这种劣质的图案进行蚀刻加工，因此有可能在同层之间引起短路。但是，很难完全移除在光刻工序中产生的微粒。
因此，为了抑制在同层之间发生短路，对于对象膜进行多次光刻工序和蚀刻工序。例如，日本专利申请公开(JP-A)No.H07-253593公开了关于形成由信号线、漏极部、储存电容部构成的图案化电极结构的以下工序。在加工时，形成将成为所述电极的金属膜，然后，对金属膜进行第一光刻和蚀刻加工，之后，实施第二光刻和蚀刻加工，从而形成比在第一次光刻时形成的图案化结构略大的图案化结构，由此旨在防止电极的一部分的短路，从而使点缺陷大幅减少，提高显示性能，并提高制造的成品率。在JP-A No.H07-253593中，对象膜是漏极层。
另外，JP-A No.H09-230373公开了以下的加工。在形成在玻璃基板上的栅极电极上依次层叠栅极绝缘膜、a－Si膜、n+a－Si膜，并通过第一次光刻形成图案化结构。之后，通过干式蚀刻移除n+a－Si膜、a－Si膜、栅极绝缘膜，并在最终结构的上部形成Cr膜。接下来，在Cr膜上通过光刻形成图案化结构，从而形成漏极电极。然后，通过将漏极电极用作掩膜，利用干式蚀刻移除在第一次光刻时没有移除的n+a－Si膜、a－Si膜、以及栅极绝缘膜。在JP-AH09-230373中，对象膜是n+a－Si膜、a－Si膜、以及栅极绝缘膜。
另外，JP-A No.2002-111001公开了将在活性层中使用多结晶硅薄膜的顶栅极TFT(Thin Film Transistor：薄膜二极管)用作开关元件的液晶显示装置的以下工序。在该工序中，对栅极绝缘膜上的金属膜进行第一光刻工序和蚀刻工序，并且对在第一光刻工序和蚀刻工序中没有除去的剩余的金属膜进一步进行第一光刻工序和蚀刻工序，从而保持与栅极电极的形状、扫描线的配线形状、辅助容量线的配线形状、以及多结晶硅薄膜部分的形状相对应的部分，并除去金属膜的其他的部分。在JP-A No.2002-111001中，对象膜是与栅极电极相对应的金属膜。
在上述的三个专利文献中，对显示装置的透射区域的大致整个透射区域总计进行两次干式蚀刻。另外，在上述的三个专利文献中，对TFT的外部实施第二次或其以后的光刻工序和蚀刻工序。因此，对TFT上的源极和漏极之间的部分仅进行一次光刻工序和蚀刻工序。
另一方面，在JP-A No.2005-195891中，已知显示的色调、即色度根据透明绝缘膜的膜厚发生变化。根据JP-A No.2005-195891的图2，绝缘膜厚以大约0.2μm的周期改变色度。
然而，在JP-A No.H07-253593、JP-A No.H09-230373以及JP-ANo.2002-111001中的结构或制造方法中，虽然可以防止由于导电层的相同层之间的短路引起的缺陷，但发生以下的两个问题。
第一个问题是显示装置的显示质量、特别地显示白色时的色度发生变化、以及根据显示区域内的位置或基板内的位置改变的程度产生差异。其理由是：由于对显示装置的透射区域的大致整个透射区域进行总计两次的干式蚀刻，因此每个透射区域中的绝缘膜的膜厚的变化量增大；以及伴随于此，取决于基板面内的位置的膜厚变化量的差增大。特别地，在作为侧蚀部分较少的干式蚀刻经常使用的RIE(Reactive Ion Etching：反应离子蚀刻)中，由于离子在进入基板时被加速，因此不仅作为加工对象的导电层、而且其底涂层绝缘膜也被蚀刻，由此必然引起向底涂层绝缘膜的掘取。因此，底涂层绝缘膜的膜厚有可能变化。另外，由于在基板面内蚀刻比率存在不均，因此底涂层绝缘膜的膜厚的变化量的差异根据基板面内的位置而增大。
在此，在下面的加工模型中估计底涂层绝缘膜的膜厚变化。例如，如果以蚀刻比不均±15％、选择比5、以及覆盖蚀刻比50％通过干式蚀刻对膜厚440nm±44nm的氧化硅膜(SiO2膜)上的铝膜(Al膜)(400nm厚)进行加工，则SiO2膜被掘取40nm(＝400nm×0.5/5)±6nm，SiO2的膜厚变薄到400nm±50nm，并且膜厚不均的范围扩大。另外，如果为了防止A1膜的同层之间的短路而进行第二次光刻和干式蚀刻工序，则在SiO2膜中的掘入量进一步增加。这是因为：为了通过第二次干式蚀刻可靠地分离在第一次干式蚀刻时没有分离的部位，需要以与第一次干式蚀刻几乎相同的时间段进行第二次干式蚀刻。因此，从第二次干式蚀刻的开始时蚀刻在第一次干式蚀刻时正常分离的部位的SiO2膜的表面，则在SiO2膜中的掘入量进一步增大。在上面的例子中，通过第二次干式蚀刻，SiO2膜被进一步掘取120nm(＝400nm×(1+0.5)/5)±18nm，即，总计被掘取160nm±24nm。这是与根据JP-A No.2005-195891的图2的绝缘膜的时段大致相同的值，并且使用该绝缘膜的显示装置的色度将大幅发生改变。在上述的例子中，估计到，SiO2膜最终变薄到280nm±68nm，使得膜厚不均的范围扩大。
关于将氧化硅膜(SiO2膜)用于有源矩阵基板的透射区域的显示装置显示白色时的色度，使用光学仿真来分析色度因SiO2膜厚的变化如何变化，并且图1示出了分析结果的一例。透射区域的膜结构设为如表1所示基于将多结晶硅薄膜用于活性层的顶栅极型TFT的假设的9层，并定义为它们的上部和下部被空气层夹置。这九层设置为在玻璃基板(层1)上设有由氮化硅(SiNx)和氧化硅(SiO2)构成的底涂层膜(层3、层4)，然后，在其上层叠由氧化硅(SiO2)构成的栅极绝缘膜(层5)、由氧化硅(SiO2)构成的第一层间绝缘膜(层6)、由氮化硅(SiNx)构成的第二层间绝缘膜(层7)、以及有机膜(层8)和ITO(IndiumTin Oxide：铟锡氧化物)膜(层9)。在此，为了调整玻璃基板的吸收系数，插入BK7的层2。其中，通过在160nm至640nm的范围内改变第一层间绝缘膜(层6)的膜厚，进行光学仿真，从而获得色度的变化。在色度的计算方法中，改变层6的膜厚的同时求出作为光的三原色的红色(R)、绿色(G)、蓝色(B)的光线通过如表1所示构成的膜时的透射率，接下来，根据它们求出显示白色时的色度坐标(xyY颜色坐标系统)x和y，并如图1所示绘图。如图1所示，在层6的膜厚为160nm至640nm的范围内，色度x在0.30至0.35的范围内变化，色度y在0.30至0.37的范围内变化。另外，色度y的变化周期约为160nm。另外，在图1的下部，基于上述的加工模型的例子，使用各个箭头表示三个膜厚不均的范围A至C。范围A对应于刚成膜后的情况，表示440nm±44nm的范围(膜厚变化宽度88nm)，范围B对应于第一次干式蚀刻后的情况，表示400nm±50nm的范围(膜厚变化宽度100nm)，范围C对应于第二次干式蚀刻后的情况，表示280nm±68nm的范围(膜厚变化宽度136nm)。接下来，比较各范围A至C对色度的变化宽度产生的影响。在这种比较中，将具有特别大的变化宽度的色度y作为比较对象。
表1
层 折射率 膜厚 备注
空气
1 玻璃基板 1.55 5mm
2 BK7 1.52 50nm *1
3 SiNx 1.86 50nm 底涂层膜
4 SiO2 1.5 100nm 底涂层膜
5 SiO2 1.5 120nm 栅极绝缘膜
6 SiO2 1.5 160nm到640nm 第一层间绝缘膜
7 SiNx 1.86 400nm 第二层间绝缘膜
8 有机膜 1.5 1000nm
9 ITO 2 40nm
空气
*1：针对校正基板的吸收系数而插入
首先，在紧接第一层间绝缘膜成膜后的范围A中，色度x在0.32至0.33的范围内变化，色度y在0.30至0.37的范围内变化。此时，色度y的变化范围为0.07。
接下来，在第一次干式蚀刻后的范围B中，色度x在0.32至0.33的范围内变化，色度y在0.30至0.35的范围内变化。此时的色度y的变化范围为0.05。在范围B中，与范围A相比，尽管膜厚变化宽度扩大，但色度y的变化宽度缩小。
这是因为：相对于范围A相当于色度y从最大值变化到最小值的区间，范围B是在其几乎中央部具有色度y的最小值的区间。以这种方式，根据第一层间绝缘膜的膜厚能够使色度y的变化宽度减小。这是因为膜厚变化宽度小至色度y的变化周期160nm的约2/3。
另一方面，在第二次干式蚀刻后的范围C中，色度x在0.30至0.33的范围内变化，色度y在0.30至0.37的范围内变化。此时，色度y的变化宽度为0.07。该范围C是色度y从最大值变到最小值的区间。另外，由于膜厚变化宽度扩大至色度y的变化周期160nm的约3/4，因此即使第一层间绝缘膜以任何尺寸的膜厚形成，范围C可能成为色度y几乎从最大值变到最小值的区间。因此，难以将色度y的变化宽度抑制为很小。
如上所述，根据JP-A No.H07-253593、JP-A No.H09-230373以及JP-ANo.2002-111001的各结构和制造方法，如果不仅对非透射区域而且对透射区域的大致整个区域进行第二次干式蚀刻，则底涂层绝缘膜中的掘入量增加，底涂层绝缘膜的膜厚变得更薄。还使膜厚的不均扩大。因此，显示装置的显示质量、特别地显示白色时的色度发生变化。另外，根据显示区域内的位置或基板内的位置，该变化程度产生差异。
除此之外，如果考虑微负载效应，透射区域的底涂层绝缘膜中的掘入量有进一步增加的倾向。这是基于以下的理由。通常，与透射区域相比，在非透射区域中，由于诸如配线的图案密集，抗蚀剂的开口部与透射区域相比较小。因此，由于微负载效应，与透射区域相比，在非透射区域中，蚀刻率具有变低的倾向。因此，如果与非透射区域相匹配地设定蚀刻时间，则透射区域的底涂层绝缘膜被进一步蚀刻，掘入量具有进一步增加的倾向。
因此，为了控制显示装置的色度，需要精密地控制透射区域的底涂层绝缘膜的厚度。但是，在成膜设备和干式蚀刻设备中必然存在不均，这种不均成为变化的原因。因此，需要配置为使变化原因降低到尽可能少的结构和制造方法。
第二个问题是：在JP-A No.H07-253593、JP-A No.H09-230373以及JP-ANo.2002-111001的每一者中，由于对TFT的外部进行多次光刻工序和蚀刻工序、对TFT仅进行一次，因此对于TFT的源极电极和漏极电极之间的短路，没有效果。另外，作为对该问题的对策，如果在第二次光刻工序中简单地追加使TFT的源极和漏极分离的图案，则在具有LDD(Lightly Doped Drain：轻掺杂漏极)构造的TFT中LDD电阻发生改变，其成为改变TFT特性的原因。这是因为：如果LDD部上的绝缘膜通过干式蚀刻被蚀刻两次或更多次，由于绝缘膜的膜厚和表面状态发生变化，因此LDD部上的绝缘膜中的固定电荷和陷阱能级发生变化，然后，有效的LDD层电阻发生变化。如果LDD层电阻发生变化，则TFT的接通电流和断开电流发生变化，由此面板的显示质量大幅受到影响。
图2A示出了在P沟道中具有LDD构造的TFT中进行对源极电极和漏极电极进行分离的第二次光刻和干式蚀刻的情况中的TFT特性。图2B示出了在不进行第二次光刻和干式蚀刻的情况中的TFT特性。在图2A和图2B的特性中，通过在背光源上照射光的同时切换源极电极与漏极电极，来测量源极与漏极之间的漏电流。在图2A和图2B中，栅极电压设为Vg＝8V。如图2A和2B所示，其表明，如果在LDD上进行将对源极电极和漏极电极进行分离的第二次光刻和干式蚀刻，则漏电流的对称性发生变化。这引起面板的显示中诸如串扰和闪烁的显示异常。
除了上述的两个问题以外，还存在其他隐患。这些隐患是：如果为了防止由于导电膜的同层之间的短路引起的缺陷而通过干式蚀刻对导电膜进行两次或更多次的蚀刻，则底涂层绝缘膜中的掘入量增加，将底涂层绝缘膜中的掘入量和导电膜的膜厚结合的高度差异增加。当在导电膜上进一步形成绝缘膜的情况下，这影响它们的涂覆性。即，在PECVD(Plasma Enhanced Chemical VaporDeposition：化学气相沉积)膜的情况下，由于涂覆性的恶化，并且在涂布膜的情况下，由于在通过旋转涂布机等涂布和扩展时不同高度上的流动性异常，因此可能引起条状涂布不均、所谓的条纹。在这种情况下，较大的高度差容易引起条纹的恶化。覆盖性的恶化可能引起显示装置的成品率和可靠性的恶化，并且条纹的恶化可能引起显示质量的恶化，例如显示不均。本发明致力于解决这种问题。
发明内容
鉴于上述问题，提供与本发明的实施方式相同的示例性显示装置和示例性制造方法。
示出本发明的一个方式的显示装置是如下的显示装置，包括：对向基板，所述对向基板包括限定光透过的透射区域和光不透过的非透射区域的遮光层；以及有源矩阵基板，所述有源矩阵基板包括像素排列成矩阵的像素区域。每个像素包括均由所述遮光层限定的透射区域和非透射区域。所述有源矩阵基板在每个像素的所述非透射区域中包括透明基板以及形成在所述透明基板上的多晶硅膜，所述多晶硅膜包括沟道部、LDD部、以及源极和漏极部。所述有源矩阵基板在每个像素的非透射区域中还包括：形成在所述多晶硅膜上的栅极绝缘膜；形成在所述栅极绝缘膜上并覆盖所述沟道部的栅极电极；形成在所述栅极电极上的层间绝缘膜；以及形成在所述层间绝缘膜上并包括至少部分地分别覆盖所述源极和漏极部的图案化导电膜的漏极层。所述有源矩阵基板在每个像素的所述透射区域中包括所述透明基板、以及均形成在所述透明基板上的所述栅极绝缘膜和所述层间绝缘膜。所述层间绝缘膜包括所述层间绝缘膜比每个透射区域的中央部处的层间绝缘膜更薄的区域部，所述区域部分别设置为在彼此相邻的图案化导电膜之间延伸，所述区域部进一步设置为不与所述透射区域和置于所述LDD部上的区域重叠。
在上述的显示装置中，漏极层可以包括作为图案化导电膜的图案化岛部和用于将信号发送到像素的作为图案化导电膜的配线，其中图案化岛部和配线至少部分地分别覆盖源极和漏极部。另外，层间绝缘膜的区域部可设置为在彼此相邻的图案化岛部与配线之间延伸，并且置于每个配线的一侧或两侧，并且所述区域部进一步设置为不与透射区域和置于LDD部上的区域重叠。
示出本发明的另一方式的显示装置是一种显示装置，包括：对向基板，所述对向基板包括限定光透过的透射区域和光不透过的非透射区域的遮光层；以及有源矩阵基板，所述有源矩阵基板包括像素排列成矩阵的像素区域。每个像素包括均由所述遮光层限定的透射区域和非透射区域。所述有源矩阵基板在每个像素的所述非透射区域中包括透明基板以及形成在所述透明基板上的多晶硅膜，所述多晶硅膜包括沟道部、LDD部、以及源极和漏极部。所述有源矩阵基板在每个像素的非透射区域中还包括：形成在所述多晶硅膜上的栅极绝缘膜；形成在所述栅极绝缘膜上并覆盖所述沟道部的栅极电极；形成在所述栅极电极上的层间绝缘膜；以及形成在所述层间绝缘膜上并包括至少部分地分别覆盖所述源极和漏极部的图案化导电膜的漏极层。所述有源矩阵基板在每个像素的所述透射区域中包括所述透明基板、以及均形成在所述透明基板上的所述栅极绝缘膜和所述层间绝缘膜。所述层间绝缘膜包括所述层间绝缘膜比每个所述透射区域的中央部处的层间绝缘膜更薄的区域部，其中，所述区域部设置在第一区域和第二区域。所述第一区域设置为在彼此相邻的所述图案化导电膜之间延伸并且不与置于所述LDD部上的区域重叠。所述第二区域是所述透射区域的周缘部。所述第二区域中的每个区域部的宽度等于或小于所述第一区域中的每个区域部的宽度。
示出本发明的一个方式的显示装置的制造方法是显示装置的制造方法。所述显示装置包括：对向基板，所述对向基板包括限定光透过的透射区域和光不透过的非透射区域的遮光层；以及有源矩阵基板，所述有源矩阵基板包括像素排列成矩阵的像素区域，其中，每个像素包括均由所述遮光层限定的透射区域和非透射区域。所述制造方法包括：通过在透明基板上形成多晶硅膜构成的岛部并对将在每个岛部中成为沟道部的部分的两个外侧掺入杂质来形成源极和漏极部；在所述多晶硅膜上形成栅极绝缘膜；在所述栅极绝缘膜上形成栅极电极；通过将所述栅极电极用作掩膜将杂质掺入到所述岛部来形成置于相邻的源极和漏极部之间的LDD部；在所述栅极电极上形成层间绝缘膜；以及在所述层间绝缘膜上形成作为漏极层的导电膜。所述制造方法还包括：通过使用用于分离所述导电膜的第一抗蚀剂图案进行干式蚀刻来形成图案化导电膜，从而形成所述透射区域，其中，当从所述透明基板的法线方向观察时所述透射区域不包括所述多晶硅膜、所述栅极电极、以及所述图案化导电膜。所述制造方法还包括：通过使用用于在所述图案化导电膜之间的区域中再次分离所述导电膜的第二抗蚀剂图案来进行干式蚀刻，其中，所述第二抗蚀剂图案包括不与所述透射区域和置于所述LDD部上的区域重叠的开口。
在上述的制造方法中，形成透射区域的步骤可以包括通过使用用于分离导电膜的第一抗蚀剂图案进行干式蚀刻来形成作为图案化导电膜的图案化岛部和用于将信号发送到像素的作为图案化导电膜的配线，从而形成所述透射区域，其中，当从所述透明基板的法线方向观察时所述透射区域不包括所述多晶硅膜、所述栅极电极、所述图案化岛部以及所述漏极层的配线。另外，通过使用所述第二抗蚀剂图案进行干式蚀刻可以包括通过使用用于在彼此相邻的图案化岛部与配线之间的区域中以及每个配线的一侧或两侧的区域中再次分离导电膜的所述第二抗蚀剂图案来进行干式蚀刻，其中，所述第二抗蚀剂图案包括不与所述透射区域和置于所述LDD部上的区域重叠的开口。
示出本发明的另一方式的显示装置的制造方法是显示装置的制造方法。所述显示装置包括：对向基板，所述对向基板包括限定光透过的透射区域和光不透过的非透射区域的遮光层；以及有源矩阵基板，所述有源矩阵基板包括像素排列成矩阵的像素区域，其中，每个像素包括均由所述遮光层限定的所述透射区域和所述非透射区域。所述制造方法包括：通过在透明基板上形成多晶硅膜构成的岛部并对将在每个岛部中成为沟道部的部分的两个外侧掺入杂质来形成源极和漏极部；在所述多晶硅膜上形成栅极绝缘膜；在所述栅极绝缘膜上形成栅极电极；通过将所述栅极电极用作掩膜将杂质掺入到所述岛部来形成置于所述相邻的源极和漏极部之间的LDD部；在所述栅极电极上形成层间绝缘膜；以及在所述层间绝缘膜上形成作为漏极层的导电膜。所述制造方法还包括：通过使用用于分离所述导电膜的第一抗蚀剂图案进行干式蚀刻来形成图案化导电膜，从而形成所述透射区域，其中，当从所述透明基板的法线方向观察时所述透射区域不包括所述多晶硅膜、所述栅极电极、以及所述图案化导电膜。所述制造方法还包括：通过使用第二抗蚀剂图案和第三抗蚀剂图案进行干式蚀刻，所述第二抗蚀剂图案是用于在所述图案化导电膜之间的区域中再次分离所述导电膜的抗蚀剂图案，其中，所述第二抗蚀剂图案包括不与置于所述LDD部上的区域重叠的开口，所述第三抗蚀剂图案是用于在透射区域的周缘部中再次分离所述导电膜的抗蚀剂图案，其中分离宽度等于或小于所述第二抗蚀剂图案的分离宽度。
下面将描述本发明的示例性实施方式的其他特征。
附图说明
现在将通过参照旨在示例性的而不用于限制的附图仅以示例的方式描述实施方式，其中，在多个图中相同的附图标记表示相同的部件。
图1是表示用于光学仿真的结构的图；
图2A和2B是表示进行了第二次光刻和干式蚀刻的TFT的特性以及没有进行第二次光刻和干式蚀刻的TFT的特性的图；
图3是本发明的第一实施方式的显示装置的示意图；
图4A是本发明的第一实施方式中的显示装置的像素区域的大致的俯视图；
图4B是本发明的第一实施方式的显示装置的像素区域的示意图；
图5是本发明的第一实施方式中的显示装置的像素区域的(沿图4A的线V－V剖开)的大致的剖视图；
图6是本发明的第一实施方式中的显示装置的像素区域的(沿图4A的线VI－VI剖开)的大致的剖视图；
图7A是本发明的第一实施方式中的显示装置的制造工序的大致的俯视图，示出了直至形成由多晶硅构成的岛部的工序的工序；
图7B是本发明的第一实施方式中的显示装置的制造工序的大致的俯视图，示出了直至形成源极和漏极部的工序的工序；
图7C是本发明的第一实施方式中的显示装置的制造工序的大致的俯视图，示出了直至形成栅极配线的工序的工序；
图7D是本发明的第一实施方式中的显示装置的制造工序的大致的俯视图，示出了直至形成第一接触孔的工序的工序；
图7E是本发明的第一实施方式中的显示装置的制造工序的大致的俯视图，示出了直至形成漏极配线的工序的工序；
图7F是本发明的第一实施方式中的显示装置的制造工序的大致的俯视图，示出了直至通过第二次干式蚀刻在第一层间绝缘膜上形成阶梯的工序的工序；
图7G是本发明的第一实施方式中的显示装置的制造工序的大致的俯视图，示出了直至形成第二接触孔的工序的工序；
图8A是本发明的第一实施方式中的显示装置的制造工序的大致的剖视图，示出了直至形成由多晶硅构成的岛部的工序的工序；
图8B是本发明的第一实施方式中的显示装置的制造工序的大致的剖视图，示出了直至形成源极和漏极部的工序的工序；
图8C是本发明的第一实施方式中的显示装置的制造工序的大致的剖视图，示出了直至形成栅极配线的工序的工序；
图8D是本发明的第一实施方式中的显示装置的制造工序的大致的剖视图，示出了直至形成第一接触孔的工序的工序；
图8E是本发明的第一实施方式中的显示装置的制造工序的大致的剖视图，示出了直至形成漏极配线的工序的工序；
图8F是本发明的第一实施方式中的显示装置的制造工序的大致的剖视图，示出了直至通过第二次干式蚀刻在第一层间绝缘膜上形成阶梯的工序的工序；
图8G是本发明的第一实施方式中的显示装置的制造工序的大致的剖视图，示出了直至形成第二接触孔的工序的工序；
图8H是本发明的第一实施方式中的显示装置的制造工序的大致的剖视图，示出了直至形成像素电极的工序的工序；
图9是本发明的第二实施方式的显示装置的像素区域的大致的俯视图。
图10是本发明的第二实施方式中的显示装置的像素区域(沿图9的X－X线剖开)的大致的剖视图；
图11是本发明的第三实施方式中的显示装置的像素区域的大致的俯视图；
图12是本发明的第三实施方式中的显示装置的像素区域(沿图11的XII－XII线剖开)的大致的剖视图；以及
图13是本发明的第三实施方式中的显示装置的像素区域(沿图11的XIII－XIII线剖开)的大致的剖视图。
具体实施方式
本发明鉴于上述问题，提出了一种如本发明的实施方式所述的示例性的显示装置及显示装置的示例性的制造方法，用于防止导电膜的图案结构之间的短路从而提高成品率，同时将由导电膜上的膜的涂覆性变化引起的显示质量的变化以及可靠性的变化抑制到最小，同时防止由透射区域的绝缘膜厚的变化引起的色度的变化以及由TFT特性变化引起的显示质量的恶化。
作为第一实施方式的示意性显示装置是如下的显示装置，包括：对向基板，所述对向基板包括限定光透过的透射区域和光不透过的非透射区域的遮光层；以及有源矩阵基板，所述有源矩阵基板包括像素排列成矩阵的像素区域。每个像素包括均由遮光层限定的透射区域和非透射区域。有源矩阵基板在每个像素的非透射区域中包括透明基板以及形成在透明基板上的多晶硅膜，所述多晶硅膜包括沟道部、LDD部、以及源极和漏极部。有源矩阵基板在每个像素的非透射区域中还包括：形成在多晶硅膜上的栅极绝缘膜；形成在栅极绝缘膜上并覆盖沟道部的栅极电极；形成在栅极电极上的层间绝缘膜；以及形成在层间绝缘膜上并包括至少部分地分别覆盖源极和漏极部的图案化导电膜的漏极层。有源矩阵基板包括在每个像素的透射区域中的透明电极、以及均形成在透明基板上的栅极绝缘膜和层间绝缘膜。层间绝缘膜包括：层间绝缘膜比每个透射区域的中央部处的层间绝缘膜更薄的区域部，其中各区域部分别设置为在彼此相邻的图案化导电膜之间延伸，以及该区域部还设置为不与透射区域和置于LDD部上的区域重叠(参照图4A、图4B和图5)。
另外，这些区域部设置为置于每个配线的两侧，配线作为图案化导电膜形成在漏极层中，用以将信号发送到像素(参照图4A、图4B和图6)。
在该实施方式中，在非透射区域中的导电膜的图案化结构(图案化导电膜)之间的每个区域中，对漏极层进行两次光刻和干式蚀刻，并且在层间绝缘膜表面上形成高度差，从而形成层间绝缘膜比透射区域中央部的层间绝缘膜更薄的区域部。该结构能够防止由漏极层的图案化导电膜之间的短路引起的点缺陷和线缺陷的发生，并且能够提高成品率。另外，在由图案化导电膜形成的每个配线的两侧，在层间绝缘膜上形成高度差，从而形成层间绝缘膜比透射区域中央部的层间绝缘膜更薄的区域部。这种构造能够有效地防止由漏极层的图案化导电膜之间的短路引起的点缺陷和线缺陷的发生。在透射区域中，不对漏极层进行第二次干式蚀刻，这不会增加向透射区域中的层间绝缘膜中的掘入量，并且不会使层间绝缘膜比进行了第一次干式蚀刻后的层间绝缘膜更薄。因此，该实施方式能够防止显示装置的色度的变化，特别地，能够防止当在显示装置上显示白色时的色度的变化。另外，在多晶硅膜上进行干式蚀刻，从而避免该区域置于LDD部分上，这防止LDD层的电阻的有效变化以及由电阻的变化引起的TFT特性的变化。因此，能够防止显示装置的面板的显示质量的变化。
作为本发明的第二实施方式的示意性显示装置具有如下的与第一实施方式的显示装置不同的构造：所述区域部设置为仅置于每个配线的一侧，配线作为图案化导电膜形成在漏极层中，用以将信号发送到像素(参照图9和图10)。
在该实施方式中，与第一实施方式相比，防止出现由漏极层中的图案化导电膜之间的短路引起的点缺陷和线缺陷的程度略微下降，但是能够确保透射区域的较广阔的面积。因此，能够提高显示装置的透射率。
另外，在该实施方式中，与第一实施方式同样地，在透射区域中，不对漏极层进行第二次干式蚀刻，这不会增加透射区域的层间绝缘膜中的掘入量，并且不会使层间绝缘膜比进行了第一次干式蚀刻后的层间绝缘膜更薄。因此，该实施方式能够防止显示装置的色度的变化，特别地，能够防止当在显示装置上显示白色时的色度的变化。
作为第三实施方式的示意性显示装置是如下的显示装置，包括：对向基板，所述对向基板包括限定光透过的透射区域和光不透过的非透射区域的遮光层；以及有源矩阵基板，所述有源矩阵基板包括透明基板和像素排列成矩阵的像素区域。每个像素包括均由遮光层限定的透射区域和非透射区域。有源矩阵基板包括在每个像素的非透射区域中的透明基板以及形成在透明基板上的多晶硅膜，所述多晶硅膜包括沟道部、LDD部、以及源极和漏极部。有源矩阵基板在每个像素的非透射区域中还包括：形成在多晶硅膜上的栅极绝缘膜；形成在栅极绝缘膜上并覆盖沟道部的栅极电极；形成在栅极电极上的层间绝缘膜；以及形成在层间绝缘膜上并包括至少部分地分别覆盖源极和漏极部的图案化导电膜的漏极层。有源矩阵基板包括在每个像素的透射区域中的透明基板、以及均形成在透明基板上的栅极绝缘膜和层间绝缘膜。层间绝缘膜包括层间绝缘膜比每个透射区域的中央部处的层间绝缘膜更薄的区域部。这些区域部设置在第一区域和第二区域，其中，第一区域设置为穿过漏极层的图案化导电膜之间并且不与置于LDD部上的区域重叠，第二区域是透射区域的周缘部。第二区域中的每个区域部的宽度等于或小于第一区域中的每个区域部的宽度(参照图11、图12和图13)。
在该实施方式中，在非透射区域中的图案化导电膜之间的每个区域中，对漏极层进行两次光刻和干式蚀刻，并在层间绝缘膜表面上形成高度差，从而形成层间绝缘膜比透射区域的中央部的层间绝缘膜更薄的区域部。该结构能够防止由漏极层中的图案化导电膜之间的短路引起的点缺陷和线缺陷的发生，并且能够提高成品率。在透射区域中，进行两次光刻和干式蚀刻的区域在透射区域的周缘形成为宽度等于或小于非透射区域内的进行两次光刻和干式蚀刻的区域的宽度，从而使宽度最小化。这种构造能够增大透射区域的周缘周围的层间绝缘膜中的掘入量，但不能增加各透射区域的中央部的层间绝缘膜中的掘入量，并且不能使层间绝缘膜比进行了第一次干式蚀刻后的层间绝缘膜更薄。另外，在这种构造中，每个透射区域的中央部的层间绝缘膜的膜厚不均不会增加。因此，该实施方式能够防止显示装置的色度的变化，特别地，能够防止当在显示装置上显示白色时的色度的变化。另外，与第二实施方式相比，能够确保透射区域的更大的面积，由此能够提高显示装置的透射率。
另外，在第二实施方式和第三实施方式中，在非透射区域中的漏极层的图案化导电膜之间的区域中，层间绝缘膜比各透射区域的中央部的层间绝缘膜更薄的区域部形成在置于多晶硅膜上的在TFT的LDD部以外的区域中。由此，置于LDD部上的绝缘膜中的固定电荷发生变化，从而防止有效的LDD层电阻发生变化。由此，能够抑制显示装置的面板的显示质量的变化(在图9和图11中示出)。
在任一实施方式中，在非透射区域中的漏极层的图案化导电膜之间的区域中，通过使对漏极层进行了两次光刻和干式蚀刻的区域部的宽度为0.1μm或更多，能够可靠地分离在第一次干式蚀刻中引起短路的区域(参照图4A、图4B、图9和图11)。
在任一实施方式中，在非透射区域中的漏极层的图案化导电膜之间的区域中，使对漏极层进行两次光刻和干式蚀刻的区域部的宽度小于分离地形成在漏极层中的图案化导电膜的距离，并且每个区域部包括其边界上的高度差使得形成具有小于90度的顺锥角的锥形。由此，漏极层的截面能够形成为大致阶梯形状，这能够使对由形成在漏极层上的膜的涂覆性的变化引起的显示装置的显示质量和可靠性的影响最小(参照图4A、4B、图9和图11)。
在任一实施方式中，层间绝缘膜比各透射区域中央部的层间绝缘膜更薄的区域部由具有相同宽度的图案形成(换言之，每个区域部在非透射区域上具有相同宽度)。由此，通过使由微负载效应引起的不均最小化，能够控制层间绝缘膜中的掘入量，并且能够对由形成在漏极层上的膜的涂覆性的变化引起的显示装置的显示质量以及可靠性的影响控制到最小(参照图4A、图4B、图9和图11)。
在任一实施方式中，层间绝缘膜比各透射区域的中央部的层间绝缘膜更薄的各区域部由在漏极层的图案化导电膜或配线的附近没有闭合的槽形成，或者由漏极层的图案化导电膜或配线附近在像素区域内的相对端之间连续的槽形成。这种构造能够防止由于漏极层的图案化导电膜之间的短路引起的点缺陷和线缺陷的发生(参照图4A、图4B、图9和图11)。
在任一实施方式中，层间绝缘膜比在各透射区域的中央部的层间绝缘膜更薄的每个区域部在其边界具有170nm或更多的高度差。这种构造能够防止由漏极层中的图案化导电膜之间的短路引起的点缺陷和线缺陷的发生，并且能够提高成品率(参照图5、图6、图10、图12和图13)。
根据示例性实施方式，能够防止由于图案化导电膜之间的短路引起的点缺陷和线缺陷的发生，从而提高成品率，同时防止由于显示装置的透射区域中的绝缘膜厚的变化引起的色度的变化和由于TFT特性的变化引起的显示质量的变化。同时，能够将由于导电膜上的膜的涂覆性的变化引起的对显示质量和可靠性的影响抑制到最小。
参照附图对本发明的示例性实施方式进行详细说明。
实施方式1：
使用图3说明根据本发明的第一实施方式的显示装置100。显示装置100是有源矩阵型的透射型液晶显示装置，并由TFT基板(有源矩阵基板)101、对向基板102、以及在两个基板之间隔着配向膜103和配向膜104被夹持的液晶105构成。另外，显示装置100被构成为使得偏光板106和偏光板107分别贴合在TFT基板101和对向基板102的与液晶105接触的面相反的各个面上。另外，显示装置100包括：用于从外部输入电信号的FPC(Flexible Printed Circuit：挠性印制电路)108、用于将输入的电信号显影到显示区域内的COG(Chip OnGlass：玻璃上的芯片)109。另外，该显示装置100包括显示区域111，显示区域111设置为通过使用配置成矩阵状布置的像素110使光透过并根据电信号来显示映像。
在显示区域111的TFT基板侧，形成栅极配线205B和设置在与栅极配线205B正交的方向上的漏极配线208B。在栅极配线205B与漏极配线208B之间的各交点，形成设置为用作开关元件的TFT215(参照图5)、设置为保持经由TFT215从漏极配线208B写入的电压的储存电容216(参照图5)、以及设置为用于对液晶施加电压的像素电极213(参照图5)，从而构成像素110。
接下来，对像素的结构进行详细说明。图4A和图4B分别是本实施方式的单位像素的俯视图，其中，图4A是概略俯视图，图4B是示意图。图5是沿图4A的像素的V－V线剖开的剖视图，图6是沿图4A的像素的VI－VI线剖开的剖视图。单位像素的内部由仅层叠透明膜并且光透过的透射区域217(被图4A的单点划线包围的区域，在图4B中详细示出)、以及形成有用作开关元件的TFT、储存电容部、配线等并且光不透过的非透射区域220构成。非透射区域还由储存电容部218(被图4A的虚线包围的区域，在图4B中详细示出)、以及配线部219(被图4A的双点划线包围的区域，在图4B中详细示出)构成。另外，上述单位像素设置成矩阵状，由此形成像素区域。
在TFT基板101中，在玻璃基板201上，形成由诸如氧化硅膜(SiO2膜)、氮化硅膜(SiNx膜)等的材料构成的底涂层膜202，进一步在底涂层膜202上形成由多晶硅膜203构成的岛部。在由多晶硅膜203构成的各岛部上，形成通过诸如硼的杂质以高浓度掺杂而设置成低电阻的源极和漏极部203B、以中间浓度掺杂并设置在源极和漏极部203B之间的LDD部203C、以及不掺杂或者以极低浓度掺杂并设置在LDD部203C之间的沟道部203A。
在多晶硅膜203上，形成由氧化硅膜(SiO2膜)组成的栅极绝缘膜204，进一步在栅极绝缘膜204上形成栅极配线205B(包括栅极电极)、栅极电容线205A，栅极配线205B和栅极电容线205A均由利用由钼(Mo)、钽(Ta)、铌(Nb)、铬(Cr)、钨(W)、铝(Al)中的任一种材料形成的单层或这些材料的叠层或这些材料的合金膜制成的金属膜构成。
在栅极电容线205A和栅极配线205B上，形成由例如氧化硅膜(SiO2膜)、氮化硅膜(SiNx膜)等材料构成的第一层间绝缘膜206。在第一层间绝缘膜206上，形成用于与源极和漏极部203B以及栅极层进行电接触的第一接触孔207。
在第一层间绝缘膜206上和第一接触孔207内，形成图案化导电膜(漏极配线208B、储存电容漏极层部208A)，该图案化导电膜由利用由钼(Mo)、钽(Ta)、铌(Nb)、铬(Cr)、钨(W)和铝(Al)形成的单层或这些材料的叠层或这些材料的合金膜构成的金属膜构成。在每个像素内的非透射区域220中，在储存电容漏极层部208A与漏极配线208B之间的区域中、储存电容漏极层部208A与透射区域217之间的区域中、以及漏极配线208B的两侧的区域中延伸的第一层间绝缘膜的表面上形成高度差(阶梯结构)，由此提供第一层间绝缘膜206形成为比在透射区域的中央部处的第一层间绝缘膜206更薄的区域部。这些区域部209通过对漏极配线208B和储存电容漏极层部208A进行两次光刻和干式蚀刻而形成。通过形成这些区域部209，能够防止在漏极配线208B与储存电容漏极层部208A之间的短路以及能够防止相邻的漏极配线208B之间的短路。
另外，如图4A和图5所示，使第一层间绝缘膜206形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209避免延伸到TFT的LDD部203C的上方，并形成为在多晶硅膜203上方(即，在沟道部203A上方延伸)在栅极配线205B(栅极电极)上延伸。因此，能够有效地防止漏极配线208B与储存电容漏极层部208A之间的短路，同时能够防止LDD部203C上的第一层间绝缘膜206中的固定电荷或陷阱能级的变化。因此，能够防止由LDD层电阻的变化引起的TFT特性的变化。
另外，如图4A和图4B所示，在该第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209上，在配线部219内的漏极配线208B的两侧中的每一侧的附近以非闭合形状形成槽、或者槽形成为在漏极配线208B的两侧中的每一侧的附近在单位像素内从一端至另一端连续，由此能够防止由相邻的漏极配线208B之间的短路引起的线缺陷的发生。
另外，该第一层间绝缘膜形成为比透射区域的中央部的第一层间绝缘膜更薄的区域部209形成为宽度比储存电容漏极层部208A与漏极配线208B之间的分离距离小。这种槽包括高度差，从而形成具有小于90度的顺锥角的锥形。由此，漏极层的截面可形成为实质上阶梯状的构造。因此，在下一工序中，在通过PECVD(Plasma Enhanced Chemical Vapor Deposition：等离子体化学气相沉积)形成膜的情况下，能够将涂覆性的变化抑制到最小。而且，在下一工序中，在形成涂覆层的情况下，能够将条纹的加剧抑制到最小。由此，能够防止由涂覆性的变化引起的显示装置的成品率和可靠性的变化、以及由条纹的加剧引起的例如显示不均的显示质量的变化。
另外，该第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209的宽度使用具有恒定宽度的图案形成。由此，通过使对该第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209进行干式蚀刻时形成的微负载效应引起的不均最小化，能够控制第一层间绝缘膜206中的掘入量，由此能够抑制在下一工序中的阶梯结构(高度差)上的涂覆性的变化。
如图5所示，在第一层间绝缘膜206的表面上，在该第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209中，通过以具有小于90°的顺锥角的方式形成高度差(阶梯结构)，储存电容漏极层部208A的面向透射区域217的侧面的下部以扩大的方式成形。另外，在图6中同样地，漏极配线208B的面向透射区域217的侧面的下部也以扩大的方式成形。因此，产生与在储存电容漏极层部208A的面向透射区域217的侧面以及漏极配线208B的面向透射区域217的侧面上设置顺锥角的情况相同的效果。与第一层间绝缘膜206的表面上没有高度差的情况相比，在该情况下，反而能够改善将在下一工序中形成的绝缘膜的涂覆性。
另外，如图5所示，在第一层间绝缘膜206的表面上，在第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209的边界上，形成170nm的高度差225。原因如下。即，对于在第一次干式蚀刻时没有分离的部位，如果为了通过第二次干式蚀刻可靠地分离没有分离的部位而进行与第一次干式蚀刻相同的时间的第二次干式蚀刻，通过第一次干式蚀刻正常分离的部位通过第二次干式蚀刻被掘取。由此，能够防止漏极配线208B与储存电容漏极层部208A之间的短路以及相邻的漏极配线208B之间的短路。
另外，在像素内的透射区域217中，没有如非透射区域220那样第一层间绝缘膜的膜厚变薄的区域部。这是因为：在透射区域217中，对漏极配线208B和储存电容漏极层部208A仅进行一次干式蚀刻。因此，第一层间绝缘膜206的膜厚保持第一次干式蚀刻后的状态。因此，能够抑制显示装置的显示质量的变化、特别是显示白色时的色度的变化。
另外，在第一层间绝缘膜206、储存电容漏极层部208A、漏极配线208B、以及该第一层间绝缘膜形成为比透射区域的中央部更薄的区域部209上，形成有由氮化硅膜(SiNx膜)等构成的第二层间绝缘膜210和有机层211。在第二层间绝缘膜210和有机层211上，形成有用于与储存电容漏极层部208A进行电接触的第二接触孔212。在第二层间绝缘膜210上和第二接触孔212内，形成由例如ITO(Indium Tin Oxide：铟锡氧化物)的透明导电膜构成的像素电极213。而且，在这些膜上形成由聚酰亚胺等构成的配向膜214。
在显示区域的对向基板102侧，在玻璃基板301上，形成黑色矩阵(遮光层)302、红色、绿色、蓝色(RGB)的各彩色抗蚀剂层303、以及用于对液晶提供共同电位的对向电极304。而且，在其上形成由聚酰亚胺等制成的配向膜214。在各像素中，利用来自栅极配线205B的扫描信号，使TFT215接通，映像信号从漏极配线208B经由TFT215被供给到像素电极213，并在像素电极213与对向基板的对向电极304之间产生电场。由此，液晶105被调制，使得光透射率发生变化。
像素110被驱动，使得来自TFT基板101的背面的背光源的光线经由TFT基板侧的偏光板106、液晶层105、对向基板的彩色抗蚀剂层303、以及对向基板侧的偏光板107向对向基板102的背面侧、即显示观察侧透射。通过以这种方式驱动像素110，使映像信号被实际显示。
接下来，通过使用针对每个工序的图来说明制造工序。在此，图7A至图7G分别对应于在一个制造工序时图4A所示的结构的俯视图，图8A至图8H分别对应于在一个制造工序时图5所示的结构的剖视图，其中剖视图沿图4A的V-V线剖开。
如图7A和图8A所示，在玻璃基板201上，通过PECVD(Plasma EnhancedChemical Vapor Deposition：等离子体化学气相沉积)法，层叠了氮化硅膜(50nm)、氧化硅膜(100nm)、以及非晶硅膜(50nm)作为底涂层膜202，然后在500℃下退火，并进行脱氢。之后，通过用准分子雷射(XeCl)照射使上述成分结晶化，由此形成多晶硅膜203。另外，根据光刻工序，形成岛部的抗蚀剂图案，然后，沿着抗蚀剂图案进行干式蚀刻。之后，经由抗蚀剂剥离工序，形成由多晶硅膜203构成的岛部。在此，图7A中的虚线表示单位像素。
接下来，如图7B和图8B所示，为了形成源极和漏极部203B，通过光刻工序，形成对应于源极和漏极部的抗蚀剂图案，并通过离子掺杂沿抗蚀剂图案以高浓度掺杂硼。之后，经过抗蚀剂剥离工序，在多晶硅膜203的各岛部上形成源极和漏极部203B以及沟道部203A。在此，图7B中的虚线表示单位像素。
接下来，如图7C和图8C所示，通过PECVD法，形成氧化硅膜(120nm)作为栅极绝缘膜204。随后，通过DC溅射法，形成膜厚为200nm的铬(Cr)膜。进一步，通过光刻工序，形成栅极层的抗蚀剂图案，并沿抗蚀剂图案进行湿蚀刻。之后，经过抗蚀剂剥离工序，形成栅极配线205B和栅极电容线205A。在此，栅极配线205B还用作TFT215的栅极电极。接下来，通过使用栅极配线205B(栅极电极)作为掩膜，进行硼的离子掺杂，由此形成LDD部203C。在此，图7C中的虚线表示单位像素。
接下来，如图7D和图8D所示，作为第一层间绝缘膜206，通过PECVD法，形成氧化硅膜(440nm)，之后，为了激活在源极和漏极部203B以及LDD部203C上掺杂的杂质，在450℃下进行热处理。之后，通过光刻工序，形成第一接触孔的抗蚀剂图案，并沿抗蚀剂图案进行干式蚀刻。之后，经过抗蚀剂剥离工序，形成与由多晶硅膜构成的源极和漏极部203B以及栅极电极进行电接触的第一接触孔207。在此，图7D中的虚线表示单位像素。
接下来，如图7E和图8E所示，通过DC溅射法，形成25nm厚的钛(Ti)膜、350nm厚的铝(Al)膜以及75nm厚的钛(Ti)膜。之后，通过第一次光刻工序，形成漏极配线部和储存电容部的漏极层的抗蚀剂图案221(图案1)，并沿抗蚀剂图案221使用BCl3/Cl2气体进行干式蚀刻。之后，经过抗蚀剂剥离工序，形成了漏极配线208B和储存电容漏极层部208A。
接下来，如图7F和图8F所示，通过第二次光刻工序，形成了抗蚀剂图案222(图案2)和抗蚀剂开口部223。抗蚀剂开口部223形成为能够对非透射区域220内夹置在漏极配线208B与储存电容漏极层部208A之间的范围、储存电容漏极层部208A与透射区域217之间的部分、以及漏极配线208B的两侧再次进行蚀刻。另外，包含透射区域217的其他部分形成为被抗蚀剂图案222覆盖。然后，沿着该抗蚀剂图案222使用BCl3/Cl2气体进行了干式蚀刻。之后，经过抗蚀剂剥离工序，形成了第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209。
另外，如图7F和图8F所示，使抗蚀剂开口部223以及第一层间绝缘膜206形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209避免置于每个TFT的LDD部203C上方，并形成为在多晶硅膜203上方(即，在沟道部203A的上方)在栅极配线205B上延伸。由此，由于能够防止LDD部203C上的第一层间绝缘膜206中的固定电荷或陷阱能级的变化，因此能够防止由LDD层电阻的变化引起的TFT特性的变化。该问题在如本实施方式那样像素TFT是双栅极型并且一侧的栅极配线205B和LDD部203C位于漏极配线208B下方的情况下为了维持TFT特性的对称性方面非常重要。由此，能够有效地防止漏极配线208B与储存电容漏极层部208A之间的短路，同时能够防止由LDD层电阻的变化引起的TFT特性的变化。
另外，在用于形成第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209的图案2的抗蚀剂开口部223上，如图7F所示，设置在漏极配线208B的两侧中的各侧附近没有闭合的形状、或者在漏极配线208B的两侧的各侧附近在单位像素内从一端至另一端连续的槽形状，以及沿着该图案2进行干式蚀刻。由此，第一层间绝缘膜形成为比在透射区域的中央部处第一层间绝缘膜更薄的各区域部209可以使用在漏极配线208B的两侧中的各侧附近没有闭合的槽、或者在漏极配线208B的两侧中的各侧附近跨越单位像素的槽形成，由此能够防止由相邻的漏极配线208B之间的短路引起的线缺陷的发生。
尽管在本实施方式中图案2的各抗蚀剂开口部223以及第一层间绝缘膜的膜厚形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209的宽度为3.0μm，优选地，该宽度为0.1μm或更多。其原因是：当通过第二次干式蚀刻分离在第一次干式蚀刻时没有分离的部位时，期望能够可靠地进行电气分离的距离。在本实施方式的情况下，该距离相当于通过在下一工序中形成的氮化硅膜能够可靠地电气分离的距离。
另外，在该实施方式的情况下，在储存电容漏极层部208A与漏极配线208B彼此分离大约5μm的距离内以及与储存电容漏极层部208A和漏极配线208B均分别距离1μm的位置内侧(中央侧)，形成图案2的抗蚀剂开口部223以及第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209。另外，在由图案2的抗蚀剂开口部223与第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209中的每一者处形成的高度差(阶梯结构)的截面由30°的顺锥角形成。
图案2的抗蚀剂开口部223以及第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209的宽度均优选小于储存电容漏极层部208A和漏极配线208B相互分离的距离。另外，由图案2的抗蚀剂开口部223以及第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209中的每一个处形成的高度差(阶梯结构)的截面优选形成为设有小于90°的顺锥角。其原因是：通过将储存电容漏极层部208A和漏极配线208B中的每一个的截面成形为实质上阶梯状的构造，能够将在下一工序中通过PECVD(Plasma Enhanced Chemical Vapor Deposition：化学气相沉积)形成膜的情况下的涂覆性的变化、或者在下一工序中形成涂布层的情况下的条纹的变化抑制到最小。由此，能够防止由涂覆性的变化引起的显示装置的成品率和可靠性的变化、或者防止由条纹的变化引起的诸如显示不均的显示质量的变化。
另外，在储存电容漏极层部208A和漏极配线208B中每一个的锥角均近似于竖向的情况下，如果以这种方式成形第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209，储存电容漏极层部208A的面向透射区域217的侧面以及漏极配线208B的面向透射区域217的侧面的下部成形为扩大，因此产生与设有顺锥角的情况同等的效果。与没有形成第一层间绝缘膜形成为比透射区域的中央部更薄的区域部209的情况相比，在该情况下，反而能够改善将在下一工序中形成的膜的涂覆性。
另外，如图7F和图8F所示，图案2的抗蚀剂开口部223以及第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209使用具有相同宽度的槽状图案形成。由此，由于能够使由微负载效应引起的不均最小化，因此能够控制第一层间绝缘膜206中的掘入量，由此能够抑制下一工序中的阶梯部的涂覆性的变化。
另外，在沿着图案2形成第一层间绝缘膜形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209时的干式蚀刻时间优选大于或等于通过第二次干式蚀刻分离在第一次干式蚀刻时没有分离的部位的时间。在该实施方式的情况下，在第一层间绝缘膜形成为比透射区域的中央部更薄的区域部209上形成了170nm的高度差225。
在表2中示出了关于这种高度差的实验结果。在该实验中，改变第二次干式蚀刻的蚀刻时间，从而改变在第一层间绝缘膜上形成的高度差，并对通过第二次干式蚀刻是否分离了在第一次干式蚀刻时形成了短路的部位进行调查。在第一次干式蚀刻时正常分离了的部位上，根据第二次干式蚀刻时间，第一层间绝缘膜中的掘入量从120nm变化到190nm。根据该结果，在第一层间绝缘膜上形成120～160nm的高度差时不能分离短路的部位。因此，为了通过第二次干式蚀刻可靠地分离在第一次干式蚀刻时没有正常分离的部位，优选在第一次干式蚀刻时正常分离的部位上形成170nm或更多的高度差。由此，能够防止漏极配线208B与储存电容漏极层部208A之间的短路，并且能够防止相邻的漏极配线208B之间的短路。
表2
另外，由于透射区域217的整个表面被抗蚀剂覆盖，使得在第二次干式蚀刻时不会受到蚀刻，因此透射区域217上第一层间绝缘膜206中的掘入量不会增加。第一层间绝缘膜206的膜厚不会在第一次干式蚀刻后变得更薄。另外，第一层间绝缘膜206的膜厚的不均也不会扩大。因此，能够抑制显示装置的显示质量的变化、特别是显示白色时的色度的变化。
接下来，如图7G和图8G所示，通过PECVD法将氮化硅膜(400nm)形成作为第二层间绝缘膜210，接着在300℃下进行退火，并进行氢化。进一步，在该膜上，通过旋涂涂覆有机层211，接着进行煅烧，由此形成厚度约1μm的膜。之后，根据光刻工序，形成第二接触孔的抗蚀剂图案，接着，沿着该抗蚀剂图案进行干式蚀刻。之后，经过抗蚀剂剥离工序，形成用于与漏极层进行电接触的第二接触孔212。
接下来，如图4A和图8H所示，进一步，通过DC溅射法形成ITO膜(40nm)。之后，根据光刻工序，形成像素电极的抗蚀剂图案，并沿着该抗蚀剂图案进行湿蚀刻。之后，经过抗蚀剂剥离工序，形成像素电极213，由此获得如图4A所示的TFT基板101。
另一方面，关于对向基板，在玻璃基板301上，通过DC溅射法形成铬膜(140nm)。之后，在铬膜上，根据光刻工序，形成遮光层的抗蚀剂图案，并沿抗蚀剂图案进行了湿蚀刻。之后，经过抗蚀剂剥离工序，形成了黑色矩阵302。
接下来，形成分散有颜料等的彩色抗蚀剂层303，进一步，通过DC溅射法形成了ITO膜(40nm)，并且形成了对向电极304，由此获得了对向基板102。
接下来，在TFT基板101的像素电极213和对向基板102的对向电极304中的每个电极的整个表面上，通过印刷涂覆由聚酰亚胺构成的配向膜103(214)、104(305)。然后，当使两基板101、102相互面对时，以使配向轴为90°角的方式对配向膜进行研磨处理。之后，将两基板101、102相互面对地组装并形成一个单元。将向列液晶105注入并密封到基板101与102之间的空间中。进一步，在两基板101、102的各玻璃基板侧上分别贴附偏光板106、107，由此获得液晶显示装置100。
如上所述，通过采用本实施方式的结构和制造方法，在防止由显示装置的透射区域的绝缘膜厚的变化引起的色度的变化和由TFT特性的变化引起的显示质量的变化的同时，能够防止由导电膜图案之间的短路引起的点缺陷和线缺陷的发生，由此提高成品率。同时，能够将由导电膜上的膜的涂覆性变化引起的显示质量的变化和可靠性的变化抑制到最小。
[实施方式2]
本实施方式与第一实施方式的不同之处在于以下方面。在图9的俯视图和图10的剖视图(沿图9的X-X线剖开)中，仅在配线部219的漏极配线208B的一侧，对漏极配线208B和储存电容漏极层部208A进行两次光刻和干式蚀刻；以及第一层间绝缘膜206形成为比透射区域中央部更薄的区域部209由槽形成。
由此，可能略微减小能够防止由配线部219中的相邻的漏极配线208B之间的短路引起的线缺陷的概率。但是，与第一实施方式同样地，能够防止由漏极配线208B与储存电容漏极层部208A之间的短路引起的点缺陷。
进一步，与第一实施方式相比，由于能够使第一层间绝缘膜206形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209的面积减小，因此能够使透射区域217的面积更大。因此，与第一实施方式相比，能够提高显示装置的透射率。
另外，与第一实施方式同样地，由于透射区域217的整个表面被抗蚀剂覆盖使得在第二次干式蚀刻时不会受到蚀刻，因此透射区域217的第一层间绝缘膜206中的掘入量不会增加，第一层间绝缘膜206的膜厚不会在第一次干式蚀刻之后变得更薄。另外，第一层间绝缘膜206的膜厚的不均也不会变大。因此，能够抑制显示装置的显示质量的变化、特别是显示白色时色度的变化。
如上所述，通过采用本实施方式的结构和制造方法，在能够防止由显示装置的透射区域中的绝缘膜厚的变化引起的色度的变化以及由TFT特性的变化引起的显示质量的变化的同时，能够防止由导电膜图案之间的短路引起的点缺陷和线缺陷的发生并提高成品率。同时，能够抑制由导电膜上的膜的涂覆性变化引起的显示质量的变化和可靠性的变化。另外，能够提高面板的透射率。
[实施方式3]
本实施方式与第一实施方式和第二实施方式的不同之处在于以下方面：在图11的俯视图和图12的剖视图(沿图11的XII-XII线剖开)以及图13的剖视图(沿图11的XIII-XIII线剖开)中，在显示装置的透射区域217的一部分上，对漏极配线208B和储存电容漏极层部208A进行了两次光刻和干式蚀刻，由此形成了第一层间绝缘膜206形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209B。因此，与第一实施方式和第二实施方式相比，能够使透射区域217更宽广，并且能够提高显示装置的面板的透射率。
但是，使第一层间绝缘膜206形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209B的宽度尽可能小，并且等于或小于在非透射区域220内第一层间绝缘膜206形成为比透射区域的中央部处的第一层间绝缘膜更薄的区域部209A的宽度，并且区域部209B形成在透射区域217的周缘部上。另外，因此，如图11所示，在透射区域217的周缘部中用于形成第一层间绝缘膜形成为比透射区域的中央部的第一层间绝缘膜更薄的区域部209B的抗蚀剂开口224的宽度形成为等于或小于非透射区域220内的抗蚀剂开口部223的宽度。由此，由于能够使由微负载效应引起的不均最小化，因此能够控制第一层间绝缘膜206中的掘入量。因此，能够抑制显示装置的显示质量的变化、特别地，能够抑制显示白色时的色度的变化。
如上所述，通过采用本实施方式的结构和制造方法，能够将由显示装置的透射区域的绝缘膜厚的变化引起的色度的变化抑制到最小，同时能够防止由TFT特性的变化引起的显示质量的变化，以防止由导电膜图案之间的短路引起的点缺陷和线缺陷的发生，并且能够提高成品率。同时，能够将由导电膜上的膜的涂覆性的变化引起的显示质量的变化和可靠性的变化抑制到最小。另外，能够提高面板的透射率。
尽管使用特定的内容描述了第一实施方式至第三实施方式，但这些描述仅用于示例，并且应该理解为可在不偏离所附权利要求书的精神或范围的情况下进行修改和变更。
例如，在第一实施方式至第三实施方式中，对防止使用了多晶硅TFT的透射型液晶显示装置的漏极层的短路的例子进行了描述，但本发明不限于上述实施方式，本发明也可以类似地应用于栅极层和多晶硅层。另外，像素的开关元件不应当限于多晶硅TFT，也能够应用于其它TFT，诸如a－SiTFT和氧化物半导体TFT。另外，本发明不应当限于透射型液晶显示装置，本发明也可以应用于光线穿过TFT基板的一部分的显示装置，例如，半透射型液晶显示装置、底部发光型AMOLED等。

Claims (18)

1.一种显示装置，包括：
对向基板，所述对向基板包括限定光透过的透射区域和光不透过的非透射区域的遮光层；以及
有源矩阵基板，所述有源矩阵基板包括像素排列成矩阵的像素区域，每个所述像素包括均由所述遮光层限定的所述透射区域和所述非透射区域，
其中，所述有源矩阵基板包括在每个所述像素的所述非透射区域中的：
透明基板；
形成在所述透明基板上的多晶硅膜，所述多晶硅膜包括沟道部、LDD部、以及源极和漏极部；
形成在所述多晶硅膜上的栅极绝缘膜；
形成在所述栅极绝缘膜上并覆盖所述沟道部的栅极电极；
形成在所述栅极电极上的层间绝缘膜；以及
形成在所述层间绝缘膜上并包括至少部分地分别覆盖所述源极和漏极部的图案化导电膜的漏极层，
所述有源矩阵基板包括在每个所述像素的所述透射区域中的：
所述透明基板；以及
均形成在所述透明基板上的所述栅极绝缘膜和所述层间绝缘膜，且
所述层间绝缘膜包括所述层间绝缘膜比每个所述透射区域的中央部处的层间绝缘膜更薄的区域部，所述区域部分别设置为在彼此相邻的所述图案化导电膜之间延伸，所述区域部还设置为不与所述透射区域和置于所述LDD部上的区域重叠。
2.根据权利要求1所述的显示装置，其中，
每个所述区域部包括在所述漏极层的所述图案化导电膜的附近没有闭合的槽。
3.根据权利要求1所述的显示装置，其中，
每个所述区域部包括在所述漏极层的所述图案化导电膜的附近、在所述像素区域的相对端之间连续的槽。
4.根据权利要求1所述的显示装置，其中，
每个所述区域部在所述非透射区域上具有相同的宽度。
5.根据权利要求1所述的显示装置，其中，
每个所述区域部具有0.1μm或更多的宽度，并且所述宽度小于分离地形成在所述漏极层中的所述图案化导电膜之间的间距。
6.根据权利要求1所述的显示装置，其中，
每个所述区域部具有在其边界上的高度差，使得将每个所述区域部形成为在深度方向上具有小于90°的顺锥角的锥形。
7.根据权利要求1所述的显示装置，其中，
每个所述区域部具有其边界上的高度差，所述高度差为170nm或更多。
8.根据权利要求1所述的显示装置，其中，
所述漏极层包括图案化岛部和用于将信号发送到所述像素的作为所述图案化导电膜的配线，所述图案化岛部和所述配线至少部分地分别覆盖所述源极和漏极部，并且，
所述层间绝缘膜的区域部设置为在彼此相邻的所述图案化岛部与所述配线之间延伸，并且置于每个所述配线的一侧或两侧，并且所述区域部还设置为不与所述透射区域和置于所述LDD部上的区域重叠。
9.一种显示装置，包括：
对向基板，所述对向基板包括限定光透过的透射区域和光不透过的非透射区域的遮光层；以及
有源矩阵基板，所述有源矩阵基板包括像素排列成矩阵的像素区域，每个所述像素包括均由所述遮光层限定的所述透射区域和所述非透射区域，
其中，所述有源矩阵基板包括在每个所述像素的所述非透射区域中的：
透明基板；
形成在所述透明基板上的多晶硅膜，所述多晶硅膜包括沟道部、LDD部、以及源极和漏极部；
形成在所述多晶硅膜上的栅极绝缘膜；
形成在所述栅极绝缘膜上并覆盖所述沟道部的栅极电极；
形成在所述栅极电极上的层间绝缘膜；以及
形成在所述层间绝缘膜上并包括至少部分地分别覆盖所述源极和漏极部的图案化导电膜的漏极层，
所述有源矩阵基板包括在每个所述像素的所述透射区域中的：
所述透明基板；以及
均形成在所述透明基板上的所述栅极绝缘膜和所述层间绝缘膜，
所述层间绝缘膜包括所述层间绝缘膜比每个所述透射区域的中央部处的层间绝缘膜更薄的区域部，所述区域部设置在第一区域和第二区域中，所述第一区域设置为在彼此相邻的所述图案化导电膜之间延伸并且不与置于所述LDD部上的区域重叠，所述第二区域是所述透射区域的周缘部，所述第二区域中的每个区域部的宽度等于或小于所述第一区域中的每个区域部的宽度。
10.一种显示装置的制造方法，所述显示装置包括：对向基板，所述对向基板包括限定光透过的透射区域和光不透过的非透射区域的遮光层；以及有源矩阵基板，所述有源矩阵基板包括像素排列成矩阵的像素区域，每个所述像素包括均由所述遮光层限定的所述透射区域和所述非透射区域，
所述制造方法包括：
通过在所述透明基板上形成由多晶硅膜构成的岛部，并对将成为沟道部的部分的两个外侧掺入杂质，来形成源极和漏极部；
在所述多晶硅膜上形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅极电极；
通过将所述栅极电极用作掩膜，将杂质掺入到所述岛部，来形成置于相邻的所述源极和漏极部之间的LDD部；
在所述栅极电极上形成层间绝缘膜；
在所述层间绝缘膜上形成作为漏极层的导电膜；
通过使用用于分离所述导电膜的第一抗蚀剂图案进行干式蚀刻，来形成图案化导电膜，从而形成所述透射区域，当从所述透明基板的法线方向观察时，所述透射区域不包括所述多晶硅膜、所述栅极电极、以及所述图案化导电膜；以及
通过使用用于在所述图案化导电膜之间的区域中再次分离所述导电膜的第二抗蚀剂图案来进行干式蚀刻，所述第二抗蚀剂图案包括不与所述透射区域和置于所述LDD部上的区域重叠的开口。
11.根据权利要求10所述的制造方法，其中，
在所述漏极层的所述图案化导电膜的附近形成所述第二抗蚀剂图案的开口，使得所述开口没有闭合。
12.根据权利要求10所述的制造方法，其中，
在所述漏极层的所述图案化导电膜的附近形成所述第二抗蚀剂图案的开口，使所述开口在所述像素区域内的相对端部之间连续。
13.根据权利要求10所述的制造方法，其中，
形成所述第二抗蚀剂图案的开口，使所述开口在所述非透射区域上具有相同的宽度。
14.根据权利要求10所述的制造方法，其中，
形成所述第二抗蚀剂图案的开口，使所述开口具有0.1μm或更多的宽度并且所述宽度小于在通过使用所述第一抗蚀剂图案进行干式蚀刻时分离的所述图案化导电膜之间的间距。
15.根据权利要求10所述的制造方法，其中，
通过使用所述第二抗蚀剂图案进行干式蚀刻的步骤包括进行干式蚀刻使得在每个所述层间绝缘膜上形成高度差，所述高度差形成在深度方向上具有小于90°的顺锥角的锥形。
16.根据权利要求10所述的制造方法，其中，
通过使用所述第二抗蚀剂图案进行干式蚀刻的步骤包括在每个所述层间绝缘膜上进行干式蚀刻170nm或更多，使得在每个所述层间绝缘膜上形成高度差。
17.根据权利要求10所述的制造方法，其中，
形成所述透射区域的步骤包括通过使用用于分离所述导电膜的所述第一抗蚀剂图案进行干式蚀刻来形成作为图案化导电膜的图案化岛部和用于将信号发送到所述像素的作为图案化导电膜的配线，从而形成所述透射区域，当从所述透明基板的法线方向观察时，所述透射区域不包括所述多晶硅膜、所述栅极电极、所述图案化岛部以及所述漏极层的配线；
通过使用所述第二抗蚀剂图案进行干式蚀刻的步骤包括通过使用用于在彼此相邻的所述图案化岛部与所述配线之间的区域中以及每个所述配线的一侧或两侧的区域中再次分离所述导电膜的所述第二抗蚀剂图案来进行干式蚀刻，所述第二抗蚀剂图案包括不与所述透射区域和置于所述LDD部上的区域重叠的开口。
18.一种显示装置的制造方法，所述显示装置包括：对向基板，所述对向基板包括限定光透过的透射区域和光不透过的非透射区域的遮光层；以及有源矩阵基板，所述有源矩阵基板包括像素排列成矩阵的像素区域，每个所述像素包括均由所述遮光层限定的所述透射区域和所述非透射区域，所述制造方法包括：
通过在所述透明基板上形成由多晶硅膜构成的岛部，并对将在每个所述岛部中将成为沟道部的部分的两个外侧掺入杂质，来形成源极和漏极部；
在所述多晶硅膜上形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅极电极；
通过将所述栅极电极用作掩膜，将杂质掺入到所述岛部，来形成置于相邻的所述源极和漏极部之间的LDD部；
在所述栅极电极上形成层间绝缘膜；
在所述层间绝缘膜上形成作为漏极层的导电膜；
通过使用用于分离所述导电膜的第一抗蚀剂图案进行干式蚀刻，来形成图案化导电膜，从而形成所述透射区域，当从所述透明基板的法线方向观察时，所述透射区域不包括所述多晶硅膜、所述栅极电极、以及所述图案化导电膜；
通过使用第二抗蚀剂图案和第三抗蚀剂图案来进行干式蚀刻，
所述第二抗蚀剂图案是用于在所述图案化导电膜之间的区域中再次分离所述导电膜的抗蚀剂图案，所述第二抗蚀剂图案包括不与置于所述LDD部上的区域重叠的开口，所述第三抗蚀剂图案是用于在所述透射区域的周缘中再次分离所述导电膜的抗蚀剂图案，其中分离宽度等于或小于所述第二抗蚀剂图案的分离宽度。
CN201410378466.5A 2013-08-06 2014-08-01 显示装置及其制造方法 Active CN104347642B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013163417 2013-08-06
JP2013-163417 2013-08-06
JP2014097593A JP6436333B2 (ja) 2013-08-06 2014-05-09 表示装置
JP2014-097593 2014-05-09

Publications (2)

Publication Number Publication Date
CN104347642A true CN104347642A (zh) 2015-02-11
CN104347642B CN104347642B (zh) 2019-01-18

Family

ID=52447877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410378466.5A Active CN104347642B (zh) 2013-08-06 2014-08-01 显示装置及其制造方法

Country Status (3)

Country Link
US (2) US9230993B2 (zh)
JP (1) JP6436333B2 (zh)
CN (1) CN104347642B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120180A (zh) * 2018-02-05 2019-08-13 Jsr株式会社 配线构件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102197667B1 (ko) * 2014-02-07 2021-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
TWI616792B (zh) * 2017-05-03 2018-03-01 友達光電股份有限公司 觸控顯示裝置的製造方法
CN118763123A (zh) * 2019-09-24 2024-10-11 乐金显示有限公司 薄膜晶体管及其基板及包括该薄膜晶体管的显示设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969702A (en) * 1996-05-11 1999-10-19 Lg Electronics Inc. Liquid crystal panel with a plurality of light shielding portions over a substrate including a pixel region and a driver circuit region
CN1794452A (zh) * 2004-10-12 2006-06-28 三星Sdi株式会社 半导体器件及其制造方法
CN101004519A (zh) * 1998-11-17 2007-07-25 株式会社半导体能源研究所 制造半导体器件的方法
US20070281401A1 (en) * 1998-12-03 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292767B1 (ko) * 1992-09-25 2001-09-17 이데이 노부유끼 액정표시장치
JP3253210B2 (ja) * 1994-02-23 2002-02-04 ローム株式会社 液晶表示素子の製法
JPH07253593A (ja) * 1994-03-15 1995-10-03 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法
JPH09230373A (ja) * 1996-02-20 1997-09-05 Hitachi Ltd 液晶表示パネルおよびその製造方法
JP4069496B2 (ja) * 1998-06-08 2008-04-02 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法及び該アクティブマトリクス基板並びにこれを備えた電気光学パネル
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP4019600B2 (ja) * 1998-11-30 2007-12-12 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
JP2002111001A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 配線基板及び配線基板の製造方法
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP4708710B2 (ja) * 2004-01-07 2011-06-22 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
KR101108369B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
JP4491375B2 (ja) * 2005-04-26 2010-06-30 日本電気株式会社 液晶表示装置の製造方法
JP2008304830A (ja) * 2007-06-11 2008-12-18 Kobe Steel Ltd 表示デバイスの製造方法
JP5707725B2 (ja) * 2010-04-08 2015-04-30 カシオ計算機株式会社 薄膜のパターニング方法及び表示パネルの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969702A (en) * 1996-05-11 1999-10-19 Lg Electronics Inc. Liquid crystal panel with a plurality of light shielding portions over a substrate including a pixel region and a driver circuit region
CN101004519A (zh) * 1998-11-17 2007-07-25 株式会社半导体能源研究所 制造半导体器件的方法
US20070281401A1 (en) * 1998-12-03 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
CN1794452A (zh) * 2004-10-12 2006-06-28 三星Sdi株式会社 半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120180A (zh) * 2018-02-05 2019-08-13 Jsr株式会社 配线构件
CN110120180B (zh) * 2018-02-05 2023-01-13 Jsr株式会社 配线构件

Also Published As

Publication number Publication date
CN104347642B (zh) 2019-01-18
JP2015052773A (ja) 2015-03-19
JP6436333B2 (ja) 2018-12-12
US9711622B2 (en) 2017-07-18
US20150041818A1 (en) 2015-02-12
US9230993B2 (en) 2016-01-05
US20160079393A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
US10288965B2 (en) Method for producing semiconductor device for high definition
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
KR101414043B1 (ko) 박막 트랜지스터 기판
KR100657387B1 (ko) 박막 트랜지스터 및 그 제조방법과 그것을 구비한 액정표시장치
JP2005077822A (ja) トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US8101445B2 (en) Thin film transistor array panel and method for manufacturing the same
CN101375406A (zh) 薄膜晶体管和具备该薄膜晶体管的有源矩阵基板以及显示装置
KR20070012081A (ko) 박막 트랜지스터 기판의 제조 방법
KR20170117261A (ko) 액정 표시 장치 및 이의 제조 방법
JP4481942B2 (ja) 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法
JP4703258B2 (ja) 薄膜トランジスタ基板及び液晶表示パネル
CN104347642A (zh) 显示装置及其制造方法
JP5424544B2 (ja) 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル
JP4381063B2 (ja) アレイ基板および平面表示装置
KR101626362B1 (ko) 박막 트랜지스터 기판의 제조방법
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR20080073573A (ko) 액정패널과 이의 제조방법
US7359022B2 (en) Wire structure of display device
KR101087242B1 (ko) 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
KR20110067369A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR20090060082A (ko) 액정 표시 장치 및 그의 제조 방법
KR100641000B1 (ko) 액정표시소자 및 그 제조방법
KR102142477B1 (ko) 어레이 기판 및 이의 제조방법
KR100798311B1 (ko) 액정표시장치의 배선구조 및 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Kanagawa Prefecture, Japan

Patentee after: Tianma Japan, Ltd.

Address before: Kanagawa Prefecture, Japan

Patentee before: NLT TECHNOLOGIES, Ltd.

CP01 Change in the name or title of a patent holder
CP03 Change of name, title or address

Address after: 1918 Tianma Building, Liuxian Avenue, Beizhan community, Minzhi street, Longhua District, Shenzhen City, Guangdong Province

Patentee after: Tianma Micro-Electronics Co.,Ltd.

Address before: Kanagawa Prefecture, Japan

Patentee before: Tianma Japan, Ltd.

CP03 Change of name, title or address