KR20070012081A - 박막 트랜지스터 기판의 제조 방법 - Google Patents

박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR20070012081A
KR20070012081A KR1020050066908A KR20050066908A KR20070012081A KR 20070012081 A KR20070012081 A KR 20070012081A KR 1020050066908 A KR1020050066908 A KR 1020050066908A KR 20050066908 A KR20050066908 A KR 20050066908A KR 20070012081 A KR20070012081 A KR 20070012081A
Authority
KR
South Korea
Prior art keywords
layer
thin film
forming
electrode
film transistor
Prior art date
Application number
KR1020050066908A
Other languages
English (en)
Inventor
조의식
김장수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050066908A priority Critical patent/KR20070012081A/ko
Priority to US11/444,184 priority patent/US7351618B2/en
Priority to TW095121225A priority patent/TW200705677A/zh
Priority to JP2006175257A priority patent/JP2007034285A/ja
Priority to CN200610099446A priority patent/CN100580906C/zh
Publication of KR20070012081A publication Critical patent/KR20070012081A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

유지 전극과 중첩되는 유기막의 요철을 제거하기 위한 박막 트랜지스터 기판의 제조 방법은 유지 전극이 형성되어 있는 기판 상에 보호막 및 보호막을 덮는 유기막을 형성하는 단계, 유지 전극과 중첩된 영역의 유기막을 일부 제거하여 그 바닥면이 요철 패턴을 갖는 오목부를 형성하는 단계, 바닥면의 요철 패턴을 평탄화하는 단계 및 보호막 상면의 평탄화된 유기막을 제거하여 오목부가 보호막 상면까지 연장된 개구부를 형성하는 단계를 포함한다.
4마스크, 유지 축전기, 애슁, 부분 에칭, 박막 트랜지스터

Description

박막 트랜지스터 기판의 제조 방법{Method for manufacturing thin film transistor substrate}
도 1a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법으로 제조된 박막 트랜지스터 기판의 배치도이다.
도 1b는 도 1a의 B - B'선을 따라 절단한 단면도이다.
도 2a, 도 4a 및 도 10a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들이다.
도 2b, 도 3은 도 2a의 B - B'선을 따라 절단한 공정 단계별 단면도들이다.
도 4b 내지 도 9는 도 4a의 B - B'선을 따라 절단한 공정 단계별 단면도들이다.
도 10b는 도 10a의 B-B'선을 따라 절단한 단면도로서 슬릿 마스크를 사용하여 노광하여 유기막 패턴을 형성하는 단계를 도시한 단면도이다.
도 11은 유기막 패턴에 따라 식각하여 오목부의 바닥면에 형성된 요철의 높이차를 완화하는 단계를 도시한 단면도이다.
도 12는 애슁 공정 후 오목부의 바닥면에 형성된 요철을 평탄화하는 단계를 도시한 단면도이다.
도 13은 식각하여 유기막 패턴을 통해 개구부 및 컨택홀을 형성하는 단계를 도시한 단면도이다.
(도면의 주요 부분에 관한 부호의 설명)
10: 절연 기판 22: 게이트선
24: 게이트 끝단 26: 게이트 전극
27: 유지 전극 28: 유지 전극선
30: 게이트 절연막 44: 비정질 규소층
47: 도핑된 반도체층 55, 56, 57, 58: 저항성 접촉층
62: 데이터선 65: 소스 전극
66: 드레인 전극 68: 데이터 끝단
70: 보호막 72: 유기막
77b, 77c, 77d: 오목부 77: 개구부
74, 76, 78: 컨택홀 82: 화소 전극
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세하게는 유지 전극과 중첩되는 유기막의 요철을 제거하기 위한 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치는 단위 화소의 집합으로 이루어진 표시 영역에 표시 동작을 하는 다수의 화소 전극이 각각의 단위 화소에 형성되어 있으며, 이 화소 전극들은 배선을 통하여 인가되는 신호에 의하여 구동된다. 배선에는 서로 교차하여 단위 화소 영역을 정의하는 게이트선과 데이터선이 있으며, 게이트선에는 주사 신호가 인가되어 데이터선을 통하여 화소 전극에 인가되는 신호를 제어한다.
각각의 화소에는 액정 커패시터가 있어서 인가된 전압에 따라 액정의 광 투과 특성을 변화시켜 통과하는 빛의 양을 조절하는 역할을 한다. 그러나, 액정 커패시터에 인가된 전압들이 한 프레임 동안 유지되어야 하는데 액정 커패시터만으로는 충분히 유지하기 어렵다. 이와 같은 화소의 전압 유지 능력을 유지하기 보완하기 위하여 화소마다 액정 커패시터에 병렬로 연결된 유지 축전기가 구비된다.
한편, 박막 트랜지스터의 데이터 배선과 반도체층이 하나의 마스크를 이용하여 패터닝된 경우, 반도체층은 채널부를 제외하고는 데이터 배선의 하부에 데이터 배선과 실질적으로 중첩되어 형성되며, 따라서, 유지 축전기를 이루는 데이터 도전체의 하부에도 반도체층이 존재한다. 유지 축전기에 포함되는 반도체층은 MOS(Metal Oxide Semiconductor) 커패시터와 같이 유지 축전기에 인가되는 전압에 따라 유지 축전기의 커패시턴스 변동을 유발한다. 이는 액정 표시 장치의 표시부에서 화면 떨림 현상으로 시인된다. 따라서 이를 방지하기 위하여 유지 전극과 중첩되는 반도체층을 식각하여 제거한다.
여기서 유지 축전기의 유지 전극과 대향한 다른 전극인 화소 전극을 형성하기 위하여 보호막 및 유기막을 증착한 후, 개구부를 형성하는데 있어서 슬릿 마스크 등을 사용하여 유지 전극과 중첩하는 부분의 유기막을 일부 잔류시킨다. 이때, 이 유기막의 표면에 요철을 형성하여, 식각이 진행되는 경우에 요철로 인해 잔류해 야 할 보호막 및 게이트 절연막이 식각되거나 식각이 과도하게 진행되어 게이트 절연막까지 식각되어 유지 전극을 드러내어 화소 전극과 단락된다. 또한, 이러한 요철은 유지 축전기의 커패시턴스가 위치별로 편차가 생겨 액정 표시 장치의 화면 떨림 현상으로 시인된다.
본 발명이 이루고자 하는 기술적 과제는 유지 전극과 중첩되는 유기막의 요철을 제거하기 위한 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 유지 전극이 형성되어 있는 기판 상에 보호막 및 상기 보호막을 덮는 유기막을 형성하는 단계와, 상기 유지 전극과 중첩된 영역의 상기 유기막을 일부 제거하여 그 바닥면이 요철 패턴을 갖는 오목부를 형성하는 단계와, 상기 바닥면의 요철 패턴을 평탄화하는 단계 및 상기 보호막 상면의 상기 평탄화된 유기막을 제거하여 상기 오목부가 상기 보호막 상면까지 연장된 개구부를 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대해 설명한다.
먼저, 도 1a 및 도 1b를 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 1a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법으로 제조된 박막 트랜지스터 기판의 배치도이고, 도 1b는 도 1a의 B - B'선을 따라 절단한 단면도이다.
먼저, 본 발명의 일 실시예에서와 동일하게 절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선이 형성되어 있다. 게이트 배선(22, 24, 26, 27, 28)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 끝단(24), 게이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26), 게이트선(22)과 평행하게 형성되어 있는 유지 전극(27) 및 유지 전극선(28)을 포함 한다. 유지 전극선(28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있으며, 유지 전극선(28)에 비해 너비가 넓게 형성되어 있는 유지 전극(27)이 연결된다. 유지 전극(27)을 넓게 형성함으로써 유지 전극(27)이 화소 전극(82)과 중첩되는 면적을 넓게 하여 유지 용량을 증가시킨다. 유지 전극(27)은 후술할 화소 전극(82)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기(90)를 이룬다. 이와 같은 유지 전극(27) 및 유지 전극선(28)의 모양 및 배치 등은 다양한 형태로 변형된다.
여기서, 유지 축전기(90)는 액정 커패시터(미도시)에 인가된 전압들이 한 프레임 동안 유지 전압을 유지하기 위하여 액정 커패시터에 병렬로 연결되어 있다. 유지 축전기(90)는 유지 전극(27), 그 위에 중첩된 게이트 절연막(30), 보호막(70) 및 화소 전극(82)을 포함한다.
유지 전극(27)은 유지 전극선(28)으로부터 공통 전압(Vcom)을 제공받아 유지 축전기(90)에 제공한다.
게이트 절연막(30)은 무기 물질인 질화 규소(SiNx) 등으로 이루어진다.
보호막(70)은 예를 들어 무기 물질인 질화 규소(SiNx), 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 형성될 수 있으며, 그 두께는 0.2 m일 수 있다.
보호막(70) 상부에는 유지 축전기(90)의 다른 쪽 전극인 화소 전극(82)이 형성되어 있으며, 이는 드레인 전극(66)과 연결되어, 유지 축전기(90)가 액정 커패시터(미도시)와 병렬로 연결된다. 화소 전극(82)은 ITO 또는 IZO로 이루어져 있다.
여기서 유지 전극(27) 등의 게이트 배선(22, 24, 26, 27, 28)은 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo) 또는 몰리브덴 텅스텐(MoW) 등의 단일 금속막 이나 필요에 따라서는 알루미늄 합금(AlNd) 및 크롬 금속의 이중층, 알루미늄 합금(AlNd) 및 텅스텐 금속의 이중층이나 삼중층으로 이루어질 수 있다.
기판(10), 게이트 배선(22, 24, 26, 27, 28) 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소 또는 다결정 규소 등의 반도체로 이루어진 반도체층(42, 44, 48) 이 형성되어 있다. 반도체층(42, 44, 48) 의 상부에는 실리사이드 등의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(52, 55, 56, 58)이 형성되어 있다. 특히, 소스 전극(65) 및 드레인 전극(66) 아래의 저항성 접촉층(55, 56)은 아래의 반도체층(44)과 접촉 저항을 줄이는 역할을 한다.
저항성 접촉층(52, 55, 56, 58) 위에는 데이터 배선(62, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다.
소스 전극(65)은 반도체층(44)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다.
저항성 접촉층(52, 55, 56, 58)은 데이터 배선(62, 65, 66, 68)과 완전히 동일한 형태를 가지며, 반도체층(42, 44, 48)은 박막 트랜지스터의 채널부를 제외하면 데이터 배선(62, 65, 66, 68) 및 저항성 접촉층(52, 55, 56, 58)과 동일한 모양을 하고 있다. 즉, 박막 트랜지스터의 채널부에서 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 소스 전극(65) 하부의 저항성 접촉층(55)과 드레인 전극(66) 하부의 저항성 접촉층(56)도 분리되어 있으나, 박막 트랜지스터용 반도체층(44)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(44) 상부에는 보호막(70)이 형성되어 있다. 보호막(70)은 예를 들어 무기 물질인 질화 규소(SiNx) 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 형성될 수 있다. 또한, 보호막(70)을 유기 물질로 형성하는 경우에는 소스 전극(65)과 드레인 전극(66) 사이의 반도체층(44)이 드러난 부분에 보호막(70)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화 규소(SiNx) 또는 산화 규소(SiO2)로 이루어진 절연막(미도시)이 추가로 형성될 수도 있다.
유지 전극(27) 상부의 보호막(70)은 하부의 게이트 절연막(30)과 함께 유지 전극(27)과 화소 전극(82) 사이에 위치하여 유지 축전기(90)의 커패시턴스를 이루는 유지 용량을 형성한다.
보호막(70) 상부에는 유기막(72)이 형성되어 있다. 유기막(72)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 예를 들어 PFCB(PerFluoroCycloButane), BCB(BenzoCycloButene) 또는 아크릴 등으로 형성될 수 있다.
유기막(72)에는 드레인 전극(66), 데이터선 끝단(68)을 각각 드러내는 컨택홀(76, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 컨택홀(74)이 형성되어 있다. 여기서 드레인 전극(66), 데이터선 끝단(68) 및 게이트 끝단(24)을 드러내는 컨택홀(76, 78, 74)은 계단형 프로파일을 이룰 수 있다. 또한, 유지 전극(27) 상부의 유기막이 제거되어 보호막(70)을 드러내는 개구부(77)가 형성되어 있다. 한편 컨택홀(74, 76, 78) 및 개구부(77)가 형성되어 있는 유기막(72) 상에는 컨택홀(76)을 통하여 드레인 전극(66)과 연결된 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 개구부(72)를 통하여 보호막(70)과 연결되며, 유지 축전기(90)의 반대 전극을 이룬다. 유지 축전기(90)는 화소 전극(82)를 통하여 액정 커패시터(미도시)와 병렬로 연결되어 있다. 또한, 유기막(72) 위에는 컨택홀(74, 78)를 통하여 각각 게이트 끝단(24) 및 데이터 끝단(68)과 연결되어 있는 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)이 형성되어 있다. 화소 전극(82)과 보조 게이트 및 데이터 끝단(84, 88)은 ITO 또는 IZO로 이루어져 있다.
이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 1a 및 도 1b와 도 2a 내지 도 10e를 참조하여 설명하기로 한다.
먼저, 도 2a 및 도 2b에 나타낸 바와 같이, 절연 기판(10) 상에 도전층을 적층하며 사진 식각하여 게이트 배선(22, 24, 26, 27, 28)을 형성한다.
여기서 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo) 또는 몰리브덴 텅스텐(MoW) 등의 단일 금속막이나, 필요에 따라서는 알루미늄 합금(AlNd) 및 크롬 금속의 이중층, 알루미늄 합금(AlNd) 및 텅스텐 금속의 이중층이나 삼중층 게이트 금속을 스퍼터링 방법으로 형성하고, 그 상부에 포토 레지스트를 도포하고, 마스크를 설치하여 노광하고 현상한다. 그 후, 습식 식각하고, 상기 포토 레지스트를 박리하면, 게이트 배선(22, 24, 26, 27, 28)을 형성한다.
이로써 도 2a 및 도 2b에 나타낸 바와 같이 게이트선(22), 게이트 전극(26), 게이트 끝단(24), 유지 전극(27) 및 유지 전극선(28)을 포함하는 게이트 배선(22, 24, 26, 27, 28)이 형성된다.
이어서, 도 3에 나타낸 바와 같이 질화 규소로 이루어진 게이트 절연막(30), 진성 비정질 규소층(40) 및 도핑된 비정질 규소층(50)을 예컨대, 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착한다.
이이서, 도핑된 비정질 규소층(50)위에 스퍼터링 방법 등으로 도전층(60)을 적층한다.
이어서, 도전층(60)의 상부에는 감광막(110)을 도포한다.
이어서, 도 4a 및 도 4b을 참조하면, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 4b에 나타낸 바와 같이, 감광막 패턴(112, 114)을 형성한다. 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부, 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제 1 부분(114)은 데이터 배선부, 즉 데이터 배선이 형성될 부분에 위치한 제 2 부분(112)보다 두께가 작게 되도록 하며, 채널부와 데이터 배선부를 제외한 기타 부분의 감광막은 모두 제거한다. 여기서 유지 전극(27)과 중첩되는 감광막도 제거한다. 이때, 채널부에 남아 있는 감광막(114)의 두께와 데이터 배선부에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제 1 부분(114)의 두께를 제 2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되지만, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이 때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이어서, 도전층(60)에 대한 식각을 진행한다. 이때 식각은 습식 식각으로 진행될 수 있으며, 식각으로 사용하는 액체는 초산, 질산, 인산의 혼합액을 사용할 수 있다.
이렇게 하면, 도 5에 나타난 것처럼, 채널부 및 데이터 배선부의 도전층 패턴(62, 64, 68)만이 남고 채널부 및 데이터 배선부를 제외한 기타 부분의 도전층(60)은 모두 제거되어 그 하부의 도핑된 비정질 규소층(50)이 드러난다. 이때 남은 도전층 패턴(62, 64, 67, 68)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 65, 66, 68)의 형태와 동일하다.
이어서, 도 6에 나타낸 바와 같이, 채널부와 데이터 배선부를 제외한 기타 부분의 노출된 도핑된 비정질 규소층(50) 및 그 하부의 진성 비정질 규소층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이때의 식각은 감광막 패턴(112, 114)과 도핑된 비정질 규소층(50) 및 진성 비정질 규소층(40)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여, 반도체층(42, 44, 48) 및 저항성 접촉층(50, 52, 58)을 형성한다. 특히 감광막 패턴(112, 114)과 진성 비정질 규소층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114) 과 진성 비정질 규소층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 진성 비정질 규소층(40)과 도핑된 비정질 규소층 (50)의 두께를 합한 것과 같거나 그보다 작아야 한다. 이렇게 하면, 도 7에 도시된 바와 같이, 채널부의 제1 부분(114)이 제거되어 소스/드레인용 패턴(64)이 드러나고, 기타 부분의 도핑된 비정질 규소층(50) 및 진성 비정질 규소층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부의 제2 부분(112) 역시 식각되므로 두께가 얇아진다.
이어서, 애슁(ashing)을 통하여 채널부의 소스/드레인용 패턴(64) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
이어서, 도 7에 도시된 바와 같이, 채널부의 소스/드레인용 패턴(64)을 식각하여 제거한다. 식각 공정은 식각액을 사용하는 습식 식각으로 진행된다.
계속해서, 도핑된 비정질 규소로 이루어진 저항성 접촉층(55, 56)을 식각한다. 이때 건식 식각이 사용될 수 있다. 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 진성 비정질 규소로 이루어진 반도체층(44)을 남길 수 있다. 이때, 반도체층(44)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제 2 부분(112)도 어느 정도의 두께로 식각될 수 있다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제 2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 65, 66, 67, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(65, 66)과 그 하부의 저항성 접촉층(55, 56)이 완성된다.
이어서, 도 8에 도시된 바와 같이 데이터 배선부에 남아 있는 감광막 제 2 부분(112)을 제거한다.
이어서, 도 9에 도시된 바와 같이 예를 들어 플라즈마 화학 기상 증착 등으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등을 증착하여 보호막(70)을 형성한 후, PFCB, BCB 또는 아크릴계 물질 등을 도포하여 유기막(72)을 형성한다. 이때, 증착되는 보호막(70)은 0.15 내지 0.25μm일 수 있으며, 증착되는 유기막(72)은 2.5 내지 3.5μm일 수 있다. 유기막(72)의 두께는 드레인 전극(66)과 화소 전극(82)사이의 기생 용량을 줄이면서 유기막(72)의 투과율의 감소를 최소할 수 있는 3.0μm가 바람직하다.
도 10a 및 도 10b를 참조하면, 유기막(72)상에 광마스크(100)를 정렬한다. 광마스크(100)는 투명한 기판(110)과 그 하부에 차광층(120)으로 이루어지며, 차광층(120)의 폭이 소정 값 이상인 불투명 영역(C)과 일정 폭 이상 차광층(120)이 없는 투명 영역(A), 그리고 차광층(120)의 폭 및/또는 간격이 소정 값이 이하인 슬릿형의 반투명 영역(B)을 포함한다. 광마스크(100)는 투명 영역(A)이 게이트 끝단(24), 드레인 전극(66), 유지 전극(27) 및 데이터 끝단(68)과 중첩되는 유기막(72)의 부분에 대응하도록 정렬된다.
이어서 광마스크(100)를 통하여 노광 및 현상하여 유지 전극(27)과 중첩되는 영역의 오목부(77b)를 형성한다. 광마스크(100)의 반투명막(B)을 이용하여 형성되는 오목부(77b)는 확대도에서 도시된 바와 같이 오목부(77b)의 바닥면에 일정한 높이차 g를 가지는 요철 패턴을 형성하며, 오목부(77b)와 보호막(70) 상에 유기막(72)이 잔류한다. 여기서 잔류되는 유기막(72)의 두께는 0.5 내지 1.5μm 일 수 있다. 바람직하기로는 후속하는 유기막 패턴(74b, 76b, 78b)을 통하여 보호막(70) 및/또는 게이트 절연막(30)을 식각하는 하는 단계에서 유지 전극(27)과 중첩되는 보호막(70) 및 게이트 절연막(30)을 보호할 수 있도록 1.0μm일 수 있다. 유기막(72)을 잔류시키는 이유는 유기막(72)이 보호막(70) 및 게이트 절연막(30)보다 후술하는 식각에서 그 하부에 존재하는 보호막(70) 및 게이트 절연막(30)을 보호할 수 있기 때문이다.
또한, 게이트 끝단(24), 드레인 전극(66) 및 데이터 끝단(68)과 중첩되는 영역의 보호막(70)이 드러나는 유기막 패턴(74b, 76b, 78b)을 형성한다. 이때, 유기막 패턴(74b, 76b, 78b)은 계단형의 프로파일을 형성할 수 있다.
본 발명의 실시예에서는 슬릿 마스크를 이용하여 유기막 패턴을 형성하는 것을 예로 드나, 격자 패턴 또는 반투명막을 포함하는 마스크를 이용할 수 있다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이어서 도 11에 도시된 바와 같이 오목부(도 10b의 77b 참조)의 바닥면에 형 성된 요철 패턴에 대하여 건식 식각을 진행한다. 이때, 철(凸)부가 요(凹)부보다 더 많이 식각되기 때문에 높이차를 감소시키며, 요(凹)부는 거의 영향이 없을 정도로 감소된다. 오목부(77c)의 하부에 형성된 보호막(70)을 드러내지 않으면서, 도 11의 확대도에 도시된 바와 같이, 오목부(77c)의 바닥면에 형성된 요철의 높이차를 g에서 h로 줄일 수 있도록 철부를 식각한다.(단, h<g) 여기서 상기 식각은 건식 식각으로 진행되며, 식각에서 사용되는 기체는 SF6 와 O2 또는 SF6 와 N2의 혼합 기체일 수 있다. 이와 같이 요철이 완화됨으로써 후속하는 애슁에 의한 평탄화 공정 시간이 감소될 수 있다.
이때, 게이트 끝단(24), 데이터 끝단(68) 및 드레인 전극(66)과 중첩되는 유기막 패턴(74c, 76c, 78c)을 통해 그 하부의 보호막(70)의 일부가 식각되거나 보호막 전부가 식각될 수 있다.
이어서 도 12에 도시된 바와 같이, 오목부(도 11의 77c 참조)의 바닥면의 요철을 애슁 공정을 통하여 바닥면이 평탄화된 오목부(77d)를 형성한다. 이를 상세히 설명하면, 고온에서 산소 플라즈마를 이용하여 고분자 유기물로 이루어진 오목부(도 11의 77c 참조)의 요철을 산소 플라즈마의 부산물인 O*(산소 라디칼)과 반응시키면 유기 물질이 분해되면서 CO2와 H2O가 생성된다. 이때 오목부(도 11의 77c 참조)의 바닥면에서 형성된 요철의 철부가 요부보다 더 분해되어 제거되므로, 오목부(77d)의 바닥면이 실질적으로 평탄화된다. 이때 애슁 공정의 효율을 개선하기 위해 수소(H2) 및 질소(N2)의 혼합 기체등을 사용할 수 있다. 여기서 산소 플라즈마를 이 용한 애슁은 보호막(70)보다 유기막(72)에 대하여 선택비가 좋으므로 오목부(77b)와 보호막(70) 사이의 유기막(72) 이외에 보호막(70)에서는 거의 영향을 받지 않는다. 이때 애슁은 보호막(70)이 드러나지 않도록 조절된다.
이러한 요철을 제거함으로써 후술하는 식각 공정에서 유지 전극(27)과 중첩되는 보호막(70) 및 게이트 절연막(30)의 식각을 방지할 수 있으며, 식각이 더 진행되어 유지 전극(27)이 드러나는 것을 방지할 수 있다. 또한, 오목부(77b)의 바닥면을 평탄화하여 유지 축전기의 유지 용량을 이루는 보호막(70) 상에 유기막(72)의 요철이 거의 없어 위치별로 유지 축전기의 커패시턴스가 일정하게 된다.
이어서 도 13에 도시된 바와 같이, 도 11의 실시예에서 사용된 식각 기체를 사용하여 오목부(도 12의 77d)를 더 연장하여 유지 전극(27)과 중첩되는 보호막(70)을 드러내는 개구부(77)를 형성한다. 또한, 도 11의 실시예에서 사용된 식각 기체를 사용하여 데이터 배선(66, 68)을 드러내는 컨택홀(76, 78), 게이트 끝단(24)을 드러내는 컨택홀(74)을 형성한다. 여기서 오목부(도 12의 77d 참조)와 보호막(70)의 사이의 유기막(72)만 식각하고, 보호막(70)을 식각하지 않도록 조절할 수 있다.
본 발명의 실시예에서는 유지 전극과 중첩되는 보호막 상에 유기막을 제거하였으나, 보호막 상에 얇은 유기막이 잔류될 수 있다. 또한 유지 전극과 화소 전극 사이의 거리를 좁혀 유지 축전기의 커패시턴스를 증가시키기 위해서 식각을 더 진행하여 보호막의 일부를 제거하거나 보호막 전부를 제거하여 보호막의 일부 및 게이트 절연막 또는 게이트 절연막에 대해서만 유지 축전기의 유지 용량을 형성하여 도 무방하다.
마지막으로, 도 1a 및 도 1b에 나타낸 바와 같이, 400Å 내지 500Å 두께의 ITO층을 증착하고 사진 식각하여 개구부(77)을 통하여 유지 전극(27)과 중첩된 보호막(70) 상에 화소 전극(82)을 형성한다. 또한, 컨택홀(74, 76, 78)을 통하여 드레인 전극(66), 보호막(70)과 연결된 화소 전극(82), 게이트 끝단(24)과 연결된 보조 게이트 끝단(84) 및 데이터 끝단(68)과 연결된 보조 데이터 끝단(88)을 형성한다.
보호막(70) 상에 화소 전극(82)이 형성됨으로써, 유지 전극(27), 게이트 절연막(30), 보호막(70) 및 화소 전극(82)을 포함하는 유지 축전기가 완성된다. 여기서 유지 축전기의 한쪽 전극인 화소 전극(82)은 유지 축전기의 유지 전극(27)과 반대쪽의 전극을 이룬다. 또한, 유지 축전기는 화소 전극(82)이 연장되어 드레인 전극(66)과 연결되며 액정 커패시터(미도시)와 병렬로 연결된다.
한편, ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 컨택홀(74, 76, 78)를 통해 드러난 금속막(24, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
본 발명의 실시예에서는 4 마스크 공정으로 예를 들어 설명하였으나, 데이터 배선과 반도체층을 하나의 마스크로 하여 박막 트랜지스터 기판을 제조하는 것이라면, 이에 제한되지 않는다.
본 발명의 실시예에서는 데이터 배선이 단일층으로 예를 들어 설명하였으나, 게이트 배선 또는 데이터 배선은 이중층 또는 삼중층일 수 있으며, 이에 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 본 발명의 박막 트랜지스터 기판의 제조 방법에 따르면 하나 또는 그 이상의 효과가 있다.
첫째, 슬릿 마스크를 사용하여 보호막 상에 잔류한 유기막의 표면에서 요철을 제거하여 컨택홀을 형성하기 위한 식각에서 보호막 및 게이트 절연막까지 식각되지 않을 수 있으며. 이로 인해 화소 전극과 유지 전극의 단락을 방지할 수 있다.
둘째, 보호막 상에 잔류한 유기막의 요철을 제거하여 유지 축전기의 커패시턴스가 위치별로 편차를 제거하여 액정 표시 장치의 화면 떨림 현상을 방지할 수 있다.

Claims (23)

  1. 유지 전극이 형성되어 있는 기판 상에 보호막 및 상기 보호막을 덮는 유기막을 형성하는 단계;
    상기 유지 전극과 중첩된 영역의 상기 유기막을 일부 제거하여 그 바닥면이 요철 패턴을 갖는 오목부를 형성하는 단계;
    상기 바닥면의 요철 패턴을 평탄화하는 단계; 및
    상기 보호막 상면의 상기 평탄화된 유기막을 제거하여 상기 오목부가 상기 보호막 상면까지 연장된 개구부를 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  2. 제 1항에 있어서,
    상기 평탄화하는 단계는 상기 오목부의 요철을 애슁하여 제거하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  3. 제 2항에 있어서,
    상기 애슁하는 단계는 산소 플라즈마를 이용하여 진행되는 박막 트랜지스터 기판의 제조 방법.
  4. 제 3항에 있어서,
    상기 산소 플라즈마를 이용하는 애슁하는 단계는 질소 및 수소의 혼합 기체의 분위기 하에 진행하는 박막 트랜지스터 기판의 제조 방법.
  5. 제 2항에 있어서,
    상기 애슁하는 단계 전에 상기 오목부의 요철 패턴을 식각하여 상기 오목부의 요부와 철부의 높이의 차를 완화하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  6. 제 5항에 있어서,
    상기 식각은 SF6 와 O2 또는 SF6 와 N2의 혼합 기체를 사용하는 건식 식각인 박막 트랜지스터 기판의 제조 방법.
  7. 제 1항에 있어서,
    상기 오목부를 형성하는 단계는 노광에 사용되는 광원의 분해능 이하의 크기를 가지는 슬릿 또는 반투명막을 포함하는 마스크를 이용하여 패터닝하는 단계인 박막 트랜지스터 기판의 제조 방법.
  8. 제 1항에 있어서,
    상기 개구부를 형성하는 단계는 SF6 와 O2 또는 SF6 와 N2의 혼합 기체를 사 용하는 건식 식각인 박막 트랜지스터 기판의 제조 방법.
  9. 제 1항에 있어서,
    상기 보호막을 덮도록 형성된 상기 유기막 두께는 2.5 내지 3.5μm인 박막 트랜지스터 기판의 제조 방법.
  10. 제 9항에 있어서,
    상기 요철 패턴을 갖는 오목부의 바닥면과 상기 보호막의 상부면 사이의 두께는 0.5 내지 1.5μm인 박막 트랜지스터 기판의 제조 방법.
  11. 제 1항에 있어서,
    상기 개구부를 형성하는 단계 후에 상기 개구부를 통해 상기 유지 전극과 중첩되는 영역의 상기 보호막을 덮는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  12. 기판 상에 게이트선, 게이트 전극 및 유지 전극을 포함하는 게이트 배선을 형성하는 단계;
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 비정질 규소층 및 데이터 도전막을 순차적으로 적층하고, 하나의 마스크를 사용하여 반도체층과 데이터선, 소스 전극 및 드레인 전 극을 포함하는 데이터 배선을 형성하는 단계;
    상기 데이터 배선 상에 보호막 및 상기 보호막을 덮는 유기막을 형성하는 단계;
    상기 유지 전극과 중첩된 영역의 상기 유기막을 일부 제거하여 그 바닥면이 요철 패턴을 갖는 오목부를 형성하는 단계;
    상기 바닥면의 요철 패턴을 평탄화하는 단계; 및
    상기 보호막 상면의 상기 평탄화된 유기막을 제거하여 상기 오목부가 상기 보호막 상면까지 연장된 개구부를 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  13. 제 12항에 있어서,
    상기 평탄화하는 단계는 상기 오목부의 요철을 애슁하여 제거하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  14. 제 13항에 있어서,
    상기 애슁하는 단계는 산소 플라즈마를 이용하여 진행되는 박막 트랜지스터 기판의 제조 방법.
  15. 제 14항에 있어서,
    상기 산소 플라즈마를 이용하는 애슁하는 단계는 질소 및 수소의 혼합 기체 의 분위기 하에 진행하는 박막 트랜지스터 기판의 제조 방법.
  16. 제 13항에 있어서,
    상기 애슁하는 단계 전에 상기 오목부의 요철 패턴을 식각하여 상기 오목부의 요부와 철부의 높이의 차를 완화하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  17. 제 16항에 있어서,
    상기 식각은 SF6 와 O2 또는 SF6 와 N2의 혼합 기체를 사용하는 건식 식각인 박막 트랜지스터 기판의 제조 방법.
  18. 제 12항에 있어서,
    상기 오목부를 형성하는 단계는 노광에 사용되는 광원의 분해능 이하의 크기를 가지는 슬릿 또는 반투명막을 포함하는 마스크를 이용하여 패터닝하는 단계인 박막 트랜지스터 기판의 제조 방법.
  19. 제 12항에 있어서,
    상기 개구부를 형성하는 단계는 SF6 와 O2 또는 SF6 와 N2의 혼합 기체를 사용하는 건식 식각인 박막 트랜지스터 기판의 제조 방법.
  20. 제 12항에 있어서,
    상기 보호막을 덮도록 형성된 상기 유기막 두께는 2.5 내지 3.5μm인 박막 트랜지스터 기판의 제조 방법.
  21. 제 12항에 있어서,
    상기 요철 패턴을 갖는 오목부의 바닥면과 상기 보호막의 상부면의 두께는 0.5 내지 1.5μm인 박막 트랜지스터 기판의 제조 방법.
  22. 제 12항에 있어서,
    상기 개구부를 형성하는 단계 후에 상기 개구부를 통해 상기 유지 전극과 중첩되는 영역의 상기 보호막을 덮는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  23. 제 12항에 있어서,
    상기 반도체층 및 상기 데이터 도전막을 형성하는 단계는 상기 유지 전극과 중첩되는 영역의 상기 비정질 규소층 및 상기 데이터 도전막을 제거하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
KR1020050066908A 2005-07-22 2005-07-22 박막 트랜지스터 기판의 제조 방법 KR20070012081A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050066908A KR20070012081A (ko) 2005-07-22 2005-07-22 박막 트랜지스터 기판의 제조 방법
US11/444,184 US7351618B2 (en) 2005-07-22 2006-05-31 Method of manufacturing thin film transistor substrate
TW095121225A TW200705677A (en) 2005-07-22 2006-06-14 Method of manufacturing thin film transistor substrate
JP2006175257A JP2007034285A (ja) 2005-07-22 2006-06-26 薄膜トランジスタの製造方法
CN200610099446A CN100580906C (zh) 2005-07-22 2006-07-20 制造薄膜晶体管基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050066908A KR20070012081A (ko) 2005-07-22 2005-07-22 박막 트랜지스터 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070012081A true KR20070012081A (ko) 2007-01-25

Family

ID=37656983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050066908A KR20070012081A (ko) 2005-07-22 2005-07-22 박막 트랜지스터 기판의 제조 방법

Country Status (5)

Country Link
US (1) US7351618B2 (ko)
JP (1) JP2007034285A (ko)
KR (1) KR20070012081A (ko)
CN (1) CN100580906C (ko)
TW (1) TW200705677A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210101485A (ko) 2020-02-10 2021-08-19 잣향기푸른숲농업회사법인(주) 잣나무 추출물을 함유하는 구강 내 위생증진용 조성물 및 이의 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001937A1 (en) * 2006-06-09 2008-01-03 Samsung Electronics Co., Ltd. Display substrate having colorable organic layer interposed between pixel electrode and tft layer, plus method of manufacturing the same and display device having the same
KR101377456B1 (ko) * 2007-02-07 2014-03-25 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100899426B1 (ko) * 2007-09-14 2009-05-27 삼성모바일디스플레이주식회사 유기 전계 발광표시장치 제조방법
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
EP2073255B1 (en) * 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
TWI396909B (zh) * 2008-05-09 2013-05-21 Innolux Corp 液晶顯示面板及其製造方法
KR101627728B1 (ko) * 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN103258726B (zh) * 2013-03-25 2016-01-06 北京京东方光电科技有限公司 薄膜表面平坦化的方法、阵列基板及其制备方法和显示装置
CN107636823A (zh) * 2016-07-25 2018-01-26 深圳市柔宇科技有限公司 阵列基板的制造方法
KR20210041663A (ko) * 2019-10-07 2021-04-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조방법
CN110943093A (zh) * 2019-11-28 2020-03-31 深圳市华星光电半导体显示技术有限公司 有机发光基板及其制备方法、有机发光显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262402B1 (ko) * 1997-04-18 2000-08-01 김영환 박막 트랜지스터 액정표시소자 및 그의 제조방법
JP3436487B2 (ja) * 1998-05-18 2003-08-11 シャープ株式会社 アクティブマトリクス基板の製造方法
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP2001168190A (ja) * 1999-12-08 2001-06-22 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法
KR20020002089A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 고개구율 액정 표시 소자의 제조방법
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
JP3977099B2 (ja) * 2002-02-25 2007-09-19 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法
JP2004212933A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210101485A (ko) 2020-02-10 2021-08-19 잣향기푸른숲농업회사법인(주) 잣나무 추출물을 함유하는 구강 내 위생증진용 조성물 및 이의 제조방법

Also Published As

Publication number Publication date
CN1901158A (zh) 2007-01-24
CN100580906C (zh) 2010-01-13
US20070020825A1 (en) 2007-01-25
TW200705677A (en) 2007-02-01
US7351618B2 (en) 2008-04-01
JP2007034285A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
KR20070012081A (ko) 박막 트랜지스터 기판의 제조 방법
KR101055011B1 (ko) 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치
US7636135B2 (en) TFT-LCD array substrate and method for manufacturing the same
US7709304B2 (en) Thin film transistor array panel, manufacturing method thereof, and mask therefor
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
KR20060133818A (ko) 광 마스크와 박막 트랜지스터 기판의 제조 방법 및 그에의해 제조된 박막 트랜지스터 기판
KR100859521B1 (ko) 박막 트랜지스터 어레이 기판
KR20040080793A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20010001362A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101406040B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100580402B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20030077372A (ko) 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
KR20070073276A (ko) 표시장치용 기판의 제조방법
KR100193650B1 (ko) 액정 표시 소자의 박막 트랜지스터 제조방법
KR20080004989A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20060128521A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법
KR20000047012A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100895309B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR20080069808A (ko) 박막 트랜지스터 기판의 제조 방법
KR20070020923A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100476048B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR20020028517A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100729768B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060133827A (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application