KR100193650B1 - 액정 표시 소자의 박막 트랜지스터 제조방법 - Google Patents

Abstract

본 발명은 공정 마스크 수를 줄일 수 있는 박막 트랜지스터의 제조방법을 개시한다. 개시된 본 발명은, 투명성 절연 기판상에 제1 마스크 패턴에 의하여 광차폐층을 형성하는 단계와, 상기 광차폐층 및 절연 기판 상부에 절연층을 형성하는 단계와, 상기 절연층 상부에 ITO 전극층 및 소오스 드레인 전극용 금속층을 형성하는 단계와, 상기 금속층와 ITO 층을 제2 마스크 패턴에 의하여 소오스 드레인 전극, 데이터 버스 라인 및 화소 전극의 형태로 식각하는 단계와, 상기 전체 구조 상부에 비정질 실리콘층, 절연층 및 게이트 전극용 금속층을 순차적으로 적층하는 단계와, 상기 적층된 비정질 실리콘층, 절연층 및 게이트 전극용 금속층을 게이트 버스라인 형성용 제3 마스크에 의하여 식각하여 반도체층, 게이트 절연막 및 게이트 전극을 형성하는 단계와, 상기 구조물 상부에 보호층을 형성하는 단계 및 상기 박막 트랜지스터, 게이트 버스 라인, 데이터 버스 라인의 상에 존재하도록 보호층을 패터닝하는 단계로, 이 보호층을 패터닝할 때, 하부의 화소 전극 상의 금속층을 제거하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

액정 표시 소자의 박막 트랜지스터 제조방법

제1(a) 내지 (g)도는 종래의 액정 표시 소자의 제조방법을 보인 단면도.

제2(a) 내지 (h)도는 본 발명에 따른 액정 표시 소자의 제조방법을 설명하기 위한 도면.

* 도면의 주요부분에 대한 부호의 설명

1,11 : 유리 기판 2,12 : 광차폐층

3,13 : 절연층 4,15 : 소오스 전극

5,16 : 드레인 전극 6,17 : 반도체층

7 : 게이트 질화막 18 : 게이트 절연막

8,19 : 게이트 전극 9 : 콘택홀

10,14 : ITO 전극 11,20 : 보호층

21,22,23,24 : 마스크 패턴

본 발명은 액정 표시 소자의 제조방법에 관한 것으로, 보다 구체적으로는 액정 표시 소자의 박막 트랜지스터의 제조시, 공정 스텝을 감소시킬 수 있는 액정 표시 소자의 제조방법에 관한 것이다.

일반적으로 액정 표시 장치는 구조상 스태거 방식 또는 역 스태거 방식으로 형성된 박막 트랜지스터와 그의 드레인 전극부에 연결되는 액정을 구동시키는 ITO(indium tin oxide)전극으로 구성되는데, 그 중, 상기 두 가지 구조의 박막 트랜지스터 모두는 유리 기판상에 게이트 전극, 게이트 전극과 상층의 전극부분과 전기적 절연을 위한 게이트 절연층, 게이트 절연층 상부에 박막 트랜지스터의 채널 영역인 비정질 반도체층과 그 상부에 소오스, 드레인 전극을 구성하기 위한 도핑된 반도체층 및 소오스, 드레인 전극으로 구성된다.

여기서, 종래의 스태거 구조의 박막 트랜지스터의 제조방법을 설명하기 위하여, 제1(a)도에 도시된 바와 같이, 유리 기판(1)상에 광차폐층을 형성하기 위한 금속 막을 형성하고, 제1 마스크 패턴(미도시)을 이용하여 식각하므로써 소정 형태로 광차폐층(2)을 형성한다.

이어서, 제1(b)도에 나타낸 것과 같이, 노출된 유리 기판(1) 및 광차폐층(2) 상부 전면에 절연층(3)과 소오스 및 드레인 전극을 형성하기 위한 금속층을 순차적으로 형성하고, 제2 마스크 패턴(미도시)에 의해 상기 금속층을 소정 부분 식각하여 소오스(4), 드레인(5) 전극을 형성한다.

그런 다음, 제1(c)도에 도시된 바와 같이, 상기 전체 구조 상부에 비정질 실리콘층을 형성하고, 준비된 제3 마스크 패턴(미도시)의 형태로 비정질 실리콘층을 패터닝하여, 반도체층(6)을 형성한다.

그후, 제1(d)도에 도시된 바와 같이, 상기 형성된 구조물 전면에 게이트 절연막(7)을 약 2500내지 3500Å의 두께 범위로 형성하고, 그 상부에 게이트 전극을 형성하기 위한 금속층 예를 들어, 알루미늄층을 3000 내지 5000Å의 두께로 형성한 다음, 게이트 전극 형성용 마스크 패턴인 제4 마스크 패턴(미도시)에 의해 상기 금속층을 식각하므로써 게이트 전극(8)을 형성한다.

그 후, 제1(e)도에 도시된 바와 같이, 하부의 드레인 전극(5)의 소정 부분이 노출되도록 제5 마스크 패턴(미도시)에 의하여 게이트 절연막(7)을 식각하여 콘택홀(9)을 형성한다.

그런 다음, 제1(f)도에 도시된 바와 같이, 노출된 드레인 전극(5)과 콘택되도록 소자 전면에 ITO 전극층을 증착하고, 제6 마스크 패턴(미도시)의 형태로 ITO 전극층을 식각하여 액정을 구동시키는 ITO 전극(10)을 형성한다.

그리고 나서, 제1(g)도에서와 같이, 전체 구조 상부에 실리콘 질화막으로 구성된 보호층(11)을 형성하고, ITO 전극(10) 상부 영역이 노출되도록 보호층(11)의 소정 부분을 제7 마스크 패턴(미도시)의 형태로 패터닝한다.

그러나, 종래 기술에 따르면, 박막 트랜지스터 및 화소 전극을 형성하는데 있어, 일곱 번 이상의 사진 식각 공정을 진행하여야 하는 공정상 번거로움이 있고, 이에 따라 제조 공정이 복잡해지므로써 제조 공정 시간이 길어지게 되어, 생산성이 결여되는 문제점이 발생하였다.

따라서, 상기한 종래의 문제점을 해결하기 위하여, 본 발명은 액정 표시 소자를 제조하기 위한 마스크 패턴의 수를 감소하여, 공정을 간소화하고, 이에 따라 제조 공정 시간을 단축시켜 액정 표시 소자의 생산수율을 증가시킬 수 있는 액정 표시 소자의 박막 트랜지스터 제조방법을 제공하는 것을 목적으로 한다.

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 투명성 절연기판상에 제1 마스크 패턴에 의하여 광차폐층을 형성하는 단계와, 상기 광차폐층 및 절연 기판 상부에 절연층을 형성하는 단계와, 상기 절연층 상부에 ITO 전극층 및 소오스 드레인 전극용 금속층을 형성하는 단계와, 상기 금속층과 ITO 층을 제2 마스크 패턴에 의하여 소오스 드레인 전극, 데이터 버스 라인 및 화소 전극의 형태로 식각하는 단계와, 상기 전체 구조 상부에 비정질 실리콘층, 절연층 및 게이트 전극용 금속층을 순차적으로 적층하는 단계와, 상기 적층된 비정질 실리콘층, 절연층 및 게이트 전극용 금속층을 게이트 버스 라인 형성용 제3 마스크에 의하여 식각하여 반도체층, 게이트 절연막 및 게이트 전극을 형성하는 단계와, 상기 구조물 상부에 보호층을 형성하는 단계, 및 상기 박막 트랜지스터, 게이트 버스 라인, 데이터 버스 라인의 상에 존재하도록 보호층을 패터닝하는 단계로, 이 보호층을 패터닝할 때, 하부의 화소 전극 상의 금속층을 제거하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거하여 자세히 설명하기로 한다.

첨부한 도면 제2(a) 내지 (h)도는 본 발명의 박막 트랜지스터의 제조방법을 설명하기 위한 도면으로서, 제2(a)도에 도시된 바와 같이, 투명성 절연 기판 예를 들어, 유리 기판(11)상에 박막 트랜지스터의 광열화를 방지하기 위한 광차폐층을 형성하기 위하여, 금속층 예를 들어, 크롬 금속을 약 800내지 1200Å정도의 두께 범위로 형성한다. 이어, 제2(b)도에 도시된 제1 마스크 패턴(21)을 이용하여 금속층을 식각하여 유리 기판상에 소정 형태의 광차폐층(12)을 형성한다. 그런 다음, 상기 광차폐층(12) 및 유리 기판(11) 상부 전면에 상부층과의 절연을 도모하기 위하여 절연층(13) 예를 들어, 실리콘 산화막을 약 2500 내지 3500Å 정도로 형성한다.

그후, 제2(c)도에 도시된 바와 같이, 상기 절연층(13) 상부에 ITO 전극층을 약 800 내지 1200Å의 두께 범위로 증착한 다음, 상기 ITO 전극층을 PH₃플라즈마 처리를 실시하여 P(phosphorus)이온이 ITO 막에 도핑되어 N⁺역할을 하게 되므로써, 박막 트랜지스터의 도핑된 반도체층 역할을 수행할 수 있도록 처리한다. 그리고 난 다음, ITO 전극층 상부에 데이터 전극 배선용 금속층 예를 들어, 크롬 또는 알루미늄 등의 금속층을 약 2500 내지 3500Å 정도 증착한 다음, 첨부한 도면 제2(d)도에 도시된 제2 마스크 패턴(22)에 의해 상기 금속층 및 ITO 층(14)을 식각하여, 소오스 전극(15), 드레인 전극(15), 데이터 버스 라인 및 화소 전극 형태로 패터닝된다. 이때, 이들 패터닝된 구조물들은 하부에는 ITO 층(14)이 포함되어 있으며, 그 상부에는 금속층이 덮혀있다.

그후, 제2(e)도에 도시된 것과 같이, 상기 전체 구조 상부에 반도체층을 형성하기 위한 비정질 실리콘층, 게이트 절연막용 실리콘 질화막, 게이트 전극용 알루미늄 금속층을 증착한다. 이때, 비정질 실리콘층은 800내지 1200Å로, 실리콘 질화막은 2300 내지 2500Å의 두께 범위로, 알루미늄 금속층은 4000내지 6000Å의 두께로 형성한다. 그후, 제2(f)도에 도시된 제3 마스크 패턴(230에 의하여, 비정질 실리콘층, 실리콘 질화막 및 금속층을 식각하여 반도체층(17), 게이트 절연막(18) 및 게이트 전극(19)을 형성하여 박막 트랜지스터를 완성한다. 이때, 제3 마스크 패턴(23)의 게이트 버스 라인을 한정하는 마스크이다.

그리고 나서, 상기 형성된 박막 트랜지스터를 보호하기 위하여 전체 구조 상부에 보호층(20) 예를 들어, 실리콘 질화막을 약 1800 내지 2200Å의 두께로 증착하고, 상기 드레인 금속층 하부에 존재하는 ITO 전극(14)이 노출될 수 있도록, 제2(h)도에 도시된 제4 마스크 패턴(24)의 형태로 상기 보호층(20) 및 드레인 전극(16)을 소정 부분 패터닝한다. 이에 따라, 박막 트랜지스터상에는 보호층(20)이 덮이게 되고, 화소 영역에는 화소 전극(14A)이 노출되어, 액정 표시 소자의 하부 기판 구조를 갖춘다.

이상에서 자세히 설명한 바와 같이, 본 발명에서는 기존의 일곱개의 마스크 패턴에 의해 형성하는 박막 트랜지스터 및 화소 전극을 네 개의 마스크 패턴을 이용하여 박막 트랜지스터 및 화소 전극을 형성하므로써, 공정이 간소화되고, 이로 인하여 제조 공기 단축 및 원가 절감의 효과를 얻을 수 있다.

Claims (1)

1. 투명성 절연 기판상에 제1 마스크 패턴에 의하여 광차폐층을 형성하는 단계; 상기 광차폐층 및 절연 기판 상부에 절연층을 형성하는 단계; 상기 절연층 상부에 ITO 전극층 및 소오스 드레인 전극용 금속층을 형성하는 단계; 상기 금속층과 ITO 층을 제2 마스크 패턴에 의하여 소오스 드레인 전극, 데이터 버스 라인 및 화소 전극의 형태로 식각하는 두께; 상기 전체 구조 상부에 비정질 실리콘층, 절연층 및 게이트 전극용 금속층을 순차적으로 적층하는 단계; 상기 적층된 비정질 실리콘층, 절연층 및 게이트 전극용 금속층을 게이트 버스 라인 형성용 제3 마스크에 의하여 식각하여 반도체층, 게이트 절연막 및 게이트 전극을 형성하는 단계; 상기 구조물 상부에 보호층을 형성하는 단계; 및 상기 박막 트랜지스터, 게이트 버스 라인, 데이터 버스 라인의 상에 존재하도록 보호층을 패터닝하는 단계로, 이 보호층을 패터닝할 때, 하부의 화소전극 상의 금속층을 제거하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 소자의 박막 트랜지스터 제조방법.