KR100218578B1 - 액정표시장치의 구조와 그 제조방법 - Google Patents
액정표시장치의 구조와 그 제조방법 Download PDFInfo
- Publication number
- KR100218578B1 KR100218578B1 KR1019960033492A KR19960033492A KR100218578B1 KR 100218578 B1 KR100218578 B1 KR 100218578B1 KR 1019960033492 A KR1019960033492 A KR 1019960033492A KR 19960033492 A KR19960033492 A KR 19960033492A KR 100218578 B1 KR100218578 B1 KR 100218578B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- electrode
- gate
- insulating film
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 28
- 239000004973 liquid crystal related substance Substances 0.000 title description 4
- 239000010408 film Substances 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 49
- 150000002500 ions Chemical class 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims 2
- 239000012535 impurity Substances 0.000 abstract description 18
- 238000000059 patterning Methods 0.000 abstract description 17
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 abstract 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 229910004205 SiNX Inorganic materials 0.000 description 8
- 238000002048 anodisation reaction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Abstract
본 발명은 스태거형 탑게이트 박막트랜지스터의 제조시 공정수를 대폭 줄여 수율을 높이는 데에 목적이 있다.
탑게이트 박막트랜지스터를 제조하는 데 있어서, 종래에는 드레인과 소오스 그리고, 게이트와 반도체층과 불순물반도체를 형성하는 공정과 배면노광을 하기 위하여 형성하는 차광막도 패터닝하여 마스크 공정이 매우 많았다.
이러한 많은 마스크 공정으로 인하여 종래의 제조방법은 탑게이트형 박막트랜지스터의 제조에 있어서 수율이 매우 낮았으나, 본 발명은 이미 증착된 반도체층에 이온주입을 함으로써 불순물반도체층을 형성하는 데다가 배면노광으로 반도체층을 에칭할 때, 게이트와 드레인 그리고, 소오스가 상기 반도체층의 마스크 역할을 하므로 반도체층을 에칭하기 위한 패터닝 공정이 필요없어 마스크공정이 줄어 들게 된다. 따라서 본 발명으로 박막트랜지스터를 제조하면, 단가가 줄어들 뿐만 아니라 제조수율도 상당히 높일 수 있게 된다.
Description
제1도는 일반적인 액정표시장치의 일부를 나타낸 평면도이다.
제2도는 종래의 TFT 제조공정을 나타낸 단면도이다.
제3도는 종래의 탑게이트형 TFT 제조공정을 나타낸 도면이다.
제4도는 본 발명의 탑게이트형 TFT 제조공정을 나타낸 도면이다.
제5도는 본 발명의 탑게이트형 TFT의 또다른 제조공정을 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 절연성 기판 11 : 데이타배선
12 : 소스전극 13 : 화소전극
14 : 드레인전극 15 : 게이트버스배선
16 : 박막트랜지스터 21 : 게이트전극
22 : 양극산화막 23 : 게이트절연막(제1절연막)
24 : 반도체층(a-Si) 25 : 에치스토퍼층(SiNx층)
26 : 제2절연막 27 : 불순물 반도체층
41 : 차광막
본 발명은 박막트랜지스터 및 그 제조방법에 관한 것으로, 특히 마스크공정 수를 줄일 수 있는 탑게이트(Top Gate) 구조의 스태거형(Staggered) 박막트랜지스터(이하 TFT)의 제조방법에 관한 것이다.
일반적인 액정표시장치는 유리 등의 절연성 기판(10)위에 Cr, Ta등의 금속으로 구성된 다수의 게이트 버스배선(15)과 데이타 버스배선(11)이 매트릭스 형태로 형성되어 있고 그 교차점에 TFT(16)와 화소가 형성된 구조를 가지고 있다. (제1도)
상기 액정표시장치에서 스위치소자로 사용되는 종래의 TFT는 기판위에 금속을 증착하여 형성된 게이트전극과 상기 게이트전극의 표면을 양극산화시킨 양극산화막 그리고, 기판과 양극산화막 위에 도포된 게이트절연막과 상기 게이트절연막과 기판전면에 걸쳐 어몰퍼스 실리콘(이하 a-Si이라 칭한다)과 SiNx이 적층된 구조를 포함하며, 상기 SiNx를 에치스토퍼로하여 형성된 불순물반도체층과 상기 불순물반도체층 위에 드레인 및 소오스 전극이 형성된 구조를 가지고 있다.
즉, 상기 TFT는 게이트가 하부에 놓이고, 그 위에 게이트절연막과 반도체층 그리고, 불순물반도체층과 드레인전극 및 소스전극이 적층된 구조로 되어 있다. (제2E도)
이러한 종래의 TFT를 포함하는 액티브 매트릭스 기판은 다음과 같은 공정을 거쳐 제조된다.
먼저 절연성 기판(10) 위에 게이트 전극(21)을 패터닝하여 형성하고 양극산화 공정을 거쳐 상기 게이트전극(21)의 표면에 양극산화막(22)을 형성한다(제2A도).
이 양극산화 공정은 힐락(hillock)을 방지하기 위한 것으로서 만약 게이트금속으로 알루미늄(Al)을 사용하지 않았다면, 이 양극산화 공정은 필요없다.
이어서 상기 절연성 기판(10) 위의 전면에 SiNx, SiOx 등으로 된 게이트 절연막(23)을 도포하고, 어몰퍼스 실리콘(이하 a-Si이라 칭한다)과 SiNx(25)를 연속적으로 적층한다(제2B도). 그리고, 상기 SiNx층을 패터닝하고 n+ a-Si를 적층한 후, 패터닝된 SiNx층을 에치스토퍼로하여 에칭공정을 거침으로써 상기 a-Si층 위에 불순물 반도체층(27)이 형성된다.(제2C도).
이어서 Ti 금속층을 기판(10) 전면에 스퍼터링법 등으로 도포하고, 상기 도포된 Ti 금속층을 패터닝하여 신호선으로 기능하는 데이타 배선(11)과 데이타 배선(11)에서 분기하는 드레인전극(14) 및 출력단자로 기능하는 소스전극(12)을 형성한다. 상기 공정에 따라 데이타 배선(11)응 TFT의 게이트 절연막(23) 위에 형성된다(제2D도).
이어서 SiNx 등의 절연막을 진공증착법 등으로 기판의 전면에 도포하고 패터닝하여 드레인전극과 화소전극을 연결하는 접촉홀(contact hole)을 형성한 후, ITO(Indium Tin Oxide)막을 전면에 도포하여 상기 ITO막을 포토리소그래피법 및 에칭에 의한 방법으로 패터닝함으로써 화소전극(13)을 형성한다(제2E도).
상기와 같은 공정을 모두 끝내면 TFT를 완성하게 되는데, 상술한 제조공정에서 증착한 각각의 박막층을 소정의 형상으로 패터닝할 때 사용하는 마스크 공정은 일반적으로 다음과 같은 단계를 거친다.
우선 박막 물질을 증착하고, 포토레지스트를 전면에 도포한 다음, 원하는 패턴이 그려진 마스크로 덮는다.
그리고, 기판에 자외선을 노광하면 마스크에 가려진 부분에 비해 가려지지 않은 부분의 포토레지스트는 그 분자구조가 변화하여 현상물질에 의해 제거된다.
상기 공정 후, 에칭 단계를 거치면 상기 공정으로 인해 포토레지스트가 제거되어 노출된 부분의 박막 물질은 식각되므로, 마스크로 씌웠던 부분의 형상이 박막층에 남게된다.
상술한 것처럼 마스크 공정은 상당히 복잡한 과정을 거치므로, 이 마스크 공정이 필요한 패터닝 공정이 많을수록 TFT의 제조수율은 낮아지고, 패터닝 공정이 적을수록 TFT의 제조수율은 상당히 높아지게 된다.
즉, 패터닝 공정은 TFT의 생산수율에 상당한 영향을 미치는 것이다.
그러나, 상기 TFT를 제작하는 공정은 기판의 제조에 상당히 많은 패터닝 단계를 포함하므로 TFT의 제조수율이 매우 좋지않았다.
그래서, 패터닝 공정을 줄이기 위해 전술한 TFT와 달리 게이트가 상부에 형성된 구조를 갖는 TFT를 제조하기도 하는데, 이렇게 게이트가 기판의 상부에 위치하는 TFT를 탑게이트(Top Gate)형 TFT라고 한다.
이 탑게이트형 TFT는 기판의 최하부에 TFT를 보호하는 차광막(41)이 있고, 그 위에 절연막(26)과 소정의 패턴으로 형성된 드레인전극과 소오스전극 그리고, 상기 드레인 전극과 소오스 전극 위에 소정의 패턴으로 적층된 반도체층과 게이트절연막(23)이 있으며, 최상부에 게이트가 형성된 구조를 가지고 있다.
이러한 탑게이트형 TFT를 제조하기 위하여 종래에는 다음과 같은 공정를 거쳤다.
먼저 절연성 기판(10)에 소정의 패턴으로 차광막(41)을 형성한다.(제3a도) 그 후, 상기 절연성기판과 차광막 위에 절연층(26)을 증착하고, 상기 절연층 위에 소정의 패턴으로 소스전극(12)과 드레인전극(14)을 형성한다.(제3b도)
상기 공정 후, 도면에는 생략되었지만 반도체층과 불순물반도체층(27)을 증착하고 패터닝하여 반도체 채널층(24)을 형성하고, 그 위에 절연막을 연속증착하고 소정의 패턴 공정을 거쳐 게이트 절연막(23)을 형성한다. 그리고, 마지막으로 그 위에 게이트 전극(21)을 형성하여 TFT를 완성한다. (제3c도)
상기 탑게이트형 TFT의 제조공정은 게이트가 하부에 위치하는 TFT제조공정보다 패터닝 공정이 줄어들어 수율이 조금은 높아지지만, 마스크 공정이 여전히 많아 생산수율이 좀처럼 높아지지 않는다.
그러나, 본 발명에 의하면 TFT 기판의 제조시 필요한 패터닝공정을 대폭 축소시킬 수 있어 제조수율을 상당히 높일 수 있다.
도면을 참조하여 본 발명의 공정을 설명한다.
(실시예1)
먼저 절연성 기판(10)위에 금속을 증착하고 패터닝하여 차광막(41)을 형성한다. 그리고, 그 차과막을 덮도록 기판 전면에 절연막(26)을 도포한다.(제4a도).
상기 절연막(26)위에 금속을 증착하고 패터닝하여 드레인전극(14)과 데이타배선(도면에는 도시되지 않았다.) 그리고 소스전극(12)을 패터닝하여 형성한다.(제4b도).
상기 소스전극 일부와 상기 절연성기판에 걸쳐 ITO막을 증착하고 소정의 형상으로 패터닝하여 화소전극(13)을 형성한다.(제4c도)
그리고, 반도체층(24)과 게이트절연막(23), 게이트금속을 차례로 증착한다.(제4d도) 이때, 증착하는 상기 반도체층은 아몰퍼스 실리콘(이하 a-Si), 폴리 실리콘(이하 poly-Si) 모두 가능하다.
상기 증착된 게이트금속을 소정의 형상으로 패터닝하여 게이트전극(21)과 게이트버스 배선(도면 미도시)을 형성한다.(제4e도).
이어서 상기 게이트전극을 마스크로 하여 반도체층에 n+ 이온을 주입시킴으로써 불순물반도체층(27)을 형성한다. (제4f도)
이때, n+ 이온이 게이트절연막을 투과할 수 있도록 충분한 에너지의 이온을 주입해서 게이트절연막에 도포된 반도체층을 불순물반도체층으로 변화시키도록 한다.
또는, 이온을 주입하기 전에 게이트전극을 마스크로 해서 게이트절연막을 에칭한 후에 n+ 이온을 반도체층에 주입할 수도 있다.
상기 공정에서 반도체의 채널로 동작할 부분은 상기 게이트절연막 뿐만 아니라 금속물질인 게이트전극에 의해 가려져 있어 이온이 주입되지 않는다.
상기 이온주입 공정을 마치면, 상기 게이트전극을 마스크로 하여 상기 공정에서 이온주입으로 인해 오염된 게이트절연막(23)을 에칭하여 제거한다.
상술한 것처럼 게이트절연막에 대한 에칭공정은 반도체층에 이온을 주입하는 공정 전에 이루어질 수도 있다.
마지막으로 상기 기판을 배면노광하여 기판에 도포된 게이트와 소스, 드레인 등의 금속물질을 마스크로 하여 반도체층을 에칭함으로써 TFT를 완성한다.
즉 상기 기판을 배면노광하면, 게이트와 소스전극, 드레인전극 등 기판에서 금속물질로 가려진 부분은 에칭영역에서 제외되므로 상기 드레인과 소스전극 그리고, 게이트전극이 있는 영역을 제외한 부분의 반도체층(24)이 에칭되어 TFT가 완성되는 것이다.(제4G도).
(실시예2)
실시예 1에서와 같이 먼저 절연성 기판(10)위에 차광막(41)과 절연막(26)을 형성하고, (제5a도) 상기 절연막(26) 위에 ITO막을 증착하고 소정의 형상으로 패터닝하여 화소전극(13)을 형성한다.(제5b도).
그리고, 상기 화소전극과 상기 절연성 기판 전면에 금속을 증착하고, 소정의 형상으로 패터닝하여 드레인전극(14)과 데이타배선(도면에는 도시되지 않았다), 그리고 소스전극(12)을 패터닝하여 형성한다.(제5c도) 이때, 상기 소스전극은 상기 화소전극 일부와 절연성 기판 일부에 걸쳐 형성하여 일부가 겹쳐진 형상을 갖도록 한다.
그리고, 상기 공정이 끝난 기판에 반도체층(24)과 게이트절연막(23), 게이트금속을 차례로 증착한다.(제5d도) 이때, 증착하는 상기 반도체층은 실시예1에서와 마찬가지로 a-Si과 poly-Si, 모두 가능하다.
상기 게이트절연막 위에 증착된 상기 게이트금속을 소정의 형상으로 패터닝하여 게이트전극(21)과 게이트버스배선(15)을 형성한다.(제5e도).
이어서 상기 게이트전극을 마스크로 하여 반도체층에 n+ 이온을 주입시킴으로써 불순물반도체층(27)을 형성한다. (제5f도) 이때, n+ 이온이 게이트절연막을 투과할 수 있도록 충분한 에너지의 이온을 주입해서 게이트절연막에 도포된 반도체층을 불순물반도체층으로 변화시키도록 한다.
실시예1에서와 마찬가지로 본 공정에서도 이온을 주입하기 전에 게이트전극을 마스크로 해서 게이트절연막을 에칭함으로써 절연막을 제거한 후 n+ 이온을 반도체층에 주입할 수도 있다.
상기 공정에서 반도체의 채널로 동작할 부분은 상기 게이트절연막 뿐만 아니라 금속물질인 게이트전극에 의해 가려져 있어 이온이 주입되지 않는다.
상기 이온주입 공정을 마치면, 상기 게이트전극을 마스크로 하여 상기 공정에서 이온주입으로 인해 오염된 게이트절연막(23)을 에칭하여 제거한다. 실시예 1에서와 마찬가지로 게이트절연막에 대한 에칭공정은 반도체층에 이온을 주입하는 공정 전에 이루어질 수도 있다.
마지막으로 상기 기판을 배면노광하여 기판에 도포된 게이트와 소스, 드레인 등의 금속물질을 마스크로 하여 반도체층을 에칭함으로써 TFT를 완성한다.
즉 상기 기판을 배면노광하면, 게이트와 소스전극, 드레인전극 등 기판에서 금속물질로 가려진 부분은 에칭영역에서 제외되므로 상기 드레인과 소스전극 그리고, 게이트전극이 있는 영역을 제외한 부분의 반도체층(24)이 에칭되어 TFT가 완성되는 것이다.(제5g도).
종래의 탑게이트 TFT 제작방법에서는 차광막형성과 소스와 드레인 형성, 반도체층과 불순물반도체층 형성 그리고, 게이트전극 형성공정 등 적어도 네 번 또는, 다섯 번 이상의 패터닝공정이 필요했다.
그러나, 본 발명의 공정에서는 게이트전극을 이온마스크(ion mask)로 하여 반도체층에 이온을 주입함으로써 불순물반도체층을 형성하고, 반도체층과 불순물반도체층의 에칭시, 배면노광을 함으로써 이미 기판에 증착된 게이트와 소스, 드레인 등의 금속층이 마스크 역할을 한다.
즉 본 발명은 종전의 공정에서 이뤄졌던 불순물반도체층의 증착단계가 필요없을 뿐만 아니라 이미 증착된 반도체층을 이온화시킴으로써 불순물반도체층을 형성하기 때문에 종전의 공정에서 행했던 불순물반도체층을 패터닝하는 공정도 필요없으므로 TFT의 제조공정을 줄일 수 있다. 다시 말해, 본 발명의 공정은 종래에 비해 적어도 한 번 이상의 패터닝 공정을 줄일 수 있어 TFT의 제조수율을 높일 수 있다.
Claims (4)
- 기판 위에 제1금속막으로 차광막을 형성하는 단계와; 상기 차광막을 덮도록 제1절연막을 형성하는 단계와; 상기 제1절연막 위에 제2금속막을 증착하여 데이타배선 및 드레인전극과 소스전극을 형성하는 단계와; 상기 소스전극 일부에 걸쳐 상기 제1절연막 위에 투명도전막을 증착하여 화소전극을 형성하는 단계와; 반도체층과 제2절연막과 제3금속막을 연속증착하는 단계와; 상기 제3금속막으로 게이트전극을 형성하는 단계와; 상기 게이트전극을 마스크로하여 상기 반도체층에 이온을 주입하는 단계와; 상기 게이트전극을 마스크로하여 상기 제2절연막을 에칭하여 게이트절연막을 형성하는 단계와; 상기 게이트전극과 소스전극, 드레인전극과 데이타배선을 마스크로 하여 상기 기판을 배면노광함으로써 이온이 주입된 상기 반도체층을 에칭하는 단계를 포함하는 박막트랜지스터의 제조방법.
- 1항에 있어서, 상기 화소전극을 먼저 형성하고 드레인전극과 소스전극을 형성하는 단계로 된 박막트랜지스터의 제조방법.
- 기판위에 소정의 형상으로 형성된 차광막과; 상기 차광막을 덮고 상기 기판 전면에 도포된 제1절연막과; 상기 제1절연막 위에 소정의 형상으로 형성된 드레인전극 및 소스전극과; 상기 소스전극 위의 일부와 상기 유리기판 위에 걸쳐 형성된 화소전극과; 상기 소스전극 일부와 드레인전극 일부에 걸쳐져 상기 소스전극과 드레인전극 사이의 유리기판 위에 형성된 반도체층과; 상기 반도체층 위에 소정의 패턴으로 형성된 게이트절연막과; 상기 게이트절연막 위에 상기 게이트절연막과 동일한 패턴으로 형성된 게이트전극과; 상기 화소전극 위의 일부와 상기 소스전극 위의 일부 사이에 겹쳐 형성된 불순물반도체층 및 상기 드레인전극 위의 일부에 형성된 불순물반도체층이 상기 반도체층의 양단에 연결된 구조를 포함하는 박막트랜지스터.
- 제3항에 있어서, 상기 소스전극의 일부가 상기 화소전극 위의 일부에 걸쳐져 투명유리기판 위에 형성된 구조로 된 박막트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033492A KR100218578B1 (ko) | 1996-08-13 | 1996-08-13 | 액정표시장치의 구조와 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033492A KR100218578B1 (ko) | 1996-08-13 | 1996-08-13 | 액정표시장치의 구조와 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980014496A KR19980014496A (ko) | 1998-05-25 |
| KR100218578B1 true KR100218578B1 (ko) | 1999-09-01 |
Family
ID=19469420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960033492A KR100218578B1 (ko) | 1996-08-13 | 1996-08-13 | 액정표시장치의 구조와 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100218578B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100543061B1 (ko) * | 2001-06-01 | 2006-01-20 | 엘지.필립스 엘시디 주식회사 | 구동회로부 일체형 액정표시장치용 어레이 기판의 제조방법 |
| KR100779425B1 (ko) * | 2001-12-29 | 2007-11-26 | 엘지.필립스 엘시디 주식회사 | 배면 노광을 이용한 비오에이 구조 액정표시장치 및 그의제조방법 |
-
1996
- 1996-08-13 KR KR1019960033492A patent/KR100218578B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980014496A (ko) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926235A (en) | Active matrix liquid crystal display and method of making | |
| JP2771820B2 (ja) | アクティブマトリクスパネル及びその製造方法 | |
| KR100333274B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US5976902A (en) | Method of fabricating a fully self-aligned TFT-LCD | |
| US6809785B2 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| US20020084465A1 (en) | Thin-film transistors and method for producing the same | |
| KR0156178B1 (ko) | 액정표시 소자의 제조방법 | |
| US5751020A (en) | Structure of a liquid crystal display unit having exposed channel region | |
| CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| KR20000075031A (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| KR100890745B1 (ko) | 박막 트랜지스터를 제작하는 방법, 및 액정 디스플레이 | |
| US20010005598A1 (en) | Method of manufacturing an active matrix device | |
| JPH0954342A (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100218578B1 (ko) | 액정표시장치의 구조와 그 제조방법 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100223879B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100193650B1 (ko) | 액정 표시 소자의 박막 트랜지스터 제조방법 | |
| KR20000002472A (ko) | 액정표시장치 제조방법 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| KR100205868B1 (ko) | 이중 게이트 박막 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 18 |
|
| EXPY | Expiration of term |