KR100798311B1 - 액정표시장치의 배선구조 및 액정표시장치 - Google Patents

액정표시장치의 배선구조 및 액정표시장치 Download PDF

Info

Publication number
KR100798311B1
KR100798311B1 KR1020010054862A KR20010054862A KR100798311B1 KR 100798311 B1 KR100798311 B1 KR 100798311B1 KR 1020010054862 A KR1020010054862 A KR 1020010054862A KR 20010054862 A KR20010054862 A KR 20010054862A KR 100798311 B1 KR100798311 B1 KR 100798311B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
electrode
gate
display device
crystal display
Prior art date
Application number
KR1020010054862A
Other languages
English (en)
Other versions
KR20030021548A (ko
Inventor
안지영
진교원
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010054862A priority Critical patent/KR100798311B1/ko
Publication of KR20030021548A publication Critical patent/KR20030021548A/ko
Application granted granted Critical
Publication of KR100798311B1 publication Critical patent/KR100798311B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 액정표시장치의 배선구조 및 액정표시장치에 관한 것으로, 상부 배선의 서로 이격되는 영역의 하부 배선에 구비된 관통홀을 통해 하부 배선의 손상을 방지하면서, 레이저 컷팅을 통해 상부 배선의 원하지 않는 단락을 리페어할 수 있도록 함으로써, 수율을 향상시켜 가격경쟁력에서 유리한 제품을 제조할 수 있는 효과가 있다.

Description

액정표시장치의 배선구조 및 액정표시장치{WIRE STRUCTURE OF DISPLAY DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE}
도1은 액정 표시장치의 일반적인 액정 셀에 대한 평면도.
도2는 도1의 A-A'선을 따라 절단한 단면도.
도3은 도1의 B-B'선을 따라 절단한 단면도.
도4는 일반적인 고개구율 액정 표시장치의 액정 셀에 대한 평면도.
도5는 도4의 C-C'선을 따라 절단한 단면도.
도6은 본 발명의 일 실시예에 따른 고개구율 액정 표시장치의 평면도.
도7은 도6의 D-D'선을 따라 절단한 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
102:데이터라인 104:게이트 라인
108:소스 전극 110:게이트 전극
112:드레인 전극 114:화소전극
116:드레인 콘택홀 118:스토리지 커패시터
120:스토리지 전극 122:스토리지 콘택홀
TFT:박막 트랜지스터 150:관통홀
본 발명은 액정표시장치의 배선구조에 관한 것으로, 보다 상세하게는 2개 이상의 배선이 적층된 표시장치의 서로 이격 패터닝되어야 할 상부 배선에서 단락이 발생할 경우에 하부 배선의 손상을 방지하면서 레이저 컷팅(laser cutting)을 통해 상부 배선을 효과적으로 이격시키기에 적당하도록 한 액정표시장치의 배선구조 및 액정표시장치에 관한 것이다.
일반적으로, 액정 표시장치는 매트릭스 형태로 배열된 액정 셀들에 데이터신호를 개별적으로 공급하여, 그 액정 셀들의 광투과율을 조절함으로써, 데이터신호에 해당하는 화상이 표시되는 표시장치이다.
따라서, 액정 표시장치는 화소 단위를 이루는 액정 셀들이 액티브 매트릭스 형태로 배열되는 액정 패널과; 상기 액정 셀들을 구동하기 위한 드라이버 집적회로(integrated circuit : IC)가 구비된다.
이때, 액정 패널은 상부 및 하부기판이 마주보는 각 내측의 한쪽 면에는 공통전극이 형성되고, 다른쪽 면에는 화소전극이 형성되어 서로 대향하도록 배열되며, 그 공통전극과 화소전극을 통해 상부 및 하부기판의 이격 간격에 주입 형성된 액정층에 전계를 인가한다. 이와같은 화소전극은 하부기판 상에 액정 셀 별로 형성되는 반면에 공통전극은 상부기판의 전면에 일체화되어 형성된다.
또한, 상기 액정 패널의 하부기판 상에는 데이터 드라이버 집적회로로부터 공급되는 데이터 신호를 액정 셀들에 전송하기 위한 다수의 데이터 라인들과, 게이 트 드라이버 집적회로로부터 공급되는 주사신호를 액정 셀들에 전송하기 위한 다수의 게이트 라인들이 서로 직교하는 방향으로 형성되며, 이들 데이터 라인들과 게이트 라인들의 교차부마다 액정 셀들이 정의된다.
이때, 상기 게이트 드라이버 집적회로는 다수의 게이트라인에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 액정 셀들이 1개 라인씩 순차적으로 선택되도록 하고, 그 선택된 1개 라인의 액정 셀들에는 데이터 드라이버 집적회로로부터 데이터 신호가 공급된다.
또한, 각각의 액정 셀에는 스위치 소자로 사용되는 박막 트랜지스터가 형성되며, 상기의 게이트 라인을 통하여 박막 트랜지스터의 게이트 전극에 주사신호가 공급된 액정 셀들에서는 그 박막 트랜지스터의 소스/드레인 전극 사이에 도전채널이 형성되는데, 이때 상기 데이터 라인을 통해 박막 트랜지스터의 소스 전극에 공급된 데이터신호가 박막 트랜지스터의 드레인 전극을 경유하여 화소전극에 공급됨에 따라 해당 액정 셀의 광투과율이 조절된다.
도1은 액정 표시장치의 일반적인 액정 셀에 대한 평면도이다.
도 1에 도시한 바와같이, 데이터 라인(2)과 게이트 라인(4)의 교차부에 형성되는 액정 셀은 박막 트랜지스터(TFT)와; 그 박막 트랜지스터(TFT)의 드레인 전극(12)에 접속된 화소전극(14)을 구비한다. 상기 박막 트랜지스터(TFT)의 소스 전극(8)은 데이터 라인(2)에 접속되고, 게이트 전극(10)은 게이트 라인(4)에 접속된다.
그리고, 박막 트랜지스터(TFT)의 드레인 전극(12)은 드레인 콘택홀(16)을 통하여 화소전극(14)에 접속되며, 박막 트랜지스터(TFT)는 게이트 라인(4)을 통해 게 이트 전극(10)에 공급되는 주사신호에 의해 소스 전극(8)과 드레인 전극(12) 사이에 도전 채널을 형성하기 위한 액티브층(도면상에 도시되지 않음)을 구비한다.
이와같이 박막 트랜지스터(TFT)가 게이트 라인(4)으로부터 공급되는 주사 신호에 응답하여 소스 전극(8) 및 드레인 전극(12) 사이에 도전 채널을 형성함에 따라 데이터 라인(2)을 통해 소스 전극(8)으로 공급된 데이터 신호가 드레인 전극(12)에 전송되도록 한다.
한편, 상기 드레인 콘택홀(16)을 통해 드레인 전극(12)에 접속된 화소전극(14)은 액정 셀마다 액정이 위치하는 영역에 넓게 형성되며, 광투과율이 높은 투명 ITO(indium tin oxide) 물질로 형성된다.
이때, 상기 화소전극(14)은 드레인 전극(12)으로부터 공급되는 데이터 신호에 의해 상부기판에 형성되는 공통 투명전극(도면상에 도시되지 않음)과 함께 액정층에 전계를 발생시킨다.
이와같이 액정층에 전계가 인가되면, 액정은 유전 이방성에 의해 회전하여 백라이트(back light)로부터 발광되는 빛을 화소전극(14)을 통해 상부기판 쪽으로 투과시키며, 그 투과되는 빛의 양은 데이터 신호의 전압값에 의해 조절된다.
한편, 스토리지 콘택홀(22)을 통해 화소전극(14)에 접속된 스토리지 전극(20)은 게이트 라인(4) 상에 증착되어 스토리지 커패시터(18)를 형성하며, 스토리지 전극(20)과 그 게이트 라인(4) 사이에는 상기 박막 트랜지스터(TFT)의 형성과정에서 증착되는 게이트 절연막(도면상에 도시되지 않음)이 삽입되어 서로 이격된다.
상기한 바와같은 스토리지 커패시터(18)는 이전단 게이트 라인(4)에 주사신호가 인가되는 기간동안 주사신호의 전압값을 충전시킨 후, 다음단 게이트 라인(4)에 주사신호가 인가되어 화소전극(14)에 데이터 신호의 전압값이 공급되는 기간동안 충전된 전압을 방전시킴으로써, 화소전극(14)의 전압변동을 최소화하는 역할을 한다.
상기한 바와같은 일반적인 액정 표시장치의 경우에는 화소전극(14)이 수직방향으로 이격 형성된 데이터라인(2)과 이격되어 화소영역 내에 형성됨에 따라 서로 인접하는 화소전극(14)의 단락이 발생할 경우에는 데이터라인(2)과 화소전극(14)의 이격되는 영역에 레이저 컷팅을 실시하여 서로 인접하는 화소전극(14)을 이격시킬 수 있게 된다.
한편, 5개의 마스크를 사용한 일반적인 액정 표시장치의 제조과정을 설명하면 다음과 같다.
도2는 도1의 A-A'선을 따라 절단한 단면도이다.
도 2에 도시된 바와같이, 먼저 하부기판(1) 상에 금속물질(Mo, Al 또는 Cr 등)을 스퍼터링 증착한 다음 제1마스크를 통해 패터닝하여 게이트 전극(10)을 형성한다.
그리고, 상기 게이트 전극(10)이 형성된 하부기판(1) 상에는 SiNx 등의 절연물질을 전면 증착하여 게이트 절연막(30)을 형성한다.
그리고, 상기 게이트 절연막(30) 상에는 비정질 실리콘(amorphous silicon)으로 이루어진 반도체층(32)과, 인(P)이 고농도로 도핑된 n+ 비정질 실리콘으로 이루어진 오믹접촉층(Ohmic contact layer, 34)을 연속 증착한 다음 제2마스크를 통해 패터닝하여 박막 트랜지스터(TFT)의 액티브층(36)을 형성한다.
그리고, 상기 게이트 절연막(30)과 오믹접촉층(34) 상에 금속물질을 증착한 다음 제3마스크를 통해 패터닝하여 박막 트랜지스터(TFT)의 소스 전극(8) 및 드레인 전극(12)을 형성한다. 이때, 소스 전극(8) 및 드레인 전극(12) 사이에 노출된 오믹접촉층(34)은 패터닝 과정에서 제거된다.
그리고, 상기 노출된 반도체층(32)을 포함하여 소스 전극(8) 및 드레인 전극(12) 등이 형성된 게이트 절연막(30) 상에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation layer, 38)을 전면 증착한다.
그리고, 상기 드레인 전극(12) 상의 보호막(38) 일부를 제4마스크를 통해 식각하여 드레인 전극(12)의 일부가 노출되는 드레인 콘택홀(16)을 형성한다.
그리고, 상기 보호막(38) 상에 투명 전극물질을 스퍼터링 증착한 다음 제5마스크를 통해 패터닝하여 화소전극(14)을 형성하며, 그 화소전극(14)이 상기 드레인 콘택홀(16)을 통해 드레인 전극(12)에 접속되도록 형성한다.
한편, 데이터라인(2)과 화소전극(14)의 오버-랩(overlap) 관계를 설명하면 다음과 같다.
도3은 도1의 B-B'선을 따라 절단한 단면도이다.
도 3에 도시된 바와같이, 먼저 상기 제3마스크를 통해 패터닝하여 박막 트랜지스터(TFT)의 소스 전극(8) 및 드레인 전극(12)을 형성하는 과정에서 하부기판(1)의 상부에 소스 전극(8)과 접속되는 데이터라인(2)이 일정하게 이격되어 패터닝된다.
그리고, 상기 데이터라인(2)을 포함한 하부기판(1)의 상부전면에는 SiNx 재질의 보호막(38)이 형성된 다음 상기 제5마스크를 통해 패터닝하여 화소전극(14)을 형성하는 과정에서 상기 데이터라인(2)이 서로 이격되는 영역의 보호막(38) 상부에 화소전극(14)이 패터닝된다.
상기한 바와같은 일반적인 액정 표시장치는 개구율을 향상시키기 위하여 데이터라인(2)과 화소전극(14)을 보호막(38)에 의해 오버-랩되도록 형성할 경우에 보호막(38)으로 비교적 박막인 SiNx 등의 무기물질이 적용됨에 따라 데이터라인(2)과 화소전극(14) 상호 영향을 끼치게 되어 신호특성이 나빠지는 문제점이 있다.
따라서, 최근들어 유전율이 낮은 BCB(benzocyclobutene), SOG(spin on glass) 또는 Acryl 등의 유기물질을 보호막으로 적용함으로써, 데이터라인(2)과 화소전극(14)을 보호막에 의해 오버-랩되도록 형성하여 개구율을 향상시킨 액정 표시장치가 제작되고 있다.
이와같은 고개구율 액정 표시장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도4는 일반적인 고개구율 액정 표시장치의 액정 셀에 대한 평면도이다.
도5는 도4의 C-C'선을 따라 절단한 단면도이다.
도 4에 도시된 바와같이, 화소전극(14)이 데이터라인(2)의 가장자리 일부와 오버-랩되어 형성된 것을 제외하면, 상기 도1의 평면도와 동일하다.
상기 화소전극(14)이 데이터라인(2)의 가장자리 일부와 오버-랩되도록 형성할 수 있는 이유는 유전율이 낮은 BCB, SOG 또는 Acryl 등의 유기물질을 후막으로 형성하여 보호막으로 적용함으로써, 데이터라인(2)과 화소전극(14)의 상호 영향을 방지할 수 있기 때문이다.
즉, 도5의 단면도에 도시한 바와같이 하부기판(1)의 상부에 데이터라인(2)을 일정하게 이격 패터닝한 다음 그 데이터라인(2)을 포함한 하부기판(1)의 상부전면에 유전율이 낮은 BCB, SOG 또는 Acryl 등의 유기물질 재질의 후막 보호막(48)을 형성하고, 상기 데이터라인(2)이 서로 이격되는 영역의 보호막(48) 상부에 화소전극(14)을 상기 데이터라인(2)의 가장자리 일부와 오버-랩되도록 형성한다.
따라서, 상기한 바와 같은 고개구율 액정 표시장치는 잔사로 인해 서로 인접하는 화소전극(14)의 단락이 발생할 경우에, 데이터라인(2) 상에 레이저 컷팅을 실시하여 서로 인접하는 화소전극(14)을 이격시켜야 하는데, 이때 레이저 컷팅에 의해 하부 배선인 데이터라인(2)이 손상을 받을 뿐만 아니라 보다 심각한 단락 결함이 발생하여 레이저 컷팅이 불가능하고, 결과적으로 수율이 저하되어 제품의 단가 상승을 초래하는 문제점이 발생한다.
따라서, 본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 2개 이상의 배선이 적층된 표시장치의 서로 이격 패터닝되어야 할 상부 배선에서 단락이 발생할 경우에 하부 배선의 손상을 방지하면서 레이저 컷팅을 통해 상부 배선을 효과적으로 이격시킬 수 있는 액정표시장치의 배선구조 및 액정표시장치 및 그 제조방법을 제공하는데 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위한 표시장치의 배선구조는 2개 이상의 배선이 절연막을 사이에 두고 적층된 표시장치에 있어서, 서로 이격 패터닝되는 상부 배선과; 상기 상부 배선의 이격 영역에 관통홀이 구비되도록 패터닝된 하부 배선과; 상기 상부 배선과 하부 배선을 사이에 삽입 형성된 절연막을 구비하여 구성되는 것을 특징으로 한다.
이하, 고개구율 액정표시장치에 적용한 본 발명에 따른 액정표시장치의 배선구조, 액정표시장치 및 그 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도6는 본 발명의 일 실시예에 따른 고개구율 액정 표시장치의 평면도이다.
도 6에 도시된 바와같이, 본 발명에 따른 표시장치는 데이터 라인(102)과 게이트 라인(104)의 교차부에 형성되는 액정 셀은 박막 트랜지스터(TFT)와; 그 박막 트랜지스터(TFT)의 드레인 전극(112)에 접속된 화소전극(114)을 구비한다. 상기 박막 트랜지스터(TFT)의 소스 전극(108)은 데이터 라인(102)에 접속되고, 게이트 전극(110)은 게이트 라인(104)에 접속된다.
그리고, 상기 박막 트랜지스터(TFT)의 드레인 전극(112)은 드레인 콘택홀(116)을 통하여 화소전극(114)에 접속되며, 박막 트랜지스터(TFT)는 게이트 라인(104)을 통해 게이트 전극(110)에 공급되는 주사신호에 의해 소스 전극(108)과 드레인 전극(112) 사이에 도전 채널을 형성하기 위한 액티브층(도면상에 도시되지 않음)을 구비한다.
이와같이 박막 트랜지스터(TFT)가 게이트 라인(104)으로부터 공급되는 주사 신호에 응답하여 소스 전극(108) 및 드레인 전극(112) 사이에 도전 채널을 형성함에 따라 데이터 라인(102)을 통해 소스 전극(108)으로 공급된 데이터 신호가 드레인 전극(112)에 전송되도록 한다.
한편, 상기 드레인 콘택홀(116)을 통해 드레인 전극(112)에 접속된 화소전극(114)은 액정 셀마다 액정이 위치하는 영역에 넓게 형성되며, 광투과율이 높은 투명 ITO 물질로 형성된다.
이때, 상기 화소전극(114)은 드레인 전극(112)으로부터 공급되는 데이터 신호에 의해 상부기판에 형성되는 공통 투명전극(도면상에 도시되지 않음)과 함께 액정층에 전계를 발생시킨다.
이와같이 액정층에 전계가 인가되면, 액정은 유전 이방성에 의해 회전하여 백라이트로부터 발광되는 빛을 화소전극(114)을 통해 상부기판 쪽으로 투과시키며, 그 투과되는 빛의 양은 데이터 신호의 전압값에 의해 조절된다.
한편, 스토리지 콘택홀(122)을 통해 화소전극(114)에 접속된 스토리지 전극(120)은 게이트 라인(104) 상에 증착되어 스토리지 커패시터(118)를 형성하며, 스토리지 전극(120)과 그 게이트 라인(104) 사이에는 상기 박막 트랜지스터(TFT)의 형성과정에서 증착되는 게이트 절연막(도면상에 도시되지 않음)이 삽입되어 서로 이격된다.
상기한 바와 같은 스토리지 커패시터(118)는 이전단 게이트 라인(104)에 주사신호가 인가되는 기간동안 주사신호의 전압값을 충전시킨 후, 다음단 게이트 라인(104)에 주사신호가 인가되어 화소전극(114)에 데이터 신호의 전압값이 공급되는 기간동안 충전된 전압을 방전시킴으로써, 화소전극(114)의 전압변동을 최소화하는 역할을 한다.
또한, 본 발명의 일 실시예에 따른 고개구율 액정 표시장치는 화소전극(114)이 좌우 데이터라인(102)의 가장자리 일부와 오버-랩되도록 패터닝됨에 따라 좌우 액정셀의 화소전극(114)이 데이터라인(102) 상에서 이격되도록 형성되며, 아울러 상기 데이터라인(102)은 화소전극(114)이 서로 이격되는 영역에 관통홀(hole)(150)이 구비되도록 패터닝된다.
상기 화소전극(114)이 데이터라인(102)의 가장자리 일부와 오버-랩되도록 형성할 수 있는 이유는 유전율이 낮은 BCB, SOG 또는 Acryl 등의 유기물질을 후막으로 형성하여 보호막으로 적용함으로써, 데이터라인(102)과 화소전극(114)의 상호 영향을 방지할 수 있기 때문이다.
즉, 도6의 D-D'선을 따라 절단한 도7의 단면도에 도시한 바와같이 하부기판(101)의 상부에 데이터라인(102)을 일정하게 이격 패터닝한 다음 그 데이터라인(102)을 포함한 하부기판(101)의 상부전면에 유전율이 낮은 BCB, SOG 또는 Acryl 등의 유기물질 재질의 후막 보호막(148)을 형성하고, 상기 데이터라인(102)이 서로 이격되는 영역의 보호막(148) 상부에 화소전극(114)을 데이터라인(102)의 가장자리 일부와 오버-랩되도록 형성한다.
여기에서, 상기 데이터라인(102)은 후속 공정을 통해 형성되는 화소전극(114)이 서로 이격될 영역에 대응하여 관통홀(150)이 구비되도록 패터닝된다.
따라서, 서로 인접하는 화소전극(114)의 단락이 발생할 경우에 상기 데이터라인(112)에 구비된 관통홀(150) 영역에서 레이저 컷팅을 실시하여 서로 인접하는 화소전극(114)을 이격시킬 수 있으며, 이에 따른 데이터라인(114)의 손상을 방지할 수 있게 된다.
상기한 바와 같은 본 발명의 일 실시예에서는 고개구율 액정 표시장치의 배선구조에 한정하여 설명하였지만, 본 발명이 속하는 기술분야에 종사하는 당업자라면, 상부 배선의 원하지 않는 단락을 리페어(repair)하기 위해서 레이저 컷팅을 실시할 경우에 하부 배선의 손상을 방지하기 위한 본 발명의 기술내용을 다양한 표시장치에 용이하게 적용할 수 있을 것이다.
상술한 바와같이 본 발명에 따른 액정표시소자의 배선구조 및 액정표시장치에 의하면, 상부 배선의 서로 이격되는 영역의 하부 배선에 구비된 관통홀을 통해 하부 배선의 손상을 방지하면서, 레이저 컷팅을 통해 상부 배선의 원하지 않는 단락을 리페어할 수 있게 됨에 따라 수율을 향상시켜 가격경쟁력에서 유리한 제품을 제조할 수 있는 효과가 있다.

Claims (9)

  1. 절연막을 사이에 두고 2개 이상의 배선이 형성된 표시장치에 있어서,
    서로 이격되게 형성된 복수개의 단위배선들로 구성된 상부 배선과;
    상기 상부 배선의 단위배선들간 이격 영역과 대응되는 부분에 관통홀이 형성된 하부 배선과;
    상기 상부 배선과 하부 배선사이에 형성된 절연막을 구비하여 구성되는 것을 특징으로 하는 표시장치의 배선구조.
  2. 제 1 항에 있어서, 상기 복수개의 단위배선으로 구성된 상부 배선은 고개구율 액정 표시장치에 적용되는 화소 전극이고, 하부 배선은 고개구율 액정 표시장치에 적용되는 데이터라인인 것을 특징으로 하는 표시장치의 배선구조.
  3. 제 1 항에 있어서, 상기 절연막은 BCB, SOG 또는 아크릴(Acryl) 중에 선택된 하나의 유기물질로 형성된 것을 특징으로 하는 표시장치의 배선구조.
  4. 기판상에 교차되게 배열된 복수개의 게이트라인과 데이터라인;
    상기 복수개의 게이트라인과 데이터라인이 교차되어 이루는 지역에 정의된 복수개의 단위화소영역;
    상기 복수개의 단위화소영역 각각에 형성되고 서로 이격영역을 갖는 화소전극; 및
    상기 이격영역과 오버랩되는 데이터라인에 형성된 관통홀;을 포함하여 구성되는 액정표시장치.
  5. 제 4 항에 있어서, 상기 복수개의 게이트라인과 데이터라인이 교차되는 지역에 형성된 박막트랜지스터를 더 포함하여 구성되는 것을 특징으로하는 액정표시장치.
  6. 제 5 항에 있어서, 상기 박막트랜지스터는 게이트라인에서 연장되어 형성된 게이트전극과 상기 데이터라인에서 연장되어 형성된 소스전극과 이 소스전극과 이격된 드레인전극 및, 이들 소스전극과 드레인전극 및 게이트전극사이에 형성된 액티브층을 포함하여 구성되는 것을 특징으로하는 액정표시장치.
  7. 기판상에 게이트라인과 게이트전극을 형성하는 단계;
    상기 게이트라인과 게이트전극을 포함한 기판전체에 게이트절연막을 형성하는 단계;
    상기 게이트절연막상에 액티브층을 형성하는 단계;
    상기 게이트전극과 오버랩되는 액티브층상에 서로 이격되게 소스전극과 드레인전극 및 데이터라인을 형성하는 단계;
    상기 데이터라인에 관통홀을 형성하는 단계;
    상기 기판상에 보호막을 형성하는 단계;
    상기 보호막을 선택적으로 패터닝하여 상기 드레인전극을 노출시키는 콘택홀을 형성하는 단계; 및
    상기 보호막상에 상기 콘택홀을 통해 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하여 이루어지며,
    상기 데이터라인상의 관통홀은 서로 인접하는 화소전극들의 이격영역에 대응하여 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  8. 삭제
  9. 삭제
KR1020010054862A 2001-09-06 2001-09-06 액정표시장치의 배선구조 및 액정표시장치 KR100798311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010054862A KR100798311B1 (ko) 2001-09-06 2001-09-06 액정표시장치의 배선구조 및 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010054862A KR100798311B1 (ko) 2001-09-06 2001-09-06 액정표시장치의 배선구조 및 액정표시장치

Publications (2)

Publication Number Publication Date
KR20030021548A KR20030021548A (ko) 2003-03-15
KR100798311B1 true KR100798311B1 (ko) 2008-01-28

Family

ID=27722864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010054862A KR100798311B1 (ko) 2001-09-06 2001-09-06 액정표시장치의 배선구조 및 액정표시장치

Country Status (1)

Country Link
KR (1) KR100798311B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010057022A (ko) * 1999-12-17 2001-07-04 구본준, 론 위라하디락사 액정표시장치
KR20010068626A (ko) * 2000-01-07 2001-07-23 구본준, 론 위라하디락사 액정표시장치
KR20010081578A (ko) * 2000-02-16 2001-08-29 구본준, 론 위라하디락사 액정 표시장치 및 액정 표시장치 제조방법
KR20010082834A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 액정표시장치 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010057022A (ko) * 1999-12-17 2001-07-04 구본준, 론 위라하디락사 액정표시장치
KR20010068626A (ko) * 2000-01-07 2001-07-23 구본준, 론 위라하디락사 액정표시장치
KR20010081578A (ko) * 2000-02-16 2001-08-29 구본준, 론 위라하디락사 액정 표시장치 및 액정 표시장치 제조방법
KR20010082834A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 액정표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
KR20030021548A (ko) 2003-03-15

Similar Documents

Publication Publication Date Title
US20190346724A1 (en) Liquid crystal display device
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6515720B1 (en) Active matrix liquid crystal display device
US6665036B2 (en) In-plane switching mode liquid crystal display device having particular common electrodes
KR101152528B1 (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
KR101086487B1 (ko) 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR20050001252A (ko) 횡전계방식 액정표시장치 및 그 제조방법
JP4476892B2 (ja) ポリシリコン液晶表示装置の製造方法
US7061566B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
KR20080044645A (ko) 액정표시패널 및 이의 제조방법
KR101969568B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20090060756A (ko) 표시 패널 및 이의 제조방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR101960533B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20030012052A (ko) 액정 표시장치의 스토리지 커패시터
KR100621534B1 (ko) 액정 표시장치
US20060164582A1 (en) Thin film transistor array panel, liquid crystal display including the panel and manufacturing method thereof
US7359022B2 (en) Wire structure of display device
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
KR100498181B1 (ko) 평면 표시 장치 및 그 제조 방법
KR100798311B1 (ko) 액정표시장치의 배선구조 및 액정표시장치
KR20020002516A (ko) 액정 표시 소자의 게이트 전극 형성방법
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
KR100482165B1 (ko) 리페어패턴을 포함하는 액정표시장치용 어레이기판과 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 12