KR101087242B1 - 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR101087242B1 KR101087242B1 KR1020040115977A KR20040115977A KR101087242B1 KR 101087242 B1 KR101087242 B1 KR 101087242B1 KR 1020040115977 A KR1020040115977 A KR 1020040115977A KR 20040115977 A KR20040115977 A KR 20040115977A KR 101087242 B1 KR101087242 B1 KR 101087242B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- electrode
- thickness
- drain electrode
- amorphous silicon
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 48
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 93
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 34
- 239000010408 film Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 11
- 239000002210 silicon-based material Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000007769 metal material Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 241000282412 Homo Species 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법이 제공된다. 액정 표시 장치용 박막 트랜지스터 소자는 게이트 전극, 게이트 절연막, 반도체층, 소스 전극 및 드레인 전극 및 저항성 접촉층을 포함하며, 게이트 전극과 대응되는 영역에 형성된 반도체층의 두께는 소스 전극 및 드레인 전극의 하부에 형성된 반도체층의 두께보다 두껍다. 액정 표시 장치용 박막 트랜지스터 소자의 제조 방법은 게이트 전극을 형성하는 단계, 게이트 절연막과 비정질 실리콘층을 형성하는 단계, 비정질 실리콘층에서 상기 게이트 전극과 대응되는 영역, 소스 전극 및 드레인 전극이 형성될 영역을 제외한 부분을 식각하여 제거하는 단계, 소스 전극 및 드레인 전극이 형성될 영역의 비정질 실리콘층의 두께가 게이트 전극과 대응되는 영역의 비정질 실리콘층의 두께보다 얇게 되도록 식각하여 반도체층을 형성하는 단계, 소스 전극 및 드레인 전극을 형성하는 단계 및 게이트 전극과 대응되는 영역의 반도체층이 노출되도록 상기 n+ 수소화 비정질 실리콘층을 식각하여 저항성 접촉층을 형성하는 단계를 포함한다.
액정 표시 장치, 박막 트랜지스터, 이동도(mobility)
Description
도 1은 종래의 액정 표시 장치용 박막 트랜지스터 소자의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자의 단면도이다.
도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자의 제조 공정 단계별 각각의 단면도들이다.
(도면의 주요부분에 대한 부호의 설명)
100: 투명 절연 기판 110: 게이트 전극
120: 게이트 절연막 130: 반도체층
140, 150: 저항성 접촉층 160: 소스 전극
170: 드레인 전극
본 발명은 액정 표시 장치(Liquid Crystal Display; LCD)용 박막 트랜지스터 (Thin Film Transistor; TFT) 소자 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 소자의 제조 공정의 안정성을 확보하면서 캐리어(carrier)의 이동도(mobility)와 같은 소자 특성을 효과적으로 향상시킬 수 있는 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 표시 장치의 역할은 매우 중요해지고 있으며, 각종의 전자 표시 장치가 다양한 산업 분야에 광범위하게 사용되고 있다. 이러한 전자 표시 장치 분야는 발전을 거듭하여 다양화하는 정보화 사회의 요구에 적합한 새로운 기능을 갖는 전자 표시 장치가 계속 개발되고 있다. 일반적으로 전자 표시 장치란 다양한 정보를 시각을 통하여 인간에게 전달하는 장치를 말한다. 즉, 전자 표시 장치란 각종의 전자 기기로부터 출력되는 전자적 정보 신호를 인간의 시각으로 인식할 수 있는 광 정보 신호로 변화하는 전자 장치를 말하며, 인간과 전자 기기를 연결하는 가교적인 역할을 담당하는 장치라고 할 수 있다.
이러한 전자 표시 장치에 있어서, 광 정보 신호가 발광 현상에 의해서 표시되는 경우에는 발광형 표시 장치로 일컬어지며, 반사, 산란, 간섭 현상 등에 의하여 광 변조로 표시되는 경우에는 수광형 표시 장치로 일컬어진다. 능동형 표시 장치로도 불리는 발광형 표시 장치로는 음극선관 표시 장치(Cathode Ray Tube; CRT), 플라즈마 표시 장치(Plasma Display Panel; PDP), 유기 이엘 표시 장치(Organic ElectroLuminiscent Display; OELD), 발광 다이오드(Light Emitting Diode; LED) 등을 들 수 있다. 그리고 수동형 표시 장치로 불리는 수광형 표시 장치로는 액정 표시 장치(LCD), 전자 영동 표시 장치(ElectroPhoretic Image Display; EPID) 등을 들 수 있다.
텔레비전이나 컴퓨터 모니터 등에 사용되고 있으며, 가장 오랜 역사를 갖는 표시 장치인 음극선관 표시 장치는 경제성 등의 면에서 가장 높은 시장 점유율을 차지하고 있으나, 무거운 중량, 큰 부피 및 높은 소비 전력 등과 같은 단점을 많이 가지고 있다.
최근에, 반도체 기술의 급속한 진보에 의하여 각종 전자 장치의 저전압화 및 저전력화와 함께 전자 기기의 소형화, 박형화 및 경량화의 추세에 따라 새로운 환경에 적합한 전자 표시 장치로서 평판 패널형 표시 장치에 대한 요구가 급격히 증대되고 있다. 이에 따라 액정 표시 장치(LCD), 플라즈마 표시 장치(PDP), 유기 이엘 표시 장치(OELD) 등과 같은 평판 패널형 표시 장치가 개발되고 있으며, 이러한 평판 패널형 표시 장치 중에서 소형화, 경량화 및 박형화가 용이하며, 낮은 소비 전력 및 낮은 구동 전압을 갖는 액정 표시 장치가 특히 주목 받고 있다.
액정 표시 장치는 공통 전극, 컬러 필터, 블랙 매트릭스 등이 형성되어 있는 상부 투명 절연 기판과 스위칭 소자, 화소 전극 등이 형성되어 있는 하부 투명 절연 기판 사이에 이방성 유전율을 갖는 액정 물질을 주입해 놓고, 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 액정 물질에 형성되는 전계의 세기를 조정하여 액정 물질의 분자 배열을 변경시키고, 이를 통하여 투명 절연 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 표현하는 표시 장치이다. 이러한 액정 표시 장치는 박막 트랜지스터(Thin Film Transistor; TFT) 소자를 스위칭 소자로 이용하는 박막 트랜지스터 액정 표시 장치(TFT LCD)가 주로 사용되고 있다.
도 1을 참조하여, 종래의 액정 표시 장치용 박막 트랜지스터 소자에 대해서 설명한다. 도 1은 종래의 액정 표시 장치용 박막 트랜지스터 소자의 단면도이다.
종래의 액정 표시 장치용 박막 트랜지스터 소자는 도 1에 도시된 것처럼, 투명 절연 기판(10) 상에 형성된 게이트 전극(11)과, 게이트 전극(11) 상부에 형성된 게이트 절연막(12)과, 게이트 절연막(12) 상부에 도핑되지 않은 비정질 실리콘 물질로 이루어지며 게이트 전극(11)과 대응되는 영역에 채널부(13_2)로 정의된 반도체층(13)과, 채널부(13_2)에서 반도체층(13)을 노출시키며 서로 이격되게 위치하여 형성된 소스 전극(16) 및 드레인 전극(17)과, 소스 전극(16) 및 드레인 전극(17)과 반도체층(13) 간의 계면에 형성된 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘의 물질로 이루어진 저항성 접촉층(ohmic contact layer; 14, 15)을 포함한다.
이러한 종래의 액정 표시 장치용 박막 트랜지스터 소자는 게이트 절연막(12) 상부에 도핑되지 않은 비정질 실리콘 물질의 반도체층(13)과 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 물질의 저항성 접촉층(14, 15)을 증착하고, 게이트 전극(11)에 대응되는 영역과 소스 전극(16) 및 드레인 전극(17)이 형성될 영역을 제외한 도핑되지 않은 비정질 실리콘 물질의 반도체층(13)과 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 물질의 저항성 접촉층(14, 15)을 식각하여 섬형상으로 패터닝한다. 다음으로, 비정질 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 물질의 저항성 접촉층(14, 15)의 상부에 서로 이격되게 소스 전극(16) 및 드레인 전극(17)을 형성하고, 이러한 소스 전극 (16) 및 드레인 전극(17)을 마스크로 해서 게이트 전극(11)과 대응되는 영역의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 물질의 저항성 접촉층(14, 15)을 백 채널 에칭(Back Channel Etching; BCE) 공정으로 제거하여 반도체층(13)을 노출시킴으로써 반도체층(13)의 채널부(13_2)를 정의한다.
그런데 종래의 액정 표시 장치용 박막 트랜지스터 소자에서는 반도체층(13)과 저항성 접촉층(14, 15)을 증착한 후에 백 채널 에칭 공정으로 반도체층(13)의 채널부(13_1)를 형성할 때에, 채널부(13_1)의 반도체층의 일부가 오버 에칭되어 제거됨으로써 채널부(13_1)의 반도체층의 두께(T2)가 소스 전극(16) 및 드레인 전극(17)의 하부에 형성된 반도체층(13_1, 13_3)의 두께(T1, T3)보다 얇아진다. 그러므로, 백 채널 에칭 공정의 안정성을 확보하기 위하여 반도체층(13)을 필요 이상으로 두껍게 증착하고 있다. 결과적으로, 소스 전극(16) 및 드레인 전극(17)의 하부에 형성된 반도체층(13_1, 13_3)의 기생 저항(parasitic resistance)이 증가하게 되어, 캐리어(carrier)의 이동도(mobility)가 감소하게 되었다. 따라서 종래의 액정 표시 장치용 박막 트랜지스터 소자는 최적의 소자 특성을 얻을 수 없었다.
따라서 본 발명이 이루고자 하는 기술적 과제는 소자의 제조 공정의 안정성을 확보하면서 캐리어(carrier)의 이동도(mobility)와 같은 소자 특성을 효과적으로 향상시킬 수 있는 액정 표시 장치(Liquid Crystal Display; LCD)용 박막 트랜지스터(Thin Film Transistor; TFT) 소자를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 액정 표시 장치(Liquid Crystal Display; LCD)용 박막 트랜지스터(Thin Film Transistor; TFT) 소자의 제조 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자는 투명 절연 기판 상에 형성된 게이트 전극, 상기 게이트 전극을 덮는 영역에 형성된 게이트 절연막, 상기 게이트 절연막 상부에 비정질 실리콘 물질로 이루어진 반도체층, 상기 게이트 전극과 대응되는 영역에서 상기 반도체층을 노출시키며 서로 이격되게 위치하여 형성된 소스 전극 및 드레인 전극 및 상기 소스 전극 및 드레인 전극과 반도체층 간의 계면에 형성된 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘의 물질로 이루어진 저항성 접촉층을 포함하며, 상기 게이트 전극과 대응되는 영역에 형성된 반도체층의 두께는 상기 소스 전극 및 드레인 전극의 하부에 형성된 반도체층의 두께보다 두꺼운 것을 특징으로 한다.
본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자는 상기 게이트 전극과 대응되는 영역에 형성된 반도체층의 두께가 상기 소스 전극 및 드레인 전극의 하부에 형성된 반도체층의 두께의 2 ∼ 5 배인 것이 바람직하다.
또한, 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자는 상기 소스 전극 및 드레인 전극의 하부에 형성된 반도체층의 두께가 200 Å ∼ 400 Å인 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자의 제조 방법은 투명 절연 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극의 상부에, 게이트 절연막과 비정질 실리콘층을 차례대로 형성하는 단계, 상기 비정질 실리콘층에서 상기 게이트 전극과 대응되는 영역, 소스 전극 및 드레인 전극이 형성될 영역을 제외한 부분을 식각하여 제거하는 단계, 상기 소스 전극 및 드레인 전극이 형성될 영역의 비정질 실리콘층의 두께가 상기 게이트 전극과 대응되는 영역의 비정질 실리콘층의 두께보다 얇게 되도록 식각하여 반도체층을 형성하는 단계, 상기 반도체층 상부에 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘층과 금속층을 차례대로 형성하고 상기 금속층을 식각하여 상기 소스 전극 및 드레인 전극을 형성하는 단계 및 상기 게이트 전극과 대응되는 영역의 반도체층이 노출되도록 상기 n+ 수소화 비정질 실리콘층을 식각하여 저항성 접촉층을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자의 제조 방법은 상기 식각하여 반도체층을 형성하는 단계에서, 상기 소스 전극 및 드레인 전극의 하부에 형성된 반도체층의 두께가 200 Å ∼ 400 Å인 것이 바람직하다.
또한, 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자 의 제조 방법은 상기 저항성 접촉층을 형성하는 단계에서, 상기 게이트 전극과 대응되는 영역에 형성된 반도체층의 두께가 상기 소스 전극 및 드레인 전극의 하부에 형성된 반도체층의 두께의 2 ∼ 5 배인 것이 바람직하다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 2를 참조하여, 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자에 대해서 설명한다. 도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자의 단면도이다.
도 2에 도시된 것처럼, 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자는 게이트 전극(110), 게이트 절연막(120), 반도체층(130), 소스 전극(160) 및 드레인 전극(170), 저항성 접촉층(140, 150)을 포함한다.
여기에서, 게이트 전극(110)은 투명 절연 기판(100) 상에 알루미늄 등을 포함하는 금속 물질로 형성되어 있으며, 게이트 절연막(120)은 게이트 전극(110)을 덮은 영역에 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등의 절연 물질로 형성되어 있다.
그리고, 반도체층(130)은 게이트 절연막(120) 상부의 게이트 전극(110)을 덮는 위치에 도핑되지 않은 비정질 실리콘 물질로 형성되어 있으며, 게이트 전극(110)과 대응되는 영역이 채널부(132)로 정의되며, 소스 전극(160) 및 드레인 전극 (170)은 알루미늄과 크롬 등을 포함하는 금속 물질로 채널부(132)에서 반도체층(130)을 노출시키며 서로 이격되게 위치하여 형성되어 있다. 또한, 소스 전극(160) 및 드레인 전극(170)과 반도체층(130) 간의 계면에 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 이루어진 저항성 접촉층(140, 150)이 형성되어 있다.
이러한 채널부(132)의 반도체층의 두께(T20)를 소스 전극(160) 및 드레인 전극(170)의 하부에 형성된 반도체층(131, 133)의 두께(T10, T30)보다 두껍게 형성함으로써, 채널부(132)를 형성하는데 이용되는 백 채널 에칭 공정의 안정성을 확보하면서도, 소스 전극(160) 및 드레인 전극(170)의 하부에 형성된 반도체층(131, 133)의 기생 저항을 효과적으로 감소시킬 수 있으므로, 박막 트랜지스터 소자의 캐리어의 이동도를 향상시킬 수 있다.
구체적으로, 채널부(132)의 반도체층의 두께(T20)는 소스 전극(160) 및 드레인 전극(170)의 하부에 형성된 반도체층(131, 133)의 두께(T10, T30)의 2 ∼ 5 배인 것이 바람직하다. 채널부(132)의 반도체층의 두께(T20)가 소스 전극(160) 및 드레인 전극(170)의 하부에 형성된 반도체층(131, 133)의 두께(T10, T30)의 2 배 미만인 경우에는 채널부(132)를 형성하는데 이용되는 백 채널 에칭 공정의 안정성을 충분히 확보할 수 없으므로 바람직하지 않으며, 채널부(132)의 반도체층의 두께(T20)가 소스 전극(160) 및 드레인 전극(170)의 하부에 형성된 반도체층(131, 133)의 두께(T10, T30)의 5 배 초과인 경우에는 채널부(132)의 반도체층의 기생 저항이 증가하게 되어, 바람직하지 않다.
그리고 소스 전극(160) 및 드레인 전극(170)의 하부의 반도체층(131, 133)의 두께(T10, T30)는 200 Å ∼ 400 Å인 것이 바람직하다. 소스 전극(160) 및 드레인 전극(170)의 하부의 반도체층(131, 133)의 두께(T10, T30)가 200 Å 미만인 경우에는 반도체층(130)을 형성하는 공정의 안정성을 충분히 확보할 수 없으므로 바람직하지 않으며, 소스 전극(160) 및 드레인 전극(170) 하부의 반도체층(131, 133) 두께(T10, T30)가 400 Å 초과인 경우에는 소스 전극(160) 및 드레인 전극(170) 하부에 형성된 반도체층(131, 133)의 기생 저항이 증가하게 되어 바람직하지 않다. 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자는 종래의 액정 표시 장치용 박막 트랜지스터 소자보다 50% 이상 큰 캐리어의 이동도를 얻을 수 있다.
한편, 본 발명의 일 실시예에 따른 박막 트랜지스터 소자의 상부에는 실리콘 질화막(SiNx) 등의 무기 절연 물질이나 유기 절연 물질로 이루어진 보호막(180)이 형성되어 있고, 이러한 보호막(180)에는 드레인 전극(170)을 노출시키는 콘택홀(181)이 형성되어 있으며, 이러한 콘택홀(181)을 통해서 드레인 전극(170)에 연결되며 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명 도전 물질로 이루어진 화소 전극(190)이 형성되어 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 소자는 TN(Twisted Nematic) 모드 액정 표시 장치에 이용될 수 있을 뿐만 아니라, IPS(In Plane Switching) 모드 액정 표지 장치나 VA(Vertical Alignment) 모드 액정 표시 장치에도 이용될 수 있다.
이하, 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자의 제조 방법에 대하여 도 3a 내지 도 3h를 참조하여 상세히 설명한다. 도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자의 제조 공정 단계별 각각의 단면도들이다.
먼저, 투명 절연 기판(100) 상에 제 1 금속 물질로 게이트 전극층을 증착하고, 게이트 전극층 상부에 포토레지스트를 도포한 다음, 제 1 마스크를 이용하는 사진 공정과 에칭 공정으로 게이트 전극층을 패터닝함으로써, 도3a에 도시된 것처럼, 게이트 전극(110)을 형성한다. 여기에서, 제 1 금속 물질은 비저항값이 낮은 금속 물질에서 선택되며, 바람직하게는 알루미늄 등을 포함하는 금속 물질로 선택되는 것이다.
다음으로, 게이트 전극(110)을 덮는 기판의 전면에 게이트 절연막(120)과 도핑되지 않은 비정질 실리콘층(134)을 차례대로 형성한다. 여기에서, 게이트 절연막(120)은 유기 절연 물질 또는 무기 절연 물질 중 어느 하나에서 선택되며, 바람직하게는 무기 절연 물질에서 선택되는 것이며, 더욱 바람직하게는 실리콘 절연 물질에서 선택되는 것이다. 이러한 실리콘 절연 물질로는 예를 들면, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등을 이용할 수 있다. 한편, 상기 비정질 실리콘층(134)은 1500 Å ∼ 2000 Å 정도의 두께로 형성하는 것이 바람직하다. 상기 비정질 실리콘층(134) 상부에 포토레지스트를 도포한 다음, 회절 노광 공정과 현상 공정을 포함하는 사진 공정으로 제 2 마스크를 이용하여, 도3b에 도시된 것처럼, 포토레지스트 패턴(135 내지 137)을 형성한다. 여기에서, 포토레지스트 패턴(135 내 지 137)은 게이트 전극(110)과 대응되는 영역, 소스 전극(160) 및 드레인 전극(170)이 형성될 영역에 형성되며, 회절 노광 공정을 이용하여 게이트 전극(110)과 대응되는 영역의 포토레지스트 패턴(135)의 두께는 소스 전극(160) 및 드레인 전극(170)이 형성될 영역의 포토레지스트 패턴(136, 137)의 두께보다 두껍게 형성될 수 있다.
다음으로, 이러한 포토레지스트 패턴(135 내지 137)을 마스크로 하여 상기 비정질 실리콘층(134)에서 게이트 전극(110)과 대응되는 영역, 소스 전극(160) 및 드레인 전극(170)이 형성될 영역을 제외한 부분을 식각하여 제거함으로써, 도 3c에 도시된 것처럼, 반도체층(139)을 형성한다. 그 후에, 포토레지스트 패턴(135 내지 137)을 애슁하여 소스 전극(160) 및 드레인 전극(170)이 형성될 영역의 포토레지스트 패턴(136, 137)을 제거함으로써, 도 3c에 도시된 것처럼, 포토레지스트 패턴(138)을 형성한다. 여기에서 포토레지스트 패턴(138)은 게이트 전극(110)과 대응되는 영역에만 형성된다.
다음으로, 이러한 포토레지스트 패턴(138)을 마스크로 하여 소스 전극(160) 및 드레인 전극(170)이 형성될 영역의 비정질 실리콘층(139)을 식각함으로써, 도 3d에 도시된 것처럼, 소스 전극(160) 및 드레인 전극(170)이 형성될 영역의 비정질 실리콘층(131, 133)의 두께(T10, T30)가 게이트 전극(110)과 대응되는 영역의 비정질 실리콘층(132_1)의 두께(T21)보다 얇게 되도록 반도체층을 형성한다. 따라서, 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자의 제조 방법은 소스 전극(160) 및 드레인 전극(170)이 형성될 영역의 비정질 실리콘층(131, 133)의 기생 저항을 효과적으로 감소시킬 수 있으므로, 박막 트랜지스터 소자의 캐리어의 이동도를 향상시킬 수 있을 뿐만 아니라, 후술하는 백 채널 에칭(Back Channel Etching; BCE) 공정으로 반도체층의 채널부(132)를 형성하는 공정에서 백 채널 에칭 공정의 안정성을 확보할 수 있다. 그 후에, 포토레지스트 패턴(138)을 애슁하여 포토레지스트 패턴(138)을 제거한다.
여기에서, 소스 전극(160) 및 드레인 전극(170)이 형성될 영역의 비정질 실리콘층(131, 133)의 두께(T10, T30)는 상술한 것처럼, 200 Å ∼ 400 Å인 것이 바람직하다. 소스 전극(160) 및 드레인 전극(170)이 형성될 영역의 비정질 실리콘층(131, 133)의 두께(T10, T30)가 200 Å 미만인 경우에는 소스 전극(160) 및 드레인 전극(170)이 형성될 영역의 비정질 실리콘층(131, 133)의 에칭 공정의 안정성을 충분히 확보할 수 없으므로 바람직하지 않으며, 소스 전극(160) 및 드레인 전극(170)이 형성될 영역의 비정질 실리콘층(131, 133)의 두께(T10, T30)가 400 Å 초과인 경우에는 소스 전극(160) 및 드레인 전극(170)이 형성될 영역의 비정질 실리콘층(131, 133)의 기생 저항이 증가하게 되어 바람직하지 않다.
다음으로, 반도체층(131, 132_1, 133) 상부에 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘층(145)과 제 2 금속층(도시하지 않음)을 차례대로 형성한다. 여기에서, 제 2 금속층은 비저항값이 낮은 금속 물질에서 선택되며, 바람직하게는 알루미늄과 크롬 등을 포함하는 금속 물질로 선택되는 것이다. 그 후에, 제 2 금속층 상부에 포토레지스트를 도포한 다음, 제 3 마스크를 이용하는 사진 공정과 에칭 공정으로 제 2 금속층을 패터닝함으로써, 도3e에 도시된 것처럼, 소스 전극(160) 및 드레인 전극(170)을 형성한다.
다음으로, 소스 전극(160) 및 드레인 전극(170)을 마스크로 해서 백 채널 에칭(Back Channel Etching; BCE) 공정으로 게이트 전극(110)과 대응되는 영역의 반도체층(132_1)이 노출되도록 n+ 수소화 비정질 실리콘층(145)을 에칭함으로써, 도 3f에 도시된 것처럼, 반도체층의 채널부(132)를 정의하고, 저항성 접촉층(140, 150)을 형성한다. 여기에서, 채널부(132)의 반도체층의 두께는 상술한 것처럼, 소스 전극(160) 및 드레인 전극(170)의 하부에 형성된 반도체층(131, 133)의 두께(T10, T30)의 2 ∼ 5 배인 것이 바람직하다. 채널부(132)의 반도체층의 두께(T20)가 소스 전극(160) 및 드레인 전극(170)의 하부에 형성된 반도체층(131, 133)의 두께(T10, T30)의 2 배 미만인 경우에는 채널부(132)를 형성하는데 이용되는 백 채널 에칭 공정의 안정성을 충분히 확보할 수 없으므로 바람직하지 않으며, 채널부(132)의 반도체층의 두께(T20)가 소스 전극(160) 및 드레인 전극(170)의 하부에 형성된 반도체층의 두께의 5 배 초과인 경우에는 채널부(132)의 반도체층의 기생 저항이 증가하게 되어, 바람직하지 않다. 즉, 상기 백 채널 에칭 공정으로 반도체층의 채널부(132)를 형성할 때에, 채널부(132)의 반도체층의 일부가 오버 에칭되므로, 도핑되지 않은 비정질 실리콘층(134)을 형성하는 단계에서 상술한 것처럼, 1500 Å ∼ 2000 Å 정도의 두께로 도핑되지 않은 비정질 실리콘층(134)을 형성한 후에, 반도체층의 채널부(132)를 형성하는 단계에서 채널부(132)의 반도체층의 두께가 600 Å ∼ 1500 Å 정도의 두께를 갖도록 상기 백 채널 에칭 공정을 제어하는 것이 바람직하다.
다음으로, 절연 물질을 도포하여 보호막(180)을 형성한다. 그리고 제 4 마스크를 이용하는 사진 공정과 에칭 공정을 수행하여, 도 3g에 도시된 것처럼, 상기 보호막(180)에 드레인 전극(170)을 노출시키는 콘택홀(181)을 형성한다. 여기에서, 보호막(180)으로 이용되는 절연 물질은 유기 절연 물질 또는 무기 절연 물질 중 어느 하나에서 선택되며, 바람직하게는 무기 절연 물질에서 선택되는 것이며, 더욱 바람직하게는 실리콘 절연 물질에서 선택되는 것이다. 이러한 실리콘 절연 물질로는 예를 들면, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등을 이용할 수 있다.
다음으로, 도 3h에 도시된 것처럼, ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명 도전 물질을 증착하고 제 5 마스크를 이용하는 사진 공정과 에칭 공정을 수행하여 콘택홀(181)을 통해서 드레인 전극(170)에 연결되는 화소 전극(190)을 형성한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 따라서 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자는 채널부의 반도체층의 두께를 소스 전극 및 드레인 전극의 하부에 형성된 반도체층의 두께보다 두껍게 형성함으로써, 채널부를 형성하는데 이용되는 백 채널 에칭 공정의 안정성을 확보하면서도, 소스 전극 및 드레인 전극의 하부에 형성된 반도체층의 기생 저항을 효과적으로 감소시킬 수 있으므로, 박막 트랜지스터 소자의 캐리어의 이동도를 향상시킬 수 있다.
또한 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 소자의 제조 방법은 소스 전극 및 드레인 전극이 형성될 영역의 두께가 채널부의 두께보다 얇은 반도체층을 형성한 후에 저항성 접촉층을 형성함으로써 상기 액정 표시 장치용 박막 트랜지스터 소자를 용이하게 형성할 수 있다.
Claims (6)
- 투명 절연 기판 상에 형성된 게이트 전극;상기 게이트 전극을 덮는 영역에 형성된 게이트 절연막;상기 게이트 절연막 상부에 비정질 실리콘 물질로 이루어진 반도체층;상기 게이트 전극과 대응되는 영역에서 상기 반도체층을 노출시키며 서로 이격되게 위치하여 형성된 소스 전극 및 드레인 전극; 및상기 소스 전극 및 드레인 전극과 반도체층 간의 계면에 형성된 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘의 물질로 이루어진 저항성 접촉층을 포함하며,상기 게이트 전극과 대응되는 영역에 형성된 반도체층의 두께는 상기 소스 전극 및 드레인 전극의 하부에 형성된 반도체층의 두께보다 두껍고,상기 게이트 전극과 대응되는 영역에 형성된 반도체층의 두께는 상기 소스 전극 및 드레인 전극의 하부에 형성된 반도체층의 두께의 2 ∼ 5 배인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 소자.
- 삭제
- 제1항에 있어서,상기 소스 전극 및 드레인 전극의 하부에 형성된 반도체층의 두께는 200 Å ∼ 400 Å인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 소자.
- 투명 절연 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극의 상부에, 게이트 절연막과 비정질 실리콘층을 차례대로 형성하는 단계;상기 비정질 실리콘층에서 상기 게이트 전극과 대응되는 영역, 소스 전극 및 드레인 전극이 형성될 영역 외의 부분을 식각하여 제거하는 단계;상기 소스 전극 및 드레인 전극이 형성될 영역의 비정질 실리콘층의 두께가 상기 게이트 전극과 대응되는 영역의 비정질 실리콘층의 두께보다 얇게 되도록 식각하여 반도체층을 형성하는 단계;상기 반도체층 상부에 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘층과 금속층을 차례대로 형성하고 상기 금속층을 식각하여 상기 소스 전극 및 드레인 전극을 형성하는 단계; 및상기 게이트 전극과 대응되는 영역의 반도체층이 노출되도록 상기 n+ 수소화 비정질 실리콘층을 식각하여 저항성 접촉층을 형성하는 단계를 포함하되,저항성 접촉층을 형성하는 단계에서, 상기 게이트 전극과 대응되는 영역에 형성된 반도체층의 두께는 상기 소스 전극 및 드레인 전극의 하부에 형성된 반도체층의 두께의 2 ∼ 5 배인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 소자의 제조 방법.
- 제4항에 있어서,상기 식각하여 반도체층을 형성하는 단계에서, 상기 소스 전극 및 드레인 전 극의 하부에 형성된 반도체층의 두께는 200 Å ∼ 400 Å인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 소자의 제조 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115977A KR101087242B1 (ko) | 2004-12-30 | 2004-12-30 | 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115977A KR101087242B1 (ko) | 2004-12-30 | 2004-12-30 | 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060077178A KR20060077178A (ko) | 2006-07-05 |
| KR101087242B1 true KR101087242B1 (ko) | 2011-11-29 |
Family
ID=37169290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040115977A KR101087242B1 (ko) | 2004-12-30 | 2004-12-30 | 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101087242B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101338021B1 (ko) | 2007-04-04 | 2013-12-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| KR100959460B1 (ko) * | 2007-11-16 | 2010-05-25 | 주식회사 동부하이텍 | 투명 박막 트랜지스터 및 투명 박막 트랜지스터의 제조방법 |
| CN102956714A (zh) * | 2012-10-19 | 2013-03-06 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制造方法、阵列基板及显示装置 |
-
2004
- 2004-12-30 KR KR1020040115977A patent/KR101087242B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060077178A (ko) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2782153B1 (en) | Display device, thin film transistor, array substrate and manufacturing method thereof | |
| US8289491B2 (en) | Liquid crystal display device with shield lines on data lines and thin film transistor components | |
| US8148727B2 (en) | Display device having oxide thin film transistor and fabrication method thereof | |
| KR101188425B1 (ko) | 식각 테이프 및 이를 이용한 액정 표시 장치용 어레이기판의 제조 방법 | |
| US20120313093A1 (en) | Oxide Thin Film Transistor and Method of Fabricating the Same | |
| US8045081B2 (en) | Liquid crystal display device with photosensor and method of fabricating the same | |
| KR101658533B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101942982B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| JP2006222431A (ja) | 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法 | |
| KR101695285B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101212169B1 (ko) | 광 센서를 구비한 액정 표시소자 및 그의 제조방법 | |
| US20110017993A1 (en) | Tft substrate and method of manufacturing the same | |
| KR101087242B1 (ko) | 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 | |
| KR100511353B1 (ko) | 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자 | |
| KR20060078501A (ko) | 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자 및그의 제조 방법 | |
| KR101197765B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR20090060082A (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| KR101057235B1 (ko) | 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법 | |
| KR20130054653A (ko) | 표시장치의 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20080043093A (ko) | 액정 표시 장치, 이의 제조 방법 및 구동 방법 | |
| KR101419221B1 (ko) | 액정표시장치의 광센서 및 그의 제조방법 | |
| KR100517594B1 (ko) | 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20060120900A (ko) | 반사 투과형 액정 표시 장치의 제조 방법 | |
| KR20110070015A (ko) | 액정 표시 장치 및 그의 제조방법 | |
| KR20080001990A (ko) | 액정표시패널 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |