KR20060120900A - 반사 투과형 액정 표시 장치의 제조 방법 - Google Patents

반사 투과형 액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20060120900A
KR20060120900A KR1020050043139A KR20050043139A KR20060120900A KR 20060120900 A KR20060120900 A KR 20060120900A KR 1020050043139 A KR1020050043139 A KR 1020050043139A KR 20050043139 A KR20050043139 A KR 20050043139A KR 20060120900 A KR20060120900 A KR 20060120900A
Authority
KR
South Korea
Prior art keywords
forming
gate
passivation layer
electrode
polysilicon pattern
Prior art date
Application number
KR1020050043139A
Other languages
English (en)
Inventor
정진구
유춘기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050043139A priority Critical patent/KR20060120900A/ko
Publication of KR20060120900A publication Critical patent/KR20060120900A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

적은 마스크를 사용하면서 크로스 토크를 줄이고 우수한 화면 표시 특성을 구현할 수 있는 반사 투과형 액정 표시 장치의 제조 방법이 제공된다. 반사 투과형 액정 표시 장치의 제조 방법은, 투명 기판 상에 폴리실리콘 패턴을 형성하는 단계와, 폴리실리콘 패턴을 포함하는 기판의 전면에 게이트 절연막을 형성하는 단계와, 게이트 절연막 상에 게이트선 및 게이트선과 연결되어 폴리실리콘 패턴과 중첩되는 게이트 전극을 형성하는 단계와, 게이트 전극의 양측에 소스 영역과 드레인 영역을 정의하는 폴리실리콘 패턴을 노출하는 콘택홀을 포함하는 보호막을 결과물 상에 형성하는 단계와, 보호막 상에 드레인 영역을 정의하는 폴리실리콘 패턴과 직접 연결되는 화소 전극을 형성하는 단계와, 화소 전극 상에 게이트선과 교차하며 소스 영역과 연결된 데이터선 및 반사 전극을 동시에 형성하는 단계를 포함한다.
LCD, 반사, 투과, 데이터선, 콘택홀, 비아홀

Description

반사 투과형 액정 표시 장치의 제조 방법{Method of manufacturing transmissive and reflective type liquid crystal display}
도 1은 본 발명의 일 실시예에 의한 액정 표시 장치의 개략 구성도이다.
도 2는 본 발명의 일 실시예에 의한 액정 표시 장치의 제조 방법에 의해 제조된 액정 표시 장치의 배치도이다.
도 3 내지 도 14는 도 2의 액정 표시 장치의 A-A'선 및 이와 관련된 구동 회로부에 대한 공정 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 기판 12: 버퍼층
14: 폴리실리콘 패턴 16: 게이트 절연막
18: 게이트용 도전막 20: 포토레지스트 패턴
22: 게이트 패턴 24: 불순물 이온주입
26: 고농도 불순물 영역 28: 마스크층
30: 포토레지스트 패턴 32: 마스크 패턴
33: 게이트선 34a, 34c, 34d: 게이트 전극
34b: 광차단막 패턴 36: 불순물 이온주입
38: 고농도 불순물 영역 40: 불순물 이온주입
42: 저농도 불순물 영역 44: 층간 절연막
46: 보호막 48: 화소 전극
50: 반사 전극 52, 54a, 54b, 54c, 54d: 데이터선
62, 64, 72, 74, 76, 78: 콘택홀 66: 비아홀
100: 액정 패널 200: 게이트 구동부
300: 데이터 구동부
본 발명은 액정 표시 장치의 제조 방법에 관한 것으로, 보다 상세하게는 폴리실리콘을 이용한 반사 투과형 액정 표시 장치의 제조 방법에 관한 것이다.
최근에 텔레비전 등의 표시 장치의 대형화 추세에 따라 음극선관 표시 장치(Cathode Ray Tube; CRT) 대신에 액정 표시 장치(LCD), 플라즈마 표시 장치(Plasma Display Panel; PDP), 유기 이엘 표시 장치(Organic ElectroLuminescent Display; OELD) 등과 같은 평판 패널형 표시 장치가 개발되고 있다. 이러한 평판 패널형 표시 장치 중에서 경량화 및 박형화가 가능한 액정 표시 장치가 특히 주목 받고 있다.
액정 표시 장치는 공통 전극, 컬러 필터, 블랙 매트릭스 등이 형성되어 있는 상부 투명 절연 기판(이를 컬러 필터 표시판이라 함)과 박막 트랜지스터, 화소 전극 등이 형성되어 있는 하부 투명 절연 기판(이를 박막 트랜지스터 표시판이라 함) 사이에 이방성 유전율을 갖는 액정 물질을 주입해 놓고, 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 액정 물질에 형성되는 전계의 세기를 조정하여 액정 물질의 분자 배열을 변경시키고, 이를 통하여 투명 절연 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 표현하는 표시 장치이다. 이러한 액정 표시 장치는 박막 트랜지스터를 스위칭 소자로 이용하는 박막 트랜지스터 액정 표시 장치(TFT LCD)가 주로 사용되고 있다.
박막 트랜지스터 소자로는 수소화된 비정질 실리콘이 주로 이용되었는데, 이는 저온 공정이 저가의 절연 기판을 사용할 수 있기 때문이다. 그러나 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합 또는 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전계 인가시 준안정 상태(quasi-steady state)로 변화되어 수소화 된 비정질 실리콘으로 제조된 박막 트랜지스터 소자는 안정성의 문제점이 대두되었다. 또한 전기적 특성(예를 들면, 이동도(mobility): 0.1 내지 1.0 ㎠/V·s)이 좋지 않아서 구동 회로(예를 들면, 게이트 구동 회로 또는 데이터 구동 회로)로 이용되기 어려웠다.
반면, 폴리 실리콘은 비정질 실리콘에 비하여 이동도가 크기 때문에 폴리 실리콘으로 제조된 박막 트랜지스터 소자는 구동 회로로 이용될 수 있다. 이로 인해서, 폴리 실리콘으로 제조된 박막 트랜지스터는 액정 표시 장치용 박막 트랜지스터로서 널리 이용되고 있다.
이러한 액정 표시 장치는 특정 광원인 백라이트(backlight)에 의해 발광된 빛을 액정층에 투과시켜 화상을 표시하는 투과형과 자연광 따위의 외부광을 액정 표시 장치의 반사 전극으로 액정층으로 반사시켜 화상을 표시하는 반사형으로 나눌 수 있으며, 최근에는 반사 모드와 투과 모드로 모두 동작하는 반사 투과형이 개발되고 있다.
다만, 종래의 반사 투과형 액정 표시 장치의 경우 사진 식각을 위한 마스크가 많이 필요하고, 크로스 토크(cross talk)가 많이 발생하며, 화면 표시 특성이 열화되는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 적은 마스크를 사용하면서 크로스 토크를 줄이고 우수한 화면 표시 특성을 구현할 수 있는 반사 투과형 액정 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반사 투과형 액정 표시 장치의 제조 방법은, 투명 기판 상에 폴리실리콘 패턴을 형성하는 단계와, 상기 폴리실리콘 패턴을 포함하는 상기 기판의 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트선 및 상기 게이트선과 연결되어 상기 폴리실리콘 패턴과 중첩되는 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측에 소스 영역과 드레인 영역을 정의하는 폴리실리콘 패턴을 노출하는 콘택홀을 포함하는 보호막을 상기 결과물 상에 형성하는 단계와, 상기 보호막 상에 상기 드레인 영역을 정의하는 상기 폴리실리콘 패턴과 직접 연결되는 화소 전극을 형성하는 단계와, 상기 화소 전극 상에 반사 전극을 형성하는 단계를 포함한다.
또한, 상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반사 투과형 액정 표시 장치의 제조 방법은, 투명 기판 상에 폴리실리콘 패턴을 형성하는 단계와, 상기 폴리실리콘 패턴을 포함하는 상기 기판의 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트선 및 상기 게이트선과 연결되어 상기 폴리실리콘 패턴과 중첩되는 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측에 소스 영역과 드레인 영역을 정의하는 폴리실리콘 패턴을 노출하는 콘택홀을 포함하는 보호막을 상기 결과물 상에 형성하는 단계와, 상기 보호막 상에 화소 전극을 형성하는 단계와, 상기 화소 전극 상에 상기 게이트선과 교차하며 상기 소스 영역과 연결된 데이터선 및 반사 전극을 동시에 형성하는 단계를 포함한다.
또한, 상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 반사 투과형 액정 표시 장치의 제조 방법은, 투명 기판 상에 폴리실리콘 패턴을 형성하는 단계와, 상기 폴리실리콘 패턴을 포함하는 상기 기판의 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트선 및 상기 게이트선과 연결되어 상기 폴리실리콘 패턴과 중첩되는 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측에 소스 영역과 드레인 영역을 정의하는 폴리실리콘 패턴을 노출하는 콘택홀을 포함하는 보호막을 상기 결과물 상에 형성하는 단계와, 상기 보호막 상에 상기 드레인 영역을 정의하는 폴리실리콘 패턴과 직접 연결되는 화소 전극을 형성하는 단계와, 상기 화소 전극 상에 상기 게이트선과 교차하며 상기 소스 영역과 연결된 데이터선 및 반사 전극을 동시에 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 첨부된 도면들을 참조하여 본 발명의 일 실시예에 의한 반사 투과형 액정 표시 장치의 제조 방법에 대하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 의한 액정 표시 장치의 개략 구성도이다.
도 1에 도시된 바와 같이, 액정 표시 장치는 액정 패널(100), 게이트 구동부(200) 및 데이터 구동부(300)를 포함한다.
액정 패널(100)은 다수의 게이트 라인(G1 내지 Gn)과 다수의 데이터 라인(D1 내지 Dm)에 연결되어 있는 다수의 화소들을 포함하며, 각 화소는 다수의 게이트 라인(G1 내지 Gn)과 다수의 데이터 라인(D1 내지 Dm)에 연결된 스위칭 소자(M)와 이 에 연결된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함한다.
행 방향으로 형성되어 있는 다수의 게이트 라인(G1 내지 Gn)은 스위칭 소자(M)에 게이트 신호를 전달하며 열 방향으로 형성되어 있는 다수의 데이터 라인(D1 내지 Dm)은 스위칭 소자(M)에 데이터 신호에 해당되는 계조 전압을 전달한다. 그리고 스위칭 소자(M)는 삼단자 소자로서, 제어 단자는 게이트 라인(G1 내지 Gn)에 연결되어 있고, 입력 단자는 데이터 라인(D1 내지 Dm)에 연결되어 있으며, 출력 단자는 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)의 한 단자에 연결되어 있다. 액정 커패시터(Clc)는 스위칭 소자(M)의 출력 단자와 공통 전극(도시하지 않음) 사이에 연결되고, 스토리지 커패시터(Cst)는 스위칭 소자(M)의 출력 단자와 공통 전극 사이에 연결(독립 배선 방식)되거나 스위칭 소자(M)의 출력 단자와 바로 위의 게이트 라인(G1 내지 Gn) 사이에 연결(전단 게이트 방식)될 수 있다.
게이트 구동부(200)는 다수의 게이트 라인(G1 내지 Gn)에 연결되어 있고, 스위칭 소자(M)를 활성화시키는 게이트 신호를 다수의 게이트 라인(G1 내지 Gn)으로 제공하며, 데이터 구동부(300)는 다수의 데이터 라인(D1 내지 Dm)에 연결되어 있다.
여기에서 스위칭 소자(M)는 모스 트랜지스터가 이용되며, 이러한 모스 트랜지스터는 폴리 실리콘을 채널 영역으로 하는 박막 트랜지스터로 구현될 수 있다. 그리고 게이트 구동부(200)나 데이터 구동부(300)도 모스 트랜지스터로 구성되며, 이러한 모스 트랜지스터는 폴리 실리콘을 채널 영역으로 하는 박막 트랜지스터로 구현될 수 있다.
이하, 도 2 내지 도 14를 참조하여 폴리실리콘을 채널 영역으로 하는 본 발명의 일 실시예에 의한 반사 투과형 액정 표시 장치의 제조 방법에 대하여 자세히 설명한다.
도 2는 본 발명의 일 실시예에 의한 액정 표시 장치의 제조 방법에 의해 제조된 액정 표시 장치의 배치도이고, 도 3 내지 도 14는 도 2의 액정 표시 장치의 A-A'선 및 이와 관련된 구동 회로부에 대한 공정 단면도들이다.
도 3에 도시된 바와 같이, 투명 기판(10)에 버퍼층(12)으로 실리콘 산화막 또는 실리콘 질화막을 화학 기상 증착법 등을 이용하여 적층한다.
도 4를 참조하면, 버퍼층(12) 위에 폴리실리콘(poly silicon)층(미도시)이 적층된다. 여기서, 버퍼층(12)은 공정 조건에 따라 생략될 수 있으며, 폴리실리콘층은 아몰퍼스 실리콘(amorphous silicon)을 화학 기상 증착법 등을 이용하여 증착하고 탈수소화 과정을 거친 후, 레이저 결정작업 및 붕소 등의 불순물을 이온주입하여 형성한 것이다. 재결정작업 전에 기판의 후면에 증착되어 있던 아몰퍼스 실리콘은 제거시킬 수 있다.
그리고, 사진 공정과 식각 공정을 통해 도 2 및 도 4에 도시된 바와 같이 트랜지스터의 액티브 영역을 구성할 폴리실리콘 패턴(14)을 형성한다.
도 5에 도시된 바와 같이, 폴리실리콘 패턴(14)이 형성된 기판(10) 상에 게이트 절연막(16)과 게이트용 도전막(18)을 적층한다. 게이트 절연막(16)은 실리콘 산화막을 실리콘 산화막, 실리콘 질화막 또는 실리콘 산질화막 등을 화학 기상 증착법 등을 이용하여 형성하며, 게이트용 도전막(18)은 주로 알루미늄 또는 알루미 늄 합금 등을 물리 기상 증착법 등을 이용하여 형성한다. 예를 들어, 게이트용 도전막(18)은 Al, AlNd, AlMo, Mo, W 등을 사용하여 형성할 수 있다. 이러한 게이트용 도전막(18)은 알미늄 함유금속과 몰리브덴 함유금속의 2층 구조, 알미늄 함유금속과 경우에 따라서는 크롬의 2층 구조를 사용할 수도 있으나 게이트 패턴을 형성하기 위한 식각에서 언더컷을 이루는 형태나 이온도핑 후의 어닐링 단계에서의 문제점이 없는 금속을 사용해야 한다.
도 6을 참조하면, 게이트용 도전막(18) 상에 구동 회로부(DRIVER) 즉 기판(10) 주변부의 P형 트랜지스터에서 게이트 패턴을 정의하는 포토레지스트 패턴(20)을 형성한다. 그리고, 포토레지스트 패턴(20)을 식각 마스크로 사용하여 게이트 패턴(22)을 형성한다.
그 후, 도 7에 도시된 바와 같이, 포토레지스트 패턴(20)을 제거한 후, 게이트 패턴(22)을 이온주입 마스크로 P형 고농도 불순물 이온주입(24)을 수행하여 폴리실리콘 패턴(14) 내에 P형 고농도 불순물 영역(26)을 형성한다. 여기서, 불순물로는 B2H6 등을 이용할 수 있다. 이를 통해 구동회로부(DRIVER)의 P형 트랜지스터부를 완성한다.
도 8에 도시된 바와 같이, 상기 결과문 전면에 마스크층(28)을 형성한다. 이러한 마스크층(28)으로는 게이트 패턴(22)과 식각 선택비가 있는 물질을 사용할 수 있으며, 예를 들어 Cr 등의 물질을 물리 기상 증착법 등의 방법에 의해 증착될 수 있다.
도 9에 도시된 바와 같이, 마스크층(28) 상부에 형성된 포토레지스트 패턴(30)을 식각 마스크로 마스크층(28)과 게이트 패턴(22)을 식각한다. 그 결과로, 화소부(PIXEL)의 게이트 전극(34a)과 광차단막 패턴(34b), 구동 회로부(DRIVER)의 N형 트랜지스터의 게이트 전극(34c), 그리고 이들 위에 형성된 마스트 패턴(32)이 형성된다. 이때 구동 회로부(DRIVER)의 P형 트랜지스터 영역은 포토레지스트 패턴(30)으로 보호한다. 여기서, 앞서 도 6에서 구동 회로부(DRIVER)에 속한 게이트 패턴(22)은 P형 트랜지스터의 게이트 전극(34d)의 역할을 한다.
그리고 게이트 전극(34a, 34c, 34d)과 광차단막 패턴(34b)은 습식식각 같은 등방성 식각으로 형성되므로 포토레지스트 패턴(30)에서 폭이 줄어드는 언더 컷을 나타내면서 형성되어야 한다. 이러한 언더 컷은 후에 형성되는 저농도 불순물 영역(또는 lightly doped draim, LDD)을 형성하기 위한 것이다.
도 10에 도시된 바와 같이, 도 9의 포토레지스트 패턴(30)을 제거하고, 마스크 패턴(32)을 이온 주입 마스크로 N형 고농도 불순물 이온주입(36)을 수행하여 폴리실리콘 패턴(14) 내에 N형 고농도 불순물 영역(38)을 형성한다. 이 때, N형 불순물로는 PH3를 흔히 사용하며, 1.0×1015 내지 5.0×1015 atoms/㎠ 정도의 고농도 불순물을 이온주입한다.
도 11에 도시된 바와 같이, 마스크 패턴(32)을 제거하고 N형 저농도 불순물 이온주입(40)을 수행한다. 이 때, 이온주입 농도는 1.0×1012 내지 8.0×1012 atoms/㎠ 정도로 앞선 단계의 1/1000 수준으로 할 수 있다.
이를 통해 게이트 전극(34a, 34c, 34d)와 광차단막 패턴(34b)와 정렬되어 폴리실리콘 패턴(14) 내에 저농도 불순물 영역(42)이 형성된다. 그리고, 이온주입 다음으로는 이온주입시의 결정 구조의 손상에 따른 전기저항 증가를 없애고 불순물의 확산을 위해 레이저 등을 이용하여 어닐링을 실시할 수 있다.
도 2 및 도 11을 살펴보면, 게이트 전극(34a)는 가로방향으로 뻗은 게이트선(33)의 일부이거나 게이트선(33)으로부터 분지된 영역이 될 수 있다. 그리고, 광차단막 패턴(34b)은 후에 형성될 데이터선(52)의 하부, 즉 화소 사이에 형성되어 빛샘현상을 방지할 수 있다. 따라서, 컬러필터 표시판에 별도의 블랙 매트릭스(black matrix)를 형성하지 않아도 빛샘현상을 방지할 수 있다. 그리고, 광차단막 패턴(34b) 및 이와 중첩되는 폴리실리콘 패턴(14)은 게이트 절연막(16)을 사이에 두고 유지 축전기(storage capacitor)를 이룬다. 여기서, 광차단막 패턴(34b)에 중첩되는 폴리실리콘 패턴(14)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가되며, 유지 축전기는 화소 전극(도 13의 도면부호 48)과 컬러필터 표시판의 공통 전극(미도시)으로 구성된 액정 축전기(liquid crystal capacitor)의 보조적인 역할을 한다.
한편 본 실시예에서는 구동 회로부(DRIVER)와 화소부(PIXEL)의 N형 트랜지스터 모두에 대해 LDD 구조를 형성한 것으로 나타내고 있으나 경우에 따라서는 구동 회로부(DRIVER)의 N형 트랜지스터에 대해서만 LDD를 형성할 수도 있다. 단, 이 경우 구동회로부(DRIVER)와 화소부(PIXEL)를 구분하기 위한 별도의 추가 공정이 필요할 수 있다.
이상에서 본 실시예는 P형 트랜지스터를 먼저 형성하고 N형 트랜지스터를 형 성하고 있으나 순서를 바꾸어 형성할 수도 있을 것이다.
도 12를 참조하면, 상기 결과물 전면에 층간 절연막(44)과 보호막(46)을 형성한 후 사진 공정 및 식각 공정을 수행한다. 그 결과, 게이트 전극(34a, 34c, 34d)의 소스 및 드레인 영역을 노출시키는 콘택홀(contact hole)(62, 64, 72, 74, 76, 78) 및 광차단막 패턴(34b)을 노출시키는 비아홀(via hole)(66)을 동시에 형성한다. 여기서, 층간 절연막(44)은 대개 실리콘 산화막, 실리콘 질화막 또는 실리콘 산질화막 등을 화학 기상 증착법 등으로 형성하며, 보호막(46)은 아크릴계 수지 등의 유기 물질을 스핀 코팅(spin coating)법 등으로 형성할 수 있다.
여기서, 반사 투과형 액정 표시 장치의 경우, LCD 패널의 표시 품질에 기여하는 빛의 양이 적다는 단점이 있기 때문에 이러한 단점을 극복하기 위해 외부 광원에 대한 반사 효율을 극대화시킬 수 있는 방법들이 개발되고 있다. 이 방법으로는, 반사 효율이 높은 반사막을 사용하는 방법, 상판(즉, 컬러필터 표시판)에 비드(bead)를 이용한 확산층을 형성하는 방법, 또는 하판(즉, 박막 트랜지스터 표시판)의 반사 전극에 엠보싱(embossing) 처리를 하여 정면에서 들어오는 직사광에 대해 의도적으로 난반사를 일으켜 반사 효율을 최대화시키는 방법등을 사용할 수 있다.
본 발명의 일 실시예에 의한 액정 표시 장치의 보호막(46)은 유기 물질을 도포한 후, 엠보싱에 대응하는 영역을 부분적으로 개구하는 슬릿 패턴들이 형성된 포토 마스크를 이용하여 노광 및 현상함으로써 비아홀과 함께 엠보싱을 형성할 수 있다. 보호막(46)을 이용하여 엠보싱을 형성할 경우, 감광성이 있는 보호막(46)에 조사하는 노광량과 후속 열처리를 통해 엠보싱의 기울기(slope)를 조절할 수 있다. 이러한 보호막(46)으로는 유기막과 무기막을 모두 사용할 수 있는데, 예를 들어 감광성 유기막을 3㎛ 정도의 두께로 형성한다.
도 1 및 도 13을 참조하면, 박막 트랜지스터의 드레인 영역을 노출시키는 콘택홀(64)와 비아홀(66)을 연결하며 화소 영역에 위치하는 화소 전극(48)을 패터닝하여 형성한다. 화소 전극(48)으로는 투명한 도전막으로 형성하는 것이 바람직하며, 예를 들어 ITO(Indium Tin Oxide) alc IZO(Indium Zinc Oxide) 등을 사용할 수 있다. 폴리실리콘 패턴(14)과 화소 전극(48)의 접촉 저항을 개선하기 위해 화소 전극(48)을 형성하기 전에 HF 전처리를 수행할 수도 있다.
도 12 및 도 13을 참조하면, 본 발명의 액정 표시 장치의 경우, 별도의 드레인 전극을 형성하지 않고 박막 트랜지스터를 구성하는 폴리실리콘 패턴(14)의 드레인 영역까지 화소 전극(48)을 연장하여 형성함으로써 공정 마스크 수를 줄이고 제조 단가를 낮출 수 있다. 즉, 종래에는 폴리실리콘 패턴의 드레인 영역과 드레인 전극을 연결하기 위한 콘택홀 형성 공정과, 드레인 전극과 화소 전극을 연결하기 위한 비아홀 형성 공정이 서로 분리되어 있었다. 하지만, 본 발명에서는 화소 전극이 드레인 전극의 역할을 포함하므로, 콘택홀 형성 공정과 비아홀 형성 공정을 동시에 구현할 수 있다. 이와 동시에, 반사 투과형 액정 표시 장치의 난반사 효율을 최대화하기 위한 엠보싱을 형성할 수 있다.
그리고, 도 1 및 도 14에 도시된 바와 같이, 금속층(미도시)을 적층한 후 패터닝하여 데이터선(52, 54a, 54b, 54c, 54d) 및 반사 전극(50)을 형성한다. 여기서, 금속층은 Al, Mo, W, Nd, Cr, Ti, Ta 및 이들의 합금층으로 이루어진 단일층 및/또는 다중층으로 구성될 수 있다. 이와 같이, 반사 투과형 액정 표시 장치에서, 박막 트랜지스터의 소스 전극 또는 데이터 전극을 포함하는 데이터선(52, 54a, 54b, 54c, 54d)과 반사 전극(50)을 동시에 형성함으로써 공정 마스크 수를 줄이고 제조 단가를 낮출 수 있다.
이러한 본 발명의 액정 표시 장치의 경우, 도 2 및 도 14를 참조하면, 데이터선(52)과 그 하부에 위치하는 광차단막(34b) 사이에는 낮은 유전률과 두꺼운 두께를 가진 층간 절연막(44)과 보호막(46)이 위치하여 데이터선(52)과 광차단막(34b) 사이의 크로스 토크를 방지할 수 있다. 이와 같이 보호막(46)의 유전률이 낮으므로 보호막(46)의 두께를 낮추더라도 크로스 토크를 억제할 수 있는데, 보호막(46)의 두께가 낮을수록 보호막(46)이 균일하게 형성될 수 있으므로 액정 표시 장치의 균일한 화면 표시 특성을 구현할 수 있다.
또한, 본 발명의 액정 표시 장치의 경우, 반사 전극(50)은 물론 데이터선(52)도 외부광을 반사시키는 역할을 하기 때문에 반사율을 높일 수 있다. 그리고, 앞서 언급한 바와 같이 블랙 매트릭스가 필요없으므로 블랙 매트릭스가 차지하던 영역만큼 개구율이 높아져 투과율을 높일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 반사 투과형 액정 표시 장치의 제조 방법에 의하면, 공정 마스크의 수를 줄여 공정 단가를 낮추면서, 크로스 토크를 줄이고 우수한 화면 표시 특성을 구현할 수 있다.

Claims (17)

  1. 투명 기판 상에 폴리실리콘 패턴을 형성하는 단계;
    상기 폴리실리콘 패턴을 포함하는 상기 기판의 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트선 및 상기 게이트선과 연결되어 상기 폴리실리콘 패턴과 중첩되는 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 양측에 소스 영역과 드레인 영역을 정의하는 폴리실리콘 패턴을 노출하는 콘택홀을 포함하는 보호막을 상기 결과물 상에 형성하는 단계;
    상기 보호막 상에 상기 드레인 영역을 정의하는 상기 폴리실리콘 패턴과 직접 연결되는 화소 전극을 형성하는 단계; 및
    상기 화소 전극 상에 반사 전극을 형성하는 단계를 포함하는 반사 투과형 액정 표시 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 보호막을 형성하는 단계는 상기 보호막 상면에 엠보싱을 동시에 형성하는 단계인 반사 투과형 액정 표시 장치의 제조 방법.
  3. 제1 항에 있어서, 상기 화소 전극을 형성하기 전에,
    노출된 상기 폴리실리콘 패턴에 HF 전처리를 수행하는 단계를 더 포함하는 반사 투과형 액정 표시 장치의 제조 방법.
  4. 제1 항에 있어서,
    상기 반사 전극을 형성하는 단계는 상기 소스 영역을 정의하는 상기 폴리실리콘과 연결되고, 상기 게이트선과 교차하는 데이터선을 동시에 형성하는 단계인 반사 투과형 액정 표시 장치의 제조 방법.
  5. 제4 항에 있어서,
    상기 게이트 전극을 형성하는 단계는 상기 게이트선과 중첩되는 광차단막 패턴을 동시에 형성하는 단계인 반사 투과형 액정 표시 장치의 제조 방법.
  6. 제1 항에 있어서,
    상기 반사 전극은 상기 드레인 영역을 정의하는 콘택홀까지 연장되어 형성된 반사 투과형 액정 표시 장치의 제조 방법.
  7. 투명 기판 상에 폴리실리콘 패턴을 형성하는 단계;
    상기 폴리실리콘 패턴을 포함하는 상기 기판의 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트선 및 상기 게이트선과 연결되어 상기 폴리실리콘 패턴과 중첩되는 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 양측에 소스 영역과 드레인 영역을 정의하는 폴리실리콘 패턴을 노출하는 콘택홀을 포함하는 보호막을 상기 결과물 상에 형성하는 단계;
    상기 보호막 상에 화소 전극을 형성하는 단계; 및
    상기 화소 전극 상에 상기 게이트선과 교차하며 상기 소스 영역과 연결된 데이터선 및 반사 전극을 동시에 형성하는 단계를 포함하는 반사 투과형 액정 표시 장치의 제조 방법.
  8. 제7 항에 있어서,
    상기 보호막을 형성하는 단계는 상기 보호막 상면에 엠보싱을 동시에 형성하는 단계인 반사 투과형 액정 표시 장치의 제조 방법.
  9. 제7 항에 있어서, 상기 화소 전극을 형성하기 전에,
    노출된 상기 폴리실리콘 패턴에 HF 전처리를 수행하는 단계를 더 포함하는 반사 투과형 액정 표시 장치의 제조 방법.
  10. 제7 항에 있어서,
    상기 화소 전극을 형성하는 단계는 상기 보호막 상에 상기 드레인 영역을 정의하는 상기 폴리실리콘 패턴과 직접 연결되는 화소 전극을 형성하는 단계인 반사 투과형 액정 표시 장치의 제조 방법.
  11. 제7 항에 있어서,
    상기 반사 전극은 상기 드레인 영역을 정의하는 콘택홀까지 연장되어 형성된 반사 투과형 액정 표시 장치의 제조 방법.
  12. 제7 항에 있어서,
    상기 게이트 전극을 형성하는 단계는 상기 게이트선과 중첩되는 광차단막 패턴을 동시에 형성하는 단계인 반사 투과형 액정 표시 장치의 제조 방법.
  13. 투명 기판 상에 폴리실리콘 패턴을 형성하는 단계;
    상기 폴리실리콘 패턴을 포함하는 상기 기판의 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트선 및 상기 게이트선과 연결되어 상기 폴리실리콘 패턴과 중첩되는 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 양측에 소스 영역과 드레인 영역을 정의하는 폴리실리콘 패턴을 노출하는 콘택홀을 포함하는 보호막을 상기 결과물 상에 형성하는 단계;
    상기 보호막 상에 상기 드레인 영역을 정의하는 폴리실리콘 패턴과 직접 연결되는 화소 전극을 형성하는 단계; 및
    상기 화소 전극 상에 상기 게이트선과 교차하며 상기 소스 영역과 연결된 데이터선 및 반사 전극을 동시에 형성하는 단계를 포함하는 반사 투과형 액정 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 보호막을 형성하는 단계는 상기 보호막 상면에 엠보싱을 동시에 형성하는 단계인 반사 투과형 액정 표시 장치의 제조 방법.
  15. 제13 항에 있어서, 상기 화소 전극을 형성하기 전에,
    노출된 상기 폴리실리콘 패턴에 HF 전처리를 수행하는 단계를 더 포함하는 반사 투과형 액정 표시 장치의 제조 방법.
  16. 제13 항에 있어서,
    상기 반사 전극은 상기 드레인 영역을 정의하는 콘택홀까지 연장되어 형성된 반사 투과형 액정 표시 장치의 제조 방법.
  17. 제13 항에 있어서,
    상기 게이트 전극을 형성하는 단계는 상기 게이트선과 중첩되는 광차단막 패턴을 동시에 형성하는 단계인 반사 투과형 액정 표시 장치의 제조 방법.
KR1020050043139A 2005-05-23 2005-05-23 반사 투과형 액정 표시 장치의 제조 방법 KR20060120900A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050043139A KR20060120900A (ko) 2005-05-23 2005-05-23 반사 투과형 액정 표시 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043139A KR20060120900A (ko) 2005-05-23 2005-05-23 반사 투과형 액정 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060120900A true KR20060120900A (ko) 2006-11-28

Family

ID=37706868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043139A KR20060120900A (ko) 2005-05-23 2005-05-23 반사 투과형 액정 표시 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060120900A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120078575A (ko) * 2010-12-30 2012-07-10 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120078575A (ko) * 2010-12-30 2012-07-10 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US8071985B2 (en) Display device and method of manufacturing the same
US7787168B2 (en) Display device and method for fabricating the same
JP4574940B2 (ja) 反射−透過型液晶表示装置およびその製造方法
US6091466A (en) Liquid crystal display with dummy drain electrode and method of manufacturing same
WO2011027705A1 (ja) 半導体装置、アクティブマトリクス基板、及び表示装置
US7787065B2 (en) Liquid crystal display with photosensor and method of fabricating the same
KR101198218B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US7821587B2 (en) Display device and manufacturing method of display device
US6795142B2 (en) Liquid crystal display device having first color pixel with different Channel width/length ratio than second color pixel
JP2001119027A (ja) 液晶表示装置用の薄膜トランジスタとその製造方法
JP2008176292A (ja) 薄膜トランジスタ表示板
JPH1090655A (ja) 表示装置
WO2011024911A1 (ja) 半導体装置、アクティブマトリクス基板、及び表示装置
US8570466B2 (en) Transflective liquid crystal display device having a thin film transistor and manufacturing method thereof
KR101212169B1 (ko) 광 센서를 구비한 액정 표시소자 및 그의 제조방법
KR20120124316A (ko) 차광막을 포함한 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20060120900A (ko) 반사 투과형 액정 표시 장치의 제조 방법
KR101087242B1 (ko) 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
KR101429914B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20160012019A (ko) 유기전계 발광소자 광원을 구비한 표시장치
US6940568B2 (en) Thin film transistor substrate for liquid crystal display (LCD) and method of manufacturing the same
KR19980025755A (ko) 박막트랜지스터-액정표시장치 및 그 제조방법
JP4974656B2 (ja) 表示装置、表示装置の作製方法
WO2003060603A1 (en) Thin film transistor substrate for liquid crystal display(lcd) and method of manufacturing the same
KR20080056569A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination