JP2001119027A - 液晶表示装置用の薄膜トランジスタとその製造方法 - Google Patents
液晶表示装置用の薄膜トランジスタとその製造方法Info
- Publication number
- JP2001119027A JP2001119027A JP29408199A JP29408199A JP2001119027A JP 2001119027 A JP2001119027 A JP 2001119027A JP 29408199 A JP29408199 A JP 29408199A JP 29408199 A JP29408199 A JP 29408199A JP 2001119027 A JP2001119027 A JP 2001119027A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- gate electrode
- region
- light
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 56
- 239000010409 thin film Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000010408 film Substances 0.000 claims description 174
- 239000010410 layer Substances 0.000 claims description 84
- 239000011229 interlayer Substances 0.000 claims description 76
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 58
- 229920005591 polysilicon Polymers 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims 4
- 239000011521 glass Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 102100029777 Eukaryotic translation initiation factor 3 subunit M Human genes 0.000 description 1
- 101001012700 Homo sapiens Eukaryotic translation initiation factor 3 subunit M Proteins 0.000 description 1
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 1
- -1 Phosphorus ions Chemical class 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Abstract
(57)【要約】
【課題】 薄膜トランジスタのＬＤＤ領域をゲート電極
で覆うことにより、光リーク電流を低減せしめた液晶表
示装置用の薄膜トランジスタを提供する。 【解決手段】 ゲート電極１１と、このゲート電極１１
直下のチャンネル領域５を挟むように設けられたソース
７及びドレイン８と、前記チャンネル領域５とソース７
間及び前記チャンネル領域５とドレイン８間に夫々形成
されたＬＤＤ領域６とからなる透明基板１上に形成され
た液晶表示装置用の薄膜トランジスタにおいて、前記ゲ
ート電極１１には、前記ＬＤＤ領域６、６の一部分又は
全て覆う遮光部１１Ａが設けられていることを特徴とす
る。
で覆うことにより、光リーク電流を低減せしめた液晶表
示装置用の薄膜トランジスタを提供する。 【解決手段】 ゲート電極１１と、このゲート電極１１
直下のチャンネル領域５を挟むように設けられたソース
７及びドレイン８と、前記チャンネル領域５とソース７
間及び前記チャンネル領域５とドレイン８間に夫々形成
されたＬＤＤ領域６とからなる透明基板１上に形成され
た液晶表示装置用の薄膜トランジスタにおいて、前記ゲ
ート電極１１には、前記ＬＤＤ領域６、６の一部分又は
全て覆う遮光部１１Ａが設けられていることを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置用の
薄膜トランジスタとその製造方法に係わり、特に、リー
ク電流を低減して表示品質を向上せしめた液晶表示装置
用の薄膜トランジスタとその製造方法に関する。
薄膜トランジスタとその製造方法に係わり、特に、リー
ク電流を低減して表示品質を向上せしめた液晶表示装置
用の薄膜トランジスタとその製造方法に関する。
【０００２】
【従来の技術】近年、壁掛けＴＶや投射型ＴＶ、或いは
ＯＡ機器用ディスプレイとして液晶表示パネルを用いた
表示装置の開発が行われている。液晶パネルのなかでも
アクティブ素子である薄膜トランジスタを液晶表示装置
に組み込んだアクティブマトリクス液晶ディスプレイ
は、走査線数が増加してもコントラストや応答速度が低
下しない利点から、高品位のＯＡ機器用表示装置やハイ
ビジョン用表示装置において、特に期待され、液晶プロ
ジェクション等の投射型ディスプレイにおいては大型表
示が容易に得られる。
ＯＡ機器用ディスプレイとして液晶表示パネルを用いた
表示装置の開発が行われている。液晶パネルのなかでも
アクティブ素子である薄膜トランジスタを液晶表示装置
に組み込んだアクティブマトリクス液晶ディスプレイ
は、走査線数が増加してもコントラストや応答速度が低
下しない利点から、高品位のＯＡ機器用表示装置やハイ
ビジョン用表示装置において、特に期待され、液晶プロ
ジェクション等の投射型ディスプレイにおいては大型表
示が容易に得られる。
【０００３】通常、液晶プロジェクション用途に使用さ
れるライトバルブ用アクティブマトリクス型液晶表示装
置では、小さな素子に強力な光を入射して、薄膜トラン
ジスタ（以下、ＴＦＴともいう）により液晶をスイッチ
ングすることにより画素毎のＯＮ／ＯＦＦを行って、透
過する光を画素情報に応じて制御し、透過した光をレン
ズなどの光学素子を介してスクリーン等に拡大投影して
いるが、その際、ＴＦＴの活性層をポリシリコンにより
形成すると、入射光による影響は勿論のこと、レンズ等
の光学系からの反射光によるＴＦＴのチャネル部での光
励起により、オフ時のリーク電流が問題となっている。
れるライトバルブ用アクティブマトリクス型液晶表示装
置では、小さな素子に強力な光を入射して、薄膜トラン
ジスタ（以下、ＴＦＴともいう）により液晶をスイッチ
ングすることにより画素毎のＯＮ／ＯＦＦを行って、透
過する光を画素情報に応じて制御し、透過した光をレン
ズなどの光学素子を介してスクリーン等に拡大投影して
いるが、その際、ＴＦＴの活性層をポリシリコンにより
形成すると、入射光による影響は勿論のこと、レンズ等
の光学系からの反射光によるＴＦＴのチャネル部での光
励起により、オフ時のリーク電流が問題となっている。
【０００４】従来、このようなライトバルブ用アクティ
ブマトリクス型液晶表示装置では、ＴＦＴ基板上に設け
られた第１遮光膜と、対向基板側かもしくはＴＦＴ基板
側でＴＦＴ上部に設けられた第２遮光膜を有する。つま
り、液晶層を挟んでＴＦＴの対向基板側から光が入射さ
れる場合、第２遮光膜で入射光を遮蔽し、第１遮光膜で
裏面ガラス基板や光学系からの反射光を遮光している。
ブマトリクス型液晶表示装置では、ＴＦＴ基板上に設け
られた第１遮光膜と、対向基板側かもしくはＴＦＴ基板
側でＴＦＴ上部に設けられた第２遮光膜を有する。つま
り、液晶層を挟んでＴＦＴの対向基板側から光が入射さ
れる場合、第２遮光膜で入射光を遮蔽し、第１遮光膜で
裏面ガラス基板や光学系からの反射光を遮光している。
【０００５】遮光膜は、基板上にＴＦＴや配線、層間膜
と積層して形成することから、膜厚が厚い場合には配線
の断絶やショートの原因ともなるため、０.０１〜０.１
μｍ程度の膜厚で数百万ルクス程度の強い光にも充分な
遮光性能を持つ材質が良い。
と積層して形成することから、膜厚が厚い場合には配線
の断絶やショートの原因ともなるため、０.０１〜０.１
μｍ程度の膜厚で数百万ルクス程度の強い光にも充分な
遮光性能を持つ材質が良い。
【０００６】また、プロセス上加えられる熱工程に対し
て安定な材質として、一般的に金属若しくは金属シリサ
イドが用いられている。しかし、金属や金属シリサイド
は反射率が高く、ＴＦＴの上下を遮光膜で挟んだ場合、
層表面での反射のためにＴＦＴ基板内部に乱反射が起こ
り、一部の反射光がＴＦＴに到達して光リークの原因と
なるという新たな問題が生じる。ライトバルブの強い照
射光条件のもとでは、これらの反射光も無視できない強
さがあり、光リーク電流低減のためには、反射光に対す
る対策が必要となる。
て安定な材質として、一般的に金属若しくは金属シリサ
イドが用いられている。しかし、金属や金属シリサイド
は反射率が高く、ＴＦＴの上下を遮光膜で挟んだ場合、
層表面での反射のためにＴＦＴ基板内部に乱反射が起こ
り、一部の反射光がＴＦＴに到達して光リークの原因と
なるという新たな問題が生じる。ライトバルブの強い照
射光条件のもとでは、これらの反射光も無視できない強
さがあり、光リーク電流低減のためには、反射光に対す
る対策が必要となる。
【０００７】従来、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅ
ｄ Ｄｒａｉｎ）構造をとるＴＦＴは、ゲート電極をマ
スクとして形成される。図７に従来構造によるＴＦＴ周
辺部の平面図を示す。又、図８に図７中のＡ−Ａ’にお
けるＴＦＴ部分の部分断面図を、又、図９には図７中の
Ｂ−Ｂ’におけるＴＦＴ周辺部の部分断面図を夫々示
す。
ｄ Ｄｒａｉｎ）構造をとるＴＦＴは、ゲート電極をマ
スクとして形成される。図７に従来構造によるＴＦＴ周
辺部の平面図を示す。又、図８に図７中のＡ−Ａ’にお
けるＴＦＴ部分の部分断面図を、又、図９には図７中の
Ｂ−Ｂ’におけるＴＦＴ周辺部の部分断面図を夫々示
す。
【０００８】従来の液晶表示用のＴＦＴは、ガラスや石
英などの透明絶縁性基板上４１上に第１遮光膜４２が形
成され、その上に第１層間膜４３を介してＴＦＴの活性
層となるボロンをドープしたポリシリコン層４４が形成
され、更にゲート酸化膜５０が成膜されてパターニング
される。ゲート酸化膜５０上には、チャネル４５及びＬ
ＤＤ領域４６にパターニングされたレジストが形成さ
れ、イオン注入でソース４７、ドレイン４８が形成され
る。レジストを除去した後、ゲート電極５１が形成さ
れ、ゲート電極をマスクとして再びイオン注入を行い、
ソース・ドレイン間にチャネル４５及びＬＤＤ４６が形
成される。その上に第２層間膜５３を介してデータ線５
４が形成される。更に、第３層間膜５５を介して第２遮
光膜５６が形成される。更に、これらの上に第４層間膜
５７が形成され、画素電極６２、液晶層６０、対向基板
６１が形成されることで液晶パネルが完成する。
英などの透明絶縁性基板上４１上に第１遮光膜４２が形
成され、その上に第１層間膜４３を介してＴＦＴの活性
層となるボロンをドープしたポリシリコン層４４が形成
され、更にゲート酸化膜５０が成膜されてパターニング
される。ゲート酸化膜５０上には、チャネル４５及びＬ
ＤＤ領域４６にパターニングされたレジストが形成さ
れ、イオン注入でソース４７、ドレイン４８が形成され
る。レジストを除去した後、ゲート電極５１が形成さ
れ、ゲート電極をマスクとして再びイオン注入を行い、
ソース・ドレイン間にチャネル４５及びＬＤＤ４６が形
成される。その上に第２層間膜５３を介してデータ線５
４が形成される。更に、第３層間膜５５を介して第２遮
光膜５６が形成される。更に、これらの上に第４層間膜
５７が形成され、画素電極６２、液晶層６０、対向基板
６１が形成されることで液晶パネルが完成する。
【０００９】この場合、ＴＦＴの上下に形成された遮光
膜４２、５６によって、液晶層側から入射された光は、
第２遮光膜５６により遮光され、また、基板や光学系で
反射された光は第１遮光膜４２で遮光される。しかし、
裏面反射光の一部は、第２遮光層５６裏面で更に反射さ
れ、この二次反射光がゲート配線に覆われていないＬＤ
Ｄ領域４６に照射され、それが光リーク電流の要因とな
って、表示品質を悪化させていた。
膜４２、５６によって、液晶層側から入射された光は、
第２遮光膜５６により遮光され、また、基板や光学系で
反射された光は第１遮光膜４２で遮光される。しかし、
裏面反射光の一部は、第２遮光層５６裏面で更に反射さ
れ、この二次反射光がゲート配線に覆われていないＬＤ
Ｄ領域４６に照射され、それが光リーク電流の要因とな
って、表示品質を悪化させていた。
【００１０】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、薄膜トランジスタ
のＬＤＤ領域をゲート電極で覆うことにより、光リーク
電流を低減せしめた新規な液晶表示装置用の薄膜トラン
ジスタとその製造方法を提供するものである。
した従来技術の欠点を改良し、特に、薄膜トランジスタ
のＬＤＤ領域をゲート電極で覆うことにより、光リーク
電流を低減せしめた新規な液晶表示装置用の薄膜トラン
ジスタとその製造方法を提供するものである。
【００１１】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
【００１２】即ち、本発明に係わる液晶表示装置用の薄
膜トランジスタの第１態様は、ゲート電極と、このゲー
ト電極直下のチャンネル領域を挟むように設けられたソ
ース及びドレインと、前記チャンネル領域とソース間及
び前記チャンネル領域とドレイン間に夫々形成されたＬ
ＤＤ領域とからなる透明基板上に形成された液晶表示装
置用の薄膜トランジスタにおいて、前記ゲート電極に
は、前記ＬＤＤ領域を全て覆う遮光部が設けられている
ことを特徴とするものであり、叉、第２態様は、ゲート
電極と、このゲート電極直下のチャンネル領域を挟むよ
うに設けられたソース及びドレインと、前記チャンネル
領域とソース間及び前記チャンネル領域とドレイン間に
夫々形成されたＬＤＤ領域とからなる透明基板上に形成
された液晶表示装置用の薄膜トランジスタにおいて、前
記ゲート電極には、前記ＬＤＤ領域を部分的に覆う遮光
部が設けられていることを特徴とするものであり、叉、
第３態様は、前記遮光部の幅は、前記薄膜トランジスタ
のチャンネル幅より広く形成したことを特徴とするもの
であり、叉、第４態様は、前記遮光部の断面形状は、そ
の先端部分が薄くなるようにテーパを有していることを
特徴とするものである。
膜トランジスタの第１態様は、ゲート電極と、このゲー
ト電極直下のチャンネル領域を挟むように設けられたソ
ース及びドレインと、前記チャンネル領域とソース間及
び前記チャンネル領域とドレイン間に夫々形成されたＬ
ＤＤ領域とからなる透明基板上に形成された液晶表示装
置用の薄膜トランジスタにおいて、前記ゲート電極に
は、前記ＬＤＤ領域を全て覆う遮光部が設けられている
ことを特徴とするものであり、叉、第２態様は、ゲート
電極と、このゲート電極直下のチャンネル領域を挟むよ
うに設けられたソース及びドレインと、前記チャンネル
領域とソース間及び前記チャンネル領域とドレイン間に
夫々形成されたＬＤＤ領域とからなる透明基板上に形成
された液晶表示装置用の薄膜トランジスタにおいて、前
記ゲート電極には、前記ＬＤＤ領域を部分的に覆う遮光
部が設けられていることを特徴とするものであり、叉、
第３態様は、前記遮光部の幅は、前記薄膜トランジスタ
のチャンネル幅より広く形成したことを特徴とするもの
であり、叉、第４態様は、前記遮光部の断面形状は、そ
の先端部分が薄くなるようにテーパを有していることを
特徴とするものである。
【００１３】また、本発明に係わる液晶表示装置用の薄
膜トランジスタの製造方法の第１態様は、ゲート電極
と、このゲート電極直下のチャンネル領域を挟むように
設けられたソース及びドレインと、前記チャンネル領域
とソース間及び前記チャンネル領域とドレイン間に夫々
形成されたＬＤＤ領域とからなる透明基板上に形成され
た液晶表示装置用の薄膜トランジスタの製造方法におい
て、透明基板上に第１の遮光膜を形成し、この第１の遮
光膜上に第１の層間膜を形成する第１の工程と、前記第
１の層間膜上に第１のポリシリコン層を形成し、所定の
形状にパターニングした後、この第１のポリシリコン層
上にゲート酸化膜を成膜する第２の工程と、前記第１の
ポリシリコン層上のチャンネル領域及びＬＤＤ領域とな
る部分を覆い、ソース領域及びドレイン領域となる領域
にイオン注入する第３の工程と、前記チャンネル領域の
みを覆い、ソース領域、ドレイン領域及びＬＤＤ領域と
なる部分に更にイオン注入して、前記ソース領域、ドレ
イン領域及びＬＤＤ領域を形成する第４の工程と、第２
のポリシリコン層を成膜し、前記チャンネル領域、ＬＤ
Ｄ領域を覆うようにパターニングして、ゲート電極を形
成し、このゲート電極上にゲート線を形成する第５の工
程と、前記ゲート線上に第２の層間膜を形成し、この第
２の層間膜上にデータ線を形成し、このデータ線上に第
３の層間膜を介して第２の遮光膜を形成する第６の工程
と、を少なくとも含むことを特徴とするものであり、
叉、第２態様は、ゲート電極と、このゲート電極直下の
チャンネル領域を挟むように設けられたソース及びドレ
インと、前記チャンネル領域とソース間及び前記チャン
ネル領域とドレイン間に夫々形成されたＬＤＤ領域とか
らなる透明基板上に形成された液晶表示装置用の薄膜ト
ランジスタの製造方法において、透明基板上に第１の遮
光膜を形成し、この第１の遮光膜上に第１の層間膜を形
成する第１の工程と、前記第１の層間膜上に第１のポリ
シリコン層を形成し、所定の形状にパターニングした
後、この第１のポリシリコン層上にゲート酸化膜を成膜
する第２の工程と、前記ゲート酸化膜上に第２のポリシ
リコン層を堆積させ、前記チャンネル領域と前記ＬＤＤ
領域を覆うようにパターニングしてゲート電極を形成す
る第３の工程と、前記ゲート電極上に、ゲート線となる
金属配線層を形成する第４の工程と、前記ゲート電極と
金属配線層とをマスクとしてイオン注入を行い、前記ゲ
ート電極で覆われているＬＤＤ領域に低濃度のイオン注
入を行い、前記ゲート電極で覆われていない領域に高濃
度のイオン注入を行うことで、前記ソース領域、ドレイ
ン領域及びＬＤＤ領域を同時に形成する第５の工程と、
前記ゲート線上に第２の層間膜を形成し、この第２の層
間膜上にデータ線を形成し、このデータ線上に第３の層
間膜を介して第２の遮光膜を形成する第６の工程と、を
少なくとも含むことを特徴とするものであり、叉、第３
態様は、ゲート電極と、このゲート電極直下のチャンネ
ル領域を挟むように設けられたソース及びドレインと、
前記チャンネル領域とソース間及び前記チャンネル領域
とドレイン間に夫々形成されたＬＤＤ領域とからなる透
明基板上に形成された液晶表示装置用の薄膜トランジス
タの製造方法において、透明基板上に第１の遮光膜を形
成し、この第１の遮光膜上に第１の層間膜を形成する第
１の工程と、前記第１の層間膜上に第１のポリシリコン
層を形成し、所定の形状にパターニングした後、この第
１のポリシリコン層上にゲート酸化膜を成膜する第２の
工程と、前記ゲート酸化膜上に第２のポリシリコン層を
堆積させ、前記チャンネル領域と前記ＬＤＤ領域を覆う
ようにパターニングしてゲート電極を形成すると共に、
前記ゲート電極の先端部の厚みが薄くなるように、断面
形状がテーパをもつように加工する第３の工程と、前記
ゲート電極をマスクとしてイオン注入を行い、前記ソー
ス領域、ドレイン領域及びＬＤＤ領域を同時に形成する
第４の工程と、前記ゲート電極上に、ゲート線となる金
属配線層を形成する第５の工程と、前記ゲート線上に第
２の層間膜を形成し、この第２の層間膜上にデータ線を
形成し、このデータ線上に第３の層間膜を介して第２の
遮光膜を形成する第６の工程と、を少なくとも含むこと
を特徴とするものである。
膜トランジスタの製造方法の第１態様は、ゲート電極
と、このゲート電極直下のチャンネル領域を挟むように
設けられたソース及びドレインと、前記チャンネル領域
とソース間及び前記チャンネル領域とドレイン間に夫々
形成されたＬＤＤ領域とからなる透明基板上に形成され
た液晶表示装置用の薄膜トランジスタの製造方法におい
て、透明基板上に第１の遮光膜を形成し、この第１の遮
光膜上に第１の層間膜を形成する第１の工程と、前記第
１の層間膜上に第１のポリシリコン層を形成し、所定の
形状にパターニングした後、この第１のポリシリコン層
上にゲート酸化膜を成膜する第２の工程と、前記第１の
ポリシリコン層上のチャンネル領域及びＬＤＤ領域とな
る部分を覆い、ソース領域及びドレイン領域となる領域
にイオン注入する第３の工程と、前記チャンネル領域の
みを覆い、ソース領域、ドレイン領域及びＬＤＤ領域と
なる部分に更にイオン注入して、前記ソース領域、ドレ
イン領域及びＬＤＤ領域を形成する第４の工程と、第２
のポリシリコン層を成膜し、前記チャンネル領域、ＬＤ
Ｄ領域を覆うようにパターニングして、ゲート電極を形
成し、このゲート電極上にゲート線を形成する第５の工
程と、前記ゲート線上に第２の層間膜を形成し、この第
２の層間膜上にデータ線を形成し、このデータ線上に第
３の層間膜を介して第２の遮光膜を形成する第６の工程
と、を少なくとも含むことを特徴とするものであり、
叉、第２態様は、ゲート電極と、このゲート電極直下の
チャンネル領域を挟むように設けられたソース及びドレ
インと、前記チャンネル領域とソース間及び前記チャン
ネル領域とドレイン間に夫々形成されたＬＤＤ領域とか
らなる透明基板上に形成された液晶表示装置用の薄膜ト
ランジスタの製造方法において、透明基板上に第１の遮
光膜を形成し、この第１の遮光膜上に第１の層間膜を形
成する第１の工程と、前記第１の層間膜上に第１のポリ
シリコン層を形成し、所定の形状にパターニングした
後、この第１のポリシリコン層上にゲート酸化膜を成膜
する第２の工程と、前記ゲート酸化膜上に第２のポリシ
リコン層を堆積させ、前記チャンネル領域と前記ＬＤＤ
領域を覆うようにパターニングしてゲート電極を形成す
る第３の工程と、前記ゲート電極上に、ゲート線となる
金属配線層を形成する第４の工程と、前記ゲート電極と
金属配線層とをマスクとしてイオン注入を行い、前記ゲ
ート電極で覆われているＬＤＤ領域に低濃度のイオン注
入を行い、前記ゲート電極で覆われていない領域に高濃
度のイオン注入を行うことで、前記ソース領域、ドレイ
ン領域及びＬＤＤ領域を同時に形成する第５の工程と、
前記ゲート線上に第２の層間膜を形成し、この第２の層
間膜上にデータ線を形成し、このデータ線上に第３の層
間膜を介して第２の遮光膜を形成する第６の工程と、を
少なくとも含むことを特徴とするものであり、叉、第３
態様は、ゲート電極と、このゲート電極直下のチャンネ
ル領域を挟むように設けられたソース及びドレインと、
前記チャンネル領域とソース間及び前記チャンネル領域
とドレイン間に夫々形成されたＬＤＤ領域とからなる透
明基板上に形成された液晶表示装置用の薄膜トランジス
タの製造方法において、透明基板上に第１の遮光膜を形
成し、この第１の遮光膜上に第１の層間膜を形成する第
１の工程と、前記第１の層間膜上に第１のポリシリコン
層を形成し、所定の形状にパターニングした後、この第
１のポリシリコン層上にゲート酸化膜を成膜する第２の
工程と、前記ゲート酸化膜上に第２のポリシリコン層を
堆積させ、前記チャンネル領域と前記ＬＤＤ領域を覆う
ようにパターニングしてゲート電極を形成すると共に、
前記ゲート電極の先端部の厚みが薄くなるように、断面
形状がテーパをもつように加工する第３の工程と、前記
ゲート電極をマスクとしてイオン注入を行い、前記ソー
ス領域、ドレイン領域及びＬＤＤ領域を同時に形成する
第４の工程と、前記ゲート電極上に、ゲート線となる金
属配線層を形成する第５の工程と、前記ゲート線上に第
２の層間膜を形成し、この第２の層間膜上にデータ線を
形成し、このデータ線上に第３の層間膜を介して第２の
遮光膜を形成する第６の工程と、を少なくとも含むこと
を特徴とするものである。
【００１４】
【発明の実施の形態】本発明に係わる液晶表示装置用の
薄膜トランジスタは、ゲート電極と、このゲート電極直
下のチャンネル領域を挟むように設けられたソース及び
ドレインと、前記チャンネル領域とソース間及び前記チ
ャンネル領域とドレイン間に夫々形成されたＬＤＤ領域
とからなる透明基板上に形成された液晶表示装置用の薄
膜トランジスタにおいて、前記ゲート電極には、前記Ｌ
ＤＤ領域の一部分又は全てを覆う遮光部が設けられてい
ることを特徴とするものである。
薄膜トランジスタは、ゲート電極と、このゲート電極直
下のチャンネル領域を挟むように設けられたソース及び
ドレインと、前記チャンネル領域とソース間及び前記チ
ャンネル領域とドレイン間に夫々形成されたＬＤＤ領域
とからなる透明基板上に形成された液晶表示装置用の薄
膜トランジスタにおいて、前記ゲート電極には、前記Ｌ
ＤＤ領域の一部分又は全てを覆う遮光部が設けられてい
ることを特徴とするものである。
【００１５】本発明は、このように構成することで、Ｌ
ＤＤ部分に到達する光量をおさえ、これにより、光リー
ク電流の低減を図っている。
ＤＤ部分に到達する光量をおさえ、これにより、光リー
ク電流の低減を図っている。
【００１６】
【実施例】以下に、本発明に係わる液晶表示装置用の薄
膜トランジスタとその製造方法の具体例を図面を参照し
ながら詳細に説明する。
膜トランジスタとその製造方法の具体例を図面を参照し
ながら詳細に説明する。
【００１７】（第１の具体例）図１乃至図４は、本発明
に係わる液晶表示装置用の薄膜トランジスタとその製造
方法の第１の具体例の構造を示す図であって、これらの
図には、ゲート電極１１と、このゲート電極１１直下の
チャンネル領域５を挟むように設けられたソース７及び
ドレイン８と、前記チャンネル領域５とソース７間及び
前記チャンネル領域５とドレイン８間に夫々形成された
ＬＤＤ領域６、６とからなる透明基板１上に形成された
液晶表示装置用の薄膜トランジスタにおいて、前記ゲー
ト電極１１には、前記ＬＤＤ領域６、６を全て覆う遮光
部１１Ａが設けられていることを特徴とする液晶表示装
置用の薄膜トランジスタが示され、又、前記遮光部の幅
Ｗ１は、前記薄膜トランジスタ３０のチャンネル幅Ｗ２
より広く形成したことを特徴とする液晶表示装置用の薄
膜トランジスタが示されている。
に係わる液晶表示装置用の薄膜トランジスタとその製造
方法の第１の具体例の構造を示す図であって、これらの
図には、ゲート電極１１と、このゲート電極１１直下の
チャンネル領域５を挟むように設けられたソース７及び
ドレイン８と、前記チャンネル領域５とソース７間及び
前記チャンネル領域５とドレイン８間に夫々形成された
ＬＤＤ領域６、６とからなる透明基板１上に形成された
液晶表示装置用の薄膜トランジスタにおいて、前記ゲー
ト電極１１には、前記ＬＤＤ領域６、６を全て覆う遮光
部１１Ａが設けられていることを特徴とする液晶表示装
置用の薄膜トランジスタが示され、又、前記遮光部の幅
Ｗ１は、前記薄膜トランジスタ３０のチャンネル幅Ｗ２
より広く形成したことを特徴とする液晶表示装置用の薄
膜トランジスタが示されている。
【００１８】以下に、第１の具体例を更に詳細に説明す
る。
る。
【００１９】図１には、アクティブマトリクス型液晶表
示装置の１画素あたりの平面図を示しており、マトリク
ス状に区分された領域に各画素が形成されている。ＴＦ
Ｔは、ゲート線１２とデータ線１４の交点近傍の第２遮
光膜１６下に形成され、画素電極２２のスイッチングを
司る。図２に、図１のＡ−Ａ’線でのＴＦＴ周辺部の部
分断面図を示す。また、図３は、図１のＢ−Ｂ’線での
部分断面図である。
示装置の１画素あたりの平面図を示しており、マトリク
ス状に区分された領域に各画素が形成されている。ＴＦ
Ｔは、ゲート線１２とデータ線１４の交点近傍の第２遮
光膜１６下に形成され、画素電極２２のスイッチングを
司る。図２に、図１のＡ−Ａ’線でのＴＦＴ周辺部の部
分断面図を示す。また、図３は、図１のＢ−Ｂ’線での
部分断面図である。
【００２０】ガラス等の透明絶縁性基板１上に、各画素
のスイッチング素子となるＴＦＴ３０がアレイ状に形成
されている。このＴＦＴ基板と、対向電極が形成された
対向基板２１との間に液晶層２０が封入されて液晶表示
装置が構成されている。本具体例において、第２の遮光
膜１６は、ＴＦＴ基板側に形成されているが、対向基板
側に形成されていてもかまわない。
のスイッチング素子となるＴＦＴ３０がアレイ状に形成
されている。このＴＦＴ基板と、対向電極が形成された
対向基板２１との間に液晶層２０が封入されて液晶表示
装置が構成されている。本具体例において、第２の遮光
膜１６は、ＴＦＴ基板側に形成されているが、対向基板
側に形成されていてもかまわない。
【００２１】ＴＦＴ基板上に形成されている各層につい
て以下に説明する。
て以下に説明する。
【００２２】ＴＦＴは、ソース７、ドレイン８となる第
１のポリシリコン層３１と、ゲート電極１１となる第２
のポリシリコン層３２と、それらの層間のゲート酸化膜
１０とで構成されている。ＴＦＴ３０と透明絶縁性基板
１の間には、このＴＦＴ基板側からの反射光がＴＦＴ３
０に入射するのを遮蔽するための第１遮光膜２が設けら
れている。第１遮光膜２とＴＦＴ３０の間には、ＳｉＯ
２から成る第１層間膜３が設けられている。ゲート電極
１１である第２のポリシリコン層３２と、ゲート酸化膜
１０と、走査信号線（ゲート線）となる金属配線層１２
とを覆って、ＳｉＮから成る第２層間膜１３が設けられ
ている。第２層間膜１３上にはＡｌから成るデータ信号
線１４を挟んで、ＳｉＮから成る第３層間膜１５が形成
されている。データ信号線１４は、ゲート線１２と直交
する方向に複数本設けられており、このデータ信号線１
４は、第２層間膜１３とゲート酸化膜１０に設けられた
コンタクトホール１８を介してソース７に接続されてい
る。
１のポリシリコン層３１と、ゲート電極１１となる第２
のポリシリコン層３２と、それらの層間のゲート酸化膜
１０とで構成されている。ＴＦＴ３０と透明絶縁性基板
１の間には、このＴＦＴ基板側からの反射光がＴＦＴ３
０に入射するのを遮蔽するための第１遮光膜２が設けら
れている。第１遮光膜２とＴＦＴ３０の間には、ＳｉＯ
２から成る第１層間膜３が設けられている。ゲート電極
１１である第２のポリシリコン層３２と、ゲート酸化膜
１０と、走査信号線（ゲート線）となる金属配線層１２
とを覆って、ＳｉＮから成る第２層間膜１３が設けられ
ている。第２層間膜１３上にはＡｌから成るデータ信号
線１４を挟んで、ＳｉＮから成る第３層間膜１５が形成
されている。データ信号線１４は、ゲート線１２と直交
する方向に複数本設けられており、このデータ信号線１
４は、第２層間膜１３とゲート酸化膜１０に設けられた
コンタクトホール１８を介してソース７に接続されてい
る。
【００２３】更に、第３層間膜１５上には、Ａｌから成
る第２遮光膜１６がＴＦＴ領域４及び配線部分を覆うよ
うに設けられている。更に、第３層間膜１５及び第２遮
光膜１６を覆って、平坦化のための第４層間膜１７が設
けられている。そして、第４層間膜１７、第２遮光膜１
６、第３層間膜１５、第２層間膜１３及びゲート酸化膜
１０には、コンタクトホール１９が形成されている。第
４層間膜１７上には各画素にパターニングされたＩＴＯ
膜が形成されており、コンタクトホール１９を介してド
レイン８に接続されることで、画素電極として機能する
ようになっている。
る第２遮光膜１６がＴＦＴ領域４及び配線部分を覆うよ
うに設けられている。更に、第３層間膜１５及び第２遮
光膜１６を覆って、平坦化のための第４層間膜１７が設
けられている。そして、第４層間膜１７、第２遮光膜１
６、第３層間膜１５、第２層間膜１３及びゲート酸化膜
１０には、コンタクトホール１９が形成されている。第
４層間膜１７上には各画素にパターニングされたＩＴＯ
膜が形成されており、コンタクトホール１９を介してド
レイン８に接続されることで、画素電極として機能する
ようになっている。
【００２４】次に、各層の形成方法について述べる。
【００２５】まず、ガラスなどの絶縁性基板１上に第１
遮光膜２を形成する。第１遮光膜２には、タングステン
シリサイドを用いる。なお、第１遮光膜２にはクロム等
を用いても良い。タングステンシリサイドは後に加えら
れるＴＦＴの熱工程に対して安定な性質を持ち、膜厚
０.１μｍ程度で充分な遮光性能を持つ。本具体例では
膜厚０.１７５μｍとした。第１遮光膜２は、スパッタ
リング法もしくはＣＶＤ法で成膜する。
遮光膜２を形成する。第１遮光膜２には、タングステン
シリサイドを用いる。なお、第１遮光膜２にはクロム等
を用いても良い。タングステンシリサイドは後に加えら
れるＴＦＴの熱工程に対して安定な性質を持ち、膜厚
０.１μｍ程度で充分な遮光性能を持つ。本具体例では
膜厚０.１７５μｍとした。第１遮光膜２は、スパッタ
リング法もしくはＣＶＤ法で成膜する。
【００２６】この第１遮光膜２を覆って、第１層間膜３
が形成される。ここでは、例えば、ＳｉＯ２膜をＣＶＤ
法で成膜する。この第１層間膜３の膜厚は、下地に用い
たガラス基板１から金属等の不純物がＴＦＴ工程を経る
うちに拡散してＴＦＴに電気的な影響を及ぼすのを防ぐ
のに充分な厚さが必要である。このことから、例えば１
μｍとする。
が形成される。ここでは、例えば、ＳｉＯ２膜をＣＶＤ
法で成膜する。この第１層間膜３の膜厚は、下地に用い
たガラス基板１から金属等の不純物がＴＦＴ工程を経る
うちに拡散してＴＦＴに電気的な影響を及ぼすのを防ぐ
のに充分な厚さが必要である。このことから、例えば１
μｍとする。
【００２７】この第１層間膜３上にＴＦＴを形成する。
まず、ＣＶＤ法によりボロンをドープしたアモルファス
シリコン層を０.０７５μｍの厚さに成膜した後、レー
ザーアニール工程を加え、更に、フォトリソグラフィ工
程とエッチング工程とを加えて第１のポリシリコン層３
１を形成する。このポリシリコン層３１を覆ってゲート
酸化膜１０を０.１μｍ厚にＣＶＤ法で成膜する。
まず、ＣＶＤ法によりボロンをドープしたアモルファス
シリコン層を０.０７５μｍの厚さに成膜した後、レー
ザーアニール工程を加え、更に、フォトリソグラフィ工
程とエッチング工程とを加えて第１のポリシリコン層３
１を形成する。このポリシリコン層３１を覆ってゲート
酸化膜１０を０.１μｍ厚にＣＶＤ法で成膜する。
【００２８】次に、イオン注入法で低注入（ＬＤＤ）領
域６及びソース７、ドレイン８を形成する。まず、図４
（ａ）に示したように、チャネル５及びＬＤＤ領域６を
覆うようにフォトリソグラフィ法でパターニングし、Ｎ
型ＭＯＳ-ＴＦＴにはリンイオンを、Ｐ型ＭＯＳ-ＴＦＴ
にはボロンを注入する。次に、図４（ｂ）に示したよう
に、チャネル５のみを覆うように再度フォトリソグラフ
ィを行って、イオン注入を行うことによりＬＤＤ領域６
及びソース７、ドレイン８を形成し、不純物の活性化ア
ニールを行う。次に、第２のポリシリコン層３２をＣＶ
Ｄ法で０.０７μｍ厚に成膜してパターニングし、ゲー
ト電極１１を形成する。この時、チャネル５及びＬＤＤ
領域６、６を覆うようにパターニングすることで、ゲー
トオーバーラップＬＤＤ構造（ＧＯＬＤ構造）を実現す
る。
域６及びソース７、ドレイン８を形成する。まず、図４
（ａ）に示したように、チャネル５及びＬＤＤ領域６を
覆うようにフォトリソグラフィ法でパターニングし、Ｎ
型ＭＯＳ-ＴＦＴにはリンイオンを、Ｐ型ＭＯＳ-ＴＦＴ
にはボロンを注入する。次に、図４（ｂ）に示したよう
に、チャネル５のみを覆うように再度フォトリソグラフ
ィを行って、イオン注入を行うことによりＬＤＤ領域６
及びソース７、ドレイン８を形成し、不純物の活性化ア
ニールを行う。次に、第２のポリシリコン層３２をＣＶ
Ｄ法で０.０７μｍ厚に成膜してパターニングし、ゲー
ト電極１１を形成する。この時、チャネル５及びＬＤＤ
領域６、６を覆うようにパターニングすることで、ゲー
トオーバーラップＬＤＤ構造（ＧＯＬＤ構造）を実現す
る。
【００２９】ＴＦＴ３０を作製した後、ゲート線１２と
なる金属配線層をＡｌスパッタリングにより０.２μｍ
厚に形成し、ＳｉＮから成る第２層間膜１３をＣＶＤ法
で０.４μｍの膜厚に成膜する。金属もしくは金属シリ
サイド等と比較して反射率が低いポリシリコン層をゲー
ト電極として下層に形成することで、ＴＦＴ内部の乱反
射を低減できる。
なる金属配線層をＡｌスパッタリングにより０.２μｍ
厚に形成し、ＳｉＮから成る第２層間膜１３をＣＶＤ法
で０.４μｍの膜厚に成膜する。金属もしくは金属シリ
サイド等と比較して反射率が低いポリシリコン層をゲー
ト電極として下層に形成することで、ＴＦＴ内部の乱反
射を低減できる。
【００３０】第２層間膜１３の上には、第２の金属配線
層を形成する。これは、Ａｌをスパッタリングして成膜
し、データ線１４となるようパターニングする。データ
線１４は、第２の層間膜１３に形成されたコンタクトホ
ール１８を介してソース７と接続されている。
層を形成する。これは、Ａｌをスパッタリングして成膜
し、データ線１４となるようパターニングする。データ
線１４は、第２の層間膜１３に形成されたコンタクトホ
ール１８を介してソース７と接続されている。
【００３１】更に、データ線１４と第２の層間膜１３を
覆って、ＳｉＮから成る第３の層間膜１５を０.４μｍ
厚に成膜する。この上にはＡｌを０.５μｍ厚にスパッ
タリングして、第２の遮光膜１６を形成する。第２の遮
光膜１６はブラックマトリクスとして、ＴＦＴ領域４及
び配線領域を覆うようにパターニングされている。
覆って、ＳｉＮから成る第３の層間膜１５を０.４μｍ
厚に成膜する。この上にはＡｌを０.５μｍ厚にスパッ
タリングして、第２の遮光膜１６を形成する。第２の遮
光膜１６はブラックマトリクスとして、ＴＦＴ領域４及
び配線領域を覆うようにパターニングされている。
【００３２】更に、第２の遮光膜１６及び第３の層間膜
１５を覆って、平坦化のための第４層間膜１７を０.８
μｍ塗布する。そして、第４層間膜１７、第２遮光膜１
６、第３層間膜１５、第２層間膜１３及びゲート酸化膜
１０に設けられたコンタクトホール１９を、ドレイン８
に接続する。最後に、ＩＴＯ膜をスパッタリング法で成
膜し、各画素電極２２の形状にパターニングする。
１５を覆って、平坦化のための第４層間膜１７を０.８
μｍ塗布する。そして、第４層間膜１７、第２遮光膜１
６、第３層間膜１５、第２層間膜１３及びゲート酸化膜
１０に設けられたコンタクトホール１９を、ドレイン８
に接続する。最後に、ＩＴＯ膜をスパッタリング法で成
膜し、各画素電極２２の形状にパターニングする。
【００３３】その後、対向基板を形成して貼り合わせ、
液晶層を注入することで、液晶表示装置が完成する。
液晶層を注入することで、液晶表示装置が完成する。
【００３４】このように、第１の具体例の液晶表示装置
用の薄膜トランジスタの製造方法は、ゲート電極１１
と、このゲート電極１１直下のチャンネル領域５を挟む
ように設けられたソース７及びドレイン８と、前記チャ
ンネル領域５とソース７間及び前記チャンネル領域５と
ドレイン８間に夫々形成されたＬＤＤ領域６、６とから
なる透明基板１上に形成された液晶表示装置用の薄膜ト
ランジスタの製造方法において、透明基板１上に第１の
遮光膜２を形成し、この第１の遮光膜２上に第１の層間
膜３を形成する第１の工程と、前記第１の層間膜３上に
第１のポリシリコン層３１を形成し、所定の形状にパタ
ーニングした後、この第１のポリシリコン層３１上にゲ
ート酸化膜１０を成膜する第２の工程と、前記第１のポ
リシリコン層３１上のチャンネル領域５及びＬＤＤ領域
６、６となる部分を覆い、ソース領域及びドレイン領域
となる領域にイオン注入する第３の工程と、前記チャン
ネル領域５のみを覆い、ソース領域、ドレイン領域及び
ＬＤＤ領域となる部分に更にイオン注入して、前記ソー
ス領域７、ドレイン領域８及びＬＤＤ領域６、６を形成
する第４の工程と、第２のポリシリコン層３２を成膜
し、前記チャンネル領域５、ＬＤＤ領域６、６を覆うよ
うにパターニングして、ゲート電極１１を形成し、この
ゲート電極１１上にゲート線１２を形成する第５の工程
と、前記ゲート線１２上に第２の層間膜２を形成し、こ
の第２の層間膜上にデータ線１４を形成し、このデータ
線１４上に第３の層間膜１５を介して第２の遮光膜１６
を形成する第６の工程とを少なくとも含むことを特徴と
するものである。
用の薄膜トランジスタの製造方法は、ゲート電極１１
と、このゲート電極１１直下のチャンネル領域５を挟む
ように設けられたソース７及びドレイン８と、前記チャ
ンネル領域５とソース７間及び前記チャンネル領域５と
ドレイン８間に夫々形成されたＬＤＤ領域６、６とから
なる透明基板１上に形成された液晶表示装置用の薄膜ト
ランジスタの製造方法において、透明基板１上に第１の
遮光膜２を形成し、この第１の遮光膜２上に第１の層間
膜３を形成する第１の工程と、前記第１の層間膜３上に
第１のポリシリコン層３１を形成し、所定の形状にパタ
ーニングした後、この第１のポリシリコン層３１上にゲ
ート酸化膜１０を成膜する第２の工程と、前記第１のポ
リシリコン層３１上のチャンネル領域５及びＬＤＤ領域
６、６となる部分を覆い、ソース領域及びドレイン領域
となる領域にイオン注入する第３の工程と、前記チャン
ネル領域５のみを覆い、ソース領域、ドレイン領域及び
ＬＤＤ領域となる部分に更にイオン注入して、前記ソー
ス領域７、ドレイン領域８及びＬＤＤ領域６、６を形成
する第４の工程と、第２のポリシリコン層３２を成膜
し、前記チャンネル領域５、ＬＤＤ領域６、６を覆うよ
うにパターニングして、ゲート電極１１を形成し、この
ゲート電極１１上にゲート線１２を形成する第５の工程
と、前記ゲート線１２上に第２の層間膜２を形成し、こ
の第２の層間膜上にデータ線１４を形成し、このデータ
線１４上に第３の層間膜１５を介して第２の遮光膜１６
を形成する第６の工程とを少なくとも含むことを特徴と
するものである。
【００３５】なお、上記説明では、ＬＤＤ領域の全てを
覆うようにしたが、ＬＤＤ領域の一部を部分的に覆うよ
うにしても良い。この場合、ＬＤＤ領域の全てを覆う場
合に比べて、少し効果が悪くなるが、本発明の目的は達
成することが出来る。
覆うようにしたが、ＬＤＤ領域の一部を部分的に覆うよ
うにしても良い。この場合、ＬＤＤ領域の全てを覆う場
合に比べて、少し効果が悪くなるが、本発明の目的は達
成することが出来る。
【００３６】（第２の具体例）ＧＯＬＤ構造を作製する
際に、図５に示すように、ゲート電極１１となるポリシ
リコン層３２をマスクとしてイオン注入を行う方法もあ
る。この場合、ソース７、ドレイン８となるポリシリコ
ン層３１を形成する工程までは、第１の具体例と同じで
ある。第１のポリシリコン層３１を形成し、ゲート酸化
膜１０を０.１μｍ厚に成膜した後、第２のポリシリコ
ン層３２を０.０７μｍ厚に成膜した後パターニングし
て、ゲート電極１１を形成する。この時、ゲート電極１
１は、チャネル５及びＬＤＤ領域６、６を覆うように形
成する。次に、ゲート線１２となる金属配線層を、チャ
ネル長Ｌと同じ長さになるように、例えば、タングステ
ンシリサイドのスパッタリングで０.２μm厚に形成す
る。この後、イオン注入を行うことで、金属配線層１２
に覆われていない第２のポリシリコン層３２下部には、
イオンを低濃度に注入することができ、ソース領域７と
ドレイン領域８とＬＤＤ６、６領域を一度に形成するこ
とができる。
際に、図５に示すように、ゲート電極１１となるポリシ
リコン層３２をマスクとしてイオン注入を行う方法もあ
る。この場合、ソース７、ドレイン８となるポリシリコ
ン層３１を形成する工程までは、第１の具体例と同じで
ある。第１のポリシリコン層３１を形成し、ゲート酸化
膜１０を０.１μｍ厚に成膜した後、第２のポリシリコ
ン層３２を０.０７μｍ厚に成膜した後パターニングし
て、ゲート電極１１を形成する。この時、ゲート電極１
１は、チャネル５及びＬＤＤ領域６、６を覆うように形
成する。次に、ゲート線１２となる金属配線層を、チャ
ネル長Ｌと同じ長さになるように、例えば、タングステ
ンシリサイドのスパッタリングで０.２μm厚に形成す
る。この後、イオン注入を行うことで、金属配線層１２
に覆われていない第２のポリシリコン層３２下部には、
イオンを低濃度に注入することができ、ソース領域７と
ドレイン領域８とＬＤＤ６、６領域を一度に形成するこ
とができる。
【００３７】このように、第２の具体例の製造方法は、
ゲート電極１１と、このゲート電極１１直下のチャンネ
ル領域５を挟むように設けられたソース７及びドレイン
８と、前記チャンネル領域５とソース７間及び前記チャ
ンネル領域５とドレイン８間に夫々形成されたＬＤＤ領
域６、６とからなる透明基板１上に形成された液晶表示
装置用の薄膜トランジスタの製造方法において、透明基
板１上に第１の遮光膜２を形成し、この第１の遮光膜２
上に第１の層間膜３を形成する第１の工程と、前記第１
の層間膜３上に第１のポリシリコン層３１を形成し、所
定の形状にパターニングした後、この第１のポリシリコ
ン層３１上にゲート酸化膜１０を成膜する第２の工程
と、前記ゲート酸化膜１０上に第２のポリシリコン層３
２を堆積させ、前記チャンネル領域５と前記ＬＤＤ領域
６、６を覆うようにパターニングしてゲート電極１１を
形成する第３の工程と、前記ゲート電極１１上に、ゲー
ト線１２となる金属配線層を形成する第４の工程と、前
記ゲート電極１１と金属配線層とをマスクとしてイオン
注入を行い、前記ゲート電極１１で覆われているＬＤＤ
領域６、６に低濃度のイオン注入を行い、前記ゲート電
極１１で覆われていない領域に高濃度のイオン注入を行
うことで、前記ソース領域７、ドレイン領域８及びＬＤ
Ｄ領域６、６を同時に形成する第５の工程と、前記ゲー
ト線１２上に第２の層間膜１３を形成し、この第２の層
間膜１３上にデータ線１４を形成し、このデータ線１４
上に第３の層間膜１５を介して第２の遮光膜１６を形成
する第６の工程と、を少なくとも含むことを特徴とする
ものである。
ゲート電極１１と、このゲート電極１１直下のチャンネ
ル領域５を挟むように設けられたソース７及びドレイン
８と、前記チャンネル領域５とソース７間及び前記チャ
ンネル領域５とドレイン８間に夫々形成されたＬＤＤ領
域６、６とからなる透明基板１上に形成された液晶表示
装置用の薄膜トランジスタの製造方法において、透明基
板１上に第１の遮光膜２を形成し、この第１の遮光膜２
上に第１の層間膜３を形成する第１の工程と、前記第１
の層間膜３上に第１のポリシリコン層３１を形成し、所
定の形状にパターニングした後、この第１のポリシリコ
ン層３１上にゲート酸化膜１０を成膜する第２の工程
と、前記ゲート酸化膜１０上に第２のポリシリコン層３
２を堆積させ、前記チャンネル領域５と前記ＬＤＤ領域
６、６を覆うようにパターニングしてゲート電極１１を
形成する第３の工程と、前記ゲート電極１１上に、ゲー
ト線１２となる金属配線層を形成する第４の工程と、前
記ゲート電極１１と金属配線層とをマスクとしてイオン
注入を行い、前記ゲート電極１１で覆われているＬＤＤ
領域６、６に低濃度のイオン注入を行い、前記ゲート電
極１１で覆われていない領域に高濃度のイオン注入を行
うことで、前記ソース領域７、ドレイン領域８及びＬＤ
Ｄ領域６、６を同時に形成する第５の工程と、前記ゲー
ト線１２上に第２の層間膜１３を形成し、この第２の層
間膜１３上にデータ線１４を形成し、このデータ線１４
上に第３の層間膜１５を介して第２の遮光膜１６を形成
する第６の工程と、を少なくとも含むことを特徴とする
ものである。
【００３８】（第３の具体例）また、図６に示すよう
に、ゲート電極１１となる第２のポリシリコン層３２の
チャネル長方向の端部１１Ｂをテーパ状に加工すること
で、イオン注入工程を簡単に構成しても良い。この場
合、第一のポリシリコン層３１を成膜してパターニング
したのちゲート酸化膜１０を成膜し、更に、ゲート電極
１１となるポリシリコン層３２を成膜し、更に、マスク
となる酸化膜を成膜する。この酸化膜でポリシリコン層
３２をパターニングし、異方性エッチングを行ってチャ
ネル長方向のゲート電極端をテーパ状１１ａに加工す
る。この後、イオン注入を行うことで、テーパ１１Ｂ下
部のポリシリコン層３１には不純物が低濃度に注入され
ることから、ＬＤＤ領域６、６をゲート電極１１下部に
形成し、同時にソース領域７、ドレイン領域８を作成で
きる。
に、ゲート電極１１となる第２のポリシリコン層３２の
チャネル長方向の端部１１Ｂをテーパ状に加工すること
で、イオン注入工程を簡単に構成しても良い。この場
合、第一のポリシリコン層３１を成膜してパターニング
したのちゲート酸化膜１０を成膜し、更に、ゲート電極
１１となるポリシリコン層３２を成膜し、更に、マスク
となる酸化膜を成膜する。この酸化膜でポリシリコン層
３２をパターニングし、異方性エッチングを行ってチャ
ネル長方向のゲート電極端をテーパ状１１ａに加工す
る。この後、イオン注入を行うことで、テーパ１１Ｂ下
部のポリシリコン層３１には不純物が低濃度に注入され
ることから、ＬＤＤ領域６、６をゲート電極１１下部に
形成し、同時にソース領域７、ドレイン領域８を作成で
きる。
【００３９】このように、第３の具体例の製造方法は、
ゲート電極１１と、このゲート電極１１直下のチャンネ
ル領域５を挟むように設けられたソース７及びドレイン
８と、前記チャンネル領域５とソース７間及び前記チャ
ンネル領域５とドレイン８間に夫々形成されたＬＤＤ領
域６、６とからなる透明基板１上に形成された液晶表示
装置用の薄膜トランジスタの製造方法において、透明基
板１上に第１の遮光膜２を形成し、この第１の遮光膜２
上に第１の層間膜３を形成する第１の工程と、前記第１
の層間膜３上に第１のポリシリコン層３１を形成し、所
定の形状にパターニングした後、この第１のポリシリコ
ン層３１上にゲート酸化膜１０を成膜する第２の工程
と、前記ゲート酸化膜１０上に第２のポリシリコン層３
２を堆積させ、前記チャンネル領域５と前記ＬＤＤ領域
６、６とを覆うようにパターニングしてゲート電極１１
を形成すると共に、前記ゲート電極１１の先端部の厚み
が薄くなるように、断面形状がテーパ１１Ｂをもつよう
に加工する第３の工程と、前記ゲート電極１１をマスク
としてイオン注入を行い、前記ソース領域７、ドレイン
領域８及びＬＤＤ領域６、６を同時に形成する第４の工
程と、前記ゲート電極１１上に、ゲート線１２となる金
属配線層を形成する第５の工程と、前記ゲート線１２上
に第２の層間膜１３を形成し、この第２の層間膜１３上
にデータ線１４を形成し、このデータ線１４上に第３の
層間膜１５を介して第２の遮光膜１６を形成する第６の
工程と、を少なくとも含むことを特徴とするものであ
る。
ゲート電極１１と、このゲート電極１１直下のチャンネ
ル領域５を挟むように設けられたソース７及びドレイン
８と、前記チャンネル領域５とソース７間及び前記チャ
ンネル領域５とドレイン８間に夫々形成されたＬＤＤ領
域６、６とからなる透明基板１上に形成された液晶表示
装置用の薄膜トランジスタの製造方法において、透明基
板１上に第１の遮光膜２を形成し、この第１の遮光膜２
上に第１の層間膜３を形成する第１の工程と、前記第１
の層間膜３上に第１のポリシリコン層３１を形成し、所
定の形状にパターニングした後、この第１のポリシリコ
ン層３１上にゲート酸化膜１０を成膜する第２の工程
と、前記ゲート酸化膜１０上に第２のポリシリコン層３
２を堆積させ、前記チャンネル領域５と前記ＬＤＤ領域
６、６とを覆うようにパターニングしてゲート電極１１
を形成すると共に、前記ゲート電極１１の先端部の厚み
が薄くなるように、断面形状がテーパ１１Ｂをもつよう
に加工する第３の工程と、前記ゲート電極１１をマスク
としてイオン注入を行い、前記ソース領域７、ドレイン
領域８及びＬＤＤ領域６、６を同時に形成する第４の工
程と、前記ゲート電極１１上に、ゲート線１２となる金
属配線層を形成する第５の工程と、前記ゲート線１２上
に第２の層間膜１３を形成し、この第２の層間膜１３上
にデータ線１４を形成し、このデータ線１４上に第３の
層間膜１５を介して第２の遮光膜１６を形成する第６の
工程と、を少なくとも含むことを特徴とするものであ
る。
【００４０】
【発明の効果】本発明に係わる液晶表示装置用の薄膜ト
ランジスタによれば、特に、光に対する感度が高いＬＤ
Ｄ領域をゲート電極で覆うことにより、ＴＦＴの下側に
設けられた第１の遮光膜とＴＦＴの上側に形成される第
２の遮光膜とにおいて乱反射されてＬＤＤ部分に到達す
る光量を抑えることが出来るから、光リーク電流の低減
が図られ、ライトバルブ表示画面のコントラストを向上
させることを可能にした。
ランジスタによれば、特に、光に対する感度が高いＬＤ
Ｄ領域をゲート電極で覆うことにより、ＴＦＴの下側に
設けられた第１の遮光膜とＴＦＴの上側に形成される第
２の遮光膜とにおいて乱反射されてＬＤＤ部分に到達す
る光量を抑えることが出来るから、光リーク電流の低減
が図られ、ライトバルブ表示画面のコントラストを向上
させることを可能にした。
【図１】本発明に係わる液晶表示装置用の薄膜トランジ
スタの平面図である。
スタの平面図である。
【図２】図１のＡ−Ａ’部分の断面図である。
【図３】図１のＢ−Ｂ’部分の断面図である。
【図４】イオン注入工程を示す図である。
【図５】本発明の第２の具体例を示す図である。
【図６】本発明の第３の具体例を示す図である。
【図７】従来のの薄膜トランジスタの平面図である。
【図８】図７のＡ−Ａ’部分の断面図である。
【図９】図７のＢ−Ｂ’部分の断面図である。
１ ガラス基板 ２ 第１遮光膜 ３ 第１層間膜 ４ ＴＦＴ領域 ５ チャンネル ６ ＬＤＤ領域 ７ ソース ８ ドレイン １０ ゲート酸化膜 １１ ゲート電極 １１Ａ 遮光部 １１Ｂ テーパ部 １２ ゲート線 １３ 第２層間膜 １４ データ線 １５ 第３層間膜 １６ 第２遮光膜 １７ 第４層間膜 １８ 第１コンタクトホール １９ 第２コンタクトホール ２０ 液晶層 ２１ 画素電極 ３０ ＴＦＴ ３１ 第１のポリシリコン層 ３２ 第２のポリシリコン層 Ｗ１ 遮光部の幅 Ｗ２ ＴＦＴの幅 Ｌ チャンネルの長さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 勇男 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 2H092 GA17 GA25 GA29 GA34 JA24 JA34 JA37 JA41 JA46 JB51 JB56 KA04 KA10 KB25 MA05 MA07 MA12 MA27 NA01 NA26 PA01 RA05 5C094 AA06 AA25 AA43 AA48 AA53 BA03 BA16 BA43 CA19 DA13 DB01 DB04 EA04 EB02 ED15 FB12 FB15 GB10 5F110 AA06 BB01 CC02 DD02 EE09 EE23 FF02 FF29 GG02 GG13 GG25 HJ13 HL03 HL23 HM15 HM18 HM20 NN03 NN24 NN42 NN45 NN46 NN47 NN54 NN55 PP03 QQ11 QQ17 QQ19
Claims (7)
- 【請求項１】 ゲート電極と、このゲート電極直下のチ
ャンネル領域を挟むように設けられたソース及びドレイ
ンと、前記チャンネル領域とソース間及び前記チャンネ
ル領域とドレイン間に夫々形成されたＬＤＤ領域とから
なる透明基板上に形成された液晶表示装置用の薄膜トラ
ンジスタにおいて、 前記ゲート電極には、前記ＬＤＤ領域を全て覆う遮光部
が設けられていることを特徴とする液晶表示装置用の薄
膜トランジスタ。 - 【請求項２】 ゲート電極と、このゲート電極直下のチ
ャンネル領域を挟むように設けられたソース及びドレイ
ンと、前記チャンネル領域とソース間及び前記チャンネ
ル領域とドレイン間に夫々形成されたＬＤＤ領域とから
なる透明基板上に形成された液晶表示装置用の薄膜トラ
ンジスタにおいて、 前記ゲート電極には、前記ＬＤＤ領域を部分的に覆う遮
光部が設けられていることを特徴とする液晶表示装置用
の薄膜トランジスタ。 - 【請求項３】 前記遮光部の幅は、前記薄膜トランジス
タのチャンネル幅より広く形成したことを特徴とする請
求項１又は２に記載の液晶表示装置用の薄膜トランジス
タ。 - 【請求項４】 前記遮光部の断面形状は、その先端部分
が薄くなるようにテーパを有していることを特徴とする
請求項１乃至３の何れかに記載の液晶表示装置用の薄膜
トランジスタ。 - 【請求項５】 ゲート電極と、このゲート電極直下のチ
ャンネル領域を挟むように設けられたソース及びドレイ
ンと、前記チャンネル領域とソース間及び前記チャンネ
ル領域とドレイン間に夫々形成されたＬＤＤ領域とから
なる透明基板上に形成された液晶表示装置用の薄膜トラ
ンジスタの製造方法において、 透明基板上に第１の遮光膜を形成し、この第１の遮光膜
上に第１の層間膜を形成する第１の工程と、 前記第１の層間膜上に第１のポリシリコン層を形成し、
所定の形状にパターニングした後、この第１のポリシリ
コン層上にゲート酸化膜を成膜する第２の工程と、 前記第１のポリシリコン層上のチャンネル領域及びＬＤ
Ｄ領域となる部分を覆い、ソース領域及びドレイン領域
となる領域にイオン注入する第３の工程と、 前記チャンネル領域のみを覆い、ソース領域、ドレイン
領域及びＬＤＤ領域となる部分に更にイオン注入して、
前記ソース領域、ドレイン領域及びＬＤＤ領域を形成す
る第４の工程と、 第２のポリシリコン層を成膜し、前記チャンネル領域、
ＬＤＤ領域を覆うようにパターニングして、ゲート電極
を形成し、このゲート電極上にゲート線を形成する第５
の工程と、 前記ゲート線上に第２の層間膜を形成し、この第２の層
間膜上にデータ線を形成し、このデータ線上に第３の層
間膜を介して第２の遮光膜を形成する第６の工程と、 を少なくとも含むことを特徴とする液晶表示装置用の薄
膜トランジスタの製造方法。 - 【請求項６】 ゲート電極と、このゲート電極直下のチ
ャンネル領域を挟むように設けられたソース及びドレイ
ンと、前記チャンネル領域とソース間及び前記チャンネ
ル領域とドレイン間に夫々形成されたＬＤＤ領域とから
なる透明基板上に形成された液晶表示装置用の薄膜トラ
ンジスタの製造方法において、 透明基板上に第１の遮光膜を形成し、この第１の遮光膜
上に第１の層間膜を形成する第１の工程と、 前記第１の層間膜上に第１のポリシリコン層を形成し、
所定の形状にパターニングした後、この第１のポリシリ
コン層上にゲート酸化膜を成膜する第２の工程と、 前記ゲート酸化膜上に第２のポリシリコン層を堆積さ
せ、前記チャンネル領域と前記ＬＤＤ領域を覆うように
パターニングしてゲート電極を形成する第３の工程と、 前記ゲート電極上に、ゲート線となる金属配線層を形成
する第４の工程と、 前記ゲート電極と金属配線層とをマスクとしてイオン注
入を行い、前記ゲート電極で覆われているＬＤＤ領域に
低濃度のイオン注入を行い、前記ゲート電極で覆われて
いない領域に高濃度のイオン注入を行うことで、前記ソ
ース領域、ドレイン領域及びＬＤＤ領域を同時に形成す
る第５の工程と、 前記ゲート線上に第２の層間膜を形成し、この第２の層
間膜上にデータ線を形成し、このデータ線上に第３の層
間膜を介して第２の遮光膜を形成する第６の工程と、 を少なくとも含むことを特徴とする液晶表示装置用の薄
膜トランジスタの製造方法。 - 【請求項７】 ゲート電極と、このゲート電極直下のチ
ャンネル領域を挟むように設けられたソース及びドレイ
ンと、前記チャンネル領域とソース間及び前記チャンネ
ル領域とドレイン間に夫々形成されたＬＤＤ領域とから
なる透明基板上に形成された液晶表示装置用の薄膜トラ
ンジスタの製造方法において、 透明基板上に第１の遮光膜を形成し、この第１の遮光膜
上に第１の層間膜を形成する第１の工程と、 前記第１の層間膜上に第１のポリシリコン層を形成し、
所定の形状にパターニングした後、この第１のポリシリ
コン層上にゲート酸化膜を成膜する第２の工程と、 前記ゲート酸化膜上に第２のポリシリコン層を堆積さ
せ、前記チャンネル領域と前記ＬＤＤ領域を覆うように
パターニングしてゲート電極を形成すると共に、前記ゲ
ート電極の先端部の厚みが薄くなるように、断面形状が
テーパをもつように加工する第３の工程と、 前記ゲート電極をマスクとしてイオン注入を行い、前記
ソース領域、ドレイン領域及びＬＤＤ領域を同時に形成
する第４の工程と、 前記ゲート電極上に、ゲート線となる金属配線層を形成
する第５の工程と、 前記ゲート線上に第２の層間膜を形成し、この第２の層
間膜上にデータ線を形成し、このデータ線上に第３の層
間膜を介して第２の遮光膜を形成する第６の工程と、 を少なくとも含むことを特徴とする液晶表示装置用の薄
膜トランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29408199A JP3386017B2 (ja) | 1999-10-15 | 1999-10-15 | 液晶表示装置用の薄膜トランジスタの製造方法 |
| US09/686,668 US6452241B1 (en) | 1999-10-15 | 2000-10-11 | Thin film transistor for use in liquid crystal display device and method for manufacturing the same |
| KR1020000060424A KR100332711B1 (ko) | 1999-10-15 | 2000-10-13 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29408199A JP3386017B2 (ja) | 1999-10-15 | 1999-10-15 | 液晶表示装置用の薄膜トランジスタの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002300256A Division JP2003179235A (ja) | 2002-10-15 | 2002-10-15 | 液晶表示装置用の薄膜トランジスタ及びアクテイブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001119027A true JP2001119027A (ja) | 2001-04-27 |
| JP3386017B2 JP3386017B2 (ja) | 2003-03-10 |
Family
ID=17803050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29408199A Expired - Fee Related JP3386017B2 (ja) | 1999-10-15 | 1999-10-15 | 液晶表示装置用の薄膜トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6452241B1 (ja) |
| JP (1) | JP3386017B2 (ja) |
| KR (1) | KR100332711B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502747B1 (ko) * | 2001-03-28 | 2005-07-25 | 가부시키가이샤 히타치세이사쿠쇼 | 표시장치 |
| JP2009069570A (ja) * | 2007-09-14 | 2009-04-02 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN101144949B (zh) * | 2006-09-12 | 2010-12-29 | 精工爱普生株式会社 | 电光装置及电子设备 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3256084B2 (ja) * | 1994-05-26 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
| TW513753B (en) * | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
| US6602765B2 (en) * | 2000-06-12 | 2003-08-05 | Seiko Epson Corporation | Fabrication method of thin-film semiconductor device |
| SG114529A1 (en) * | 2001-02-23 | 2005-09-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| JP2002299632A (ja) * | 2001-03-30 | 2002-10-11 | Sanyo Electric Co Ltd | 半導体装置及びアクティブマトリクス型表示装置 |
| TW594336B (en) * | 2002-01-30 | 2004-06-21 | Sanyo Electric Co | Semiconductor display device, method for making the same, and active matrix type display device |
| TWI244571B (en) * | 2002-01-30 | 2005-12-01 | Sanyo Electric Co | Semiconductor display device |
| US7303945B2 (en) * | 2002-06-06 | 2007-12-04 | Nec Corporation | Method for forming pattern of stacked film and thin film transistor |
| KR100675626B1 (ko) * | 2002-08-22 | 2007-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| KR100508001B1 (ko) * | 2002-12-30 | 2005-08-17 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
| KR100487437B1 (ko) * | 2002-12-31 | 2005-05-03 | 엘지.필립스 엘시디 주식회사 | 와이드 모드 액정표시장치에서 노말 모드 구동 방법 |
| JP4376522B2 (ja) * | 2003-01-24 | 2009-12-02 | シャープ株式会社 | 電磁波検出器 |
| TWI222227B (en) * | 2003-05-15 | 2004-10-11 | Au Optronics Corp | Method for forming LDD of semiconductor devices |
| US7215306B2 (en) | 2003-12-22 | 2007-05-08 | Wintek Corporation | Driving apparatus for an active matrix organic light emitting display |
| JP4884660B2 (ja) * | 2004-08-11 | 2012-02-29 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
| KR100659761B1 (ko) * | 2004-10-12 | 2006-12-19 | 삼성에스디아이 주식회사 | 반도체소자 및 그 제조방법 |
| TW200913269A (en) * | 2007-09-03 | 2009-03-16 | Chunghwa Picture Tubes Ltd | Thin film transistor and manufacturing method thereof |
| JP5003366B2 (ja) * | 2007-09-10 | 2012-08-15 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
| KR20120078293A (ko) * | 2010-12-31 | 2012-07-10 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| TWI578509B (zh) * | 2015-07-23 | 2017-04-11 | 友達光電股份有限公司 | 畫素結構 |
| KR102514320B1 (ko) * | 2015-12-24 | 2023-03-27 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102510397B1 (ko) | 2017-09-01 | 2023-03-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 디스플레이 장치 |
| CN110993640B (zh) * | 2019-10-24 | 2024-03-05 | 合肥维信诺科技有限公司 | 显示面板和显示装置 |
| CN111077712A (zh) * | 2020-01-02 | 2020-04-28 | 上海中航光电子有限公司 | 液晶装置及其制作方法、光固化打印设备 |
| JP7028281B2 (ja) * | 2020-06-16 | 2022-03-02 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3030368B2 (ja) * | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3256084B2 (ja) * | 1994-05-26 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
-
1999
- 1999-10-15 JP JP29408199A patent/JP3386017B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-11 US US09/686,668 patent/US6452241B1/en not_active Expired - Lifetime
- 2000-10-13 KR KR1020000060424A patent/KR100332711B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502747B1 (ko) * | 2001-03-28 | 2005-07-25 | 가부시키가이샤 히타치세이사쿠쇼 | 표시장치 |
| CN101144949B (zh) * | 2006-09-12 | 2010-12-29 | 精工爱普生株式会社 | 电光装置及电子设备 |
| JP2009069570A (ja) * | 2007-09-14 | 2009-04-02 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3386017B2 (ja) | 2003-03-10 |
| KR100332711B1 (ko) | 2002-04-15 |
| KR20010051028A (ko) | 2001-06-25 |
| US6452241B1 (en) | 2002-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3386017B2 (ja) | 液晶表示装置用の薄膜トランジスタの製造方法 | |
| JP3503685B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4574940B2 (ja) | 反射−透過型液晶表示装置およびその製造方法 | |
| US20020033918A1 (en) | Liquid crystal display device | |
| US8247245B2 (en) | Pixel structure and method for fabricating the same | |
| KR100490496B1 (ko) | 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기 | |
| KR20020075286A (ko) | 전기 광학 기판 장치 및 그 제조 방법, 전기 광학 장치,전자 기기 및 기판 장치의 제조 방법 | |
| KR100387165B1 (ko) | 액정 디스플레이 장치 | |
| US7123323B2 (en) | Liquid crystal display device with conductive light shielding film and contact holes | |
| US7821587B2 (en) | Display device and manufacturing method of display device | |
| KR100375518B1 (ko) | 액정디스플레이 | |
| JP3149793B2 (ja) | 反射型液晶表示装置及びその製造方法 | |
| US6630972B1 (en) | Transmission liquid crystal panel to block ray of light toward thin film transistors with a light blocking film | |
| JPH1090655A (ja) | 表示装置 | |
| CN113568230B (zh) | 阵列基板及制作方法、显示面板 | |
| JP2002108244A (ja) | 電気光学装置の製造方法 | |
| JP2002174825A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2001264798A (ja) | アクティブマトリックス基板及びそれを用いた光学変調素子 | |
| JP2002250913A (ja) | 液晶表示装置とその製造方法 | |
| JPH06350089A (ja) | 逆スタガード型薄膜電界効果トランジスタ | |
| JP2003179235A (ja) | 液晶表示装置用の薄膜トランジスタ及びアクテイブマトリクス型液晶表示装置 | |
| JP2001296551A (ja) | 液晶表示装置 | |
| JPH06222390A (ja) | 液晶表示装置 | |
| JP2000196094A (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
| JP2910656B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3386017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140110 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140110 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |