JP2002108244A - 電気光学装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 比較的複雑な積層構造を持つ液晶装置等の電
気光学装置を効率良く製造する。 【解決手段】 電気光学装置は、ＴＦＴアレイ基板（１
０）上に、画素電極（９ａ）と、これに接続されたＴＦ
Ｔ（３０）と、これに接続されたデータ線（６ａ）と、
データ線に対して層間絶縁膜（４２）を介して積層形成
されており平面的に見てデータ線と交差する方向に伸び
る本線部分を含む容量線（３００）とを備える。製造方
法は、画像表示領域で複数の導電膜のうち任意のニ膜間
を夫々接続する複数のコンタクトホールを各層間絶縁膜
に開孔するのと夫々同時に周辺領域で周辺回路又は周辺
配線及び遮光膜配線間を接続する一連のコンタクトホー
ルの少なくとも一部分を、各層間絶縁膜に開孔する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶装置等の電気
光学装置を製造する方法の技術分野に属する。

【０００２】

【従来の技術】この種の電気光学装置の製造方法では、
基板上に、複数の画素電極、各画素電極をスイッチング
制御するための薄膜トランジスタ（以下適宜、ＴＦＴ
（Thin Film Transistor）と称す）、各薄膜トランジス
タに接続されたデータ線及び走査線、画素電極に接続さ
れた蓄積容量等を構成する各種導電膜や、ＴＦＴを遮光
する遮光膜或いは各画素の非開口領域を規定する遮光膜
などの多数の膜を、絶縁膜を介して積層形成する。そし
て、相異なる導電膜から構成された配線や回路素子間の
接続は、各絶縁膜にコンタクトホールを開孔して行うの
が一般的である。

【０００３】更に、基板上で画素電極が配置されており
画像表示が行われる画像表示領域の周辺に位置する周辺
領域に、データ線、走査線、遮光膜からなる配線、蓄積
容量の容量線などの各種配線と接続されたデータ線駆動
回路、走査線駆動回路等の周辺回路を作り込み、周辺回
路内蔵型の電気光学装置を製造する技術も一般的であ
る。

【０００４】更にまた、画像表示領域或いは周辺領域に
形成される配線や回路素子が製造中に発生する静電気に
より破壊されないように、短絡配線により配線間や回路
素子間を短絡しておく技術も一般的である。但し、係る
短絡配線がそのまま装置完成後まで残ったのでは当該装
置は機能しないため、このような配線や回路素子の形成
と同時に或いは層前後して形成した短絡配線は、その後
における製造工程のいずれかの段階でカットしなければ
ならない。そして、このカットは、一般には、短絡配線
のカットすべき部分に達するコンタクトホールを開孔し
て、当該コンタクトホール内に露出した短絡線部分をエ
ッチングにより除去することにより行なわれる。

【０００５】特に最近では、高品位の画像表示を可能な
らしめる高機能の電気光学装置を製造するために、基板
上にはより多数の且つ複雑なパターンを有する導電層を
積層形成するようになってきている。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た電気光学装置の製造方法によれば、基板上における積
層構造が複雑化してくると、画像表示領域や周辺領域
で、各絶縁膜に開孔すべきコンタクトホールの数が増加
し更に各コンタクトホールの深度制御や開孔個所の確保
等が困難となり、製造工程が複雑高度化して、コスト上
昇や歩留まり或いは装置信頼性の低下を招くという実用
上大きな問題点が生じる。

【０００７】本発明は上述した問題点に鑑みなされたも
のであり、比較的複雑な積層構造を持つ電気光学装置を
効率良く製造可能な電気光学装置の製造方法を提供する
ことを課題とする。

【０００８】

【課題を解決するための手段】本発明の第１製造方法は
上記課題を解決するために、基板上の画像表示領域に、
複数の画素電極と、該画素電極に接続された薄膜トラン
ジスタと、該薄膜トランジスタに接続された走査線及び
データ線と、前記薄膜トランジスタのソース領域あるい
はドレイン領域と前記データ線を中継接続するデータ線
中継層と、前記画素電極に接続された蓄積容量と、前記
薄膜トランジスタの少なくともチャネル領域を下方から
覆う所定パターンを有する下方遮光膜を含む遮光膜配線
とを備えており、前記基板上の前記画像表示領域の周辺
に位置する周辺領域に、前記遮光膜配線、前記走査線、
前記蓄積容量を形成する容量線及び前記データ線に接続
された周辺回路又は周辺配線を備えた電気光学装置を製
造する電気光学装置の製造方法であって、前記基板上に
前記遮光膜配線を形成する遮光膜配線形成工程と、前記
遮光膜配線上に下地絶縁膜を介して前記薄膜トランジス
タの半導体層を形成する半導体層形成工程と、前記半導
体層上に前記走査線、前記容量線及び前記データ線を夫
々構成する複数の導電膜を各層間絶線膜を介して積層形
成する積層形成工程と、前記周辺領域で、前記遮光膜配
線、前記半導体層、前記走査線、前記容量線及び前記デ
ータ線から構成される前記周辺回路又は周辺配線間を接
続するための複数のコンタクトホールを開孔するコンタ
クトホール開孔工程とを含み、前記コンタクトホール開
孔工程は、少なくとも一つのコンタクトホールを複数回
のコンタクトホール開孔工程で形成し、前記複数回のコ
ンタクトホール開孔工程の少なくとも一回は前記画像表
示領域の前記遮光膜配線、前記半導体層、前記走査線、
前記データ線中継層、前記容量線及び前記データ線の導
電膜のうち任意の二膜間を各々接続するコンタクトホー
ル開孔工程と同時に行われる。

【０００９】本発明の第１製造方法によれば、遮光膜配
線形成工程により、基板上に遮光膜配線を形成し、半導
体層形成工程により、遮光膜配線上に下地絶縁膜を介し
て薄膜トランジスタの半導体層を形成する。次に、積層
形成工程により、半導体層上に走査線、容量線及びデー
タ線を夫々構成する複数の導電膜を各層間絶線膜を介し
て積層形成する。ここで、コンタクトホール開孔工程で
は、周辺領域で、遮光膜配線、半導体層、走査線、容量
線及びデータ線から構成される周辺回路又は周辺配線間
を接続するための複数のコンタクトホールを開孔する。
そして、コンタクトホール開孔工程は、少なくとも一つ
のコンタクトホールを複数回のコンタクトホール開孔工
程で形成する。この際特に、複数回のコンタクトホール
開孔工程の少なくとも一回は、画像表示領域の遮光膜配
線、半導体層、走査線、容量線及びデータ線の導電膜の
うち任意の二膜間を各々接続するコンタクトホール開孔
工程と同時に行われるので、画像表示領域と周辺領域と
で、配線や素子間を接続するためのコンタクトホールを
少なくとも部分的に同時開孔できる。このため、両領域
で別々にコンタクトホールを開孔するのと比較して製造
工程の簡略化を図れる。しかも、画像表示領域における
配線や回路素子と、周辺領域における周辺配線や周辺回
路とを、同一基板上で同一導電膜を用いて少なくとも部
分的に同時形成することも可能となるので製造工程及び
積層構造を簡略化する上で大変有利である。

【００１０】本発明の第１製造方法の一態様では、前記
周辺領域のコンタクトホール開孔工程における前記遮光
膜配線と前記データ線の配線間を接続するコンタクトホ
ール開孔工程は、前記画像表示領域での前記半導体層と
前記データ線間のコンタクトホール開孔工程と同時に行
なわれる開孔工程を含む。

【００１１】この態様によれば、周辺領域で、遮光膜配
線とデータ線間を接続するコンタクトホールと、画像表
示領域で、半導体層とデータ線間を接続するコンタクト
ホールとを同時に開孔でき、製造工程の簡略化を図れ
る。

【００１２】本発明の第１製造方法の他の態様では、前
記周辺領域の複数回によるコンタクトホール開孔工程で
は、最終回のコンタクトホール開孔径を他のコンタクト
ホール開孔径より小さくする。

【００１３】この態様によれば、最終回のコンタクトホ
ール開孔径を小さくするので、複数回によるコンタクト
ホール開孔工程により最終的に安定した穴形状を持つコ
ンタクトホールが得られる。よって当該コンタクトホー
ル付近における層間絶縁膜や下地絶縁膜に作用するスト
レスを低減できる。このため、当該コンタクトホール付
近における層間絶縁膜や下地絶縁膜にクラックが発生す
る事態を阻止できる。

【００１４】本発明の第１製造方法の他の態様では、前
記周辺領域の複数回によるコンタクトホール開孔工程
は、最後のコンタクトホール開孔形状を円あるいは楕円
に形成する。

【００１５】この態様によれば、周辺領域でコンタクト
ホールのうち最終回に開孔するコンタクトホール開孔形
状が、円或いは楕円であるため、当該コンタクトホール
付近における層間絶縁膜や下地絶縁膜に作用するストレ
スが当該コンタクトホールの周囲に分散される。このた
め、当該コンタクトホール付近における層間絶縁膜や下
地絶縁膜にクラックが発生する事態を阻止できる。

【００１６】本発明の第１製造方法の他の態様では、前
記周辺領域のコンタクトホール開孔工程における前記半
導体層と前記データ線の配線間を接続するコンタクトホ
ール開孔工程は、前記画像表示領域での前記前記データ
線中継層と前記データ線間コンタクトホール開孔工程と
同時に行なわれる開孔工程を含む。

【００１７】この態様によれば、周辺領域で、半導体層
とデータ線間を接続するコンタクトホールと、画像表示
領域で、データ線中継層とデータ線間を接続するコンタ
クトホールとを同時に開孔でき、製造工程の簡略化を図
れる。

【００１８】本発明の第１製造方法の他の態様では、前
記周辺領域の複数回によるコンタクトホール開孔工程
は、平面的に見て一つのコンタクトホール開孔が他のコ
ンタクトホール開孔の内側に形成する開孔工程を含む。

【００１９】この態様によれば、周辺領域では、一つの
コンタクトホール開孔が他のコンタクトホール開孔の内
側に形成されるので、複数回によるコンタクトホール開
孔工程により最終的に安定した穴形状を持つコンタクト
ホールが得られる。よって当該コンタクトホール付近に
おける層間絶縁膜や下地絶縁膜に作用するストレスを低
減できる。このため、当該コンタクトホール付近におけ
る層間絶縁膜や下地絶縁膜にクラックが発生する事態を
阻止できる。

【００２０】本発明の第１製造方法の他の態様では、前
記周辺領域のコンタクトホール開孔工程は、ドライエッ
チングとウエットエッチングを用いてコンタクトホール
の開口部分にテーパを形成する。

【００２１】この態様によれば、指向性があるドライエ
ッチングと指向性がないウエットエッチングとを用いる
ことで、コンタクトホールの開口部分にテーパが形成さ
れるので、当該一のコンタクトホール内に積層される導
電膜の付き回りを向上できると共に、当該コンタクトホ
ール付近における層間絶縁膜や下地絶縁膜に作用するス
トレスを低減できる。このため信頼性の高いコンタクト
ホールを構築できる。

【００２２】本発明の第２製造方法は上記課題を解決す
るために、基板上の画像表示領域に、複数の画素電極
と、該画素電極に画素電極中継層を介して接続された薄
膜トランジスタと、該薄膜トランジスタに接続された走
査線及びデータ線と、前記薄膜トランジスタのソース領
域あるいはドレイン領域と前記データ線を中継接続する
データ線中継層と、前記画素電極に接続された蓄積容量
とを備えており、前記基板上の前記画像表示領域の周辺
に位置する周辺領域に、前記走査線、前記蓄積容量を形
成する容量線及び前記データ線に接続された周辺回路又
は周辺配線を備えた電気光学装置を製造する電気光学装
置の製造方法であって、前記基板上に前記薄膜トランジ
スタの半導体層を形成する半導体層形成工程と、前記半
導体層上に前記走査線、前記容量線及び前記データ線を
夫々構成する複数の導電膜を各層間絶線膜を介して積層
形成する積層形成工程と、該積層形成工程中に、前記走
査線と同層の膜からなる静電破壊防止用の短絡配線を前
記周辺領域に形成する短絡配線形成工程と、前記短絡配
線形成工程後に複数のコンタクトホール開孔工程を用い
て前記短絡配線をカットするためのカット用コンタクト
ホール開孔工程とを含み、前記複数のコンタクトホール
開孔工程は、少なくとも一つのコンタクトホールを複数
回のコンタクトホール開孔工程で形成し、前記複数回の
コンタクトホール開孔工程の少なくとも一回は前記画像
表示領域の複数の導電膜のうち任意の二膜間を各々接続
するコンタクトホール開孔工程と同時に行われる。

【００２３】本発明の第２製造方法によれば、半導体層
形成工程により、基板上に薄膜トランジスタの半導体層
を形成する。次に、積層形成工程により、半導体層上に
走査線、容量線及びデータ線を夫々構成する複数の導電
膜を各層間絶線膜を介して積層形成する。この積層形成
工程中に、短絡配線形成工程により、走査線と同層の膜
からなる静電破壊防止用の短絡配線を周辺領域に形成す
る。その後、カット用コンタクトホール開孔工程によ
り、複数のコンタクトホール開孔工程を用いて短絡配線
をカットする。そして、複数のコンタクトホール開孔工
程は、少なくとも一つのコンタクトホールを複数回のコ
ンタクトホール開孔工程で形成する。この際特に、複数
回のコンタクトホール開孔工程の少なくとも一回は、画
像表示領域の複数の導電膜のうち任意の二膜間を各々接
続するコンタクトホール開孔工程と同時に行われるの
で、周辺領域におけるカット用コンタクトホールと画像
表示領域における配線や素子間を接続するためのコンタ
クトホールとを、少なくとも部分的に同時開孔できる。
このため、両領域で別々にこれらのコンタクトホールを
開孔するのと比較して製造工程の簡略化を図れる。しか
も、画像表示領域における配線や回路素子と、周辺領域
における周辺配線や周辺回路とを、同一基板上で同一導
電膜を用いて少なくとも部分的に同時形成することも可
能となるので製造工程及び積層構造を簡略化する上で大
変有利である。

【００２４】本発明の第２製造方法の一態様では、前記
データ線のパターニング形成時に前記カットが行われる
カット用コンタクトホールの開孔工程は、前記画像表示
領域での前記データ線中継層と前記データ線間の層間絶
縁膜にコンタクトホールを開孔する工程と同時に行なわ
れる工程を含む。

【００２５】この態様によれば、周辺領域におけるカッ
ト用コンタクトホールを、画像表示領域における容量線
上の層間絶縁膜にコンタクトホールを開孔するのと同時
に開孔できるので、製造工程の簡略化を図れる。

【００２６】本発明の第２製造方法の他の態様では、前
記カット用コンタクトホール開孔工程後は、前記カット
用コンタクトホールに露出した前記短絡配線のカット
を、前記データ線のパターニング形成時の前記データ線
のエッチングに連続して行う。特に、周辺領域で、コン
タクトホールの開孔完了後にデータ線をエッチングで形
成した後に、短絡配線部分をカットするまでを、レジス
トを除去することなく連続したエッチング（例えば、ポ
リシリコン用のエッチング）で行うこと、製造工程の簡
略化を図れる。

【００２７】本発明の第２製造方法の他の態様では、前
記周辺領域での電極を露出させるパッドオープン工程時
に前記カットが行われるカット用コンタクトホールの開
孔工程は、前記画像表示領域での前記データ線と前記デ
ータ線中継層間のコンタクトホール開孔工程及び前記画
素電極と前記画素電極中継層間のコンタクトホール開孔
工程と同時に行なわれる開孔工程を含む。

【００２８】この態様によれば、周辺領域において電極
パッドのパターン形成工程に短絡配線のカットが行われ
るカット用コンタクトホールは、画像表示領域において
データ線とデータ線中継層間のコンタクトホールや画素
電極と画素電極中継層間のコンタクトホールと同時に開
孔できるので、製造工程の簡略化を図れる。

【００２９】本発明の第２製造方法の他の態様では、前
記カット用コンタクトホール開孔工程後は、前記カット
用コンタクトホールに露出した前記短絡配線のカット
を、前記周辺領域での電極を露出させるパッドオープン
工程のエッチングに前後して行う。

【００３０】この態様によれば、周辺領域で電極パッド
をエッチング形成するのと相前後して、コンタクトホー
ル内に露出した短絡配線部分をカットできるので、製造
工程の簡略化を図れる。

【００３１】本発明の第３製造方法は上記課題を解決す
るために、基板上の画像表示領域に、複数の画素電極
と、該画素電極に接続された薄膜トランジスタと、該薄
膜トランジスタに接続された走査線及びデータ線と、前
記画素電極に接続された蓄積容量と備えた電気光学装置
を製造する電気光学装置の製造方法であって、前記基板
上に前記薄膜トランジスタの半導体層を形成する半導体
層形成工程と、前記半導体層上に前記走査線、前記半導
体層と前記データ線とを中継接続するデータ線中継層、
前記蓄積容量及び前記データ線を夫々構成する複数の導
電膜をこの順に各層間絶線膜を介して積層形成する積層
形成工程とを備えており、該積層形成工程は、前記半導
体層上の第１層間絶縁膜に前記半導体層に達するコンタ
クトホールを開孔し、前記コンタクトホールを覆うよう
に前記データ線中継層を形成する工程と、前記データ線
中継層上の第２層間絶縁膜に前記データ線中継層に達す
るコンタクトホールを開孔し、前記コンタクトホールを
覆うように前記データ線を形成する工程とを含み、前記
半導体層と前記データ線を前記データ線中継層を介して
電気的に接続する。

【００３２】本発明の第３製造方法によれば、半導体層
形成工程により、基板上に薄膜トランジスタの半導体層
を形成する。次に、積層形成工程により、半導体層上に
走査線、データ線中継層、蓄積容量及びデータ線を夫々
構成する複数の導電膜を、この順に各層間絶線膜を介し
て積層形成する。ここで特に、積層形成工程では、第１
層間絶縁膜に半導体層に達するコンタクトホールを開孔
し、その上にデータ線中継層を形成した後に、第２層間
絶縁膜にデータ線中継層に達するコンタクトホールを開
孔し、更にその上にデータ線を形成するので、画像表示
領域内で、データ線中継層を介して半導体層とデータ線
とを電気的に接続できる。このため、データ線及び半導
体層の間の層間距離が長くても、両者間を一つのコンタ
クトホールで接続する技術的困難性を避けつつ、比較的
小径且つ深度の浅い二つのコンタクトホールにより両者
間を高信頼性で比較的容易に接続できる。

【００３３】本発明の第３製造方法の一態様では、前記
コンタクトホール開孔工程では、平面的に見て同一位置
に、前記データ線中継層から前記半導体層に達するコン
タクトホール部分と前記データ線から前記データ線中継
層に達するコンタクトホール部分とを開孔する。

【００３４】この態様によれば、データ線中継層により
高信頼性で中継接続された構造を比較的容易に得られ
る。

【００３５】本発明の第３製造方法の他の態様では、前
記積層形成工程では、前記データ線中継層を光吸収層か
ら形成すると共に前記データ線を金属膜から形成し、前
記データ線中継層から前記半導体層に達するコンタクト
ホール部分が、前記データ線から前記データ線中継層に
達するコンタクトホール部分より穴径が小さくなるよう
に前記一連のコンタクトホールを開孔する。

【００３６】この態様によれば、基板の裏面反射光や当
該電気光学装置をライトバルブとして複数組み合わせた
複板式のプロジェクタにおける他の電気光学装置から合
成光学系を突き抜けてくる光などの戻り光が、データ線
から半導体層に達するコンタクトホールの付近で、金属
膜からなるデータ線で反射されて内面反射光となる事態
を（データ線に到達する前にこれを吸収除去する）光吸
収層により効果的に防止できる。この結果、係る内面反
射光が半導体層に到達して、薄膜トランジスタで光リー
ク電流が生じ、そのトランジスタ特性が変化する事態を
効果的に防止できるので、より高品位の画像表示が可能
な電気光学装置を製造できる。

【００３７】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。

【００３８】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。以下の実施形態は、本発明の電気光
学装置の製造方法を液晶装置の製造方法に適用したもの
である。

【００３９】（電気光学装置の構成）先ず本発明の製造
方法の実施形態により製造される電気光学装置の基本的
な構成について、図１から図３を参照して説明する。図
１は、電気光学装置の画像表示領域を構成するマトリク
ス状に形成された複数の画素における各種素子、配線等
の等価回路である。図２は、データ線、走査線、画素電
極等が形成されたＴＦＴアレイ基板の相隣接する複数の
画素群の平面図である。図３は、図２のＡ−Ａ’断面図
である。尚、図３においては、各層や各部材を図面上で
認識可能な程度の大きさとするため、各層や各部材毎に
縮尺を異ならしめてある。

【００４０】図１において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極９ａと当該画素電極
９aをスイッチング制御するためのＴＦＴ３０とが形成
されており、画像信号が供給されるデータ線６ａが当該
ＴＦＴ３０のソースに電気的に接続されている。データ
線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線６ａ同士に対して、グループ毎に供給するよ
うにしても良い。また、ＴＦＴ３０のゲートに走査線３
ａが電気的に接続されており、所定のタイミングで、走
査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍ
を、この順に線順次で印加するように構成されている。
画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続
されており、スイッチング素子であるＴＦＴ３０を一定
期間だけそのスイッチを閉じることにより、データ線６
ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定
のタイミングで書き込む。画素電極９ａを介して電気光
学物質の一例としての液晶に書き込まれた所定レベルの
画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述す
る）に形成された対向電極（後述する）との間で一定期
間保持される。液晶は、印加される電圧レベルにより分
子集合の配向や秩序が変化することにより、光を変調
し、階調表示を可能にする。ノーマリーホワイトモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が減少し、ノーマリーブラックモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が増加され、全体として電気光学装置
からは画像信号に応じたコントラストを持つ光が出射す
る。ここで、保持された画像信号がリークするのを防ぐ
ために、画素電極９ａと対向電極との間に形成される液
晶容量と並列に蓄積容量７０を付加する。

【００４１】図２において、電気光学装置のＴＦＴアレ
イ基板上には、マトリクス状に複数の透明な画素電極９
ａ（点線部９ａ’により輪郭が示されている）が設けら
れており、画素電極９ａの縦横の境界に各々沿ってデー
タ線６ａ及び走査線３ａが設けられている。

【００４２】また、半導体層１ａのうち図中右上がりの
斜線領域で示したチャネル領域１ａ’に対向するように
走査線３ａが配置されており、走査線３ａはゲート電極
として機能する（特に、本実施形態では、走査線３ａ
は、当該ゲート電極となる部分において幅広に形成され
ている）。このように、走査線３ａとデータ線６ａとの
交差する個所には夫々、チャネル領域１ａ’に走査線３
ａがゲート電極として対向配置された画素スイッチング
用のＴＦＴ３０が設けられている。

【００４３】図２及び図３に示すように、本実施形態で
は特に、内蔵遮光膜の一例としての容量線３００は、導
電性のポリシリコン膜等からなる第１膜７２と高融点金
属を含む金属シリサイド膜等からなる第２膜７３とが積
層された多層構造を持つ。このうち第２膜７３は、容量
線３００或いは蓄積容量７０の固定電位側容量電極とし
ての機能の他、ＴＦＴ３０の上側において入射光からＴ
ＦＴ３０を遮光する遮光層としての機能を持つ。また第
１膜７２は、容量線３００或いは蓄積容量７０の固定電
位側容量電極としての機能の他、遮光層としての第２膜
７３とＴＦＴ３０との間に配置された光吸収層としての
機能を持つ。他方、容量線３００に対して、誘電体膜７
５を介して対向配置される画素電極中継層７１ａは、蓄
積容量７０の画素電位側容量電極としての機能の他、遮
光層としての第２膜７３とＴＦＴ３０との間に配置され
る光吸収層としての機能を持ち、更に、画素電極９ａと
ＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する
機能を持つ。

【００４４】本実施形態では、蓄積容量７０は、ＴＦＴ
３０の高濃度ドレイン領域１ｅ（及び画素電極９ａ）に
接続された画素電位側容量電極としての画素電極中継層
７１ａと、固定電位側容量電極としての容量線３００の
一部とが、誘電体膜７５を介して対向配置されることに
より形成されている。

【００４５】容量線３００は平面的に見て、走査線３ａ
に沿ってストライプ状に伸びる本線部分を含み、この本
線部分からＴＦＴ３０に重なる個所が図２中上下に突出
している。そして、図２中縦方向に夫々伸びるデータ線
６ａと図２中横方向に夫々伸びる容量線３００とが交差
する領域に、ＴＦＴアレイ基板１０上におけるＴＦＴ３
０が配置されている。そして、このように相交差するデ
ータ線６ａと容量線３００とにより、平面的に見て格子
状の遮光層が構成されており、各画素の開口領域を規定
している。

【００４６】他方、ＴＦＴアレイ基板１０上におけるＴ
ＦＴ３０の下側には、下側遮光膜１１ａが格子状に設け
られている。

【００４７】これらの遮光層の一例を構成する第２膜７
３及び下側遮光膜１１ａは夫々、例えば、Ｔｉ（チタ
ン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タ
ンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点
金属のうちの少なくとも一つを含む、金属単体、合金、
金属シリサイド、ポリシリサイド、これらを積層したも
の等からなる。また、このような第２膜７３を含んでな
る内蔵遮光膜の一例たる容量線３００は、多層構造を有
し、その第１膜７２が導電性のポリシリコン膜であるた
め、係る第２膜７３については、導電性材料から形成す
る必要はないが、第１膜７２だけでなく第２膜７３をも
導電膜から形成すれば、容量線３００をより低抵抗化で
きる。

【００４８】また図３において、容量電極としての画素
電極中継層７１ａと容量線３００との間に配置される誘
電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的
薄いＨＴＯ膜、ＬＴＯ膜等の酸化シリコン膜、窒化酸化
膜、あるいは窒化シリコン膜等から構成される。蓄積容
量７０を増大させる観点からは、膜の信頼性が十分に得
られる限りにおいて、誘電体膜７５は薄い程良い。

【００４９】光吸収層として機能するのみならず容量線
３００の一部を構成する第１膜７２は、例えば膜厚１５
０ｎｍ程度のポリシリコン膜からなる。また、遮光層と
して機能するのみならず容量線３００の他の一部を構成
する第２膜７３は、例えば膜厚１５０ｎｍ程度のタング
ステンシリサイド膜からなる。このように誘電体膜７５
に接する側に配置される第１膜７２をポリシリコン膜か
ら構成し、誘電体膜７５に接する画素電極中継層７１ａ
をポリシリコン膜から構成することにより、誘電体膜７
５の劣化を阻止できる。例えば、仮に金属シリサイド膜
を誘電体膜７５に接触させる構成を採ると、誘電体膜７
５に重金属等の金属が入り込んで、誘電体膜７５の性能
を劣化させてしまう。更に、このような容量線３００を
誘電体膜７５上に形成する際に、誘電体膜７５の形成後
にフォトレジスト工程を入れることなく、連続で容量線
３００を形成すれば、誘電体膜７５の品質を高められる
ので、当該誘電体膜７５を薄く成膜することが可能とな
り、最終的に蓄積容量７０を増大できる。

【００５０】図２及び図３に示すように、データ線６ａ
は、コンタクトホール８１を介して中継接続用のデータ
線中継層７１ｂに接続されており、更にデータ線中継層
７１ｂは、コンタクトホール８２を介して、例えばポリ
シリコン膜からなる半導体層１ａのうち高濃度ソース領
域１ｄに電気的に接続されている。

【００５１】本実施形態ではコンタクトホール８１及び
８２は、同一平面位置に開孔されているが、これらは若
干ずれて開孔されていてもよい。尚、データ線中継層７
１ｂは、前述した諸機能を持つ画素電極中継層７１ａと
同一膜から同時形成される。

【００５２】また容量線３００は、画素電極９ａが配置
された画像表示領域からその周囲に延設され、定電位源
と電気的に接続されて、固定電位とされる。係る定電位
源としては、ＴＦＴ３０を駆動するための走査信号を走
査線３ａに供給するための走査線駆動回路（後述する）
や画像信号をデータ線６ａに供給するサンプリング回路
を制御するデータ線駆動回路（後述する）に供給される
正電源や負電源の定電位源でもよいし、対向基板２０の
対向電極２１に供給される定電位でも構わない。更に、
下側遮光膜１１ａについても、その電位変動がＴＦＴ３
０に対して悪影響を及ぼすことを避けるために、容量線
３００と同様に、画像表示領域からその周囲に延設して
定電位源に接続するとよい。

【００５３】画素電極９ａは、画素電極中継層７１ａを
中継することにより、コンタクトホール８３及び８５を
介して半導体層１ａのうち高濃度ドレイン領域１ｅに電
気的に接続されている。このように画素電極中継層７１
ａ及びデータ線中継層７１ｂを中継層として利用すれ
ば、層間距離が例えば２０００ｎｍ程度に長くても、両
者間を一つのコンタクトホールで接続する技術的困難性
を回避しつつ比較的小径の二つ以上の直列なコンタクト
ホールで両者間を良好に接続でき、画素開口率を高める
こと可能となり、コンタクトホール開孔時におけるエッ
チングの突き抜け防止にも役立つ。

【００５４】図２及び図３において、電気光学装置は、
透明なＴＦＴアレイ基板１０と、これに対向配置される
透明な対向基板２０とを備えている。ＴＦＴアレイ基板
１０は、例えば石英基板、ガラス基板、シリコン基板か
らなり、対向基板２０は、例えばガラス基板や石英基板
からなる。

【００５５】ＴＦＴアレイ基板１０には、平面的に見て
格子状の溝１０ｃｖが掘られている（図２中右下がりの
斜線領域で示されている）。走査線３ａ、データ線６
ａ、ＴＦＴ３０等の配線や素子等は、この溝１０ｃｖ内
に埋め込まれている。これにより、配線、素子等が存在
する領域と存在しない領域との間における段差が緩和さ
れており、最終的には段差に起因した液晶の配向不良等
の画像不良を低減できる。

【００５６】図３に示すように、ＴＦＴアレイ基板１０
には、画素電極９ａが設けられており、その上側には、
ラビング処理等の所定の配向処理が施された配向膜１６
が設けられている。画素電極９ａは例えば、ＩＴＯ（In
dium Tin Oxide）膜などの透明導電性膜からなる。また
配向膜１６は例えば、ポリイミド膜などの有機膜からな
る。

【００５７】他方、対向基板２０には、その全面に渡っ
て対向電極２１が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜２２が設
けられている。対向電極２１は例えば、ＩＴＯ膜などの
透明導電性膜からなる。また配向膜２２は、ポリイミド
膜などの有機膜からなる。

【００５８】対向基板２０には、格子状又はストライプ
状の遮光膜を設けるようにしてもよい。このような構成
を採ることで、前述の如く遮光層を構成する容量線３０
０及びデータ線６ａと共に当該対向基板２０上の遮光膜
により、対向基板２０側からの入射光がチャネル領域１
ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１
ｃに侵入するのを、より確実に阻止できる。更に、この
ような対向基板２０上の遮光膜は、少なくとも入射光が
照射される面を高反射な膜で形成することにより、電気
光学装置の温度上昇を防ぐ働きをする。尚、このように
対向基板２０上の遮光膜は好ましくは、平面的に見て容
量線３００とデータ線６ａとからなる遮光層の内側に位
置するように形成する。これにより、対向基板２０上の
遮光膜により、各画素の開口率を低めることなく、この
ような遮光及び温度上昇防止の効果が得られる。

【００５９】このように構成された、画素電極９ａと対
向電極２１とが対面するように配置されたＴＦＴアレイ
基板１０と対向基板２０との間には、後述のシール材に
より囲まれた空間に電気光学物質の一例である液晶が封
入され、液晶層５０が形成される。液晶層５０は、画素
電極９ａからの電界が印加されていない状態で配向膜１
６及び２２により所定の配向状態をとる。液晶層５０
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材は、ＴＦＴアレイ基板１０及
び対向基板２０をそれらの周辺で貼り合わせるための、
例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー或いはガラスビーズ等のギャップ材が混入されてい
る。

【００６０】更に、画素スイッチング用ＴＦＴ３０の下
には、下地絶縁膜１２が設けられている。下地絶縁膜１
２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する
機能の他、ＴＦＴアレイ基板１０の全面に形成されるこ
とにより、ＴＦＴアレイ基板１０の表面の研磨時におけ
る荒れや、洗浄後に残る汚れ等で画素スイッチング用Ｔ
ＦＴ３０の特性の変化を防止する機能を有する。

【００６１】図３において、画素スイッチング用ＴＦＴ
３０は、ＬＤＤ（Lightly Doped Drain）構造を有して
おり、走査線３ａ、当該走査線３ａからの電界によりチ
ャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜を含む絶縁膜２、半導体層１ａの低濃度ソース領域
１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃
度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備え
ている。

【００６２】走査線３ａ上には、高濃度ソース領域１ｄ
へ通じるコンタクトホール８２及び高濃度ドレイン領域
１ｅへ通じるコンタクトホール８３が各々開孔された第
１層間絶縁膜４１が形成されている。

【００６３】第１層間絶縁膜４１上には画素電極中継層
７１ａ及びデータ線中継層７１ｂ並びに容量線３００が
形成されており、これらの上には、データ線中継層７１
ｂ及び画素電極中継層７１ａへ夫々通じるコンタクトホ
ール８１及びコンタクトホール８５が各々開孔された第
２層間絶縁膜４２が形成されている。

【００６４】尚、本実施形態では、第１層間絶縁膜４１
に対しては、１０００℃の焼成を行うことにより、半導
体層１ａや走査線３ａを構成するポリシリコン膜に注入
したイオンの活性化を図ってもよい。他方、第２層間絶
縁膜４２に対しては、このような焼成を行わないことに
より、容量線３００の界面付近に生じるストレスの緩和
を図るようにしてもよい。

【００６５】第２層間絶縁膜４２上にはデータ線６ａが
形成されており、これらの上には、画素電極中継層７１
ａへ通じるコンタクトホール８５が形成された第３層間
絶縁膜４３が形成されている。画素電極９ａは、このよ
うに構成された第３層間絶縁膜４３の上面に設けられて
いる。

【００６６】以上のように構成された本実施形態によれ
ば、対向基板２０側からＴＦＴ３０のチャネル領域１
ａ’及びその付近に入射光が入射しようとすると、デー
タ線６ａ及び内蔵遮光膜の一例たる容量線３００（特
に、その第２膜７３）で遮光を行う。他方、ＴＦＴアレ
イ基板１０側から、ＴＦＴ３０のチャネル領域１ａ’及
びその付近に戻り光が入射しようとすると、下側遮光膜
１１ａで遮光を行う（特に、複板式のカラー表示用のプ
ロジェクタ等で複数の電気光学装置をプリズム等を介し
て組み合わせて一つの光学系を構成する場合には、他の
電気光学装置からプリズム等を突き抜けて来る投射光部
分からなる戻り光は強力であるので、有効である。）。
そして、高反射率のＡｌ膜からなるデータ線６ａや、反
射率の比較的高い高融点金属膜からなる第２膜７３の内
面（即ち、ＴＦＴ３０に面する側の表面）に斜めの戻り
光が入射することにより発生する内面反射光、多重反射
光などは、光吸収層としての第１膜７２及び画素電極中
継層７１ａにより吸収除去される。これらの結果、ＴＦ
Ｔ３０の特性が光リークにより変化することは殆ど無く
なり、当該電気光学装置では、非常に高い耐光性が得ら
れる。

【００６７】以上説明した実施形態では、蓄積容量７０
の固定電位側電極を含む容量線３００を、内蔵遮光膜と
する構成を採用しているが、蓄積容量７０の画素電位側
電極を内蔵遮光膜として構成することも可能であり、或
いは画素電極９ａとＴＦＴ３０とを中継接続する画素電
極中継層を内蔵遮光膜として構成することも可能であ
る。いずれの場合にも、高融点金属膜等の導電性の遮光
膜から画素電位側容量電極或いは画素電極中継層を形成
すればよい。または、第１膜７２と第２膜７３を共にポ
リシリコンから形成し、光吸収層の機能のみを併せ持つ
容量線としても良い。

【００６８】以上説明した実施形態では、図３に示した
ように多数の導電層を積層することにより、画素電極９
ａの下地面（即ち、第３層間絶縁膜４３の表面）におけ
るデータ線６ａや走査線３ａに沿った領域に段差が生じ
るのを、ＴＦＴアレイ基板１０に溝１０ｃｖを掘ること
で緩和しているが、これに変えて又は加えて、下地絶縁
膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２、第
３層間絶縁膜４３に溝を掘って、データ線６ａ等の配線
やＴＦＴ３０等を埋め込むことにより平坦化処理を行っ
てもよいし、第３層間絶縁膜４３や第２層間絶縁膜４２
の上面の段差をＣＭＰ（Chemical Mechanical Polishin
g）処理等で研磨することにより、或いは有機ＳＯＧを
用いて平らに形成することにより、当該平坦化処理を行
ってもよい。

【００６９】更に以上説明した実施形態では、画素スイ
ッチング用ＴＦＴ３０は、好ましくは図３に示したよう
にＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃
度ドレイン領域１ｃに不純物の打ち込みを行わないオフ
セット構造を持ってよいし、走査線３ａの一部からなる
ゲート電極をマスクとして高濃度で不純物を打ち込み、
自己整合的に高濃度ソース及びドレイン領域を形成する
セルフアライン型のＴＦＴであってもよい。また本実施
形態では、画素スイッチング用ＴＦＴ３０のゲート電極
を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間
に１個のみ配置したシングルゲート構造としたが、これ
らの間に２個以上のゲート電極を配置してもよい。この
ようにデュアルゲート或いはトリプルゲート以上でＴＦ
Ｔを構成すれば、チャネルとソース及びドレイン領域と
の接合部の光リーク電流を防止でき、オフ時の電流を低
減することができる。

【００７０】（電気光学装置の全体構成）以上のように
構成された電気光学装置の全体構成を図４及び図５を参
照して説明する。尚、図４は、ＴＦＴアレイ基板１０を
その上に形成された各構成要素と共に対向基板２０の側
から見た平面図であり、図５は、図４のＨ−Ｈ’断面図
である。

【００７１】図５において、ＴＦＴアレイ基板１０の上
には、シール材５２がその縁に沿って設けられており、
その内側に並行して、画像表示領域１０ａの周辺を規定
する額縁としての遮光膜５３が設けられている。シール
材５２の外側の領域には、データ線６ａに画像信号を所
定タイミングで供給することによりデータ線６ａを駆動
するデータ線駆動回路１０１及び外部回路接続端子１０
２がＴＦＴアレイ基板１０の一辺に沿って設けられてお
り、走査線３ａに走査信号を所定タイミングで供給する
ことにより走査線３ａを駆動する走査線駆動回路１０４
が、この一辺に隣接する２辺に沿って設けられている。
走査線３ａに供給される走査信号遅延が問題にならない
のならば、走査線駆動回路１０４は片側だけでも良いこ
とは言うまでもない。また、データ線駆動回路１０１を
画像表示領域１０ａの辺に沿って両側に配列してもよ
い。更にＴＦＴアレイ基板１０の残る一辺には、画像表
示領域１０ａの両側に設けられた走査線駆動回路１０４
間をつなぐための複数の配線１０５が設けられている。
また、対向基板２０のコーナー部の少なくとも１箇所に
おいては、ＴＦＴアレイ基板１０と対向基板２０との間
で電気的に導通をとるための導通材１０６が設けられて
いる。そして、図５に示すように、図４に示したシール
材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール
材５２によりＴＦＴアレイ基板１０に固着されている。

【００７２】尚、ＴＦＴアレイ基板１０上には、これら
のデータ線駆動回路１０１、走査線駆動回路１０４等に
加えて、複数のデータ線６ａに画像信号を所定のタイミ
ングで印加するサンプリング回路、複数のデータ線６ａ
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。

【００７３】以上図１から図５を参照して説明した電気
光学装置では、データ線駆動回路１０１及び走査線駆動
回路１０４をＴＦＴアレイ基板１０の上に設ける代わり
に、例えばＴＡＢ（Tape Automated bonding)基板上に
実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
２０の投射光が入射する側及びＴＦＴアレイ基板１０の
出射光が出射する側には各々、例えば、ＴＮモード、Ｖ
Ａ（Vertically Aligned）モード、ＰＤＬＣ(Polymer D
ispersed Liquid Crystal)モード等の動作モードや、ノ
ーマリーホワイトモード／ノーマリーブラックモードの
別に応じて、偏光フィルム、位相差フィルム、偏光板な
どが所定の方向で配置される。

【００７４】以上説明した電気光学装置は、プロジェク
タに適用されるため、３枚の電気光学装置がＲＧＢ用の
ライトバルブとして各々用いられ、各ライトバルブには
各々ＲＧＢ色分解用のダイクロイックミラーを介して分
解された各色の光が投射光として各々入射されることに
なる。従って、各実施形態では、対向基板２０に、カラ
ーフィルタは設けられていない。しかしながら、画素電
極９ａに対向する所定領域にＲＧＢのカラーフィルタを
その保護膜と共に、対向基板２０上に形成してもよい。
このようにすれば、プロジェクタ以外の直視型や反射型
のカラー電気光学装置について、各実施形態における電
気光学装置を適用できる。また、対向基板２０上に１画
素１個対応するようにマイクロレンズを形成してもよ
い。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向
する画素電極９ａ下にカラーレジスト等でカラーフィル
タ層を形成することも可能である。このようにすれば、
入射光の集光効率を向上することで、明るい電気光学装
置が実現できる。更にまた、対向基板２０上に、何層も
の屈折率の相違する干渉層を堆積することで、光の干渉
を利用して、ＲＧＢ色を作り出すダイクロイックフィル
タを形成してもよい。このダイクロイックフィルタ付き
対向基板によれば、より明るいカラー電気光学装置が実
現できる。

【００７５】（電気光学装置の製造方法）次に、本発明
における上述の如き構成を持つ電気光学装置の製造方法
の全体について、図６から図１２を参照して説明する。
ここに図６から図９は、本実施形態の製造プロセスの各
工程におけるＴＦＴアレイ基板１０側の各層を、図３と
同様に図２のＡ−Ａ’断面に対応させて示す工程図であ
る。他方、図１０から図１２は、図２と同様の画素部に
おける各膜やコンタクトホールの平面パターンを、図６
から図９における工程に対応付けて示す工程図である。
即ち、図１０から図１２では、図６から図９と同様の工
程には、同様の工程番号（工程（１）、工程（２）、
…）が付されている。

【００７６】先ず図６の工程（１）に示すように、石英
基板、ハードガラス、シリコン基板等のＴＦＴアレイ基
板１０を用意し、フォトリソグラフィ並びにドライ及び
ウエットエッチングにより、図１０の工程(１)に示した
如き平面パターンを有する、例えば深度８７０ｎｍ程度
の溝１０ＣＶを掘る。ここで、好ましくはＮ₂（窒素）
等の不活性ガス雰囲気且つ約９００〜１３００℃の高温
でアニール処理し、後に実施される高温プロセスにおけ
るＴＦＴアレイ基板１０に生じる歪みが少なくなるよう
に前処理しておく。

【００７７】次に図６の工程（２）では、このように処
理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、
Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の
金属合金膜を、スパッタリングにより、１００〜５００
ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光
膜を形成する。そしてフォトリソグラフィ及びエッチン
グにより、図１０の工程（２）に示した如き所定パター
ンの下側遮光膜１１ａを形成する。

【００７８】次に図６の工程（３）では、下側遮光膜１
１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥ
ＯＳ（テトラ・エチル・オルソ・シリケート）ガス、Ｔ
ＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ
（テトラ・メチル・オキシ・フォスレート）ガス等を用
いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケ
ートガラス膜、窒化シリコン膜や酸化シリコン膜等から
なる下地絶縁膜１２を形成する。この下地絶縁膜１２の
膜厚は、例えば約５００〜２０００ｎｍ程度とする。

【００７９】次に図６の工程（４）では、下地絶縁膜１
２上に、約４５０〜５５０℃、好ましくは約５００℃の
比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉ
ｎのモノシランガス、ジシランガス等を用いた減圧ＣＶ
Ｄ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、
アモルファスシリコン膜を形成する。その後、窒素雰囲
気中で、約６００〜７００℃にて約１〜１０時間、好ま
しくは、４〜６時間のアニール処理を施することによ
り、ポリシリコン膜１を約５０〜２００ｎｍの粒径、好
ましくは約１００ｎｍの粒径となるまで固相成長させ
る。固相成長させる方法としては、ＲＴＡ（Rapid Ther
mal Anneal）を使ったアニール処理でも良いし、エキシ
マレーザー等を用いたレーザーアニールでも良い。この
際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型
とするかｐチャネル型にするかに応じて、Ｖ族元素やII
I族元素のドーパントを僅かにイオン注入等によりドー
プしても良い。そして、フォトリソグラフィ及びエッチ
ングにより、図１０の工程（４）に示した如き所定パタ
ーンを有する半導体層１ａを形成する。

【００８０】次に図６の工程（５）及び工程（６）で
は、ＴＦＴ３０を構成する半導体層１ａを約９００〜１
３００℃の温度、好ましくは約１０００℃の温度により
熱酸化して下層ゲート絶縁膜２ａを形成し、続けて減圧
ＣＶＤ法等により、若しくは両者を続けて行うことによ
り、上層ゲート絶縁膜２ｂを形成する、これにより、多
層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜
からなる（ゲート絶縁膜を含む）絶縁膜２を形成する。
この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍ
の厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶
縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましく
は約３０〜１００ｎｍの厚さとなる。

【００８１】続いて、画素スイッチング用のＴＦＴ３０
のスレッシュホールド電圧Ｖｔｈを制御するために、半
導体層１ａのうちＮチャネル領域或いはＰチャネル領域
に、ボロン等のドーパントを予め設定された所定量だけ
イオン注入等によりドープしてもよい。

【００８２】次に図６の工程（７）では、減圧ＣＶＤ法
等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱
拡散し、このポリシリコン膜を導電化する。又は、Ｐイ
オンをこのポリシリコン膜の成膜と同時に導入したドー
プトシリコン膜を用いてもよい。このポリシリコン膜の
膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３
５０ｎｍ程度である。そして、フォトリソグラフィ及び
エッチングにより、図１０の工程（７）に示した如きＴ
ＦＴ３０のゲート電極を含む所定パターンの走査線３ａ
を形成する。

【００８３】次に図７の工程（８）では、画素部をレジ
スト６００で覆って、周辺領域で後述の如く周辺回路を
構成する、ＰチャネルＴＦＴの半導体層の所定領域に、
例えばＢＦ₂ガスを用いてＢイオンを３×１０¹⁴／ｃｍ²
程度のドーズ量にてドープする。これにより周辺領域に
おけるＰチャネルＴＦＴのソース及びドレイン領域を形
成する。

【００８４】より具体的には、本実施形態では特に、Ｔ
ＦＴ３０の素子形成工程と並行して、Ｎチャネル型ＴＦ
Ｔ及びＰチャネル型ＴＦＴから構成される相補型構造を
持つデータ線駆動回路、走査線駆動回路等の周辺回路を
ＴＦＴアレイ基板１０上の周辺部に形成する。

【００８５】次に図７の工程（９）では、ＴＦＴ３０を
ＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半
導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ド
レイン領域１ｃを形成するために、走査線３ａ（ゲート
電極）をマスクとして、ＰなどのＶ族元素のドーパント
を低濃度で（例えば、Ｐイオンを１〜３×１０¹³／ｃｍ
²のドーズ量にて）ドープする。これにより走査線３ａ
下の半導体層１ａはチャネル領域１ａ’となる。

【００８６】更に図７の工程（１０）では、画素スイッ
チング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及
び高濃度ドレイン領域１ｅを形成するために、走査線３
ａよりも幅の広い図１１の工程（１０）に示した平面パ
ターンを有するレジスト層６０１を走査線３ａ上に形成
する。その後、ＰなどのＶ族元素のドーパントを高濃度
で（例えば、Ｐイオンを１〜３×１０¹⁵／ｃｍ²のドー
ズ量にて）ドープする。尚、例えば、低濃度のドープを
行わずに、オフセット構造のＴＦＴとしてもよく、走査
線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いた
イオン注入技術によりセルフアライン型のＴＦＴとして
もよい。この不純物のドープにより走査線３ａは更に低
抵抗化される。

【００８７】次に図７の工程（１１）では、レジスト６
０１を剥離後、走査線３ａ上に、例えば、常圧又は減圧
ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰ
ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧな
どのシリケートガラス膜、窒化シリコン膜や酸化シリコ
ン膜等からなる第１層間絶縁膜４１を形成する。この第
１層間絶縁膜１２の膜厚は、例えば約５００〜２０００
ｎｍ程度とする。ここで好ましくは、８００℃の程度の
高温でアニール処理し、層間絶縁膜４１の膜質を向上さ
せておく。

【００８８】次に図７の工程（１２）では、層間絶縁薄
膜４１に対する反応性イオンエッチング、反応性イオン
ビームエッチング等のドライエッチングにより、図１１
の工程（１２）に示した平面位置にコンタクトホール８
２及び８３を同時開孔する。

【００８９】次に図７の工程（１３）では、減圧ＣＶＤ
法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を
熱拡散し、このポリシリコン膜を導電化する。又は、Ｐ
イオンをこのポリシリコン膜の成膜と同時に導入したド
ープトシリコン膜を用いてもよい。このポリシリコン膜
の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約
１５０ｎｍ程度である。そして、フォトリソグラフィ及
びエッチングにより、図１１の工程（１３）に示した如
き画素電極中継層７１ａ及びデータ線中継層７１ｂを形
成する。

【００９０】次に図８の工程（１４）では、画素電位側
容量電極を兼ねる画素電極中継層７１ａ及び第１層間絶
縁膜４１上に、減圧ＣＶＤ法、プラズマＣＶＤ法等によ
り高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜か
らなる誘電体膜７５を膜厚５０ｎｍ程度の比較的薄い厚
さに堆積する。但し、誘電体膜７５は、絶縁膜２の場合
と同様に、単層膜或いは多層膜のいずれから構成しても
よく、一般にＴＦＴのゲート絶縁膜を形成するのに用い
られる各種の公知技術により形成可能である。そして、
誘電体膜７５を薄くする程、蓄積容量７０は大きくなる
ので、結局、膜破れなどの欠陥が生じないことを条件
に、膜厚５０ｎｍ以下の極薄い絶縁膜となるように誘電
体膜７５を形成すると有利である。

【００９１】次に図８の工程（１５）では、誘電体膜７
５上に減圧ＣＶＤ法等によりポリシリコン膜を堆積し、
更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電
化して第１膜７２を形成する。又は、Ｐイオンをこのポ
リシリコン膜の成膜と同時に導入したドープトシリコン
膜を用いてもよい。このポリシリコン膜の膜厚は、約１
００〜５００ｎｍの厚さ、好ましくは約１５０ｎｍ程度
である。この上に更に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及
びＰｄ等の金属や金属シリサイド等の金属合金膜を、ス
パッタリングにより、１００〜５００ｎｍ程度の膜厚の
第２膜７３を形成する。そしてフォトリソグラフィ及び
エッチングにより、図１１の工程（１５）に示した如き
所定パターンを持つ第１膜７２及び第２膜７３からなる
容量線３００が完成する。

【００９２】次に図８の工程（１６）では、レジスト５
００を除去した後に、例えば、常圧又は減圧ＣＶＤ法や
ＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、Ｂ
ＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸
化シリコン膜等からなる第２層間絶縁膜４２を形成す
る。第１層間絶縁膜４２の膜厚は、例えば５００〜１５
００ｎｍ程度である。

【００９３】次に図８の工程（１７）では、第２層間絶
縁膜４２に対する反応性イオンエッチング、反応性イオ
ンビームエッチング等のドライエッチングにより、図１
２の工程（１２）に示した平面個所にコンタクトホール
８１を開孔する。

【００９４】次に図９の工程（１８）では、第２層間絶
縁膜４２上の全面に、スパッタリング等により、遮光性
のＡｌ等の低抵抗金属や金属シリサイド等を金属膜とし
て、約１００〜５００ｎｍの厚さ、好ましくは約３００
ｎｍに堆積する。そして、フォトリソグラフィ及びエッ
チングにより、図１２の工程（１８）に示した如き所定
パターンを有するデータ線６ａを形成する。この時、図
示しないが、図４及び図５に示す外部接続端子１０２等
の電極パッド９ｄも同時形成される。

【００９５】次に図９の工程（１９）に示すように、デ
ータ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶ
Ｄ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳ
Ｇ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン
膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形
成する。第３層間絶縁膜４３の膜厚は、例えば５００〜
１５００ｎｍ程度である。

【００９６】次に図９の工程（２０）に示すように、第
３層間絶縁膜４３に対する反応性イオンエッチング、反
応性イオンビームエッチング等のドライエッチングによ
り、図１２の工程（２０）に示した平面位置に、コンタ
クトホール８５を開孔する。

【００９７】次に図９の工程（２１）に示すように、第
３層間絶縁膜４３上に、スパッタ処理等により、ＩＴＯ
膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆
積する。そして、フォトリソグラフィ及びエッチングに
より、図１２の工程（２１）に示した平面パターンを有
する画素電極９ａを形成する。尚、当該液晶装置を反射
型の液晶装置に用いる場合には、Ａｌ等の反射率の高い
不透明な材料から画素電極９ａを形成してもよい。

【００９８】次に図示しないが、図４及び図５に示す外
部接続端子１０２等の電極パッド９ｄを露出させるパッ
ドオープン工程を行う。そのためにフォトリソグラフィ
及びエッチングにより露出させる部分の第３層間絶縁膜
４３の除去を行う。

【００９９】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図３参照）が形成される。

【０１００】他方、図３に示した対向基板２０について
は、ガラス基板等が先ず用意され、額縁としての遮光膜
５３（図４及び図５参照）が、例えば金属クロムをスパ
ッタした後、フォトリソグラフィ及びエッチングを経て
形成される。尚、これらの遮光膜は、導電性である必要
はなく、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボ
ンやＴｉをフォトレジストに分散した樹脂ブラックなど
の材料から形成してもよい。

【０１０１】その後、対向基板２０の全面にスパッタ処
理等により、ＩＴＯ等の透明導電性膜を、約５０〜２０
０ｎｍの厚さに堆積することにより、対向電極２１を形
成する。更に、対向電極２１の全面にポリイミド系の配
向膜の塗布液を塗布した後、所定のプレティルト角を持
つように且つ所定方向でラビング処理を施すこと等によ
り、配向膜２２（図３参照）が形成される。

【０１０２】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するようにシール材（図４及び図５参照）
により貼り合わされ、真空吸引等により、両基板間の空
間に、例えば複数種類のネマティック液晶を混合してな
る液晶が吸引されて、所定層厚の液晶層５０が形成され
る。

【０１０３】（データ線及び半導体層間のコンタクトホ
ール）次に、上述の製造方法のうちデータ線６ａ及び半
導体層１ａの高濃度ソース領域１ｄ間を接続する一連の
コンタクトホール８１及び８２の開孔プロセスについ
て、図１３及び図１４を参照して更に説明を加える。こ
こに図１３は、図３に示した当該開孔プロセスに係る各
工程における、この一連のコンタクトホール付近の断面
を拡大して示す工程図である。図１３では、図６から図
９と同様の工程には、同様の工程番号（工程（１１）、
工程（１３）、…）が付されている。他方、図１４は、
変形形態における一連のコンタクトホールを拡大して示
す断面図である。

【０１０４】図１３に示すように、本実施形態では特
に、工程（１１）で積層された第１層間絶縁膜４１に対
して、工程（１３）において先ず、データ線６ａから半
導体層１ａに達する一連のコンタクトホールの一部をな
すコンタクトホール８２を開孔する。そして、この開孔
のためのエッチングは、画素電極中継層７１ａから半導
体層１ａ（高濃度ドレイン領域１ｅ）に達するコンタク
トホール８３（図７参照）と同時開孔される。更に、こ
のように開孔されたコンタクトホール８２内には、デー
タ線中継層７１ｂが形成される。

【０１０５】その後、工程（１６）で積層された第２層
間絶縁膜４２に対して、工程（１７）において、データ
線６ａから半導体層１ａに達する一連のコンタクトホー
ルの他の部分をなすコンタクトホール８１を開孔する。
更に、このように開孔されたコンタクトホール８１内に
は、工程（１８）でデータ線６ａの一部をなすアルミニ
ウム層が形成される。

【０１０６】加えて本実施形態では、このような一連の
コンタクトホールをなすコンタクトホール８１及び８２
を、平面的に見て同一位置に開孔するので、当該データ
線６ａを半導体層１ａに接続するためのコンタクトホー
ルに必要な基板上面積が小さくて済む。従って、その分
だけ、各画素における開口率を高めることができ、更に
蓄積容量７０の増大を図れる。しかも、データ線中継層
７１ｂにより高信頼性で中継接続できる。

【０１０７】但し、図１４に示した変形形態の如く、こ
のような一連のコンタクトホールを、コンタクトホール
８１’と８２として、平面的に見て異なる位置に開孔し
ても、データ線中継層７１ｂを介して中継接続可能であ
る。

【０１０８】尚、図１３に示したように、データ線中継
層７１ｂを光吸収層から形成し且つデータ線６ａを高反
射率のＡｌ膜から形成する場合には、下側のコンタクト
ホール８２を、上側のコンタクトホール８１より穴径が
小さくなるように開孔してもよい。このように製造すれ
ば、コンタクトホール８１の付近に到達する戻り光を、
データ線中継層７１ｂの下面で吸収できるので、この付
近で戻り光がデータ線６ａで反射されて内面反射光とな
る事態を効果的に防止できる。

【０１０９】（周辺回路におけるＡｌ膜及び半導体層間
のコンタクトホール）次に、上述の製造方法と並行して
行なわれる周辺回路におけるＡｌ膜及び半導体層間のコ
ンタクトホールの開孔プロセスについて、図１５から図
１７を参照して説明を加える。ここに図１５は、周辺回
路を構成する相補型トランジスタの断面図であり、図１
６は、このようなＡｌ膜から半導体層に達する一連のコ
ンタクトホールの開孔プロセスに係る各工程における、
この一連のコンタクトホール付近の断面を拡大して示す
工程図である。また、図１７は、変形形態における一連
のコンタクトホールの開孔プロセスに係る各工程におけ
る、この一連のコンタクトホール付近の断面を拡大して
示す工程図である。尚、図１６及び図１７では、図６か
ら図９と同時に行なわれる工程には、同様の工程番号
（工程（１６）、工程（１７）、…）が付されている。
更に、図１５において、図２及び図３に示した第１実施
形態と同様の構成要素には同様の参照符号を付しそれら
の説明は省略する。

【０１１０】先ず図１５には、前述の如く、ＴＦＴアレ
イ基板１０上の周辺領域に作り込まれるデータ線駆動回
路１０１、走査線駆動回路１０４、サンプリング回路等
を構成するＴＦＴの構成が示されている。

【０１１１】図１５において、ＴＦＴは、相補型ＴＦＴ
であり、Ｐチャネル型ＴＦＴ４０２ｐとＮチャネル型Ｔ
ＦＴ４０２ｎとが組み合わされてなる。

【０１１２】Ｐチャネル型ＴＦＴ４０２ｐは、画素部に
おける半導体層１ａと同一膜（即ち、ポリシリコン膜）
からなる半導体層４２０中に、Ｐチャネル領域４２０ｐ
を有し、更に、画素部における走査線３ａと同一膜（即
ち、導電性のポリシリコン膜）からなるゲート電極１１
６、並びに画素部におけるデータ線６ａと同一膜（即
ち、Ａｌ膜）からなるソース電極４２２及びドレイン電
極４０６を有する。

【０１１３】Ｎチャネル型ＴＦＴ４０２ｎは、半導体層
４２０中に、Ｎチャネル領域４２０ｎを有し、更に、Ｐ
チャネル型ＴＦＴ４０２ｐと共通のゲート電極１１６及
びドレイン電極４０６を有し、更に、画素部におけるデ
ータ線６ａと同一膜からなるソース電極４２１を有す
る。

【０１１４】そして各ＴＦＴでは、Ａｌ膜からなる電極
部分たるソース電極４２１及び４２２並びにドレイン電
極４０６は、第１層間絶縁膜４１、誘電体膜７５及び第
２層間絶縁膜４２に開孔された一連のコンタクトホール
１８３を介して半導体層４２０に夫々接続されている。
尚、このようなＰチャネル型ＴＦＴ４０２ｐ及びＮチャ
ネル型ＴＦＴ４０２ｎは夫々好ましくは、画素スイッチ
ング用ＴＦＴ３０と同様にＬＤＤ構造を有する。

【０１１５】次に、このような一連のコンタクトホール
１８３の開孔プロセスについて図１６を参照して説明す
る。

【０１１６】図１６に示すように、本実施形態では特
に、工程（１６）で積層された第２層間絶縁膜４２（及
び誘電体膜７５）に対して、工程（１７）において先
ず、Ａｌ膜（ソース電極４２２）から半導体層４２０に
達する一連のコンタクトホールの一部をなすコンタクト
ホール１８１を開孔する。そして、この開孔のためのエ
ッチングは、画素部におけるデータ線６ａからデータ線
中継層７１ｂに達するコンタクトホール８１（図８参
照）と同時に行なわれる。この際、コンタクトホール１
８１の穴径は、例えば１×１μｍ程度である。

【０１１７】その後、工程（１７’）において、第１層
間絶縁膜４１に対して、Ａｌ膜（ソース電極４２２）か
ら半導体層４２０に達する一連のコンタクトホールの他
の部分をなすコンタクトホール１８２を開孔する。そし
て、この開孔のためのエッチングは独自に行なわれる
（即ち、画素部におけるどのコンタクトホールの開孔と
も別個に行なわれる）。この際、コンタクトホール１８
２の穴径は、例えば２．５×２．５μｍ程度である。こ
のようにコンタクトホール１８２をコンタクトホール１
８１より大きく設定し且つ第２層間絶線膜４２のエッチ
ングレートを第１層間絶線膜４１のエッチングレートよ
りも高く設定することにより、穴形状が一様なテーパが
得られる。

【０１１８】続いて、工程（１８）で、このように開孔
されたコンタクトホール１８２及び１８１からなる一連
のコンタクトホール１８３内に、データ線６ａと同一Ａ
ｌ膜を形成し、ソース電極４２２が完成する。

【０１１９】従って本製造プロセスによれば、画像表示
領域と周辺領域とで、配線や素子間を接続するためのコ
ンタクトホール１８３の一部分たるコンタクトホール１
８１とコンタクトホール８１とを同時開孔できるので、
両領域で別々にコンタクトホールを開孔するのと比較し
て製造工程の簡略化を図れる。しかも、画像表示領域に
おける配線や回路素子と、周辺領域における周辺配線や
周辺回路とを、同一基板上で同一導電膜を用いて少なく
とも部分的に同時形成できる。

【０１２０】加えて本実施形態では、このような一連の
コンタクトホール１８３をなすコンタクトホール１８１
及び１８２を、平面的に見て同一位置に開孔するので、
Ａｌ膜を利用して高信頼性で接続できる。

【０１２１】但し、図１７に示した変形形態の如く、こ
のような一連のコンタクトホール１８３に代えて、コン
トホール２８１を開孔してもよい。

【０１２２】即ち、図１７の工程（１１）で示すよう
に、工程（１１）で積層した第１層間絶縁膜４１に対し
て、コンタクトホール２８２を、画素部におけるデータ
線中継層７１ｂから半導体層１ａに達するコンタクトホ
ール８２と同時開孔する。その後、工程（１６）でこの
コンタクトホール２８２上に第２層間絶縁膜４２を積層
した後、更に工程（１７）でコンタクトホール２８１
を、画素部におけるデータ線６ａからデータ線中継層７
１ｂに達するコンタクトホール８１と同時開孔する。続
いて、工程（１８）で、このように開孔されたコンタク
トホール２８１内に、データ線６ａと同一Ａｌ膜を形成
し、ソース電極４２２が完成する。

【０１２３】（周辺領域におけるＡｌ膜及び下方遮光膜
間のコンタクトホール）次に、上述の製造方法と並行し
て行なわれる周辺領域におけるＡｌ膜及び下側遮光膜１
１ａ間のコンタクトホールの開孔プロセスについて、図
１８を参照して説明を加える。ここに図１８は、このよ
うなＡｌ膜から下側遮光膜に達する一連のコンタクトホ
ールの開孔プロセスに係る各工程における、この一連の
コンタクトホール付近の断面を拡大して示す工程図であ
る。尚、図１８では、図６から図９と同時に行なわれる
工程には、同様の工程番号（工程（１２）、工程（１
６）、…）が付されている。

【０１２４】図１８に示すように、本実施形態では特
に、工程（１２）で、第１層間絶縁膜４１に対して、コ
ンタクトホール３８２を、画素部におけるデータ線中継
層７１ｂから半導体層１ａに達するコンタクトホール８
２と同時開孔する。この際、コンタクトホール３８２の
穴径は、例えば１５×１５μｍ程度である。

【０１２５】その後、工程（１６）でこのコンタクトホ
ール３８２上に第２層間絶縁膜４２を積層した後、更に
工程（１７）でコンタクトホール３８１を、画素部にお
けるデータ線６ａからデータ線中継層７１ｂに達するコ
ンタクトホール８１と同時開孔する。この際、コンタク
トホール３８１の穴径は、例えば１２×１２μｍ程度で
ある。

【０１２６】その後、工程（１８’）において、下地絶
縁膜１２に対して、コンタクトホール３８１の底から下
側遮光膜１１ａに達する一連のコンタクトホールの他の
部分をなすコンタクトホール３８３を開孔する。そし
て、この開孔のためのエッチングは独自に行なわれる
（即ち、画素部におけるどのコンタクトホールの開孔と
も別個に行なわれる。また、これは先のコンタクトホー
ル１８２と同一工程で形成してもよい）。この際、コン
タクトホール３８３の穴径は、例えば直径２μｍ程度で
ある。このように小径で円形のコンタクトホール３８３
を最後に開孔することにより、下側遮光膜１１ａの応力
でコンタクトホール３８３の周囲における下地絶縁膜１
２等にクラックが発生に事態を効果的に防止できる。

【０１２７】続いて、このように開孔されたコンタクト
ホール３８１及び３８３内に、データ線６ａと同一Ａｌ
膜からなる周辺配線６ｃを形成する。

【０１２８】本実施形態では、下側遮光膜１１ａは、画
像表示領域１０ａから周辺領域まで伸びる遮光膜配線の
一例を構成しており、例えば定電位配線として機能す
る。この場合、一連のコントホール３８１及び３８３
は、例えば、画像表示領域１０ａの四隅に開孔される。

【０１２９】従って本製造プロセスによれば、画像表示
領域と周辺領域とで、配線や素子間を接続するための一
連のコンタクトホールの一部分たるコンタクトホール３
８２とコンタクトホール８２とを同時開孔でき、更に一
連のコンタクトホールの一部分たるコンタクトホール３
８１とコンタクトホール８１とを同時開孔できるので、
両領域で別々にコンタクトホールを開孔するのと比較し
て製造工程の簡略化を図れる。しかも、画像表示領域に
おける配線や回路素子と、周辺領域における周辺配線や
周辺回路とを、同一基板上で同一導電膜を用いて少なく
とも部分的に同時形成できる。更に、コンタクトホール
３８１の底にある下地絶縁膜１２に対し、コンタクトホ
ール１８２と同一工程でコンタクトホール３８３を開孔
して、Ａｌ膜（配線６ｃ）から下側遮光膜１１ａに達す
る当該一連のコンタクトホールを完成させる。このた
め、係る一連のコンタクトホールの深度制御や積層構造
の設計自由度が向上する。

【０１３０】（周辺領域におけるＡｌ膜及び容量線間の
コンタクトホール）次に、上述の製造方法と並行して行
なわれる周辺回路におけるＡｌ膜及び容量線間のコンタ
クトホールの構造及び開孔プロセス等について、図１９
から図２１を参照して説明を加える。ここに図１９は、
周辺領域における容量線とＡｌ膜からなる周辺配線との
接続の様子を示す図式的な平面図であり、図２０は、こ
のような接続個所の拡大断面図である。また、図２１
は、変形形態における接続個所の拡大断面図である。
尚、図１９から図２１において、図１から図５に示した
第１実施形態と同様の構成要素には同様の参照符号を付
しそれらの説明は省略する。

【０１３１】先ず図１９において、容量線３００は、画
像表示領域１０ａでは、ストライプ状に形成されてお
り、周辺領域では左右夫々一つにまとめられている。こ
の纏められた容量線３００の連結部３００ｃには、複数
のコンタクトホール５０２が縦方向に複数配列されてお
り、これらのコンタクトホール５０２により、データ線
６ａと同一Ａｌ膜からなる周辺配線６ｄに接続されてい
る。

【０１３２】図２０に示すように、連結部３００ｃは、
画素部における第１膜７２及び第２膜７３と夫々同一膜
からなる第１膜７２ｃ及び第２膜７３ｃとを含む積層構
造を有する。コンタクトホール５０２は、第２層間絶縁
膜４２に開孔されており、周辺配線６ｄから連結部３０
０ｃに達している。本実施形態では特に、このようなコ
ンタクトホール５０２は、図８に示した工程（１７）に
示したコンタクトホール８１と同時開孔されるものであ
る。

【０１３３】従って本実施形態によれば、画像表示領域
と周辺領域とで、コンタクトホールを同時開孔できるの
で、これらを別々にコンタクトホールを開孔するのと比
較して製造工程の簡略化を図れる。しかも、画像表示領
域における容量電極と、周辺領域における周辺配線や周
辺回路とを、同一導電膜を用いて少なくとも部分的に同
時形成することも可能となる。

【０１３４】尚、図１９では、容量線３００と同一膜か
らその連結部３００ｃを形成するという比較的単純な例
を示したが、図２０に示したコンタクトホールの構造
は、より一般に、容量線３００と同一膜（例えば、高融
点金属を含有する導電膜）及びデータ線６ａと同一膜
（例えば、Ａｌ膜）とを組み合わせて、各種の周辺回路
素子や配線を構成することを可能ならしめるものであ
る。従って、本実施形態のコンタクトホール構造を採用
することで特に、微細ピッチの周辺回路や周辺配線を周
辺領域に作り込むことができるので、高精細度の画像表
示が可能な電気光学装置を製造可能となる。

【０１３５】更に図２１に示した変形形態のように、容
量線３００に代えて、画素部における画素電位側容量電
極（画素電極中継層７１ａ）と同一膜（例えば、導電性
ポリシリコン膜）からなる周辺配線７１ｃとＡｌ膜から
なる周辺配線６ｄ’とを接続するコンタクトホール５０
３を、図８に示した工程（１７）に示したコンタクトホ
ール８１と同時開孔してもよい。このように構成して
も、容易にコンタクトホールを開孔でき、微細ピッチの
周辺回路や周辺配線を周辺領域に作り込むことができ
る。

【０１３６】（短絡配線のカッティングプロセス）次
に、上述の製造方法と並行して行なわれる周辺領域にお
ける短絡配線のカッティングプロセスについて、図２２
から図２４を参照して説明を加える。ここに図２２は、
走査線と同一膜からなる短絡配線の基板上レイアウトを
示す図式的な平面図であり、図２３及び図２４は夫々、
このような短絡配線のカッティングプロセスに係る各工
程における、カッティング用コンタクトホール付近の断
面を拡大して示す工程図である。尚、図２３及び図２４
では、図６から図９と同時に行なわれる工程には、同様
の工程番号（工程（１６）、工程（１７）、…）が付さ
れている。更に、図２２において、図１から図５に示し
た第１実施形態と同様の構成要素には同様の参照符号を
付しそれらの説明は省略する。

【０１３７】図２２に示すように、本実施形態に係る電
気光学装置は、ＴＦＴ等の回路素子や各種配線が、製造
中に発生する静電気により破壊されないように、走査線
３ａと同一膜からなる短絡配線４０１により配線間や回
路素子間が短絡される。但し、係る短絡配線４０１がそ
のまま装置完成後まで残ったのでは当該電気光学装置は
機能しない。このため、本実施形態では、短絡配線４０
１を走査線３ａと同時に形成し、配線個所に応じて図９
に示した工程（１８）或いは工程（２１）の後にカット
する。即ち、本実施形態で製造される電気光学装置は、
図６に示した工程（７）から図９に示した工程（１８）
或いは工程（２１）までの製造中には、短絡配線４０１
により静電気により装置不良となる可能性が低減されて
いる。

【０１３８】図２２には、画素部におけるデータ線６ａ
からデータ線中継層７１ｂに達するコンタクトホール８
１と同時開孔されるコンタクトホール４８１と、周辺回
路のＴＦＴに係るコンタクトホール１８２（図１６の工
程（１７’）参照）と同時に開孔されるコンタクトホー
ル４８２とを含む一連のコンタクトホールを介してカッ
トされる短絡配線４０１の各個所は、図中○印で示して
ある。また画素部におけるデータ線６ａからデータ線中
継層７１ｂに達するコンタクトホール８１と同時開孔さ
れるコンタクトホール５８１と、画素部における画素電
極９ａから画素電極中継層７１ａに達するコンタクトホ
ール８５（図９の工程（２０）参照）と同時に開孔され
るコンタクトホール５８５とを含む一連のコンタクトホ
ールを介してカットされる短絡配線４０１の各個所は、
図中×印で示してある。

【０１３９】次に、このような周辺領域における短絡配
線４０１のカッティングプロセスについて図２３及び図
２４を参照して説明する。

【０１４０】図２３は、図２２で○印で示した短絡配線
４０１をカットする個所における断面を示しており、図
２３に示すように、本実施形態では特に、工程（１６）
で積層された第２層間絶縁膜４２（及び誘電体膜７５）
に対して、工程（１７）において先ず、Ａｌ膜（周辺配
線６ｂ’）から短絡配線４０１に達する一連のコンタク
トホールの一部をなすコンタクトホール４８１を開孔す
る。そして、この開孔のためのエッチングは、画素部に
おけるデータ線６ａからデータ線中継層７１ｂに達する
コンタクトホール８１（図８参照）と同時に行なわれ
る。この際、コンタクトホール４８１の穴径は、例えば
２×３μｍ程度である。

【０１４１】その後、図２３の工程（１８）では、コン
タクトホール４８２を第１層間絶縁膜４１に対して、周
辺回路のＴＦＴに係るコンタクトホール１８２（図１６
の工程（１７’）参照）と同時形成し、更にデータ線６
ａと同一のＡｌ膜を形成する。この際、コンタクトホー
ル４８２の穴径は、例えば５×５μｍ程度である。

【０１４２】そして、図２３の工程（１８”）では、続
いて、Ａｌ膜に対するフォトリソグラフィ及びエッチン
グにより、データ線６aと同時に、周辺配線６ｂを形成
する。そして、Ａｌ膜をエッチングした後、Ａｌ膜に対
するレジストを剥離することなくこれに引き続いて、ポ
リシリコン膜用のエッチングを行って、短絡配線４０１
を除去する。即ち、短絡配線のカッティングをＡｌ膜に
対するパターニングに引き続いて行う。このカットする
個所における短絡配線４０１の幅は、例えば２μｍ程度
である。

【０１４３】他方、図２４は、図２２で×印で示した短
絡配線４０１をカットする個所における断面を示してお
り、図２４に示すように、本実施形態では特に、工程
（１６）で積層された第２層間絶縁膜４２（及び誘電体
膜７５）に対して、工程（１７）において先ず、Ａｌ膜
（周辺配線６ｂ’）から容量線３００に達する一連のコ
ンタクトホールの一部をなすコンタクトホール５８１を
開孔する。そして、この開孔のためのエッチングは、画
素部におけるデータ線６ａからデータ線中継層７１ｂに
達するコンタクトホール８１（図８参照）と同時に行な
われる。この際、コンタクトホール５８１の穴径は、例
えば４０×６０μｍ程度である。

【０１４４】その後、図２４の工程（１９）では、コン
タクトホール５８１上に、第３層間絶線膜４３を形成す
る。

【０１４５】その後、図２４の工程（２０）では、第３
層間絶縁膜４３に対して、コンタクトホール５８５を、
画素部における画素電極９ａに係るコンタクトホール８
５（図９の工程（２０）参照）と同時形成する。この
際、コンタクトホール５８５の穴径は、例えば５０×７
０μｍ程度である。

【０１４６】続いて、工程（２２）では、図４及び図５
に示した外部回路接続端子１０２等の電極パッド９ｄを
露出させるために第３層間絶縁膜４３に開孔を形成する
ためのパッドオープン工程のフォトリソグラフィ及びエ
ッチングを利用して短絡配線４０１を除去する。即ち、
短絡配線のカッティングを第３層間絶縁膜４３に対する
エッチングからレジストを剥離することなく連続で行
う。または両者のエッチングの順序を逆にしても良い。
このカットする個所における短絡配線４０１の幅は、例
えば１０μｍ程度であり、電極パッド９ｄの大きさは、
例えば６０×８０μｍ程度である。

【０１４７】従って本製造プロセスによれば、画像表示
領域と周辺領域とで、配線や素子間を接続するためのコ
ンタクトホールと短絡配線４０１をカットするためのコ
ンタクトホールとを部分的に同時開孔できるので、両領
域で別々にコンタクトホールを開孔するのと比較して製
造工程の簡略化を図れる。

【０１４８】以上説明した各実施形態における製造方法
では、一連のコンタクトホールのうち最後に開孔するコ
ンタクトホールの穴形状を円或いは楕円にするのが好ま
しい。このようにすれば、当該一連のコンタクトホール
付近における各層間絶縁膜や下地絶縁膜に作用するスト
レスが当該一連のコンタクトホールの周囲に分散され
る。このため、当該一連のコンタクトホール付近におけ
る第２層間絶縁膜４２、第１層間絶縁膜４１、下地絶縁
膜１２等にクラックが発生する事態を阻止できる。

【０１４９】更に各実施形態では、一連のコンタクトホ
ールのうち最後に開孔するコンタクトホール部分の穴径
が他のコンタクトホール部分小さくなるように開孔する
のが好ましい。このようにすれば、一連のコンタクトホ
ールの形状を全体としてテーパ状にできるので、当該一
連のコンタクトホール付近における層間絶縁膜や下地絶
縁膜に作用するストレスをより一層低減できる。この場
合には更に、平面的に見て最後に開孔するコンタクトホ
ール部分の開孔領域が他のコンタクトホール部分の開孔
領域内に位置するように開孔するのが、より好ましい。
これにより、当該一連のコンタクトホールの形状を安定
させることができ、一層確実で信頼性の高い電気的接続
が得られる。

【０１５０】更にまた各実施形態では、コンタクトホー
ル開孔工程では、ドライエッチング及びウエットエッチ
ングを組み合わせて行うことにより少なくとも一つのコ
ンタクトホール部分にテーパを持たせるのが、より好ま
しい。コンタクトホール部分にテーパを持たせること
で、コンタクトホール内に積層される導電膜の付き回り
を向上できる。これに代えて又は加えて、複数の層間絶
縁膜を、上方に積層されるもの（例えば、第３層間絶縁
膜や第２層間絶縁膜）程、エッチングレートが高くなる
ように形成することによってもコンタクトホールにテー
パを持たせることが可能となる。

【０１５１】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう電気光学装置の製造方法
もまた本発明の技術的範囲に含まれるものである。

【図面の簡単な説明】

【図１】 本発明の製造方法の実施形態で製造される電
気光学装置における画像表示領域を構成するマトリクス
状の複数の画素に設けられた各種素子、配線等の等価回
路である。

【図２】 図１の電気光学装置におけるデータ線、走査
線、画素電極等が形成されたＴＦＴアレイ基板の相隣接
する複数の画素群の平面図である。

【図３】 図２のＡ−Ａ’断面図である。

【図４】 本発明の製造方法の実施形態で製造される電
気光学装置におけるＴＦＴアレイ基板をその上に形成さ
れた各構成要素と共に対向基板の側から見た平面図であ
る。

【図５】 図４のＨ−Ｈ’断面図である。

【図６】 本実施形態の製造プロセスの各工程における
ＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−
Ａ’断面に対応させて示す工程図（その１）である。

【図７】 本実施形態の製造プロセスの各工程における
ＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−
Ａ’断面に対応させて示す工程図（その２）である。

【図８】 本実施形態の製造プロセスの各工程における
ＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−
Ａ’断面に対応させて示す工程図（その３）である。

【図９】 本実施形態の製造プロセスの各工程における
ＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−
Ａ’断面に対応させて示す工程図（その４）である。

【図１０】 図２と同様の画素部における各膜やコンタ
クトホールの平面パターンを、図６から図９における工
程に対応付けて示す工程図である。

【図１１】 図２と同様の画素部における各膜やコンタ
クトホールの平面パターンを、図６から図９における工
程に対応付けて示す工程図である。

【図１２】 図２と同様の画素部における各膜やコンタ
クトホールの平面パターンを、図６から図９における工
程に対応付けて示す工程図である。

【図１３】 図３に示した当該開孔プロセスに係る各工
程における、この一連のコンタクトホール付近の断面を
拡大して示す工程図である。

【図１４】 変形形態における一連のコンタクトホール
を拡大して示す断面図である。

【図１５】 周辺回路を構成する相補型トランジスタの
断面図である。

【図１６】 Ａｌ膜から半導体層に達する一連のコンタ
クトホールの開孔プロセスに係る各工程における、この
一連のコンタクトホール付近の断面を拡大して示す工程
図である。

【図１７】 変形形態における一連のコンタクトホール
の開孔プロセスに係る各工程における、この一連のコン
タクトホール付近の断面を拡大して示す工程図である。

【図１８】 Ａｌ膜から下側遮光膜に達する一連のコン
タクトホールの開孔プロセスに係る各工程における、こ
の一連のコンタクトホール付近の断面を拡大して示す工
程図である。

【図１９】 周辺領域における容量線とＡｌ膜からなる
周辺配線との接続の様子を示す図式的な平面図である。

【図２０】 図１９のような電気光学装置における接続
個所の拡大断面図である。

【図２１】 変形形態における接続個所の拡大断面図で
ある。

【図２２】 走査線と同一膜からなる短絡配線の基板上
レイアウトを示す図式的な平面図である。短絡配線のカ
ッティングプロセスに係る各工程における、カッティン
グ用コンタクトホール付近の断面を拡大して示す工程図
である。

【図２３】 短絡配線のカッティングプロセスに係る各
工程における、カッティング用コンタクトホール付近の
断面を拡大して示す一の工程図である。

【図２４】 短絡配線のカッティングプロセスに係る各
工程における、カッティング用コンタクトホール付近の
断面を拡大して示す他の工程図である。

【符号の説明】

１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域 １ｃ…低濃度ドレイン領域 １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 ２…絶縁薄膜 ３ａ…走査線 ６ａ…データ線 ９ａ…画素電極 １０…ＴＦＴアレイ基板 １０ｃｖ…溝 １１ａ…下側遮光膜 １２…下地絶縁膜 １６…配向膜 ２０…対向基板 ２１…対向電極 ２２…配向膜 ３０…ＴＦＴ ５０…液晶層 ７０…蓄積容量 ７１ａ…画素電極中継層 ７１ｂ…データ線中継層 ７２…容量線の第１膜 ７３…容量線の第２膜 ７５…誘電体膜 ８１、８２、８３、８５…コンタクトホール ３００…容量線 ４０２ｐ…ＰチャネルＴＦＴ ４０２ｎ…ＮチャネルＴＦＴ ４２２…周辺配線

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ａ ５Ｆ１１０ 29/786 29/78 ６１２Ｄ 21/336 ６１９Ｂ ６２６Ｃ Ｆターム(参考） 2H090 HA04 HB06X JA03 JC03 LA04 LA05 2H091 FA34Y FB08 FD04 FD06 GA01 GA02 GA07 GA13 LA02 2H092 JA25 JA46 JB23 JB32 JB53 JB56 JB58 JB64 JB69 KA24 KB22 KB25 MA05 MA18 NA15 NA29 5C094 AA42 AA43 AA44 BA03 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EB02 ED15 FB12 FB14 FB15 5F033 GG04 HH04 HH07 HH08 HH17 HH18 HH19 HH20 HH21 HH25 HH26 HH27 HH28 HH29 HH30 HH38 JJ04 JJ08 JJ25 JJ38 KK04 LL04 MM05 MM07 NN20 NN31 NN32 NN33 NN38 PP09 PP15 QQ08 QQ09 QQ11 QQ13 QQ19 QQ22 QQ37 QQ59 QQ65 QQ79 RR04 RR06 RR13 RR14 RR15 SS01 SS04 SS12 SS13 TT02 VV10 VV15 XX00 XX32 XX33 XX34 XX36 5F110 AA16 BB02 BB04 CC02 DD02 DD03 DD05 DD12 DD13 DD14 DD21 DD25 EE09 EE28 EE45 FF02 FF03 FF09 FF23 FF32 GG02 GG13 GG25 GG32 GG47 GG52 HJ01 HJ04 HJ13 HJ23 HL03 HL08 HL11 HL14 HL23 HL24 HM14 HM15 HM17 NN02 NN03 NN04 NN22 NN23 NN24 NN25 NN26 NN35 NN40 NN42 NN44 NN45 NN46 NN48 NN54 NN55 NN73 PP01 PP02 PP03 PP10 PP13 QQ02 QQ04 QQ05 QQ11

Claims (15)

【特許請求の範囲】
1. 【請求項１】 基板上の画像表示領域に、複数の画素電
   極と、該画素電極に接続された薄膜トランジスタと、該
   薄膜トランジスタに接続された走査線及びデータ線と、
   前記薄膜トランジスタのソース領域あるいはドレイン領
   域と前記データ線を中継接続するデータ線中継層と、前
   記画素電極に接続された蓄積容量と、前記薄膜トランジ
   スタの少なくともチャネル領域を下方から覆う所定パタ
   ーンを有する下方遮光膜を含む遮光膜配線とを備えてお
   り、前記基板上の前記画像表示領域の周辺に位置する周
   辺領域に、前記遮光膜配線、前記走査線、前記蓄積容量
   を形成する容量線及び前記データ線に接続された周辺回
   路又は周辺配線を備えた電気光学装置を製造する電気光
   学装置の製造方法であって、 前記基板上に前記遮光膜配線を形成する遮光膜配線形成
   工程と、 前記遮光膜配線上に下地絶縁膜を介して前記薄膜トラン
   ジスタの半導体層を形成する半導体層形成工程と、 前記半導体層上に前記走査線、前記容量線及び前記デー
   タ線を夫々構成する複数の導電膜を各層間絶線膜を介し
   て積層形成する積層形成工程と、 前記周辺領域で、前記遮光膜配線、前記半導体層、前記
   走査線、前記容量線及び前記データ線から構成される前
   記周辺回路又は周辺配線間を接続するための複数のコン
   タクトホールを開孔するコンタクトホール開孔工程とを
   含み、 前記コンタクトホール開孔工程は、少なくとも一つのコ
   ンタクトホールを複数回のコンタクトホール開孔工程で
   形成し、前記複数回のコンタクトホール開孔工程の少な
   くとも一回は前記画像表示領域の前記遮光膜配線、前記
   半導体層、前記走査線、前記データ線中継層、前記容量
   線及び前記データ線の導電膜のうち任意の二膜間を各々
   接続するコンタクトホール開孔工程と同時に行われるこ
   とを特徴とする電気光学装置の製造方法。
2. 【請求項２】 前記周辺領域のコンタクトホール開孔工
   程における前記遮光膜配線と前記データ線の配線間を接
   続するコンタクトホール開孔工程は、前記画像表示領域
   での前記半導体層と前記データ線間のコンタクトホール
   開孔工程と同時に行なわれる開孔工程を含むことを特徴
   とする請求項１記載の電気光学装置の製造方法。
3. 【請求項３】 前記周辺領域の複数回によるコンタクト
   ホール開孔工程では、最終回のコンタクトホール開孔径
   を他のコンタクトホール開孔径より小さくしたことを特
   徴とする請求項１又は２記載の電気光学装置の製造方
   法。
4. 【請求項４】 前記周辺領域の複数回によるコンタクト
   ホール開孔工程は、最後のコンタクトホール開孔形状を
   円あるいは楕円に形成することを特徴とする請求項１乃
   至３記載の電気光学装置の製造方法。
5. 【請求項５】 前記周辺領域のコンタクトホール開孔工
   程における前記半導体層と前記データ線の配線間を接続
   するコンタクトホール開孔工程は、前記画像表示領域で
   の前記データ線中継層と前記データ線間のコンタクトホ
   ール開孔工程と同時に行なわれる開孔工程を含むことを
   特徴とする請求項１に記載の電気光学装置の製造方法。
6. 【請求項６】 前記周辺領域の複数回によるコンタクト
   ホール開孔工程は、平面的に見て一つのコンタクトホー
   ル開孔が他のコンタクトホール開孔の内側に形成する開
   孔工程を含むことを特徴とする請求項１乃至５のいずれ
   か一つに記載の電気光学装置の製造方法。
7. 【請求項７】 前記周辺領域のコンタクトホール開孔工
   程は、ドライエッチングとウエットエッチングを用いて
   コンタクトホールの開口部分にテーパを形成することを
   特徴とする請求項１乃至６のいずれか一つに記載の電気
   光学装置の製造方法。
8. 【請求項８】 基板上の画像表示領域に、複数の画素電
   極と、該画素電極に画素電極中継層を介して接続された
   薄膜トランジスタと、該薄膜トランジスタに接続された
   走査線及びデータ線と、前記薄膜トランジスタのソース
   領域あるいはドレイン領域と前記データ線を中継接続す
   るデータ線中継層と、前記画素電極に接続された蓄積容
   量とを備えており、前記基板上の前記画像表示領域の周
   辺に位置する周辺領域に、前記走査線、前記蓄積容量を
   形成する容量線及び前記データ線に接続された周辺回路
   又は周辺配線を備えた電気光学装置を製造する電気光学
   装置の製造方法であって、 前記基板上に前記薄膜トランジスタの半導体層を形成す
   る半導体層形成工程と、 前記半導体層上に前記走査線、前記容量線及び前記デー
   タ線を夫々構成する複数の導電膜を各層間絶線膜を介し
   て積層形成する積層形成工程と、 該積層形成工程中に、前記走査線と同層の膜からなる静
   電破壊防止用の短絡配線を前記周辺領域に形成する短絡
   配線形成工程と、 前記短絡配線形成工程後に複数のコンタクトホール開孔
   工程を用いて前記短絡配線をカットするためのカット用
   コンタクトホール開孔工程とを含み、 前記複数のコンタクトホール開孔工程は、少なくとも一
   つのコンタクトホールを複数回のコンタクトホール開孔
   工程で形成し、前記複数回のコンタクトホール開孔工程
   の少なくとも一回は前記画像表示領域の複数の導電膜の
   うち任意の二膜間を各々接続するコンタクトホール開孔
   工程と同時に行われることを特徴とする電気光学装置の
   製造方法。
9. 【請求項９】 前記データ線のパターニング形成時に前
   記カットが行われるカット用コンタクトホールの開孔工
   程は、前記画像表示領域での前記データ線中継層と前記
   データ線間の層間絶縁膜にコンタクトホールを開孔する
   工程と同時に行なわれる工程を含むことを特徴とする請
   求項８に記載の電気光学装置の製造方法。
10. 【請求項１０】 前記カット用コンタクトホール開孔工
    程後は、前記カット用コンタクトホールに露出した前記
    短絡配線のカットを、前記データ線のパターニング形成
    時の前記データ線のエッチングに連続して行うことを特
    徴とする請求項８又は９に記載の電気光学装置の製造方
    法。
11. 【請求項１１】 前記周辺領域での電極を露出させるパ
    ッドオープン工程時に前記カットが行われるカット用コ
    ンタクトホールの開孔工程は、前記画像表示領域での前
    記データ線と前記データ線中継層間のコンタクトホール
    開孔工程及び前記画素電極と前記画素電極中継層間のコ
    ンタクトホール開孔工程と同時に行なわれる開孔工程を
    含むことを特徴とする請求項９に記載の電気光学装置の
    製造方法。
12. 【請求項１２】 前記カット用コンタクトホール開孔工
    程後は、前記カット用コンタクトホールに露出した前記
    短絡配線のカットを、前記パッドオープン工程のエッチ
    ングに前後して行うことを特徴とする請求項８又は１１
    に記載の電気光学装置の製造方法。
13. 【請求項１３】 基板上の画像表示領域に、複数の画素
    電極と、該画素電極に接続された薄膜トランジスタと、
    該薄膜トランジスタに接続された走査線及びデータ線
    と、前記画素電極に接続された蓄積容量と備えた電気光
    学装置を製造する電気光学装置の製造方法であって、 前記基板上に前記薄膜トランジスタの半導体層を形成す
    る半導体層形成工程と、 前記半導体層上に前記走査線、前記半導体層と前記デー
    タ線とを中継接続するデータ線中継層、前記蓄積容量及
    び前記データ線を夫々構成する複数の導電膜をこの順に
    各層間絶線膜を介して積層形成する積層形成工程とを備
    えており、 該積層形成工程は、前記半導体層上の第１層間絶縁膜に
    前記半導体層に達するコンタクトホールを開孔し、前記
    コンタクトホールを覆うように前記データ線中継層を形
    成する工程と、前記データ線中継層上の第２層間絶縁膜
    に前記データ線中継層に達するコンタクトホールを開孔
    し、前記コンタクトホールを覆うように前記データ線を
    形成する工程とを含み、前記半導体層と前記データ線を
    前記データ線中継層を介して電気的に接続することを特
    徴とする電気光学装置の製造方法。
14. 【請求項１４】 前記コンタクトホール開孔工程では、
    平面的に見て同一位置に、前記データ線中継層から前記
    半導体層に達するコンタクトホール部分と前記データ線
    から前記データ線中継層に達するコンタクトホール部分
    とを開孔することを特徴とする請求項１３に記載の電気
    光学装置の製造方法。
15. 【請求項１５】 前記積層形成工程では、前記データ線
    中継層を光吸収層から形成すると共に前記データ線を金
    属膜から形成し、 前記データ線中継層から前記半導体層に達するコンタク
    トホール部分が、前記データ線から前記データ線中継層
    に達するコンタクトホール部分より穴径が小さくなるよ
    うに前記一連のコンタクトホールを開孔することを特徴
    とする請求項１４に記載の電気光学装置の製造方法。