JP2001265255A6 - 電気光学装置及びその製造方法 - Google Patents
電気光学装置及びその製造方法 Download PDFInfo
- Publication number
- JP2001265255A6 JP2001265255A6 JP2000111220A JP2000111220A JP2001265255A6 JP 2001265255 A6 JP2001265255 A6 JP 2001265255A6 JP 2000111220 A JP2000111220 A JP 2000111220A JP 2000111220 A JP2000111220 A JP 2000111220A JP 2001265255 A6 JP2001265255 A6 JP 2001265255A6
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- electro
- conductive layer
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】アクティブマトリクス駆動方式の液晶装置等の電気光学装置において、半導体層と画素電極とを導電層を介して結ぶ複数のコンタクトホールの存在に起因する画素電極表面における窪みや凹凸による悪影響を低減する。
【解決手段】液晶装置は、ＴＦＴアレイ基板（１０）上にＴＦＴ（３０）、データ線（６ａ）、走査線（３ａ）、容量線（３ｂ）及び画素電極（９ａ）を備える。画素電極及びＴＦＴ間は、バリア層（８０）を中継してコンタクトホール（８ａ）及びコンタクトホール（８ｂ）により電気的に接続される。少なくともコンタクトホール（８ｂ）は、非画素開口領域において相隣接する２本のデータ線に対し対称な位置に開孔されている。
【選択図】図２
【解決手段】液晶装置は、ＴＦＴアレイ基板（１０）上にＴＦＴ（３０）、データ線（６ａ）、走査線（３ａ）、容量線（３ｂ）及び画素電極（９ａ）を備える。画素電極及びＴＦＴ間は、バリア層（８０）を中継してコンタクトホール（８ａ）及びコンタクトホール（８ｂ）により電気的に接続される。少なくともコンタクトホール（８ｂ）は、非画素開口領域において相隣接する２本のデータ線に対し対称な位置に開孔されている。
【選択図】図２
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の電気光学装置及びその製造方法の技術分野に属し、特に画素電極と画素スイッチング用の薄膜トランジスタ（ThinFilm Transistor:以下適宜、ＴＦＴと称す）との間の電気的な導通を良好にとるための導電層を備える電気光学装置及びその製造方法の技術分野に属する。
【０００２】
【背景技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の電気光学装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数のＴＦＴがＴＦＴアレイ基板上に設けられている。各ＴＦＴは、走査線にゲート電極が接続され、データ線に半導体層のソース領域が接続され、画素電極に半導体層のドレイン領域が接続されている。
【０００３】
このようなＴＦＴのソース領域及びドレイン領域並びにこれらの間にあるチャネル領域は、ＴＦＴアレイ基板上に形成された半導体層から構成される。画素電極は、積層構造をなす走査線、容量線、データ線等の配線及びこれらを相互に電気的に絶縁するための複数の層間絶縁膜を介して、半導体層のドレイン領域と接続される必要がある。ここで、ＴＦＴアレイ基板上に形成された半導体層の上にゲートが設けられるトップゲート構造を有する正スタガ型又はコプラナー型のポリシリコンＴＦＴの場合などには特に、積層構造における半導体層から画素電極までの層間距離が例えば１０００ｎｍ程度又はそれ以上に長いため、両者を電気的に接続するためのコンタクトホールを開孔するのが困難となる。より具体的には、エッチングを深く行うのにつれてエッチング精度が低下して、目標とする半導体層を突き抜けて開孔してしまう可能性が出て来るため、ドライエッチングのみで、このような深いコンタクトホールを開孔することが極めて困難となる。このため、ドライエッチングにウエットエッチングを組み合わせて行ったりするが、すると今度はウエットエッチングによりコンタクトホールの径が大きくなってしまい、限られた基板上領域において配線や電極を必要なだけレイアウトするのが困難となるのである。
【０００４】
そこで最近では、走査線上に形成される層間絶縁膜に対して、ソース領域に至るコンタクトホールを開孔してデータ線とソース領域との電気的な接続をとる際に、ドレイン領域に至るコンタクトホールを開孔してこの層間絶縁膜上にデータ線と同一層からなるバリア層と称される中継用の導電層を形成しておき、その後、データ線及びこのバリア層上に形成された層間絶縁膜に対して、画素電極からこのバリア層に至るコンタクトホールを開孔することにより、画素電極とドレイン領域とを結ぶ技術が開発されている。
【０００５】
他方、上述のように構成された液晶装置等の電気光学装置を３個用意し、夫々をＲ（赤）用、Ｇ（緑）用、Ｂ（青）用のライトバルブとして用いた複板方式のカラープロジェクタが開発されている。この複板方式によれば、例えば図２０に示すように、３枚の電気光学装置５００Ｒ、５００Ｇ及び５００Ｂにより別々に光変調された３色光は、プリズム５０２により一つの投射光に合成された後、スクリーン上に投射される。このように、プリズム５０２で合成すると、プリズム５０２で反射するＲ光及びＢ光と比べて、Ｇ光は、プリズム５０２で反射されない。即ち、光の反転回数が一回だけＧ光について少なくなる。この現象は、もちろんＧ光の代わりに、Ｒ光又はＢ光がプリズムで反射されないように光学系を構成しても同じであり、更に、プリズム５０２に代えてダイクロイックミラー等を用いて３色光を合成した場合にも同様に起こる。従って、このような場合、Ｇ用の電気光学装置５００Ｇは、画像信号が何等かの形で左右に反転され、電気光学装置５００Ｒや５００Ｂと比べて走査方向が逆転した駆動形式で使用され、逆転した画像が表示される。
【０００６】
【発明が解決しようとする課題】
この種の電気光学装置においては、表示画像の高品位化という一般的な要請が強く、このためには、画像表示領域の高精細化或いは画素ピッチの微細化及び高画素開口率化（即ち、各画素において、表示光が透過しない非画素開口領域に対する、表示光が透過する画素開口領域の比率を高めること）が極めて重要となる。
【０００７】
しかしながら、画素ピッチの微細化が進むと、電極サイズや配線幅、更にコンタクトホール径などには製造技術により本質的な微細化の限界があるため、相対的にこれらの配線や電極等が画像表示領域を占有する比率が高まるため、画素開口率が低くなってしまうという問題点がある。
【０００８】
更に、画素ピッチの微細化が進むと、薄膜トランジスタ、データ線、走査線、容量線などを形成する各種の導電層の膜厚やこれらの間に介在する層間絶縁膜の膜厚などにも、やはり製造技術により本質的な限界があるため、これらの配線や素子が形成された領域とそれ以外の領域との間で、画素電極表面における段差が相対的に大きくなってくる。このように段差が大きくなると、段差のある配向膜上をラビング処理した場合に発生する液晶のディスクリネーション領域は、拡大する。この結果、各画素の開口領域の周りを通常格子状に囲む非開口領域内に、このようなディスクリネーション領域が収まらなくなるという問題点が生じる。或いは、このようなディスクリネーション領域を全て、対向基板上の遮光膜等により敢えて覆い隠すと、今度は各画素における開口領域が非常に小さくなってしまうという問題点が生じる。
【０００９】
ここで特に本願発明者による実験及び研究によれば、画素電極表面における段差がディスクリネーションを引き起こす場所や程度は、ラビング処理の方向に大きく依存している。例えば、ＴＮ（Twisted Nematic)液晶を用いた場合、ラビング処理を走査線及びデータ線に沿って行った場合に、対向基板側から見て右回りに回転するＴＮ液晶の場合では、画素電極表面の段差形状に応じて各画素の開口領域内において右隅でディスクリネーションの発生領域の度合いが大きくなったり、逆に左回りのＴＮ液晶を用いた場合に、画素電極表面の段差形状に応じて各画素の開口領域内において左隅でディスクリネーションの発生領域の度合いが大きくなったりするのである。このように、各画素単位における画素電極表面の段差形状に応じて指向性のあるディスクリネーションが発生してしまうという問題点がある。特にこのような指向性のあるディスクリネーションは、単一の電気光学装置の場合には視認できないような程度であっても、前述のように３個の電気光学装置を用いて複板方式のカラープロジェクタを構成した場合に、視認できてしまう場合がある。より具体的には、各画素におけるディスクリネーションの発生領域の傾向が同じである２枚の電気光学装置（図２０における電気光学装置５００Ｒ及び５００Ｂ）と各画素におけるディスクリネーションの発生領域の傾向が逆転している１枚の電気光学装置（図２０における電気光学装置５００Ｇ）とで夫々変調された３色の光を一つに合成すると、各画素におけるディスクリネーションの発生領域が局所的に相互に増長されて、視覚上非常に目立つという現象が生じる。特に画素ピッチを微細化した３枚の電気光学装置を用いて複板方式のカラープロジェクタを構成する場合には、当該電気光学装置における装置欠陥率が非常に高くなってしまうという問題がある。或いは、特に画素ピッチを微細化した３枚の電気光学装置を用いて複板方式のカラープロジェクタを構成する場合には、画素電極表面の段差に起因したディスクリネーションの発生による画像劣化が激しく、高品位の画像表示を行うのが極めて困難であるという問題がある。
【００１０】
他方、前述したバリア層を用いる技術によれば、各画素においてドレイン領域から画素電極への電気的な接続をとるために、少なくとも２個のコンタクトホールを非開口領域内に開孔せねばならないため、これらの２個のコンタクトホールの存在に起因してその上方に位置する画素電極表面の複数個所に窪みや凹凸が生じるという問題点が生じる。そこで、各種の平坦化技術により、このような凹凸を取り除く対策も考えられるが、このような対策では、製造プロセスの複雑化やコスト上昇を招き、何より画素電極に直接接続される第２コンタクトホールに対しては、他の層間絶縁膜や下地膜を平坦化したところで、その開孔内部及びその上にＩＴＯ(Indium Tin Oxide)膜等から形成される画素電極表面における平坦化は施せるものではない。この結果、複数のコンタクトホールの存在に起因する画素電極表面の窪みや凹凸により、前述のように液晶のディスクリネーションが各画素の特定個所に生じてしまうか或いは各画素の開口領域を狭めねばならないという問題点が生じる。
【００１１】
本発明は上述の問題点に鑑みなされたものであり、画素ピッチを微細化しても半導体層と画素電極とを導電層を介して結ぶ複数のコンタクトホールの存在に起因する画素電極表面における窪みや凹凸による悪影響を効率的に低減しつつ、画素開口領域が高く、高品位の画像表示が可能な電気光学装置及びその製造方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本発明は上記課題を解決するために、基板上に複数の走査線と、複数のデータ線と、前記走査線とデータ線の交差に対応して配置された薄膜トランジスタ及び画素電極と、前記薄膜トランジスタを構成する半導体層と前記画素電極間に電気的に接続された少なくとも１つの導電層とを有し、前記画素電極と前記導電層とを電気的に接続するための第1コンタクトホールは、平面的に見て相隣接する２本のデータ線に対してほぼ対称となるように開孔されていることを特徴とする。
【００１３】
本発明のかかる構成によれば、第１コンタクトホールは、相隣接する２本のデータ線に対してほぼ対称な位置に開孔されている。ここに、相隣接するデータ線に対して対称な位置とは、例えば、第１コンタクトホールが１個であれば２本のデータ線の中央位置であり、２個であれば２本のデータ線間の中央位置に対して線対称な２つの位置であるといったように、第２コンタクトホールの個数に応じて様々な位置が考えられる。尚、このように相隣接する２本のデータ線に対して対称な位置とは、各画素の開口領域のデータ線に沿った方向の中心軸に対して線対称な位置に通常は一致するが各画素の開口領域が正方形又は長方形等のデータ線に沿った方向の中心軸が単純に定まらない場合もあり、両者は必ずしも同意義ではない。ここで、第１コンタクトホールは、画素電極に至るが故に、現在のこの種の画素電極を形成する技術によれば、画素電極表面において第１コンタクトホールに対応する個所には、多かれ少なかれ何らかの窪みや凹凸が生じてしまう。この窪みや凹凸が生じた個所は、例えば画素電極上に形成された配向膜に対してラビング処理等を行った後の電気光学物質のディスクリネーションの発生など、平坦な場合と異なり、電気光学物質に対し様々な不良を引き起こす。しかるに本発明では、第１コンタクトホールは、相隣接する２本のデータ線に対して対称な位置に開孔されているので、第１コンタクトホールに対応する画素電極表面の窪みや凹凸は、各画素毎に相隣接する２本のデータ線に対して対称な位置に発生する。従って、例えば画素電極上に形成された配向膜に対してラビング処理を右回り方向のＴＮ液晶用に行った場合と左回りのＴＮ液晶用に行った場合とを考えると、このような画素電極表面の窪みや凹凸に起因した電気光学物質の不良は、どちらの場合にも各画素に同様の傾向で発生することになる。この結果、明視方向が異なる複数の電気光学装置を組み合わせて複板方式のカラープロジェクタ等用に使用する場合に、前述した従来例のように（図２０参照）、特定個所における不良が、組み合わせたことにより増長される事態を防げる。より一般には、各画素単位で第１コンタクトホールに対応する画素電極表面の窪みや凹凸が走査線に沿ったどちらの方向にも偏っていないため、画像表示領域全体では、走査線に沿って指向性を持つ表示むらが生じないで済むのである。このように、本発明におけるデータ線に対して対称な位置とは、走査線に沿って指向性を持つ表示むらが実質的に生じない程度に対称であれば足りる意味である。
【００１４】
本発明は、前記導電層と前記半導体層とを電気的に接続するために前記導電層と前記半導体層との間に介在する第２コンタクトホールは、平面的に見て相隣接する２本のデータ線に対してほぼ対称となるように開孔されていることを特徴とする。
【００１５】
本発明のかかる構成によれば、半導体層のドレイン領域と導電層とは第２コンタクトホールを介して電気的に接続されている。このため、画素電極から半導体層のドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホールの径を小さくできる。即ち、コンタクトホールを深く開孔する程エッチング精度は落ちるため、薄い半導体層における突き抜けを防止するために、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウエットエッチングで半導体層まで開孔するように工程を組まねばならない。このため、指向性のないウエットエッチングによりコンタクトホールの径が広がらざるを得ないのである。これに対して本発明では、画素電極及び半導体層間を２つの直列な第１及び第２コンタクトホールにより電気的に接続すればよいので、各コンタクトホールをドライエッチングにより開孔することが可能となるか、或いは少なくともウエットエッチングにより開孔する距離を短くすることが可能となる。この結果、第１及び第２コンタクトホールの径を夫々小さくでき、第１コンタクトホールにおける導電層の表面に形成される窪みや凹凸も小さくて済むので、その上方に位置する画素電極部分における平坦化が促進される。更に、第１コンタクトホールにおける画素電極の表面に形成される窪みや凹凸も小さくて済むので、この画素電極部分における平坦化が促進される。
【００１６】
また、第２コンタクトホールは、各種の導電層や層間絶縁膜を介して画素電極から比較的離れているため、第１コンタクトホール程には画素電極表面の形状に対して影響を及ぼさないが、装置仕様（要求される画像品位など）や装置設計（第２コンタクトホールの位置や開口領域からの距離など）等との関係から、第２コンタクトホールに起因して画素電極に生じる窪みや凹凸などが電気光学物質におけるディスクリネーションの発生等を引き起こす場合も考えられる。また製造プロセス上、第２コンタクトホールに対応する領域についての平坦化処理を省略したい場合も考えられる。このような場合に、第２コンタクトホールを、非開口領域内において相隣接する２本のデータ線に対してほぼ対称な位置に開孔しておけば、前述した第１コンタクトホールの場合と同様に、各画素単位で第１コンタクトホールに対応する画素電極表面の窪みや凹凸が走査線に沿ったどちらの方向にも偏っていないため、画像表示領域全体では、走査線に沿って指向性を持つ表示むらが生じないで済むのである。
【００１７】
本発明は、前記画素電極に付加する蓄積容量を有し、前記走査線及び前記蓄積容量の一方の電極の上に、前記導電層と、第１層間絶縁膜と、前記データ線と、第２層間絶縁膜と、前記画素電極がこの順に積層されてなり、前記導電層と前記画素電極とは前記第１及び第２層間絶縁膜に開孔された前記第1コンタクトホールを介して電気的に接続されてなることを特徴とする。
【００１８】
本発明のかかる構成によれば、半導体層とデータ線との間に導電層を中継することにより、導電層と画素電極とを第1コンタクトホールを介して電気的に接続可能である。この際、第１コンタクトホールの位置は、データ線が存在しない平面領域であれば任意の位置に設定できるので、設計自由度が増し有利である。
【００１９】
本発明は、前記半導体層と同一膜からなる第１蓄積容量電極と前記一方の電極である第２蓄積容量電極との間に第１誘電体膜となる第1絶縁薄膜が介在されてなり、前記第２蓄積容量電極と前記導電層の一部からなる第３蓄積容量電極との間に第２誘電体膜となる第２絶縁薄膜が介在されてなることを特徴とする。
【００２０】
本発明のかかる構成によれば、半導体層と同一膜からなる第１蓄積容量電極と前記一方の電極である第２蓄積容量電極との間に第１絶縁薄膜を介在させ、第２蓄積容量電極と前記導電層の一部からなる第３蓄積容量電極との間に第２絶縁薄膜が介在させているため、導電層を中央にしてその上下に並列に接続された第1及び第２の蓄積容量が形成される。このように限られた基板領域に立体的に導電層を利用して蓄積容量を増大させることができる。
【００２１】
本発明は、前記画素電極に付加する蓄積容量を有し、前記走査線及び前記蓄積容量の一方の電極の上に第１層間絶縁膜と、前記データ線及び前記導電層と、第２層間絶縁膜と、前記画素電極がこの順に積層されてなり、前記導電層と前記画素電極とは前記第２層間絶縁膜に開孔された前記第１コンタクトホールを介して電気的に接続されてなることを特徴とする。
【００２２】
本発明のかかる構成によれば、半導体層とデータ線との間に導電層を中継することにより、導電層と画素電極とを第1コンタクトホールを介して電気的に接続可能である。この際、導電層と画素電極とを電気的に接続するための第１コンタクトホールの位置は、データ線が存在しない平面領域であれば任意の位置に設定できるので、設計自由度が増し有利である。また、導電層とデータ線とを同時に形成することが可能であり、工程を増やすことなく導電層を形成することが可能である。更に、データ線をＡｌ膜で形成する場合、画素電極を形成するＩＴＯ膜との接続不良が発生する恐れがあるため、導電層を２層以上に形成しても良い。
【００２３】
本発明は、前記画素電極に付加する蓄積容量を有し、前記半導体層と同一膜からなる第１蓄積容量電極と前記一方の電極である第２蓄積容量電極との間に第１誘電体膜が介在されてなり、前記第２蓄積容量電極と前記導電層からなる第３蓄積容量電極との間に第２誘電体膜となる前記第１層間絶縁膜が介在されてなることを特徴とする。
【００２４】
本発明のかかる構成によれば、半導体層と同一膜からなる第１蓄積容量電極と前記一方の電極である第２蓄積容量電極との間に第１誘電体膜が介在され、第２蓄積容量電極と前記導電層の一部からなる第３蓄積容量電極との間に第２誘電体膜となる前記第１層間絶縁膜が介在されているため、導電層を中央にしてその上下に並列に接続された第1及び第２の蓄積容量が形成される。このように限られた基板領域に立体的に導電層を利用して蓄積容量を増大させることができる。
【００２５】
本発明は、前記走査線と前記第２蓄積容量電極は、平面的に見てほぼ横並びに配置されてなり、前記半導体層と前記導電層とを接続するための第２コンタクトホールは、平面的に見て前記走査線及び第２蓄積容量電極の間に開孔されていることを特徴とする。
【００２６】
本発明のかかる構成によれば、走査線及び第２蓄積容量電極と半導体層のドレイン領域に電気的に接続された導電層とのショートを防ぐことができる。即ち、第２コンタクトホールは、半導体層に至るがゆえに、平面的に見て走査線や第２蓄積容量電極と重なる位置に形成することができないが、本発明では、第２コンタクトホールは平面的に見て走査線及び第２蓄積容量電極の間に開孔されているので、このような構成により上述のショートの問題を防ぐことができ、且つ第２コンタクトホールの存在に起因してその上方に層間絶縁膜を介して画素電極表面に生じる窪みや凹凸を、走査線と容量線との間にある中央寄りの領域に位置させることが可能となる。従って、第２コンタクトホールの存在に起因して画素電極表面に生じる窪みや凹凸は、画素開口領域から走査線や第２蓄積容量電極の幅に応じて非開口領域内へ入り込んで位置するので、たとえこのような窪みや凹凸に対する平坦化処理を途中に介在する層間絶縁膜等に施さなくても、このような窪みや凹凸による悪影響が、開口領域に及び難い構成とすることができる。
【００２７】
本発明は、前記走査線と前記第２蓄積容量電極は、平面的に見てほぼ横並びに配置されてなり、前記半導体層と前記導電層とを電気的に接続するための前記第２コンタクトホールは、平面的に見て前記第２蓄積容量電極の前記走査線と反対側に開孔されていることを特徴とする。
【００２８】
本発明のかかる構成によれば、第２コンタクトホールは、平面的に見て第２蓄積容量電極の開口領域に接した側に開孔されている。ここで、第２コンタクトホールは、薄膜トランジスタの半導体層に至るが故に、平面的に見て走査線や第２蓄積容量電極と重なる位置に形成することはできない。即ち、これらが重なるのでは、第２コンタクトホールにより、走査線や第２蓄積容量電極と導電層とがショートしてしまうのである。しかるに本発明では、第２コンタクトホールは、平面的に見て第２蓄積容量電極の開口領域に接した側に開孔されているので、特に、電気光学装置として致命的な走査線と導電層とがショートする可能性を極力低減できる。そして、第２コンタクトホールは、第１コンタクトホールと異なり、画素電極から複数の導電層や層間絶縁膜を介して離れているので、第２コンタクトホールの存在に起因して層間絶縁膜等を介して画素電極表面に生じる窪みや凹凸は、本来小さくて済む。或いは、前述の如くほぼ必然的に画素電極の表面に窪みや凹凸を引き起こすと共に平坦化が極めて困難な第１コンタクトホールとは異なり、第２コンタクトホールに起因した窪みや凹凸は、画素電極との間に介在する層間絶縁膜により比較的容易に平坦化可能である。従って、必要に応じて第２コンタクトホールの上方における層間絶縁膜を適宜平坦化すれば、上記の如き第２蓄積容量電極の開口領域に接した側という平面的に各画素の開口領域に近い位置に第１コンタクトホールを配置することにより、第２コンタクトホールの存在に起因して走査線及び導電層間がショートしてしまう可能性を低減可能となるのである。
【００２９】
本発明は、前記第１及び第２コンタクトホールのうち少なくとも一方は、各画素毎に複数設けられている。
【００３０】
本発明のかかる構成によれば、複数のコンタクトホールを開孔することにより、同一の電気導電率を得るのに必要な各コンタクトホールにおける径を小さくできる。従って、各コンタクトホールに起因した画素電極表面における窪みや凹凸を小さくできるので有利である。また、複数のコンタクトホールにより、冗長構造を実現でき装置欠陥率を低下できる。
【００３１】
本発明は、前記第１コンタクトホールは、平面的に見て前記走査線と前記第２蓄積容量電極の幅方向のほぼ中央部に開孔されている。
【００３２】
本発明のかかる構成によれば、第１コンタクトホールは、走査線に沿った領域内の幅方向のほぼ中央部に開孔されているので、第１コンタクトホールの存在に起因して画素電極表面に生じる窪みや凹凸は、走査線に沿って長手状に伸びる非開口領域のうち幅方向の中央部に位置させることが可能となる。従って、第１コンタクトホールの存在に起因する窪みや凹凸による悪影響が、開口領域に及び難い構成とすることができる。このように、この態様における中央部とは、第２コンタクトホールの存在に起因する窪みや凹凸が開口領域に及ぼす悪影響を実質的に低減可能なだけ、開口領域との境界から離れて非開口領域内へ入り込んだ部分であれば足りる意味である。
【００３３】
本発明は、前記第1コンタクトホールと前記第２コンタクトホールとは平面的に見て少なくとも部分的に重なるように配置されてなることを特徴とする。
【００３４】
本発明のかかる構成によれば、第１コンタクトホールと第２コンタクトホールを重ねて配置されるため、画素の対称性を有することができる。また、コンタクトホールによる凹凸を１個所にまとめることができるので、液晶等の電気光学物質におけるディスクリネーションの発生を低減することができる。
【００３５】
本発明は、前記蓄積容量の一方の電極は所定の電位が印加される容量線であることを特徴とする。
【００３６】
本発明のかかる構成によれば、容量線の電位を一定にすることができ、第２蓄積容量の電位を安定させることができる。
【００３７】
本発明は、前記導電層は、相隣接するデータ線間の中心線に対してほぼ対称となるように設けられてなることを特徴とする。
【００３８】
本発明のかかる構成によれば、各画素の表面の窪みや凹凸の偏りを避けることができるため、画像表示領域全体で、表示むらの発生を防ぐことができる。
【００３９】
本発明は、前記基板及び前記第１及び第２層間絶縁膜のうち少なくとも一つは、少なくとも前記データ線の一部に対向する部分が凹状に窪んで形成されるか、あるいは前記第1層間絶縁膜と第２層間絶縁膜のうちの少なくとも一方を平坦化処理することにより、前記画素電極の表面が平坦化されている。
【００４０】
本発明のかかる構成によれば、データ線に重ねて薄膜トランジスタ、走査線、第２蓄積容量電極等が形成される領域と他の領域との段差が低減される。このようにして第１及び第２層間絶縁膜のうち少なくとも一つは、例えば、ＣＭＰ（Chemical Mechanical Polishing）処理、スピンコート処理、リフロー法等や有機ＳＯＧ（Spin On Glass)膜、無機ＳＯＧ膜、ポリイミド膜等を利用して、第１コンタクトホールに対向する箇所を含む画素電極に面する側の表面が平坦化されるか、あるいは、第１及び第２層間絶縁膜のうち、少なくとも一つを凹状に窪ませることにより、画素電極の下地表面が平坦化されているので、画素電極をより一層平坦化でき、画素電極表面の窪みや凹凸に起因する液晶等の電気光学物質におけるディスクリネーションの発生等が低減され、最終的には高品位の画像表示が可能となる。
【００４１】
本発明は、前記導電層は、導電性の遮光膜からなる。
【００４２】
本発明のかかる構成によれば、導電性の遮光膜からなる導電層により、各画素の開口領域を少なくとも部分的に規定することが可能となる。このように例えば、基板に対向して配置される対向基板に形成される遮光膜ではなく、ＴＦＴアレイ基板上に導電性の遮光膜の一部或いは全部を設ける構成は、製造プロセスにおける基板と対向基板との位置ずれによって画素開口率の低下を招かない点で極めて有利である。
【００４３】
この導電層が遮光膜からなる態様では、前記導電層は、画素の開口領域の少なくとも一部を規定するように構成してもよい。
【００４４】
本発明のかかる構成によれば、導電層単独で、或いは対向基板に形成された遮光膜等と共に、画素の開口領域を規定することが可能となる。特に他方の基板に遮光膜を形成しないで開口領域を規定すれば、製造プロセスにおける工程を削減することが可能となると共に一対の基板間のアライメントずれによる画素開口率の低下やばらつきを防ぐことも可能となり有利である。
【００４５】
本発明は、前記導電層は、導電性のポリシリコン膜から構成されている。
【００４６】
本発明のかかる構成によれば、導電性のポリシリコン膜からなる導電層は、遮光膜としての機能は発揮しないが、画素電極と半導体層のドレイン領域とを結ぶ中継機能は十分に発揮し得る。この場合には特に、層間絶縁膜との間で熱等によるストレスが発生しにくくなるので、当該導電層及びその周辺におけるクラック防止に役立つ。
【００４７】
本発明は、導電層は、導電性のポリシリコン膜と高融点金属との２層以上の積層膜からなる。
【００４８】
かかる構成によれば、導電性のポリシリコン膜からなる導電層は、遮光膜としての機能は発揮しないが、蓄積容量を増加させる機能及び中継機能は十分に発揮し得る。また半導体層と導電層のポリシリコン膜を電気的に接続する際に、同じポリシリコン膜で形成すると、コンタクト抵抗を大幅に低減することができる。また、このような導電性のポリシリコン膜の上に高融点金属を積層すれば、遮光膜としての機能を発揮するとともに、さらに抵抗を下げることができる。
【００４９】
本発明の電気光学装置の製造方法は上記課題を解決するために、複数の走査線と、複数のデータ線と、前記各走査線とデータ線の交差に対応して配置された薄膜トランジスタ及び画素電極と、前記薄膜トランジスタを構成する半導体層と前記画素電極の間で電気的に接続された少なくとも１つの導電層とを有する電気光学装置の製造方法であって、基板上に前記半導体層を形成する工程と、前記半導体層上に第1絶縁薄膜を形成する工程と、前記第１絶縁薄膜上に前記走査線を形成する工程と、前記走査線上に第２絶縁薄膜を形成する工程と、前記第２絶縁薄膜上に前記導電層を形成する工程と、前記導電層上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に前記データ線を形成する工程と、前記データ線上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜の相隣接する２本の前記データ線に対してほぼ対称な位置に前記第１コンタクトホールを開孔する工程と、前記第１コンタクトホールを介して前記導電層に対して電気的な接続がとれるように前記画素電極を形成する工程とを含むことを特徴とする。
【００５０】
本発明のかかる構成によれば、前述した本発明の第１の電気光学装置を比較的少ない工程数で且つ比較的簡単な各工程を用いて製造できる。
【００５１】
本発明は上記課題を解決するために、複数の走査線と、複数のデータ線と、前記走査線とデータ線の交差に対応して配置された薄膜トランジスタ及び画素電極と、前記薄膜トランジスタを構成する半導体層と前記画素電極との間で電気的に接続された少なくとも１つの導電層とを有する電気光学装置の製造方法であって、基板にソース領域、チャネル領域及び前記ドレイン領域を含む所定パターンを持つ前記半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に前記走査線を形成する工程と、前記走査線上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に前記データ線と前記導電層とを形成する工程と、前記導電層上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜の相隣接する２本の前記データ線に対してほぼ対称な位置に前記第１コンタクトホールを開孔する工程と、前記第１コンタクトホールを介して前記導電層に対して電気的な接続がとれるように前記画素電極を形成する工程とを含むことを特徴とする。
【００５２】
本発明のかかる構成によれば、電気光学装置を比較的少ない工程数で且つ比較的簡単な各工程を用いて製造できる。
【００５３】
本発明は、前記走査線を形成する工程において、前記画素電極に付加するための蓄積容量の一方の電極を前記走査線に沿って横並びに同一材料で同時に形成する工程を有し、平面的に見て前記走査線と前記一方の電極の間に第２コンタクトホールを開孔することを特徴とする。
【００５４】
本発明のかかる構成によれば、電気光学装置を比較的少ない工程数で且つ比較的簡単な各工程を用いて製造することができる。
【００５５】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００５６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００５７】
（電気光学装置の第１実施形態）本発明による電気光学装置の第１実施形態である液晶装置の構成について、図１から図３を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００５８】
図１において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソース領域に電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレイン領域に電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。
【００５９】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的に接続されており、画素電極９ａは、図中右下がりの斜線で示した領域に夫々形成されておりバッファとしての導電層（以下、バリア層と称す）８０を中継して、コンタクトホール８ａ並びにコンタクトホール８ｂを介して半導体層１ａのうち後述のドレイン領域に電気的に接続されている。また、半導体層１ａのうちチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａのチャネル領域１ａ'に対向する部分はゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａの一部がゲート電極として対向配置されたＴＦＴ３０が設けられている。
【００６０】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。
【００６１】
特に、島状のバリア層８０は夫々、コンタクトホール８ａにより半導体層１ａのドレイン領域に電気的に接続されており、コンタクトホール８ｂにより画素電極９ａに電気的に接続されており、ドレイン領域と画素電極９ａとの間における導電層或いはバッファとして機能している。このバリア層８０、コンタクトホール８ａ並びにコンタクトホール８ｂについては後に詳述する。
【００６２】
また、図中太線で示した領域には夫々、走査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るように、第１遮光膜１１ａを設けてもよい。第1遮光膜１１ａは夫々、走査線３ａに沿って縞状に形成されていると共に、データ線６ａと交差する箇所が図中下方に幅広に形成されており、この幅広の部分により各ＴＦＴのチャネル領域１ａ’をＴＦＴアレイ基板側から見て夫々覆う位置に設けることにより、ＴＦＴアレイ基板裏面からの光の照射を防止できる。
【００６３】
次に図３の断面図に示すように、液晶装置は、一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００６４】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００６５】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００６６】
対向基板２０には、更に図３に示すように、各画素の非開口領域に、第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００６７】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００６８】
更に図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間に、第１遮光膜１１ａを設けると良い。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの反射光（戻り光）等が画素スイッチング用ＴＦＴ３０を構成する半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに入射する事態を未然に防ぐことができ、これに起因した光電流の発生により画素スイッチング用ＴＦＴ３０の特性が変化したり、劣化することはない。
【００６９】
尚、縞状に形成された第１遮光膜１１ａは、走査線３ａ下に延設されて、定電位源又は大容量部分に電気的に接続されてもよい。このように構成すれば、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられる。尚、第１遮光膜１１ａはデータ線６ａ及び走査線３ａに沿って格子状で形成しても良いし、少なくとも画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを覆うように島状に形成しても良い。
【００７０】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的に絶縁するために設けられるものである。更に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化等を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。下地絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００７１】
本実施形態では、半導体層１ａを高濃度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆとし、これに対向する容量線３ｂの一部を第２蓄積容量電極とし、ゲート絶縁膜として機能する絶縁薄膜２を走査線３ａに対向する位置から延設してこれらの電極間に挟持された第１誘電体膜とすることにより、第１蓄積容量７０ａが形成されている。更に、この第２蓄積容量電極と対向するバリア層８０の一部を第３蓄積容量電極とし、これらの電極間に第２誘電体膜８１を設けることにより、第２蓄積容量７０ｂが形成されている。そして、これら第１及び第２蓄積容量７０ａ及び７０ｂがコンタクトホール８ａを介して並列接続されて蓄積容量７０が構成されている。特に第1蓄積容量７０ａを形成する第１誘電体膜を含む絶縁薄膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、第１蓄積容量７０ａは比較的小面積で大容量の蓄積容量として構成できる。また、第２誘電体膜８１も、第１誘電体膜２と同様に或いは第１誘電体膜２よりも薄く形成することができるので、図２に示したように相隣接するデータ線６ａ間の領域を利用して、第２蓄積容量７０ｂは比較的小面積で大容量の蓄積容量として構成できる。従って、これら第１蓄積容量７０ａ及び第２蓄積容量７０ｂから立体的に構成される蓄積容量７０は、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という画素開口領域を外れたスペースを有効に利用して、小面積で大容量の蓄積容量を形成することができる。
【００７２】
このように第２蓄積容量７０ｂを構成する第２誘電体膜８１は、酸化シリコン膜、窒化シリコン膜等でもよいし、多層膜から構成してもよい。一般に絶縁薄膜を形成するのに用いられる各種の公知技術（減圧ＣＶＤ法、プラズマＣＶＤ法、熱酸化法、常圧ＣＶＤ法、スパッタリング法、ＥＣＲプラズマ法、リモートプラズマ法等）により、第２誘電体膜８１を形成可能である。第２誘電体膜８１を薄く形成することにより、コンタクトホール８ａの径を更に小さく出来るので、前述したコンタクトホール８ａにおけるバリア層８０の窪みや凹凸が更に小さくて済み、その上方に位置する画素電極９ａにおける平坦化が更に促進される。
【００７３】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain)構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁する絶縁薄膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つがバリア層８０を中継して接続されている。低濃度ソース領域１ｂ及び高濃度ソース領域１ｄ並びに低濃度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用の不純物をドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施形態では特にデータ線６ａは、Ａｌ(アルミニウム）膜等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性且つ導電性の薄膜から構成されている。また、バリア層８０及び第２誘電体膜８１の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及びバリア層８０へ通じるコンタクトホール８ｂが各々形成された第１層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的に接続されている。更に、データ線６ａ及び第１層間絶縁膜４の上には、バリア層８０へのコンタクトホール８ｂが形成された第２層間絶縁膜７が形成されている。このコンタクトホール８ｂを介して、画素電極９ａはバリア層８０に電気的に接続されており、更にバリア層８０を中継してコンタクトホール８ａを介して高濃度ドレイン領域１ｅに電気的に接続されている。前述の画素電極９ａは、このように構成された第２層間絶縁膜７の上面に設けられている。
【００７４】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部であるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するセルフアライン型のＴＦＴであってもよい。
【００７５】
また本実施形態では、画素スイッチング用ＴＦＴ３０の走査線３ａの一部からなるゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００７６】
図２及び図３に示すように、本実施形態の液晶装置では、高濃度ドレイン領域１ｅと画素電極９ａとをコンタクトホール８ａ及びコンタクトホール８ｂを介してバリア層８０を経由して電気的に接続するので、画素電極９ａからドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホール８ａ及びコンタクトホール８ｂの径を夫々小さくできる。即ち、一つのコンタクトホールを開孔する場合には、コンタクトホールを深く開孔する程エッチング精度は落ちるため、例えば５０ｎｍ程度の非常に薄い半導体層１ａにおける突き抜けを防止するためには、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウエットエッチングで半導体層１ａまで開孔するように工程を組まねばならない。或いは、ドライエッチングによる突き抜け防止用のポリシリコン膜を別途設けたりする必要が生じてしまうのである。
【００７７】
これに対して本実施形態では、画素電極９ａ及び高濃度ドレイン領域１ｅを２つの直列なコンタクトホール８ａ及びコンタクトホール８ｂにより電気的に接続すればよいので、これらコンタクトホール８ａ及びコンタクトホール８ｂを夫々、ドライエッチングにより開孔することが可能となるのである。或いは、少なくともウエットエッチングにより開孔する距離を短くすることが可能となるのである。但し、コンタクトホール８ａ及びコンタクトホール８ｂに夫々、若干のテーパを付けるために、ドライエッチング後に敢えて比較的短時間のウエットエッチングを行うようにしてもよい。
【００７８】
以上のように本実施形態によれば、コンタクトホール８ａ及びコンタクトホール８ｂの径を夫々小さくでき、コンタクトホール８ａにおけるバリア層８０の表面に形成される窪みや凹凸も小さくて済むので、その上方に位置する画素電極９ａの部分における平坦化が、ある程度促進される。更に、第２コンタクトホール８ｂにおける画素電極９ａの表面に形成される窪みや凹凸も小さくて済むので、この画素電極９ａの部分における平坦化が、ある程度促進される。
【００７９】
本実施形態では特に、バリア層８０は、導電性の遮光膜からなる。従って、バリア層８０により、各画素開口領域を少なくとも部分的に規定することが可能となる。例えば、バリア層８０は、第１遮光膜１１ａと同じく、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。これらの高融点金属と画素電極９ａを構成するＩＴＯ膜とのコンタクト抵抗は低いため、コンタクトホール８ｂを介してバリア層８０及び画素電極９ａ間で良好に電気的な接続がとれる。バリア層８０の膜厚は、例えば５０ｎｍ以上５００ｎｍ以下程度とするのが好ましい。５０ｎｍ程度の厚みがあれば、製造プロセスにおける第２コンタクトホール８ｂの開孔時に突き抜ける可能性は低くなり、また５００ｎｍ程度であればバリア層８０の存在に起因した画素電極９ａの表面の凹凸は問題とならないか或いは比較的容易に平坦化可能だからである。ここで、データ線６ａとバリア層８０と第１遮光膜１１ａあるいは、データ線６ａとバリア層８０等の遮光性を有する膜により画素開口部を規定することが可能である。このような場合、対向基板２０に第２遮光膜２３を形成しなくて済むため、工程を削減することが可能である。さらに、対向基板２０とＴＦＴアレイ基板１０とのアライメントずれによる画素開口率の低下やばらつきを防ぐことができる。また、対向基板２０に第２遮光膜２３を設ける場合は、ＴＦＴアレイ基板１０とのアライメントずれを考慮して大きめに形成するが上述のようにデータ線６ａ、バリア層８０等のＴＦＴアレイ基板１０側に形成された遮光性の膜により画素開口部を規定するため、精度よく画素開口部を規定することができ、対向基板２０に設けた第２遮光膜２３により画素開口部を決める場合に比べて開口率を向上させることができる。
【００８０】
尚、本実施形態では、バリア層８０が導電性の遮光膜からなるため様々な利点が得られるが、バリア層８０を、高融点金属膜ではなく、例えば、リン等をドープした低抵抗な導電性のポリシリコン膜から構成してもよい。このように構成すれば、バリア層８０は、遮光膜としての機能は発揮しないが、蓄積容量７０を増加させる機能及びバリア層本来の中継機能は十分に発揮し得る。更に、第１層間絶縁膜４との間で熱等によるストレスが発生し難くなるので、バリア層８０及びその周辺におけるクラック防止に役立つ。また、バリア層８０をポリシリコン膜の上に金属膜を用いて２層以上の積層膜で形成してもよい。さらに、２層のポリシリコン膜の間に金属膜を挟んで３層としてもよい。このように、バリア層８０と高濃度ドレイン領域１eとを電気的に接続する際に、同じポリシリコン膜で形成すると、コンタクト抵抗を大幅に低減することができる。他方、画素開口領域を規定するための遮光については、第１遮光膜１１ａや第２遮光膜２３により別途行えばよい。
【００８１】
本実施の形態では特に、コンタクトホール８ｂは、非開口領域内において、相隣接する２本のデータ線６ａに対してほぼ対称な位置に開孔されている。即ちコンタクトホール８ｂは、平面的に見て２本のデータ線６ａのほぼ中央位置に開孔されている。ここで、コンタクトホール８ｂは、画素電極９ａに至るが故に、画素電極９ａの表面においてコンタクトホール８ｂに対応する個所には、多かれ少なかれ何らかの窪みや凹凸が生じてしまう。この窪みや凹凸が生じた個所は、画素電極９ａ上に形成された配向膜１６に対してラビング処理等を行った後の液晶のディスクリネーションの発生を引き起こす。しかるに本実施形態では、コンタクトホール８ｂは、非開口領域内において相隣接する２本のデータ線６ａに対してほぼ対称な位置に開孔されているので、コンタクトホール８ｂに対応する画素電極９ａの表面の窪みや凹凸は、各画素毎に相隣接する２本のデータ線６ａに対してほぼ対称な位置に発生する。従って、配向膜１６に対してラビング処理を対向基板２０側から見て右回りに回転するＴＮ液晶用に行った場合と逆に左回りに回転するＴＮ液晶用に行った場合とを考えると、このような画素電極９ａの表面の窪みや凹凸に起因した液晶のディスクリネーションの発生は、どちらの場合にも各画素に同様の傾向で発生させることができる。この結果、明視方向の異なる複数の液晶装置と左シフト用の液晶装置とを組み合わせて複板方式のカラープロジェクタ等用に使用する場合に、特定個所における不良が組み合わせたことにより増長される事態を防げる。
【００８２】
更に本実施形態では特に、コンタクトホール８ａも、非開口領域内において相隣接する２本の前記データ線６ａに対してほぼ対称な位置に開孔されている。従って、コンタクトホール８ａは、層間絶縁膜等を介して画素電極９ａから比較的離れているめ、コンタクトホール８ｂ程には画素電極９ａの表面の形状に対して影響を及ぼさないものの、コンタクトホール８ｂの場合と同様に、各画素単位でコンタクトホール８ａに対応する画素電極９ａの表面の窪みや凹凸が走査線に沿ったどちらの方向にも偏っていないようにできる。
【００８３】
尚、本実施形態ではバリア層８０についても、非開口領域内において相隣接する２本のデータ線６ａに対してほぼ対称な平面形状を有しているため、バリア層８０の膜厚に起因した画素電極９ａにおける凹凸も、相隣接する２本のデータ線６ａに対して対称となる。従ってどちらの方向からラビング処理を施しても、その悪影響が各画素毎に非対称となることはない。また、バリア層８０は各画素単位毎に島状に形成されているため、バリア層８０を形成する膜の応力の影響を受けることがない。
【００８４】
また、図２に示すように、走査線３ａと容量線３ｂは、非開口領域のうち走査線３ａに沿った領域内において、平面的に見て一本ずつ対をなしてほぼ横並びに配置されており、コンタクトホール８ａは、非開口領域のうち走査線３ａに沿った領域内において、走査線３ａ及び容量線３ｂの間に開孔されている。従って、走査線３ａや容量線３ｂと高濃度ドレイン領域１ｅとがショートすることなく、しかもコンタクトホール８ａの存在に起因してその上方に第１層間絶縁膜４及び第２層間絶縁膜７等を介して画素電極９ａの表面に生じる窪みや凹凸を、非開口領域のうち走査線３ａと容量線３ｂとの間にある中央寄りの領域に位置させることが可能となる。従って、コンタクトホール８ａの存在に起因して画素電極９ａの表面に生じる窪みや凹凸は、画素開口領域から走査線３ａや容量線３ｂの幅に応じて非開口領域内へ入り込んで位置するので、例えこのような窪みや凹凸に対する平坦化処理を途中に介在する第１層間絶縁膜４及び第２層間絶縁膜７等に施さなくても、このような窪みや凹凸による悪影響が、開口領域に及び難い構成とすることができる。尚、図２に示すように、本実施形態では特に、コンタクトホール８ａの存在により走査線３ａや容量線３ｂの線幅が全体的に細くならないように、或いは非開口領域の幅が不必要に増大しないように、容量線３ｂの平面形状は、コンタクトホール８ａやコンタクトホール８ｂの形成領域に対応してくびれ込むようにすると、画素開口率の低下を防ぐことができる。更に、走査線３ａも容量線３ｂと同様にその平面形状をコンタクトホール８ａやコンタクトホール８ｂの形成領域に対応してくびれ込むようにしても良い。また、コンタクトホール８ｂは、容量線３ｂ上に第２誘電体膜８１を介してバリア層８０を積層してある場合には、容量線３ｂ上に設けても良い。この場合には、コンタクトホール８ｂの開孔領域にも蓄積容量を設けることができ有利である。
【００８５】
更にバリア層８０は、データ線６ａを構成するＡｌ層よりも下側に設けられているので、コンタクトホール８ｂの位置は、データ線６ａが存在しない平面領域であれば任意の位置に設定できる。
【００８６】
更にまた、コンタクトホール８ｂは、平面的に見て非開口領域のうち走査線３ａに沿った領域内のデータ線６ａに平行な幅方向のほぼ中央部に開孔されている。よって、コンタクトホール８ｂの存在に起因して画素電極９ａの表面に生じる窪みや凹凸は、平面的に見て走査線３ａに沿って長手状に伸びる非開口領域のうち幅方向のほぼ中央部に位置させることが可能となる。従って、コンタクトホール８ｂの存在に起因する窪みや凹凸による悪影響が、開口領域に及び難い構成とすることができる。
【００８７】
尚、コンタクトホール８ａ、コンタクトホール８ｂ及びコンタクトホール５の平面形状は、円形や四角形或いはその他の多角形状等でもよいが、円形は特にコンタクトホールの周囲の層間絶縁膜等におけるクラック防止に役立つ。そして、良好に電気的な接続を得るために、ドライエッチング後にウエットエッチングを行って、これらのコンタクトホールに夫々若干のテーパをつけることが好ましい。
【００８８】
以上説明したように第１実施形態の液晶装置によれば、コンタクトホール８ａ並びにコンタクトホール８ｂの形成位置を工夫することにより、各画素単位でコンタクトホール８ｂに対応する画素電極９ａの表面の窪みや凹凸に起因する不良傾向が安定するため、コンタクトホールの存在により画像表示領域内の特定個所における不良が一定限度を超えて顕在化して、表示画像の品位が劣化する事態、或いは当該液晶装置全体が不良品となる事態を効率的に防ぐことが可能となる。更に、コンタクトホール８ａの形成位置を工夫することにより装置欠陥が生じにくい構成が得られる。加えて、コンタクトホール８ｂは、平面的に見てデータ線６ａが存在せず且つバリア層８０が存在する領域であれば、任意の平面位置に開孔可能であるため、コンタクトホール８ｂを開孔する位置の自由度が格段に高まるので、平面レイアウトに関する設計自由度が非常に高まり、実用上大変便利である。
【００８９】
（電気光学装置の第１実施形態における製造プロセス）次に、以上のような構成を持つ実施形態における液晶装置の製造プロセスについて、図４から図７を参照して説明する。尚、図４から図７は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００９０】
先ず図４の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温で熱処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリング等により、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜１１を形成する。尚、遮光膜１１上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【００９１】
次に工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィ工程により第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００９２】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば、約５００〜２０００ｎｍとする。尚、ＴＦＴアレイ基板１０の裏面からの戻り光が問題にならない場合は、第１遮光膜１１ａや下地絶縁膜１２を形成しなくても良い。
【００９３】
次に工程（４）に示すように、下地絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間の熱処理を施すことにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使った熱処理でも良いし、エキシマレーザー等を用いたレーザー熱処理でも良い。
【００９４】
この際、図３に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物を僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物を僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化し、その後熱処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００９５】
次に工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンを有する半導体層１ａを形成する。
【００９６】
次に工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜２ａを形成し、更に工程（７）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含む多層構造を持つ画素スイッチング用ＴＦＴ３０の絶縁薄膜２と共に蓄積容量形成用の第１誘電体膜を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜（第１誘電体膜）２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１を熱酸化することのみにより、単一層構造を持つ絶縁薄膜２を形成してもよい。
【００９７】
次に工程（８）に示すように、フォトリソグラフィ工程、エッチング工程等によりレジスト層５００を第１蓄積容量電極１ｆとなる部分を除く半導体層１ａ上に形成した後、例えばＰイオンをドーズ量約３×１０12／ｃｍ2でドープして、第１蓄積容量電極１ｆを低抵抗化する。
【００９８】
次に工程（９）に示すように、レジスト層５００を除去した後、減圧ＣＶＤ法等によりポリシリコン膜３を堆積し、更にＰを熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入した低抵抗なポリシリコン膜を用いてもよい。ポリシリコン膜３の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００９９】
次に図５の工程（１０）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。走査線３ａ及び容量線３ｂは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。
【０１００】
次に工程（１１）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａの一部からなるゲート電極をマスクとして、ＰなどのＶ族元素の不純物を低濃度で例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量にてドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【０１０１】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物を高濃度で例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にてドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素の不純物を用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより容量線３ｂ及び走査線３ａは更に低抵抗化される。
【０１０２】
尚、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。このように、本実施形態において画素スイッチング用ＴＦＴ３０を構成する半導体層１ａをポリシリコン膜で形成すれば、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することができ、製造上有利である。
【０１０３】
次に工程（１３）に示すように、レジスト層６００を除去した後、容量線３ｂ及び走査線３ａ並びに絶縁薄膜（第１誘電体膜）２上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる第２誘電体膜８１を約２００ｎｍ以下の比較的薄い厚さに堆積する。但し、前述のように、第２誘電体膜８１は、多層膜から構成してもよいし、一般にＴＦＴの絶縁薄膜を形成するのに用いられる各種の公知技術により、第２誘電体膜８１を形成可能である。第２誘電体膜８１の場合には、第１層間絶縁膜４の場合のように余り薄くするとデータ線６ａ及び走査線３a間の寄生容量が大きくなってしまうことはなく、またＴＦＴ３０における絶縁薄膜２のように余り薄く形成するとトンネル効果等の特異現象が発生することもない。また、第２誘電体膜８１は、容量線の一部である第２蓄積容量電極とバリア層８０の一部である第３蓄積容量電極との間の誘電体膜として機能する。そして、第２誘電体膜８１を薄くするほど、第２蓄積容量７０ｂは大きくなるので、結局、膜はがれなどの欠陥が生じないことを条件に、絶縁薄膜２よりも薄い５０ｎｍ以下の厚みを持つ極薄い絶縁膜となるように第２誘電体膜８１を形成すると本実施形態の効果を増大させることができる。
【０１０４】
次に工程（１４）に示すように、バリア層８０と高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８ａを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このようなドライエッチングは、指向性が高いため、小さな径のコンタクトホール８ａを開孔可能である。或いは、コンタクトホール８ａが半導体層１ａを突き抜けるのを防止するのに有利なウエットエッチングを併用してもよい。このウエットエッチングは、コンタクトホール８ａに対し、より良好に電気的な接続をとるためのテーパを付与する観点からも有効である。
【０１０５】
次に工程（１５）に示すように、第２誘電体膜８１及びコンタクトホール８ａを介して覗く高濃度ドレイン領域１ｅの全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜をスパッタリング等により成膜して、５０〜５００ｎｍ程度の膜厚の導電膜８０’を形成する。５０ｎｍ程度の厚みがあれば、後にコンタクトホール８ｂを開孔する時に突き抜ける可能性は殆どない。尚、この導電膜８０’上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。また、導電膜８０’は応力緩和のためポリシリコン膜等を用いても良い。この際、下層に導電性のポリシリコン膜を用いて上層に金属膜を用いて２層以上の積層された導電膜８０’を形成してもよい。このように、導電膜８０’と高濃度ドレイン領域１ｅとを電気的に接続する際に、同じポリシリコン膜で形成すると、コンタクト抵抗を大幅に低減することができる。
【０１０６】
次に図６の工程（１６）に示すように、該形成された導電膜８０’上にフォトリソグラフィによりバリア層８０のパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して導電膜８０’に対しエッチングを行うことにより、第３蓄積容量電極を含むバリア層８０を形成する。
【０１０７】
次に工程（１７）に示すように、第２誘電体膜８１及びバリア層８０を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４を形成する。第１層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましい。第１層間絶縁膜４の膜厚が５００ｎｍ以上あれば、データ線６ａ及び走査線３ａ間における寄生容量は余り又は殆ど問題とならない。
【０１０８】
次に工程（１８）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃の熱処理を２０分程度行った後、データ線６ａに対するコンタクトホール５を開孔する。また、走査線３ａや容量線３ｂをＴＦＴアレイ基板１０の周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第１層間絶縁膜４に開孔することができる。
【０１０９】
次に、工程（１９）に示すように、第１層間絶縁膜４の上に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【０１１０】
次に工程（２０）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【０１１１】
次に図７の工程（２１）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜７を形成する。第２層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましい。
【０１１２】
次に工程（２２）に示すように、画素電極９ａとバリア層８０とを電気的に接続するためのコンタクトホール８ｂを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。テーパー状にするためにウェットエッチングを用いても良い。
【０１１３】
次に工程（２３）に示すように、第２層間絶縁膜７の上に、スパッタリング等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２４）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ膜等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１１４】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。
【０１１５】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び後述する額縁としての第３遮光膜が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２及び第３遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。尚、ＴＦＴアレイ基板１０上で、データ線６ａ、バリア層８０、第１遮光膜１１ａ等で遮光領域を規定すれば、対向基板２０上の第２遮光膜２３や第３遮光膜を省くことができる。
【０１１６】
その後、対向基板２０の全面にスパッタリング等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【０１１７】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するように後述するシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１１８】
以上説明したように本実施形態における製造プロセスによれば、比較的少ない工程数で且つ比較的簡単な各工程を用いて上述した第１実施形態の電気光学装置を製造できる。
【０１１９】
（電気光学装置の第２実施形態）本発明による電気光学装置の第２実施形態である液晶装置の構成について、図８を参照して説明する。図８は、第２実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。尚、図８に示した第２実施形態において図２に示した第1実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【０１２０】
図８において、第２実施形態では第１実施形態とは異なり、コンタクトホール８ａは、非開口領域のうち走査線３ａに沿った領域内において、容量線３ｂの開口領域と接する側に開孔されている。その他の構成については第１実施形態の場合と同様である。
【０１２１】
ここで、コンタクトホール８ａは、コンタクトホール８ｂと異なり、３次元的に見て画素電極９ａ表面から複数の導電層や層間絶縁膜を介して離れているので、コンタクトホール８ａの存在に起因して画素電極９ａの表面に生じる窪みや凹凸は、本来小さくて済む。従って、本実施形態によれば、平面的に各画素の開口領域に近い位置にコンタクトホール８ａを配置しつつ、走査線３ａや容量線３ｂとバリア層８０とをショートしない配置が得られる。尚、図８に示すように、本実施形態では特に、コンタクトホール８ａの存在により走査線３ａや容量線３ｂの線幅が全体的に細くならないように、或いは非開口領域の幅が不必要に増大しないように、容量線３ｂの平面形状は夫々、コンタクトホール８ａの形成領域に対応してくびれ込むようにしても良い。
【０１２２】
（電気光学装置の第３実施形態）本発明による電気光学装置の第３実施形態である液晶装置の構成について、図９及び図１０を参照して説明する。図９は、第３実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１０は、そのＢ−Ｂ’断面図である。また、図１０においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。尚、図９及び図１０に示した第３実施形態において図２及び図３に示した第1実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【０１２３】
図９及び図１０において、第３実施形態では、第１実施形態におけるバリア層８０の代りに、半導体層１ａの高濃度ドレイン領域１ｅにコンタクトホール８８ａを介して接続されておりデータ線６ａと同一層から構成された第１バリア層６ｃと、画素電極９ａにコンタクトホール８８ｂを介して接続された第２バリア層９０とを備えている。そして、第１バリア層６ｃと第２バリア層９０とは、データ線６ａ及び第１バリア層６ｃ上に形成された層間絶縁膜９１を介して対向配置されており、この層間絶縁膜９１に開孔されたコンタクトホール８８ｃを介して相互に電気的に接続されている。その他の構成については第１実施形態の場合と同様である。
【０１２４】
第２バリア層９０の材質としては、第１実施形態におけるバリア層８０と同様のものが好適に用いられる。特に画素電極９ａがＩＴＯ膜からなりデータ線６ａがＡｌ膜からなる場合には、Ｔｉ、Ｃｒ、Ｗ、Ｍｏ、Ｔａ等の高融点金属膜や金属シリサイド膜等から第２バリア層９０を構成すれば、良好に電気的な接続が実現できる。
【０１２５】
従って、第３実施形態によれば、第１バリア層６ｃ及び第２バリア層９０を介して画素電極９ａと高濃度ドレイン領域１ｅとの電気的な接続をとることができる。また、第１層間絶縁膜４を介して容量線３ｂと第１バリア層６ｃとが対向配置される構造により蓄積容量を増大させることも可能となる。更に、コンタクトホール８８ａの位置は、データ線６ａの存在しない平面領域における任意の位置に設定でき、コンタクトホール８８ｂの位置は、層間絶縁膜９１上の任意の位置に設定できるので、設計自由度が増し有利である。
【０１２６】
このようなデータ線６ａと同一膜からなる第１バリア層６ｃは、例えば、第１実施形態の製造プロセスにおける工程（１８）において、高濃度ドレイン領域１ｅに至るコンタクトホール８８ａを開孔し、工程（２０）において、このコンタクトホール８８ａの部分を含めて高濃度ドレイン領域１ｅの上方に第１バリア層６ｃを形成すべきのパターンが残るように、工程（１９）で形成したＡｌ膜に対してフォトエッチングを施せばよい。更に層間絶縁膜９１及び第２バリア層９０については、データ線６ａ及び第１バリア層６ｃ上に、第1実施形態における工程（１３）から工程（１６）と同様のプロセスにより形成すればよい。
【０１２７】
図９に示すように、本実施形態では、コンタクトホール８８ａの存在により走査線３ａや容量線３ｂの線幅が全体的に細くならないように、或いは非開口領域の幅が不必要に増大しないように、容量線３ｂの平面形状は夫々、コンタクトホール８８ａの形成領域に対応してくびれ込むようにすると良い。
【０１２８】
（電気光学装置の第４実施形態）本発明による電気光学装置の第４実施形態である液晶装置の構成について、図１１を参照して説明する。
【０１２９】
各実施形態において、コンタクトホール８ａとコンタクトホール８ｂとは、ＴＦＴアレイ基板１０上における相異なった平面位置に開孔されてもよいが、相重なってもよい。特に、コンタクトホール８ａに対応する領域が平坦化されていれば、後者のような構成でも問題は生じない。また各実施形態において、コンタクトホール８ａ及びコンタクトホール８ｂのうち少なくとも一方は、各画素毎に複数設けられていてもよい。同一画素に対して複数のコンタクトホール８ａ又はコンタクトホール８ｂを開孔すれば、同一の電気導電率を得るのに必要な各コンタクトホールにおける径を小さくできるので、各コンタクトホールに起因した画素電極９ａの表面における窪みや凹凸を小さくできるので有利である。また、複数のコンタクトホールにより、冗長構造を実現でき装置欠陥率を低下できる。
【０１３０】
本第４実施形態は、第１及び第２実施形態に示す如きコンタクトホール８ａ及びコンタクトホール８ｂの具体的な配置例に係るものであり、その他の構成については、上述した各実施形態のいずれかと同一であるので説明は省略する。尚、図中斜線部は画素の非光透過領域（非開口領域）である。
【０１３１】
即ち、図１１（ａ）に示す配置例では、２個のコンタクトホール８ａと２個のコンタクトホール８ｂとが、相互に縦方向に若干ずれた位置であって相隣接するデータ線６ａに対して対称な位置に夫々設けられている。
【０１３２】
図１１（ｂ）に示す配置例では、１個のコンタクトホール８ａと１個のコンタクトホール８ｂとが、相互に縦方向に若干ずれた位置であって相隣接するデータ線６ａに対して対称な位置に夫々設けられている。
【０１３３】
図１１（ｃ）に示す配置例では、１個の第１コンタクトホール８ａと２個のコンタクトホール８ｂとが、縦方向にずれていない位置であって相隣接するデータ線に対して対称な位置に夫々設けられている。
【０１３４】
本第４実施形態においては、図１１（ａ）から図１１（ｃ）に示した配置例以外にも、コンタクトホール８ａ及びコンタクトホール８ｂの数及び配置について、上述した相隣接する２本のデータ線に対して対称である条件を満たす様々な種類の配置が可能である。尚、第３実施形態におけるコンタクトホール８８ａ、コンタクトホール８８ｂ及びコンタクトホール８８ｃに関しても本実施形態におけるコンタクトホールの配置が適用できることは言うまでもない。
【０１３５】
（電気光学装置の第５実施形態）本発明による電気光学装置の第５実施形態である液晶装置の構成について、図１２及び図１３を参照して説明する。図１２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１３は、図１２のＣ−Ｃ’断面図である。尚、図１２及び図１３に示した第５実施形態において、第１実施形態と同様な構成要素については、同様の参照符号を付し、その説明は省略し、異なる部分のみ説明する。また、図１３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１３６】
図１２に示されるように、第５実施形態は第１実施形態とは異なり、１個のコンタクトホール８ａを介して高濃度ドレイン領域１ｅとバリア層８０とが接続され、１個のコンタクトホール８ｂを介してバリア層８０と画素電極９ａとが接続されている。さらに、コンタクトホール８ａとコンタクトホール８ｂとは相互に重なるように、しかも相隣接するデータ線６ａの間のほぼ中央に配置されている。このように、本実施形態は第２誘電体膜８１が蓄積容量を形成するのに薄膜を用いているため、コンタクトホール８ａ及びコンタクトホール８ｂを重ねて形成しても電気的な接続不良にはならない。また、コンタクトホール８ａとコンタクトホール８ｂとを平面的に重なるように１個所にまとめることで、画素は対称性を有することができる。しかも、コンタクトホール８ａ上は、容量線３ｂを形成することができないため、そのようなコンタクトホール８ａに重ねてコンタクトホール８ｂを形成すれば、容量線３ｂがコンタクトホール８ｂに影響されることなく、また容量線３ｂの面積を減らすのを防ぐことができる。また、コンタクトホールによる凹凸を１箇所にまとめることができるので、液晶のディスクリネーションの発生を低減することができる。
【０１３７】
（電気光学装置の第６実施形態）本発明による電気光学装置の第６実施形態である液晶装置の構成について、図１４及び図１５を参照して説明する。図１４は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１５は、図１４のＤ−Ｄ’断面図である。尚、図１４及び図１５に示した第６実施形態において、図２及び図３に示した第1実施形態と同様な構成要素については、同様の参照符号を付し、その説明を省略する。また、図１５においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１３８】
図１４及び図１５において、第６実施形態では第１実施形態とは異なり、第１遮光膜１１ｂがＴＦＴアレイ基板１０側から見て走査線３ａ、容量線３ｂ及びデータ線６ａを覆うように即ち、各画素を囲む格子状の非開口領域の全域に設けられている。更に、下地絶縁膜１２には、容量線３ｂと第１遮光膜１１ｂとを電気的に接続するコンタクトホール１５が設けられている。容量線３ｂ及び第１遮光膜１１ｂは、基板周辺領域において、定電位配線に接続されている。その他の構成については第１実施形態の場合と同様である。
【０１３９】
従って、第６実施形態によれば、第１遮光膜１１ｂは、画素開口領域を規定する機能と共に容量線３ｂの定電位配線又は冗長配線としての機能を有するだけでなく、容量線自体の抵抗を下げることができ、画質品位を向上させる。このように構成すれば、第１遮光膜１１ｂ単独で画素開口領域を規定することが可能となる。更に、容量線３ｂ及び第１遮光膜１１ｂの電位を同一の一定電位にでき、容量線３ｂや第１遮光膜１１ｂにおける電位揺れによる画像信号やＴＦＴ３０への悪影響を低減できる。また、第１遮光膜１１ｂと半導体層１ａの間に介在する下地絶縁膜１２を誘電体膜とし、更に蓄積容量を付加することができる。
【０１４０】
また、第１遮光膜１１ｂを容量線として代用すれば、走査線３ａと同一工程で形成される容量線３ｂは、各画素単位毎に蓄積容量電極として島状に設けてもよい。このように構成することで、画素開口率を向上させることが可能となる。
【０１４１】
尚、このような第１遮光膜１１ｂは、第１実施形態における製造プロセス（図４〜図７）中、工程（２）におけるレジストマスクのパターンを変更すれば形成できる。また、コンタクトホール１５は、第１実施形態における製造プロセス中、工程（８）と工程（９）の間に、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより開孔すればよい。
【０１４２】
（電気光学装置の第７実施形態）本発明による電気光学装置の第７実施形態である液晶装置の構成について、図１６を参照して説明する。図１６は、第６実施形態における図１５の断面図に対応する第７実施形態の断面図である。尚、図１６に示した第１実施形態において図１５に示した第６実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図１６においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１４３】
図１６において、第７実施形態では第１実施形態とは異なり、第２層間絶縁膜７’は、膜表面が平坦に形成されている。この結果、第２層間絶縁膜７’を下地膜とする画素電極９ａ及び配向膜１６も平坦化されている。その他の構成については第１実施形態の場合と同様である。
【０１４４】
従って、第７実施形態によれば、データ線６に重ねて走査線３ａ、ＴＦＴ３０、容量線３ｂ等が形成される領域の他の領域に対する段差が低減される。このようにして画素電極９ａが平坦化されているので、当該平坦化の度合いに応じて液晶層５０のディスクリネーションの発生を低減できる。この結果、第７実施形態によれば、より高品位の画像表示が可能となり、画素開口領域を広げることも可能となる。
【０１４５】
尚、このような第２層間絶縁膜７’の平坦化は、例えば、第１実施形態の製造プロセスにおける工程（２１）の際、ＣＭＰ処理、スピンコート処理、リフロー法等により行ったり、有機ＳＯＧ膜、無機ＳＯＧ膜、ポリイミド膜等を利用して行えばよい。
【０１４６】
（電気光学装置の第８実施形態）本発明による電気光学装置の第８実施形態である液晶装置の構成について、図１７を参照して説明する。図１７は、第６実施形態における図１５の断面図に対応する第８実施形態の断面図である。尚、図１７に示した第８実施形態において図１５に示した第６実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図１７においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１４７】
図１７において、第８実施形態では第１実施形態とは異なり、ＴＦＴアレイ基板１０’は、その上側表面が、データ線６ａ、走査線３ａ及び容量線３ｂに対向する少なくとも一部分が凹状に窪んで形成されている。この結果、ＴＦＴアレイ基板１０’上にこれらの配線や層間絶縁膜を介して形成される画素電極９ａ及び配向膜１６も平坦化されている。その他の構成については第１実施形態の場合と同様である。
【０１４８】
従って、第８実施形態によれば、データ線６に重ねて走査線３ａ、ＴＦＴ３０、容量線３ｂ等が形成される領域と形成されない領域との段差が低減される。このようにして画素電極９ａが平坦化されているので、当該平坦化の度合いに応じて液晶層５０のディスクリネーションの発生を低減できる。この結果、第７実施形態によれば、より高品位の画像表示が可能となり、画素開口領域を広げることも可能となる。
【０１４９】
尚、このようなＴＦＴアレイ基板１０’は、例えば、第１実施形態の製造プロセスにおける工程（１）の前に、凹状の窪みを形成すべき領域にエッチングを施せばよい。
【０１５０】
上述のように第７実施形態では、第３層間絶縁膜７’上面を平坦化し、第８実施形態では、基板下面を凹状に形成して最終的に画素電極を平坦化しているが、第１層間絶縁膜４又は下地絶縁膜１２を凹状に窪めて形成しても同様の平坦化の効果が得られる。この場合、各層間絶縁膜を凹状に形成する方法としては、各層間絶縁膜を二層構造として、一層のみからなる薄い部分を凹状の窪み部分として二層の厚い部分を凹状の土手部分とするように薄膜形成及びエッチングを行なえばよい。或いは、各層間絶縁膜を単一層構造として、エッチングにより凹状の窪みを開孔するようにしてもよい。これらの場合、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングを用いると、設計寸法通りに凹状部分を形成できる利点がある。一方、少なくもとウエットエッチングを単独で又はドライエッチングと組み合わせて用いた場合には、凹状の窪みの側壁面をテーパー状に形成できるため、後工程で凹状の窪み内に形成されるポリシリコン膜、レジスト等の側壁周囲への残留を低減できるので、歩留まりの低下を招かない利点が得られる。
【０１５１】
（電気光学装置の全体構成）以上のように構成された各実施形態における電気光学装置の一例である液晶装置の全体構成を図１８及び図１９を参照して説明する。尚、図１８は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１９は、図１８のＨ−Ｈ’断面図である。
【０１５２】
図１８において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１９に示すように、図１８に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。尚、本実施の形態によれば、対向基板２０上の第２遮光膜２３はＴＦＴアレイ基板１０上の遮光領域よりも小さく形成すれば良く、液晶装置の用途により、容易に取り除くことができる。
【０１５３】
以上図１から図１９を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１５４】
以上説明した各実施形態における電気光学装置は、カラー表示のプロジェクタ等に適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー液晶テレビなどに各実施形態における電気光学装置を適用できる。更に、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１５５】
以上説明した各実施形態における電気光学装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように電気光学装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂや低濃度ドレイン領域１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti Reflection)被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があったが、各実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及び低濃度ソース領域１ｂや低濃度ドレイン領域１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１５６】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施形態は有効である。
【０１５７】
【発明の効果】
以上説明したように本発明の第１の電気光学装置によれば、第２コンタクトホールの形成位置を工夫することにより各画素単位で第２コンタクトホールに対応する画素電極表面の窪みや凹凸に起因する不良傾向が安定するため、コンタクトホールの存在により画像表示領域内の特定個所における不良が一定限度を超えて顕在化して、表示画像の品位が劣化する事態、或いは当該電気光学装置全体が不良品となる事態を効率的に防ぐことが可能となる。また、第２の電気光学装置によれば、第１コンタクトホールの形成位置を工夫することにより各画素単位で第１コンタクトホールに対応する画素電極表面の窪みや凹凸の影響が各画素の開口領域に及び難いため、コンタクトホールの存在により表示画像の品位が劣化する事態、或いは当該電気光学装置全体が不良品となる事態を効率的に防ぐことが可能となる。更に、第３の電気光学装置によれば、第１コンタクトホールの形成位置を工夫することにより装置欠陥が生じにくい構成が得られ、コンタクトホールの存在により表示画像の品位が劣化する事態、或いは当該電気光学装置全体が不良品となる事態を効率的に防ぐことが可能となる。
【０１５８】
また、本発明の電気光学装置の製造方法によれば、比較的少ない工程数で且つ比較的簡単な各工程を用いて製造できる。
【図面の簡単な説明】
【図１】電気光学装置の第１実施形態である液晶装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路図である。
【図２】第１実施形態の液晶装置におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その１）である。
【図５】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その２）である。
【図６】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その３）である。
【図７】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その４）である。
【図８】電気光学装置の第２実施形態である液晶装置におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図９】電気光学装置の第３実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１０】図９のＢ−Ｂ’断面図である。
【図１１】電気光学装置の第４実施形態におけるコンタクトホールの各種の配置例を示す図式的平面図である。
【図１２】電気光学装置の第５実施形態である液晶装置の平面図である。
【図１３】図１２のＣ−Ｃ’断面図である。
【図１４】電気光学装置の第６実施形態である液晶装置の平面図である。
【図１５】図１４のＤ−Ｄ’断面図である。
【図１６】電気光学装置の第７実施形態である液晶装置の断面図である。
【図１７】電気光学装置に第８実施形態である液晶装置の断面図である。
【図１８】各実施形態の液晶装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１９】図１８のＨ−Ｈ’断面図である。
【図２０】複板方式のカラープロジェクタにおける光合成の原理を示す概念図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…絶縁薄膜（第１誘電体膜）
３ａ…走査線
３ｂ…容量線
４…第1層間絶縁膜
５…コンタクトホール
６ａ…データ線
６ｃ…第１バリア層
７…第２層間絶縁膜
８ａ…コンタクトホール
８ｂ…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
７０ａ…第１蓄積容量
７０ｂ…第２蓄積容量
８０…バリア層
８１…第２誘電体膜
８８ａ…コンタクトホール
８８ｂ…コンタクトホール
８８ｃ…コンタクトホール
９０…第２バリア層
９１…層間絶縁膜
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の電気光学装置及びその製造方法の技術分野に属し、特に画素電極と画素スイッチング用の薄膜トランジスタ（ThinFilm Transistor:以下適宜、ＴＦＴと称す）との間の電気的な導通を良好にとるための導電層を備える電気光学装置及びその製造方法の技術分野に属する。
【０００２】
【背景技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の電気光学装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数のＴＦＴがＴＦＴアレイ基板上に設けられている。各ＴＦＴは、走査線にゲート電極が接続され、データ線に半導体層のソース領域が接続され、画素電極に半導体層のドレイン領域が接続されている。
【０００３】
このようなＴＦＴのソース領域及びドレイン領域並びにこれらの間にあるチャネル領域は、ＴＦＴアレイ基板上に形成された半導体層から構成される。画素電極は、積層構造をなす走査線、容量線、データ線等の配線及びこれらを相互に電気的に絶縁するための複数の層間絶縁膜を介して、半導体層のドレイン領域と接続される必要がある。ここで、ＴＦＴアレイ基板上に形成された半導体層の上にゲートが設けられるトップゲート構造を有する正スタガ型又はコプラナー型のポリシリコンＴＦＴの場合などには特に、積層構造における半導体層から画素電極までの層間距離が例えば１０００ｎｍ程度又はそれ以上に長いため、両者を電気的に接続するためのコンタクトホールを開孔するのが困難となる。より具体的には、エッチングを深く行うのにつれてエッチング精度が低下して、目標とする半導体層を突き抜けて開孔してしまう可能性が出て来るため、ドライエッチングのみで、このような深いコンタクトホールを開孔することが極めて困難となる。このため、ドライエッチングにウエットエッチングを組み合わせて行ったりするが、すると今度はウエットエッチングによりコンタクトホールの径が大きくなってしまい、限られた基板上領域において配線や電極を必要なだけレイアウトするのが困難となるのである。
【０００４】
そこで最近では、走査線上に形成される層間絶縁膜に対して、ソース領域に至るコンタクトホールを開孔してデータ線とソース領域との電気的な接続をとる際に、ドレイン領域に至るコンタクトホールを開孔してこの層間絶縁膜上にデータ線と同一層からなるバリア層と称される中継用の導電層を形成しておき、その後、データ線及びこのバリア層上に形成された層間絶縁膜に対して、画素電極からこのバリア層に至るコンタクトホールを開孔することにより、画素電極とドレイン領域とを結ぶ技術が開発されている。
【０００５】
他方、上述のように構成された液晶装置等の電気光学装置を３個用意し、夫々をＲ（赤）用、Ｇ（緑）用、Ｂ（青）用のライトバルブとして用いた複板方式のカラープロジェクタが開発されている。この複板方式によれば、例えば図２０に示すように、３枚の電気光学装置５００Ｒ、５００Ｇ及び５００Ｂにより別々に光変調された３色光は、プリズム５０２により一つの投射光に合成された後、スクリーン上に投射される。このように、プリズム５０２で合成すると、プリズム５０２で反射するＲ光及びＢ光と比べて、Ｇ光は、プリズム５０２で反射されない。即ち、光の反転回数が一回だけＧ光について少なくなる。この現象は、もちろんＧ光の代わりに、Ｒ光又はＢ光がプリズムで反射されないように光学系を構成しても同じであり、更に、プリズム５０２に代えてダイクロイックミラー等を用いて３色光を合成した場合にも同様に起こる。従って、このような場合、Ｇ用の電気光学装置５００Ｇは、画像信号が何等かの形で左右に反転され、電気光学装置５００Ｒや５００Ｂと比べて走査方向が逆転した駆動形式で使用され、逆転した画像が表示される。
【０００６】
【発明が解決しようとする課題】
この種の電気光学装置においては、表示画像の高品位化という一般的な要請が強く、このためには、画像表示領域の高精細化或いは画素ピッチの微細化及び高画素開口率化（即ち、各画素において、表示光が透過しない非画素開口領域に対する、表示光が透過する画素開口領域の比率を高めること）が極めて重要となる。
【０００７】
しかしながら、画素ピッチの微細化が進むと、電極サイズや配線幅、更にコンタクトホール径などには製造技術により本質的な微細化の限界があるため、相対的にこれらの配線や電極等が画像表示領域を占有する比率が高まるため、画素開口率が低くなってしまうという問題点がある。
【０００８】
更に、画素ピッチの微細化が進むと、薄膜トランジスタ、データ線、走査線、容量線などを形成する各種の導電層の膜厚やこれらの間に介在する層間絶縁膜の膜厚などにも、やはり製造技術により本質的な限界があるため、これらの配線や素子が形成された領域とそれ以外の領域との間で、画素電極表面における段差が相対的に大きくなってくる。このように段差が大きくなると、段差のある配向膜上をラビング処理した場合に発生する液晶のディスクリネーション領域は、拡大する。この結果、各画素の開口領域の周りを通常格子状に囲む非開口領域内に、このようなディスクリネーション領域が収まらなくなるという問題点が生じる。或いは、このようなディスクリネーション領域を全て、対向基板上の遮光膜等により敢えて覆い隠すと、今度は各画素における開口領域が非常に小さくなってしまうという問題点が生じる。
【０００９】
ここで特に本願発明者による実験及び研究によれば、画素電極表面における段差がディスクリネーションを引き起こす場所や程度は、ラビング処理の方向に大きく依存している。例えば、ＴＮ（Twisted Nematic)液晶を用いた場合、ラビング処理を走査線及びデータ線に沿って行った場合に、対向基板側から見て右回りに回転するＴＮ液晶の場合では、画素電極表面の段差形状に応じて各画素の開口領域内において右隅でディスクリネーションの発生領域の度合いが大きくなったり、逆に左回りのＴＮ液晶を用いた場合に、画素電極表面の段差形状に応じて各画素の開口領域内において左隅でディスクリネーションの発生領域の度合いが大きくなったりするのである。このように、各画素単位における画素電極表面の段差形状に応じて指向性のあるディスクリネーションが発生してしまうという問題点がある。特にこのような指向性のあるディスクリネーションは、単一の電気光学装置の場合には視認できないような程度であっても、前述のように３個の電気光学装置を用いて複板方式のカラープロジェクタを構成した場合に、視認できてしまう場合がある。より具体的には、各画素におけるディスクリネーションの発生領域の傾向が同じである２枚の電気光学装置（図２０における電気光学装置５００Ｒ及び５００Ｂ）と各画素におけるディスクリネーションの発生領域の傾向が逆転している１枚の電気光学装置（図２０における電気光学装置５００Ｇ）とで夫々変調された３色の光を一つに合成すると、各画素におけるディスクリネーションの発生領域が局所的に相互に増長されて、視覚上非常に目立つという現象が生じる。特に画素ピッチを微細化した３枚の電気光学装置を用いて複板方式のカラープロジェクタを構成する場合には、当該電気光学装置における装置欠陥率が非常に高くなってしまうという問題がある。或いは、特に画素ピッチを微細化した３枚の電気光学装置を用いて複板方式のカラープロジェクタを構成する場合には、画素電極表面の段差に起因したディスクリネーションの発生による画像劣化が激しく、高品位の画像表示を行うのが極めて困難であるという問題がある。
【００１０】
他方、前述したバリア層を用いる技術によれば、各画素においてドレイン領域から画素電極への電気的な接続をとるために、少なくとも２個のコンタクトホールを非開口領域内に開孔せねばならないため、これらの２個のコンタクトホールの存在に起因してその上方に位置する画素電極表面の複数個所に窪みや凹凸が生じるという問題点が生じる。そこで、各種の平坦化技術により、このような凹凸を取り除く対策も考えられるが、このような対策では、製造プロセスの複雑化やコスト上昇を招き、何より画素電極に直接接続される第２コンタクトホールに対しては、他の層間絶縁膜や下地膜を平坦化したところで、その開孔内部及びその上にＩＴＯ(Indium Tin Oxide)膜等から形成される画素電極表面における平坦化は施せるものではない。この結果、複数のコンタクトホールの存在に起因する画素電極表面の窪みや凹凸により、前述のように液晶のディスクリネーションが各画素の特定個所に生じてしまうか或いは各画素の開口領域を狭めねばならないという問題点が生じる。
【００１１】
本発明は上述の問題点に鑑みなされたものであり、画素ピッチを微細化しても半導体層と画素電極とを導電層を介して結ぶ複数のコンタクトホールの存在に起因する画素電極表面における窪みや凹凸による悪影響を効率的に低減しつつ、画素開口領域が高く、高品位の画像表示が可能な電気光学装置及びその製造方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本発明は上記課題を解決するために、基板上に複数の走査線と、複数のデータ線と、前記走査線とデータ線の交差に対応して配置された薄膜トランジスタ及び画素電極と、前記薄膜トランジスタを構成する半導体層と前記画素電極間に電気的に接続された少なくとも１つの導電層とを有し、前記画素電極と前記導電層とを電気的に接続するための第1コンタクトホールは、平面的に見て相隣接する２本のデータ線に対してほぼ対称となるように開孔されていることを特徴とする。
【００１３】
本発明のかかる構成によれば、第１コンタクトホールは、相隣接する２本のデータ線に対してほぼ対称な位置に開孔されている。ここに、相隣接するデータ線に対して対称な位置とは、例えば、第１コンタクトホールが１個であれば２本のデータ線の中央位置であり、２個であれば２本のデータ線間の中央位置に対して線対称な２つの位置であるといったように、第２コンタクトホールの個数に応じて様々な位置が考えられる。尚、このように相隣接する２本のデータ線に対して対称な位置とは、各画素の開口領域のデータ線に沿った方向の中心軸に対して線対称な位置に通常は一致するが各画素の開口領域が正方形又は長方形等のデータ線に沿った方向の中心軸が単純に定まらない場合もあり、両者は必ずしも同意義ではない。ここで、第１コンタクトホールは、画素電極に至るが故に、現在のこの種の画素電極を形成する技術によれば、画素電極表面において第１コンタクトホールに対応する個所には、多かれ少なかれ何らかの窪みや凹凸が生じてしまう。この窪みや凹凸が生じた個所は、例えば画素電極上に形成された配向膜に対してラビング処理等を行った後の電気光学物質のディスクリネーションの発生など、平坦な場合と異なり、電気光学物質に対し様々な不良を引き起こす。しかるに本発明では、第１コンタクトホールは、相隣接する２本のデータ線に対して対称な位置に開孔されているので、第１コンタクトホールに対応する画素電極表面の窪みや凹凸は、各画素毎に相隣接する２本のデータ線に対して対称な位置に発生する。従って、例えば画素電極上に形成された配向膜に対してラビング処理を右回り方向のＴＮ液晶用に行った場合と左回りのＴＮ液晶用に行った場合とを考えると、このような画素電極表面の窪みや凹凸に起因した電気光学物質の不良は、どちらの場合にも各画素に同様の傾向で発生することになる。この結果、明視方向が異なる複数の電気光学装置を組み合わせて複板方式のカラープロジェクタ等用に使用する場合に、前述した従来例のように（図２０参照）、特定個所における不良が、組み合わせたことにより増長される事態を防げる。より一般には、各画素単位で第１コンタクトホールに対応する画素電極表面の窪みや凹凸が走査線に沿ったどちらの方向にも偏っていないため、画像表示領域全体では、走査線に沿って指向性を持つ表示むらが生じないで済むのである。このように、本発明におけるデータ線に対して対称な位置とは、走査線に沿って指向性を持つ表示むらが実質的に生じない程度に対称であれば足りる意味である。
【００１４】
本発明は、前記導電層と前記半導体層とを電気的に接続するために前記導電層と前記半導体層との間に介在する第２コンタクトホールは、平面的に見て相隣接する２本のデータ線に対してほぼ対称となるように開孔されていることを特徴とする。
【００１５】
本発明のかかる構成によれば、半導体層のドレイン領域と導電層とは第２コンタクトホールを介して電気的に接続されている。このため、画素電極から半導体層のドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホールの径を小さくできる。即ち、コンタクトホールを深く開孔する程エッチング精度は落ちるため、薄い半導体層における突き抜けを防止するために、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウエットエッチングで半導体層まで開孔するように工程を組まねばならない。このため、指向性のないウエットエッチングによりコンタクトホールの径が広がらざるを得ないのである。これに対して本発明では、画素電極及び半導体層間を２つの直列な第１及び第２コンタクトホールにより電気的に接続すればよいので、各コンタクトホールをドライエッチングにより開孔することが可能となるか、或いは少なくともウエットエッチングにより開孔する距離を短くすることが可能となる。この結果、第１及び第２コンタクトホールの径を夫々小さくでき、第１コンタクトホールにおける導電層の表面に形成される窪みや凹凸も小さくて済むので、その上方に位置する画素電極部分における平坦化が促進される。更に、第１コンタクトホールにおける画素電極の表面に形成される窪みや凹凸も小さくて済むので、この画素電極部分における平坦化が促進される。
【００１６】
また、第２コンタクトホールは、各種の導電層や層間絶縁膜を介して画素電極から比較的離れているため、第１コンタクトホール程には画素電極表面の形状に対して影響を及ぼさないが、装置仕様（要求される画像品位など）や装置設計（第２コンタクトホールの位置や開口領域からの距離など）等との関係から、第２コンタクトホールに起因して画素電極に生じる窪みや凹凸などが電気光学物質におけるディスクリネーションの発生等を引き起こす場合も考えられる。また製造プロセス上、第２コンタクトホールに対応する領域についての平坦化処理を省略したい場合も考えられる。このような場合に、第２コンタクトホールを、非開口領域内において相隣接する２本のデータ線に対してほぼ対称な位置に開孔しておけば、前述した第１コンタクトホールの場合と同様に、各画素単位で第１コンタクトホールに対応する画素電極表面の窪みや凹凸が走査線に沿ったどちらの方向にも偏っていないため、画像表示領域全体では、走査線に沿って指向性を持つ表示むらが生じないで済むのである。
【００１７】
本発明は、前記画素電極に付加する蓄積容量を有し、前記走査線及び前記蓄積容量の一方の電極の上に、前記導電層と、第１層間絶縁膜と、前記データ線と、第２層間絶縁膜と、前記画素電極がこの順に積層されてなり、前記導電層と前記画素電極とは前記第１及び第２層間絶縁膜に開孔された前記第1コンタクトホールを介して電気的に接続されてなることを特徴とする。
【００１８】
本発明のかかる構成によれば、半導体層とデータ線との間に導電層を中継することにより、導電層と画素電極とを第1コンタクトホールを介して電気的に接続可能である。この際、第１コンタクトホールの位置は、データ線が存在しない平面領域であれば任意の位置に設定できるので、設計自由度が増し有利である。
【００１９】
本発明は、前記半導体層と同一膜からなる第１蓄積容量電極と前記一方の電極である第２蓄積容量電極との間に第１誘電体膜となる第1絶縁薄膜が介在されてなり、前記第２蓄積容量電極と前記導電層の一部からなる第３蓄積容量電極との間に第２誘電体膜となる第２絶縁薄膜が介在されてなることを特徴とする。
【００２０】
本発明のかかる構成によれば、半導体層と同一膜からなる第１蓄積容量電極と前記一方の電極である第２蓄積容量電極との間に第１絶縁薄膜を介在させ、第２蓄積容量電極と前記導電層の一部からなる第３蓄積容量電極との間に第２絶縁薄膜が介在させているため、導電層を中央にしてその上下に並列に接続された第1及び第２の蓄積容量が形成される。このように限られた基板領域に立体的に導電層を利用して蓄積容量を増大させることができる。
【００２１】
本発明は、前記画素電極に付加する蓄積容量を有し、前記走査線及び前記蓄積容量の一方の電極の上に第１層間絶縁膜と、前記データ線及び前記導電層と、第２層間絶縁膜と、前記画素電極がこの順に積層されてなり、前記導電層と前記画素電極とは前記第２層間絶縁膜に開孔された前記第１コンタクトホールを介して電気的に接続されてなることを特徴とする。
【００２２】
本発明のかかる構成によれば、半導体層とデータ線との間に導電層を中継することにより、導電層と画素電極とを第1コンタクトホールを介して電気的に接続可能である。この際、導電層と画素電極とを電気的に接続するための第１コンタクトホールの位置は、データ線が存在しない平面領域であれば任意の位置に設定できるので、設計自由度が増し有利である。また、導電層とデータ線とを同時に形成することが可能であり、工程を増やすことなく導電層を形成することが可能である。更に、データ線をＡｌ膜で形成する場合、画素電極を形成するＩＴＯ膜との接続不良が発生する恐れがあるため、導電層を２層以上に形成しても良い。
【００２３】
本発明は、前記画素電極に付加する蓄積容量を有し、前記半導体層と同一膜からなる第１蓄積容量電極と前記一方の電極である第２蓄積容量電極との間に第１誘電体膜が介在されてなり、前記第２蓄積容量電極と前記導電層からなる第３蓄積容量電極との間に第２誘電体膜となる前記第１層間絶縁膜が介在されてなることを特徴とする。
【００２４】
本発明のかかる構成によれば、半導体層と同一膜からなる第１蓄積容量電極と前記一方の電極である第２蓄積容量電極との間に第１誘電体膜が介在され、第２蓄積容量電極と前記導電層の一部からなる第３蓄積容量電極との間に第２誘電体膜となる前記第１層間絶縁膜が介在されているため、導電層を中央にしてその上下に並列に接続された第1及び第２の蓄積容量が形成される。このように限られた基板領域に立体的に導電層を利用して蓄積容量を増大させることができる。
【００２５】
本発明は、前記走査線と前記第２蓄積容量電極は、平面的に見てほぼ横並びに配置されてなり、前記半導体層と前記導電層とを接続するための第２コンタクトホールは、平面的に見て前記走査線及び第２蓄積容量電極の間に開孔されていることを特徴とする。
【００２６】
本発明のかかる構成によれば、走査線及び第２蓄積容量電極と半導体層のドレイン領域に電気的に接続された導電層とのショートを防ぐことができる。即ち、第２コンタクトホールは、半導体層に至るがゆえに、平面的に見て走査線や第２蓄積容量電極と重なる位置に形成することができないが、本発明では、第２コンタクトホールは平面的に見て走査線及び第２蓄積容量電極の間に開孔されているので、このような構成により上述のショートの問題を防ぐことができ、且つ第２コンタクトホールの存在に起因してその上方に層間絶縁膜を介して画素電極表面に生じる窪みや凹凸を、走査線と容量線との間にある中央寄りの領域に位置させることが可能となる。従って、第２コンタクトホールの存在に起因して画素電極表面に生じる窪みや凹凸は、画素開口領域から走査線や第２蓄積容量電極の幅に応じて非開口領域内へ入り込んで位置するので、たとえこのような窪みや凹凸に対する平坦化処理を途中に介在する層間絶縁膜等に施さなくても、このような窪みや凹凸による悪影響が、開口領域に及び難い構成とすることができる。
【００２７】
本発明は、前記走査線と前記第２蓄積容量電極は、平面的に見てほぼ横並びに配置されてなり、前記半導体層と前記導電層とを電気的に接続するための前記第２コンタクトホールは、平面的に見て前記第２蓄積容量電極の前記走査線と反対側に開孔されていることを特徴とする。
【００２８】
本発明のかかる構成によれば、第２コンタクトホールは、平面的に見て第２蓄積容量電極の開口領域に接した側に開孔されている。ここで、第２コンタクトホールは、薄膜トランジスタの半導体層に至るが故に、平面的に見て走査線や第２蓄積容量電極と重なる位置に形成することはできない。即ち、これらが重なるのでは、第２コンタクトホールにより、走査線や第２蓄積容量電極と導電層とがショートしてしまうのである。しかるに本発明では、第２コンタクトホールは、平面的に見て第２蓄積容量電極の開口領域に接した側に開孔されているので、特に、電気光学装置として致命的な走査線と導電層とがショートする可能性を極力低減できる。そして、第２コンタクトホールは、第１コンタクトホールと異なり、画素電極から複数の導電層や層間絶縁膜を介して離れているので、第２コンタクトホールの存在に起因して層間絶縁膜等を介して画素電極表面に生じる窪みや凹凸は、本来小さくて済む。或いは、前述の如くほぼ必然的に画素電極の表面に窪みや凹凸を引き起こすと共に平坦化が極めて困難な第１コンタクトホールとは異なり、第２コンタクトホールに起因した窪みや凹凸は、画素電極との間に介在する層間絶縁膜により比較的容易に平坦化可能である。従って、必要に応じて第２コンタクトホールの上方における層間絶縁膜を適宜平坦化すれば、上記の如き第２蓄積容量電極の開口領域に接した側という平面的に各画素の開口領域に近い位置に第１コンタクトホールを配置することにより、第２コンタクトホールの存在に起因して走査線及び導電層間がショートしてしまう可能性を低減可能となるのである。
【００２９】
本発明は、前記第１及び第２コンタクトホールのうち少なくとも一方は、各画素毎に複数設けられている。
【００３０】
本発明のかかる構成によれば、複数のコンタクトホールを開孔することにより、同一の電気導電率を得るのに必要な各コンタクトホールにおける径を小さくできる。従って、各コンタクトホールに起因した画素電極表面における窪みや凹凸を小さくできるので有利である。また、複数のコンタクトホールにより、冗長構造を実現でき装置欠陥率を低下できる。
【００３１】
本発明は、前記第１コンタクトホールは、平面的に見て前記走査線と前記第２蓄積容量電極の幅方向のほぼ中央部に開孔されている。
【００３２】
本発明のかかる構成によれば、第１コンタクトホールは、走査線に沿った領域内の幅方向のほぼ中央部に開孔されているので、第１コンタクトホールの存在に起因して画素電極表面に生じる窪みや凹凸は、走査線に沿って長手状に伸びる非開口領域のうち幅方向の中央部に位置させることが可能となる。従って、第１コンタクトホールの存在に起因する窪みや凹凸による悪影響が、開口領域に及び難い構成とすることができる。このように、この態様における中央部とは、第２コンタクトホールの存在に起因する窪みや凹凸が開口領域に及ぼす悪影響を実質的に低減可能なだけ、開口領域との境界から離れて非開口領域内へ入り込んだ部分であれば足りる意味である。
【００３３】
本発明は、前記第1コンタクトホールと前記第２コンタクトホールとは平面的に見て少なくとも部分的に重なるように配置されてなることを特徴とする。
【００３４】
本発明のかかる構成によれば、第１コンタクトホールと第２コンタクトホールを重ねて配置されるため、画素の対称性を有することができる。また、コンタクトホールによる凹凸を１個所にまとめることができるので、液晶等の電気光学物質におけるディスクリネーションの発生を低減することができる。
【００３５】
本発明は、前記蓄積容量の一方の電極は所定の電位が印加される容量線であることを特徴とする。
【００３６】
本発明のかかる構成によれば、容量線の電位を一定にすることができ、第２蓄積容量の電位を安定させることができる。
【００３７】
本発明は、前記導電層は、相隣接するデータ線間の中心線に対してほぼ対称となるように設けられてなることを特徴とする。
【００３８】
本発明のかかる構成によれば、各画素の表面の窪みや凹凸の偏りを避けることができるため、画像表示領域全体で、表示むらの発生を防ぐことができる。
【００３９】
本発明は、前記基板及び前記第１及び第２層間絶縁膜のうち少なくとも一つは、少なくとも前記データ線の一部に対向する部分が凹状に窪んで形成されるか、あるいは前記第1層間絶縁膜と第２層間絶縁膜のうちの少なくとも一方を平坦化処理することにより、前記画素電極の表面が平坦化されている。
【００４０】
本発明のかかる構成によれば、データ線に重ねて薄膜トランジスタ、走査線、第２蓄積容量電極等が形成される領域と他の領域との段差が低減される。このようにして第１及び第２層間絶縁膜のうち少なくとも一つは、例えば、ＣＭＰ（Chemical Mechanical Polishing）処理、スピンコート処理、リフロー法等や有機ＳＯＧ（Spin On Glass)膜、無機ＳＯＧ膜、ポリイミド膜等を利用して、第１コンタクトホールに対向する箇所を含む画素電極に面する側の表面が平坦化されるか、あるいは、第１及び第２層間絶縁膜のうち、少なくとも一つを凹状に窪ませることにより、画素電極の下地表面が平坦化されているので、画素電極をより一層平坦化でき、画素電極表面の窪みや凹凸に起因する液晶等の電気光学物質におけるディスクリネーションの発生等が低減され、最終的には高品位の画像表示が可能となる。
【００４１】
本発明は、前記導電層は、導電性の遮光膜からなる。
【００４２】
本発明のかかる構成によれば、導電性の遮光膜からなる導電層により、各画素の開口領域を少なくとも部分的に規定することが可能となる。このように例えば、基板に対向して配置される対向基板に形成される遮光膜ではなく、ＴＦＴアレイ基板上に導電性の遮光膜の一部或いは全部を設ける構成は、製造プロセスにおける基板と対向基板との位置ずれによって画素開口率の低下を招かない点で極めて有利である。
【００４３】
この導電層が遮光膜からなる態様では、前記導電層は、画素の開口領域の少なくとも一部を規定するように構成してもよい。
【００４４】
本発明のかかる構成によれば、導電層単独で、或いは対向基板に形成された遮光膜等と共に、画素の開口領域を規定することが可能となる。特に他方の基板に遮光膜を形成しないで開口領域を規定すれば、製造プロセスにおける工程を削減することが可能となると共に一対の基板間のアライメントずれによる画素開口率の低下やばらつきを防ぐことも可能となり有利である。
【００４５】
本発明は、前記導電層は、導電性のポリシリコン膜から構成されている。
【００４６】
本発明のかかる構成によれば、導電性のポリシリコン膜からなる導電層は、遮光膜としての機能は発揮しないが、画素電極と半導体層のドレイン領域とを結ぶ中継機能は十分に発揮し得る。この場合には特に、層間絶縁膜との間で熱等によるストレスが発生しにくくなるので、当該導電層及びその周辺におけるクラック防止に役立つ。
【００４７】
本発明は、導電層は、導電性のポリシリコン膜と高融点金属との２層以上の積層膜からなる。
【００４８】
かかる構成によれば、導電性のポリシリコン膜からなる導電層は、遮光膜としての機能は発揮しないが、蓄積容量を増加させる機能及び中継機能は十分に発揮し得る。また半導体層と導電層のポリシリコン膜を電気的に接続する際に、同じポリシリコン膜で形成すると、コンタクト抵抗を大幅に低減することができる。また、このような導電性のポリシリコン膜の上に高融点金属を積層すれば、遮光膜としての機能を発揮するとともに、さらに抵抗を下げることができる。
【００４９】
本発明の電気光学装置の製造方法は上記課題を解決するために、複数の走査線と、複数のデータ線と、前記各走査線とデータ線の交差に対応して配置された薄膜トランジスタ及び画素電極と、前記薄膜トランジスタを構成する半導体層と前記画素電極の間で電気的に接続された少なくとも１つの導電層とを有する電気光学装置の製造方法であって、基板上に前記半導体層を形成する工程と、前記半導体層上に第1絶縁薄膜を形成する工程と、前記第１絶縁薄膜上に前記走査線を形成する工程と、前記走査線上に第２絶縁薄膜を形成する工程と、前記第２絶縁薄膜上に前記導電層を形成する工程と、前記導電層上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に前記データ線を形成する工程と、前記データ線上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜の相隣接する２本の前記データ線に対してほぼ対称な位置に前記第１コンタクトホールを開孔する工程と、前記第１コンタクトホールを介して前記導電層に対して電気的な接続がとれるように前記画素電極を形成する工程とを含むことを特徴とする。
【００５０】
本発明のかかる構成によれば、前述した本発明の第１の電気光学装置を比較的少ない工程数で且つ比較的簡単な各工程を用いて製造できる。
【００５１】
本発明は上記課題を解決するために、複数の走査線と、複数のデータ線と、前記走査線とデータ線の交差に対応して配置された薄膜トランジスタ及び画素電極と、前記薄膜トランジスタを構成する半導体層と前記画素電極との間で電気的に接続された少なくとも１つの導電層とを有する電気光学装置の製造方法であって、基板にソース領域、チャネル領域及び前記ドレイン領域を含む所定パターンを持つ前記半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に前記走査線を形成する工程と、前記走査線上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に前記データ線と前記導電層とを形成する工程と、前記導電層上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜の相隣接する２本の前記データ線に対してほぼ対称な位置に前記第１コンタクトホールを開孔する工程と、前記第１コンタクトホールを介して前記導電層に対して電気的な接続がとれるように前記画素電極を形成する工程とを含むことを特徴とする。
【００５２】
本発明のかかる構成によれば、電気光学装置を比較的少ない工程数で且つ比較的簡単な各工程を用いて製造できる。
【００５３】
本発明は、前記走査線を形成する工程において、前記画素電極に付加するための蓄積容量の一方の電極を前記走査線に沿って横並びに同一材料で同時に形成する工程を有し、平面的に見て前記走査線と前記一方の電極の間に第２コンタクトホールを開孔することを特徴とする。
【００５４】
本発明のかかる構成によれば、電気光学装置を比較的少ない工程数で且つ比較的簡単な各工程を用いて製造することができる。
【００５５】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００５６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００５７】
（電気光学装置の第１実施形態）本発明による電気光学装置の第１実施形態である液晶装置の構成について、図１から図３を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００５８】
図１において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソース領域に電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレイン領域に電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。
【００５９】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的に接続されており、画素電極９ａは、図中右下がりの斜線で示した領域に夫々形成されておりバッファとしての導電層（以下、バリア層と称す）８０を中継して、コンタクトホール８ａ並びにコンタクトホール８ｂを介して半導体層１ａのうち後述のドレイン領域に電気的に接続されている。また、半導体層１ａのうちチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａのチャネル領域１ａ'に対向する部分はゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａの一部がゲート電極として対向配置されたＴＦＴ３０が設けられている。
【００６０】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。
【００６１】
特に、島状のバリア層８０は夫々、コンタクトホール８ａにより半導体層１ａのドレイン領域に電気的に接続されており、コンタクトホール８ｂにより画素電極９ａに電気的に接続されており、ドレイン領域と画素電極９ａとの間における導電層或いはバッファとして機能している。このバリア層８０、コンタクトホール８ａ並びにコンタクトホール８ｂについては後に詳述する。
【００６２】
また、図中太線で示した領域には夫々、走査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るように、第１遮光膜１１ａを設けてもよい。第1遮光膜１１ａは夫々、走査線３ａに沿って縞状に形成されていると共に、データ線６ａと交差する箇所が図中下方に幅広に形成されており、この幅広の部分により各ＴＦＴのチャネル領域１ａ’をＴＦＴアレイ基板側から見て夫々覆う位置に設けることにより、ＴＦＴアレイ基板裏面からの光の照射を防止できる。
【００６３】
次に図３の断面図に示すように、液晶装置は、一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００６４】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００６５】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００６６】
対向基板２０には、更に図３に示すように、各画素の非開口領域に、第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００６７】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００６８】
更に図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間に、第１遮光膜１１ａを設けると良い。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの反射光（戻り光）等が画素スイッチング用ＴＦＴ３０を構成する半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに入射する事態を未然に防ぐことができ、これに起因した光電流の発生により画素スイッチング用ＴＦＴ３０の特性が変化したり、劣化することはない。
【００６９】
尚、縞状に形成された第１遮光膜１１ａは、走査線３ａ下に延設されて、定電位源又は大容量部分に電気的に接続されてもよい。このように構成すれば、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられる。尚、第１遮光膜１１ａはデータ線６ａ及び走査線３ａに沿って格子状で形成しても良いし、少なくとも画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを覆うように島状に形成しても良い。
【００７０】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的に絶縁するために設けられるものである。更に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化等を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。下地絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００７１】
本実施形態では、半導体層１ａを高濃度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆとし、これに対向する容量線３ｂの一部を第２蓄積容量電極とし、ゲート絶縁膜として機能する絶縁薄膜２を走査線３ａに対向する位置から延設してこれらの電極間に挟持された第１誘電体膜とすることにより、第１蓄積容量７０ａが形成されている。更に、この第２蓄積容量電極と対向するバリア層８０の一部を第３蓄積容量電極とし、これらの電極間に第２誘電体膜８１を設けることにより、第２蓄積容量７０ｂが形成されている。そして、これら第１及び第２蓄積容量７０ａ及び７０ｂがコンタクトホール８ａを介して並列接続されて蓄積容量７０が構成されている。特に第1蓄積容量７０ａを形成する第１誘電体膜を含む絶縁薄膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、第１蓄積容量７０ａは比較的小面積で大容量の蓄積容量として構成できる。また、第２誘電体膜８１も、第１誘電体膜２と同様に或いは第１誘電体膜２よりも薄く形成することができるので、図２に示したように相隣接するデータ線６ａ間の領域を利用して、第２蓄積容量７０ｂは比較的小面積で大容量の蓄積容量として構成できる。従って、これら第１蓄積容量７０ａ及び第２蓄積容量７０ｂから立体的に構成される蓄積容量７０は、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という画素開口領域を外れたスペースを有効に利用して、小面積で大容量の蓄積容量を形成することができる。
【００７２】
このように第２蓄積容量７０ｂを構成する第２誘電体膜８１は、酸化シリコン膜、窒化シリコン膜等でもよいし、多層膜から構成してもよい。一般に絶縁薄膜を形成するのに用いられる各種の公知技術（減圧ＣＶＤ法、プラズマＣＶＤ法、熱酸化法、常圧ＣＶＤ法、スパッタリング法、ＥＣＲプラズマ法、リモートプラズマ法等）により、第２誘電体膜８１を形成可能である。第２誘電体膜８１を薄く形成することにより、コンタクトホール８ａの径を更に小さく出来るので、前述したコンタクトホール８ａにおけるバリア層８０の窪みや凹凸が更に小さくて済み、その上方に位置する画素電極９ａにおける平坦化が更に促進される。
【００７３】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain)構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁する絶縁薄膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つがバリア層８０を中継して接続されている。低濃度ソース領域１ｂ及び高濃度ソース領域１ｄ並びに低濃度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用の不純物をドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施形態では特にデータ線６ａは、Ａｌ(アルミニウム）膜等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性且つ導電性の薄膜から構成されている。また、バリア層８０及び第２誘電体膜８１の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及びバリア層８０へ通じるコンタクトホール８ｂが各々形成された第１層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的に接続されている。更に、データ線６ａ及び第１層間絶縁膜４の上には、バリア層８０へのコンタクトホール８ｂが形成された第２層間絶縁膜７が形成されている。このコンタクトホール８ｂを介して、画素電極９ａはバリア層８０に電気的に接続されており、更にバリア層８０を中継してコンタクトホール８ａを介して高濃度ドレイン領域１ｅに電気的に接続されている。前述の画素電極９ａは、このように構成された第２層間絶縁膜７の上面に設けられている。
【００７４】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部であるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するセルフアライン型のＴＦＴであってもよい。
【００７５】
また本実施形態では、画素スイッチング用ＴＦＴ３０の走査線３ａの一部からなるゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００７６】
図２及び図３に示すように、本実施形態の液晶装置では、高濃度ドレイン領域１ｅと画素電極９ａとをコンタクトホール８ａ及びコンタクトホール８ｂを介してバリア層８０を経由して電気的に接続するので、画素電極９ａからドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホール８ａ及びコンタクトホール８ｂの径を夫々小さくできる。即ち、一つのコンタクトホールを開孔する場合には、コンタクトホールを深く開孔する程エッチング精度は落ちるため、例えば５０ｎｍ程度の非常に薄い半導体層１ａにおける突き抜けを防止するためには、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウエットエッチングで半導体層１ａまで開孔するように工程を組まねばならない。或いは、ドライエッチングによる突き抜け防止用のポリシリコン膜を別途設けたりする必要が生じてしまうのである。
【００７７】
これに対して本実施形態では、画素電極９ａ及び高濃度ドレイン領域１ｅを２つの直列なコンタクトホール８ａ及びコンタクトホール８ｂにより電気的に接続すればよいので、これらコンタクトホール８ａ及びコンタクトホール８ｂを夫々、ドライエッチングにより開孔することが可能となるのである。或いは、少なくともウエットエッチングにより開孔する距離を短くすることが可能となるのである。但し、コンタクトホール８ａ及びコンタクトホール８ｂに夫々、若干のテーパを付けるために、ドライエッチング後に敢えて比較的短時間のウエットエッチングを行うようにしてもよい。
【００７８】
以上のように本実施形態によれば、コンタクトホール８ａ及びコンタクトホール８ｂの径を夫々小さくでき、コンタクトホール８ａにおけるバリア層８０の表面に形成される窪みや凹凸も小さくて済むので、その上方に位置する画素電極９ａの部分における平坦化が、ある程度促進される。更に、第２コンタクトホール８ｂにおける画素電極９ａの表面に形成される窪みや凹凸も小さくて済むので、この画素電極９ａの部分における平坦化が、ある程度促進される。
【００７９】
本実施形態では特に、バリア層８０は、導電性の遮光膜からなる。従って、バリア層８０により、各画素開口領域を少なくとも部分的に規定することが可能となる。例えば、バリア層８０は、第１遮光膜１１ａと同じく、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。これらの高融点金属と画素電極９ａを構成するＩＴＯ膜とのコンタクト抵抗は低いため、コンタクトホール８ｂを介してバリア層８０及び画素電極９ａ間で良好に電気的な接続がとれる。バリア層８０の膜厚は、例えば５０ｎｍ以上５００ｎｍ以下程度とするのが好ましい。５０ｎｍ程度の厚みがあれば、製造プロセスにおける第２コンタクトホール８ｂの開孔時に突き抜ける可能性は低くなり、また５００ｎｍ程度であればバリア層８０の存在に起因した画素電極９ａの表面の凹凸は問題とならないか或いは比較的容易に平坦化可能だからである。ここで、データ線６ａとバリア層８０と第１遮光膜１１ａあるいは、データ線６ａとバリア層８０等の遮光性を有する膜により画素開口部を規定することが可能である。このような場合、対向基板２０に第２遮光膜２３を形成しなくて済むため、工程を削減することが可能である。さらに、対向基板２０とＴＦＴアレイ基板１０とのアライメントずれによる画素開口率の低下やばらつきを防ぐことができる。また、対向基板２０に第２遮光膜２３を設ける場合は、ＴＦＴアレイ基板１０とのアライメントずれを考慮して大きめに形成するが上述のようにデータ線６ａ、バリア層８０等のＴＦＴアレイ基板１０側に形成された遮光性の膜により画素開口部を規定するため、精度よく画素開口部を規定することができ、対向基板２０に設けた第２遮光膜２３により画素開口部を決める場合に比べて開口率を向上させることができる。
【００８０】
尚、本実施形態では、バリア層８０が導電性の遮光膜からなるため様々な利点が得られるが、バリア層８０を、高融点金属膜ではなく、例えば、リン等をドープした低抵抗な導電性のポリシリコン膜から構成してもよい。このように構成すれば、バリア層８０は、遮光膜としての機能は発揮しないが、蓄積容量７０を増加させる機能及びバリア層本来の中継機能は十分に発揮し得る。更に、第１層間絶縁膜４との間で熱等によるストレスが発生し難くなるので、バリア層８０及びその周辺におけるクラック防止に役立つ。また、バリア層８０をポリシリコン膜の上に金属膜を用いて２層以上の積層膜で形成してもよい。さらに、２層のポリシリコン膜の間に金属膜を挟んで３層としてもよい。このように、バリア層８０と高濃度ドレイン領域１eとを電気的に接続する際に、同じポリシリコン膜で形成すると、コンタクト抵抗を大幅に低減することができる。他方、画素開口領域を規定するための遮光については、第１遮光膜１１ａや第２遮光膜２３により別途行えばよい。
【００８１】
本実施の形態では特に、コンタクトホール８ｂは、非開口領域内において、相隣接する２本のデータ線６ａに対してほぼ対称な位置に開孔されている。即ちコンタクトホール８ｂは、平面的に見て２本のデータ線６ａのほぼ中央位置に開孔されている。ここで、コンタクトホール８ｂは、画素電極９ａに至るが故に、画素電極９ａの表面においてコンタクトホール８ｂに対応する個所には、多かれ少なかれ何らかの窪みや凹凸が生じてしまう。この窪みや凹凸が生じた個所は、画素電極９ａ上に形成された配向膜１６に対してラビング処理等を行った後の液晶のディスクリネーションの発生を引き起こす。しかるに本実施形態では、コンタクトホール８ｂは、非開口領域内において相隣接する２本のデータ線６ａに対してほぼ対称な位置に開孔されているので、コンタクトホール８ｂに対応する画素電極９ａの表面の窪みや凹凸は、各画素毎に相隣接する２本のデータ線６ａに対してほぼ対称な位置に発生する。従って、配向膜１６に対してラビング処理を対向基板２０側から見て右回りに回転するＴＮ液晶用に行った場合と逆に左回りに回転するＴＮ液晶用に行った場合とを考えると、このような画素電極９ａの表面の窪みや凹凸に起因した液晶のディスクリネーションの発生は、どちらの場合にも各画素に同様の傾向で発生させることができる。この結果、明視方向の異なる複数の液晶装置と左シフト用の液晶装置とを組み合わせて複板方式のカラープロジェクタ等用に使用する場合に、特定個所における不良が組み合わせたことにより増長される事態を防げる。
【００８２】
更に本実施形態では特に、コンタクトホール８ａも、非開口領域内において相隣接する２本の前記データ線６ａに対してほぼ対称な位置に開孔されている。従って、コンタクトホール８ａは、層間絶縁膜等を介して画素電極９ａから比較的離れているめ、コンタクトホール８ｂ程には画素電極９ａの表面の形状に対して影響を及ぼさないものの、コンタクトホール８ｂの場合と同様に、各画素単位でコンタクトホール８ａに対応する画素電極９ａの表面の窪みや凹凸が走査線に沿ったどちらの方向にも偏っていないようにできる。
【００８３】
尚、本実施形態ではバリア層８０についても、非開口領域内において相隣接する２本のデータ線６ａに対してほぼ対称な平面形状を有しているため、バリア層８０の膜厚に起因した画素電極９ａにおける凹凸も、相隣接する２本のデータ線６ａに対して対称となる。従ってどちらの方向からラビング処理を施しても、その悪影響が各画素毎に非対称となることはない。また、バリア層８０は各画素単位毎に島状に形成されているため、バリア層８０を形成する膜の応力の影響を受けることがない。
【００８４】
また、図２に示すように、走査線３ａと容量線３ｂは、非開口領域のうち走査線３ａに沿った領域内において、平面的に見て一本ずつ対をなしてほぼ横並びに配置されており、コンタクトホール８ａは、非開口領域のうち走査線３ａに沿った領域内において、走査線３ａ及び容量線３ｂの間に開孔されている。従って、走査線３ａや容量線３ｂと高濃度ドレイン領域１ｅとがショートすることなく、しかもコンタクトホール８ａの存在に起因してその上方に第１層間絶縁膜４及び第２層間絶縁膜７等を介して画素電極９ａの表面に生じる窪みや凹凸を、非開口領域のうち走査線３ａと容量線３ｂとの間にある中央寄りの領域に位置させることが可能となる。従って、コンタクトホール８ａの存在に起因して画素電極９ａの表面に生じる窪みや凹凸は、画素開口領域から走査線３ａや容量線３ｂの幅に応じて非開口領域内へ入り込んで位置するので、例えこのような窪みや凹凸に対する平坦化処理を途中に介在する第１層間絶縁膜４及び第２層間絶縁膜７等に施さなくても、このような窪みや凹凸による悪影響が、開口領域に及び難い構成とすることができる。尚、図２に示すように、本実施形態では特に、コンタクトホール８ａの存在により走査線３ａや容量線３ｂの線幅が全体的に細くならないように、或いは非開口領域の幅が不必要に増大しないように、容量線３ｂの平面形状は、コンタクトホール８ａやコンタクトホール８ｂの形成領域に対応してくびれ込むようにすると、画素開口率の低下を防ぐことができる。更に、走査線３ａも容量線３ｂと同様にその平面形状をコンタクトホール８ａやコンタクトホール８ｂの形成領域に対応してくびれ込むようにしても良い。また、コンタクトホール８ｂは、容量線３ｂ上に第２誘電体膜８１を介してバリア層８０を積層してある場合には、容量線３ｂ上に設けても良い。この場合には、コンタクトホール８ｂの開孔領域にも蓄積容量を設けることができ有利である。
【００８５】
更にバリア層８０は、データ線６ａを構成するＡｌ層よりも下側に設けられているので、コンタクトホール８ｂの位置は、データ線６ａが存在しない平面領域であれば任意の位置に設定できる。
【００８６】
更にまた、コンタクトホール８ｂは、平面的に見て非開口領域のうち走査線３ａに沿った領域内のデータ線６ａに平行な幅方向のほぼ中央部に開孔されている。よって、コンタクトホール８ｂの存在に起因して画素電極９ａの表面に生じる窪みや凹凸は、平面的に見て走査線３ａに沿って長手状に伸びる非開口領域のうち幅方向のほぼ中央部に位置させることが可能となる。従って、コンタクトホール８ｂの存在に起因する窪みや凹凸による悪影響が、開口領域に及び難い構成とすることができる。
【００８７】
尚、コンタクトホール８ａ、コンタクトホール８ｂ及びコンタクトホール５の平面形状は、円形や四角形或いはその他の多角形状等でもよいが、円形は特にコンタクトホールの周囲の層間絶縁膜等におけるクラック防止に役立つ。そして、良好に電気的な接続を得るために、ドライエッチング後にウエットエッチングを行って、これらのコンタクトホールに夫々若干のテーパをつけることが好ましい。
【００８８】
以上説明したように第１実施形態の液晶装置によれば、コンタクトホール８ａ並びにコンタクトホール８ｂの形成位置を工夫することにより、各画素単位でコンタクトホール８ｂに対応する画素電極９ａの表面の窪みや凹凸に起因する不良傾向が安定するため、コンタクトホールの存在により画像表示領域内の特定個所における不良が一定限度を超えて顕在化して、表示画像の品位が劣化する事態、或いは当該液晶装置全体が不良品となる事態を効率的に防ぐことが可能となる。更に、コンタクトホール８ａの形成位置を工夫することにより装置欠陥が生じにくい構成が得られる。加えて、コンタクトホール８ｂは、平面的に見てデータ線６ａが存在せず且つバリア層８０が存在する領域であれば、任意の平面位置に開孔可能であるため、コンタクトホール８ｂを開孔する位置の自由度が格段に高まるので、平面レイアウトに関する設計自由度が非常に高まり、実用上大変便利である。
【００８９】
（電気光学装置の第１実施形態における製造プロセス）次に、以上のような構成を持つ実施形態における液晶装置の製造プロセスについて、図４から図７を参照して説明する。尚、図４から図７は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００９０】
先ず図４の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温で熱処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリング等により、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜１１を形成する。尚、遮光膜１１上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【００９１】
次に工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィ工程により第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００９２】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば、約５００〜２０００ｎｍとする。尚、ＴＦＴアレイ基板１０の裏面からの戻り光が問題にならない場合は、第１遮光膜１１ａや下地絶縁膜１２を形成しなくても良い。
【００９３】
次に工程（４）に示すように、下地絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間の熱処理を施すことにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使った熱処理でも良いし、エキシマレーザー等を用いたレーザー熱処理でも良い。
【００９４】
この際、図３に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物を僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物を僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化し、その後熱処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００９５】
次に工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンを有する半導体層１ａを形成する。
【００９６】
次に工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜２ａを形成し、更に工程（７）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含む多層構造を持つ画素スイッチング用ＴＦＴ３０の絶縁薄膜２と共に蓄積容量形成用の第１誘電体膜を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜（第１誘電体膜）２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１を熱酸化することのみにより、単一層構造を持つ絶縁薄膜２を形成してもよい。
【００９７】
次に工程（８）に示すように、フォトリソグラフィ工程、エッチング工程等によりレジスト層５００を第１蓄積容量電極１ｆとなる部分を除く半導体層１ａ上に形成した後、例えばＰイオンをドーズ量約３×１０12／ｃｍ2でドープして、第１蓄積容量電極１ｆを低抵抗化する。
【００９８】
次に工程（９）に示すように、レジスト層５００を除去した後、減圧ＣＶＤ法等によりポリシリコン膜３を堆積し、更にＰを熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入した低抵抗なポリシリコン膜を用いてもよい。ポリシリコン膜３の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００９９】
次に図５の工程（１０）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。走査線３ａ及び容量線３ｂは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。
【０１００】
次に工程（１１）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａの一部からなるゲート電極をマスクとして、ＰなどのＶ族元素の不純物を低濃度で例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量にてドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【０１０１】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物を高濃度で例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にてドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素の不純物を用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより容量線３ｂ及び走査線３ａは更に低抵抗化される。
【０１０２】
尚、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。このように、本実施形態において画素スイッチング用ＴＦＴ３０を構成する半導体層１ａをポリシリコン膜で形成すれば、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することができ、製造上有利である。
【０１０３】
次に工程（１３）に示すように、レジスト層６００を除去した後、容量線３ｂ及び走査線３ａ並びに絶縁薄膜（第１誘電体膜）２上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる第２誘電体膜８１を約２００ｎｍ以下の比較的薄い厚さに堆積する。但し、前述のように、第２誘電体膜８１は、多層膜から構成してもよいし、一般にＴＦＴの絶縁薄膜を形成するのに用いられる各種の公知技術により、第２誘電体膜８１を形成可能である。第２誘電体膜８１の場合には、第１層間絶縁膜４の場合のように余り薄くするとデータ線６ａ及び走査線３a間の寄生容量が大きくなってしまうことはなく、またＴＦＴ３０における絶縁薄膜２のように余り薄く形成するとトンネル効果等の特異現象が発生することもない。また、第２誘電体膜８１は、容量線の一部である第２蓄積容量電極とバリア層８０の一部である第３蓄積容量電極との間の誘電体膜として機能する。そして、第２誘電体膜８１を薄くするほど、第２蓄積容量７０ｂは大きくなるので、結局、膜はがれなどの欠陥が生じないことを条件に、絶縁薄膜２よりも薄い５０ｎｍ以下の厚みを持つ極薄い絶縁膜となるように第２誘電体膜８１を形成すると本実施形態の効果を増大させることができる。
【０１０４】
次に工程（１４）に示すように、バリア層８０と高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８ａを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このようなドライエッチングは、指向性が高いため、小さな径のコンタクトホール８ａを開孔可能である。或いは、コンタクトホール８ａが半導体層１ａを突き抜けるのを防止するのに有利なウエットエッチングを併用してもよい。このウエットエッチングは、コンタクトホール８ａに対し、より良好に電気的な接続をとるためのテーパを付与する観点からも有効である。
【０１０５】
次に工程（１５）に示すように、第２誘電体膜８１及びコンタクトホール８ａを介して覗く高濃度ドレイン領域１ｅの全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜をスパッタリング等により成膜して、５０〜５００ｎｍ程度の膜厚の導電膜８０’を形成する。５０ｎｍ程度の厚みがあれば、後にコンタクトホール８ｂを開孔する時に突き抜ける可能性は殆どない。尚、この導電膜８０’上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。また、導電膜８０’は応力緩和のためポリシリコン膜等を用いても良い。この際、下層に導電性のポリシリコン膜を用いて上層に金属膜を用いて２層以上の積層された導電膜８０’を形成してもよい。このように、導電膜８０’と高濃度ドレイン領域１ｅとを電気的に接続する際に、同じポリシリコン膜で形成すると、コンタクト抵抗を大幅に低減することができる。
【０１０６】
次に図６の工程（１６）に示すように、該形成された導電膜８０’上にフォトリソグラフィによりバリア層８０のパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して導電膜８０’に対しエッチングを行うことにより、第３蓄積容量電極を含むバリア層８０を形成する。
【０１０７】
次に工程（１７）に示すように、第２誘電体膜８１及びバリア層８０を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４を形成する。第１層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましい。第１層間絶縁膜４の膜厚が５００ｎｍ以上あれば、データ線６ａ及び走査線３ａ間における寄生容量は余り又は殆ど問題とならない。
【０１０８】
次に工程（１８）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃の熱処理を２０分程度行った後、データ線６ａに対するコンタクトホール５を開孔する。また、走査線３ａや容量線３ｂをＴＦＴアレイ基板１０の周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第１層間絶縁膜４に開孔することができる。
【０１０９】
次に、工程（１９）に示すように、第１層間絶縁膜４の上に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【０１１０】
次に工程（２０）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【０１１１】
次に図７の工程（２１）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜７を形成する。第２層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましい。
【０１１２】
次に工程（２２）に示すように、画素電極９ａとバリア層８０とを電気的に接続するためのコンタクトホール８ｂを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。テーパー状にするためにウェットエッチングを用いても良い。
【０１１３】
次に工程（２３）に示すように、第２層間絶縁膜７の上に、スパッタリング等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２４）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ膜等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１１４】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。
【０１１５】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び後述する額縁としての第３遮光膜が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２及び第３遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。尚、ＴＦＴアレイ基板１０上で、データ線６ａ、バリア層８０、第１遮光膜１１ａ等で遮光領域を規定すれば、対向基板２０上の第２遮光膜２３や第３遮光膜を省くことができる。
【０１１６】
その後、対向基板２０の全面にスパッタリング等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【０１１７】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するように後述するシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１１８】
以上説明したように本実施形態における製造プロセスによれば、比較的少ない工程数で且つ比較的簡単な各工程を用いて上述した第１実施形態の電気光学装置を製造できる。
【０１１９】
（電気光学装置の第２実施形態）本発明による電気光学装置の第２実施形態である液晶装置の構成について、図８を参照して説明する。図８は、第２実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。尚、図８に示した第２実施形態において図２に示した第1実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【０１２０】
図８において、第２実施形態では第１実施形態とは異なり、コンタクトホール８ａは、非開口領域のうち走査線３ａに沿った領域内において、容量線３ｂの開口領域と接する側に開孔されている。その他の構成については第１実施形態の場合と同様である。
【０１２１】
ここで、コンタクトホール８ａは、コンタクトホール８ｂと異なり、３次元的に見て画素電極９ａ表面から複数の導電層や層間絶縁膜を介して離れているので、コンタクトホール８ａの存在に起因して画素電極９ａの表面に生じる窪みや凹凸は、本来小さくて済む。従って、本実施形態によれば、平面的に各画素の開口領域に近い位置にコンタクトホール８ａを配置しつつ、走査線３ａや容量線３ｂとバリア層８０とをショートしない配置が得られる。尚、図８に示すように、本実施形態では特に、コンタクトホール８ａの存在により走査線３ａや容量線３ｂの線幅が全体的に細くならないように、或いは非開口領域の幅が不必要に増大しないように、容量線３ｂの平面形状は夫々、コンタクトホール８ａの形成領域に対応してくびれ込むようにしても良い。
【０１２２】
（電気光学装置の第３実施形態）本発明による電気光学装置の第３実施形態である液晶装置の構成について、図９及び図１０を参照して説明する。図９は、第３実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１０は、そのＢ−Ｂ’断面図である。また、図１０においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。尚、図９及び図１０に示した第３実施形態において図２及び図３に示した第1実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【０１２３】
図９及び図１０において、第３実施形態では、第１実施形態におけるバリア層８０の代りに、半導体層１ａの高濃度ドレイン領域１ｅにコンタクトホール８８ａを介して接続されておりデータ線６ａと同一層から構成された第１バリア層６ｃと、画素電極９ａにコンタクトホール８８ｂを介して接続された第２バリア層９０とを備えている。そして、第１バリア層６ｃと第２バリア層９０とは、データ線６ａ及び第１バリア層６ｃ上に形成された層間絶縁膜９１を介して対向配置されており、この層間絶縁膜９１に開孔されたコンタクトホール８８ｃを介して相互に電気的に接続されている。その他の構成については第１実施形態の場合と同様である。
【０１２４】
第２バリア層９０の材質としては、第１実施形態におけるバリア層８０と同様のものが好適に用いられる。特に画素電極９ａがＩＴＯ膜からなりデータ線６ａがＡｌ膜からなる場合には、Ｔｉ、Ｃｒ、Ｗ、Ｍｏ、Ｔａ等の高融点金属膜や金属シリサイド膜等から第２バリア層９０を構成すれば、良好に電気的な接続が実現できる。
【０１２５】
従って、第３実施形態によれば、第１バリア層６ｃ及び第２バリア層９０を介して画素電極９ａと高濃度ドレイン領域１ｅとの電気的な接続をとることができる。また、第１層間絶縁膜４を介して容量線３ｂと第１バリア層６ｃとが対向配置される構造により蓄積容量を増大させることも可能となる。更に、コンタクトホール８８ａの位置は、データ線６ａの存在しない平面領域における任意の位置に設定でき、コンタクトホール８８ｂの位置は、層間絶縁膜９１上の任意の位置に設定できるので、設計自由度が増し有利である。
【０１２６】
このようなデータ線６ａと同一膜からなる第１バリア層６ｃは、例えば、第１実施形態の製造プロセスにおける工程（１８）において、高濃度ドレイン領域１ｅに至るコンタクトホール８８ａを開孔し、工程（２０）において、このコンタクトホール８８ａの部分を含めて高濃度ドレイン領域１ｅの上方に第１バリア層６ｃを形成すべきのパターンが残るように、工程（１９）で形成したＡｌ膜に対してフォトエッチングを施せばよい。更に層間絶縁膜９１及び第２バリア層９０については、データ線６ａ及び第１バリア層６ｃ上に、第1実施形態における工程（１３）から工程（１６）と同様のプロセスにより形成すればよい。
【０１２７】
図９に示すように、本実施形態では、コンタクトホール８８ａの存在により走査線３ａや容量線３ｂの線幅が全体的に細くならないように、或いは非開口領域の幅が不必要に増大しないように、容量線３ｂの平面形状は夫々、コンタクトホール８８ａの形成領域に対応してくびれ込むようにすると良い。
【０１２８】
（電気光学装置の第４実施形態）本発明による電気光学装置の第４実施形態である液晶装置の構成について、図１１を参照して説明する。
【０１２９】
各実施形態において、コンタクトホール８ａとコンタクトホール８ｂとは、ＴＦＴアレイ基板１０上における相異なった平面位置に開孔されてもよいが、相重なってもよい。特に、コンタクトホール８ａに対応する領域が平坦化されていれば、後者のような構成でも問題は生じない。また各実施形態において、コンタクトホール８ａ及びコンタクトホール８ｂのうち少なくとも一方は、各画素毎に複数設けられていてもよい。同一画素に対して複数のコンタクトホール８ａ又はコンタクトホール８ｂを開孔すれば、同一の電気導電率を得るのに必要な各コンタクトホールにおける径を小さくできるので、各コンタクトホールに起因した画素電極９ａの表面における窪みや凹凸を小さくできるので有利である。また、複数のコンタクトホールにより、冗長構造を実現でき装置欠陥率を低下できる。
【０１３０】
本第４実施形態は、第１及び第２実施形態に示す如きコンタクトホール８ａ及びコンタクトホール８ｂの具体的な配置例に係るものであり、その他の構成については、上述した各実施形態のいずれかと同一であるので説明は省略する。尚、図中斜線部は画素の非光透過領域（非開口領域）である。
【０１３１】
即ち、図１１（ａ）に示す配置例では、２個のコンタクトホール８ａと２個のコンタクトホール８ｂとが、相互に縦方向に若干ずれた位置であって相隣接するデータ線６ａに対して対称な位置に夫々設けられている。
【０１３２】
図１１（ｂ）に示す配置例では、１個のコンタクトホール８ａと１個のコンタクトホール８ｂとが、相互に縦方向に若干ずれた位置であって相隣接するデータ線６ａに対して対称な位置に夫々設けられている。
【０１３３】
図１１（ｃ）に示す配置例では、１個の第１コンタクトホール８ａと２個のコンタクトホール８ｂとが、縦方向にずれていない位置であって相隣接するデータ線に対して対称な位置に夫々設けられている。
【０１３４】
本第４実施形態においては、図１１（ａ）から図１１（ｃ）に示した配置例以外にも、コンタクトホール８ａ及びコンタクトホール８ｂの数及び配置について、上述した相隣接する２本のデータ線に対して対称である条件を満たす様々な種類の配置が可能である。尚、第３実施形態におけるコンタクトホール８８ａ、コンタクトホール８８ｂ及びコンタクトホール８８ｃに関しても本実施形態におけるコンタクトホールの配置が適用できることは言うまでもない。
【０１３５】
（電気光学装置の第５実施形態）本発明による電気光学装置の第５実施形態である液晶装置の構成について、図１２及び図１３を参照して説明する。図１２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１３は、図１２のＣ−Ｃ’断面図である。尚、図１２及び図１３に示した第５実施形態において、第１実施形態と同様な構成要素については、同様の参照符号を付し、その説明は省略し、異なる部分のみ説明する。また、図１３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１３６】
図１２に示されるように、第５実施形態は第１実施形態とは異なり、１個のコンタクトホール８ａを介して高濃度ドレイン領域１ｅとバリア層８０とが接続され、１個のコンタクトホール８ｂを介してバリア層８０と画素電極９ａとが接続されている。さらに、コンタクトホール８ａとコンタクトホール８ｂとは相互に重なるように、しかも相隣接するデータ線６ａの間のほぼ中央に配置されている。このように、本実施形態は第２誘電体膜８１が蓄積容量を形成するのに薄膜を用いているため、コンタクトホール８ａ及びコンタクトホール８ｂを重ねて形成しても電気的な接続不良にはならない。また、コンタクトホール８ａとコンタクトホール８ｂとを平面的に重なるように１個所にまとめることで、画素は対称性を有することができる。しかも、コンタクトホール８ａ上は、容量線３ｂを形成することができないため、そのようなコンタクトホール８ａに重ねてコンタクトホール８ｂを形成すれば、容量線３ｂがコンタクトホール８ｂに影響されることなく、また容量線３ｂの面積を減らすのを防ぐことができる。また、コンタクトホールによる凹凸を１箇所にまとめることができるので、液晶のディスクリネーションの発生を低減することができる。
【０１３７】
（電気光学装置の第６実施形態）本発明による電気光学装置の第６実施形態である液晶装置の構成について、図１４及び図１５を参照して説明する。図１４は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１５は、図１４のＤ−Ｄ’断面図である。尚、図１４及び図１５に示した第６実施形態において、図２及び図３に示した第1実施形態と同様な構成要素については、同様の参照符号を付し、その説明を省略する。また、図１５においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１３８】
図１４及び図１５において、第６実施形態では第１実施形態とは異なり、第１遮光膜１１ｂがＴＦＴアレイ基板１０側から見て走査線３ａ、容量線３ｂ及びデータ線６ａを覆うように即ち、各画素を囲む格子状の非開口領域の全域に設けられている。更に、下地絶縁膜１２には、容量線３ｂと第１遮光膜１１ｂとを電気的に接続するコンタクトホール１５が設けられている。容量線３ｂ及び第１遮光膜１１ｂは、基板周辺領域において、定電位配線に接続されている。その他の構成については第１実施形態の場合と同様である。
【０１３９】
従って、第６実施形態によれば、第１遮光膜１１ｂは、画素開口領域を規定する機能と共に容量線３ｂの定電位配線又は冗長配線としての機能を有するだけでなく、容量線自体の抵抗を下げることができ、画質品位を向上させる。このように構成すれば、第１遮光膜１１ｂ単独で画素開口領域を規定することが可能となる。更に、容量線３ｂ及び第１遮光膜１１ｂの電位を同一の一定電位にでき、容量線３ｂや第１遮光膜１１ｂにおける電位揺れによる画像信号やＴＦＴ３０への悪影響を低減できる。また、第１遮光膜１１ｂと半導体層１ａの間に介在する下地絶縁膜１２を誘電体膜とし、更に蓄積容量を付加することができる。
【０１４０】
また、第１遮光膜１１ｂを容量線として代用すれば、走査線３ａと同一工程で形成される容量線３ｂは、各画素単位毎に蓄積容量電極として島状に設けてもよい。このように構成することで、画素開口率を向上させることが可能となる。
【０１４１】
尚、このような第１遮光膜１１ｂは、第１実施形態における製造プロセス（図４〜図７）中、工程（２）におけるレジストマスクのパターンを変更すれば形成できる。また、コンタクトホール１５は、第１実施形態における製造プロセス中、工程（８）と工程（９）の間に、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより開孔すればよい。
【０１４２】
（電気光学装置の第７実施形態）本発明による電気光学装置の第７実施形態である液晶装置の構成について、図１６を参照して説明する。図１６は、第６実施形態における図１５の断面図に対応する第７実施形態の断面図である。尚、図１６に示した第１実施形態において図１５に示した第６実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図１６においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１４３】
図１６において、第７実施形態では第１実施形態とは異なり、第２層間絶縁膜７’は、膜表面が平坦に形成されている。この結果、第２層間絶縁膜７’を下地膜とする画素電極９ａ及び配向膜１６も平坦化されている。その他の構成については第１実施形態の場合と同様である。
【０１４４】
従って、第７実施形態によれば、データ線６に重ねて走査線３ａ、ＴＦＴ３０、容量線３ｂ等が形成される領域の他の領域に対する段差が低減される。このようにして画素電極９ａが平坦化されているので、当該平坦化の度合いに応じて液晶層５０のディスクリネーションの発生を低減できる。この結果、第７実施形態によれば、より高品位の画像表示が可能となり、画素開口領域を広げることも可能となる。
【０１４５】
尚、このような第２層間絶縁膜７’の平坦化は、例えば、第１実施形態の製造プロセスにおける工程（２１）の際、ＣＭＰ処理、スピンコート処理、リフロー法等により行ったり、有機ＳＯＧ膜、無機ＳＯＧ膜、ポリイミド膜等を利用して行えばよい。
【０１４６】
（電気光学装置の第８実施形態）本発明による電気光学装置の第８実施形態である液晶装置の構成について、図１７を参照して説明する。図１７は、第６実施形態における図１５の断面図に対応する第８実施形態の断面図である。尚、図１７に示した第８実施形態において図１５に示した第６実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図１７においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１４７】
図１７において、第８実施形態では第１実施形態とは異なり、ＴＦＴアレイ基板１０’は、その上側表面が、データ線６ａ、走査線３ａ及び容量線３ｂに対向する少なくとも一部分が凹状に窪んで形成されている。この結果、ＴＦＴアレイ基板１０’上にこれらの配線や層間絶縁膜を介して形成される画素電極９ａ及び配向膜１６も平坦化されている。その他の構成については第１実施形態の場合と同様である。
【０１４８】
従って、第８実施形態によれば、データ線６に重ねて走査線３ａ、ＴＦＴ３０、容量線３ｂ等が形成される領域と形成されない領域との段差が低減される。このようにして画素電極９ａが平坦化されているので、当該平坦化の度合いに応じて液晶層５０のディスクリネーションの発生を低減できる。この結果、第７実施形態によれば、より高品位の画像表示が可能となり、画素開口領域を広げることも可能となる。
【０１４９】
尚、このようなＴＦＴアレイ基板１０’は、例えば、第１実施形態の製造プロセスにおける工程（１）の前に、凹状の窪みを形成すべき領域にエッチングを施せばよい。
【０１５０】
上述のように第７実施形態では、第３層間絶縁膜７’上面を平坦化し、第８実施形態では、基板下面を凹状に形成して最終的に画素電極を平坦化しているが、第１層間絶縁膜４又は下地絶縁膜１２を凹状に窪めて形成しても同様の平坦化の効果が得られる。この場合、各層間絶縁膜を凹状に形成する方法としては、各層間絶縁膜を二層構造として、一層のみからなる薄い部分を凹状の窪み部分として二層の厚い部分を凹状の土手部分とするように薄膜形成及びエッチングを行なえばよい。或いは、各層間絶縁膜を単一層構造として、エッチングにより凹状の窪みを開孔するようにしてもよい。これらの場合、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングを用いると、設計寸法通りに凹状部分を形成できる利点がある。一方、少なくもとウエットエッチングを単独で又はドライエッチングと組み合わせて用いた場合には、凹状の窪みの側壁面をテーパー状に形成できるため、後工程で凹状の窪み内に形成されるポリシリコン膜、レジスト等の側壁周囲への残留を低減できるので、歩留まりの低下を招かない利点が得られる。
【０１５１】
（電気光学装置の全体構成）以上のように構成された各実施形態における電気光学装置の一例である液晶装置の全体構成を図１８及び図１９を参照して説明する。尚、図１８は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１９は、図１８のＨ−Ｈ’断面図である。
【０１５２】
図１８において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１９に示すように、図１８に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。尚、本実施の形態によれば、対向基板２０上の第２遮光膜２３はＴＦＴアレイ基板１０上の遮光領域よりも小さく形成すれば良く、液晶装置の用途により、容易に取り除くことができる。
【０１５３】
以上図１から図１９を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１５４】
以上説明した各実施形態における電気光学装置は、カラー表示のプロジェクタ等に適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー液晶テレビなどに各実施形態における電気光学装置を適用できる。更に、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１５５】
以上説明した各実施形態における電気光学装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように電気光学装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂや低濃度ドレイン領域１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti Reflection)被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があったが、各実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及び低濃度ソース領域１ｂや低濃度ドレイン領域１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１５６】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施形態は有効である。
【０１５７】
【発明の効果】
以上説明したように本発明の第１の電気光学装置によれば、第２コンタクトホールの形成位置を工夫することにより各画素単位で第２コンタクトホールに対応する画素電極表面の窪みや凹凸に起因する不良傾向が安定するため、コンタクトホールの存在により画像表示領域内の特定個所における不良が一定限度を超えて顕在化して、表示画像の品位が劣化する事態、或いは当該電気光学装置全体が不良品となる事態を効率的に防ぐことが可能となる。また、第２の電気光学装置によれば、第１コンタクトホールの形成位置を工夫することにより各画素単位で第１コンタクトホールに対応する画素電極表面の窪みや凹凸の影響が各画素の開口領域に及び難いため、コンタクトホールの存在により表示画像の品位が劣化する事態、或いは当該電気光学装置全体が不良品となる事態を効率的に防ぐことが可能となる。更に、第３の電気光学装置によれば、第１コンタクトホールの形成位置を工夫することにより装置欠陥が生じにくい構成が得られ、コンタクトホールの存在により表示画像の品位が劣化する事態、或いは当該電気光学装置全体が不良品となる事態を効率的に防ぐことが可能となる。
【０１５８】
また、本発明の電気光学装置の製造方法によれば、比較的少ない工程数で且つ比較的簡単な各工程を用いて製造できる。
【図面の簡単な説明】
【図１】電気光学装置の第１実施形態である液晶装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路図である。
【図２】第１実施形態の液晶装置におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その１）である。
【図５】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その２）である。
【図６】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その３）である。
【図７】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その４）である。
【図８】電気光学装置の第２実施形態である液晶装置におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図９】電気光学装置の第３実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１０】図９のＢ−Ｂ’断面図である。
【図１１】電気光学装置の第４実施形態におけるコンタクトホールの各種の配置例を示す図式的平面図である。
【図１２】電気光学装置の第５実施形態である液晶装置の平面図である。
【図１３】図１２のＣ−Ｃ’断面図である。
【図１４】電気光学装置の第６実施形態である液晶装置の平面図である。
【図１５】図１４のＤ−Ｄ’断面図である。
【図１６】電気光学装置の第７実施形態である液晶装置の断面図である。
【図１７】電気光学装置に第８実施形態である液晶装置の断面図である。
【図１８】各実施形態の液晶装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１９】図１８のＨ−Ｈ’断面図である。
【図２０】複板方式のカラープロジェクタにおける光合成の原理を示す概念図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…絶縁薄膜（第１誘電体膜）
３ａ…走査線
３ｂ…容量線
４…第1層間絶縁膜
５…コンタクトホール
６ａ…データ線
６ｃ…第１バリア層
７…第２層間絶縁膜
８ａ…コンタクトホール
８ｂ…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
７０ａ…第１蓄積容量
７０ｂ…第２蓄積容量
８０…バリア層
８１…第２誘電体膜
８８ａ…コンタクトホール
８８ｂ…コンタクトホール
８８ｃ…コンタクトホール
９０…第２バリア層
９１…層間絶縁膜
Claims (21)
- 基板に複数の走査線と、複数のデータ線と、前記走査線とデータ線の交差に対応して配置された薄膜トランジスタ及び画素電極と、前記薄膜トランジスタを構成する半導体層と前記画素電極間に電気的に接続された少なくとも１つの導電層とを有し、
前記画素電極と前記導電層とを電気的に接続するための第1コンタクトホールは、平面的に見て相隣接する２本のデータ線に対してほぼ対称となるように開孔されていることを特徴とする電気光学装置。 - 前記導電層と前記半導体層とを電気的に接続するために前記導電層と前記半導体層との間に介在する第２コンタクトホールは、平面的に見て相隣接する２本のデータ線に対してほぼ対称となるように開孔されていることを特徴とする請求項１に記載の電気光学装置。
- 前記画素電極に付加する蓄積容量を有し、前記走査線及び前記蓄積容量の一方の電極の上に、前記導電層と、第１層間絶縁膜と、前記データ線と、第２層間絶縁膜と、前記画素電極がこの順に積層されてなり、前記導電層と前記画素電極とは前記第１及び第２層間絶縁膜に開孔された前記第1コンタクトホールを介して電気的に接続されてなることを特徴とする請求項１又は２に記載の電気光学装置。
- 前記半導体層と同一膜からなる第１蓄積容量電極と前記一方の電極である第２蓄積容量電極との間に第１誘電体膜となる第1絶縁薄膜が介在されてなり、前記第２蓄積容量電極と前記導電層の一部からなる第３蓄積容量電極との間に第２誘電体膜となる第２絶縁薄膜が介在されてなることを特徴とする請求項３に記載の電気光学装置。
- 前記画素電極に付加する蓄積容量を有し、前記走査線及び前記蓄積容量の一方の電極の上に第１層間絶縁膜と、前記データ線及び前記導電層と、第２層間絶縁膜と、前記画素電極がこの順に積層されてなり、前記導電層と前記画素電極とは前記第２層間絶縁膜に開孔された前記第１コンタクトホールを介して電気的に接続されてなることを特徴とする請求項１又は２に記載の電気光学装置。
- 前記画素電極に付加する蓄積容量を有し、前記半導体層と同一膜からなる第１蓄積容量電極と前記一方の電極である第２蓄積容量電極との間に第１誘電体膜が介在されてなり、前記第２蓄積容量電極と前記導電層からなる第３蓄積容量電極との間に第２誘電体膜となる前記第１層間絶縁膜が介在されてなることを特徴とする請求項５に記載の電気光学装置。
- 前記走査線と前記第２蓄積容量電極は、平面的に見てほぼ横並びに配置されてなり、前記半導体層と前記導電層とを電気的に接続するための第２コンタクトホールは、平面的に見て前記走査線及び第２蓄積容量電極の間に開孔されていることを特徴とする請求項３乃至６のいずれか一項に記載の電気光学装置。
- 前記走査線と前記第２蓄積容量電極は、平面的に見てほぼ横並びに配置されてなり、前記半導体層と前記導電層とを電気的に接続するための前記第２コンタクトホールは、平面的に見て前記第２蓄積容量電極の前記走査線と反対側に開孔されていることを特徴とする請求項３乃至４のいずれか一項に記載の電気光学装置。
- 前記第１及び第２コンタクトホールのうち少なくとも一方は、各画素毎に複数設けられていることを特徴とする請求項２から８のいずれか一項に記載の電気光学装置。
- 前記第１コンタクトホールは、平面的に見て前記走査線と前記第２蓄積容量電極の幅方向のほぼ中央部に開孔されていることを特徴とする請求項７に記載の電気光学装置。
- 前記第1コンタクトホールと前記第２コンタクトホールとは平面的に見て少なくとも部分的に重なるように配置されてなることを特徴とする請求項２から請求項１０のいずれか一項に記載の電気光学装置。
- 前記蓄積容量の一方の電極は所定の電位が印加される容量線であることを特徴とする請求項３から請求項１１のいずれか一項に記載の電気光学装置。
- 前記導電層は、相隣接するデータ線間の中心線に対してほぼ対称となるように設けられてなることを特徴とする請求項１から請求項１１のいずれか一項に記載の電気光学装置。
- 前記基板と、前記第１及び第２層間絶縁膜のうち、少なくとも一つは、少なくとも前記データ線の一部に対向する部分が凹状に窪んで形成されるか、あるいは前記第１層間絶縁膜と第２層間絶縁膜のうちの少なくとも一方を平坦化処理することにより、前記画素電極の表面が平坦化されていることを特徴とする請求項３から１０のいずれか一項に記載の電気光学装置。
- 前記導電層は、導電性の遮光膜からなることを特徴とする請求項１から１４のいずれか一項に記載の電気光学装置。
- 前記導電層は、画素の開口領域の少なくとも一部を規定することを特徴とする請求項１５に記載の電気光学装置。
- 前記導電層は、導電性のポリシリコン膜から構成されていることを特徴とする請求項１から１４のいずれか一項に記載の電気光学装置。
- 前記導電層は、導電性のポリシリコン膜と高融点金属との２層以上の積層膜からなることを特徴とする請求項１から１７のいずれか一項に記載の電気光学装置。
- 複数の走査線と、複数のデータ線と、前記各走査線とデータ線の交差に対応して配置された薄膜トランジスタ及び画素電極と、前記薄膜トランジスタを構成する半導体層と前記画素電極の間で電気的に接続された少なくとも１つの導電層とを有する電気光学装置の製造方法であって、
基板に前記半導体層を形成する工程と、前記半導体層上に第１絶縁薄膜を形成する工程と、前記第１絶縁薄膜上に前記走査線を形成する工程と、前記走査線上に第２絶縁薄膜を形成する工程と、前記第２絶縁薄膜上に導電層を形成する工程と、前記導電層上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に前記データ線を形成する工程と、前記データ線上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜の相隣接する２本の前記データ線に対してほぼ対称な位置に前記第１コンタクトホールを開孔する工程と、前記第１コンタクトホールを介して前記導電層に対して電気的な接続がとれるように前記画素電極を形成する工程とを含むことを特徴とする電気光学装置の製造方法。 - 複数の走査線と、複数のデータ線と、前記走査線とデータ線の交差に対応して配置された薄膜トランジスタ及び画素電極と、前記薄膜トランジスタを構成する半導体層と前記画素電極との間で電気的に接続された少なくとも１つの導電層とを有する電気光学装置の製造方法であって、
基板に前記半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に前記走査線を形成する工程と、前記走査線上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に前記データ線と前記導電層とを形成する工程と、前記導電層上に第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜の相隣接する２本の前記データ線に対してほぼ対称な位置に前記第１コンタクトホールを開孔する工程と、前記第１コンタクトホールを介して前記導電層に対して電気的な接続がとれるように前記画素電極を形成する工程とを含むことを特徴とする電気光学装置の製造方法。 - 請求項１９又は２０において、前記走査線を形成する工程において、前記画素電極に付加するための蓄積容量の一方の電極を前記走査線に沿って横並びに同一材料で同時に形成する工程を有し、
平面的に見て前記走査線と前記一方の電極の間に第２コンタクトホールを開孔することを特徴とする電気光学装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000111220A JP4019600B2 (ja) | 1998-11-30 | 2000-04-12 | 電気光学装置及びプロジェクタ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1998339611 | 1998-11-30 | ||
| JP33961198 | 1998-11-30 | ||
| JP2000111220A JP4019600B2 (ja) | 1998-11-30 | 2000-04-12 | 電気光学装置及びプロジェクタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56032699A Division JP3424234B2 (ja) | 1998-11-30 | 1999-11-30 | 電気光学装置及びその製造方法 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| JP2001265255A JP2001265255A (ja) | 2001-09-28 |
| JP2001265255A5 JP2001265255A5 (ja) | 2004-12-24 |
| JP2001265255A6 true JP2001265255A6 (ja) | 2007-02-22 |
| JP4019600B2 JP4019600B2 (ja) | 2007-12-12 |
Family
ID=18623592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000111220A Expired - Fee Related JP4019600B2 (ja) | 1998-11-30 | 2000-04-12 | 電気光学装置及びプロジェクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4019600B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030062156A (ko) * | 2002-01-16 | 2003-07-23 | 일진다이아몬드(주) | 보존용량 캐패시터를 갖는 액정디스플레이 패널 및 그제조공정 |
| US7123336B2 (en) | 2002-09-30 | 2006-10-17 | Sony Corporation | Twisted nematic liquid crystal material with certain values for dielectric constant anisotropy, twisted elasticity modulus and refractive index anisotropy |
| JP2007199188A (ja) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| JP6436333B2 (ja) * | 2013-08-06 | 2018-12-12 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 表示装置 |
| KR102147141B1 (ko) | 2015-10-13 | 2020-08-25 | 아모르픽스, 인크 | 비정질 금속 박막 비선형 저항기 |
| US10672898B2 (en) | 2016-07-07 | 2020-06-02 | Amorphyx, Incorporated | Amorphous metal hot electron transistor |
| RU180892U1 (ru) * | 2018-02-08 | 2018-06-29 | Общество с ограниченной ответственностью "АэроФильтр" | Установка фильтровальная модульная |
| JP2021520060A (ja) | 2018-03-30 | 2021-08-12 | アモルフィックス・インコーポレイテッド | アモルファス金属薄膜トランジスタ |
| CN115708011A (zh) * | 2021-08-19 | 2023-02-21 | 北京京东方技术开发有限公司 | 一种显示基板及其制备方法、显示装置 |
-
2000
- 2000-04-12 JP JP2000111220A patent/JP4019600B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3753613B2 (ja) | 電気光学装置及びそれを用いたプロジェクタ | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| KR100469109B1 (ko) | 전기 광학 장치 및 그 제조방법 및 전자기기 | |
| JP3736461B2 (ja) | 電気光学装置、投射型表示装置及び電気光学装置の製造方法 | |
| JP3381718B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3424234B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3687399B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3711781B2 (ja) | 電気光学装置及びその製造方法 | |
| JP2000098409A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4019600B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP4023522B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP2001265255A6 (ja) | 電気光学装置及びその製造方法 | |
| JP3783500B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP4148239B2 (ja) | 液晶表示パネル | |
| JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
| JP3731368B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3767221B2 (ja) | 電気光学装置及びその製造方法 | |
| JP4434262B2 (ja) | 液晶表示パネル | |
| JP3904371B2 (ja) | 電気光学装置及び電子機器 | |
| JP3807230B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP3991567B2 (ja) | 電気光学装置及び電子機器 | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP3855976B2 (ja) | 電気光学装置及び電子機器 | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 |