JP3991567B2 - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP3991567B2 JP3991567B2 JP2000271562A JP2000271562A JP3991567B2 JP 3991567 B2 JP3991567 B2 JP 3991567B2 JP 2000271562 A JP2000271562 A JP 2000271562A JP 2000271562 A JP2000271562 A JP 2000271562A JP 3991567 B2 JP3991567 B2 JP 3991567B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive layer
- electro
- pixel
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置及びその製造方法の技術分野に属し、特に画素電極と画素スイッチング用の薄膜トランジスタ（Thin Film Transistor以下適宜、ＴＦＴと称す）との間で電気的な導通を良好にとるための中継用の導電層を備える電気光学装置及びその製造方法並びに電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来この種の電気光学装置は、一対の基板間に液晶等の電気光学物質が扶持されてなり、一方の基板の一例であるＴＦＴアレイ基板には、マトリクス状に複数の画素電極が設けられ、他方の基板の一例である対向基板には、各画素における画素開口領域（即ち、各画素における電気光学物質部分を光が通過する領域）を規定するために、遮光膜が画素電極の間隙に対応して格子状に設けられるのが一般的である。この場合、各画素電極の周りで光漏れにより表示画像におけるコントラスト比が低下しないようにするため、平面的に見て各画素電極に格子状の遮光膜が若干重なるように構成されている。この際特に、対向基板側に設けられた遮光膜は、画素電極から電気光学物質等を介して比較的離れているために、斜めに入射する光や両基板の貼り合わせずれを考慮して、上述の如き画素電極と遮光膜とは、かなりのマージンで重ねる必要がある。これは、画素開口率（即ち、各画素における画素開口領域が占める率）を高める際の大きな障壁となる。
【０００３】
そこで最近では、明るい画像表示を行うという一般的な要請の下、各画素における画素開口率を高めるために、対向基板側の遮光腺だけで画素開口領域を規定するのではなく、データ線をＡｌ（アルミニウム）等の遮光性材料から画素電極の縦方向の隙間を覆うように幅広に形成することにより、各画素開口領域を部分的に規定する技術も一般化している。この技術によれば、データ線によって画素開口領域を部分的に規定するようにしたので、画素開口率を高めることができる。
【０００４】
他方、この種の電気光学装置においては、各画素電極と、例えば各画素に設けられたＴＦＴ等のスイッチング素子とは、相互に接続される必要があるが、両者間には、走査線、容量線、データ線等の配線及びこれらを相互に電気的に絶縁するための複数の層間絶縁膜を含む、例えば１０００ｎｍ（ナノメーター）程度又はそれ以上に厚い積層構造が存在するため、両者間を電気的に接続するためのコンタクトホールを開孔するのが困難となる。
【０００５】
この種の電気光学装置における表示画像の高品位化という一般的な要請の下では、画素ピッチの微細化、画素開口率の向上、画素電極への画像信号の安定供給等が重要となる。
【０００６】
しかしながら、前述したデータ線で画素開口領域を部分的に規定する技術によれば、データ線と画素電極とが層間絶縁膜を介して部分的に重なっているため、各画素に設けられたＴＦＴについて考えれば、上述したデータ線と画素電極との重なりに応じてソースとドレインとの間に寄生容量が生じてしまう。ここで一般に、データ線を介して画像信号が供給されるＴＦＴは、１フレーム期間に亘って画像信号に応じた一定電位を画素電極に保持させるようにスイッチング動作するが、この期間中にデータ線は、他行のＴＦＴに供給される画像信号の電位に頻繁に振れるので、上述のソースとドレインとの間の寄生容量により、ＴＦＴが異常動作して画素電極に保持させるべき電圧がリークしてしまう。この結果、画素電極への画像信号の供給が不安定となり、最終的には表示画像の劣化を招くという間題点がある。
【０００７】
一方、この種の電気光学装置における装置構成の単純化や低コスト化という一般的な要請の下では、何らかの機能を付加或いは向上させる際にも、積層構造中の導電層や絶縁膜の数をむやみに増加させないこと、或いは一つの膜を複数機能を果たすために有効利用することが重要となる。
【０００８】
本発明は上述の問題点に鑑みなされたものであり、比較的簡単な構成を有しており、画素開口率が高く、高品位の画像表示が可能な電気光学装置及びその製造方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板に、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して配置された薄膜トランジスタと画素電極とを有する電気光学装置であって、前記薄膜トランジスタの半導体層に電気的に接続され前記データ線と同層に形成された第１中継導電層と、前記データ線の上層に絶縁膜を介して形成され、少なくとも部分的に画素開口領域を規定する導電性の遮光膜と、前記遮光膜が部分的に取り除かれた領域と、前記遮光膜と同層であって、前記遮光膜が部分的に取り除かれた領域に形成され、前記第１中継導電層と電気的に接続された第２中継導電層と、前記第２中継導電層に電気的に接続された画素電極とを具備し、前記データ線、前記遮光膜及び前記絶縁膜が容量を形成していることを特徴とする。
また、基板に、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して配置された薄膜トランジスタと画素電極とを有する電気光学装置であって、
前記薄膜トランジスタの半導体層と電気的に接続された中継導電層と、前記中継導電層に絶縁膜を介して対向するように形成された遮光性の金属からなる容量電極と、前記中継導電層に電気的に接続された画素電極とを具備し、前記容量電極は容量線として機能することを特徴とする。
【００１０】
本発明の電気光学装置の構成によれば、第１導電層は、半導体層と画素電極との間に介在しており、一方で半導体層と電気的に接続されており、他方で、画素電極と電気的に接続されている。従って、第１導電層は、画素電極と半導体層のドレイン領域とを電気的に接続するための中継用の導電層として機能し、例えば、両者間を一つのコンタクトホールを介して直接接続する場合の困難性を回避することが可能となる。
【００１１】
また、第２導電層は平面的に見て前記データ線に少なくとも部分的に重なっているため、データ線に加えて第２導電層により各画素の遮光を冗長させることが可能となる。
【００１２】
本発明の電気光学装置の一の態様において、前記第２導電層は平面的に見て少なくとも部分的に前記画素電極に重なっている。
【００１３】
この構成によれば、平面的に見て少なくとも部分的に隣接する画素電極の間に形成される第２導電層は、特に画素電極に重なっている。このため、この画素電極と部分的に重なった第２導電層部分により、各画素における画素開口領域を少なくとも部分的に規定できる。この際特に、第２導電層により画素開口領域が規定された個所では、平面的に見て画素電極と第２導電層との間に隙間はないため、そのような隙間を介しての光漏れは起こらない。この結果、最終的には、コントラスト比が高められる。同時に、第２導電層により画素開口領域が規定された個所では、従来のようにデータ線で画素開口領域を規定する必要はないため、データ線と画素電極とを重ねる必要もなくなる。この結果、データ線と画素電極とが層間絶縁膜を介して重なる構造により、各画素における薄膜トランジスタのソースとドレインとの間の寄生容量を発生させないで済む。このため、１フレーム等の所定周期内に他行の薄膜トランジスタに供給される画像信号の電位に頻繁に振れるデータ線の当該電位揺れに起因して、上述のソースとドレインとの間の寄生容量により薄膜トランジスタが異常動作して、画素電極に保持させるべき電圧がリークする事態を未然に防げる。即ち、画像信号に応じた一定電位を画素電極に保持させるように薄膜トランジスタはスイッチング動作し、データ線及び薄膜トランジスタを介して画素電極へ画像信号を安定供給でき、最終的には、フリッカやラインムラの低減により表示画像の高品位化が可能となる。
【００１４】
更に、第１導電層に、薄膜トランジスタと画素電極とを中継する機能を持たせると共に、この第１導電層と同一膜からなる第２導電層に、画像信号の安定供給を可能ならしめつつ画素開口領域を規定する機能を持たせているので、全体として、積層構造及び製造プロセスの単純化並びに低コスト化を図れる。
【００１５】
本発明の電気光学装置の他の態様において、前記第１導電層は、前記半導体層と第１コンタクトホールを介して電気的に接続され且つ前記画素電極と第２コンタクトホールを介して電気的に接続される。
【００１６】
この構成によれば、画素電極から半導体層のドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホールの径を小さくできる。即ち、一般にコンタクトホールを深く開孔する程、エッチング精度は落ちるため、薄い半導体層における突き抜けを防止するために、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウェットエッチングで半導体層まで開孔するように工程を組まねばならないので、指向性のないウェットエッチングによりコンタクトホールの径が広がらざるを得ないのである。これに対して本態様では、画素電極と半導体層間を２つの直列な第１及び第２コンタクトホールにより接続すればよいので、各コンタクトホールをドライエッチングにより開孔することが可能となるか、或いは少なくともウェットエッチングにより開孔する距離を短くすることが可能となる。この結果、各コンタクトホールの径を夫々小さくでき、第１又は第２コンタクトホールの上方に位置する画素電極部分における平坦化が促進される。
【００１７】
本発明の電気光学装置の他の態様によれば、前記データ線は、前記半導体層と第３コンタクトホールを介して電気的に接続される。
【００１８】
この構成によれば、データ線と半導体層のソース領域との電気的な接続が第３コンタクトホールを介して良好に得られる。
【００１９】
本発明の電気光学装置の他の態様によれば、前記データ線は、平面的に見て前記画素電極に少なくとも部分的に重ならない。
【００２０】
この構成によれば、データ線と画素電極とはできるだけ重ならないように形成することで、データ線と画素電極とを重ねるようにした場合と比較して、データ線と画素電極との間における寄生容量を確実に低減できる。従って、特に画素電極における電圧が安定してフリッカやラインムラを低減できる。
【００２１】
更に、データ線と画素電極とが層間絶縁膜を介して重なった個所おいて発生する可能性が高い両者間の電気的ショート（短絡）等の欠陥の発生を抑えることができ、最終的には装置欠陥率の低下、製造時の歩留まり向上が図られる。
【００２２】
本発明の電気光学装置の他の態様よれば、前記第２導電層は、定電位線に電気的に接続されている。
【００２３】
この構成によれば、少なくとも部分に重なっている画素電極と第２導電層との間には、多少の寄生容量が付くが、第２導電層の電位が定電位に保たれている。このため、画素電極と第２導電層との間の寄生容量を介して、第２導電層の電位変動が画素電極の電位に及ぼす悪影響を低減でき、画素電極おける電圧がより安定してフリッカやラインムラを更に低減できる。
【００２４】
本発明の電気光学装置の他の態様によれば、前記半導体層のうち少なくともチャネル領域の前記基板側に下地絶縁膜を介して形成された遮光膜を更に備える。
【００２５】
この構成によれば、半導体層のうち少なくともチャネル領域の基板側に下地絶縁膜を介して形成された遮光膜により、ＴＦＴアレイ基板側からの光に対するチャネル領域の遮光を行うことができる。このため、当該電気光学装置の動作時において、投射光、裏面反射光、反射光等の薄膜トランジスタへの光照射に起因して発生する、チャネル領域における光リークを低減し、薄膜トランジスタの特性変化や劣化を低減しつつ高品位の画像表示が可能となる。
【００２６】
本発明の電気光学装置の他の態様によれば、前記第１導電層及び前記第２導電層は、高融点金属を含む。
【００２７】
この構成によれば、凱導電層及び箭２導電層は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等からなる。このため、製造プロセスにおいて第１導電層及び第２導電層形成後に行われる各種工程における高温処理で当該第１導電層及び第２導電層が変形したり破壊したりすることはない。
【００２８】
本発明の電気光学装置の他の態様によれば、前記第２導電層と前記データ線とは、層間絶縁膜を介して少なくとも部分的に対向配置される。
【００２９】
この構成によれば、保持すべき画像信号に応じて電位が変動する画素電極との間ではなく、電位がより安定した第２導電層との間で、データ線に容量が付加されるので、データ線の電位揺れを招かないようにしつつ適度に増加させることが可能ヒなる。特に画素ピッチを微細化して、これに伴いデータ線幅を微細化しても、第２導電層との間の容量を増加させることにより、データ線の容量不足を抑えることができ、当該データ線を介しての画像信号の画素電極への供給における書き込み能力不足を阻止できる。
【００３０】
本発明の電気光学装置の他の態様によれば、前記画素電極に接続された蓄積容量を更に備える。
【００３１】
この構成によれば、蓄積容量により、画素電極における画像信号の電圧保持時間を遥か長くすることができ、コントラスト比を非常に効率良く高められる。
【００３２】
この態様では、前記第１導電層及び第２導電層は、前記走査線及び前記蓄積容量の一方の電極上に絶縁膜を介して設けられてもよい。
【００３３】
この構成によれば、走査線及び蓄積容量の一方の電極上に絶縁膜を介して設けられた第１導電層により、画素電極と半導体層とを中継可能であり、走査線及び蓄積容量の一方の電極上に絶縁膜を介して設けられた第２導電層により、画素開口領域を規定可能であり、更に第２導電層と蓄積容量の一方の電極との間で容量を簡単に構成可能となる。
【００３４】
この蓄積容量を更に備えた態様では、前記半導体層の一部からなる第１蓄積容量電極と前記蓄積容量の一方の電極である第２蓄積容量電極とが第１誘電体膜を介して対向配置され、前記第２蓄積容量電極と前記第１導電層の一部からなる第３蓄積容量電極とが前記絶縁膜である第２誘電体膜を介して対向配置されて前記蓄積容量が形成されてもよい。
【００３５】
この構成によれば、半導体層の一部からなる第１蓄積容量電極と蓄積容量の一方の電極である第２蓄積容量電極とが第１誘電体膜を介して対向配置され、第１の蓄積容量が構成され、他方で、第２蓄積容量電極と第１導電層の一部からなる第３蓄積容量電極とが第２誘電体膜を介して対向配置されて第２の蓄積容量が構成される。そして、これら第１及び第２の蓄積容量から各画素電極に蓄積容量が形成されるので、非画素開口領域を有効利用して、しかも立体的な構造を利用して比較的大容量の蓄積容量を構築できる。
【００３６】
この蓄積容量を更に備えた態様では、前記第２導電層は、前記第２蓄積容量電極に接続されてもよい。
【００３７】
この構成によれば、少なくとも部分的に重なっている画素電極と第２導電層との間には、多少の寄生容量が付くが、第２導電層の電位が第２蓄積容量電極の電位に保たれる。
【００３８】
このように第２導電層を第２蓄積容量電極に接続する場合には、前記第２導電層は、第４コンタクトホールを介して前記第２蓄積容量電極に接続されており、前記第４コンタクトホールは、前記第１コンタクトホールを開孔する工程と同一工程により開孔されてもよい。
【００３９】
この構成によれば、比較的容易に第２導電層を第２蓄積容量電極に接続でき、しかも、第１コンタクトホールを開孔するのと同時に第４コンタクトホールを開孔するので、製造プロセスの単純化に役立つ。
【００４０】
ここの第２蓄積容量電極は建設されて容量線としてもよい。
【００４１】
この構成によれば、容量線は、定電位とされるか、或いは少なくとも大容量でありその電位変動は小さい。このため、画素電極と第２導電層との間の寄生容量を介して、第２導電層の電位変動が画素電極の電位に及ぼす悪影響を低減できる。
【００４２】
この第２蓄積容量電極は遮光勝と接続されていても良い。
【００４３】
この構成によれば、第２蓄積容量電極及び遮光膜の電位を同一にでき、第２蓄積容量電極及び遮光腺のいずれか一方を所定電位とする構成を採れば、他方の電位も所定電位とできる。この結果、第２蓄積容量電極や遮光膜における電位揺れによる悪影響を低減できる。また、遮光膜からなる配線と容量線とを相互に冗長配線として機能させることができる。
【００４４】
この遮光膜は容量線を兼ね、前記第２蓄積容量電極は、前記基板上における平面形状が相隣接するデータ線間を前記走査線に沿って伸び、各画素電極毎に島状に構成されているとともに、前記遮光膜に接続されていてもよい。
【００４５】
この構成によれば、第２蓄積容量電極を画素電極毎に島状に構成することができるため、画素開口率を向上させることができる。また、第２蓄積容量も配線とすれば、遮光膜とともに容量線の冗長配線にすることができる。
【００４６】
さらに、前記遮光膜は、前記第４コンタクトホールとは異なる平面位置に開孔された第５コンタクトホールを介して前記容量線に電気的に接続されてもよい。
【００４７】
この構成によれば、半導体層のうち少なくともチャネル領域の基板側に下地絶縁膜を介して形成された遮光膜により、基板側からの光に対するチャネル領域の遮光を行うことができる。しかも、遮光膜は、導電性であり、第５コンタクトホールを介して容量線に接続されているので、遮光膜を容量線の冗長配線として機能させることが可能となり、容量線の低抵抗化を図ることにより容量線の電位をより安定化させることにより、最終的には、表示画像の高品位化を図れる。また、第４コンタクトホールと第５コンタクトホールは、異なる平面位置に形成することにより、第４コンタクトホール及び第５コンタクトホールにおける接続不良を防止することができる。
【００４８】
さらに、前記第２導電層と前記遮光膜とは前記第２蓄積容量電極を介して電気的に接続されてなり、前記第２導電層と前記遮光膜とは隣接する画素電極に接続されていてもよい。
【００４９】
この構成によれば、第２導電層を容量線として利用することができる。また、第２蓄積容量電極を容量線とし、第２導電層と第２蓄積容量電極とを接続することにより、容量線を２重で形成することができ、冗長構造が実現できる。
【００５０】
本発明の電気光学装置の他の態様によれば、前記第１導電層及び前記第２導電層は、前記データ線よりも下層に設けられている。
【００５１】
この構成によれば、データ線よりも下層に設けられた第１導電層により、画素電極と半導体層とを中継可能であり、データ線よりも下層に設けられた第２導電層により、画素開口領域を規定可能であり、更に第１導電層と第２蓄積容量電極との間で容量を簡単に構成可能となる。
【００５２】
本発明の電気光学装置の他の態様によれば、前記第２導電層は、平面的に見て島状に設けられており、画素開口領域のうち前記データ線に沿った領域を少なくとも部分的に規定する。
【００５３】
この構成によれば、平面的に見て島状に設けられた第２導電層により、画素開口領域のうちデータ線に沿った領域を少なくとも部分的に規定可能である。例えば、データ線に沿った画素開口領域のうち、薄膜トランジスタのチャネル領域やデータ線と半導体層とを接続するコンタクトホールが開孔された領域を除く大部分の領域に第２導電層を形成することができ、この大部分の領域における画素開口領域を当該第２導電層で規定することが可能である。
【００５４】
或いは、本発明の電気光学装置の他の態様によれば、前記第１導電層及び前記第２導電層は、前記データ線よりも前記基板から遠い層として、即ち上層に設けられていることを特徴とする。
【００５５】
この構成によれば、データ線よりも基板から遠い層として設けられた第１導電層により、画素電極と半導体層とを中継可能であり、データ線よりも上層に設けられた第２導電層により、画素開口領域を規定可能である。この場合特に、第２導電層を、データ線上の全領域に層間絶縁膜を介して設けてもよいし、走査線上に層間絶縁膜を介して設けてもよい。また、第１導電層と画素電極とを接続するコンタクトホールの位置は、非開口領域内であれば任意の位置に設定できるので、設計自由度が増し有利である。
【００５６】
この態様では、前記第２導電層は、平面的に見て前記第１導電層が存在する領域を除き前記格子状に設けられており、画素開口領域の前記データ線及び前記走査線に夫々沿った領域を規定するように構成してもよい。
【００５７】
この構成によれば、第２導電層は、第１導電層が存在する領域を除き格子状に設けられているので、画素開口領域のデータ線及び走査線に夫々沿った領域を規定すること、即ち画素開口領域の輪郭の全てを規定することも可能である。尚、第１導電層と第２導電層との間隙については、例えば、対向基板側の遮光膜、薄膜トランジスタの下側の薄膜トランジスタ、データ線の延設部分等により、簡単に光漏れを防止できる。
【００５８】
この第１導電層及び第２導電層が上層に設けられた態様では、前記半導体層と前記第１導電層とは前記データ線と同一膜からなる中継導電層を介して接続されていてもよい。
【００５９】
この構成によれば、データ線よりも上層に設けられた第１導電層で、画素電極からデータ線と同一層からなる中継導電層までを電気的に接続し、この中継導電層により更に半導体層までを電気的に接続するようにしたので、二つの中継用の導電層である第１導電層と中継導電層により、画素電極から半導体層までを良好に中継可能となる。特にデータ線を構成するＡｌ膜と画素電極を構成するＩＴＯ（Indium Tin Oxide）膜との電気的な相性が悪い場合にも、これら両者と電気的に相性が良い材料（例えば、高融点金属）から第１導電層を形成すれば良い点で有利である。
【００６０】
この第１導電層及び第２導電層が上層に設けられている態様では、前記画素電極に接続された蓄積容量を有し、前記データ線は前記蓄積容量の一方の電極と前記第２導電層との間に層間絶縁膜を介して扶持されてもよい。
【００６１】
この構成によれば、保持すべき画像信号に応じて電位が変動する画素電極との間ではなく、電位がより安定した第２導電層及び蓄積容量の一方の電極との間で、データ線に容量を付加させることができるので、データ線の容量を電位揺れを招かないようにしつつ適度に増加させることが可能となる。特に画素ピッチを微細化して、これに伴いデータ線幅を微細化しても、第２導電層及び第２蓄積容量電極との間での容量を増加させることにより、データ線の容量不足を抑えることができ、当該データ線を介しての画像信号の画素電極への供給における書き込み能力不足を阻止できる。
【００６２】
本発明の電気光学装置の製造方法は、基板に複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続された薄膜トランジスタと、前記薄膜トランジスタの接続された画素電極とを有する電気光学装置の製造方法において、前記基板にソース領域、チャネル領域及びドレイン領域となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上の所定領域に走査線及び蓄積容量の一方の電極を形成する工程と、前記走査線及び前記一方の電極上に第１層間絶縁膜を形成する工程と、前記絶縁薄膜及び前記第１層間絶縁膜に前記半導体層に通じる窮１コンタクトホールを開孔する工程と、前記第２絶縁膜上に、前記第１コンタクトホールを介して前記半導体層に電気的に接続されるように遮光性の第１導電層と、前記第１導電層と同一膜から第２導電層を形成する工程と、前記第１導電層及び前記第２導電層上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁繰上に、データ線を形成する工程と、前記データ線上に第３層間絶縁膜を形成する工程と、前記第２層間絶縁膜及び前記第３層間絶縁膜に前記第１導電層に通じる第２コンタクトホールを開孔する工程と、前記第２コンタクトホールを介して前記第１導電層に電気的に接続されるように画素電極を形成する工程とを有し、前記第２導電層は、平面的に見て前記データ線に少なくとも部分的に重なるように形成されている。
【００６３】
本発明の電気光学装置の製造方法によれば、基板に、半導体層、絶縁薄膜、走査線及び蓄積容量の一方の電極並びに第１層間絶縁膜がこの順で積層形成される。次に、絶縁薄膜及び第１層間絶縁膜に半導体層に通じる第１コンタクトホールが開孔され、この第１コンタクトホールを介して半導体層に電気的に接続されるように遮光性の第１導電層が形成される。同時に、この第１導電層と同一膜から、平面的に見て画素電極が形成される領域の間隙内に少なくとも部分的に配置されるように第２導電層が形成される。続いて、第２層間絶縁膜、データ線、及び第３層間絶縁膜がこの順で積層形成される。次に、第１導電層に通じる第２コンタクトホールが開孔され、この第２コンタクトホールを介して第１導電層に電気的に接続されるように画素電離形成される。従って、上述したデータ線よりも基板に近い層として第１及び第２導電層を形成して二つのコンタクトホールを介して画素電極と半導体層とを第２導電層で中継する構成を有する本発明の電気光学装置を比較的容易に製造できる。特に、第１導電層と第２導電層とを同一膜から形成するので、製造プロセスの単純化並びに低コスト化を図れる。
【００６４】
本発明の前記電気光学装置の製造方法の一の態様では、前記第２層間絶縁膜を形成する工程の後に、前記第２層間絶縁膜に前記半導体層に通じる第３コンタクトホールを開孔する工程を更に含み、前記データ線を形成する工程において、前記第３コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線を形成し、前記第１コンタクトホールを開孔する工程において、前記第１コンタクトホールを開孔すると同時に前記第１層間絶縁膜に前記蓄積容量の一方の電極に通じる第４コンタクトホールを開孔し、前記第２導電層を形成する工程において、前記第４コンタクトホールを介して前記蓄積容量の一方の電極に電気的に接続されるように前記第２導電層を形成する。
【００６５】
この構成によれば、第２層間絶縁膜の形成後、半導体層に通じる第３コンタクトホールが開孔され、この第３コンタクトホールを介して半導体層に電気的に接続されるようにデータ線が形成される。更に、第１コンタクトホールの開孔時に、同時に蓄積容量の一方の電極に通じる第４コンタクトホールが開孔され、この第４コンタクトホールを介して蓄積容量の一方の電極に電気的に接続されるように第２導電層が形成される。従って、上述したデータ線と半導体層とがコンタクトホールを介して電気的に接続されており第２導電層と蓄積容量の一方の電極とがコンタクトホールを介して電気的に接続された構成を有する本発明の電気光学装置を比較的容易に製造できる。特に、これら二つのコンタクトホールを同時に開孔するので、製造プロセスの単純化並びに低コスト化を図れる。
【００６６】
本発明の他の電気光学装置の製造方法は、基板に複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続された薄膜トランジスタと、前記薄膜トランジスタの接続された画素電極とを有する電気光学装置の製造方法において、前記基板にソース領域、チャネル領域及びドレイン領域となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に走査線及び蓄積容量の一方の電極を形成する工程と、前記走査線及び蓄積容量の一方の電極上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜に前記半導体層に通じる第１コンタクトホールを開孔する工程と、前記第１層間絶縁膜上にデータ線を形成すると同時に前記第１コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線と同一膜から中継導電層を形成する工程と、前記データ線及び前記中継導電層上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜に前記中継導電層に通じる第２コンタクトホールを開孔する工程と、前記第２層間絶縁膜上に前記第２コンタクトホールを介して前記中継導電層に電気的に接続されるように遮光性の第１導電層を形成すると同時に、前記第１導電層と同一膜からなる第２導電層を前記データ線に平面的に重なるように形成する工程と、前記第１導電層及び前記第２導電層上に第３層間絶縁膜を形成する工程と、前記第３層間絶縁膜に前記第１導電層に通じる第３コンタクトホールを開孔する工程と、前記第３コンタクトホールを介して前記第１導電層に電気的に接続されるように画素電極を形成する工程とを含むことを特徴とする。
【００６７】
本発明の電気光学装置の製造方法によれば、基板に半導体層、絶縁薄膜、走査線及び蓄積容量の一方の電極並びに第１層間絶縁膜がこの順で積層形成される。次に、半導体層に通じるコンタクトホールが開孔され、データ線が形成されると同時に半導体層に電気的に接続されるようにデータ線と同一膜から中継導電層が形成される。次に、第２層間絶縁膜が形成された後、中継導電層に通じるコンタクトホールが開孔され、中継導電層に電気的に接続されるように遮光性の第１導電層が形成される。これと同時に、第１導電層と同一膜から第２導電層が形成される。続いて、第３層間絶縁膜が形成され、第１導電層に通じるコンタクトホールが開孔されて、第１導電層に電気的に接続されるように画素電極が形成される。従って、上述したデータ線と同一膜からなる導電層として中継導電層を形成すると共にデータ線よりも基板から遠い層、つまり上層として第１導電層を形成して三つのコンタクトホールを介して画素電極と半導体層とを中継導電層及び第１導電層で中継すると共に、画素開口領域を第２導電層で規定する構成を有する本発明の電気光学装置を比較的容易に製造できる。特に、第１導電層と第２導電層とを同一膜から形成するので、製造プロセスの単純化並びに低コスト化を図れる。
【００６８】
本発明の前記電気光学装置の製造方法の一の態様では、前記第１層間絶縁膜を形成する工程の後に、前記第１層間絶縁膜に前記半導体層に通じる第４コンタクトホールを開孔する工程を更に含み、前記データ線を形成する工程において、前記第４コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線を形成し、前記第２コンタクトホールを開孔する工程において、前記第２コンタクトホールを開孔すると同時に前記第１層間絶縁膜及び前記第２層間絶縁膜に前記蓄積容量の一方の電極に通じる第５コンタクトホールを開孔し、前記第２導電層を形成する工程において、前記第５コンタクトホールを介して前記蓄積容量の一方の電極に電気的に接続されるように前記第２導電層を形成する。
【００６９】
この態様によれば、第１層間絶縁膜の形成後、半導体層に通じる第４コンタクトホールが開孔され、半導体層に電気的に接続されるようにデータ線が形成される。更に、第２層間絶縁膜にコンタクトホールを開孔する時に、同時に蓄積容量の一方の電極に通じるコンタクトホールが開孔され、蓄積容量の一方の電極に電気的に接続されるように第３導電層が形成される。従って、上述したデータ線と半導体層とがコンタクトホールを介して電気的に接続されており第２導電層と蓄積容量の一方の電極とがコンタクトホールを介して電気的に接続された構成を有する本発明の電気光学装置を比較的容易に製造できる。特に、これら二つのコンタクトホールを同時に開孔するので、製造プロセスの単純化並びに低コスト化を図れる。
【００７０】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００７１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００７２】
（第１実施形態）
本発明の第１実施形態における電気光学装置の構成について、図１から図４を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図であり、図４は、図２のＢ−Ｂ，断面図である。尚、図３及び図４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００７３】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、走査線３ａとデータ線６ａの交差に対応して画素電極９ａを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓｌ、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇｌ、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓｌ、Ｓ２、・‥、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例として液晶に書き込まれた所定レベルの画像信号Ｓｌ、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防くために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ＴＦＴ３０のソースに画像信号が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い電気光学装置が実現できる。
【００７４】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して例えはポリシリコン膜からなる半導体層１ａのうち後述の、ソース領域に電気的に接続されている。相隣接する画素電極９ａ間の間隙における走査線３ａに沿った領域及びデータ線６ａに沿った領域（図中右上がりの斜線で示した領域）には夫々、島状の第１導電層（以下、第１バリア層と称す）８０ａ及び第２導電層（以下、第２バリア層と称す）８０ｂが設けられている。本実施形態では特に、第１バリア層８０ａ及び第２バリア層８０ｂは同一の遮光性の導電膜から形成されている。画素電極９ａは、第１バリア層８０ａを中継して、コンタクトホール８ａ並びにコンタクトホール８ｂを介して半導体層１ａのうち後述のドレイン領域に電気的に接続されている。容量線３ｂは、第２バリア層８０ｂにコンタクトホール８ｃを介して電気的に接続されている。また、半導体層１ａのうち図中右下がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用ＴＦＴ３０が設けられている。
【００７５】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って突出した突出部とを有する。
【００７６】
特に、第１バリア層８０ａは夫々、コンタクトホール８ａにより半導体層１ａのドレイン領域に電気的に接続されており、コンタクトホール８ｂにより画素電極９ａに電気的に接続されており、半導体層１ａのドレイン領域と画素電極９ａとの間におけるバッファとして機能している。この第１バリア層８０ａ、コンタクトホール８ａ並びにコンタクトホール８ｂについては後に詳述する。
【００７７】
また、図中太線で示した領域には夫々、走査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るように、第１遮光膜１１ａを設けても良い。第１遮光膜１１ａは夫々、走査線３ａに沿って縞状に形成するとともに、データ線６ａと交差する箇所が図中下方に幅広に形成し、この幅広の部分により画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’をＴＦＴアレイ基板側から見て夫々覆う位置に設けるようにすると良い。
【００７８】
次に図３の断面図に示すように、電気光学装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、，例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００７９】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００８０】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００８１】
対向基板２０には、更に図３に示すように、各画素の非開口領域に、第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチヤネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００８２】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００８３】
更に図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａを設けるようにすると良い。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの反射光（戻り光）等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに入射する事態を未然に防ぐことができ、これに起因した光による電流の発生により画素スイッチング用ＴＦＴ３０の特性が変化したり、劣化することはない。
【００８４】
尚、縞状に形成された第１遮光膜１１ａは、例えば走査線３ａ下に延設されて、定電位線に電気的に接続されてもよい。このように構成すれば、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。この場合、定電位線としては、当該電気光学装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位線、接地電源、対向電極２１に供給される定電位線等が挙げられる。尚、第１遮光膜１１ａはデータ線６ａ及び走査線３ａに沿って格子状で形成しても良いし、少なくとも画素スイッチング用ＴＦＴ３０のチヤネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃを覆うように島状に形成しても良い。
【００８５】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的に絶縁するために設けられるものである。更に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。下地絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００８６】
本実施形態では、半導体層１ａを高濃度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆとし、これに対向する容量線３ｂの一部を第２蓄積容量電極とし、ゲート絶縁膜を含んだ絶縁薄膜２を走査線３ａに対向する位置から延設してこれらの電極間に挟持された第１誘電体膜とすることにより、第１蓄積容量７０ａが構成されている。更に、この第２蓄積容量電極と対向する第１バリア層８０ａの一部を第３蓄積容量電極とし、これらの電極間に第１層間絶縁膜８１を設ける。第１層間絶縁膜８１は第２誘電体膜として機能し、第２蓄積容量７０ｂが形成されている。そして、これら第１蓄積容量７０ａ及び第２蓄積容還７０ｂがコンタクトホール８ａを介して並列接続されて蓄積容量７０が構成されている。特に第１蓄積容量７０ａの第１誘電体膜としての絶縁薄膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、第１蓄積容量７０ａは比較的小面積で大容量の蓄積容量として構成できる。また、第１層間絶縁膜８１も、絶縁薄膜２と同様に或いは絶縁薄膜２よりも薄く形成することができるので、第２蓄積容量７０ｂは比較的小面積で大容量の蓄積容量として構成できる。従って、これら第１蓄積容量７０ａ及び第２蓄積容量７０ｂから立体的に構成される蓄積容量７０は、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という画素開口領域を外れたスペースを有効に利用して、小面積で大容量の蓄積容量とされる。
【００８７】
このように第２蓄積容量７０ｂを構成する第１層間絶縁膜８１は、酸化シリコン膜、窒化シリコン膜等でもよいし、多層膜から構成してもよい。一般にゲート絶縁膜等の絶縁薄膜２を形成するのに用いられる各種の公知技術（減圧ＣＶＤ法、プラズマＣＶＤ法、熱酸化法等）により、第１層間絶縁膜８１を形成可能である。第１層間絶縁膜８１を薄く形成することにより、コンタクトホール８ａの径を更に小さく出来るので、前述したコンタクトホール８ａにおける第１バリア層８０ａの窪みや凹凸が更に小さくて済み、その上方に位置する画素電極９ａにおける平坦化が更に促進される。
【００８８】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが第１バリア層８０ａを中継して電気的に接続されている。低濃度ソース領域１ｂ及び高濃度ソース領域１ｄ並びに低濃度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用の不純物をドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性且つ導電性の薄膜から構成されている。また、第１バリア層８０ａ及び第１層間絶縁膜８１の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び第１バリア層８０ａへ通じるコンタクトホール８ｂが各々形成された第２層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的に接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、第１バリア層８０ａへのコンタクトホール８ｂが形成された第３層間絶縁膜７が形成されている。このコンタクトホール８ｂを介して、画素電極９ａは第１バリア層８０ａに電気的に接続されており、更に第１バリア層８０ａを中継してコンタクトホール８ａを介して高濃度ドレイン領域１ｅに電気的に接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００８９】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００９０】
また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００９１】
図２及び図３に示すように、本実施形態の電気光学装置では、高濃度ドレイン領域１ｅと画素電極９ａとをコンタクトホール８ａ及びコンタクトホール８ｂを介して第１バリア層８０ａを経由して電気的に接続するので、画素電極９ａからドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホール８ａ及びコンタクトホール８ｂの径を夫々小さくできる。即ち、一つのコンタクトホールを開孔する場合には、コンタクトホールを深く開孔する程エッチング精度は落ちるため、例えば５０ｎｍ程度の非常に薄い半導体層１ａにおける突き抜けを防止するためには、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウエットエッチングで半導体層１ａまで開孔するように工程を組まねばならない。或いは、ドライエッチングによる突き抜け防止用のポリシリコン膜を別途設けたりする必要が生じてしまうのである。
【００９２】
これに対して本実施形態では、画素電極９ａ及び高濃度ドレイン領域１ｅを２つの直列なコンタクトホール８ａ及びコンタクトホール８ｂにより接続すればよいので、これらコンタクトホール８ａ及びコンタクトホール８ｂを夫々、ドライエッチングにより開孔することが可能となるのである。或いは、少なくともウェットエッチングにより開孔する距離を短くすることが可能となるのである。但し、コンタクトホール８ａ及びコンタクトホール８ｂに、若干のテーパを付けるために、ドライエッチング後に敢えて比較的短時間のウエットエッチングを行うようにしてもよい。
【００９３】
以上のように本実施形態によれば、コンタクトホール８ａ及びコンタクトホール８ｂの径を夫々小さくでき、コンタクトホール８ａにおける第１バリア層８０ａの表面に形成される窪みや凹凸も小さくて済むので、その上方に位置する画素電極９ａの部分における平坦化が、ある程度促進される。更に、第２コンタクトホール８ｂにおける画素電極９ａの表面に形成される窪みや凹凸も小さくて済むので、この画素電極９ａの部分における平坦化が、ある程度促進される。
【００９４】
本実施形態では特に、第１バリア層８０ａは、導電性の遮光膜からなる。従って、第１バリア層８０ａにより、各画素開口領域を少なくとも部分的に規定することが可能となる。例えば、第１バリア層８０ａは、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成するようにする。これにより、コンタクトホール８ｂを介して第１バリア層８０ａ及び画素電極９ａ間で良好に電気的な接続がとれる。第１バリア層８０ａの膜厚は、例えば５０ｎｍ以上５００ｎｍ以下程度とするのが好ましい。５０ｎｍ程度の厚みがあれば、製造プロセスにおける第２コンタクトホール８ｂの開孔時に突き抜ける可能性は低くなり、また５００ｎｍ程度であれば第１バリア層８０ａの存在に起因した画素電極９ａの表面の凹凸は間題とならないか或いは比較的容易に平坦化可能だからである。
【００９５】
更に本実施形態では、各画素における画素関口領域のうち、データ線６ａに沿った領域の左右辺を、データ線６ａに沿って長手状に伸びる島状の第２バリア層８０ｂ及びコンタクトホール５周辺におけるデータ線６ａ部分から規定しており、各画素における画素開口領域のうち、走査線３ａ及び容量線３ｂに沿った領域の上辺及び下辺を第１バリア層８０ａ及び第１遮光膜１１ａにより夫々規定している。
【００９６】
より具体的には図２及び図４に示すように、第２バリア層８０ｂは、平面的に見て部分的に画素電極９ａの間隙内に配置されており、画素電極９ａに部分的にも重なっている。このため、この画素電極９ａと第２バリア層８０ｂを一部重ねることにより、各画素における画素開口領域の左右辺の大部分を規定できる。この際特に、第２バリア層８０ｂにより画素開口領域が規定された個所では、平面的に見て画素電極９ａと第２バリア層８０ｂとの間に隙間はないため、そのような隙間を介しての光漏れは起こらない。この結果、最終的には、コントラスト比が高められる。同時に、第２バリア層８０ｂにより画素開口領域が規定された個所では、データ線６ａで画素開口領域を規定する必要はないため、この個所では、データ線６ａの幅は、第２バリア層８０ｂの幅よりも若干細められている。この結果、図４に示すように、データ線６ａと画素電極９ａとが第３層間絶縁膜７を介して重ならないようにすることにより、各画素におけるＴＦＴ３０のソースとドレインとの間の寄生容量を発生させないで済む。このため、１フレーム等の所定周期内に他行のＴＦＴ３０に供給される画像信号の電位に頻繁に振れるデータ線６ａの当該電位揺れに起因して、上述のソースとドレインとの間の寄生容量によりＴＦＴ３０が異常動作して、画素電極９ａに保持させるべき電圧がリークする事態を未然に防げる。これらの結果、表示画像におけるフリッカやラインムラを低減できる。但し、第２バリア層８０ｂが存在しないコンタクトホール５周辺の比較的小さい領域では、データ線６ａの幅を若干太めるようにして、データ線６ａにより画素開口領域を規定してもよい。
【００９７】
また、以上のように画素開口領域を規定するように構成すれば、対向基板２０に第２遮光膜２３を形成しなくて済むため、対向基板のコストを削減することが可能である。更に、対向基板２０とＴＦＴアレイ基板１０とのアライメントずれによる画素開口率の低下やばらつきを防ぐことができる。また、対向基板２０に第２遮光膜２３を設ける場合は、ＴＦＴアレイ基板１０とのアライメントずれにより画素開口率を低減しないように小さめに形成しても上述のようにデータ線６ａ、第１バリア層８０ａ及び第２バリア層８０ｂ並びに第１遮光膜１１ａというＴＦＴアレイ基板１０側に形成された遮光性の膜により画素関口部を規定するため、精度よく画素開口部を規定することができ、対向基板２０上の第２遮光膜２３こより画素開口部を決める場合に比べて画素開口率を向上させることができる。
【００９８】
更に図２及び図４に示したようにデータ線６ａの幅を若干狭めて画素電極９ａの縁部分と重ならない構成とすることにより、データ線６ａと画素電極９ａとが第３層間絶縁膜７を介して重なった個所において発生する可能性が高い両者間の電気的ショート（短絡）等の欠陥の発生を抑えることができ、最終的には装置欠陥率の低下、製造時の歩留まり向上が滑られる。
【００９９】
第２バリア層８０ｂは、好ましくは、容量線３ｂや他の定電位線に電気的に接続される。即ち、第２バリア層８０ｂの縁部分と画素電極９ａの縁部分が重なるために、両者間には多少の寄生容量が付加されるが、第２バリア層８０ｂの電位が一定電位に保たれていれば、第２バリア層８０ｂの電位変動が画素電極９ａの電位に及ぼす悪影響を低減できる。尚、第２バリア層８０ｂと容量線３ｂとを電気的に接続するためのコンタクトホール８ｃは、本実施形態では、コンタクトホール８ａを開孔する工程と同一工程により開孔可能であり、製造プロセスの複雑化を招かない。尚、この場合、第２バリア層８０ｂは、各画素毎に、コンタクトホール８ｃを介して容量線３ｂに電気的に接続される。
【０１００】
更にまた上述の如く第２バリア層８０ｂとデータ線６ａとが第２層間絶縁膜４を介して対向配置された構成においては、データ線６ａには、電位がより安定した第２バリア層８０ｂとの間で容量が付加される。このため、データ線６ａの容量を電位揺れを招かないような適度な大きさに設定できる。特に画素ピッチを微細化して、これに伴いデータ線６ａの幅を微細化しても、第２バリア層８０ｂとの間の容量を増加させることにより、データ線６ａの容量不足を抑えることができる。これにより、データ線６ａを介しての画像信号の画素電極９ａへの供給における書き込み能力不足を阻止できる。言い換えれば、特に画素ピッチを微細化する際に有利な、データ線６ａがノイズに対して強くなる構造が比較的容易に得られる。
【０１０１】
尚、本実施形態の各コンタクトホール（８ａ、８ｂ、８ｃ及び５）の平面形状は、円形や四角形或いはその他の多角形状等でもよいが、円形は特にコンタクトホールの周囲の層間絶縁膜等におけるクラック防止に役立つ。そして、良好に電気的な接続を得るために、ドライエッチング後にウエットエッチングを行って、これらのコンタクトホールに夫々若干のテーパをつけることが好ましい。
【０１０２】
以上説明したように第１実施形態の電気光学装置によれば、第１バリア層８０ａに、ＴＦＴ３０と画素電極９ａとを中継する機能を持たせると共に、この第１バリア層８０ａと同一膜からなる第２バリア層８０ｂに、画像信号の安定供給を可能ならしめつつ画素開口領域を規定する機能を持たせているので、全体として、積層構造及び製造プロセスの単純化並びに低コスト化を図れる。
【０１０３】
（第１実施形態における電気光学装置の製造プロセス）
次に、以上のような構成を持つ実施形態における電気光学装置を構成するＴＦＴアレイ基板の製造プロセスについて、図５から図８を参照して説明する。尚、図５から図８は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【０１０４】
先ず図５の工程（１）に示すように、石英基板、ハードガラス基板、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温で熱処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリング等により、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜１１を形成する。尚、遮光膜１１上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【０１０５】
次に工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフイにより第１遮光膜１１ａのパターンに対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【０１０６】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フオスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ポロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば、約５００〜２０００ｎｍとする。
【０１０７】
次に工程（４）に示すように、下地絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間の熱処理を施すことにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal）を使った熱処理でも良いし、エキシマレーザー等を用いたレーザー熱処理でも良い。
【０１０８】
この際、図３に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物を僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物を僅かにイオン注入等によりドープしても良い。
尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化し、その後熱処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【０１０９】
次に工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、第1蓄積容量電極１ｆを含む所定パターンを有する半導体層１ａを形成する。
【０１１０】
次に工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜２ａを形成し、更に工程（７）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含む多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜と共に蓄積容量形成用の第１誘電体膜を含む絶縁薄膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１を熱酸化することのみにより、単一層構造を持つ絶縁薄膜２を形成してもよい。
【０１１１】
次に工程（８）に示すように、フォトリソグラフィ工程、エッチング工程等によりレジスト層５００を第１蓄積容量電極１ｆとなる部分を除く半導体層１ａ上に形成した後、例えばＰイオンをドーズ量約３×１０12／ｃｍ2でドープして、第１蓄積容量電極１ｆを低抵抗化する。
【０１１２】
次に工程（９）に示すように、レジスト層５００を除去した後、減圧ＣＶＤ法等によりポリシリコン膜３を堆積し、更にＰを熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入した低抵抗なポリシリコン膜を用いてもよい。ポリシリコン膜３の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【０１１３】
次に図６の工程（１０）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、所定パターンの走査線３ａと共に容量線３ｂを形成する。走査線３ａ及び容量線３ｂは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。
【０１１４】
次に工程（１１）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａの一部からなるゲート電極をマスクとして、ＰなどのＶ族元素の不純物を低濃度で、例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量にてドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及び走査線３ａも低抵抗化される。
【０１１５】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物を高濃度で、例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にてドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素の不純物を用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【０１１６】
尚、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相捕型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。このように、本実施形態において画素スイッチング用ＴＦＴ３０を構成する半導体層１ａをポリシリコン膜で形成すれば、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することができ、製造上有利である。
【０１１７】
次に工程（１３）に示すように、レジスト層６００を除去した後、容量線３ｂ及び走査線３ａ並びに絶縁薄膜２上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる第１層間絶縁膜８１を約２００ｎｍ以下の比較的薄い厚さに堆積する。但し、前述のように、第１層間絶縁膜８１は、多層膜から構成してもよいし、一般にＴＦＴのゲート絶縁膜を形成するのに用いられる各種の公知技術により、第１層間絶縁膜８１を形成可能である。
【０１１８】
次に工程（１４）に示すように、第１バリア層８０ａと高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８ａ並びに第２バリア層８０ｂと容量線３ｂとを電気的に接続するためのコンタクトホール８ｃを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このようなドライエッチングは、指向性が高いため、小さな径のコンタクトホール８ａ及びコンタクトホール８ｃを開孔可能である。或いは、コンタクトホール８ａが半導体層１ａを突き抜けるのを防止するのに有利なウェットエッチングを併用してもよい。このウェットエッチングは、コンタクトホール８ａに対し、より良好に電気的な接続をとるためのテーパを付与する観点からも有効である。また特に、コンタクトホール８ａ及びコンタクトホール８ｃは上述にように同時に開孔可能であり製造上有利である。
【０１１９】
次に工程（１５）に示すように、第１層間絶縁膜８１並びにコンタクトホール８ａを介して覗く高濃度ドレイン領域１ｅ及びコンタクトホール８ｃを介して覗く容量線３ｂの全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜をスパッタリング等により堆積して、５０〜５００ｎｍ程度の膜厚の導電膜８０を形成する。５０ｎｍ程度の厚みがあれば、後にコンタクトホール８ｂを開孔する時に突き抜ける可能性は殆どない。尚、この導電膜８０上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。尚、導電膜８０は金属や金属シリサイド等の金属合金膜あるいは、ポリシリコン膜を積層した多層膜であってもよい。
【０１２０】
次に図７の工程（１６）に示すように、該形成された導電膜８０上にフォトリソグラフイ工程及びエッチング工程等を行うことにより、第１バリア層８０ａ及び第２バリア層８０ｂを形成する。ここで第２バリア層８０ｂについては特に図４に示したように、その一部分が後で形成される画素電極９ａと若干重なるように形成すると良い。
【０１２１】
次に工程（１７）に示すように、第１層間絶縁膜８１並びに第１バリア層８０ａ及び第２バリア層８０ｂを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましい。第２層間絶縁膜４の膜厚が５００ｎｍ以上あれば、データ線６ａ及び走査線３ａ間における寄生容量は余り又は殆ど問題とならない。
【０１２２】
次に工程（１８）の段階で、半導体層１ａを活性化するために約１００００°Ｃの熱処理を２０分程度行った後、データ線６ａと半導体層１ａの高濃度ドレイン領域１ｅを電気的に接続するためのコンタクトホール５を絶縁薄膜２、第１層間絶縁膜８１及び第２層間絶縁膜４に開孔する。また、走査線３ａや容量線３ｂを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により開孔することができる。
【０１２３】
次に、工程（１９）に示すように、第２層間絶縁膜４の上に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【０１２４】
次に工程（２０）に示すように、フォトリソグラフイ工程及びエッチング工程等により、データ線６ａを形成する。ここでデータ線６ａについては特に図４に示したように、後で形成される画素電極９ａに重ならないように且つ第２バリア層８０ｂに重なるように形成する。
【０１２５】
次に図８の工程（２１）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましい。
【０１２６】
次に工程（２２）に示すように、画素電極９ａと第１バリア層８０ａとを電気的に接続するためのコンタクトホール８ｂを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。テーパ状にするためにウェットエッチングを追加しても良い。
【０１２７】
次に工程（２３）に示すように、第３層間絶縁膜７の上に、スパッタリング等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２４）に示すように、フォトリソグラフィ工程及びエッチング工程等により、画素電極９ａを形成する。尚、当該電気光学装置を反射型として用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１２８】
以上説明したように本実施形態における製造プロセスによれば、比較的少ない工程数で且つ比較的簡単な各工程を用いて上述した第１実施形態の電気光学装置を製造できる。
【０１２９】
（第２実施形態）
本発明の第２実施形態における電気光学装置の構成について、図９から図１１を参照して説明する。図９は、第２実施形態におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１０は、そのＡ−Ａ’断面図であり、図１１は、そのＢ−Ｂ’断面図である。また、図１０及び図１１においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。尚、図９から図１１に示した第２実施形態において図２から図４に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【０１３０】
図９から図１１において、第２実施形態では、半導体層１ａの高濃度ドレイン領域１ｅにコンタクトホール８８ａを介して電気的に接続されておりデータ線６ａと同一層から構成された中継導電層６ｂと、画素電極９ａにコンタクトホール８８ｃを介して電気的に接続された遮光性の導電層からなる第１バリア層９０ａとを備えている。そして、中継導電層６ｂと第１バリア層９０ａとは、データ線６ａ及び中継導電層６ｂ上に形成された第２層間絶縁膜４を介して対向配置されており、この第２層間絶縁膜４に開孔されたコンタクトホール８８ｂを介して相互に電気的に接続されている。他方、第２実施形態では、第１バリア層９０ａと同一の遮光性の導電層からなる第２バリア層９０ｂが設けられており、第２バリア層９０ｂと容量線３ｂとは、コンタクトホール８８ｄを介して電気的に接続されている。これにより、第２バリア層９０ｂを蓄積容量電極とし、かつ隣接する画素群と接続することにより、容量線として代用できる。この場合、容量線３ｂを蓄積容量電極として、各画素毎に島状に形成しても良い。これにより、画素開口率を大きくすることができる。また、第２バリア層９０ｂと容量線３ｂを電気的に接続することにより、容量線を２重で形成することができ、冗長構造が実現できる。図９に示すように、第２バリア層９０ｂは、平面的に見て第１バリア層９０ａが存在する領域の周囲を除き画素電極９ａの間隙を覆う格子状に設けられており、画素開口領域のうちデータ線６ａ及び走査線３ａに夫々沿った左右辺及び上下辺を規定する。この場合にも第１実施形態の場合と同じく、第２バリア層９０ｂの縁部分は、画素電極９ａの縁部分に若干重ねられる。尚、第１バリア層９０ａと第２バリア層９０ｂとの間隙については、中継導電層６ｂや対向基板側の第２遮光膜２３で覆うことにより、簡単に光漏れを防止できる。その他の構成については第１実施形態の場合と同様である。
【０１３１】
このように第２実施形態では、二つの中継用の導電層である中継導電層６ｂ及び第１バリア層９０ａにより、画素電極９ａから半導体層１ａまでを良好に中継可能となる。特に画素電極９ａがＩＴＯ膜からなりデータ線６ａがＡｌ膜からなる場合には、両者との間で良好に電気的な接続が得られるＴｉ、Ｃｒ、Ｗ等の高融点金属等から構成するのが好ましい。
【０１３２】
また、図１１に示すように、データ線６ａが容量線３ｂとバリア層９０ｂとの間に誘電体膜である第１層間絶縁膜８１及び第２層間絶縁膜４を介して挟持された構成においては、データ線６ａには、電位がより安定した容量線３ｂ及び第２バリア層９０ｂとの間で容量が付加される。このため、データ線６ａの容量を電位揺れを招かないような適度な大きさに設定でき、データ線６ａを介しての画像信号の画素電極９ａへの供給における書き込み能力不足を阻止できる。
【０１３３】
このようなＡｌ膜と同一膜からなる中継導電層６ｂは、例えば、第１実施形態の製造プロセスにおける工程（１８）において、高濃度ドレイン領域１ｅに至るコンタクトホール８８ａを開孔し、工程（２０）において、このコンタクトホール８８ａの部分を含めて高濃度ドレイン領域１ｅの上方に中継導電層６ｂを形成するのに、工程（１９）で形成したＡｌ膜に対してフォトリソグラフィ工程及びエッチング工程等を施せばよい。更に第２層間絶縁膜４並びに第１バリア層９０ａ及び第２バリア層９０ｂについては、データ線６ａ及び中継導電層６ｂ上に、第１実施形態における工程（１３）から工程（１６）と同様のプロセスにより形成すればよい。
【０１３４】
（第３実施形態）
本発明の第３実施形態における電気光学装置の構成について、図１２を参照して説明する。図１２は、第３実施形態におけるデータ線、走査線、画素電極等が形成された断面図に対応する断面図である。また、図１２においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。尚、図１２に示した第３実施形態において図１０に示した第２実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【０１３５】
図１２において、第３実施形態では、第２実施形態とは異なり、中継導電層６ｂを用いることなく、第１バリア層９０ａ’で直接高濃度ドレイン領域１ｅとの間で電気的な接続がとれるように構成されている。その他の構成については、第２実施形態の場合と同様である。
【０１３６】
従って、第３実施形態によれば、画素電極９ａを構成するＩＴＯ膜と電気的に相性の良い高融点金属膜から構成される第１バリア層９０ａ’により、画素電極９ａと高濃度ドレイン領域１ｅとを電気的に中継接続することができる。
【０１３７】
（第４実施形態）
本発明の第４実施形態における電気光学装置の構成について、図１３から図１５を参照して説明する。図１３は、第４実施形態におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１４は、そのＡ−Ａ’断面図であり、図１５は、そのＢ−Ｂ’断面図である。また、図１４及び図１５においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。尚、図１３から図１５に示した第４実施形態において図２から図４に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【０１３８】
図１３から図１５において、第４実施形態では、第１実施形態とは異なり、第１遮光膜１１ａ’が相隣接する画素電極９ａの間隙を縫って格子状に形成されており、容量線３ｂがコンタクトホール１５を介して各画素毎に第１遮光腺１１ａ’に電気的に接続されている。第１遮光膜１１ａ’を容量線３ｂの冗長配線として機能させることが可能であり、容量線３ｂの低抵抗化を図ることにより蓄積容量７０の電位を安定化させることができる。また、この構成では、第１遮光膜１１ａ’を容量線として代用することで、容量線３ｂを各画素毎に島状の蓄積容量電極として構成しても良い。これにより、画素開口率を大きくすることができる。また、第２実施形態と組み合わせることで、容量線３ｂを第１遮光膜１１ａ’と第２バリア層９０ｂと電気的に接続することにより、蓄積容量を形成するための容量線を３重配線にしても良い。容量線３ｂを蓄積容量電極として島状に各画素毎に形成する場合は、第１遮光膜１１ａ’と第２バリア層９０ｂは蓄積容量電極を介して電気的に接続されかつ隣接する画素と接続されている。尚、コンタクトホール１５と第２バリア層８０ｂと容量線３ｂとを接続するためのコンタクトホール８ｃとが異なる平面位置に開孔することにより、コンタクトホール１５及びコンタクトホール８ｃにおける接続不良を防止することができる。
【０１３９】
更に、図１４及び図１５に示すようにＴＦＴアレイ基板１０’は、配線やＴＦＴ３０の少なくとも一部が凹状に窪んで形成されており、上側表面が平坦に形成されている。この結果、データ線６ａ、走査線３ａ、容量線３ｂ等の配線やＴＦＴ３０の形成された平面領域における第３層間絶縁膜７の表面が平坦化されている。その他の構成については第１実施形態の場合と同様である。
【０１４０】
従って、第４実施形態によれば、データ線６に重ねて走査線３ａ、ＴＦＴ３０、容量線３ｂ等が形成される領域との画素開口領域との段差が低減される。このようにして画素電極９ａが平坦化されているので、当該平坦化の度合いに応じて液晶層５０のディスクリネーションを低減できる。この結果、より高品位の画像表示が可能となり、画素開口領域を広げることも可能となる。
【０１４１】
尚、このようなＴＦＴアレイ基板１０’に溝を形成することによる平坦化ではなく、例えば、ＣＭＰ（Chemical Mechanincal Polishing）処理、スピンコート処理、リフロー法等により行ったり、有機ＳＯＧ（Spin On Glass）膜、無機ＳＯＧ膜、ポリイミド膜等を利用して第２層間絶縁膜４や第３層間絶縁膜７における平坦化を行なってもよい。尚、上述の構成は第１実施形態、第２実施形態及び第３実施形態にも適用可能である。
【０１４２】
（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図１６及び図１７を参照して説明する。尚、図１６は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１７は、図１６のＨ−Ｈ’断面図である。
【０１４３】
図１６において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとるための導通材１０６が設けられている。そして、図１７に示すように、図１６に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。尚、本実施の形態によれば、対向基板２０上の第２遮光膜２３はＴＦＴアレイ基板１０上の遮光領域よりも小さく形成すれば良く、電気光学装置の用途により、容易に取り除くことができる。
【０１４４】
以上図１から図１７を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ（Polymer Dispersed Crystal）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光版などが所定の方向で配置される。
【０１４５】
以上説明した各実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー電気光学装置に各実施形態における電気光学装置を適用できる。更に、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイツクフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１４６】
以上説明した各実施形態における電気光学装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａ（あるいは１１ａ’）を設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基坂２０の側から出射するようにしても良い。即ち、このように電気光学装置をプロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti Reflection）被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があったが、各実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及び低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃとの間に第１遮光膜１１ａ（あるいは１１ａ’）が形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１４７】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施形態は有効である。
【０１４８】
（電子機器）
次に、以上詳細に説明した電気光学装置１００を備えた電子機器の実施の形態について図１８から図２０を参照して説明する。
【０１４９】
先ず図１８に、このように電気光学装置１００を備えた電子機器の概略構成を示す。
【０１５０】
図１８において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、電気光学装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアルーパラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＸと共に駆動回路１００４に出力する。駆動回路１００４は、電気光学装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、電気光学装置１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１５１】
次に図１９から図２０に、このように構成された電子機器の具体例を各々示す。
【０１５２】
図１９において、電子機器の一例たるプロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された電気光学装置１００を含むライトバルブを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイツクミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１５３】
図２０において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した電気光学装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１５４】
以上図１９から図２０を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１８に示した電子機器の例として挙げられる。
【０１５５】
以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な電気光学装置を備えた各種の電子機器を実現できる。
【図面の簡単な説明】
【図１】第１実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】図２のＢ−Ｂ’断面図である。
【図５】第１実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その１）である。
【図６】第１実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その２）である。
【図７】第１実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その３）である。
【図８】第１実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その４）である。
【図９】第２実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１０】図１０のＡ−Ａ’断面図である。
【図１１】図１０のＢ−Ｂ’断面図である。
【図１２】第３実施形態の電気光学装置の断面図である。
【図１３】第４実施形態の電気光学装置におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１４】図１３のＡ−Ａ’断面図である。
【図１５】図１３のＢ−Ｂ’断面図である。
【図１６】各実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１７】図１６のＨ−Ｈ’断面図である。
【図１８】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１９】電子機器の一例としてプロジェクタを示す断面図である。
【図２０】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チヤネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…絶縁薄膜
３ａ…走査線
３ｂ…容量線
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線
６ｂ…中継導電層
７…第３層間絶縁膜
８ａ…コンタクトホール
８ｂ…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
７０ａ…第１蓄積容量
７０ｂ…第２蓄積容量
８０ａ…第１バリア層
８０ｂ…第２バリア層
８１…第１層間絶縁膜
８８ａ…コンタクトホール
８８ｂ…コンタクトホール
８８ｃ…コンタクトホール
８８ｄ‥・コンタクトホール
【発明の属する技術分野】
本発明は、電気光学装置及びその製造方法の技術分野に属し、特に画素電極と画素スイッチング用の薄膜トランジスタ（Thin Film Transistor以下適宜、ＴＦＴと称す）との間で電気的な導通を良好にとるための中継用の導電層を備える電気光学装置及びその製造方法並びに電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来この種の電気光学装置は、一対の基板間に液晶等の電気光学物質が扶持されてなり、一方の基板の一例であるＴＦＴアレイ基板には、マトリクス状に複数の画素電極が設けられ、他方の基板の一例である対向基板には、各画素における画素開口領域（即ち、各画素における電気光学物質部分を光が通過する領域）を規定するために、遮光膜が画素電極の間隙に対応して格子状に設けられるのが一般的である。この場合、各画素電極の周りで光漏れにより表示画像におけるコントラスト比が低下しないようにするため、平面的に見て各画素電極に格子状の遮光膜が若干重なるように構成されている。この際特に、対向基板側に設けられた遮光膜は、画素電極から電気光学物質等を介して比較的離れているために、斜めに入射する光や両基板の貼り合わせずれを考慮して、上述の如き画素電極と遮光膜とは、かなりのマージンで重ねる必要がある。これは、画素開口率（即ち、各画素における画素開口領域が占める率）を高める際の大きな障壁となる。
【０００３】
そこで最近では、明るい画像表示を行うという一般的な要請の下、各画素における画素開口率を高めるために、対向基板側の遮光腺だけで画素開口領域を規定するのではなく、データ線をＡｌ（アルミニウム）等の遮光性材料から画素電極の縦方向の隙間を覆うように幅広に形成することにより、各画素開口領域を部分的に規定する技術も一般化している。この技術によれば、データ線によって画素開口領域を部分的に規定するようにしたので、画素開口率を高めることができる。
【０００４】
他方、この種の電気光学装置においては、各画素電極と、例えば各画素に設けられたＴＦＴ等のスイッチング素子とは、相互に接続される必要があるが、両者間には、走査線、容量線、データ線等の配線及びこれらを相互に電気的に絶縁するための複数の層間絶縁膜を含む、例えば１０００ｎｍ（ナノメーター）程度又はそれ以上に厚い積層構造が存在するため、両者間を電気的に接続するためのコンタクトホールを開孔するのが困難となる。
【０００５】
この種の電気光学装置における表示画像の高品位化という一般的な要請の下では、画素ピッチの微細化、画素開口率の向上、画素電極への画像信号の安定供給等が重要となる。
【０００６】
しかしながら、前述したデータ線で画素開口領域を部分的に規定する技術によれば、データ線と画素電極とが層間絶縁膜を介して部分的に重なっているため、各画素に設けられたＴＦＴについて考えれば、上述したデータ線と画素電極との重なりに応じてソースとドレインとの間に寄生容量が生じてしまう。ここで一般に、データ線を介して画像信号が供給されるＴＦＴは、１フレーム期間に亘って画像信号に応じた一定電位を画素電極に保持させるようにスイッチング動作するが、この期間中にデータ線は、他行のＴＦＴに供給される画像信号の電位に頻繁に振れるので、上述のソースとドレインとの間の寄生容量により、ＴＦＴが異常動作して画素電極に保持させるべき電圧がリークしてしまう。この結果、画素電極への画像信号の供給が不安定となり、最終的には表示画像の劣化を招くという間題点がある。
【０００７】
一方、この種の電気光学装置における装置構成の単純化や低コスト化という一般的な要請の下では、何らかの機能を付加或いは向上させる際にも、積層構造中の導電層や絶縁膜の数をむやみに増加させないこと、或いは一つの膜を複数機能を果たすために有効利用することが重要となる。
【０００８】
本発明は上述の問題点に鑑みなされたものであり、比較的簡単な構成を有しており、画素開口率が高く、高品位の画像表示が可能な電気光学装置及びその製造方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板に、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して配置された薄膜トランジスタと画素電極とを有する電気光学装置であって、前記薄膜トランジスタの半導体層に電気的に接続され前記データ線と同層に形成された第１中継導電層と、前記データ線の上層に絶縁膜を介して形成され、少なくとも部分的に画素開口領域を規定する導電性の遮光膜と、前記遮光膜が部分的に取り除かれた領域と、前記遮光膜と同層であって、前記遮光膜が部分的に取り除かれた領域に形成され、前記第１中継導電層と電気的に接続された第２中継導電層と、前記第２中継導電層に電気的に接続された画素電極とを具備し、前記データ線、前記遮光膜及び前記絶縁膜が容量を形成していることを特徴とする。
また、基板に、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して配置された薄膜トランジスタと画素電極とを有する電気光学装置であって、
前記薄膜トランジスタの半導体層と電気的に接続された中継導電層と、前記中継導電層に絶縁膜を介して対向するように形成された遮光性の金属からなる容量電極と、前記中継導電層に電気的に接続された画素電極とを具備し、前記容量電極は容量線として機能することを特徴とする。
【００１０】
本発明の電気光学装置の構成によれば、第１導電層は、半導体層と画素電極との間に介在しており、一方で半導体層と電気的に接続されており、他方で、画素電極と電気的に接続されている。従って、第１導電層は、画素電極と半導体層のドレイン領域とを電気的に接続するための中継用の導電層として機能し、例えば、両者間を一つのコンタクトホールを介して直接接続する場合の困難性を回避することが可能となる。
【００１１】
また、第２導電層は平面的に見て前記データ線に少なくとも部分的に重なっているため、データ線に加えて第２導電層により各画素の遮光を冗長させることが可能となる。
【００１２】
本発明の電気光学装置の一の態様において、前記第２導電層は平面的に見て少なくとも部分的に前記画素電極に重なっている。
【００１３】
この構成によれば、平面的に見て少なくとも部分的に隣接する画素電極の間に形成される第２導電層は、特に画素電極に重なっている。このため、この画素電極と部分的に重なった第２導電層部分により、各画素における画素開口領域を少なくとも部分的に規定できる。この際特に、第２導電層により画素開口領域が規定された個所では、平面的に見て画素電極と第２導電層との間に隙間はないため、そのような隙間を介しての光漏れは起こらない。この結果、最終的には、コントラスト比が高められる。同時に、第２導電層により画素開口領域が規定された個所では、従来のようにデータ線で画素開口領域を規定する必要はないため、データ線と画素電極とを重ねる必要もなくなる。この結果、データ線と画素電極とが層間絶縁膜を介して重なる構造により、各画素における薄膜トランジスタのソースとドレインとの間の寄生容量を発生させないで済む。このため、１フレーム等の所定周期内に他行の薄膜トランジスタに供給される画像信号の電位に頻繁に振れるデータ線の当該電位揺れに起因して、上述のソースとドレインとの間の寄生容量により薄膜トランジスタが異常動作して、画素電極に保持させるべき電圧がリークする事態を未然に防げる。即ち、画像信号に応じた一定電位を画素電極に保持させるように薄膜トランジスタはスイッチング動作し、データ線及び薄膜トランジスタを介して画素電極へ画像信号を安定供給でき、最終的には、フリッカやラインムラの低減により表示画像の高品位化が可能となる。
【００１４】
更に、第１導電層に、薄膜トランジスタと画素電極とを中継する機能を持たせると共に、この第１導電層と同一膜からなる第２導電層に、画像信号の安定供給を可能ならしめつつ画素開口領域を規定する機能を持たせているので、全体として、積層構造及び製造プロセスの単純化並びに低コスト化を図れる。
【００１５】
本発明の電気光学装置の他の態様において、前記第１導電層は、前記半導体層と第１コンタクトホールを介して電気的に接続され且つ前記画素電極と第２コンタクトホールを介して電気的に接続される。
【００１６】
この構成によれば、画素電極から半導体層のドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホールの径を小さくできる。即ち、一般にコンタクトホールを深く開孔する程、エッチング精度は落ちるため、薄い半導体層における突き抜けを防止するために、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウェットエッチングで半導体層まで開孔するように工程を組まねばならないので、指向性のないウェットエッチングによりコンタクトホールの径が広がらざるを得ないのである。これに対して本態様では、画素電極と半導体層間を２つの直列な第１及び第２コンタクトホールにより接続すればよいので、各コンタクトホールをドライエッチングにより開孔することが可能となるか、或いは少なくともウェットエッチングにより開孔する距離を短くすることが可能となる。この結果、各コンタクトホールの径を夫々小さくでき、第１又は第２コンタクトホールの上方に位置する画素電極部分における平坦化が促進される。
【００１７】
本発明の電気光学装置の他の態様によれば、前記データ線は、前記半導体層と第３コンタクトホールを介して電気的に接続される。
【００１８】
この構成によれば、データ線と半導体層のソース領域との電気的な接続が第３コンタクトホールを介して良好に得られる。
【００１９】
本発明の電気光学装置の他の態様によれば、前記データ線は、平面的に見て前記画素電極に少なくとも部分的に重ならない。
【００２０】
この構成によれば、データ線と画素電極とはできるだけ重ならないように形成することで、データ線と画素電極とを重ねるようにした場合と比較して、データ線と画素電極との間における寄生容量を確実に低減できる。従って、特に画素電極における電圧が安定してフリッカやラインムラを低減できる。
【００２１】
更に、データ線と画素電極とが層間絶縁膜を介して重なった個所おいて発生する可能性が高い両者間の電気的ショート（短絡）等の欠陥の発生を抑えることができ、最終的には装置欠陥率の低下、製造時の歩留まり向上が図られる。
【００２２】
本発明の電気光学装置の他の態様よれば、前記第２導電層は、定電位線に電気的に接続されている。
【００２３】
この構成によれば、少なくとも部分に重なっている画素電極と第２導電層との間には、多少の寄生容量が付くが、第２導電層の電位が定電位に保たれている。このため、画素電極と第２導電層との間の寄生容量を介して、第２導電層の電位変動が画素電極の電位に及ぼす悪影響を低減でき、画素電極おける電圧がより安定してフリッカやラインムラを更に低減できる。
【００２４】
本発明の電気光学装置の他の態様によれば、前記半導体層のうち少なくともチャネル領域の前記基板側に下地絶縁膜を介して形成された遮光膜を更に備える。
【００２５】
この構成によれば、半導体層のうち少なくともチャネル領域の基板側に下地絶縁膜を介して形成された遮光膜により、ＴＦＴアレイ基板側からの光に対するチャネル領域の遮光を行うことができる。このため、当該電気光学装置の動作時において、投射光、裏面反射光、反射光等の薄膜トランジスタへの光照射に起因して発生する、チャネル領域における光リークを低減し、薄膜トランジスタの特性変化や劣化を低減しつつ高品位の画像表示が可能となる。
【００２６】
本発明の電気光学装置の他の態様によれば、前記第１導電層及び前記第２導電層は、高融点金属を含む。
【００２７】
この構成によれば、凱導電層及び箭２導電層は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等からなる。このため、製造プロセスにおいて第１導電層及び第２導電層形成後に行われる各種工程における高温処理で当該第１導電層及び第２導電層が変形したり破壊したりすることはない。
【００２８】
本発明の電気光学装置の他の態様によれば、前記第２導電層と前記データ線とは、層間絶縁膜を介して少なくとも部分的に対向配置される。
【００２９】
この構成によれば、保持すべき画像信号に応じて電位が変動する画素電極との間ではなく、電位がより安定した第２導電層との間で、データ線に容量が付加されるので、データ線の電位揺れを招かないようにしつつ適度に増加させることが可能ヒなる。特に画素ピッチを微細化して、これに伴いデータ線幅を微細化しても、第２導電層との間の容量を増加させることにより、データ線の容量不足を抑えることができ、当該データ線を介しての画像信号の画素電極への供給における書き込み能力不足を阻止できる。
【００３０】
本発明の電気光学装置の他の態様によれば、前記画素電極に接続された蓄積容量を更に備える。
【００３１】
この構成によれば、蓄積容量により、画素電極における画像信号の電圧保持時間を遥か長くすることができ、コントラスト比を非常に効率良く高められる。
【００３２】
この態様では、前記第１導電層及び第２導電層は、前記走査線及び前記蓄積容量の一方の電極上に絶縁膜を介して設けられてもよい。
【００３３】
この構成によれば、走査線及び蓄積容量の一方の電極上に絶縁膜を介して設けられた第１導電層により、画素電極と半導体層とを中継可能であり、走査線及び蓄積容量の一方の電極上に絶縁膜を介して設けられた第２導電層により、画素開口領域を規定可能であり、更に第２導電層と蓄積容量の一方の電極との間で容量を簡単に構成可能となる。
【００３４】
この蓄積容量を更に備えた態様では、前記半導体層の一部からなる第１蓄積容量電極と前記蓄積容量の一方の電極である第２蓄積容量電極とが第１誘電体膜を介して対向配置され、前記第２蓄積容量電極と前記第１導電層の一部からなる第３蓄積容量電極とが前記絶縁膜である第２誘電体膜を介して対向配置されて前記蓄積容量が形成されてもよい。
【００３５】
この構成によれば、半導体層の一部からなる第１蓄積容量電極と蓄積容量の一方の電極である第２蓄積容量電極とが第１誘電体膜を介して対向配置され、第１の蓄積容量が構成され、他方で、第２蓄積容量電極と第１導電層の一部からなる第３蓄積容量電極とが第２誘電体膜を介して対向配置されて第２の蓄積容量が構成される。そして、これら第１及び第２の蓄積容量から各画素電極に蓄積容量が形成されるので、非画素開口領域を有効利用して、しかも立体的な構造を利用して比較的大容量の蓄積容量を構築できる。
【００３６】
この蓄積容量を更に備えた態様では、前記第２導電層は、前記第２蓄積容量電極に接続されてもよい。
【００３７】
この構成によれば、少なくとも部分的に重なっている画素電極と第２導電層との間には、多少の寄生容量が付くが、第２導電層の電位が第２蓄積容量電極の電位に保たれる。
【００３８】
このように第２導電層を第２蓄積容量電極に接続する場合には、前記第２導電層は、第４コンタクトホールを介して前記第２蓄積容量電極に接続されており、前記第４コンタクトホールは、前記第１コンタクトホールを開孔する工程と同一工程により開孔されてもよい。
【００３９】
この構成によれば、比較的容易に第２導電層を第２蓄積容量電極に接続でき、しかも、第１コンタクトホールを開孔するのと同時に第４コンタクトホールを開孔するので、製造プロセスの単純化に役立つ。
【００４０】
ここの第２蓄積容量電極は建設されて容量線としてもよい。
【００４１】
この構成によれば、容量線は、定電位とされるか、或いは少なくとも大容量でありその電位変動は小さい。このため、画素電極と第２導電層との間の寄生容量を介して、第２導電層の電位変動が画素電極の電位に及ぼす悪影響を低減できる。
【００４２】
この第２蓄積容量電極は遮光勝と接続されていても良い。
【００４３】
この構成によれば、第２蓄積容量電極及び遮光膜の電位を同一にでき、第２蓄積容量電極及び遮光腺のいずれか一方を所定電位とする構成を採れば、他方の電位も所定電位とできる。この結果、第２蓄積容量電極や遮光膜における電位揺れによる悪影響を低減できる。また、遮光膜からなる配線と容量線とを相互に冗長配線として機能させることができる。
【００４４】
この遮光膜は容量線を兼ね、前記第２蓄積容量電極は、前記基板上における平面形状が相隣接するデータ線間を前記走査線に沿って伸び、各画素電極毎に島状に構成されているとともに、前記遮光膜に接続されていてもよい。
【００４５】
この構成によれば、第２蓄積容量電極を画素電極毎に島状に構成することができるため、画素開口率を向上させることができる。また、第２蓄積容量も配線とすれば、遮光膜とともに容量線の冗長配線にすることができる。
【００４６】
さらに、前記遮光膜は、前記第４コンタクトホールとは異なる平面位置に開孔された第５コンタクトホールを介して前記容量線に電気的に接続されてもよい。
【００４７】
この構成によれば、半導体層のうち少なくともチャネル領域の基板側に下地絶縁膜を介して形成された遮光膜により、基板側からの光に対するチャネル領域の遮光を行うことができる。しかも、遮光膜は、導電性であり、第５コンタクトホールを介して容量線に接続されているので、遮光膜を容量線の冗長配線として機能させることが可能となり、容量線の低抵抗化を図ることにより容量線の電位をより安定化させることにより、最終的には、表示画像の高品位化を図れる。また、第４コンタクトホールと第５コンタクトホールは、異なる平面位置に形成することにより、第４コンタクトホール及び第５コンタクトホールにおける接続不良を防止することができる。
【００４８】
さらに、前記第２導電層と前記遮光膜とは前記第２蓄積容量電極を介して電気的に接続されてなり、前記第２導電層と前記遮光膜とは隣接する画素電極に接続されていてもよい。
【００４９】
この構成によれば、第２導電層を容量線として利用することができる。また、第２蓄積容量電極を容量線とし、第２導電層と第２蓄積容量電極とを接続することにより、容量線を２重で形成することができ、冗長構造が実現できる。
【００５０】
本発明の電気光学装置の他の態様によれば、前記第１導電層及び前記第２導電層は、前記データ線よりも下層に設けられている。
【００５１】
この構成によれば、データ線よりも下層に設けられた第１導電層により、画素電極と半導体層とを中継可能であり、データ線よりも下層に設けられた第２導電層により、画素開口領域を規定可能であり、更に第１導電層と第２蓄積容量電極との間で容量を簡単に構成可能となる。
【００５２】
本発明の電気光学装置の他の態様によれば、前記第２導電層は、平面的に見て島状に設けられており、画素開口領域のうち前記データ線に沿った領域を少なくとも部分的に規定する。
【００５３】
この構成によれば、平面的に見て島状に設けられた第２導電層により、画素開口領域のうちデータ線に沿った領域を少なくとも部分的に規定可能である。例えば、データ線に沿った画素開口領域のうち、薄膜トランジスタのチャネル領域やデータ線と半導体層とを接続するコンタクトホールが開孔された領域を除く大部分の領域に第２導電層を形成することができ、この大部分の領域における画素開口領域を当該第２導電層で規定することが可能である。
【００５４】
或いは、本発明の電気光学装置の他の態様によれば、前記第１導電層及び前記第２導電層は、前記データ線よりも前記基板から遠い層として、即ち上層に設けられていることを特徴とする。
【００５５】
この構成によれば、データ線よりも基板から遠い層として設けられた第１導電層により、画素電極と半導体層とを中継可能であり、データ線よりも上層に設けられた第２導電層により、画素開口領域を規定可能である。この場合特に、第２導電層を、データ線上の全領域に層間絶縁膜を介して設けてもよいし、走査線上に層間絶縁膜を介して設けてもよい。また、第１導電層と画素電極とを接続するコンタクトホールの位置は、非開口領域内であれば任意の位置に設定できるので、設計自由度が増し有利である。
【００５６】
この態様では、前記第２導電層は、平面的に見て前記第１導電層が存在する領域を除き前記格子状に設けられており、画素開口領域の前記データ線及び前記走査線に夫々沿った領域を規定するように構成してもよい。
【００５７】
この構成によれば、第２導電層は、第１導電層が存在する領域を除き格子状に設けられているので、画素開口領域のデータ線及び走査線に夫々沿った領域を規定すること、即ち画素開口領域の輪郭の全てを規定することも可能である。尚、第１導電層と第２導電層との間隙については、例えば、対向基板側の遮光膜、薄膜トランジスタの下側の薄膜トランジスタ、データ線の延設部分等により、簡単に光漏れを防止できる。
【００５８】
この第１導電層及び第２導電層が上層に設けられた態様では、前記半導体層と前記第１導電層とは前記データ線と同一膜からなる中継導電層を介して接続されていてもよい。
【００５９】
この構成によれば、データ線よりも上層に設けられた第１導電層で、画素電極からデータ線と同一層からなる中継導電層までを電気的に接続し、この中継導電層により更に半導体層までを電気的に接続するようにしたので、二つの中継用の導電層である第１導電層と中継導電層により、画素電極から半導体層までを良好に中継可能となる。特にデータ線を構成するＡｌ膜と画素電極を構成するＩＴＯ（Indium Tin Oxide）膜との電気的な相性が悪い場合にも、これら両者と電気的に相性が良い材料（例えば、高融点金属）から第１導電層を形成すれば良い点で有利である。
【００６０】
この第１導電層及び第２導電層が上層に設けられている態様では、前記画素電極に接続された蓄積容量を有し、前記データ線は前記蓄積容量の一方の電極と前記第２導電層との間に層間絶縁膜を介して扶持されてもよい。
【００６１】
この構成によれば、保持すべき画像信号に応じて電位が変動する画素電極との間ではなく、電位がより安定した第２導電層及び蓄積容量の一方の電極との間で、データ線に容量を付加させることができるので、データ線の容量を電位揺れを招かないようにしつつ適度に増加させることが可能となる。特に画素ピッチを微細化して、これに伴いデータ線幅を微細化しても、第２導電層及び第２蓄積容量電極との間での容量を増加させることにより、データ線の容量不足を抑えることができ、当該データ線を介しての画像信号の画素電極への供給における書き込み能力不足を阻止できる。
【００６２】
本発明の電気光学装置の製造方法は、基板に複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続された薄膜トランジスタと、前記薄膜トランジスタの接続された画素電極とを有する電気光学装置の製造方法において、前記基板にソース領域、チャネル領域及びドレイン領域となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上の所定領域に走査線及び蓄積容量の一方の電極を形成する工程と、前記走査線及び前記一方の電極上に第１層間絶縁膜を形成する工程と、前記絶縁薄膜及び前記第１層間絶縁膜に前記半導体層に通じる窮１コンタクトホールを開孔する工程と、前記第２絶縁膜上に、前記第１コンタクトホールを介して前記半導体層に電気的に接続されるように遮光性の第１導電層と、前記第１導電層と同一膜から第２導電層を形成する工程と、前記第１導電層及び前記第２導電層上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁繰上に、データ線を形成する工程と、前記データ線上に第３層間絶縁膜を形成する工程と、前記第２層間絶縁膜及び前記第３層間絶縁膜に前記第１導電層に通じる第２コンタクトホールを開孔する工程と、前記第２コンタクトホールを介して前記第１導電層に電気的に接続されるように画素電極を形成する工程とを有し、前記第２導電層は、平面的に見て前記データ線に少なくとも部分的に重なるように形成されている。
【００６３】
本発明の電気光学装置の製造方法によれば、基板に、半導体層、絶縁薄膜、走査線及び蓄積容量の一方の電極並びに第１層間絶縁膜がこの順で積層形成される。次に、絶縁薄膜及び第１層間絶縁膜に半導体層に通じる第１コンタクトホールが開孔され、この第１コンタクトホールを介して半導体層に電気的に接続されるように遮光性の第１導電層が形成される。同時に、この第１導電層と同一膜から、平面的に見て画素電極が形成される領域の間隙内に少なくとも部分的に配置されるように第２導電層が形成される。続いて、第２層間絶縁膜、データ線、及び第３層間絶縁膜がこの順で積層形成される。次に、第１導電層に通じる第２コンタクトホールが開孔され、この第２コンタクトホールを介して第１導電層に電気的に接続されるように画素電離形成される。従って、上述したデータ線よりも基板に近い層として第１及び第２導電層を形成して二つのコンタクトホールを介して画素電極と半導体層とを第２導電層で中継する構成を有する本発明の電気光学装置を比較的容易に製造できる。特に、第１導電層と第２導電層とを同一膜から形成するので、製造プロセスの単純化並びに低コスト化を図れる。
【００６４】
本発明の前記電気光学装置の製造方法の一の態様では、前記第２層間絶縁膜を形成する工程の後に、前記第２層間絶縁膜に前記半導体層に通じる第３コンタクトホールを開孔する工程を更に含み、前記データ線を形成する工程において、前記第３コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線を形成し、前記第１コンタクトホールを開孔する工程において、前記第１コンタクトホールを開孔すると同時に前記第１層間絶縁膜に前記蓄積容量の一方の電極に通じる第４コンタクトホールを開孔し、前記第２導電層を形成する工程において、前記第４コンタクトホールを介して前記蓄積容量の一方の電極に電気的に接続されるように前記第２導電層を形成する。
【００６５】
この構成によれば、第２層間絶縁膜の形成後、半導体層に通じる第３コンタクトホールが開孔され、この第３コンタクトホールを介して半導体層に電気的に接続されるようにデータ線が形成される。更に、第１コンタクトホールの開孔時に、同時に蓄積容量の一方の電極に通じる第４コンタクトホールが開孔され、この第４コンタクトホールを介して蓄積容量の一方の電極に電気的に接続されるように第２導電層が形成される。従って、上述したデータ線と半導体層とがコンタクトホールを介して電気的に接続されており第２導電層と蓄積容量の一方の電極とがコンタクトホールを介して電気的に接続された構成を有する本発明の電気光学装置を比較的容易に製造できる。特に、これら二つのコンタクトホールを同時に開孔するので、製造プロセスの単純化並びに低コスト化を図れる。
【００６６】
本発明の他の電気光学装置の製造方法は、基板に複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続された薄膜トランジスタと、前記薄膜トランジスタの接続された画素電極とを有する電気光学装置の製造方法において、前記基板にソース領域、チャネル領域及びドレイン領域となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に走査線及び蓄積容量の一方の電極を形成する工程と、前記走査線及び蓄積容量の一方の電極上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜に前記半導体層に通じる第１コンタクトホールを開孔する工程と、前記第１層間絶縁膜上にデータ線を形成すると同時に前記第１コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線と同一膜から中継導電層を形成する工程と、前記データ線及び前記中継導電層上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜に前記中継導電層に通じる第２コンタクトホールを開孔する工程と、前記第２層間絶縁膜上に前記第２コンタクトホールを介して前記中継導電層に電気的に接続されるように遮光性の第１導電層を形成すると同時に、前記第１導電層と同一膜からなる第２導電層を前記データ線に平面的に重なるように形成する工程と、前記第１導電層及び前記第２導電層上に第３層間絶縁膜を形成する工程と、前記第３層間絶縁膜に前記第１導電層に通じる第３コンタクトホールを開孔する工程と、前記第３コンタクトホールを介して前記第１導電層に電気的に接続されるように画素電極を形成する工程とを含むことを特徴とする。
【００６７】
本発明の電気光学装置の製造方法によれば、基板に半導体層、絶縁薄膜、走査線及び蓄積容量の一方の電極並びに第１層間絶縁膜がこの順で積層形成される。次に、半導体層に通じるコンタクトホールが開孔され、データ線が形成されると同時に半導体層に電気的に接続されるようにデータ線と同一膜から中継導電層が形成される。次に、第２層間絶縁膜が形成された後、中継導電層に通じるコンタクトホールが開孔され、中継導電層に電気的に接続されるように遮光性の第１導電層が形成される。これと同時に、第１導電層と同一膜から第２導電層が形成される。続いて、第３層間絶縁膜が形成され、第１導電層に通じるコンタクトホールが開孔されて、第１導電層に電気的に接続されるように画素電極が形成される。従って、上述したデータ線と同一膜からなる導電層として中継導電層を形成すると共にデータ線よりも基板から遠い層、つまり上層として第１導電層を形成して三つのコンタクトホールを介して画素電極と半導体層とを中継導電層及び第１導電層で中継すると共に、画素開口領域を第２導電層で規定する構成を有する本発明の電気光学装置を比較的容易に製造できる。特に、第１導電層と第２導電層とを同一膜から形成するので、製造プロセスの単純化並びに低コスト化を図れる。
【００６８】
本発明の前記電気光学装置の製造方法の一の態様では、前記第１層間絶縁膜を形成する工程の後に、前記第１層間絶縁膜に前記半導体層に通じる第４コンタクトホールを開孔する工程を更に含み、前記データ線を形成する工程において、前記第４コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線を形成し、前記第２コンタクトホールを開孔する工程において、前記第２コンタクトホールを開孔すると同時に前記第１層間絶縁膜及び前記第２層間絶縁膜に前記蓄積容量の一方の電極に通じる第５コンタクトホールを開孔し、前記第２導電層を形成する工程において、前記第５コンタクトホールを介して前記蓄積容量の一方の電極に電気的に接続されるように前記第２導電層を形成する。
【００６９】
この態様によれば、第１層間絶縁膜の形成後、半導体層に通じる第４コンタクトホールが開孔され、半導体層に電気的に接続されるようにデータ線が形成される。更に、第２層間絶縁膜にコンタクトホールを開孔する時に、同時に蓄積容量の一方の電極に通じるコンタクトホールが開孔され、蓄積容量の一方の電極に電気的に接続されるように第３導電層が形成される。従って、上述したデータ線と半導体層とがコンタクトホールを介して電気的に接続されており第２導電層と蓄積容量の一方の電極とがコンタクトホールを介して電気的に接続された構成を有する本発明の電気光学装置を比較的容易に製造できる。特に、これら二つのコンタクトホールを同時に開孔するので、製造プロセスの単純化並びに低コスト化を図れる。
【００７０】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００７１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００７２】
（第１実施形態）
本発明の第１実施形態における電気光学装置の構成について、図１から図４を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図であり、図４は、図２のＢ−Ｂ，断面図である。尚、図３及び図４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００７３】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、走査線３ａとデータ線６ａの交差に対応して画素電極９ａを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓｌ、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇｌ、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓｌ、Ｓ２、・‥、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例として液晶に書き込まれた所定レベルの画像信号Ｓｌ、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防くために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ＴＦＴ３０のソースに画像信号が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い電気光学装置が実現できる。
【００７４】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して例えはポリシリコン膜からなる半導体層１ａのうち後述の、ソース領域に電気的に接続されている。相隣接する画素電極９ａ間の間隙における走査線３ａに沿った領域及びデータ線６ａに沿った領域（図中右上がりの斜線で示した領域）には夫々、島状の第１導電層（以下、第１バリア層と称す）８０ａ及び第２導電層（以下、第２バリア層と称す）８０ｂが設けられている。本実施形態では特に、第１バリア層８０ａ及び第２バリア層８０ｂは同一の遮光性の導電膜から形成されている。画素電極９ａは、第１バリア層８０ａを中継して、コンタクトホール８ａ並びにコンタクトホール８ｂを介して半導体層１ａのうち後述のドレイン領域に電気的に接続されている。容量線３ｂは、第２バリア層８０ｂにコンタクトホール８ｃを介して電気的に接続されている。また、半導体層１ａのうち図中右下がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用ＴＦＴ３０が設けられている。
【００７５】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って突出した突出部とを有する。
【００７６】
特に、第１バリア層８０ａは夫々、コンタクトホール８ａにより半導体層１ａのドレイン領域に電気的に接続されており、コンタクトホール８ｂにより画素電極９ａに電気的に接続されており、半導体層１ａのドレイン領域と画素電極９ａとの間におけるバッファとして機能している。この第１バリア層８０ａ、コンタクトホール８ａ並びにコンタクトホール８ｂについては後に詳述する。
【００７７】
また、図中太線で示した領域には夫々、走査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るように、第１遮光膜１１ａを設けても良い。第１遮光膜１１ａは夫々、走査線３ａに沿って縞状に形成するとともに、データ線６ａと交差する箇所が図中下方に幅広に形成し、この幅広の部分により画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’をＴＦＴアレイ基板側から見て夫々覆う位置に設けるようにすると良い。
【００７８】
次に図３の断面図に示すように、電気光学装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、，例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００７９】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００８０】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００８１】
対向基板２０には、更に図３に示すように、各画素の非開口領域に、第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチヤネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００８２】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００８３】
更に図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａを設けるようにすると良い。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの反射光（戻り光）等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに入射する事態を未然に防ぐことができ、これに起因した光による電流の発生により画素スイッチング用ＴＦＴ３０の特性が変化したり、劣化することはない。
【００８４】
尚、縞状に形成された第１遮光膜１１ａは、例えば走査線３ａ下に延設されて、定電位線に電気的に接続されてもよい。このように構成すれば、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。この場合、定電位線としては、当該電気光学装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位線、接地電源、対向電極２１に供給される定電位線等が挙げられる。尚、第１遮光膜１１ａはデータ線６ａ及び走査線３ａに沿って格子状で形成しても良いし、少なくとも画素スイッチング用ＴＦＴ３０のチヤネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃを覆うように島状に形成しても良い。
【００８５】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的に絶縁するために設けられるものである。更に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。下地絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００８６】
本実施形態では、半導体層１ａを高濃度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆとし、これに対向する容量線３ｂの一部を第２蓄積容量電極とし、ゲート絶縁膜を含んだ絶縁薄膜２を走査線３ａに対向する位置から延設してこれらの電極間に挟持された第１誘電体膜とすることにより、第１蓄積容量７０ａが構成されている。更に、この第２蓄積容量電極と対向する第１バリア層８０ａの一部を第３蓄積容量電極とし、これらの電極間に第１層間絶縁膜８１を設ける。第１層間絶縁膜８１は第２誘電体膜として機能し、第２蓄積容量７０ｂが形成されている。そして、これら第１蓄積容量７０ａ及び第２蓄積容還７０ｂがコンタクトホール８ａを介して並列接続されて蓄積容量７０が構成されている。特に第１蓄積容量７０ａの第１誘電体膜としての絶縁薄膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、第１蓄積容量７０ａは比較的小面積で大容量の蓄積容量として構成できる。また、第１層間絶縁膜８１も、絶縁薄膜２と同様に或いは絶縁薄膜２よりも薄く形成することができるので、第２蓄積容量７０ｂは比較的小面積で大容量の蓄積容量として構成できる。従って、これら第１蓄積容量７０ａ及び第２蓄積容量７０ｂから立体的に構成される蓄積容量７０は、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という画素開口領域を外れたスペースを有効に利用して、小面積で大容量の蓄積容量とされる。
【００８７】
このように第２蓄積容量７０ｂを構成する第１層間絶縁膜８１は、酸化シリコン膜、窒化シリコン膜等でもよいし、多層膜から構成してもよい。一般にゲート絶縁膜等の絶縁薄膜２を形成するのに用いられる各種の公知技術（減圧ＣＶＤ法、プラズマＣＶＤ法、熱酸化法等）により、第１層間絶縁膜８１を形成可能である。第１層間絶縁膜８１を薄く形成することにより、コンタクトホール８ａの径を更に小さく出来るので、前述したコンタクトホール８ａにおける第１バリア層８０ａの窪みや凹凸が更に小さくて済み、その上方に位置する画素電極９ａにおける平坦化が更に促進される。
【００８８】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが第１バリア層８０ａを中継して電気的に接続されている。低濃度ソース領域１ｂ及び高濃度ソース領域１ｄ並びに低濃度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用の不純物をドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性且つ導電性の薄膜から構成されている。また、第１バリア層８０ａ及び第１層間絶縁膜８１の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び第１バリア層８０ａへ通じるコンタクトホール８ｂが各々形成された第２層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的に接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、第１バリア層８０ａへのコンタクトホール８ｂが形成された第３層間絶縁膜７が形成されている。このコンタクトホール８ｂを介して、画素電極９ａは第１バリア層８０ａに電気的に接続されており、更に第１バリア層８０ａを中継してコンタクトホール８ａを介して高濃度ドレイン領域１ｅに電気的に接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００８９】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００９０】
また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００９１】
図２及び図３に示すように、本実施形態の電気光学装置では、高濃度ドレイン領域１ｅと画素電極９ａとをコンタクトホール８ａ及びコンタクトホール８ｂを介して第１バリア層８０ａを経由して電気的に接続するので、画素電極９ａからドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホール８ａ及びコンタクトホール８ｂの径を夫々小さくできる。即ち、一つのコンタクトホールを開孔する場合には、コンタクトホールを深く開孔する程エッチング精度は落ちるため、例えば５０ｎｍ程度の非常に薄い半導体層１ａにおける突き抜けを防止するためには、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウエットエッチングで半導体層１ａまで開孔するように工程を組まねばならない。或いは、ドライエッチングによる突き抜け防止用のポリシリコン膜を別途設けたりする必要が生じてしまうのである。
【００９２】
これに対して本実施形態では、画素電極９ａ及び高濃度ドレイン領域１ｅを２つの直列なコンタクトホール８ａ及びコンタクトホール８ｂにより接続すればよいので、これらコンタクトホール８ａ及びコンタクトホール８ｂを夫々、ドライエッチングにより開孔することが可能となるのである。或いは、少なくともウェットエッチングにより開孔する距離を短くすることが可能となるのである。但し、コンタクトホール８ａ及びコンタクトホール８ｂに、若干のテーパを付けるために、ドライエッチング後に敢えて比較的短時間のウエットエッチングを行うようにしてもよい。
【００９３】
以上のように本実施形態によれば、コンタクトホール８ａ及びコンタクトホール８ｂの径を夫々小さくでき、コンタクトホール８ａにおける第１バリア層８０ａの表面に形成される窪みや凹凸も小さくて済むので、その上方に位置する画素電極９ａの部分における平坦化が、ある程度促進される。更に、第２コンタクトホール８ｂにおける画素電極９ａの表面に形成される窪みや凹凸も小さくて済むので、この画素電極９ａの部分における平坦化が、ある程度促進される。
【００９４】
本実施形態では特に、第１バリア層８０ａは、導電性の遮光膜からなる。従って、第１バリア層８０ａにより、各画素開口領域を少なくとも部分的に規定することが可能となる。例えば、第１バリア層８０ａは、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成するようにする。これにより、コンタクトホール８ｂを介して第１バリア層８０ａ及び画素電極９ａ間で良好に電気的な接続がとれる。第１バリア層８０ａの膜厚は、例えば５０ｎｍ以上５００ｎｍ以下程度とするのが好ましい。５０ｎｍ程度の厚みがあれば、製造プロセスにおける第２コンタクトホール８ｂの開孔時に突き抜ける可能性は低くなり、また５００ｎｍ程度であれば第１バリア層８０ａの存在に起因した画素電極９ａの表面の凹凸は間題とならないか或いは比較的容易に平坦化可能だからである。
【００９５】
更に本実施形態では、各画素における画素関口領域のうち、データ線６ａに沿った領域の左右辺を、データ線６ａに沿って長手状に伸びる島状の第２バリア層８０ｂ及びコンタクトホール５周辺におけるデータ線６ａ部分から規定しており、各画素における画素開口領域のうち、走査線３ａ及び容量線３ｂに沿った領域の上辺及び下辺を第１バリア層８０ａ及び第１遮光膜１１ａにより夫々規定している。
【００９６】
より具体的には図２及び図４に示すように、第２バリア層８０ｂは、平面的に見て部分的に画素電極９ａの間隙内に配置されており、画素電極９ａに部分的にも重なっている。このため、この画素電極９ａと第２バリア層８０ｂを一部重ねることにより、各画素における画素開口領域の左右辺の大部分を規定できる。この際特に、第２バリア層８０ｂにより画素開口領域が規定された個所では、平面的に見て画素電極９ａと第２バリア層８０ｂとの間に隙間はないため、そのような隙間を介しての光漏れは起こらない。この結果、最終的には、コントラスト比が高められる。同時に、第２バリア層８０ｂにより画素開口領域が規定された個所では、データ線６ａで画素開口領域を規定する必要はないため、この個所では、データ線６ａの幅は、第２バリア層８０ｂの幅よりも若干細められている。この結果、図４に示すように、データ線６ａと画素電極９ａとが第３層間絶縁膜７を介して重ならないようにすることにより、各画素におけるＴＦＴ３０のソースとドレインとの間の寄生容量を発生させないで済む。このため、１フレーム等の所定周期内に他行のＴＦＴ３０に供給される画像信号の電位に頻繁に振れるデータ線６ａの当該電位揺れに起因して、上述のソースとドレインとの間の寄生容量によりＴＦＴ３０が異常動作して、画素電極９ａに保持させるべき電圧がリークする事態を未然に防げる。これらの結果、表示画像におけるフリッカやラインムラを低減できる。但し、第２バリア層８０ｂが存在しないコンタクトホール５周辺の比較的小さい領域では、データ線６ａの幅を若干太めるようにして、データ線６ａにより画素開口領域を規定してもよい。
【００９７】
また、以上のように画素開口領域を規定するように構成すれば、対向基板２０に第２遮光膜２３を形成しなくて済むため、対向基板のコストを削減することが可能である。更に、対向基板２０とＴＦＴアレイ基板１０とのアライメントずれによる画素開口率の低下やばらつきを防ぐことができる。また、対向基板２０に第２遮光膜２３を設ける場合は、ＴＦＴアレイ基板１０とのアライメントずれにより画素開口率を低減しないように小さめに形成しても上述のようにデータ線６ａ、第１バリア層８０ａ及び第２バリア層８０ｂ並びに第１遮光膜１１ａというＴＦＴアレイ基板１０側に形成された遮光性の膜により画素関口部を規定するため、精度よく画素開口部を規定することができ、対向基板２０上の第２遮光膜２３こより画素開口部を決める場合に比べて画素開口率を向上させることができる。
【００９８】
更に図２及び図４に示したようにデータ線６ａの幅を若干狭めて画素電極９ａの縁部分と重ならない構成とすることにより、データ線６ａと画素電極９ａとが第３層間絶縁膜７を介して重なった個所において発生する可能性が高い両者間の電気的ショート（短絡）等の欠陥の発生を抑えることができ、最終的には装置欠陥率の低下、製造時の歩留まり向上が滑られる。
【００９９】
第２バリア層８０ｂは、好ましくは、容量線３ｂや他の定電位線に電気的に接続される。即ち、第２バリア層８０ｂの縁部分と画素電極９ａの縁部分が重なるために、両者間には多少の寄生容量が付加されるが、第２バリア層８０ｂの電位が一定電位に保たれていれば、第２バリア層８０ｂの電位変動が画素電極９ａの電位に及ぼす悪影響を低減できる。尚、第２バリア層８０ｂと容量線３ｂとを電気的に接続するためのコンタクトホール８ｃは、本実施形態では、コンタクトホール８ａを開孔する工程と同一工程により開孔可能であり、製造プロセスの複雑化を招かない。尚、この場合、第２バリア層８０ｂは、各画素毎に、コンタクトホール８ｃを介して容量線３ｂに電気的に接続される。
【０１００】
更にまた上述の如く第２バリア層８０ｂとデータ線６ａとが第２層間絶縁膜４を介して対向配置された構成においては、データ線６ａには、電位がより安定した第２バリア層８０ｂとの間で容量が付加される。このため、データ線６ａの容量を電位揺れを招かないような適度な大きさに設定できる。特に画素ピッチを微細化して、これに伴いデータ線６ａの幅を微細化しても、第２バリア層８０ｂとの間の容量を増加させることにより、データ線６ａの容量不足を抑えることができる。これにより、データ線６ａを介しての画像信号の画素電極９ａへの供給における書き込み能力不足を阻止できる。言い換えれば、特に画素ピッチを微細化する際に有利な、データ線６ａがノイズに対して強くなる構造が比較的容易に得られる。
【０１０１】
尚、本実施形態の各コンタクトホール（８ａ、８ｂ、８ｃ及び５）の平面形状は、円形や四角形或いはその他の多角形状等でもよいが、円形は特にコンタクトホールの周囲の層間絶縁膜等におけるクラック防止に役立つ。そして、良好に電気的な接続を得るために、ドライエッチング後にウエットエッチングを行って、これらのコンタクトホールに夫々若干のテーパをつけることが好ましい。
【０１０２】
以上説明したように第１実施形態の電気光学装置によれば、第１バリア層８０ａに、ＴＦＴ３０と画素電極９ａとを中継する機能を持たせると共に、この第１バリア層８０ａと同一膜からなる第２バリア層８０ｂに、画像信号の安定供給を可能ならしめつつ画素開口領域を規定する機能を持たせているので、全体として、積層構造及び製造プロセスの単純化並びに低コスト化を図れる。
【０１０３】
（第１実施形態における電気光学装置の製造プロセス）
次に、以上のような構成を持つ実施形態における電気光学装置を構成するＴＦＴアレイ基板の製造プロセスについて、図５から図８を参照して説明する。尚、図５から図８は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【０１０４】
先ず図５の工程（１）に示すように、石英基板、ハードガラス基板、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温で熱処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリング等により、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜１１を形成する。尚、遮光膜１１上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【０１０５】
次に工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフイにより第１遮光膜１１ａのパターンに対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【０１０６】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フオスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ポロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば、約５００〜２０００ｎｍとする。
【０１０７】
次に工程（４）に示すように、下地絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間の熱処理を施すことにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal）を使った熱処理でも良いし、エキシマレーザー等を用いたレーザー熱処理でも良い。
【０１０８】
この際、図３に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物を僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物を僅かにイオン注入等によりドープしても良い。
尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化し、その後熱処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【０１０９】
次に工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、第1蓄積容量電極１ｆを含む所定パターンを有する半導体層１ａを形成する。
【０１１０】
次に工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜２ａを形成し、更に工程（７）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含む多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜と共に蓄積容量形成用の第１誘電体膜を含む絶縁薄膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１を熱酸化することのみにより、単一層構造を持つ絶縁薄膜２を形成してもよい。
【０１１１】
次に工程（８）に示すように、フォトリソグラフィ工程、エッチング工程等によりレジスト層５００を第１蓄積容量電極１ｆとなる部分を除く半導体層１ａ上に形成した後、例えばＰイオンをドーズ量約３×１０12／ｃｍ2でドープして、第１蓄積容量電極１ｆを低抵抗化する。
【０１１２】
次に工程（９）に示すように、レジスト層５００を除去した後、減圧ＣＶＤ法等によりポリシリコン膜３を堆積し、更にＰを熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入した低抵抗なポリシリコン膜を用いてもよい。ポリシリコン膜３の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【０１１３】
次に図６の工程（１０）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、所定パターンの走査線３ａと共に容量線３ｂを形成する。走査線３ａ及び容量線３ｂは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。
【０１１４】
次に工程（１１）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａの一部からなるゲート電極をマスクとして、ＰなどのＶ族元素の不純物を低濃度で、例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量にてドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及び走査線３ａも低抵抗化される。
【０１１５】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物を高濃度で、例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にてドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素の不純物を用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【０１１６】
尚、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相捕型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。このように、本実施形態において画素スイッチング用ＴＦＴ３０を構成する半導体層１ａをポリシリコン膜で形成すれば、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することができ、製造上有利である。
【０１１７】
次に工程（１３）に示すように、レジスト層６００を除去した後、容量線３ｂ及び走査線３ａ並びに絶縁薄膜２上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる第１層間絶縁膜８１を約２００ｎｍ以下の比較的薄い厚さに堆積する。但し、前述のように、第１層間絶縁膜８１は、多層膜から構成してもよいし、一般にＴＦＴのゲート絶縁膜を形成するのに用いられる各種の公知技術により、第１層間絶縁膜８１を形成可能である。
【０１１８】
次に工程（１４）に示すように、第１バリア層８０ａと高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８ａ並びに第２バリア層８０ｂと容量線３ｂとを電気的に接続するためのコンタクトホール８ｃを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このようなドライエッチングは、指向性が高いため、小さな径のコンタクトホール８ａ及びコンタクトホール８ｃを開孔可能である。或いは、コンタクトホール８ａが半導体層１ａを突き抜けるのを防止するのに有利なウェットエッチングを併用してもよい。このウェットエッチングは、コンタクトホール８ａに対し、より良好に電気的な接続をとるためのテーパを付与する観点からも有効である。また特に、コンタクトホール８ａ及びコンタクトホール８ｃは上述にように同時に開孔可能であり製造上有利である。
【０１１９】
次に工程（１５）に示すように、第１層間絶縁膜８１並びにコンタクトホール８ａを介して覗く高濃度ドレイン領域１ｅ及びコンタクトホール８ｃを介して覗く容量線３ｂの全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜をスパッタリング等により堆積して、５０〜５００ｎｍ程度の膜厚の導電膜８０を形成する。５０ｎｍ程度の厚みがあれば、後にコンタクトホール８ｂを開孔する時に突き抜ける可能性は殆どない。尚、この導電膜８０上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。尚、導電膜８０は金属や金属シリサイド等の金属合金膜あるいは、ポリシリコン膜を積層した多層膜であってもよい。
【０１２０】
次に図７の工程（１６）に示すように、該形成された導電膜８０上にフォトリソグラフイ工程及びエッチング工程等を行うことにより、第１バリア層８０ａ及び第２バリア層８０ｂを形成する。ここで第２バリア層８０ｂについては特に図４に示したように、その一部分が後で形成される画素電極９ａと若干重なるように形成すると良い。
【０１２１】
次に工程（１７）に示すように、第１層間絶縁膜８１並びに第１バリア層８０ａ及び第２バリア層８０ｂを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましい。第２層間絶縁膜４の膜厚が５００ｎｍ以上あれば、データ線６ａ及び走査線３ａ間における寄生容量は余り又は殆ど問題とならない。
【０１２２】
次に工程（１８）の段階で、半導体層１ａを活性化するために約１００００°Ｃの熱処理を２０分程度行った後、データ線６ａと半導体層１ａの高濃度ドレイン領域１ｅを電気的に接続するためのコンタクトホール５を絶縁薄膜２、第１層間絶縁膜８１及び第２層間絶縁膜４に開孔する。また、走査線３ａや容量線３ｂを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により開孔することができる。
【０１２３】
次に、工程（１９）に示すように、第２層間絶縁膜４の上に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【０１２４】
次に工程（２０）に示すように、フォトリソグラフイ工程及びエッチング工程等により、データ線６ａを形成する。ここでデータ線６ａについては特に図４に示したように、後で形成される画素電極９ａに重ならないように且つ第２バリア層８０ｂに重なるように形成する。
【０１２５】
次に図８の工程（２１）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましい。
【０１２６】
次に工程（２２）に示すように、画素電極９ａと第１バリア層８０ａとを電気的に接続するためのコンタクトホール８ｂを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。テーパ状にするためにウェットエッチングを追加しても良い。
【０１２７】
次に工程（２３）に示すように、第３層間絶縁膜７の上に、スパッタリング等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２４）に示すように、フォトリソグラフィ工程及びエッチング工程等により、画素電極９ａを形成する。尚、当該電気光学装置を反射型として用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１２８】
以上説明したように本実施形態における製造プロセスによれば、比較的少ない工程数で且つ比較的簡単な各工程を用いて上述した第１実施形態の電気光学装置を製造できる。
【０１２９】
（第２実施形態）
本発明の第２実施形態における電気光学装置の構成について、図９から図１１を参照して説明する。図９は、第２実施形態におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１０は、そのＡ−Ａ’断面図であり、図１１は、そのＢ−Ｂ’断面図である。また、図１０及び図１１においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。尚、図９から図１１に示した第２実施形態において図２から図４に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【０１３０】
図９から図１１において、第２実施形態では、半導体層１ａの高濃度ドレイン領域１ｅにコンタクトホール８８ａを介して電気的に接続されておりデータ線６ａと同一層から構成された中継導電層６ｂと、画素電極９ａにコンタクトホール８８ｃを介して電気的に接続された遮光性の導電層からなる第１バリア層９０ａとを備えている。そして、中継導電層６ｂと第１バリア層９０ａとは、データ線６ａ及び中継導電層６ｂ上に形成された第２層間絶縁膜４を介して対向配置されており、この第２層間絶縁膜４に開孔されたコンタクトホール８８ｂを介して相互に電気的に接続されている。他方、第２実施形態では、第１バリア層９０ａと同一の遮光性の導電層からなる第２バリア層９０ｂが設けられており、第２バリア層９０ｂと容量線３ｂとは、コンタクトホール８８ｄを介して電気的に接続されている。これにより、第２バリア層９０ｂを蓄積容量電極とし、かつ隣接する画素群と接続することにより、容量線として代用できる。この場合、容量線３ｂを蓄積容量電極として、各画素毎に島状に形成しても良い。これにより、画素開口率を大きくすることができる。また、第２バリア層９０ｂと容量線３ｂを電気的に接続することにより、容量線を２重で形成することができ、冗長構造が実現できる。図９に示すように、第２バリア層９０ｂは、平面的に見て第１バリア層９０ａが存在する領域の周囲を除き画素電極９ａの間隙を覆う格子状に設けられており、画素開口領域のうちデータ線６ａ及び走査線３ａに夫々沿った左右辺及び上下辺を規定する。この場合にも第１実施形態の場合と同じく、第２バリア層９０ｂの縁部分は、画素電極９ａの縁部分に若干重ねられる。尚、第１バリア層９０ａと第２バリア層９０ｂとの間隙については、中継導電層６ｂや対向基板側の第２遮光膜２３で覆うことにより、簡単に光漏れを防止できる。その他の構成については第１実施形態の場合と同様である。
【０１３１】
このように第２実施形態では、二つの中継用の導電層である中継導電層６ｂ及び第１バリア層９０ａにより、画素電極９ａから半導体層１ａまでを良好に中継可能となる。特に画素電極９ａがＩＴＯ膜からなりデータ線６ａがＡｌ膜からなる場合には、両者との間で良好に電気的な接続が得られるＴｉ、Ｃｒ、Ｗ等の高融点金属等から構成するのが好ましい。
【０１３２】
また、図１１に示すように、データ線６ａが容量線３ｂとバリア層９０ｂとの間に誘電体膜である第１層間絶縁膜８１及び第２層間絶縁膜４を介して挟持された構成においては、データ線６ａには、電位がより安定した容量線３ｂ及び第２バリア層９０ｂとの間で容量が付加される。このため、データ線６ａの容量を電位揺れを招かないような適度な大きさに設定でき、データ線６ａを介しての画像信号の画素電極９ａへの供給における書き込み能力不足を阻止できる。
【０１３３】
このようなＡｌ膜と同一膜からなる中継導電層６ｂは、例えば、第１実施形態の製造プロセスにおける工程（１８）において、高濃度ドレイン領域１ｅに至るコンタクトホール８８ａを開孔し、工程（２０）において、このコンタクトホール８８ａの部分を含めて高濃度ドレイン領域１ｅの上方に中継導電層６ｂを形成するのに、工程（１９）で形成したＡｌ膜に対してフォトリソグラフィ工程及びエッチング工程等を施せばよい。更に第２層間絶縁膜４並びに第１バリア層９０ａ及び第２バリア層９０ｂについては、データ線６ａ及び中継導電層６ｂ上に、第１実施形態における工程（１３）から工程（１６）と同様のプロセスにより形成すればよい。
【０１３４】
（第３実施形態）
本発明の第３実施形態における電気光学装置の構成について、図１２を参照して説明する。図１２は、第３実施形態におけるデータ線、走査線、画素電極等が形成された断面図に対応する断面図である。また、図１２においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。尚、図１２に示した第３実施形態において図１０に示した第２実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【０１３５】
図１２において、第３実施形態では、第２実施形態とは異なり、中継導電層６ｂを用いることなく、第１バリア層９０ａ’で直接高濃度ドレイン領域１ｅとの間で電気的な接続がとれるように構成されている。その他の構成については、第２実施形態の場合と同様である。
【０１３６】
従って、第３実施形態によれば、画素電極９ａを構成するＩＴＯ膜と電気的に相性の良い高融点金属膜から構成される第１バリア層９０ａ’により、画素電極９ａと高濃度ドレイン領域１ｅとを電気的に中継接続することができる。
【０１３７】
（第４実施形態）
本発明の第４実施形態における電気光学装置の構成について、図１３から図１５を参照して説明する。図１３は、第４実施形態におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１４は、そのＡ−Ａ’断面図であり、図１５は、そのＢ−Ｂ’断面図である。また、図１４及び図１５においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。尚、図１３から図１５に示した第４実施形態において図２から図４に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【０１３８】
図１３から図１５において、第４実施形態では、第１実施形態とは異なり、第１遮光膜１１ａ’が相隣接する画素電極９ａの間隙を縫って格子状に形成されており、容量線３ｂがコンタクトホール１５を介して各画素毎に第１遮光腺１１ａ’に電気的に接続されている。第１遮光膜１１ａ’を容量線３ｂの冗長配線として機能させることが可能であり、容量線３ｂの低抵抗化を図ることにより蓄積容量７０の電位を安定化させることができる。また、この構成では、第１遮光膜１１ａ’を容量線として代用することで、容量線３ｂを各画素毎に島状の蓄積容量電極として構成しても良い。これにより、画素開口率を大きくすることができる。また、第２実施形態と組み合わせることで、容量線３ｂを第１遮光膜１１ａ’と第２バリア層９０ｂと電気的に接続することにより、蓄積容量を形成するための容量線を３重配線にしても良い。容量線３ｂを蓄積容量電極として島状に各画素毎に形成する場合は、第１遮光膜１１ａ’と第２バリア層９０ｂは蓄積容量電極を介して電気的に接続されかつ隣接する画素と接続されている。尚、コンタクトホール１５と第２バリア層８０ｂと容量線３ｂとを接続するためのコンタクトホール８ｃとが異なる平面位置に開孔することにより、コンタクトホール１５及びコンタクトホール８ｃにおける接続不良を防止することができる。
【０１３９】
更に、図１４及び図１５に示すようにＴＦＴアレイ基板１０’は、配線やＴＦＴ３０の少なくとも一部が凹状に窪んで形成されており、上側表面が平坦に形成されている。この結果、データ線６ａ、走査線３ａ、容量線３ｂ等の配線やＴＦＴ３０の形成された平面領域における第３層間絶縁膜７の表面が平坦化されている。その他の構成については第１実施形態の場合と同様である。
【０１４０】
従って、第４実施形態によれば、データ線６に重ねて走査線３ａ、ＴＦＴ３０、容量線３ｂ等が形成される領域との画素開口領域との段差が低減される。このようにして画素電極９ａが平坦化されているので、当該平坦化の度合いに応じて液晶層５０のディスクリネーションを低減できる。この結果、より高品位の画像表示が可能となり、画素開口領域を広げることも可能となる。
【０１４１】
尚、このようなＴＦＴアレイ基板１０’に溝を形成することによる平坦化ではなく、例えば、ＣＭＰ（Chemical Mechanincal Polishing）処理、スピンコート処理、リフロー法等により行ったり、有機ＳＯＧ（Spin On Glass）膜、無機ＳＯＧ膜、ポリイミド膜等を利用して第２層間絶縁膜４や第３層間絶縁膜７における平坦化を行なってもよい。尚、上述の構成は第１実施形態、第２実施形態及び第３実施形態にも適用可能である。
【０１４２】
（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図１６及び図１７を参照して説明する。尚、図１６は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１７は、図１６のＨ−Ｈ’断面図である。
【０１４３】
図１６において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとるための導通材１０６が設けられている。そして、図１７に示すように、図１６に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。尚、本実施の形態によれば、対向基板２０上の第２遮光膜２３はＴＦＴアレイ基板１０上の遮光領域よりも小さく形成すれば良く、電気光学装置の用途により、容易に取り除くことができる。
【０１４４】
以上図１から図１７を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ（Polymer Dispersed Crystal）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光版などが所定の方向で配置される。
【０１４５】
以上説明した各実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー電気光学装置に各実施形態における電気光学装置を適用できる。更に、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイツクフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１４６】
以上説明した各実施形態における電気光学装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａ（あるいは１１ａ’）を設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基坂２０の側から出射するようにしても良い。即ち、このように電気光学装置をプロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti Reflection）被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があったが、各実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及び低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃとの間に第１遮光膜１１ａ（あるいは１１ａ’）が形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１４７】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施形態は有効である。
【０１４８】
（電子機器）
次に、以上詳細に説明した電気光学装置１００を備えた電子機器の実施の形態について図１８から図２０を参照して説明する。
【０１４９】
先ず図１８に、このように電気光学装置１００を備えた電子機器の概略構成を示す。
【０１５０】
図１８において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、電気光学装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアルーパラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＸと共に駆動回路１００４に出力する。駆動回路１００４は、電気光学装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、電気光学装置１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１５１】
次に図１９から図２０に、このように構成された電子機器の具体例を各々示す。
【０１５２】
図１９において、電子機器の一例たるプロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された電気光学装置１００を含むライトバルブを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイツクミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１５３】
図２０において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した電気光学装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１５４】
以上図１９から図２０を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１８に示した電子機器の例として挙げられる。
【０１５５】
以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な電気光学装置を備えた各種の電子機器を実現できる。
【図面の簡単な説明】
【図１】第１実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】図２のＢ−Ｂ’断面図である。
【図５】第１実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その１）である。
【図６】第１実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その２）である。
【図７】第１実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その３）である。
【図８】第１実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その４）である。
【図９】第２実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１０】図１０のＡ−Ａ’断面図である。
【図１１】図１０のＢ−Ｂ’断面図である。
【図１２】第３実施形態の電気光学装置の断面図である。
【図１３】第４実施形態の電気光学装置におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１４】図１３のＡ−Ａ’断面図である。
【図１５】図１３のＢ−Ｂ’断面図である。
【図１６】各実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１７】図１６のＨ−Ｈ’断面図である。
【図１８】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１９】電子機器の一例としてプロジェクタを示す断面図である。
【図２０】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チヤネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…絶縁薄膜
３ａ…走査線
３ｂ…容量線
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線
６ｂ…中継導電層
７…第３層間絶縁膜
８ａ…コンタクトホール
８ｂ…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
７０ａ…第１蓄積容量
７０ｂ…第２蓄積容量
８０ａ…第１バリア層
８０ｂ…第２バリア層
８１…第１層間絶縁膜
８８ａ…コンタクトホール
８８ｂ…コンタクトホール
８８ｃ…コンタクトホール
８８ｄ‥・コンタクトホール
Claims (8)
- 基板に、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して配置された薄膜トランジスタと画素電極とを有する電気光学装置であって、
前記薄膜トランジスタの半導体層に電気的に接続され前記データ線と同層に形成された第１中継導電層と、
前記データ線の上層に絶縁膜を介して形成され、少なくとも部分的に画素開口領域を規定する導電性の遮光膜と、
前記遮光膜が部分的に取り除かれた領域と、
前記遮光膜と同層であって、前記遮光膜が部分的に取り除かれた領域に形成され、
前記第１中継導電層と電気的に接続された第２中継導電層と、
前記第２中継導電層に電気的に接続された画素電極とを具備し、
前記データ線、前記遮光膜及び前記絶縁膜が容量を形成していることを特徴とする電気光学装置。 - 前記遮光膜が部分的に取り除かれた領域は、隣接する前記データ線間の遮光膜の領域に形成されていることを特徴とする請求項１に記載の電気光学装置。
- 前記半導体層のドレイン領域で形成された第１蓄積容量電極と、前記薄膜トランジスタのゲート電極と同一膜で形成され前記第１蓄積容量電極に重なる第２蓄積容量電極とを有することを特徴とする請求項１または２に記載の電気光学装置。
- 前記ドレイン領域は、前記走査線に沿って形成されることを特徴とする請求項３に記載の電気光学装置。
- 前記ドレイン領域は、前記データ線に沿って形成されることを特徴とする請求項３または請求項４に記載の電気光学装置。
- 前記遮光膜は定電位であり、前記遮光膜と前記第２蓄積容量電極が電気的に接続されていることを特徴とする請求項３乃至請求項５のいずれか一項に記載の電気光学装置。
- 前記遮光膜と前記第２蓄積容量電極の電気的接続は、隣接する前記データ線間の遮光膜の領域に形成されていることを特徴とする請求項６に記載の電気光学装置。
- 請求項１から請求項７のいずれか一項に記載の電気光学装置を有することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271562A JP3991567B2 (ja) | 1998-12-28 | 2000-09-07 | 電気光学装置及び電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-373588 | 1998-12-28 | ||
| JP37358898 | 1998-12-28 | ||
| JP2000271562A JP3991567B2 (ja) | 1998-12-28 | 2000-09-07 | 電気光学装置及び電子機器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000591472A Division JP3381718B2 (ja) | 1998-12-28 | 1999-12-27 | 電気光学装置及びその製造方法並びに電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001249625A JP2001249625A (ja) | 2001-09-14 |
| JP2001249625A5 JP2001249625A5 (ja) | 2004-09-24 |
| JP3991567B2 true JP3991567B2 (ja) | 2007-10-17 |
Family
ID=26582509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000271562A Expired - Lifetime JP3991567B2 (ja) | 1998-12-28 | 2000-09-07 | 電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3991567B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3608614B2 (ja) * | 2001-03-28 | 2005-01-12 | 株式会社日立製作所 | 表示装置 |
| JP3870941B2 (ja) | 2002-10-31 | 2007-01-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP3772888B2 (ja) | 2003-05-02 | 2006-05-10 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2005084104A (ja) * | 2003-09-04 | 2005-03-31 | Seiko Epson Corp | 半導体装置及び電気光学装置 |
| JP7476695B2 (ja) * | 2020-07-08 | 2024-05-01 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
2000
- 2000-09-07 JP JP2000271562A patent/JP3991567B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001249625A (ja) | 2001-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3381718B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3458382B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3736461B2 (ja) | 電気光学装置、投射型表示装置及び電気光学装置の製造方法 | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP2000081636A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3551778B2 (ja) | 電気光学装置、電気光学装置用基板、電気光学装置の製造方法並びに電子機器 | |
| JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
| JP3991567B2 (ja) | 電気光学装置及び電子機器 | |
| JP3904371B2 (ja) | 電気光学装置及び電子機器 | |
| JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
| JP3855976B2 (ja) | 電気光学装置及び電子機器 | |
| JP3697964B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4400239B2 (ja) | 電気光学装置及び電子機器 | |
| JP3867027B2 (ja) | 電気光学装置及び電子機器 | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP3867026B2 (ja) | 電気光学装置及び電子機器 | |
| JP3736230B2 (ja) | 電気光学装置、その製造方法及び電子機器 | |
| JP3664170B2 (ja) | 電気光学装置及び電子機器 | |
| JP3733970B6 (ja) | 電気光学装置及び電子機器 | |
| JP3733970B2 (ja) | 電気光学装置及び電子機器 | |
| JP4758868B2 (ja) | 電気光学装置及び電子機器 | |
| JP2003121878A (ja) | 電気光学装置及び電子機器 | |
| JP2003121877A (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3991567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |