JP2001249625A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001249625A5 JP2001249625A5 JP2000271562A JP2000271562A JP2001249625A5 JP 2001249625 A5 JP2001249625 A5 JP 2001249625A5 JP 2000271562 A JP2000271562 A JP 2000271562A JP 2000271562 A JP2000271562 A JP 2000271562A JP 2001249625 A5 JP2001249625 A5 JP 2001249625A5
- Authority
- JP
- Japan
- Prior art keywords
- light shielding
- conductive layer
- electro
- optical device
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【発明の名称】電気光学装置及び電子機器
【0009】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板に、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して配置された薄膜トランジスタと画素電極とを有する電気光学装置であって、前記薄膜トランジスタの半導体層に電気的に接続され前記データ線と同一膜で形成された第1中継導電層と、前記データ線より上層に形成され、少なくとも部分的に画素開口領域を規定する遮光膜と、前記遮光膜が部分的に取り除かれた領域と、前記遮光膜と同一膜で形成され、前記遮光膜が部分的に取り除かれた領域に形成され、前記第1中継導電層と電気的に接続された第2中継導電層と、前記第2中継導電層に電気的に接続された画素電極とを具備することを特徴とする。
また、本発明の電気光学装置は上記課題を解決するために、基板に、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して配置された薄膜トランジスタと画素電極とを有する電気光学装置であって、 前記データ線より上層に形成され、少なくとも部分的に画素開口領域を規定する遮光膜と、前記遮光膜が部分的に取り除かれた領域と、前記遮光膜と同一膜で形成され、前記遮光膜が部分的に取り除かれた領域に形成され、前記薄膜トランジスタの半導体層と電気的に接続された中継導電層と、前記中継導電層に電気的に接続された画素電極とを具備することを特徴とする。
また、本発明は、基板に、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して配置された薄膜トランジスタと画素電極と、前記薄膜トランジスタのソース及び、ドレイン領域を構成する半導体層と前記画素電極との間に介在し、前記半導体層と電気的に接続され且つ前記画素電極と電気的に接続された遮光性の第1導電層と、前記第1導電層と同一膜からなり、平面的に見て前記データ線に少なくとも部分的に重なっている第2導電層とを備える。
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板に、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して配置された薄膜トランジスタと画素電極とを有する電気光学装置であって、前記薄膜トランジスタの半導体層に電気的に接続され前記データ線と同一膜で形成された第1中継導電層と、前記データ線より上層に形成され、少なくとも部分的に画素開口領域を規定する遮光膜と、前記遮光膜が部分的に取り除かれた領域と、前記遮光膜と同一膜で形成され、前記遮光膜が部分的に取り除かれた領域に形成され、前記第1中継導電層と電気的に接続された第2中継導電層と、前記第2中継導電層に電気的に接続された画素電極とを具備することを特徴とする。
また、本発明の電気光学装置は上記課題を解決するために、基板に、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して配置された薄膜トランジスタと画素電極とを有する電気光学装置であって、 前記データ線より上層に形成され、少なくとも部分的に画素開口領域を規定する遮光膜と、前記遮光膜が部分的に取り除かれた領域と、前記遮光膜と同一膜で形成され、前記遮光膜が部分的に取り除かれた領域に形成され、前記薄膜トランジスタの半導体層と電気的に接続された中継導電層と、前記中継導電層に電気的に接続された画素電極とを具備することを特徴とする。
また、本発明は、基板に、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して配置された薄膜トランジスタと画素電極と、前記薄膜トランジスタのソース及び、ドレイン領域を構成する半導体層と前記画素電極との間に介在し、前記半導体層と電気的に接続され且つ前記画素電極と電気的に接続された遮光性の第1導電層と、前記第1導電層と同一膜からなり、平面的に見て前記データ線に少なくとも部分的に重なっている第2導電層とを備える。
【0062】
本発明の電気光学装置の製造方法は、基板に複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続された薄膜トランジスタと、前記薄膜トランジスタの接続された画素電極とを有する電気光学装置の製造方法において、前記基板にソース領域、チャネル領域及びドレイン領域となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上の所定領域に走査線及び蓄積容量の一方の電極を形成する工程と、前記走査線及び前記一方の電極上に第1層間絶縁膜を形成する工程と、前記絶縁薄膜及び前記第1層間絶縁膜に前記半導体層に通じる窮1コンタクトホールを開孔する工程と、前記第2絶縁膜上に、前記第1コンタクトホールを介して前記半導体層に電気的に接続されるように遮光性の第1導電層と、前記第1導電層と同一膜から第2導電層を形成する工程と、前記第1導電層及び前記第2導電層上に第2層間絶縁膜を形成する工程と、前記第2層間絶縁繰上に、データ線を形成する工程と、前記データ線上に第3層間絶縁膜を形成する工程と、前記第2層間絶縁膜及び前記第3層間絶縁膜に前記第1導電層に通じる第2コンタクトホールを開孔する工程と、前記第2コンタクトホールを介して前記第1導電層に電気的に接続されるように画素電極を形成する工程とを有し、前記第2導電層は、平面的に見て前記データ線に少なくとも部分的に重なるように形成されている。
本発明の電気光学装置の製造方法は、基板に複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続された薄膜トランジスタと、前記薄膜トランジスタの接続された画素電極とを有する電気光学装置の製造方法において、前記基板にソース領域、チャネル領域及びドレイン領域となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上の所定領域に走査線及び蓄積容量の一方の電極を形成する工程と、前記走査線及び前記一方の電極上に第1層間絶縁膜を形成する工程と、前記絶縁薄膜及び前記第1層間絶縁膜に前記半導体層に通じる窮1コンタクトホールを開孔する工程と、前記第2絶縁膜上に、前記第1コンタクトホールを介して前記半導体層に電気的に接続されるように遮光性の第1導電層と、前記第1導電層と同一膜から第2導電層を形成する工程と、前記第1導電層及び前記第2導電層上に第2層間絶縁膜を形成する工程と、前記第2層間絶縁繰上に、データ線を形成する工程と、前記データ線上に第3層間絶縁膜を形成する工程と、前記第2層間絶縁膜及び前記第3層間絶縁膜に前記第1導電層に通じる第2コンタクトホールを開孔する工程と、前記第2コンタクトホールを介して前記第1導電層に電気的に接続されるように画素電極を形成する工程とを有し、前記第2導電層は、平面的に見て前記データ線に少なくとも部分的に重なるように形成されている。
【0063】
本発明の電気光学装置の製造方法によれば、基板に、半導体層、絶縁薄膜、走査線及び蓄積容量の一方の電極並びに第1層間絶縁膜がこの順で積層形成される。次に、絶縁薄膜及び第1層間絶縁膜に半導体層に通じる第1コンタクトホールが開孔され、この第1コンタクトホールを介して半導体層に電気的に接続されるように遮光性の第1導電層が形成される。同時に、この第1導電層と同一膜から、平面的に見て画素電極が形成される領域の間隙内に少なくとも部分的に配置されるように第2導電層が形成される。続いて、第2層間絶縁膜、データ線、及び第3層間絶縁膜がこの順で積層形成される。次に、第1導電層に通じる第2コンタクトホールが開孔され、この第2コンタクトホールを介して第1導電層に電気的に接続されるように画素電離形成される。従って、上述したデータ線よりも基板に近い層として第1及び第2導電層を形成して二つのコンタクトホールを介して画素電極と半導体層とを第2導電層で中継する構成を有する本発明の電気光学装置を比較的容易に製造できる。特に、第1導電層と第2導電層とを同一膜から形成するので、製造プロセスの単純化並びに低コスト化を図れる。
本発明の電気光学装置の製造方法によれば、基板に、半導体層、絶縁薄膜、走査線及び蓄積容量の一方の電極並びに第1層間絶縁膜がこの順で積層形成される。次に、絶縁薄膜及び第1層間絶縁膜に半導体層に通じる第1コンタクトホールが開孔され、この第1コンタクトホールを介して半導体層に電気的に接続されるように遮光性の第1導電層が形成される。同時に、この第1導電層と同一膜から、平面的に見て画素電極が形成される領域の間隙内に少なくとも部分的に配置されるように第2導電層が形成される。続いて、第2層間絶縁膜、データ線、及び第3層間絶縁膜がこの順で積層形成される。次に、第1導電層に通じる第2コンタクトホールが開孔され、この第2コンタクトホールを介して第1導電層に電気的に接続されるように画素電離形成される。従って、上述したデータ線よりも基板に近い層として第1及び第2導電層を形成して二つのコンタクトホールを介して画素電極と半導体層とを第2導電層で中継する構成を有する本発明の電気光学装置を比較的容易に製造できる。特に、第1導電層と第2導電層とを同一膜から形成するので、製造プロセスの単純化並びに低コスト化を図れる。
【0064】
本発明の前記電気光学装置の製造方法の一の態様では、前記第2層間絶縁膜を形成する工程の後に、前記第2層間絶縁膜に前記半導体層に通じる第3コンタクトホールを開孔する工程を更に含み、前記データ線を形成する工程において、前記第3コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線を形成し、前記第1コンタクトホールを開孔する工程において、前記第1コンタクトホールを開孔すると同時に前記第1層間絶縁膜に前記蓄積容量の一方の電極に通じる第4コンタクトホールを開孔し、前記第2導電層を形成する工程において、前記第4コンタクトホールを介して前記蓄積容量の一方の電極に電気的に接続されるように前記第2導電層を形成する。
本発明の前記電気光学装置の製造方法の一の態様では、前記第2層間絶縁膜を形成する工程の後に、前記第2層間絶縁膜に前記半導体層に通じる第3コンタクトホールを開孔する工程を更に含み、前記データ線を形成する工程において、前記第3コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線を形成し、前記第1コンタクトホールを開孔する工程において、前記第1コンタクトホールを開孔すると同時に前記第1層間絶縁膜に前記蓄積容量の一方の電極に通じる第4コンタクトホールを開孔し、前記第2導電層を形成する工程において、前記第4コンタクトホールを介して前記蓄積容量の一方の電極に電気的に接続されるように前記第2導電層を形成する。
【0066】
本発明の他の電気光学装置の製造方法は、基板に複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続された薄膜トランジスタと、前記薄膜トランジスタの接続された画素電極とを有する電気光学装置の製造方法において、前記基板にソース領域、チャネル領域及びドレイン領域となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に走査線及び蓄積容量の一方の電極を形成する工程と、前記走査線及び蓄積容量の一方の電極上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜に前記半導体層に通じる第1コンタクトホールを開孔する工程と、前記第1層間絶縁膜上にデータ線を形成すると同時に前記第1コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線と同一膜から中継導電層を形成する工程と、前記データ線及び前記中継導電層上に第2層間絶縁膜を形成する工程と、前記第2層間絶縁膜に前記中継導電層に通じる第2コンタクトホールを開孔する工程と、前記第2層間絶縁膜上に前記第2コンタクトホールを介して前記中継導電層に電気的に接続されるように遮光性の第1導電層を形成すると同時に、前記第1導電層と同一膜からなる第2導電層を前記データ線に平面的に重なるように形成する工程と、前記第1導電層及び前記第2導電層上に第3層間絶縁膜を形成する工程と、前記第3層間絶縁膜に前記第1導電層に通じる第3コンタクトホールを開孔する工程と、前記第3コンタクトホールを介して前記第1導電層に電気的に接続されるように画素電極を形成する工程とを含むことを特徴とする。
本発明の他の電気光学装置の製造方法は、基板に複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続された薄膜トランジスタと、前記薄膜トランジスタの接続された画素電極とを有する電気光学装置の製造方法において、前記基板にソース領域、チャネル領域及びドレイン領域となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に走査線及び蓄積容量の一方の電極を形成する工程と、前記走査線及び蓄積容量の一方の電極上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜に前記半導体層に通じる第1コンタクトホールを開孔する工程と、前記第1層間絶縁膜上にデータ線を形成すると同時に前記第1コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線と同一膜から中継導電層を形成する工程と、前記データ線及び前記中継導電層上に第2層間絶縁膜を形成する工程と、前記第2層間絶縁膜に前記中継導電層に通じる第2コンタクトホールを開孔する工程と、前記第2層間絶縁膜上に前記第2コンタクトホールを介して前記中継導電層に電気的に接続されるように遮光性の第1導電層を形成すると同時に、前記第1導電層と同一膜からなる第2導電層を前記データ線に平面的に重なるように形成する工程と、前記第1導電層及び前記第2導電層上に第3層間絶縁膜を形成する工程と、前記第3層間絶縁膜に前記第1導電層に通じる第3コンタクトホールを開孔する工程と、前記第3コンタクトホールを介して前記第1導電層に電気的に接続されるように画素電極を形成する工程とを含むことを特徴とする。
【0067】
本発明の電気光学装置の製造方法によれば、基板に半導体層、絶縁薄膜、走査線及び蓄積容量の一方の電極並びに第1層間絶縁膜がこの順で積層形成される。次に、半導体層に通じるコンタクトホールが開孔され、データ線が形成されると同時に半導体層に電気的に接続されるようにデータ線と同一膜から中継導電層が形成される。次に、第2層間絶縁膜が形成された後、中継導電層に通じるコンタクトホールが開孔され、中継導電層に電気的に接続されるように遮光性の第1導電層が形成される。これと同時に、第1導電層と同一膜から第2導電層が形成される。続いて、第3層間絶縁膜が形成され、第1導電層に通じるコンタクトホールが開孔されて、第1導電層に電気的に接続されるように画素電極が形成される。従って、上述したデータ線と同一膜からなる導電層として中継導電層を形成すると共にデータ線よりも基板から遠い層、つまり上層として第1導電層を形成して三つのコンタクトホールを介して画素電極と半導体層とを中継導電層及び第1導電層で中継すると共に、画素開口領域を第2導電層で規定する構成を有する本発明の電気光学装置を比較的容易に製造できる。特に、第1導電層と第2導電層とを同一膜から形成するので、製造プロセスの単純化並びに低コスト化を図れる。
本発明の電気光学装置の製造方法によれば、基板に半導体層、絶縁薄膜、走査線及び蓄積容量の一方の電極並びに第1層間絶縁膜がこの順で積層形成される。次に、半導体層に通じるコンタクトホールが開孔され、データ線が形成されると同時に半導体層に電気的に接続されるようにデータ線と同一膜から中継導電層が形成される。次に、第2層間絶縁膜が形成された後、中継導電層に通じるコンタクトホールが開孔され、中継導電層に電気的に接続されるように遮光性の第1導電層が形成される。これと同時に、第1導電層と同一膜から第2導電層が形成される。続いて、第3層間絶縁膜が形成され、第1導電層に通じるコンタクトホールが開孔されて、第1導電層に電気的に接続されるように画素電極が形成される。従って、上述したデータ線と同一膜からなる導電層として中継導電層を形成すると共にデータ線よりも基板から遠い層、つまり上層として第1導電層を形成して三つのコンタクトホールを介して画素電極と半導体層とを中継導電層及び第1導電層で中継すると共に、画素開口領域を第2導電層で規定する構成を有する本発明の電気光学装置を比較的容易に製造できる。特に、第1導電層と第2導電層とを同一膜から形成するので、製造プロセスの単純化並びに低コスト化を図れる。
【0068】
本発明の前記電気光学装置の製造方法の一の態様では、前記第1層間絶縁膜を形成する工程の後に、前記第1層間絶縁膜に前記半導体層に通じる第4コンタクトホールを開孔する工程を更に含み、前記データ線を形成する工程において、前記第4コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線を形成し、前記第2コンタクトホールを開孔する工程において、前記第2コンタクトホールを開孔すると同時に前記第1層間絶縁膜及び前記第2層間絶縁膜に前記蓄積容量の一方の電極に通じる第5コンタクトホールを開孔し、前記第2導電層を形成する工程において、前記第5コンタクトホールを介して前記蓄積容量の一方の電極に電気的に接続されるように前記第2導電層を形成する。
本発明の前記電気光学装置の製造方法の一の態様では、前記第1層間絶縁膜を形成する工程の後に、前記第1層間絶縁膜に前記半導体層に通じる第4コンタクトホールを開孔する工程を更に含み、前記データ線を形成する工程において、前記第4コンタクトホールを介して前記半導体層に電気的に接続されるように前記データ線を形成し、前記第2コンタクトホールを開孔する工程において、前記第2コンタクトホールを開孔すると同時に前記第1層間絶縁膜及び前記第2層間絶縁膜に前記蓄積容量の一方の電極に通じる第5コンタクトホールを開孔し、前記第2導電層を形成する工程において、前記第5コンタクトホールを介して前記蓄積容量の一方の電極に電気的に接続されるように前記第2導電層を形成する。
Claims (9)
- 基板に、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して配置された薄膜トランジスタと画素電極とを有する電気光学装置であって、
前記薄膜トランジスタの半導体層に電気的に接続され前記データ線と同一膜で形成された第1中継導電層と、
前記データ線より上層に形成され、少なくとも部分的に画素開口領域を規定する遮光膜と、
前記遮光膜が部分的に取り除かれた領域と、
前記遮光膜と同一膜で形成され、前記遮光膜が部分的に取り除かれた領域に形成され、前記第1中継導電層と電気的に接続された第2中継導電層と、
前記第2中継導電層に電気的に接続された画素電極とを具備することを特徴とする電気光学装置。 - 基板に、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して配置された薄膜トランジスタと画素電極とを有する電気光学装置であって、
前記データ線より上層に形成され、少なくとも部分的に画素開口領域を規定する遮光膜と、
前記遮光膜が部分的に取り除かれた領域と、
前記遮光膜と同一膜で形成され、前記遮光膜が部分的に取り除かれた領域に形成され、前記薄膜トランジスタの半導体層と電気的に接続された中継導電層と、
前記中継導電層に電気的に接続された画素電極とを具備することを特徴とする電気光学装置。 - 前記遮光膜が部分的に取り除かれた領域は、隣接する前記データ線間の遮光膜の領域に形成されていることを特徴とする請求項1または請求項2に記載の電気光学装置。
- 前記半導体層のドレイン領域で形成された第1蓄積容量電極と、前記薄膜トランジスタのゲート電極と同一膜で形成され前記第1蓄積容量電極に重なる第2蓄積容量電極とを有することを特徴とする請求項1乃至請求項3のいずれか一項に記載の電気光学装置。
- 前記ドレイン領域は、前記走査線に沿って形成されることを特徴とする請求項4に記載の電気光学装置。
- 前記ドレイン領域は、前記データ線に沿って形成されることを特徴とする請求項4または請求項5に記載の電気光学装置。
- 前記遮光膜は定電位であり、前記遮光膜と前記第2蓄積容量電極が電気的に接続されていることを特徴とする請求項4乃至請求項6のいずれか一項に記載の電気光学装置。
- 前記遮光膜と前記第2蓄積容量電極の電気的接続は、隣接する前記データ線間の遮光膜の領域に形成されていることを特徴とする請求項7に記載の電気光学装置。
- 請求項1から請求項8のいずれか一項に記載の電気光学装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000271562A JP3991567B2 (ja) | 1998-12-28 | 2000-09-07 | 電気光学装置及び電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-373588 | 1998-12-28 | ||
JP37358898 | 1998-12-28 | ||
JP2000271562A JP3991567B2 (ja) | 1998-12-28 | 2000-09-07 | 電気光学装置及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000591472A Division JP3381718B2 (ja) | 1998-12-28 | 1999-12-27 | 電気光学装置及びその製造方法並びに電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001249625A JP2001249625A (ja) | 2001-09-14 |
JP2001249625A5 true JP2001249625A5 (ja) | 2004-09-24 |
JP3991567B2 JP3991567B2 (ja) | 2007-10-17 |
Family
ID=26582509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000271562A Expired - Lifetime JP3991567B2 (ja) | 1998-12-28 | 2000-09-07 | 電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3991567B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3608614B2 (ja) * | 2001-03-28 | 2005-01-12 | 株式会社日立製作所 | 表示装置 |
JP3870941B2 (ja) | 2002-10-31 | 2007-01-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP3772888B2 (ja) | 2003-05-02 | 2006-05-10 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2005084104A (ja) * | 2003-09-04 | 2005-03-31 | Seiko Epson Corp | 半導体装置及び電気光学装置 |
JP7476695B2 (ja) * | 2020-07-08 | 2024-05-01 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
2000
- 2000-09-07 JP JP2000271562A patent/JP3991567B2/ja not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100540106B1 (ko) | 액티브 매트릭스 기판 및 표시 장치 | |
KR970071090A (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
TW200629562A (en) | Thin film transistor array panel and method for manufacturing the same | |
JPH1140772A (ja) | 半導体装置及びその製造方法 | |
WO2014153838A1 (zh) | 阵列基板及其制造方法和液晶面板 | |
WO2018209761A1 (zh) | 阵列基板及其制造方法、液晶显示面板 | |
KR19990063153A (ko) | 박막 반도체 장치 및 표시 장치 | |
TW200711145A (en) | Organic thin film transistor array panel and method for manufacturing the same | |
JP2002158350A5 (ja) | ||
CN107579056A (zh) | 阵列基板结构与显示装置 | |
KR980006266A (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
TW200643847A (en) | Electro-optical device, method of manufacturing electro-optical device, andelectronic appatatus | |
JP2002108244A5 (ja) | ||
JP2000162634A5 (ja) | ||
JP2001249625A5 (ja) | ||
JP2010097077A (ja) | 表示装置及びその製造方法 | |
JP3799915B2 (ja) | 電気光学装置の製造方法並びに半導体基板及び電気光学装置 | |
TWI651876B (zh) | 用以製作多層電子裝置之方法 | |
JP2004177589A5 (ja) | ||
JP2001265253A5 (ja) | ||
TWI509337B (zh) | 畫素結構及其製造方法以及顯示面板 | |
CN101562152A (zh) | 主动元件阵列基板的制造方法 | |
US20040160544A1 (en) | Multilayer storage capacitors for a liquid crystal display panel and the method for fabricating the same | |
JP2001142089A5 (ja) | ||
KR100903791B1 (ko) | 표시 장치와 그 제조 방법 |