JP2001249625A - 電気光学装置及びその製造方法並びに電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 ＴＦＴアクティブマトリクス駆動方式の電気
光学装置において、比較的簡単な構成で、画素電極と半
導体層とを中継しつつ画素開口率を高め、高品位の画像
表示を可能とする。 【解決手段】 画素電極及びＴＦＴ間は、第１バリア層
（８０a）を中継してコンタクトホール（８a）及びコン
タクトホール（８ｂ）により電気接続される。第２バリ
ア層（８０ｂ）は、データ線（６a）より幅広に設けら
れており、その一端が画素電極（９a）に重なって、画
素開口領域を規定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気光学装置及び
その製造方法の技術分野に属し、特に画素電極と画素ス
イッチング用の薄膜トランジスタ（Thin Film Transist
or以下適宜、ＴＦＴと称す）との間で電気的な導通を良
好にとるための中継用の導電層を備える電気光学装置及
びその製造方法並びに電子機器の技術分野に属する。

【０００２】

【従来の技術】従来この種の電気光学装置は、一対の基
板間に液晶等の電気光学物質が扶持されてなり、一方の
基板の一例であるＴＦＴアレイ基板には、マトリクス状
に複数の画素電極が設けられ、他方の基板の一例である
対向基板には、各画素における画素開口領域（即ち、各
画素における電気光学物質部分を光が通過する領域）を
規定するために、遮光膜が画素電極の間隙に対応して格
子状に設けられるのが一般的である。この場合、各画素
電極の周りで光漏れにより表示画像におけるコントラス
ト比が低下しないようにするため、平面的に見て各画素
電極に格子状の遮光膜が若干重なるように構成されてい
る。この際特に、対向基板側に設けられた遮光膜は、画
素電極から電気光学物質等を介して比較的離れているた
めに、斜めに入射する光や両基板の貼り合わせずれを考
慮して、上述の如き画素電極と遮光膜とは、かなりのマ
ージンで重ねる必要がある。これは、画素開口率（即
ち、各画素における画素開口領域が占める率）を高める
際の大きな障壁となる。

【０００３】そこで最近では、明るい画像表示を行うと
いう一般的な要請の下、各画素における画素開口率を高
めるために、対向基板側の遮光腺だけで画素開口領域を
規定するのではなく、データ線をＡｌ（アルミニウム）
等の遮光性材料から画素電極の縦方向の隙間を覆うよう
に幅広に形成することにより、各画素開口領域を部分的
に規定する技術も一般化している。この技術によれば、
データ線によって画素開口領域を部分的に規定するよう
にしたので、画素開口率を高めることができる。

【０００４】他方、この種の電気光学装置においては、
各画素電極と、例えば各画素に設けられたＴＦＴ等のス
イッチング素子とは、相互に接続される必要があるが、
両者間には、走査線、容量線、データ線等の配線及びこ
れらを相互に電気的に絶縁するための複数の層間絶縁膜
を含む、例えば１０００ｎｍ（ナノメーター）程度又は
それ以上に厚い積層構造が存在するため、両者間を電気
的に接続するためのコンタクトホールを開孔するのが困
難となる。

【０００５】この種の電気光学装置における表示画像の
高品位化という一般的な要請の下では、画素ピッチの微
細化、画素開口率の向上、画素電極への画像信号の安定
供給等が重要となる。

【０００６】しかしながら、前述したデータ線で画素開
口領域を部分的に規定する技術によれば、データ線と画
素電極とが層間絶縁膜を介して部分的に重なっているた
め、各画素に設けられたＴＦＴについて考えれば、上述
したデータ線と画素電極との重なりに応じてソースとド
レインとの間に寄生容量が生じてしまう。ここで一般
に、データ線を介して画像信号が供給されるＴＦＴは、
１フレーム期間に亘って画像信号に応じた一定電位を画
素電極に保持させるようにスイッチング動作するが、こ
の期間中にデータ線は、他行のＴＦＴに供給される画像
信号の電位に頻繁に振れるので、上述のソースとドレイ
ンとの間の寄生容量により、ＴＦＴが異常動作して画素
電極に保持させるべき電圧がリークしてしまう。この結
果、画素電極への画像信号の供給が不安定となり、最終
的には表示画像の劣化を招くという間題点がある。

【０００７】一方、この種の電気光学装置における装置
構成の単純化や低コスト化という一般的な要請の下で
は、何らかの機能を付加或いは向上させる際にも、積層
構造中の導電層や絶縁膜の数をむやみに増加させないこ
と、或いは一つの膜を複数機能を果たすために有効利用
することが重要となる。

【０００８】本発明は上述の問題点に鑑みなされたもの
であり、比較的簡単な構成を有しており、画素開口率が
高く、高品位の画像表示が可能な電気光学装置及びその
製造方法を提供することを課題とする。

【０００９】

【課題を解決するための手段】本発明の電気光学装置は
上記課題を解決するために、基板に、複数の走査線と、
複数のデータ線と、前記各走査線及び前記各データ線の
交差に対応して配置された薄膜トランジスタと画素電極
と、前記薄膜トランジスタのソース及び、ドレイン領域
を構成する半導体層と前記画素電極との間に介在し、前
記半導体層と電気的に接続され且つ前記画素電極と電気
的に接続された遮光性の第１導電層と、前記第１導電層
と同一膜からなり、平面的に見て前記データ線に少なく
とも部分的に重なっている第２導電層とを備える。

【００１０】本発明の電気光学装置の構成によれば、第
１導電層は、半導体層と画素電極との間に介在してお
り、一方で半導体層と電気的に接続されており、他方
で、画素電極と電気的に接続されている。従って、第１
導電層は、画素電極と半導体層のドレイン領域とを電気
的に接続するための中継用の導電層として機能し、例え
ば、両者間を一つのコンタクトホールを介して直接接続
する場合の困難性を回避することが可能となる。

【００１１】また、第２導電層は平面的に見て前記デー
タ線に少なくとも部分的に重なっているため、データ線
に加えて第２導電層により各画素の遮光を冗長させるこ
とが可能となる。

【００１２】本発明の電気光学装置の一の態様におい
て、前記第２導電層は平面的に見て少なくとも部分的に
前記画素電極に重なっている。

【００１３】この構成によれば、平面的に見て少なくと
も部分的に隣接する画素電極の間に形成される第２導電
層は、特に画素電極に重なっている。このため、この画
素電極と部分的に重なった第２導電層部分により、各画
素における画素開口領域を少なくとも部分的に規定でき
る。この際特に、第２導電層により画素開口領域が規定
された個所では、平面的に見て画素電極と第２導電層と
の間に隙間はないため、そのような隙間を介しての光漏
れは起こらない。この結果、最終的には、コントラスト
比が高められる。同時に、第２導電層により画素開口領
域が規定された個所では、従来のようにデータ線で画素
開口領域を規定する必要はないため、データ線と画素電
極とを重ねる必要もなくなる。この結果、データ線と画
素電極とが層間絶縁膜を介して重なる構造により、各画
素における薄膜トランジスタのソースとドレインとの間
の寄生容量を発生させないで済む。このため、１フレー
ム等の所定周期内に他行の薄膜トランジスタに供給され
る画像信号の電位に頻繁に振れるデータ線の当該電位揺
れに起因して、上述のソースとドレインとの間の寄生容
量により薄膜トランジスタが異常動作して、画素電極に
保持させるべき電圧がリークする事態を未然に防げる。
即ち、画像信号に応じた一定電位を画素電極に保持させ
るように薄膜トランジスタはスイッチング動作し、デー
タ線及び薄膜トランジスタを介して画素電極へ画像信号
を安定供給でき、最終的には、フリッカやラインムラの
低減により表示画像の高品位化が可能となる。

【００１４】更に、第１導電層に、薄膜トランジスタと
画素電極とを中継する機能を持たせると共に、この第１
導電層と同一膜からなる第２導電層に、画像信号の安定
供給を可能ならしめつつ画素開口領域を規定する機能を
持たせているので、全体として、積層構造及び製造プロ
セスの単純化並びに低コスト化を図れる。

【００１５】本発明の電気光学装置の他の態様におい
て、前記第１導電層は、前記半導体層と第１コンタクト
ホールを介して電気的に接続され且つ前記画素電極と第
２コンタクトホールを介して電気的に接続される。

【００１６】この構成によれば、画素電極から半導体層
のドレイン領域まで一つのコンタクトホールを開孔する
場合と比較して、コンタクトホールの径を小さくでき
る。即ち、一般にコンタクトホールを深く開孔する程、
エッチング精度は落ちるため、薄い半導体層における突
き抜けを防止するために、コンタクトホールの径を小さ
くできるドライエッチングを途中で停止して、最終的に
ウェットエッチングで半導体層まで開孔するように工程
を組まねばならないので、指向性のないウェットエッチ
ングによりコンタクトホールの径が広がらざるを得ない
のである。これに対して本態様では、画素電極と半導体
層間を２つの直列な第１及び第２コンタクトホールによ
り接続すればよいので、各コンタクトホールをドライエ
ッチングにより開孔することが可能となるか、或いは少
なくともウェットエッチングにより開孔する距離を短く
することが可能となる。この結果、各コンタクトホール
の径を夫々小さくでき、第１又は第２コンタクトホール
の上方に位置する画素電極部分における平坦化が促進さ
れる。

【００１７】本発明の電気光学装置の他の態様によれ
ば、前記データ線は、前記半導体層と第３コンタクトホ
ールを介して電気的に接続される。

【００１８】この構成によれば、データ線と半導体層の
ソース領域との電気的な接続が第３コンタクトホールを
介して良好に得られる。

【００１９】本発明の電気光学装置の他の態様によれ
ば、前記データ線は、平面的に見て前記画素電極に少な
くとも部分的に重ならない。

【００２０】この構成によれば、データ線と画素電極と
はできるだけ重ならないように形成することで、データ
線と画素電極とを重ねるようにした場合と比較して、デ
ータ線と画素電極との間における寄生容量を確実に低減
できる。従って、特に画素電極における電圧が安定して
フリッカやラインムラを低減できる。

【００２１】更に、データ線と画素電極とが層間絶縁膜
を介して重なった個所おいて発生する可能性が高い両者
間の電気的ショート（短絡）等の欠陥の発生を抑えるこ
とができ、最終的には装置欠陥率の低下、製造時の歩留
まり向上が図られる。

【００２２】本発明の電気光学装置の他の態様よれば、
前記第２導電層は、定電位線に電気的に接続されてい
る。

【００２３】この構成によれば、少なくとも部分に重な
っている画素電極と第２導電層との間には、多少の寄生
容量が付くが、第２導電層の電位が定電位に保たれてい
る。このため、画素電極と第２導電層との間の寄生容量
を介して、第２導電層の電位変動が画素電極の電位に及
ぼす悪影響を低減でき、画素電極おける電圧がより安定
してフリッカやラインムラを更に低減できる。

【００２４】本発明の電気光学装置の他の態様によれ
ば、前記半導体層のうち少なくともチャネル領域の前記
基板側に下地絶縁膜を介して形成された遮光膜を更に備
える。

【００２５】この構成によれば、半導体層のうち少なく
ともチャネル領域の基板側に下地絶縁膜を介して形成さ
れた遮光膜により、ＴＦＴアレイ基板側からの光に対す
るチャネル領域の遮光を行うことができる。このため、
当該電気光学装置の動作時において、投射光、裏面反射
光、反射光等の薄膜トランジスタへの光照射に起因して
発生する、チャネル領域における光リークを低減し、薄
膜トランジスタの特性変化や劣化を低減しつつ高品位の
画像表示が可能となる。

【００２６】本発明の電気光学装置の他の態様によれ
ば、前記第１導電層及び前記第２導電層は、高融点金属
を含む。

【００２７】この構成によれば、凱導電層及び箭２導電
層は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ
（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデ
ン）及びＰｂ（鉛）のうちの少なくとも一つを含む、金
属単体、合金、金属シリサイド等からなる。このため、
製造プロセスにおいて第１導電層及び第２導電層形成後
に行われる各種工程における高温処理で当該第１導電層
及び第２導電層が変形したり破壊したりすることはな
い。

【００２８】本発明の電気光学装置の他の態様によれ
ば、前記第２導電層と前記データ線とは、層間絶縁膜を
介して少なくとも部分的に対向配置される。

【００２９】この構成によれば、保持すべき画像信号に
応じて電位が変動する画素電極との間ではなく、電位が
より安定した第２導電層との間で、データ線に容量が付
加されるので、データ線の電位揺れを招かないようにし
つつ適度に増加させることが可能ヒなる。特に画素ピッ
チを微細化して、これに伴いデータ線幅を微細化して
も、第２導電層との間の容量を増加させることにより、
データ線の容量不足を抑えることができ、当該データ線
を介しての画像信号の画素電極への供給における書き込
み能力不足を阻止できる。

【００３０】本発明の電気光学装置の他の態様によれ
ば、前記画素電極に接続された蓄積容量を更に備える。

【００３１】この構成によれば、蓄積容量により、画素
電極における画像信号の電圧保持時間を遥か長くするこ
とができ、コントラスト比を非常に効率良く高められ
る。

【００３２】この態様では、前記第１導電層及び第２導
電層は、前記走査線及び前記蓄積容量の一方の電極上に
絶縁膜を介して設けられてもよい。

【００３３】この構成によれば、走査線及び蓄積容量の
一方の電極上に絶縁膜を介して設けられた第１導電層に
より、画素電極と半導体層とを中継可能であり、走査線
及び蓄積容量の一方の電極上に絶縁膜を介して設けられ
た第２導電層により、画素開口領域を規定可能であり、
更に第２導電層と蓄積容量の一方の電極との間で容量を
簡単に構成可能となる。

【００３４】この蓄積容量を更に備えた態様では、前記
半導体層の一部からなる第１蓄積容量電極と前記蓄積容
量の一方の電極である第２蓄積容量電極とが第１誘電体
膜を介して対向配置され、前記第２蓄積容量電極と前記
第１導電層の一部からなる第３蓄積容量電極とが前記絶
縁膜である第２誘電体膜を介して対向配置されて前記蓄
積容量が形成されてもよい。

【００３５】この構成によれば、半導体層の一部からな
る第１蓄積容量電極と蓄積容量の一方の電極である第２
蓄積容量電極とが第１誘電体膜を介して対向配置され、
第１の蓄積容量が構成され、他方で、第２蓄積容量電極
と第１導電層の一部からなる第３蓄積容量電極とが第２
誘電体膜を介して対向配置されて第２の蓄積容量が構成
される。そして、これら第１及び第２の蓄積容量から各
画素電極に蓄積容量が形成されるので、非画素開口領域
を有効利用して、しかも立体的な構造を利用して比較的
大容量の蓄積容量を構築できる。

【００３６】この蓄積容量を更に備えた態様では、前記
第２導電層は、前記第２蓄積容量電極に接続されてもよ
い。

【００３７】この構成によれば、少なくとも部分的に重
なっている画素電極と第２導電層との間には、多少の寄
生容量が付くが、第２導電層の電位が第２蓄積容量電極
の電位に保たれる。

【００３８】このように第２導電層を第２蓄積容量電極
に接続する場合には、前記第２導電層は、第４コンタク
トホールを介して前記第２蓄積容量電極に接続されてお
り、前記第４コンタクトホールは、前記第１コンタクト
ホールを開孔する工程と同一工程により開孔されてもよ
い。

【００３９】この構成によれば、比較的容易に第２導電
層を第２蓄積容量電極に接続でき、しかも、第１コンタ
クトホールを開孔するのと同時に第４コンタクトホール
を開孔するので、製造プロセスの単純化に役立つ。

【００４０】ここの第２蓄積容量電極は建設されて容量
線としてもよい。

【００４１】この構成によれば、容量線は、定電位とさ
れるか、或いは少なくとも大容量でありその電位変動は
小さい。このため、画素電極と第２導電層との間の寄生
容量を介して、第２導電層の電位変動が画素電極の電位
に及ぼす悪影響を低減できる。

【００４２】この第２蓄積容量電極は遮光勝と接続され
ていても良い。

【００４３】この構成によれば、第２蓄積容量電極及び
遮光膜の電位を同一にでき、第２蓄積容量電極及び遮光
腺のいずれか一方を所定電位とする構成を採れば、他方
の電位も所定電位とできる。この結果、第２蓄積容量電
極や遮光膜における電位揺れによる悪影響を低減でき
る。また、遮光膜からなる配線と容量線とを相互に冗長
配線として機能させることができる。

【００４４】この遮光膜は容量線を兼ね、前記第２蓄積
容量電極は、前記基板上における平面形状が相隣接する
データ線間を前記走査線に沿って伸び、各画素電極毎に
島状に構成されているとともに、前記遮光膜に接続され
ていてもよい。

【００４５】この構成によれば、第２蓄積容量電極を画
素電極毎に島状に構成することができるため、画素開口
率を向上させることができる。また、第２蓄積容量も配
線とすれば、遮光膜とともに容量線の冗長配線にするこ
とができる。

【００４６】さらに、前記遮光膜は、前記第４コンタク
トホールとは異なる平面位置に開孔された第５コンタク
トホールを介して前記容量線に電気的に接続されてもよ
い。

【００４７】この構成によれば、半導体層のうち少なく
ともチャネル領域の基板側に下地絶縁膜を介して形成さ
れた遮光膜により、基板側からの光に対するチャネル領
域の遮光を行うことができる。しかも、遮光膜は、導電
性であり、第５コンタクトホールを介して容量線に接続
されているので、遮光膜を容量線の冗長配線として機能
させることが可能となり、容量線の低抵抗化を図ること
により容量線の電位をより安定化させることにより、最
終的には、表示画像の高品位化を図れる。また、第４コ
ンタクトホールと第５コンタクトホールは、異なる平面
位置に形成することにより、第４コンタクトホール及び
第５コンタクトホールにおける接続不良を防止すること
ができる。

【００４８】さらに、前記第２導電層と前記遮光膜とは
前記第２蓄積容量電極を介して電気的に接続されてな
り、前記第２導電層と前記遮光膜とは隣接する画素電極
に接続されていてもよい。

【００４９】この構成によれば、第２導電層を容量線と
して利用することができる。また、第２蓄積容量電極を
容量線とし、第２導電層と第２蓄積容量電極とを接続す
ることにより、容量線を２重で形成することができ、冗
長構造が実現できる。

【００５０】本発明の電気光学装置の他の態様によれ
ば、前記第１導電層及び前記第２導電層は、前記データ
線よりも下層に設けられている。

【００５１】この構成によれば、データ線よりも下層に
設けられた第１導電層により、画素電極と半導体層とを
中継可能であり、データ線よりも下層に設けられた第２
導電層により、画素開口領域を規定可能であり、更に第
１導電層と第２蓄積容量電極との間で容量を簡単に構成
可能となる。

【００５２】本発明の電気光学装置の他の態様によれ
ば、前記第２導電層は、平面的に見て島状に設けられて
おり、画素開口領域のうち前記データ線に沿った領域を
少なくとも部分的に規定する。

【００５３】この構成によれば、平面的に見て島状に設
けられた第２導電層により、画素開口領域のうちデータ
線に沿った領域を少なくとも部分的に規定可能である。
例えば、データ線に沿った画素開口領域のうち、薄膜ト
ランジスタのチャネル領域やデータ線と半導体層とを接
続するコンタクトホールが開孔された領域を除く大部分
の領域に第２導電層を形成することができ、この大部分
の領域における画素開口領域を当該第２導電層で規定す
ることが可能である。

【００５４】或いは、本発明の電気光学装置の他の態様
によれば、前記第１導電層及び前記第２導電層は、前記
データ線よりも前記基板から遠い層として、即ち上層に
設けられていることを特徴とする。

【００５５】この構成によれば、データ線よりも基板か
ら遠い層として設けられた第１導電層により、画素電極
と半導体層とを中継可能であり、データ線よりも上層に
設けられた第２導電層により、画素開口領域を規定可能
である。この場合特に、第２導電層を、データ線上の全
領域に層間絶縁膜を介して設けてもよいし、走査線上に
層間絶縁膜を介して設けてもよい。また、第１導電層と
画素電極とを接続するコンタクトホールの位置は、非開
口領域内であれば任意の位置に設定できるので、設計自
由度が増し有利である。

【００５６】この態様では、前記第２導電層は、平面的
に見て前記第１導電層が存在する領域を除き前記格子状
に設けられており、画素開口領域の前記データ線及び前
記走査線に夫々沿った領域を規定するように構成しても
よい。

【００５７】この構成によれば、第２導電層は、第１導
電層が存在する領域を除き格子状に設けられているの
で、画素開口領域のデータ線及び走査線に夫々沿った領
域を規定すること、即ち画素開口領域の輪郭の全てを規
定することも可能である。尚、第１導電層と第２導電層
との間隙については、例えば、対向基板側の遮光膜、薄
膜トランジスタの下側の薄膜トランジスタ、データ線の
延設部分等により、簡単に光漏れを防止できる。

【００５８】この第１導電層及び第２導電層が上層に設
けられた態様では、前記半導体層と前記第１導電層とは
前記データ線と同一膜からなる中継導電層を介して接続
されていてもよい。

【００５９】この構成によれば、データ線よりも上層に
設けられた第１導電層で、画素電極からデータ線と同一
層からなる中継導電層までを電気的に接続し、この中継
導電層により更に半導体層までを電気的に接続するよう
にしたので、二つの中継用の導電層である第１導電層と
中継導電層により、画素電極から半導体層までを良好に
中継可能となる。特にデータ線を構成するＡｌ膜と画素
電極を構成するＩＴＯ（Indium Tin Oxide）膜との電気
的な相性が悪い場合にも、これら両者と電気的に相性が
良い材料（例えば、高融点金属）から第１導電層を形成
すれば良い点で有利である。

【００６０】この第１導電層及び第２導電層が上層に設
けられている態様では、前記画素電極に接続された蓄積
容量を有し、前記データ線は前記蓄積容量の一方の電極
と前記第２導電層との間に層間絶縁膜を介して扶持され
てもよい。

【００６１】この構成によれば、保持すべき画像信号に
応じて電位が変動する画素電極との間ではなく、電位が
より安定した第２導電層及び蓄積容量の一方の電極との
間で、データ線に容量を付加させることができるので、
データ線の容量を電位揺れを招かないようにしつつ適度
に増加させることが可能となる。特に画素ピッチを微細
化して、これに伴いデータ線幅を微細化しても、第２導
電層及び第２蓄積容量電極との間での容量を増加させる
ことにより、データ線の容量不足を抑えることができ、
当該データ線を介しての画像信号の画素電極への供給に
おける書き込み能力不足を阻止できる。

【００６２】本発明の第１の電気光学装置の製造方法は
上記課題を解決するために、基板に複数の走査線と、複
数のデータ線と、前記各走査線と前記各データ線に接続
された薄膜トランジスタと、前記薄膜トランジスタの接
続された画素電極とを有する電気光学装置の製造方法に
おいて、前記基板にソース領域、チャネル領域及びドレ
イン領域となる半導体層を形成する工程と、前記半導体
層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上の所
定領域に走査線及び蓄積容量の一方の電極を形成する工
程と、前記走査線及び前記一方の電極上に第１層間絶縁
膜を形成する工程と、前記絶縁薄膜及び前記第１層間絶
縁膜に前記半導体層に通じる窮１コンタクトホールを開
孔する工程と、前記第２絶縁膜上に、前記第１コンタク
トホールを介して前記半導体層に電気的に接続されるよ
うに遮光性の第１導電層と、前記第１導電層と同一膜か
ら第２導電層を形成する工程と、前記第１導電層及び前
記第２導電層上に第２層間絶縁膜を形成する工程と、前
記第２層間絶縁繰上に、データ線を形成する工程と、前
記データ線上に第３層間絶縁膜を形成する工程と、前記
第２層間絶縁膜及び前記第３層間絶縁膜に前記第１導電
層に通じる第２コンタクトホールを開孔する工程と、前
記第２コンタクトホールを介して前記第１導電層に電気
的に接続されるように画素電極を形成する工程とを有
し、前記第２導電層は、平面的に見て前記データ線に少
なくとも部分的に重なるように形成されている。

【００６３】本発明の第１の電気光学装置の製造方法に
よれば、基板に、半導体層、絶縁薄膜、走査線及び蓄積
容量の一方の電極並びに第１層間絶縁膜がこの順で積層
形成される。次に、絶縁薄膜及び第１層間絶縁膜に半導
体層に通じる第１コンタクトホールが開孔され、この第
１コンタクトホールを介して半導体層に電気的に接続さ
れるように遮光性の第１導電層が形成される。同時に、
この第１導電層と同一膜から、平面的に見て画素電極が
形成される領域の間隙内に少なくとも部分的に配置され
るように第２導電層が形成される。続いて、第２層間絶
縁膜、データ線、及び第３層間絶縁膜がこの順で積層形
成される。次に、第１導電層に通じる第２コンタクトホ
ールが開孔され、この第２コンタクトホールを介して第
１導電層に電気的に接続されるように画素電離形成され
る。従って、上述したデータ線よりも基板に近い層とし
て第１及び第２導電層を形成して二つのコンタクトホー
ルを介して画素電極と半導体層とを第２導電層で中継す
る構成を有する本発明の電気光学装置を比較的容易に製
造できる。特に、第１導電層と第２導電層とを同一膜か
ら形成するので、製造プロセスの単純化並びに低コスト
化を図れる。

【００６４】本発明の第１の電気光学装置の製造方法の
一の態様では、前記第２層間絶縁膜を形成する工程の後
に、前記第２層間絶縁膜に前記半導体層に通じる第３コ
ンタクトホールを開孔する工程を更に含み、前記データ
線を形成する工程において、前記第３コンタクトホール
を介して前記半導体層に電気的に接続されるように前記
データ線を形成し、前記第１コンタクトホールを開孔す
る工程において、前記第１コンタクトホールを開孔する
と同時に前記第１層間絶縁膜に前記蓄積容量の一方の電
極に通じる第４コンタクトホールを開孔し、前記第２導
電層を形成する工程において、前記第４コンタクトホー
ルを介して前記蓄積容量の一方の電極に電気的に接続さ
れるように前記第２導電層を形成する。

【００６５】この構成によれば、第２層間絶縁膜の形成
後、半導体層に通じる第３コンタクトホールが開孔さ
れ、この第３コンタクトホールを介して半導体層に電気
的に接続されるようにデータ線が形成される。更に、第
１コンタクトホールの開孔時に、同時に蓄積容量の一方
の電極に通じる第４コンタクトホールが開孔され、この
第４コンタクトホールを介して蓄積容量の一方の電極に
電気的に接続されるように第２導電層が形成される。従
って、上述したデータ線と半導体層とがコンタクトホー
ルを介して電気的に接続されており第２導電層と蓄積容
量の一方の電極とがコンタクトホールを介して電気的に
接続された構成を有する本発明の電気光学装置を比較的
容易に製造できる。特に、これら二つのコンタクトホー
ルを同時に開孔するので、製造プロセスの単純化並びに
低コスト化を図れる。

【００６６】本発明の第２の電気光学装置の製造方法は
上記課題を解決するために、基板に複数の走査線と、複
数のデータ線と、前記各走査線と前記各データ線に接続
された薄膜トランジスタと、前記薄膜トランジスタの接
続された画素電極とを有する電気光学装置の製造方法に
おいて、前記基板にソース領域、チャネル領域及びドレ
イン領域となる半導体層を形成する工程と、前記半導体
層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に走
査線及び蓄積容量の一方の電極を形成する工程と、前記
走査線及び蓄積容量の一方の電極上に第１層間絶縁膜を
形成する工程と、前記第１層間絶縁膜に前記半導体層に
通じる第１コンタクトホールを開孔する工程と、前記第
１層間絶縁膜上にデータ線を形成すると同時に前記第１
コンタクトホールを介して前記半導体層に電気的に接続
されるように前記データ線と同一膜から中継導電層を形
成する工程と、前記データ線及び前記中継導電層上に第
２層間絶縁膜を形成する工程と、前記第２層間絶縁膜に
前記中継導電層に通じる第２コンタクトホールを開孔す
る工程と、前記第２層間絶縁膜上に前記第２コンタクト
ホールを介して前記中継導電層に電気的に接続されるよ
うに遮光性の第１導電層を形成すると同時に、前記第１
導電層と同一膜からなる第２導電層を前記データ線に平
面的に重なるように形成する工程と、前記第１導電層及
び前記第２導電層上に第３層間絶縁膜を形成する工程
と、前記第３層間絶縁膜に前記第１導電層に通じる第３
コンタクトホールを開孔する工程と、前記第３コンタク
トホールを介して前記第１導電層に電気的に接続される
ように画素電極を形成する工程とを含むことを特徴とす
る。

【００６７】本発明の第２の電気光学装置の製造方法に
よれば、基板に半導体層、絶縁薄膜、走査線及び蓄積容
量の一方の電極並びに第１層間絶縁膜がこの順で積層形
成される。次に、半導体層に通じるコンタクトホールが
開孔され、データ線が形成されると同時に半導体層に電
気的に接続されるようにデータ線と同一膜から中継導電
層が形成される。次に、第２層間絶縁膜が形成された
後、中継導電層に通じるコンタクトホールが開孔され、
中継導電層に電気的に接続されるように遮光性の第１導
電層が形成される。これと同時に、第１導電層と同一膜
から第２導電層が形成される。続いて、第３層間絶縁膜
が形成され、第１導電層に通じるコンタクトホールが開
孔されて、第１導電層に電気的に接続されるように画素
電極が形成される。従って、上述したデータ線と同一膜
からなる導電層として中継導電層を形成すると共にデー
タ線よりも基板から遠い層、つまり上層として第１導電
層を形成して三つのコンタクトホールを介して画素電極
と半導体層とを中継導電層及び第１導電層で中継すると
共に、画素開口領域を第２導電層で規定する構成を有す
る本発明の電気光学装置を比較的容易に製造できる。特
に、第１導電層と第２導電層とを同一膜から形成するの
で、製造プロセスの単純化並びに低コスト化を図れる。

【００６８】本発明の第２の電気光学装置の製造方法の
一の態様では、前記第１層間絶縁膜を形成する工程の後
に、前記第１層間絶縁膜に前記半導体層に通じる第４コ
ンタクトホールを開孔する工程を更に含み、前記データ
線を形成する工程において、前記第４コンタクトホール
を介して前記半導体層に電気的に接続されるように前記
データ線を形成し、前記第２コンタクトホールを開孔す
る工程において、前記第２コンタクトホールを開孔する
と同時に前記第１層間絶縁膜及び前記第２層間絶縁膜に
前記蓄積容量の一方の電極に通じる第５コンタクトホー
ルを開孔し、前記第２導電層を形成する工程において、
前記第５コンタクトホールを介して前記蓄積容量の一方
の電極に電気的に接続されるように前記第２導電層を形
成する。

【００６９】この態様によれば、第１層間絶縁膜の形成
後、半導体層に通じる第４コンタクトホールが開孔さ
れ、半導体層に電気的に接続されるようにデータ線が形
成される。更に、第２層間絶縁膜にコンタクトホールを
開孔する時に、同時に蓄積容量の一方の電極に通じるコ
ンタクトホールが開孔され、蓄積容量の一方の電極に電
気的に接続されるように第３導電層が形成される。従っ
て、上述したデータ線と半導体層とがコンタクトホール
を介して電気的に接続されており第２導電層と蓄積容量
の一方の電極とがコンタクトホールを介して電気的に接
続された構成を有する本発明の電気光学装置を比較的容
易に製造できる。特に、これら二つのコンタクトホール
を同時に開孔するので、製造プロセスの単純化並びに低
コスト化を図れる。

【００７０】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。

【００７１】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。

【００７２】（第１実施形態）本発明の第１実施形態に
おける電気光学装置の構成について、図１から図４を参
照して説明する。図１は、電気光学装置の画像表示領域
を構成するマトリクス状に形成された複数の画素におけ
る各種素子、配線等の等価回路であり、図２は、データ
線、走査線、画素電極等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図であり、図３は、図
２のＡ−Ａ’断面図であり、図４は、図２のＢ−Ｂ，断
面図である。尚、図３及び図４においては、各層や各部
材を図面上で認識可能な程度の大きさとするため、各層
や各部材毎に縮尺を異ならしめてある。

【００７３】図１において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素は、走査線３ａとデータ線６ａの交差に
対応して画素電極９ａを制御するためのＴＦＴ３０がマ
トリクス状に複数形成されており、画像信号が供給され
るデータ線６ａが当該ＴＦＴ３０のソースに電気的に接
続されている。データ線６ａに書き込む画像信号Ｓｌ、
Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わな
いし、相隣接する複数のデータ線６ａ同士に対して、グ
ループ毎に供給するようにしても良い。また、ＴＦＴ３
０のゲートに走査線３ａが電気的に接続されており、所
定のタイミングで、走査線３ａにパルス的に走査信号Ｇ
ｌ、Ｇ２、…、Ｇｍを、この順に線順次で印加するよう
に構成されている。画素電極９ａは、ＴＦＴ３０のドレ
インに電気的に接続されており、スイッチング素子であ
るＴＦＴ３０を一定期間だけそのスイッチを閉じること
により、データ線６ａから供給される画像信号Ｓｌ、Ｓ
２、・‥、Ｓｎを所定のタイミングで書き込む。画素電
極９ａを介して電気光学物質の一例として液晶に書き込
まれた所定レベルの画像信号Ｓｌ、Ｓ２、…、Ｓｎは、
対向基板（後述する）に形成された対向電極（後述す
る）との間で一定期間保持される。液晶は、印加される
電圧レベルにより分子集合の配向や秩序が変化すること
により、光を変調し、階調表示を可能にする。ノーマリ
ーホワイトモードであれば、印加された電圧に応じて入
射光がこの液晶部分を通過不可能とされ、ノーマリーブ
ラックモードであれば、印加された電圧に応じて入射光
がこの液晶部分を通過可能とされ、全体として電気光学
装置からは画像信号に応じたコントラストを持つ光が出
射する。ここで、保持された画像信号がリークするのを
防くために、画素電極９ａと対向電極との間に形成され
る液晶容量と並列に蓄積容量７０を付加する。例えば、
画素電極９ａの電圧は、ＴＦＴ３０のソースに画像信号
が印加された時間よりも３桁も長い時間だけ蓄積容量７
０により保持される。これにより、保持特性は更に改善
され、コントラスト比の高い電気光学装置が実現でき
る。

【００７４】図２において、電気光学装置のＴＦＴアレ
イ基板上には、マトリクス状に複数の透明な画素電極９
ａ（点線部９ａ’により輪郭が示されている）が設けら
れており、画素電極９ａの縦横の境界に各々沿ってデー
タ線６ａ、走査線３ａ及び容量線３ｂが設けられてい
る。データ線６ａは、コンタクトホール５を介して例え
はポリシリコン膜からなる半導体層１ａのうち後述の、
ソース領域に電気的に接続されている。相隣接する画素
電極９ａ間の間隙における走査線３ａに沿った領域及び
データ線６ａに沿った領域（図中右上がりの斜線で示し
た領域）には夫々、島状の第１導電層（以下、第１バリ
ア層と称す）８０ａ及び第２導電層（以下、第２バリア
層と称す）８０ｂが設けられている。本実施形態では特
に、第１バリア層８０ａ及び第２バリア層８０ｂは同一
の遮光性の導電膜から形成されている。画素電極９ａ
は、第１バリア層８０ａを中継して、コンタクトホール
８ａ並びにコンタクトホール８ｂを介して半導体層１ａ
のうち後述のドレイン領域に電気的に接続されている。
容量線３ｂは、第２バリア層８０ｂにコンタクトホール
８ｃを介して電気的に接続されている。また、半導体層
１ａのうち図中右下がりの斜線領域で示したチャネル領
域１ａ’に対向するように走査線３ａが配置されてお
り、走査線３ａはゲート電極として機能する。このよう
に、走査線３ａとデータ線６ａとの交差する個所には夫
々、チャネル領域１ａ’に走査線３ａがゲート電極とし
て対向配置された画素スイッチング用ＴＦＴ３０が設け
られている。

【００７５】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部と、データ線６ａと交差する箇所か
らデータ線６ａに沿って突出した突出部とを有する。

【００７６】特に、第１バリア層８０ａは夫々、コンタ
クトホール８ａにより半導体層１ａのドレイン領域に電
気的に接続されており、コンタクトホール８ｂにより画
素電極９ａに電気的に接続されており、半導体層１ａの
ドレイン領域と画素電極９ａとの間におけるバッファと
して機能している。この第１バリア層８０ａ、コンタク
トホール８ａ並びにコンタクトホール８ｂについては後
に詳述する。

【００７７】また、図中太線で示した領域には夫々、走
査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るよう
に、第１遮光膜１１ａを設けても良い。第１遮光膜１１
ａは夫々、走査線３ａに沿って縞状に形成するととも
に、データ線６ａと交差する箇所が図中下方に幅広に形
成し、この幅広の部分により画素スイッチング用ＴＦＴ
３０のチャネル領域１ａ’をＴＦＴアレイ基板側から見
て夫々覆う位置に設けるようにすると良い。

【００７８】次に図３の断面図に示すように、電気光学
装置は、透明な一方の基板の一例を構成するＴＦＴアレ
イ基板１０と、これに対向配置される透明な他方の基板
の一例を構成する対向基板２０とを備えている。ＴＦＴ
アレイ基板１０は、例えば石英基板、ガラス基板、シリ
コン基板からなり、対向基板２０は、，例えばガラス基
板や石英基板からなる。ＴＦＴアレイ基板１０には、画
素電極９ａが設けられており、その上側には、ラビング
処理等の所定の配向処理が施された配向膜１６が設けら
れている。画素電極９ａは例えば、ＩＴＯ膜などの透明
導電性薄膜からなる。また配向膜１６は例えば、ポリイ
ミド薄膜などの有機薄膜からなる。

【００７９】他方、対向基板２０には、その全面に渡っ
て対向電極２１が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜２２が設
けられている。対向電極２１は例えば、ＩＴＯ膜などの
透明導電性薄膜からなる。また配向膜２２は、ポリイミ
ド薄膜などの有機薄膜からなる。

【００８０】ＴＦＴアレイ基板１０には、各画素電極９
ａに隣接する位置に、各画素電極９ａをスイッチング制
御する画素スイッチング用ＴＦＴ３０が設けられてい
る。

【００８１】対向基板２０には、更に図３に示すよう
に、各画素の非開口領域に、第２遮光膜２３が設けられ
ている。このため、対向基板２０の側から入射光が画素
スイッチング用ＴＦＴ３０の半導体層１ａのチヤネル領
域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領
域１ｃに侵入することはない。更に、第２遮光膜２３
は、コントラストの向上、カラーフィルタを形成した場
合における色材の混色防止などの機能を有する。

【００８２】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、後述のシール材によ
り囲まれた空間に電気光学物質の一例である液晶が封入
され、液晶層５０が形成される。液晶層５０は、画素電
極９ａからの電界が印加されていない状態で配向膜１６
及び２２により所定の配向状態をとる。液晶層５０は、
例えば一種又は数種類のネマティック液晶を混合した液
晶からなる。シール材は、ＴＦＴアレイ基板１０及び対
向基板２０をそれらの周辺で貼り合わせるための、例え
ば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、
両基板間の距離を所定値とするためのグラスファイバー
或いはガラスビーズ等のギャップ材が混入されている。

【００８３】更に図３に示すように、画素スイッチング
用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ
基板１０と各画素スイッチング用ＴＦＴ３０との間に
は、第１遮光膜１１ａを設けるようにすると良い。第１
遮光膜１１ａは、好ましくは不透明な高融点金属である
Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくと
も一つを含む、金属単体、合金、、金属シリサイド等か
ら構成される。このような材料から構成すれば、ＴＦＴ
アレイ基板１０上の第１遮光膜１１ａの形成工程の後に
行われる画素スイッチング用ＴＦＴ３０の形成工程にお
ける高温処理により、第１遮光膜１１ａが破壊されたり
溶融しないようにできる。第１遮光膜１１ａが形成され
ているので、ＴＦＴアレイ基板１０の側からの反射光
（戻り光）等が画素スイッチング用ＴＦＴ３０のチャネ
ル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン
領域１ｃに入射する事態を未然に防ぐことができ、これ
に起因した光による電流の発生により画素スイッチング
用ＴＦＴ３０の特性が変化したり、劣化することはな
い。

【００８４】尚、縞状に形成された第１遮光膜１１ａ
は、例えば走査線３ａ下に延設されて、定電位線に電気
的に接続されてもよい。このように構成すれば、第１遮
光膜１１ａに対向配置される画素スイッチング用ＴＦＴ
３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼ
すことはない。この場合、定電位線としては、当該電気
光学装置を駆動するための周辺回路（例えば、走査線駆
動回路、データ線駆動回路等）に供給される負電源、正
電源等の定電位線、接地電源、対向電極２１に供給され
る定電位線等が挙げられる。尚、第１遮光膜１１ａはデ
ータ線６ａ及び走査線３ａに沿って格子状で形成しても
良いし、少なくとも画素スイッチング用ＴＦＴ３０のチ
ヤネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレ
イン領域１ｃを覆うように島状に形成しても良い。

【００８５】更に、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設
けられている。下地絶縁膜１２は、画素スイッチング用
ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａ
から電気的に絶縁するために設けられるものである。更
に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に
形成されることにより、画素スイッチング用ＴＦＴ３０
のための下地膜としての機能をも有する。即ち、ＴＦＴ
アレイ基板１０の表面の研磨時における荒れや、洗浄後
に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の
劣化を防止する機能を有する。下地絶縁膜１２は、例え
ば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ
（リンシリケートガラス）、ＢＳＧ（ボロンシリケート
ガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）な
どの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコ
ン膜等からなる。下地絶縁膜１２により、第１遮光膜１
１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態
を未然に防ぐこともできる。

【００８６】本実施形態では、半導体層１ａを高濃度ド
レイン領域１ｅから延設して第１蓄積容量電極１ｆと
し、これに対向する容量線３ｂの一部を第２蓄積容量電
極とし、ゲート絶縁膜を含んだ絶縁薄膜２を走査線３ａ
に対向する位置から延設してこれらの電極間に挟持され
た第１誘電体膜とすることにより、第１蓄積容量７０ａ
が構成されている。更に、この第２蓄積容量電極と対向
する第１バリア層８０ａの一部を第３蓄積容量電極と
し、これらの電極間に第１層間絶縁膜８１を設ける。第
１層間絶縁膜８１は第２誘電体膜として機能し、第２蓄
積容量７０ｂが形成されている。そして、これら第１蓄
積容量７０ａ及び第２蓄積容還７０ｂがコンタクトホー
ル８ａを介して並列接続されて蓄積容量７０が構成され
ている。特に第１蓄積容量７０ａの第１誘電体膜として
の絶縁薄膜２は、高温酸化によりポリシリコン膜上に形
成されるＴＦＴ３０のゲート絶縁膜に他ならないので、
薄く且つ高耐圧の絶縁膜とすることができ、第１蓄積容
量７０ａは比較的小面積で大容量の蓄積容量として構成
できる。また、第１層間絶縁膜８１も、絶縁薄膜２と同
様に或いは絶縁薄膜２よりも薄く形成することができる
ので、第２蓄積容量７０ｂは比較的小面積で大容量の蓄
積容量として構成できる。従って、これら第１蓄積容量
７０ａ及び第２蓄積容量７０ｂから立体的に構成される
蓄積容量７０は、データ線６ａ下の領域及び走査線３ａ
に沿って液晶のディスクリネーションが発生する領域
（即ち、容量線３ｂが形成された領域）という画素開口
領域を外れたスペースを有効に利用して、小面積で大容
量の蓄積容量とされる。

【００８７】このように第２蓄積容量７０ｂを構成する
第１層間絶縁膜８１は、酸化シリコン膜、窒化シリコン
膜等でもよいし、多層膜から構成してもよい。一般にゲ
ート絶縁膜等の絶縁薄膜２を形成するのに用いられる各
種の公知技術（減圧ＣＶＤ法、プラズマＣＶＤ法、熱酸
化法等）により、第１層間絶縁膜８１を形成可能であ
る。第１層間絶縁膜８１を薄く形成することにより、コ
ンタクトホール８ａの径を更に小さく出来るので、前述
したコンタクトホール８ａにおける第１バリア層８０ａ
の窪みや凹凸が更に小さくて済み、その上方に位置する
画素電極９ａにおける平坦化が更に促進される。

【００８８】図３において、画素スイッチング用ＴＦＴ
３０は、ＬＤＤ（Lightly Doped Drain）構造を有して
おり、走査線３ａ、当該走査線３ａからの電界によりチ
ャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜を含む絶縁薄膜２、データ線６ａ、半導体層１ａの
低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半
導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイ
ン領域１ｅを備えている。高濃度ドレイン領域１ｅに
は、複数の画素電極９ａのうちの対応する一つが第１バ
リア層８０ａを中継して電気的に接続されている。低濃
度ソース領域１ｂ及び高濃度ソース領域１ｄ並びに低濃
度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅは後述
のように、半導体層１ａに対し、ｎ型又はｐ型のチャネ
ルを形成するかに応じて所定濃度のｎ型用又はｐ型用の
不純物をドープすることにより形成されている。ｎ型チ
ャネルのＴＦＴは、動作速度が速いという利点があり、
画素のスイッチング素子である画素スイッチング用ＴＦ
Ｔ３０として用いられることが多い。本実施形態では特
にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリ
サイド等の合金膜などの遮光性且つ導電性の薄膜から構
成されている。また、第１バリア層８０ａ及び第１層間
絶縁膜８１の上には、高濃度ソース領域１ｄへ通じるコ
ンタクトホール５及び第１バリア層８０ａへ通じるコン
タクトホール８ｂが各々形成された第２層間絶縁膜４が
形成されている。この高濃度ソース領域１ｄへのコンタ
クトホール５を介して、データ線６ａは高濃度ソース領
域１ｄに電気的に接続されている。更に、データ線６ａ
及び第２層間絶縁膜４の上には、第１バリア層８０ａへ
のコンタクトホール８ｂが形成された第３層間絶縁膜７
が形成されている。このコンタクトホール８ｂを介し
て、画素電極９ａは第１バリア層８０ａに電気的に接続
されており、更に第１バリア層８０ａを中継してコンタ
クトホール８ａを介して高濃度ドレイン領域１ｅに電気
的に接続されている。前述の画素電極９ａは、このよう
に構成された第３層間絶縁膜７の上面に設けられてい
る。

【００８９】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込み
を行わないオフセット構造を持ってよいし、走査線３ａ
の一部からなるゲート電極をマスクとして高濃度で不純
物を打ち込み、自己整合的に高濃度ソース及びドレイン
領域を形成するセルフアライン型のＴＦＴであってもよ
い。

【００９０】また本実施形態では、画素スイッチング用
ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高
濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲ
ート構造としたが、これらの間に２個以上のゲート電極
を配置してもよい。この際、各々のゲート電極には同一
の信号が印加されるようにする。このようにデュアルゲ
ート或いはトリプルゲート以上でＴＦＴを構成すれば、
チャネルとソース及びドレイン領域との接合部のリーク
電流を防止でき、オフ時の電流を低減することができ
る。これらのゲート電極の少なくとも１個をＬＤＤ構造
或いはオフセット構造にすれば、更にオフ電流を低減で
き、安定したスイッチング素子を得ることができる。

【００９１】図２及び図３に示すように、本実施形態の
電気光学装置では、高濃度ドレイン領域１ｅと画素電極
９ａとをコンタクトホール８ａ及びコンタクトホール８
ｂを介して第１バリア層８０ａを経由して電気的に接続
するので、画素電極９ａからドレイン領域まで一つのコ
ンタクトホールを開孔する場合と比較して、コンタクト
ホール８ａ及びコンタクトホール８ｂの径を夫々小さく
できる。即ち、一つのコンタクトホールを開孔する場合
には、コンタクトホールを深く開孔する程エッチング精
度は落ちるため、例えば５０ｎｍ程度の非常に薄い半導
体層１ａにおける突き抜けを防止するためには、コンタ
クトホールの径を小さくできるドライエッチングを途中
で停止して、最終的にウエットエッチングで半導体層１
ａまで開孔するように工程を組まねばならない。或い
は、ドライエッチングによる突き抜け防止用のポリシリ
コン膜を別途設けたりする必要が生じてしまうのであ
る。

【００９２】これに対して本実施形態では、画素電極９
ａ及び高濃度ドレイン領域１ｅを２つの直列なコンタク
トホール８ａ及びコンタクトホール８ｂにより接続すれ
ばよいので、これらコンタクトホール８ａ及びコンタク
トホール８ｂを夫々、ドライエッチングにより開孔する
ことが可能となるのである。或いは、少なくともウェッ
トエッチングにより開孔する距離を短くすることが可能
となるのである。但し、コンタクトホール８ａ及びコン
タクトホール８ｂに、若干のテーパを付けるために、ド
ライエッチング後に敢えて比較的短時間のウエットエッ
チングを行うようにしてもよい。

【００９３】以上のように本実施形態によれば、コンタ
クトホール８ａ及びコンタクトホール８ｂの径を夫々小
さくでき、コンタクトホール８ａにおける第１バリア層
８０ａの表面に形成される窪みや凹凸も小さくて済むの
で、その上方に位置する画素電極９ａの部分における平
坦化が、ある程度促進される。更に、第２コンタクトホ
ール８ｂにおける画素電極９ａの表面に形成される窪み
や凹凸も小さくて済むので、この画素電極９ａの部分に
おける平坦化が、ある程度促進される。

【００９４】本実施形態では特に、第１バリア層８０ａ
は、導電性の遮光膜からなる。従って、第１バリア層８
０ａにより、各画素開口領域を少なくとも部分的に規定
することが可能となる。例えば、第１バリア層８０ａ
は、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、
Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単
体、合金、金属シリサイド等から構成するようにする。
これにより、コンタクトホール８ｂを介して第１バリア
層８０ａ及び画素電極９ａ間で良好に電気的な接続がと
れる。第１バリア層８０ａの膜厚は、例えば５０ｎｍ以
上５００ｎｍ以下程度とするのが好ましい。５０ｎｍ程
度の厚みがあれば、製造プロセスにおける第２コンタク
トホール８ｂの開孔時に突き抜ける可能性は低くなり、
また５００ｎｍ程度であれば第１バリア層８０ａの存在
に起因した画素電極９ａの表面の凹凸は間題とならない
か或いは比較的容易に平坦化可能だからである。

【００９５】更に本実施形態では、各画素における画素
関口領域のうち、データ線６ａに沿った領域の左右辺
を、データ線６ａに沿って長手状に伸びる島状の第２バ
リア層８０ｂ及びコンタクトホール５周辺におけるデー
タ線６ａ部分から規定しており、各画素における画素開
口領域のうち、走査線３ａ及び容量線３ｂに沿った領域
の上辺及び下辺を第１バリア層８０ａ及び第１遮光膜１
１ａにより夫々規定している。

【００９６】より具体的には図２及び図４に示すよう
に、第２バリア層８０ｂは、平面的に見て部分的に画素
電極９ａの間隙内に配置されており、画素電極９ａに部
分的にも重なっている。このため、この画素電極９ａと
第２バリア層８０ｂを一部重ねることにより、各画素に
おける画素開口領域の左右辺の大部分を規定できる。こ
の際特に、第２バリア層８０ｂにより画素開口領域が規
定された個所では、平面的に見て画素電極９ａと第２バ
リア層８０ｂとの間に隙間はないため、そのような隙間
を介しての光漏れは起こらない。この結果、最終的に
は、コントラスト比が高められる。同時に、第２バリア
層８０ｂにより画素開口領域が規定された個所では、デ
ータ線６ａで画素開口領域を規定する必要はないため、
この個所では、データ線６ａの幅は、第２バリア層８０
ｂの幅よりも若干細められている。この結果、図４に示
すように、データ線６ａと画素電極９ａとが第３層間絶
縁膜７を介して重ならないようにすることにより、各画
素におけるＴＦＴ３０のソースとドレインとの間の寄生
容量を発生させないで済む。このため、１フレーム等の
所定周期内に他行のＴＦＴ３０に供給される画像信号の
電位に頻繁に振れるデータ線６ａの当該電位揺れに起因
して、上述のソースとドレインとの間の寄生容量により
ＴＦＴ３０が異常動作して、画素電極９ａに保持させる
べき電圧がリークする事態を未然に防げる。これらの結
果、表示画像におけるフリッカやラインムラを低減でき
る。但し、第２バリア層８０ｂが存在しないコンタクト
ホール５周辺の比較的小さい領域では、データ線６ａの
幅を若干太めるようにして、データ線６ａにより画素開
口領域を規定してもよい。

【００９７】また、以上のように画素開口領域を規定す
るように構成すれば、対向基板２０に第２遮光膜２３を
形成しなくて済むため、対向基板のコストを削減するこ
とが可能である。更に、対向基板２０とＴＦＴアレイ基
板１０とのアライメントずれによる画素開口率の低下や
ばらつきを防ぐことができる。また、対向基板２０に第
２遮光膜２３を設ける場合は、ＴＦＴアレイ基板１０と
のアライメントずれにより画素開口率を低減しないよう
に小さめに形成しても上述のようにデータ線６ａ、第１
バリア層８０ａ及び第２バリア層８０ｂ並びに第１遮光
膜１１ａというＴＦＴアレイ基板１０側に形成された遮
光性の膜により画素関口部を規定するため、精度よく画
素開口部を規定することができ、対向基板２０上の第２
遮光膜２３こより画素開口部を決める場合に比べて画素
開口率を向上させることができる。

【００９８】更に図２及び図４に示したようにデータ線
６ａの幅を若干狭めて画素電極９ａの縁部分と重ならな
い構成とすることにより、データ線６ａと画素電極９ａ
とが第３層間絶縁膜７を介して重なった個所において発
生する可能性が高い両者間の電気的ショート（短絡）等
の欠陥の発生を抑えることができ、最終的には装置欠陥
率の低下、製造時の歩留まり向上が滑られる。

【００９９】第２バリア層８０ｂは、好ましくは、容量
線３ｂや他の定電位線に電気的に接続される。即ち、第
２バリア層８０ｂの縁部分と画素電極９ａの縁部分が重
なるために、両者間には多少の寄生容量が付加される
が、第２バリア層８０ｂの電位が一定電位に保たれてい
れば、第２バリア層８０ｂの電位変動が画素電極９ａの
電位に及ぼす悪影響を低減できる。尚、第２バリア層８
０ｂと容量線３ｂとを電気的に接続するためのコンタク
トホール８ｃは、本実施形態では、コンタクトホール８
ａを開孔する工程と同一工程により開孔可能であり、製
造プロセスの複雑化を招かない。尚、この場合、第２バ
リア層８０ｂは、各画素毎に、コンタクトホール８ｃを
介して容量線３ｂに電気的に接続される。

【０１００】更にまた上述の如く第２バリア層８０ｂと
データ線６ａとが第２層間絶縁膜４を介して対向配置さ
れた構成においては、データ線６ａには、電位がより安
定した第２バリア層８０ｂとの間で容量が付加される。
このため、データ線６ａの容量を電位揺れを招かないよ
うな適度な大きさに設定できる。特に画素ピッチを微細
化して、これに伴いデータ線６ａの幅を微細化しても、
第２バリア層８０ｂとの間の容量を増加させることによ
り、データ線６ａの容量不足を抑えることができる。こ
れにより、データ線６ａを介しての画像信号の画素電極
９ａへの供給における書き込み能力不足を阻止できる。
言い換えれば、特に画素ピッチを微細化する際に有利
な、データ線６ａがノイズに対して強くなる構造が比較
的容易に得られる。

【０１０１】尚、本実施形態の各コンタクトホール（８
ａ、８ｂ、８ｃ及び５）の平面形状は、円形や四角形或
いはその他の多角形状等でもよいが、円形は特にコンタ
クトホールの周囲の層間絶縁膜等におけるクラック防止
に役立つ。そして、良好に電気的な接続を得るために、
ドライエッチング後にウエットエッチングを行って、こ
れらのコンタクトホールに夫々若干のテーパをつけるこ
とが好ましい。

【０１０２】以上説明したように第１実施形態の電気光
学装置によれば、第１バリア層８０ａに、ＴＦＴ３０と
画素電極９ａとを中継する機能を持たせると共に、この
第１バリア層８０ａと同一膜からなる第２バリア層８０
ｂに、画像信号の安定供給を可能ならしめつつ画素開口
領域を規定する機能を持たせているので、全体として、
積層構造及び製造プロセスの単純化並びに低コスト化を
図れる。

【０１０３】（第１実施形態における電気光学装置の製
造プロセス）次に、以上のような構成を持つ実施形態に
おける電気光学装置を構成するＴＦＴアレイ基板の製造
プロセスについて、図５から図８を参照して説明する。
尚、図５から図８は各工程におけるＴＦＴアレイ基板側
の各層を、図３と同様に図２のＡ−Ａ’断面に対応させ
て示す工程図である。

【０１０４】先ず図５の工程（１）に示すように、石英
基板、ハードガラス基板、シリコン基板等のＴＦＴアレ
イ基板１０を用意する。ここで、好ましくはＮ２（窒
素）等の不活性ガス雰囲気且つ約９００〜１３００℃の
高温で熱処理し、後に実施される高温プロセスにおける
ＴＦＴアレイ基板１０に生じる歪みが少なくなるように
前処理しておく。即ち、製造プロセスにおける最高温で
高温処理される温度に合わせて、事前にＴＦＴアレイ基
板１０を同じ温度かそれ以上の温度で熱処理しておく。
そして、このように処理されたＴＦＴアレイ基板１０の
全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属
や金属シリサイド等の金属合金膜を、スパッタリング等
により、１００〜５００ｎｍ程度の膜厚、好ましくは約
２００ｎｍの膜厚の遮光膜１１を形成する。尚、遮光膜
１１上には、表面反射を緩和するためにポリシリコン膜
等の反射防止膜を形成しても良い。

【０１０５】次に工程（２）に示すように、該形成され
た遮光膜１１上にフォトリソグラフイにより第１遮光膜
１１ａのパターンに対応するレジストマスクを形成し、
該レジストマスクを介して遮光膜１１に対しエッチング
を行うことにより、第１遮光膜１１ａを形成する。

【０１０６】次に工程（３）に示すように、第１遮光膜
１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等により
ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フオスレート）ガス
等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ
（リンシリケートガラス）、ＢＳＧ（ボロンシリケート
ガラス）、ＢＰＳＧ（ポロンリンシリケートガラス）な
どのシリケートガラス膜、窒化シリコン膜や酸化シリコ
ン膜等からなる下地絶縁膜１２を形成する。この下地絶
縁膜１２の膜厚は、例えば、約５００〜２０００ｎｍと
する。

【０１０７】次に工程（４）に示すように、下地絶縁膜
１２の上に、約４５０〜５５０℃、好ましくは約５００
℃の比較的低温環境中で、流量約４００〜６００ｃｃ／
ｍｉｎのモノシランガス、ジシランガス等を用いた減圧
ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）によ
り、アモルファスシリコン膜を形成する。その後、窒素
雰囲気中で、約６００〜７００℃にて約１〜１０時間、
好ましくは、４〜６時間の熱処理を施すことにより、ポ
リシリコン膜１を約５０〜２００ｎｍの厚さ、好ましく
は約１００ｎｍの厚さとなるまで固相成長させる。固相
成長させる方法としては、ＲＴＡ（Rapid Thermal Anne
al）を使った熱処理でも良いし、エキシマレーザー等を
用いたレーザー熱処理でも良い。

【０１０８】この際、図３に示した画素スイッチング用
ＴＦＴ３０として、ｎチャネル型の画素スイッチング用
ＴＦＴ３０を作成する場合には、当該チャネル領域にＳ
ｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ
族元素の不純物を僅かにイオン注入等によりドープして
も良い。また、画素スイッチング用ＴＦＴ３０をｐチャ
ネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウ
ム）、Ｉｎ（インジウム）などのIII族元素の不純物を
僅かにイオン注入等によりドープしても良い。尚、アモ
ルファスシリコン膜を経ないで、減圧ＣＶＤ法等により
ポリシリコン膜１を直接形成しても良い。或いは、減圧
ＣＶＤ法等により堆積したポリシリコン膜にシリコンイ
オンを打ち込んで一旦非晶質化し、その後熱処理等によ
り再結晶化させてポリシリコン膜１を形成しても良い。

【０１０９】次に工程（５）に示すように、フォトリソ
グラフィ工程、エッチング工程等により、第1蓄積容量
電極１ｆを含む所定パターンを有する半導体層１ａを形
成する。

【０１１０】次に工程（６）に示すように、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａを約９００
〜１３００℃の温度、好ましくは約１０００℃の温度に
より熱酸化することにより、約３０ｎｍの比較的薄い厚
さの熱酸化シリコン膜２ａを形成し、更に工程（７）に
示すように、減圧ＣＶＤ法等により高温酸化シリコン膜
（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約
５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜
２ａ及び絶縁膜２ｂを含む多層構造を持つ画素スイッチ
ング用ＴＦＴ３０のゲート絶縁膜と共に蓄積容量形成用
の第１誘電体膜を含む絶縁薄膜２を形成する。この結
果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚
さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄
膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは
約３０〜１００ｎｍの厚さとなる。このように高温熱酸
化時間を短くすることにより、特に８インチ程度の大型
基板を使用する場合に熱によるそりを防止することがで
きる。但し、ポリシリコン膜１を熱酸化することのみに
より、単一層構造を持つ絶縁薄膜２を形成してもよい。

【０１１１】次に工程（８）に示すように、フォトリソ
グラフィ工程、エッチング工程等によりレジスト層５０
０を第１蓄積容量電極１ｆとなる部分を除く半導体層１
ａ上に形成した後、例えばＰイオンをドーズ量約３×１
０¹²／ｃｍ²でドープして、第１蓄積容量電極１ｆを低
抵抗化する。

【０１１２】次に工程（９）に示すように、レジスト層
５００を除去した後、減圧ＣＶＤ法等によりポリシリコ
ン膜３を堆積し、更にＰを熱拡散し、ポリシリコン膜３
を導電化する。又は、Ｐイオンをポリシリコン膜３の成
膜と同時に導入した低抵抗なポリシリコン膜を用いても
よい。ポリシリコン膜３の膜厚は、約１００〜５００ｎ
ｍの厚さ、好ましくは約３００ｎｍに堆積する。

【０１１３】次に図６の工程（１０）に示すように、レ
ジストマスクを用いたフォトリソグラフィ工程、エッチ
ング工程等により、所定パターンの走査線３ａと共に容
量線３ｂを形成する。走査線３ａ及び容量線３ｂは、高
融点金属や金属シリサイド等の金属合金膜で形成しても
良いし、ポリシリコン膜等と組み合わせた多層配線とし
ても良い。

【０１１４】次に工程（１１）に示すように、図３に示
した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つ
ｎチャネル型のＴＦＴとする場合、半導体層１ａに、先
ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを
形成するために、走査線３ａの一部からなるゲート電極
をマスクとして、ＰなどのＶ族元素の不純物を低濃度
で、例えば、Ｐイオンを１〜３×１０¹³／ｃｍ²のドー
ズ量にてドープする。これにより走査線３ａ下の半導体
層１ａはチャネル領域１ａ’となる。この不純物のドー
プにより容量線３ｂ及び走査線３ａも低抵抗化される。

【０１１５】次に工程（１２）に示すように、画素スイ
ッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ
及び高濃度ドレイン領域１ｅを形成するために、走査線
３ａよりも幅の広いマスクでレジスト層６００を走査線
３ａ上に形成した後、同じくＰなどのＶ族元素の不純物
を高濃度で、例えば、Ｐイオンを１〜３×１０¹⁵／ｃｍ
²のドーズ量にてドープする。また、画素スイッチング
用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａ
に、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ
並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１
ｅを形成するために、ＢなどのIII族元素の不純物を用
いてドープする。尚、例えば、低濃度のドープを行わず
に、オフセット構造のＴＦＴとしてもよく、走査線３ａ
をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン
注入技術によりセルフアライン型のＴＦＴとしてもよ
い。この不純物のドープにより容量線３ｂ及び走査線３
ａも更に低抵抗化される。

【０１１６】尚、これらのＴＦＴ３０の素子形成工程と
並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ
から構成される相捕型構造を持つデータ線駆動回路、走
査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の
周辺部に形成してもよい。このように、本実施形態にお
いて画素スイッチング用ＴＦＴ３０を構成する半導体層
１ａをポリシリコン膜で形成すれば、画素スイッチング
用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形
成することができ、製造上有利である。

【０１１７】次に工程（１３）に示すように、レジスト
層６００を除去した後、容量線３ｂ及び走査線３ａ並び
に絶縁薄膜２上に、減圧ＣＶＤ法、プラズマＣＶＤ法等
により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン
膜からなる第１層間絶縁膜８１を約２００ｎｍ以下の比
較的薄い厚さに堆積する。但し、前述のように、第１層
間絶縁膜８１は、多層膜から構成してもよいし、一般に
ＴＦＴのゲート絶縁膜を形成するのに用いられる各種の
公知技術により、第１層間絶縁膜８１を形成可能であ
る。

【０１１８】次に工程（１４）に示すように、第１バリ
ア層８０ａと高濃度ドレイン領域１ｅとを電気的に接続
するためのコンタクトホール８ａ並びに第２バリア層８
０ｂと容量線３ｂとを電気的に接続するためのコンタク
トホール８ｃを、反応性イオンエッチング、反応性イオ
ンビームエッチング等のドライエッチングにより形成す
る。このようなドライエッチングは、指向性が高いた
め、小さな径のコンタクトホール８ａ及びコンタクトホ
ール８ｃを開孔可能である。或いは、コンタクトホール
８ａが半導体層１ａを突き抜けるのを防止するのに有利
なウェットエッチングを併用してもよい。このウェット
エッチングは、コンタクトホール８ａに対し、より良好
に電気的な接続をとるためのテーパを付与する観点から
も有効である。また特に、コンタクトホール８ａ及びコ
ンタクトホール８ｃは上述にように同時に開孔可能であ
り製造上有利である。

【０１１９】次に工程（１５）に示すように、第１層間
絶縁膜８１並びにコンタクトホール８ａを介して覗く高
濃度ドレイン領域１ｅ及びコンタクトホール８ｃを介し
て覗く容量線３ｂの全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍ
ｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を
スパッタリング等により堆積して、５０〜５００ｎｍ程
度の膜厚の導電膜８０を形成する。５０ｎｍ程度の厚み
があれば、後にコンタクトホール８ｂを開孔する時に突
き抜ける可能性は殆どない。尚、この導電膜８０上に
は、表面反射を緩和するためにポリシリコン膜等の反射
防止膜を形成しても良い。尚、導電膜８０は金属や金属
シリサイド等の金属合金膜あるいは、ポリシリコン膜を
積層した多層膜であってもよい。

【０１２０】次に図７の工程（１６）に示すように、該
形成された導電膜８０上にフォトリソグラフイ工程及び
エッチング工程等を行うことにより、第１バリア層８０
ａ及び第２バリア層８０ｂを形成する。ここで第２バリ
ア層８０ｂについては特に図４に示したように、その一
部分が後で形成される画素電極９ａと若干重なるように
形成すると良い。

【０１２１】次に工程（１７）に示すように、第１層間
絶縁膜８１並びに第１バリア層８０ａ及び第２バリア層
８０ｂを覆うように、例えば、常圧又は減圧ＣＶＤ法や
ＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、Ｂ
ＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸
化シリコン膜等からなる第２層間絶縁膜４を形成する。
第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが
好ましい。第２層間絶縁膜４の膜厚が５００ｎｍ以上あ
れば、データ線６ａ及び走査線３ａ間における寄生容量
は余り又は殆ど問題とならない。

【０１２２】次に工程（１８）の段階で、半導体層１ａ
を活性化するために約１００００°Ｃの熱処理を２０分
程度行った後、データ線６ａと半導体層１ａの高濃度ド
レイン領域１ｅを電気的に接続するためのコンタクトホ
ール５を絶縁薄膜２、第１層間絶縁膜８１及び第２層間
絶縁膜４に開孔する。また、走査線３ａや容量線３ｂを
基板周辺領域において図示しない配線と接続するための
コンタクトホールも、コンタクトホール５と同一の工程
により開孔することができる。

【０１２３】次に、工程（１９）に示すように、第２層
間絶縁膜４の上に、スパッタリング等により、遮光性の
Ａｌ等の低抵抗金属や金属シリサイド等を金属膜６とし
て、約１００〜５００ｎｍの厚さ、好ましくは約３００
ｎｍに堆積する。

【０１２４】次に工程（２０）に示すように、フォトリ
ソグラフイ工程及びエッチング工程等により、データ線
６ａを形成する。ここでデータ線６ａについては特に図
４に示したように、後で形成される画素電極９ａに重な
らないように且つ第２バリア層８０ｂに重なるように形
成する。

【０１２５】次に図８の工程（２１）に示すように、デ
ータ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶ
Ｄ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳ
Ｇ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン
膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成
する。第３層間絶縁膜７の膜厚は、約５００〜１５００
ｎｍが好ましい。

【０１２６】次に工程（２２）に示すように、画素電極
９ａと第１バリア層８０ａとを電気的に接続するための
コンタクトホール８ｂを、反応性イオンエッチング、反
応性イオンビームエッチング等のドライエッチングによ
り形成する。テーパ状にするためにウェットエッチング
を追加しても良い。

【０１２７】次に工程（２３）に示すように、第３層間
絶縁膜７の上に、スパッタリング等により、ＩＴＯ膜等
の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆
積し、更に工程（２４）に示すように、フォトリソグラ
フィ工程及びエッチング工程等により、画素電極９ａを
形成する。尚、当該電気光学装置を反射型として用いる
場合には、Ａｌ等の反射率の高い不透明な材料から画素
電極９ａを形成してもよい。

【０１２８】以上説明したように本実施形態における製
造プロセスによれば、比較的少ない工程数で且つ比較的
簡単な各工程を用いて上述した第１実施形態の電気光学
装置を製造できる。

【０１２９】（第２実施形態）本発明の第２実施形態に
おける電気光学装置の構成について、図９から図１１を
参照して説明する。図９は、第２実施形態におけるデー
タ線、走査線、画素電極等が形成されたＴＦＴアレイ基
板の相隣接する複数の画素群の平面図であり、図１０
は、そのＡ−Ａ’断面図であり、図１１は、そのＢ−
Ｂ’断面図である。また、図１０及び図１１において
は、各層や各部材を図面上で認識可能な程度の大きさと
するため、各層や各部材毎に縮尺を異ならしめてある。
尚、図９から図１１に示した第２実施形態において図２
から図４に示した第１実施形態と同様の構成要素につい
ては、同様の参照符号を付し、その説明は省略する。

【０１３０】図９から図１１において、第２実施形態で
は、半導体層１ａの高濃度ドレイン領域１ｅにコンタク
トホール８８ａを介して電気的に接続されておりデータ
線６ａと同一層から構成された中継導電層６ｂと、画素
電極９ａにコンタクトホール８８ｃを介して電気的に接
続された遮光性の導電層からなる第１バリア層９０ａと
を備えている。そして、中継導電層６ｂと第１バリア層
９０ａとは、データ線６ａ及び中継導電層６ｂ上に形成
された第２層間絶縁膜４を介して対向配置されており、
この第２層間絶縁膜４に開孔されたコンタクトホール８
８ｂを介して相互に電気的に接続されている。他方、第
２実施形態では、第１バリア層９０ａと同一の遮光性の
導電層からなる第２バリア層９０ｂが設けられており、
第２バリア層９０ｂと容量線３ｂとは、コンタクトホー
ル８８ｄを介して電気的に接続されている。これによ
り、第２バリア層９０ｂを蓄積容量電極とし、かつ隣接
する画素群と接続することにより、容量線として代用で
きる。この場合、容量線３ｂを蓄積容量電極として、各
画素毎に島状に形成しても良い。これにより、画素開口
率を大きくすることができる。また、第２バリア層９０
ｂと容量線３ｂを電気的に接続することにより、容量線
を２重で形成することができ、冗長構造が実現できる。
図９に示すように、第２バリア層９０ｂは、平面的に見
て第１バリア層９０ａが存在する領域の周囲を除き画素
電極９ａの間隙を覆う格子状に設けられており、画素開
口領域のうちデータ線６ａ及び走査線３ａに夫々沿った
左右辺及び上下辺を規定する。この場合にも第１実施形
態の場合と同じく、第２バリア層９０ｂの縁部分は、画
素電極９ａの縁部分に若干重ねられる。尚、第１バリア
層９０ａと第２バリア層９０ｂとの間隙については、中
継導電層６ｂや対向基板側の第２遮光膜２３で覆うこと
により、簡単に光漏れを防止できる。その他の構成につ
いては第１実施形態の場合と同様である。

【０１３１】このように第２実施形態では、二つの中継
用の導電層である中継導電層６ｂ及び第１バリア層９０
ａにより、画素電極９ａから半導体層１ａまでを良好に
中継可能となる。特に画素電極９ａがＩＴＯ膜からなり
データ線６ａがＡｌ膜からなる場合には、両者との間で
良好に電気的な接続が得られるＴｉ、Ｃｒ、Ｗ等の高融
点金属等から構成するのが好ましい。

【０１３２】また、図１１に示すように、データ線６ａ
が容量線３ｂとバリア層９０ｂとの間に誘電体膜である
第１層間絶縁膜８１及び第２層間絶縁膜４を介して挟持
された構成においては、データ線６ａには、電位がより
安定した容量線３ｂ及び第２バリア層９０ｂとの間で容
量が付加される。このため、データ線６ａの容量を電位
揺れを招かないような適度な大きさに設定でき、データ
線６ａを介しての画像信号の画素電極９ａへの供給にお
ける書き込み能力不足を阻止できる。

【０１３３】このようなＡｌ膜と同一膜からなる中継導
電層６ｂは、例えば、第１実施形態の製造プロセスにお
ける工程（１８）において、高濃度ドレイン領域１ｅに
至るコンタクトホール８８ａを開孔し、工程（２０）に
おいて、このコンタクトホール８８ａの部分を含めて高
濃度ドレイン領域１ｅの上方に中継導電層６ｂを形成す
るのに、工程（１９）で形成したＡｌ膜に対してフォト
リソグラフィ工程及びエッチング工程等を施せばよい。
更に第２層間絶縁膜４並びに第１バリア層９０ａ及び第
２バリア層９０ｂについては、データ線６ａ及び中継導
電層６ｂ上に、第１実施形態における工程（１３）から
工程（１６）と同様のプロセスにより形成すればよい。

【０１３４】（第３実施形態）本発明の第３実施形態に
おける電気光学装置の構成について、図１２を参照して
説明する。図１２は、第３実施形態におけるデータ線、
走査線、画素電極等が形成された断面図に対応する断面
図である。また、図１２においては、各層や各部材を図
面上で認識可能な程度の大きさとするため、各層や各部
材毎に縮尺を異ならしめてある。尚、図１２に示した第
３実施形態において図１０に示した第２実施形態と同様
の構成要素については、同様の参照符号を付し、その説
明は省略する。

【０１３５】図１２において、第３実施形態では、第２
実施形態とは異なり、中継導電層６ｂを用いることな
く、第１バリア層９０ａ’で直接高濃度ドレイン領域１
ｅとの間で電気的な接続がとれるように構成されてい
る。その他の構成については、第２実施形態の場合と同
様である。

【０１３６】従って、第３実施形態によれば、画素電極
９ａを構成するＩＴＯ膜と電気的に相性の良い高融点金
属膜から構成される第１バリア層９０ａ’により、画素
電極９ａと高濃度ドレイン領域１ｅとを電気的に中継接
続することができる。

【０１３７】（第４実施形態）本発明の第４実施形態に
おける電気光学装置の構成について、図１３から図１５
を参照して説明する。図１３は、第４実施形態における
データ線、走査線、画素電極等が形成されたＴＦＴアレ
イ基板の相隣接する複数の画素群の平面図であり、図１
４は、そのＡ−Ａ’断面図であり、図１５は、そのＢ−
Ｂ’断面図である。また、図１４及び図１５において
は、各層や各部材を図面上で認識可能な程度の大きさと
するため、各層や各部材毎に縮尺を異ならしめてある。
尚、図１３から図１５に示した第４実施形態において図
２から図４に示した第１実施形態と同様の構成要素につ
いては、同様の参照符号を付し、その説明は省略する。

【０１３８】図１３から図１５において、第４実施形態
では、第１実施形態とは異なり、第１遮光膜１１ａ’が
相隣接する画素電極９ａの間隙を縫って格子状に形成さ
れており、容量線３ｂがコンタクトホール１５を介して
各画素毎に第１遮光腺１１ａ’に電気的に接続されてい
る。第１遮光膜１１ａ’を容量線３ｂの冗長配線として
機能させることが可能であり、容量線３ｂの低抵抗化を
図ることにより蓄積容量７０の電位を安定化させること
ができる。また、この構成では、第１遮光膜１１ａ’を
容量線として代用することで、容量線３ｂを各画素毎に
島状の蓄積容量電極として構成しても良い。これによ
り、画素開口率を大きくすることができる。また、第２
実施形態と組み合わせることで、容量線３ｂを第１遮光
膜１１ａ’と第２バリア層９０ｂと電気的に接続するこ
とにより、蓄積容量を形成するための容量線を３重配線
にしても良い。容量線３ｂを蓄積容量電極として島状に
各画素毎に形成する場合は、第１遮光膜１１ａ’と第２
バリア層９０ｂは蓄積容量電極を介して電気的に接続さ
れかつ隣接する画素と接続されている。尚、コンタクト
ホール１５と第２バリア層８０ｂと容量線３ｂとを接続
するためのコンタクトホール８ｃとが異なる平面位置に
開孔することにより、コンタクトホール１５及びコンタ
クトホール８ｃにおける接続不良を防止することができ
る。

【０１３９】更に、図１４及び図１５に示すようにＴＦ
Ｔアレイ基板１０’は、配線やＴＦＴ３０の少なくとも
一部が凹状に窪んで形成されており、上側表面が平坦に
形成されている。この結果、データ線６ａ、走査線３
ａ、容量線３ｂ等の配線やＴＦＴ３０の形成された平面
領域における第３層間絶縁膜７の表面が平坦化されてい
る。その他の構成については第１実施形態の場合と同様
である。

【０１４０】従って、第４実施形態によれば、データ線
６に重ねて走査線３ａ、ＴＦＴ３０、容量線３ｂ等が形
成される領域との画素開口領域との段差が低減される。
このようにして画素電極９ａが平坦化されているので、
当該平坦化の度合いに応じて液晶層５０のディスクリネ
ーションを低減できる。この結果、より高品位の画像表
示が可能となり、画素開口領域を広げることも可能とな
る。

【０１４１】尚、このようなＴＦＴアレイ基板１０’に
溝を形成することによる平坦化ではなく、例えば、ＣＭ
Ｐ（Chemical Mechanincal Polishing）処理、スピン
コート処理、リフロー法等により行ったり、有機ＳＯＧ
（Spin On Glass）膜、無機ＳＯＧ膜、ポリイミド膜
等を利用して第２層間絶縁膜４や第３層間絶縁膜７にお
ける平坦化を行なってもよい。尚、上述の構成は第１実
施形態、第２実施形態及び第３実施形態にも適用可能で
ある。

【０１４２】（電気光学装置の全体構成）以上のように
構成された各実施形態における電気光学装置の全体構成
を図１６及び図１７を参照して説明する。尚、図１６
は、ＴＦＴアレイ基板１０をその上に形成された各構成
要素と共に対向基板２０の側から見た平面図であり、図
１７は、図１６のＨ−Ｈ’断面図である。

【０１４３】図１６において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る画像表示領域の周辺を規定す
る額縁としての第３遮光膜５３が設けられている。シー
ル材５２の外側の領域には、データ線６ａに画像信号を
所定タイミングで供給することによりデータ線６ａを駆
動するデータ線駆動回路１０１及び外部回路接続端子１
０２がＴＦＴアレイ基板１０の一辺に沿って設けられて
おり、走査線３ａに走査信号を所定タイミングで供給す
ることにより走査線３ａを駆動する走査線駆動回路１０
４が、この一辺に隣接する２辺に沿って設けられてい
る。走査線３ａに供給される走査信号遅延が問題になら
ないのならば、走査線駆動回路１０４は片側だけでも良
いことは言うまでもない。また、データ線駆動回路１０
１を画像表示領域の辺に沿って両側に配列してもよい。
例えば奇数列のデータ線は画像表示領域の一方の辺に沿
って配設されたデータ線駆動回路から画像信号を供給
し、偶数列のデータ線は前記画像表示領域の反対側の辺
に沿って配設されたデータ線駆動回路から画像信号を供
給するようにしてもよい。この様にデータ線を櫛歯状に
駆動するようにすれば、データ線駆動回路の占有面積を
拡張することができるため、複雑な回路を構成すること
が可能となる。更にＴＦＴアレイ基板１０の残る一辺に
は、画像表示領域の両側に設けられた走査線駆動回路１
０４間をつなぐための複数の配線１０５が設けられてい
る。また、対向基板２０のコーナー部の少なくとも１箇
所においては、ＴＦＴアレイ基板１０と対向基板２０と
の間で電気的な導通をとるための導通材１０６が設けら
れている。そして、図１７に示すように、図１６に示し
たシール材５２とほぼ同じ輪郭を持つ対向基板２０が当
該シール材５２によりＴＦＴアレイ基板１０に固着され
ている。尚、ＴＦＴアレイ基板１０上には、これらのデ
ータ線駆動回路１０１、走査線駆動回路１０４等に加え
て、複数のデータ線６ａに画像信号を所定のタイミング
で印加するサンプリング回路、複数のデータ線６ａに所
定電圧レベルのプリチャージ信号を画像信号に先行して
各々供給するプリチャージ回路、製造途中や出荷時の当
該電気光学装置の品質、欠陥等を検査するための検査回
路等を形成してもよい。尚、本実施の形態によれば、対
向基板２０上の第２遮光膜２３はＴＦＴアレイ基板１０
上の遮光領域よりも小さく形成すれば良く、電気光学装
置の用途により、容易に取り除くことができる。

【０１４４】以上図１から図１７を参照して説明した各
実施形態では、データ線駆動回路１０１及び走査線駆動
回路１０４をＴＦＴアレイ基板１０の上に設ける代わり
に、例えばＴＡＢ（Tape Automated bonding）基板上
に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の
周辺部に設けられた異方性導電フィルムを介して電気的
及び機械的に接続するようにしてもよい。また、対向基
板２０の投射光が入射する側及びＴＦＴアレイ基板１０
の出射光が出射する側には各々、例えば、ＴＮ（Twiste
d Nematic）モード、ＶＡ（Vertically Aligned）モ
ード、ＰＤＬＣ（Polymer Dispersed Crystal）モー
ド等の動作モードや、ノーマリーホワイトモード／ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光版などが所定の方向で配置される。

【０１４５】以上説明した各実施形態における電気光学
装置は、プロジェクタに適用されるため、３枚の電気光
学装置がＲＧＢ用のライトバルブとして各々用いられ、
各ライトバルブには各々ＲＧＢ色分解用のダイクロイッ
クミラーを介して分解された各色の光が投射光として各
々入射されることになる。従って、各実施形態では、対
向基板２０に、カラーフィルタは設けられていない。し
かしながら、第２遮光膜２３の形成されていない画素電
極９ａに対向する所定領域にＲＧＢのカラーフィルタを
その保護膜と共に、対向基板２０上に形成してもよい。
このようにすれば、液晶プロジェクタ以外の直視型や反
射型のカラー電気光学装置に各実施形態における電気光
学装置を適用できる。更に、対向基板２０上に１画素１
個対応するようにマイクロレンズを形成してもよい。あ
るいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画
素電極９ａ下にカラーレジスト等でカラーフィルタ層を
形成することも可能である。このようにすれば、入射光
の集光効率を向上することで、明るい電気光学装置が実
現できる。更にまた、対向基板２０上に、何層もの屈折
率の相違する干渉層を堆積することで、光の干渉を利用
して、ＲＧＢ色を作り出すダイクロイックフィルタを形
成してもよい。このダイクロイツクフィルタ付き対向基
板によれば、より明るいカラー電気光学装置が実現でき
る。

【０１４６】以上説明した各実施形態における電気光学
装置では、従来と同様に入射光を対向基板２０の側から
入射することとしたが、第１遮光膜１１ａ（あるいは１
１ａ’）を設けているので、ＴＦＴアレイ基板１０の側
から入射光を入射し、対向基坂２０の側から出射するよ
うにしても良い。即ち、このように電気光学装置をプロ
ジェクタに取り付けても、半導体層１ａのチャネル領域
１ａ’及び低濃度ソース領域１ｂ及び低濃度ドレイン領
域１ｃに光が入射することを防ぐことが出来、高画質の
画像を表示することが可能である。ここで、従来は、Ｔ
ＦＴアレイ基板１０の裏面側での反射を防止するため
に、反射防止用のＡＲ（Anti Reflection）被膜された
偏光板を別途配置したり、ＡＲフィルムを貼り付ける必
要があったが、各実施形態では、ＴＦＴアレイ基板１０
の表面と半導体層１ａの少なくともチャネル領域１ａ’
及び低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ
との間に第１遮光膜１１ａ（あるいは１１ａ’）が形成
されているため、このようなＡＲ被膜された偏光板やＡ
Ｒフィルムを用いたり、ＴＦＴアレイ基板１０そのもの
をＡＲ処理した基板を使用する必要が無くなる。従っ
て、各実施形態によれば、材料コストを削減でき、また
偏光板貼り付け時に、ごみ、傷等により、歩留まりを落
とすことがなく大変有利である。また、耐光性が優れて
いるため、明るい光源を使用したり、偏光ビームスプリ
ッタにより偏光変換して、光利用効率を向上させても、
光によるクロストーク等の画質劣化を生じない。

【０１４７】また、各画素に設けられるスイッチング素
子としては、正スタガ型又はコプラナー型のポリシリコ
ンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴ
やアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに
対しても、各実施形態は有効である。

【０１４８】（電子機器）次に、以上詳細に説明した電
気光学装置１００を備えた電子機器の実施の形態につい
て図１８から図２０を参照して説明する。

【０１４９】先ず図１８に、このように電気光学装置１
００を備えた電子機器の概略構成を示す。

【０１５０】図１８において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、電気光学装置１００、クロック発生回路１００
８並びに電源回路１０１０を備えて構成されている。表
示情報出力源１０００は、ＲＯＭ（Read Only Memor
y）、ＲＡＭ（Random Access Memory）、光ディスク
装置などのメモリ、画像信号を同調して出力する同調回
路等を含み、クロック発生回路１００８からのクロック
信号に基づいて、所定フォーマットの画像信号などの表
示情報を表示情報処理回路１００２に出力する。表示情
報処理回路１００２は、増幅・極性反転回路、シリアル
ーパラレル変換回路、ローテーション回路、ガンマ補正
回路、クランプ回路等の周知の各種処理回路を含んで構
成されており、クロック信号に基づいて入力された表示
情報からデジタル信号を順次生成し、クロック信号ＣＬ
Ｘと共に駆動回路１００４に出力する。駆動回路１００
４は、電気光学装置１００を駆動する。電源回路１０１
０は、上述の各回路に所定電源を供給する。尚、電気光
学装置１００を構成するＴＦＴアレイ基板の上に、駆動
回路１００４を搭載してもよく、これに加えて表示情報
処理回路１００２を搭載してもよい。

【０１５１】次に図１９から図２０に、このように構成
された電子機器の具体例を各々示す。

【０１５２】図１９において、電子機器の一例たるプロ
ジェクタ１１００は、上述した駆動回路１００４がＴＦ
Ｔアレイ基板上に搭載された電気光学装置１００を含む
ライトバルブを３個用意し、各々ＲＧＢ用のライトバル
ブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジ
ェクタとして構成されている。プロジェクタ１１００で
は、メタルハライドランプ等の白色光源のランプユニッ
ト１１０２から投射光が発せられると、３枚のミラー１
１０６及び２枚のダイクロイツクミラー１１０８によっ
て、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分け
られ、各色に対応するライトバルブ１００Ｒ、１００Ｇ
及び１００Ｂに各々導かれる。この際特にＢ光は、長い
光路による光損失を防ぐために、入射レンズ１１２２、
リレーレンズ１１２３及び出射レンズ１１２４からなる
リレーレンズ系１１２１を介して導かれる。そして、ラ
イトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々
変調された３原色に対応する光成分は、ダイクロイック
プリズム１１１２により再度合成された後、投射レンズ
１１１４を介してスクリーン１１２０にカラー画像とし
て投射される。

【０１５３】図２０において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ（ＰＣ）１２００は、上述した電気光学装置１０
０がトップカバーケース内に設けられており、更にＣＰ
Ｕ、メモリ、モデム等を収容すると共にキーボード１２
０２が組み込まれた本体１２０４を備えている。

【０１５４】以上図１９から図２０を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、エン
ジニアリング・ワークステーション（ＥＷＳ）、携帯電
話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装
置等などが図１８に示した電子機器の例として挙げられ
る。

【０１５５】以上説明したように、本実施の形態によれ
ば、製造効率が高く高品位の画像表示が可能な電気光学
装置を備えた各種の電子機器を実現できる。

【図面の簡単な説明】

【図１】第１実施形態の電気光学装置における画像表示
領域を構成するマトリクス状の複数の画素に設けられた
各種素子、配線等の等価回路である。

【図２】第１実施形態の電気光学装置におけるデータ
線、走査線、画素電極等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。

【図３】図２のＡ−Ａ’断面図である。

【図４】図２のＢ−Ｂ’断面図である。

【図５】第１実施形態の電気光学装置の製造プロセスを
順を追って示す工程図（その１）である。

【図６】第１実施形態の電気光学装置の製造プロセスを
順を追って示す工程図（その２）である。

【図７】第１実施形態の電気光学装置の製造プロセスを
順を追って示す工程図（その３）である。

【図８】第１実施形態の電気光学装置の製造プロセスを
順を追って示す工程図（その４）である。

【図９】第２実施形態の電気光学装置におけるデータ
線、走査線、画素電極等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。

【図１０】図１０のＡ−Ａ’断面図である。

【図１１】図１０のＢ−Ｂ’断面図である。

【図１２】第３実施形態の電気光学装置の断面図であ
る。

【図１３】第４実施形態の電気光学装置におけるデータ
線、走査線、画素電極、遮光膜等が形成されたＴＦＴア
レイ基板の相隣接する複数の画素群の平面図である。

【図１４】図１３のＡ−Ａ’断面図である。

【図１５】図１３のＢ−Ｂ’断面図である。

【図１６】各実施形態の電気光学装置におけるＴＦＴア
レイ基板をその上に形成された各構成要素と共に対向基
板の側から見た平面図である。

【図１７】図１６のＨ−Ｈ’断面図である。

【図１８】本発明による電子機器の実施の形態の概略構
成を示すブロック図である。

【図１９】電子機器の一例としてプロジェクタを示す断
面図である。

【図２０】電子機器の他の例としてのパーソナルコンピ
ュータを示す正面図である。

【符号の説明】

１ａ…半導体層 １ａ’…チヤネル領域 １ｂ…低濃度ソース領域 １ｃ…低濃度ドレイン領域 １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １ｆ…第１蓄積容量電極 ２…絶縁薄膜 ３ａ…走査線 ３ｂ…容量線 ４…第２層間絶縁膜 ５…コンタクトホール ６ａ…データ線 ６ｂ…中継導電層 ７…第３層間絶縁膜 ８ａ…コンタクトホール ８ｂ…コンタクトホール ９ａ…画素電極 １０…ＴＦＴアレイ基板 １１ａ…第１遮光膜 １２…下地絶縁膜 １６…配向膜 ２０…対向基板 ２１…対向電極 ２２…配向膜 ２３…第２遮光膜 ３０…ＴＦＴ ５０…液晶層 ７０…蓄積容量 ７０ａ…第１蓄積容量 ７０ｂ…第２蓄積容量 ８０ａ…第１バリア層 ８０ｂ…第２バリア層 ８１…第１層間絶縁膜 ８８ａ…コンタクトホール ８８ｂ…コンタクトホール ８８ｃ…コンタクトホール ８８ｄ‥・コンタクトホール

フロントページの続き Ｆターム(参考） 2H091 FA34Y FB08 FC02 FC10 FC26 FD04 FD22 GA13 LA11 LA17 MA07 2H092 GA59 JA25 JA29 JA38 JA42 JA44 JA46 JA47 JB13 JB23 JB32 JB33 JB38 JB54 JB58 JB63 JB69 KA07 KB22 NA07 NA25 NA27 NA28 PA03 PA09 RA05 5C094 BA03 BA43 CA19 CA24 DA15 EA04 EA05 EA07 EB02 EC01 5F110 AA02 AA06 AA26 AA30 BB01 BB02 CC02 DD02 DD03 DD05 DD12 DD13 DD14 DD21 DD25 EE04 EE05 EE09 EE14 EE45 FF02 FF03 FF09 FF23 FF30 FF32 GG02 GG13 GG25 GG32 GG47 GG52 HJ01 HJ04 HJ13 HL02 HL03 HL04 HL05 HL08 HL11 HL23 HM14 HM15 HM17 HM18 HM19 NN03 NN04 NN22 NN23 NN24 NN25 NN26 NN35 NN42 NN44 NN45 NN46 NN47 NN48 NN54 NN72 NN73 PP01 PP02 PP03 PP10 PP13 QQ01 QQ11 QQ19

Claims (30)

【特許請求の範囲】
1. 【請求項１】 基板に、 複数の走査線と、 複数のデータ線と、 前記各走査線及び前記各データ線の交差に対応して配置
   された薄膜トランジスタと画素電極と、 前記薄膜トランジスタのソース及びドレイン領域を構成
   する半導体層と前記画素電極との間に介在し、前記半導
   体層と電気的に接続され且つ前記画素電極と電気的に接
   続された遮光性の第１導電層と、 前記第１導電層と同一膜からなり、平面的に見て前記デ
   ータ線に少なくとも部分的に重なっている第２導電層と
   を備えたことを特徴とする電気光学装置。
2. 【請求項２】 前記第２導電層は平面的に見て少なくと
   も部分的に前記画素電極に重なっていることを特徴とす
   る請求項１に記載の電気光学装置。
3. 【請求項３】 前記第１導電層は、前記半導体層と第１
   コンタクトホールを介して電気的に接続され且つ前記画
   素電極と第２コンタクトホールを介して電気的に接続さ
   れたことを特徴とする請求項１又は２に記載の電気光学
   装置。
4. 【請求項４】 前記データ線は、前記半導体層と第３コ
   ンタクトホールを介して電気的に接続されたことを特徴
   とする請求項１から３のいずれか一項に記載の電気光学
   装置。
5. 【請求項５】 前記データ線は、平面的に見て前記画素
   電極に少なくとも部分的に重ならないことを特徴とする
   請求項１から４のいずれか一項に記載の電気光学装置。
6. 【請求項６】 前記第２導電層は、定電位線に電気的に
   接続されていることを特徴とする請求項１から５のいず
   れか一項に記載の電気光学装置。
7. 【請求項７】 前記半導体層のうち少なくともチャネル
   領域の前記基板側に下地絶縁膜を介して形成された遮光
   膜を更に備えたことを特徴とする請求項１から６のいず
   れか一項に記載の電気光学装置。
8. 【請求項８】 前記第１導電層及び前記第２導電層は、
   高融点金属を含むことを特徴とする請求項１から７のい
   ずれか肘項に記載の電気光学装置。
9. 【請求項９】 前記第２導電層と前記データ線とは、層
   間絶縁膜を介して少なくとも部分的に対向配置されたこ
   とを特徴とする請求項１から８のいずれか一項に記載の
   電気光学装置。
10. 【請求項１０】 前記画素電極に接続された蓄積容量を
    更に備えたことを特徴とする請求項１から９のいずれか
    一項に記載の電気光学装置。
11. 【請求項１１】 前記第１導電層及び前記第２導電層
    は、前記走査線及び前記蓄積容量の一方の電極上に絶縁
    膜を介して設けられていることを特徴とする請求項１０
    に記載の電気光学装置。
12. 【請求項１２】 前記半導体層の一部からなる第１蓄積
    容量電極と前記蓄積容量の一方の電極である第２蓄積容
    量電極とが第１誘電体膜を介して対向配置され、前記第
    ２蓄積容量電極と前記第１導電層の一部からなる第３蓄
    積容量電極とが第２誘電体膜を介して対向配置されて前
    記蓄積容量が形成されていることを特徴とする請求項１
    １に記載の電気光学装置。
13. 【請求項１３】 前記第２導電層は、前記第２蓄積容量
    電極に接続されたことを特徴とする請求項１０から１２
    のいずれか一項に記載の電気光学装置。
14. 【請求項１４】 前記第２導電層は、第４コンタクトホ
    ールを介して前記第２蓄積容量電極に電気的に接続され
    ており、 前記第４コンタクトホールは、前記第１コンタクトホー
    ルを開孔する工程と同一工程により開孔されていること
    を特徴とする請求項１３に記載の電気光学装置。
15. 【請求項１５】 前記第２蓄積容量電極は延設されて容
    量線であることを特徴とする請求項１２に記載の電気光
    学装置。
16. 【請求項１６】 前記第２蓄積容量電極は前記遮光膜と
    接続されてなることを特徴とする請求項１３に記載の電
    気光学装置。
17. 【請求項１７】 前記遮光膜は容量線を兼ね、前記第２
    蓄積容量電極は、前記基板上における平面形状が相隣接
    するデータ線間を前記走査線に沿って伸び、各画素電極
    毎に島状に構成されているとともに、前記遮光膜に接続
    されてなることを特徴とする請求項１６に記載の電気光
    学装置。
18. 【請求項１８】 前記遮光膜は、前記第４コンタクトホ
    ールとは異なる平面位置に開孔された第５コンタクトホ
    ールを介して前記容量線に電気的に接続されていること
    を特徴とする請求項１５に記載の電気光学装置。
19. 【請求項１９】 前記第２導電層と前記遮光膜とは前記
    第２蓄積容量電極を介して電気的に接続されてなり、前
    記第２導電層と前記遮光膜とは隣接する画素電極に接続
    されてなることを特徴とする請求項１０から１８のいず
    れか一項に記載の電気光学装置。
20. 【請求項２０】 前記第１導電層及び前記第２導電層
    は、前記データ線よりも下層に設けられていることを特
    徴とする請求項１から１９のいずれか一項に記載の電気
    光学装置。
21. 【請求項２１】 前記第２導電層は、平面的に見て島状
    に設けられており、画素開口領域のうち前記データ線に
    沿った領域を少なくとも部分的に規定することを特徴と
    する詣求項１から２０のいずれか一項に記載の電気光学
    装置。
22. 【請求項２２】 前記第１導電層及び前記第２導電層
    は、前記データ線よりも上層に設けられていることを特
    徴とする請求項１から１０のいずれか一項に記載の電気
    光学装置。
23. 【請求項２３】 前記第２導電層は、平面的に見て前記
    第１導電層が存在する領域を除き格子状に設けられてお
    り、画素開口領域の前記データ線及び前記走査線に沿っ
    た領域を規定することを特徴とする請求項２２に記載の
    電気光学装置。
24. 【請求項２４】 前記半導体層と前記第１導電層とは前
    記データ線と同一膜からなる中継導電層を介して接続さ
    れていることを特徴とする請求項２２又は２３に記載の
    電気光学装置。
25. 【請求項２５】 前記画素電極に接続された蓄積容量を
    有し、 前記データ線は前記蓄積容量の一方の電極と前記第２導
    電層との間に層間絶縁膜を介して扶持されたことを特徴
    とする請求項２４に記載の電気光学装置。
26. 【請求項２６】 基板に複数の走査線と、複数のデータ
    線と、前記各走査線と前記各データ線に接続された薄膜
    トランジスタと、前記薄膜トランジスタの接続された画
    素電極とを有する電気光学装置の製造方法において、 前記基板にソース領域、チャネル領域及びドレイン領域
    となる半導体層を形成する工程と、 前記半導体層上に絶縁薄膜を形成する工程と、 前記絶縁薄膜上に走査線及び蓄積容量の一方の電極を形
    成する工程と、 前記走査線及び前記一方の電極上に第１層間絶縁膜を形
    成する工程と、 前記絶縁薄膜及び前記第１層間絶縁膜に前記半導体層に
    通じる第１コンタクトホールを開孔する工程と、 前記第１層間絶縁膜上に、前記第１コンタクトホールを
    介して前記半導体層に電気的に接続されるように遮光性
    の第１導電層と前記第１導電層と同一膜から第２導電層
    を形成する工程と、 前記第１導電層及び前記第２導電層上に第２層間絶縁膜
    を形成する工程と、 前記第２層間絶縁膜上にデータ線を形成する工程と、 前記データ線上に第３層間絶縁膜を形成する工程と、 前記第２層間絶縁膜及び前記第３層間絶縁膜に前記第１
    導電層に通じる第２コンタクトホールを開孔する工程
    と、 前記第２コンタクトホールを介して前記第１導電層に電
    気的に接続されるように画素電極を形成する工程とを有
    し、前記第２導電層は、平面的に見て前記データ線に少
    なくとも部分的に重なるように形成されていることを特
    徴とする電気光学装置の製造方法。
27. 【請求項２７】 前記第２層間絶縁膜を形成する工程の
    後に、前記第２層間絶縁膜に前記半導体層に通じる第３
    コンタクトホールを開孔する工程を更に含み、前記デー
    タ線を形成する工程において、前記第３コンタクトホー
    ルを介して前記半導体層に電気的に接続されるように前
    記データ線を形成し、 前記第１コンタクトホールを開孔する工程において、前
    記第１コンタクトホールを開孔すると同時に前記第１層
    間絶縁膜に前記蓄積容量の一方の電極に通じる第４コン
    タクトホールを開孔し、前記第２導電層を形成する工程
    において、前記第４コンタクトホールを介して前記蓄積
    容量の一方の電極に電気的に接続されるように前記第２
    導電層を形成することを特徴とする請求項２３に記載の
    電気光学装置の製造方法。
28. 【請求項２８】 基板に複数の走査線と、複数のデータ
    線と、前記各走査線と前記各データ線に接続された薄膜
    トランジスタと、前記薄膜トランジスタの接続された画
    素電極とを有する電気光学装置の製造方法において、 前記基板にソース領域、チャネル領域及びドレイン領域
    となる半導体層を形成する工程と、 前記半導体層上に絶縁薄膜を形成する工程と、 前記絶縁薄膜上に走査線及び蓄積容量の一方の電極を形
    成する工程と、 前記走査線及び蓄積容量の一方の電極上に第１層間絶縁
    膜を形成する工程と、 前記第１層間絶縁膜に前記半導体層に通じる第１コンタ
    クトホールを開孔する工程と、 前記第１層間絶縁膜上にデータ線を形成すると同時に前
    記第１コンタクトホールを介して前記半導体層に電気的
    に接続されるように前記データ線と同一膜から中継導電
    層を形成する工程と、 前記データ線及び前記中継導電層上に第２層間絶縁膜を
    形成する工程と、 前記第２層間絶縁腺に前記中継導電層に通じる第２コン
    タクトホールを開孔する工程と、 前記第２層間絶縁膜上に前記第２コンタクトホールを介
    して前記中継導電層に電気的に接続されるように遮光性
    の第１導電層を形成すると同時に、前記第１導電層と同
    一膜からなる第２導電層を前記データ線に平面的に重な
    るように形成する工程と、 前記第１導電層及び前記第２導電層上に第３層間絶縁膜
    を形成する工程と、 前記第３層間絶縁膜に前記第１導電層に通じる第３コン
    タクトホールを開孔する工程と、 前記第３コンタクトホールを介して前記第１導電層に電
    気的に接続されるように画素電極を形成する工程とを含
    むことを特徴とする電気光学装置の製造方法。
29. 【請求項２９】 前記第１層間絶縁膜を形成する工程の
    後に、前記第１層間絶縁膜に前記半導体層に通じる第４
    コンタクトホールを開孔する工程を更に含み、前記デー
    タ線を形成する工程において、前記第４コンタクトホー
    ルを介して前記半導体層に電気的に接続されるように前
    記データ線を形成し、 前記第２コンタクトホールを開孔する工程において、前
    記第２コンタクトホールを開孔すると同時に前記第１層
    間絶縁膜及び前記第２層間絶縁腺に前記蓄積容量の一方
    の電極に通じる第５コンタクトホールを開孔し、前記第
    ２導電層を形成する工程において、前記第５コンタクト
    ホールを介して前記蓄積容量の一方の電極に電気的に接
    続されるように前記第２導電層を形成することを特徴と
    する請求項２４に記載の電気光学装置の製造方法。
30. 【請求項３０】 請求項１から請求項２５のいずれか一
    項に記載の電気光学装置を有することを特徴とする電子
    機器。