JP2002158360A - 電気光学装置及びその製造方法 - Google Patents

電気光学装置及びその製造方法

Info

Publication number
JP2002158360A
JP2002158360A JP2000354544A JP2000354544A JP2002158360A JP 2002158360 A JP2002158360 A JP 2002158360A JP 2000354544 A JP2000354544 A JP 2000354544A JP 2000354544 A JP2000354544 A JP 2000354544A JP 2002158360 A JP2002158360 A JP 2002158360A
Authority
JP
Japan
Prior art keywords
electro
optical device
light
film
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000354544A
Other languages
English (en)
Other versions
JP3937721B2 (ja
JP2002158360A5 (ja
Inventor
Kenichi Takahara
研一 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000354544A priority Critical patent/JP3937721B2/ja
Publication of JP2002158360A publication Critical patent/JP2002158360A/ja
Publication of JP2002158360A5 publication Critical patent/JP2002158360A5/ja
Application granted granted Critical
Publication of JP3937721B2 publication Critical patent/JP3937721B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 液晶装置等の電気光学装置において、耐光性
を高め、明るく高品位の画像表示を行えるようにする。 【解決手段】 電気光学装置は、TFTアレイ基板(1
0)上に、画素電極(9a)と、これに接続されたTF
T(30)と、これに接続された走査線(3a)とを備
える。走査線は、TFTのチャネル領域の長手方向に交
わる方向に延びると共に平面的に見てチャネル領域に重
なるTFTのゲート電極を含む本体部と、平面的に見て
チャネル隣接領域の脇において本体部からチャネル領域
の長手方向に突出する突出部とを有する。また、電気光
学装置は、チャネル領域を上側から覆う上側遮光膜(3
00、6a)を備える。この上側遮光膜は、少なくとも
部分的に、チャネル領域の長手方向に直交する断面上で
チャネル領域側から見て凹状に形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アクティブマトリ
クス駆動方式の電気光学装置の技術分野に属し、特に画
素スイッチング用の薄膜トランジスタ(Thin Film Tran
sistor:以下適宜、TFTと称す)を、基板上の積層構
造中に備えた形式の電気光学装置及びその製造方法の技
術分野に属する。
【0002】
【背景技術】TFTアクティブマトリクス駆動形式の電
気光学装置では、各画素に設けられた画素スイッチング
用TFTのチャネル領域に入射光が照射されると光によ
る励起で光リーク電流が発生してTFTの特性が変化す
る。特に、プロジェクタのライトバルブ用の電気光学装
置の場合には、入射光の強度が高いため、TFTのチャ
ネル領域やその周辺領域に対する入射光の遮光を行うこ
とは重要となる。そこで従来は、対向基板に設けられた
各画素の開口領域を規定する遮光膜により、或いはTF
Tアレイ基板上においてTFTの上を通過すると共にA
l(アルミニウム)等の金属膜からなるデータ線によ
り、係るチャネル領域やその周辺領域を遮光するように
構成されている。更に、TFTアレイ基板上のTFTの
下側に対向する位置にも、例えば高融点金属からなる遮
光膜を設けることがある。このようにTFTの下側にも
遮光膜を設ければ、TFTアレイ基板側からの裏面反射
光や、複数の電気光学装置をプリズム等を介して組み合
わせて一つの光学系を構成する場合に他の電気光学装置
からプリズム等を突き抜けてくる投射光などの戻り光
が、当該電気光学装置のTFTに入射するのを未然に防
ぐことができる。
【0003】
【発明が解決しようとする課題】しかしながら、上述し
た各種遮光技術によれば、以下の問題点がある。
【0004】即ち、先ず対向基板上やTFTアレイ基板
上に遮光膜を形成する技術によれば、遮光膜とチャネル
領域との間は、3次元的に見て例えば液晶層、電極、層
間絶縁膜等を介してかなり離間しており、両者間へ斜め
に入射する光に対する遮光が十分ではない。特にプロジ
ェクタのライトバルブとして用いられる小型の電気光学
装置においては、入射光は光源からの光をレンズで絞っ
た光束であり、斜めに入射する成分を無視し得ない程に
(例えば、基板に垂直な方向から10度から15度程度
傾いた成分を10%程度)含んでいるので、このような
斜めの入射光に対する遮光が十分でないことは実践上問
題となる。
【0005】加えて、遮光膜のない領域から電気光学装
置内に侵入した光が、基板の上面或いは基板の上面に形
成された遮光膜の上面やデータ線の下面(即ち、チャネ
ル領域に面する側の内面)で反射された後に、係る反射
光或いはこれが更に基板の上面或いは遮光膜やデータ線
の内面で反射された多重反射光が最終的にTFTのチャ
ネル領域に到達してしまう場合もある。
【0006】特に近年の表示画像の高品位化という一般
的要請に沿うべく電気光学装置の高精細化或いは画素ピ
ッチの微細化を図るに連れて、更に明るい画像を表示す
べく入射光の光強度を高めるに連れて、上述した従来の
各種遮光技術によれば、十分な遮光を施すのがより困難
となり、TFTのトランジスタ特性の変化により、フリ
ッカ等が生じて、表示画像の品位が低下してしまうとい
う問題点がある。
【0007】尚、このような耐光性を高めるためには、
遮光膜の形成領域を広げればよいようにも考えられる
が、遮光膜の形成領域を広げてしまったのでは、表示画
像の明るさを向上させるべく各画素の開口率を高めるこ
とが根本的に困難になるという問題点が生じる。更に上
述の如く遮光膜(即ち、TFTの下側の遮光膜やデータ
線等からなるTFTの上側の遮光膜等)の存在により、
斜め光に起因した内面反射や多重反射光が発生すること
に鑑みればむやみに遮光膜の形成領域を広げたのでは、
このような内面反射光や多重反射光の増大を招くという
解決困難な問題点もある。
【0008】本発明は上述の問題点に鑑みなされたもの
であり、耐光性に優れており、明るく高品位の画像表示
が可能な電気光学装置及びその製造方法を提供すること
を課題とする。
【0009】
【課題を解決するための手段】本発明の第1電気光学装
置は上記課題を解決するために、基板上に、画素電極
と、該画素電極に接続された薄膜トランジスタと、該薄
膜トランジスタに接続された走査線とを備える。前記薄
膜トランジスタは、長手方向に延びるチャネル領域と該
チャネル領域から更に前記長手方向に延びるチャネル隣
接領域とを含む半導体層を有する。前記走査線は、前記
長手方向に交わる方向に延びると共に平面的に見て前記
チャネル領域に重なる前記薄膜トランジスタのゲート電
極を含む本体部と、平面的に見て前記チャネル隣接領域
の脇において前記本体部から前記長手方向に突出する突
出部とを有する。
【0010】本発明の第1電気光学装置によれば、画素
電極をこれに接続された薄膜トランジスタによりスイッ
チング制御することにより、アクティブマトリクス駆動
方式による駆動を行なえる。そして、走査線は、平面的
に見て、薄膜トランジスタのゲート電極を含む本体部か
ら、チャネル隣接領域の脇において、チャネル隣接領域
に沿って突出する突出部を有する。従って、基板面に対
して斜めに進行する入射光及び戻り光、並びにこれらに
基づく内面反射光及び多重反射光などの斜めの光が、チ
ャネル領域及びチャネル隣接領域に入射するのを、走査
線のうちゲート電極を含む本体部だけでなく、特に突出
部による光吸収或いは光反射により、少なくとも部分的
に阻止できる。この際特に、チャネル隣接領域からの層
間距離が非常に小さい位置(即ち、一般にゲート絶縁膜
の厚みだけ離れた層間位置)に配置される突出部により
遮光を行なうことで、非常に効果的に当該遮光を行なえ
る。
【0011】例えば、基板上において、薄膜トランジス
タの下側に下側遮光膜を設けた場合には、比較的層間距
離の小さい下側遮光膜と遮光膜として機能する走査線の
突出部や本体部との間に、チャネル隣接領域やチャネル
領域を挟持する構成が得られるため、斜めの光に対して
非常に高い遮光性能が得られる。
【0012】この結果、本発明の第1電気光学装置によ
れば、耐光性を高めることが可能となり、強力な入射光
や戻り光が入射するような過酷な条件下にあっても光リ
ーク電流の低減された薄膜トランジスタにより画素電極
を良好にスイッチング制御でき、最終的には本発明によ
り、明るく高コントラストの画像を表示可能となる。
【0013】本発明の第1電気光学装置の一態様では、
前記本体部と前記突出部とは、同一膜から一体的にな
る。
【0014】この態様によれば、当該第1電気光学装置
を製造する際に、遮光用の突出部は、本体部と共に走査
線を形成する工程で形成できるため、当該突出部を形成
するために追加的な工程は不要である。従って、基板上
における積層構造及び製造プロセスの簡略化を図れる。
【0015】本発明の第1電気光学装置の他の態様で
は、前記本体部は、前記ゲート電極を含む個所が幅広に
形成されている。
【0016】この態様によれば、走査線の本体部は、ゲ
ート電極を含む個所が幅広に形成されているので、斜め
の光に対する幅広の本体部によるチャネル領域やチャネ
ル隣接領域における遮光性能を向上できる。また、当該
第1電気光学装置を製造する際に、このように本体部の
特定個所を幅広に形成するためには、走査線の平面パタ
ーンに若干の変更を加えるだけで済み、追加的な工程は
不要である。
【0017】本発明の第1電気光学装置の他の態様で
は、前記突出部は、平面的に見て前記チャネル領域毎
に、そのソース側及びドレイン側に夫々位置する前記チ
ャネル隣接領域の両脇において夫々突出している。
【0018】この態様によれば、薄膜トランジスタ毎
に、そのソース側及びドレイン側並びにそれらの両脇に
合計4つの突出部が設けられることになる。従って、こ
れらの突出部により、3次元的に各種の方向から入射す
る斜めの光に対する遮光性能を向上できる。
【0019】本発明の第1電気光学装置の他の態様で
は、前記走査線は、金属又は合金を含む遮光膜からな
る。
【0020】この態様によれば、走査線は、金属又は合
金を含む遮光膜からなり、より具体的には、例えばTi
(チタン)、Cr(クロム)、W(タングステン)、T
a(タンタル)、Mo(モリブデン)、Pb(鉛)等の
高融点金属のうち少なくとも一つを含む、金属単体、合
金、金属シリサイド、ポリシリサイド、これらを積層し
たもの等からなる。従って、このような遮光膜からなる
走査線の本体部及び突出部により、斜めの光に対するチ
ャネル領域やチャネル隣接領域における遮光性能をより
向上できる。
【0021】但し、走査線を、このような遮光膜ではな
く、ポリシリコン膜等から形成しても、その光吸収特性
に応じた遮光性能が得られる。
【0022】この態様では、前記走査線は、金属膜とシ
リコン膜との多層構造を有するように構成してもよい。
【0023】このように構成すれば、本体部及び突出部
により高い遮光性能を実現しつつ、薄膜トランジスタの
ゲート絶縁膜(例えば、ゲート酸化膜など)上に形成さ
れるゲート電極としても良好な特性を実現できる。
【0024】本発明の第1電気光学装置の他の態様で
は、前記チャネル隣接領域は、LDD(Lightly Doped
Drain)領域又はオフセット領域からなる。
【0025】この態様によれば、斜めの光がLDD領域
又はオフセット領域に入射することで、薄膜トランジス
タの特性が変化する事態を、走査線の突出部による遮光
により効果的に阻止できる。
【0026】本発明の第2電気光学装置は上記課題を解
決するために、基板上に、画素電極と、該画素電極に接
続された薄膜トランジスタと、該薄膜トランジスタに接
続された配線と、前記薄膜トランジスタの少なくともチ
ャネル領域を上側から覆う上側遮光膜とを備える。前記
上側遮光膜は少なくとも部分的に、前記チャネル領域の
長手方向に直交する断面上で前記チャネル領域側から見
て凹状に形成されている。
【0027】本発明の第2電気光学装置によれば、画素
電極をこれに接続された薄膜トランジスタによりスイッ
チング制御することにより、アクティブマトリクス駆動
方式による駆動を行なえる。そして、チャネル領域を上
側から覆う上側遮光膜は少なくとも部分的に、チャネル
領域の長手方向に直交する断面上でチャネル領域側から
見て凹状に形成されている(即ち、下側が凹状に形成さ
れている)。このため、上側遮光膜が平坦である場合と
比較して、基板面に対して斜めに進行する入射光並びに
入射光及び戻り光に基づく内面反射光及び多重反射光な
どの斜めの光が、最終的に斜め上側からチャネル領域に
入射するのを、当該上側遮光膜によって、より効果的に
阻止できる。
【0028】例えば、基板上において、薄膜トランジス
タの下側に下側遮光膜を設けた場合には、下側遮光膜と
上側遮光膜との間に、チャネル領域を挟持する構成が得
られるため、斜めの光に対して非常に高い遮光性能が得
られる。この際、下側遮光膜は少なくとも部分的に、上
述した上側遮光膜の凹凸とは上下反対に、チャネル領域
の長手方向に直交する断面上でチャネル領域側から見て
凹状に形成されてもよい(即ち、上側が凹状に形成され
てもよい)。
【0029】この結果、本発明の第2電気光学装置によ
れば、耐光性を高めることが可能となり、強力な入射光
や戻り光が入射するような過酷な条件下にあっても光リ
ーク電流の低減された薄膜トランジスタにより画素電極
を良好にスイッチング制御でき、最終的には本発明によ
り、明るく高コントラストの画像を表示可能となる。
【0030】本発明の第2電気光学装置の一の態様で
は、前記上側遮光膜は、前記配線の一部からなる。
【0031】この態様によれば、上側遮光膜は、遮光膜
としての機能を有するのみではなく、配線としての機能
を有するので、全体として基板上における積層構造及び
製造工程の簡略化を図れる。例えば、上側遮光膜を兼ね
る配線は、走査線でもよいし、容量線でもよいし、デー
タ線でもよいし、これらの組み合わせでもよい。
【0032】本発明の第2電気光学装置の他の態様で
は、前記上側遮光膜は、前記画素電極に対して蓄積容量
を付与するための容量電極を含む。
【0033】この態様によれば、上側遮光膜は、遮光膜
としての機能を有するのみではなく、容量電極としての
機能を有するので、基板上に蓄積容量を作り込みつつ全
体として基板上における積層構造及び製造工程の簡略化
を図れる。例えば、上側遮光膜を兼ねる容量電極は、画
素電位側容量電極でもよいし、固定電位側容量電極でも
よい。特に画素電位側容量電極の場合には、薄膜トラン
ジスタと画素電極とを中継接続する中継層を更に兼ねて
もよい。尚、このような容量電極とは別個の中継層から
上側遮光膜を構成することも可能である。
【0034】本発明の第2電気光学装置の他の態様で
は、前記上側遮光膜は、金属又は合金を含む遮光膜から
なる。
【0035】この態様によれば、上側遮光膜は、金属又
は合金を含む遮光膜からなり、より具体的には、例えば
Ti、Cr、W、Ta、Mo、Pb等の高融点金属のう
ち少なくとも一つを含む、金属単体、合金、金属シリサ
イド、ポリシリサイド、これらを積層したもの等からな
る。或いは、上側遮光膜を、金属膜とシリコン膜との多
層構造を有するように構成してもよい。従って、このよ
うな上側遮光膜により、斜めの光に対するチャネル領域
における遮光性能をより向上できる。
【0036】但し、上側遮光膜を、ポリシリコン膜等か
ら形成しても、その光吸収特性に応じた遮光性能が得ら
れる。
【0037】本発明の第2電気光学装置の他の態様で
は、前記薄膜トランジスタは、前記チャネル領域と前記
チャネル領域から更に前記長手方向に延びるチャネル隣
接領域とを含む半導体層を有しており、前記配線は、走
査線を含み、前記走査線は、前記長手方向に交わる方向
に延びると共に平面的に見て前記チャネル領域に重なる
前記薄膜トランジスタのゲート電極を含む本体部と、平
面的に見て前記チャネル隣接領域の脇において前記本体
部から前記長手方向に突出する突出部とを有する。
【0038】この態様によれば、前述した本発明の第1
電気光学装置における走査線の突出部による遮光機能
と、当該第2電気光学装置における上側遮光膜による遮
光機能との両者を持ち合わせる構成が得られるので、一
段と耐光性を高めることが可能となる。
【0039】尚、本発明では上述した第1電気光学装置
の各種態様と、上述した第2電気光学装置の各種態様と
を、任意に組み合わせてもよい。
【0040】本発明の第2電気光学装置の他の態様で
は、前記基板又は前記基板上の下地絶縁膜に、平面的に
見て前記チャネル領域の脇に前記長手方向に沿って延び
る溝が形成されており、前記上側遮光膜は、前記溝によ
る段差に応じて前記凹状に形成されている。
【0041】この態様によれば、基板又は下地絶縁膜の
所定位置に溝を掘ることにより、その溝による段差に応
じて上側遮光膜が凹状に形成されるので、比較的単純な
構成を有する第2電気光学装置を実現できる。
【0042】本発明の第2電気光学装置の他の態様で
は、前記基板上に、前記チャネル領域の上側且つ前記上
側遮光膜の下側に位置する層間絶縁膜を更に備えてお
り、前記層間絶縁膜に、平面的に見て前記チャネル領域
の脇に前記長手方向に沿って延びる溝が形成されてお
り、前記上側遮光膜は、前記溝による段差に応じて前記
凹状に形成されている。
【0043】この態様によれば、層間絶縁膜の所定位置
に溝を掘ることにより、その溝による段差に応じて上側
遮光膜が凹状に形成されるので、比較的単純な構成を有
する第2電気光学装置を実現できる。
【0044】本発明の第1の電気光学装置の製造方法は
上記課題を解決するために、上述した本発明の基板又は
下地絶縁膜に溝が掘られた態様における第2電気光学装
置を製造する電気光学装置の製造方法であって、前記基
板又は前記下地絶縁膜に前記溝を掘る工程と、前記溝が
掘られた基板上に前記半導体層を形成する工程と、前記
半導体層の上側に前記上側遮光膜を形成する工程とを備
える。
【0045】本発明の第1の電気光学装置の製造方法に
よれば、先ず基板又は下地絶縁膜の所定位置に溝を掘
り、その後半導体層の上側に上側遮光膜を形成すれば、
溝による段差に応じて上側遮光膜が凹状に形成されるこ
とになるので、比較的簡単に第2電気光学装置を製造で
きる。
【0046】本発明の第2の電気光学装置の製造方法は
上記課題を解決するために、上述した本発明の層間絶縁
膜に溝が掘られた態様における第2電気光学装置を製造
する電気光学装置の製造方法であって、前記基板上に前
記半導体層を形成する工程と、前記半導体層の上側に前
記層間絶縁膜を形成する工程と、前記層間絶縁膜に前記
溝を掘る工程と、前記溝が掘られた層間絶縁膜上に前記
上側遮光膜を形成する工程とを備える。
【0047】本発明の第2の電気光学装置の製造方法に
よれば、先ず半導体層の上側に形成された層間絶縁膜の
所定位置に溝を掘り、その後層間絶縁膜の上側に上側遮
光膜を形成すれば、溝による段差に応じて上側遮光膜が
凹状に形成されることになるので、比較的簡単に第2電
気光学装置を製造できる。
【0048】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
【0049】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。以下の実施形態は、本発明の電気光
学装置を液晶装置に適用したものである。
【0050】(電気光学装置の画素部における構成)先
ず本発明の実施形態における電気光学装置の画素部にお
ける構成について、図1から図3を参照して説明する。
図1は、電気光学装置の画像表示領域を構成するマトリ
クス状に形成された複数の画素における各種素子、配線
等の等価回路である。図2は、データ線、走査線、画素
電極等が形成されたTFTアレイ基板の相隣接する複数
の画素群の平面図である。図3は、図2のA−A’断面
図である。尚、図3においては、各層や各部材を図面上
で認識可能な程度の大きさとするため、各層や各部材毎
に縮尺を異ならしめてある。
【0051】図1において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極9aと当該画素電極
9aをスイッチング制御するためのTFT30とが形成
されており、画像信号が供給されるデータ線6aが当該
TFT30のソースに電気的に接続されている。データ
線6aに書き込む画像信号S1、S2、…、Snは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線6a同士に対して、グループ毎に供給するよ
うにしても良い。また、TFT30のゲートに走査線3
aが電気的に接続されており、所定のタイミングで、走
査線3aにパルス的に走査信号G1、G2、…、Gm
を、この順に線順次で印加するように構成されている。
画素電極9aは、TFT30のドレインに電気的に接続
されており、スイッチング素子であるTFT30を一定
期間だけそのスイッチを閉じることにより、データ線6
aから供給される画像信号S1、S2、…、Snを所定
のタイミングで書き込む。画素電極9aを介して電気光
学物質の一例としての液晶に書き込まれた所定レベルの
画像信号S1、S2、…、Snは、後述する対向基板に
形成された対向電極との間で一定期間保持される。液晶
は、印加される電圧レベルにより分子集合の配向や秩序
が変化することにより、光を変調し、階調表示を可能に
する。ノーマリーホワイトモードであれば、各画素の単
位で印加された電圧に応じて入射光に対する透過率が減
少し、ノーマリーブラックモードであれば、各画素の単
位で印加された電圧に応じて入射光に対する透過率が増
加され、全体として電気光学装置からは画像信号に応じ
たコントラストを持つ光が出射する。ここで、保持され
た画像信号がリークするのを防ぐために、画素電極9a
と対向電極との間に形成される液晶容量と並列に蓄積容
量70を付加する。
【0052】図2において、電気光学装置のTFTアレ
イ基板上には、マトリクス状に複数の透明な画素電極9
a(点線部9a’により輪郭が示されている)が設けら
れており、画素電極9aの縦横の境界に各々沿ってデー
タ線6a及び走査線3aが設けられている。
【0053】また、半導体層1aのうち図中右上がりの
斜線領域で示したチャネル領域1a’に対向するように
走査線3aが配置されており、走査線3aはゲート電極
として機能する。特に、本実施形態では、走査線3a
は、当該ゲート電極となる個所において幅広に形成され
ていると共に、平面的に見てデータ線6aに沿って延び
る半導体層1aの両脇に(図2において、各チャネル領
域1a’の右斜め上、左斜め上、右斜め下、左斜め下の
4個所に)、当該幅広に形成された部分から夫々突出す
る突出部3bを備えている。この突出部3bの構成及び
作用効果については、後に図4から図8を参照して詳述
する。
【0054】このように、走査線3aとデータ線6aと
の交差する個所には夫々、チャネル領域1a’に走査線
3aがゲート電極として対向配置された画素スイッチン
グ用のTFT30が設けられている。
【0055】図2及び図3に示すように、蓄積容量70
は、TFT30の高濃度ドレイン領域1e(及び画素電
極9a)に接続された画素電位側容量電極としての中継
層71と、固定電位側容量電極としての容量線300の
一部とが、誘電体膜75を介して対向配置されることに
より形成されている。
【0056】容量線300は、例えば金属又は合金を含
む導電性の遮光膜からなり上側遮光膜の一例を構成する
と共に固定電位側容量電極としても機能する。容量線3
00は、例えば、Ti、Cr、W、Ta、Mo、Pb等
の高融点金属のうちの少なくとも一つを含む、金属単
体、合金、金属シリサイド、ポリシリサイド、これらを
積層したもの等からなる。但し、容量線300は、例え
ば導電性のポリシリコン膜等からなる第1膜と高融点金
属を含む金属シリサイド膜等からなる第2膜とが積層さ
れた多層構造を持ってもよい。
【0057】中継層71は、例えば導電性のポリシリコ
ン膜からなり画素電位側容量電極として機能する。中継
層71は、画素電位側容量電極としての機能の他、上側
遮光膜としての容量線300とTFT30との間に配置
される光吸収層としての機能を持ち、更に、画素電極9
aとTFT30の高濃度ドレイン領域1eとを中継接続
する機能を持つ。但し、中継層71も、容量線300と
同様に、金属又は合金を含む単一層膜若しくは多層膜か
ら構成してもよい。
【0058】容量線300は平面的に見て、走査線3a
に沿ってストライプ状に伸びており、TFT30に重な
る個所が図2中上下に突出している。そして、図2中縦
方向に夫々延びるデータ線6aと図2中横方向に夫々延
びる容量線300とが相交差して形成されることによ
り、TFTアレイ基板10上におけるTFT30の上側
に、平面的に見て格子状の上側遮光膜が構成されてお
り、各画素の開口領域を規定している。
【0059】そして本実施形態では特に、図3に示すよ
うに、TFTアレイ基板10上の下地遮光膜12には
(図面の複雑化を避けるために図2には示していない
が)、平面的に見て半導体層1aの両脇にデータ線6a
に沿って延びる溝12cvが掘られており、この溝12
cvに対応して、その上方に積層形成される走査線3a
(突出部3bを含む)、中継層71、容量線300及び
データ線6aは、下側に凹状に形成された部分を夫々含
んでいる。この溝12cvに係る構成及び作用効果につ
いても、走査線3aの突出部3bの構成及び作用効果と
共に、後に図4から図8を参照して詳述する。
【0060】図2及び図3に示すように、TFTアレイ
基板10上におけるTFT30の下側には、下側遮光膜
11aが格子状に設けられている。
【0061】下側遮光膜11aは、前述の如く上側遮光
膜の一例を構成する容量線300と同様に、例えば、T
i、Cr、W、Ta、Mo、Pb等の高融点金属のうち
の少なくとも一つを含む、金属単体、合金、金属シリサ
イド、ポリシリサイド、これらを積層したもの等からな
る。
【0062】また図3において、容量電極としての中継
層71と容量線300との間に配置される誘電体膜75
は、例えば膜厚5〜200nm程度の比較的薄いHTO
(High Temperature Oxide)膜、LTO(Low Temperat
ure Oxide)膜等の酸化シリコン膜、あるいは窒化シリ
コン膜等から構成される。蓄積容量70を増大させる観
点からは、膜の信頼性が十分に得られる限りにおいて、
誘電体膜75は薄い程良い。
【0063】また容量線300は、画素電極9aが配置
された画像表示領域からその周囲に延設され、定電位源
と電気的に接続されて、固定電位とされる。係る定電位
源としては、TFT30を駆動するための走査信号を走
査線3aに供給するための走査線駆動回路(後述する)
や画像信号をデータ線6aに供給するサンプリング回路
を制御するデータ線駆動回路(後述する)に供給される
正電源や負電源の定電位源でもよいし、対向基板20の
対向電極21に供給される定電位でも構わない。更に、
下側遮光膜11aについても、その電位変動がTFT3
0に対して悪影響を及ぼすことを避けるために、容量線
300と同様に、画像表示領域からその周囲に延設して
定電位源に接続するとよい。
【0064】画素電極9aは、中継層71を中継するこ
とにより、コンタクトホール83及び85を介して半導
体層1aのうち高濃度ドレイン領域1eに電気的に接続
されている。即ち、本実施形態では、中継層71は、蓄
積容量70の画素電位側容量電極としての機能及び光吸
収層としての機能に加えて、画素電極9aをTFT30
へ中継接続する機能を果たす。このように中継層71を
利用すれば、層間距離が例えば2000nm程度に長く
ても、両者間を一つのコンタクトホールで接続する技術
的困難性を回避しつつ比較的小径の二つ以上の直列なコ
ンタクトホールで両者間を良好に接続でき、画素開口率
を高めること可能となり、コンタクトホール開孔時にお
けるエッチングの突き抜け防止にも役立つ。
【0065】図2及び図3において、電気光学装置は、
透明なTFTアレイ基板10と、これに対向配置される
透明な対向基板20とを備えている。TFTアレイ基板
10は、例えば石英基板、ガラス基板、シリコン基板か
らなり、対向基板20は、例えばガラス基板や石英基板
からなる。
【0066】図3に示すように、TFTアレイ基板10
には、画素電極9aが設けられており、その上側には、
ラビング処理等の所定の配向処理が施された配向膜16
が設けられている。画素電極9aは例えば、ITO(In
dium Tin Oxide)膜などの透明導電性膜からなる。また
配向膜16は例えば、ポリイミド膜などの有機膜からな
る。
【0067】他方、対向基板20には、その全面に渡っ
て対向電極21が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜22が設
けられている。対向電極21は例えば、ITO膜などの
透明導電性膜からなる。また配向膜22は、ポリイミド
膜などの有機膜からなる。
【0068】対向基板20には、格子状又はストライプ
状の遮光膜を設けるようにしてもよい。このような構成
を採ることで、前述の如く上側遮光膜を構成する容量線
300及びデータ線6aと共に当該対向基板20上の遮
光膜により、対向基板20側からの入射光がチャネル領
域1a’や低濃度ソース領域1b及び低濃度ドレイン領
域1cに侵入するのを、より確実に阻止できる。更に、
このような対向基板20上の遮光膜は、少なくとも入射
光が照射される面を高反射な膜で形成することにより、
電気光学装置の温度上昇を防ぐ働きをする。尚、このよ
うに対向基板20上の遮光膜は好ましくは、平面的に見
て容量線300とデータ線6aとからなる遮光層の内側
に位置するように形成する。これにより、対向基板20
上の遮光膜により、各画素の開口率を低めることなく、
このような遮光及び温度上昇防止の効果が得られる。
【0069】このように構成された、画素電極9aと対
向電極21とが対面するように配置されたTFTアレイ
基板10と対向基板20との間には、後述のシール材に
より囲まれた空間に電気光学物質の一例である液晶が封
入され、液晶層50が形成される。液晶層50は、画素
電極9aからの電界が印加されていない状態で配向膜1
6及び22により所定の配向状態をとる。液晶層50
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材は、TFTアレイ基板10及
び対向基板20をそれらの周辺で貼り合わせるための、
例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー或いはガラスビーズ等のギャップ材が混入されてい
る。
【0070】更に、画素スイッチング用TFT30の下
には、下地絶縁膜12が設けられている。下地絶縁膜1
2は、下側遮光膜11aからTFT30を層間絶縁する
機能の他、TFTアレイ基板10の全面に形成されるこ
とにより、TFTアレイ基板10の表面の研磨時におけ
る荒れや、洗浄後に残る汚れ等で画素スイッチング用T
FT30の特性の劣化を防止する機能を有する。
【0071】図3において、画素スイッチング用TFT
30は、LDD(Lightly Doped Drain)構造を有して
おり、走査線3a、当該走査線3aからの電界によりチ
ャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜を含む絶縁膜2、半導体層1aの低濃度ソース領域
1b及び低濃度ドレイン領域1c、半導体層1aの高濃
度ソース領域1d並びに高濃度ドレイン領域1eを備え
ている。
【0072】走査線3a上には、高濃度ソース領域1d
へ通じるコンタクトホール81及び高濃度ドレイン領域
1eへ通じるコンタクトホール83が各々開孔された第
1層間絶縁膜41が形成されている。
【0073】第1層間絶縁膜41上には中継層71及び
容量線300が形成されており、これらの上には、高濃
度ソース領域1d及び中継層71へ夫々通じるコンタク
トホール81及びコンタクトホール85が各々開孔され
た第2層間絶縁膜42が形成されている。
【0074】尚、本実施形態では、第1層間絶縁膜41
に対しては、1000℃の焼成を行うことにより、半導
体層1aや走査線3aを構成するポリシリコン膜に注入
したイオンの活性化を図ってもよい。他方、第2層間絶
縁膜42に対しては、このような焼成を行わないことに
より、容量線300の界面付近に生じるストレスの緩和
を図るようにしてもよい。
【0075】第2層間絶縁膜42上にはデータ線6aが
形成されており、これらの上には、中継層71へ通じる
コンタクトホール85が形成された第3層間絶縁膜43
が形成されている。画素電極9aは、このように構成さ
れた第3層間絶縁膜43の上面に設けられている。
【0076】本実施形態では特に、図3に示したように
多数の所定パターンの導電層を積層することにより、画
素電極9aの下地面(即ち、第3層間絶縁膜43の表
面)におけるデータ線6aや走査線3aに沿った領域に
段差が生じるのを、第3層間絶縁膜43の表面を平坦化
処理することで(例えば、CMP(Chemical Mechanica
l Polishing)処理等で研磨することにより、或いは有
機SOG(Spin On Glass)を用いて平らに形成すること
で)緩和している。このように配線、素子等が存在する
領域と存在しない領域との間における段差を緩和するこ
とにより、最終的には段差に起因した液晶の配向不良等
の画像不良を低減できる。但し、このように第3層間絶
縁膜43に平坦化処理を施すのに代えて又は加えて、T
FTアレイ基板10、下地絶縁膜12、第1層間絶縁膜
41及び第2層間絶縁膜42のうち少なくとも一つに溝
を掘って、データ線6a等の配線やTFT30等を埋め
込むことにより平坦化処理を行ってもよい。
【0077】(走査線、容量線及びデータ線による遮
光)次に、図4から図8を参照して、上述した電気光学
装置の実施形態における、走査線3aの突出部3bの構
成及び作用効果並びに下地絶縁膜12に掘られた溝12
cvに係る構成及び作用効果について詳述する。ここに
図4は、図2のうち走査線3aの突出部3b及び下地絶
縁膜12に掘られる溝12cv(図4中、右下がりのハ
ッチング領域で示す)を、半導体層1a(図中点線で示
す)と共に抜粋して示す平面図であり、図5は、図4の
B−B’断面図であり、図6は、図4のC−C’断面図
である。図7は、図4のD−D’断面図であり、図8
は、変形形態における図4のB−B’断面図である。
【0078】図4から図7に示すように、下地絶縁膜1
2には、半導体層1aの両脇にデータ線6aに沿って溝
12cvが掘られている。溝12cv内には、走査線3
aの突出部3bが部分的に埋め込まれており、更に、層
間絶縁膜41、層間絶縁膜42等を介して、中継層7
1、容量線300及びデータ線6aが部分的に埋め込ま
れている。これにより、図5から図7に示す各断面図上
で、走査線3aの突出部3b、容量線300及びデータ
線6aは、溝12cvに対応して下側に凹状に形成され
た部分を含んでいる。
【0079】従って第1に、走査線3aに突出部3bが
設けられているので、TFTアレイ基板10の基板面に
対して斜めに進行する入射光及び戻り光、並びにこれら
に基づく内面反射光及び多重反射光などの斜めの光が、
チャネル領域1a及びその隣接領域(即ち、低濃度ソー
ス領域1b及び低濃度ドレイン領域1c)に入射するの
を、走査線3aのうちゲート電極として機能する本体部
だけでなく、特に突出部3bによる光吸収或いは光反射
により、少なくとも部分的に阻止できる。この際、半導
体層1aに近接した突出部3b(及び走査線3aの本体
部)により遮光を行なうので、非常に効果的に当該遮光
を行なえる。
【0080】また第2に、半導体層1aを上側から覆う
上側遮光膜として機能する走査線3a(突出部3bを含
む)、中継層71、容量線300及びデータ線6は夫
々、溝12cvに対応して下側に凹状に形成された部分
を含んでいるので、上側遮光膜が平坦である場合と比較
して、基板面に対して斜めに進行する入射光並びに入射
光及び戻り光に基づく内面反射光及び多重反射光などの
斜めの光が、最終的に斜め上側からチャネル領域1a及
びその隣接領域に入射するのを、当該上側遮光膜によっ
て、より効果的に阻止できる。即ち、下側に凹状(或い
は上側に凸状)である上側遮光膜の上面部分により、上
側からの斜めの光を拡散させる傾向が溝12cvに応じ
て強まるので、最終的に斜め上側からチャネル領域1a
及びその隣接領域に入射するの光量を低減できるのであ
る。尚、同様の理由から、下側遮光膜11aを少なくと
も部分的に、上述した上側遮光膜の凹凸とは上下反対
に、上側に凹状に(即ち、下側に凸状に)形成してもよ
い。
【0081】加えて、本実施形態では、走査線3aは、
ゲート電極を含む個所が幅広に形成されているので、斜
めの光に対する走査線3aによるチャネル領域やその隣
接領域における遮光性能を向上できる。
【0082】ここで本実施形態では、図2及び図3に示
した如く各種遮光膜によりTFT30に対する遮光を上
下から行なっている。即ち、電気光学装置における上側
(即ち、入射光の入射側)から入射する入射光に対して
は、容量線300及びデータ線6aが、上側遮光膜とし
て機能する。他方、当該電気光学装置における下側(即
ち、入射光の出射側)から入射する戻り光に対しては、
下側遮光膜11aが文字通り下側遮光膜として機能す
る。従って、走査線3aに突出部3bを設ける必要性
や、溝12cvにより上側遮光膜たる容量線300等に
特別な形状を与える必要性は無いようにも考えられる。
しかしながら、入射光は、基板10に対して斜め方向か
ら入射する斜め光を含んでいる。例えば入射角が垂直か
ら10度〜15度位までずれる成分を10%程度含んで
いる。同様に戻り光も、斜め光を含んでいる。このた
め、斜め光が、基板10の上面や下側遮光膜11aの上
面等で反射されて、或いは上側遮光膜の下面等で反射さ
れて、更にこれらが当該電気光学装置内の他の界面で反
射されて、内面反射光・多重反射光が生成される。従っ
て、TFT30の上下に各種遮光膜を備えていても、両
者間の隙間を介して進入する斜めの光は存在し得るの
で、本実施形態の如く、半導体層1aの脇で遮光を行な
う突出部3bや、溝12cvに対応する凹状部分による
遮光の効果は大きいといえる。
【0083】以上図4から図7を参照して説明したよう
に、本実施形態の電気光学装置によれば、突出部3b及
び溝12cvを設けることにより、耐光性を高められ、
強力な入射光や戻り光が入射するような過酷な条件下に
あっても光リーク電流の低減されたTFT30により画
素電極9aを良好にスイッチング制御でき、最終的に
は、明るく高コントラストの画像を表示できる。
【0084】加えて本実施形態では、上側遮光膜は、走
査線3a(突出部3bを含む)、容量線300、データ
線6a等の一部からなるため、全体としてTFTアレイ
基板10上における積層構造及び製造工程の簡略化を図
れる。更に、本実施形態では、突出部3bは、走査線3
aと同一膜から一体的になるので、突出部3bを形成す
るために、追加的な工程は不要である。
【0085】以上説明した本実施形態では、走査線3a
を、容量線300や下地遮光膜11aの場合と同様に、
金属又は合金を含む遮光膜(例えば、Ti、Cr、W、
Ta、Mo、Pb等の高融点金属のうち少なくとも一つ
を含む、金属単体、合金、金属シリサイド、ポリシリサ
イド、これらを積層したもの等)から構成してもよい。
このように構成すれば、走査線3a及び突出部3bによ
り、斜めの光に対するチャネル領域やチャネル隣接領域
における遮光性能をより向上できる。
【0086】以上説明した本実施形態では、突出部3b
は、各チャネル領域1a’に対し4つ形成しているが、
チャネル領域1a’の片脇のみに形成しても、或いは図
2でチャネル領域1a’の上側のみ又は下側のみに形成
しても、ある程度の類似効果が得られる。例えば、半導
体層1aの周囲における配線や素子等の配置に鑑み、チ
ャネル領域1a’の両脇或いは上下両方に突出部3bを
合計4つ形成することが困難である場合などには、レイ
アウトに無理を加えることなく、片脇にのみ或いは上側
又は下側にのみ、チャネル領域毎に3つ以下の突出部3
bを設ければよい。
【0087】更に以上説明した実施形態では、画素スイ
ッチング用TFT30は、好ましくは図3に示したよう
にLDD構造を持つが、低濃度ソース領域1b及び低濃
度ドレイン領域1cに不純物の打ち込みを行わないオフ
セット構造を持ってよいし、走査線3aの一部からなる
ゲート電極をマスクとして高濃度で不純物を打ち込み、
自己整合的に高濃度ソース及びドレイン領域を形成する
セルフアライン型のTFTであってもよい。また本実施
形態では、画素スイッチング用TFT30のゲート電極
を高濃度ソース領域1d及び高濃度ドレイン領域1e間
に1個のみ配置したシングルゲート構造としたが、これ
らの間に2個以上のゲート電極を配置してもよい。この
ようにデュアルゲート或いはトリプルゲート以上でTF
Tを構成すれば、チャネルとソース及びドレイン領域と
の接合部のリーク電流を防止でき、オフ時の電流を低減
することができる。
【0088】尚、図8に示したように、下地絶縁膜12
に代えて、第1層間絶縁膜41に溝41cvを掘り、上
側遮光膜を構成する中継層71、容量線300及びデー
タ線6に夫々、溝41cvに対応して下側に凹状に形成
された部分を含むように形成しても、上述の実施形態と
類似の遮光性能が得られる。
【0089】(製造プロセス)次に、本発明による電気
光学装置の製造プロセスについて図9及び図10を参照
して説明する。ここに図9及び図10は、製造プロセス
の各工程における電気光学装置の半導体層1a付近の様
子を図6と同様に図4のC−C’断面図で順を追って示
す工程図である。
【0090】先ず図9の工程(1)に示すように、石英
基板、ハードガラス、シリコン基板等のTFTアレイ基
板10を用意する。ここで、好ましくはN2(窒素)等
の不活性ガス雰囲気且つ約900〜1300℃の高温で
アニール処理し、後に実施される高温プロセスにおける
TFTアレイ基板10に生じる歪みが少なくなるように
前処理しておく。
【0091】続いて、このように処理されたTFTアレ
イ基板10の全面に、Ti、Cr、W、Ta、Mo及び
Pd等の金属や金属シリサイド等の金属合金膜を、スパ
ッタリングにより、100〜500nm程度の膜厚、好
ましくは約200nmの膜厚の遮光膜を形成する。そし
てフォトリソグラフィ及びエッチングにより、平面形状
が格子状の下側遮光膜11aを形成する。
【0092】続いて、下側遮光膜11a上に、例えば、
常圧又は減圧CVD法等によりTEOS(テトラ・エチ
ル・オルソ・シリケート)ガス、TEB(テトラ・エチ
ル・ボートレート)ガス、TMOP(テトラ・メチル・
オキシ・フォスレート)ガス等を用いて、NSG、PS
G、BSG、BPSGなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる下地絶縁膜12
を形成する。この下地絶縁膜12の膜厚は、例えば約5
00〜2000nm程度とする。
【0093】次に図9の工程(2)では、フォトリソグ
ラフィ並びにドライ及びウエットエッチングにより、図
4に示した平面形状を持つ溝12cvを掘る。溝12c
vの深度は、溝12cvの底部に位置する下地絶縁膜1
2部分の膜厚が下地絶縁膜として良好に機能する程度の
膜厚を残すように、下地絶縁膜12の膜厚に応じて例え
ば500〜1500nm程度とする。
【0094】次に図9の工程(3)では、溝12cvの
掘られた下地絶縁膜12上に、約450〜550℃、好
ましくは約500℃の比較的低温環境中で、流量約40
0〜600cc/minのモノシランガス、ジシランガ
ス等を用いた減圧CVD(例えば、圧力約20〜40P
aのCVD)により、アモルファスシリコン膜を形成す
る。その後、窒素雰囲気中で、約600〜700℃にて
約1〜10時間、好ましくは、4〜6時間のアニール処
理を施することにより、ポリシリコン膜を約50〜20
0nmの粒径、好ましくは約100nmの粒径となるま
で固相成長させる。固相成長させる方法としては、RT
A(Rapid Thermal Anneal)を使ったアニール処理でも
良いし、エキシマレーザー等を用いたレーザーアニール
でも良い。この際、画素スイッチング用のTFT30
を、nチャネル型とするかpチャネル型にするかに応じ
て、V族元素やIII族元素のドーパントを僅かにイオン
注入等によりドープしても良い。そして、フォトリソグ
ラフィ及びエッチングにより、所定パターンを有する半
導体層1aを形成する。
【0095】続いて、TFT30を構成する半導体層1
aを約900〜1300℃の温度、好ましくは約100
0℃の温度により熱酸化して下層ゲート絶縁膜を形成
し、続けて減圧CVD法等により、若しくは両者を続け
て行うことにより、上層ゲート絶縁膜を形成する、これ
により、多層の高温酸化シリコン膜(HTO膜)や窒化
シリコン膜からなる(ゲート絶縁膜を含む)絶縁膜2を
形成する。この結果、半導体層1aは、約30〜150
nmの厚さ、好ましくは約35〜50nmの厚さとな
り、絶縁膜2の厚さは、約20〜150nmの厚さ、好
ましくは約30〜100nmの厚さとなる。
【0096】続いて、画素スイッチング用のTFT30
のスレッシュホールド電圧Vthを制御するために、半
導体層1aのうちNチャネル領域或いはPチャネル領域
に、ボロン等のドーパントを予め設定された所定量だけ
イオン注入等によりドープする。
【0097】次に図9の工程(4)では、減圧CVD法
等によりポリシリコン膜を堆積し、更にリン(P)を熱
拡散し、このポリシリコン膜を導電化する。又は、Pイ
オンをこのポリシリコン膜の成膜と同時に導入したドー
プトシリコン膜を用いてもよい。このポリシリコン膜の
膜厚は、約100〜500nmの厚さ、好ましくは約3
50nm程度である。そして、フォトリソグラフィ及び
エッチングにより、TFT30のゲート電極部及び突出
部3b(図4参照)を含めて所定パターンの走査線3a
を形成する。
【0098】例えば、TFT30をLDD構造を持つn
チャネル型のTFTとする場合、半導体層1aに、先ず
低濃度ソース領域1b及び低濃度ドレイン領域1cを形
成するために、走査線3a(ゲート電極)をマスクとし
て、PなどのV族元素のドーパントを低濃度で(例え
ば、Pイオンを1〜3×1013/cm2のドーズ量に
て)ドープする。これにより走査線3a下の半導体層1
aはチャネル領域1a’となる。更に、画素スイッチン
グ用TFT30を構成する高濃度ソース領域1d及び高
濃度ドレイン領域1eを形成するために、走査線3aよ
りも幅の広い平面パターンを有するレジスト層を走査線
3a上に形成する。その後、PなどのV族元素のドーパ
ントを高濃度で(例えば、Pイオンを1〜3×1015
cm2のドーズ量にて)ドープする。尚、例えば、低濃
度のドープを行わずに、オフセット構造のTFTとして
もよく、走査線3aをマスクとして、Pイオン、Bイオ
ン等を用いたイオン注入技術によりセルフアライン型の
TFTとしてもよい。この不純物のドープにより走査線
3aは更に低抵抗化される。
【0099】次に図9の工程(5)では、走査線3a上
に、例えば、常圧又は減圧CVD法等によりTEOSガ
ス、TEBガス、TMOPガス等を用いて、NSG、P
SG、BSG、BPSGなどのシリケートガラス膜、窒
化シリコン膜や酸化シリコン膜等からなる第1層間絶縁
膜41を形成する。この第1層間絶縁膜12の膜厚は、
例えば約500〜2000nm程度とする。ここで好ま
しくは、800℃の程度の高温でアニール処理し、層間
絶縁膜41の膜質を向上させておく。
【0100】続いて、層間絶縁膜41に対する反応性イ
オンエッチング、反応性イオンビームエッチング等のド
ライエッチングにより、不図示のコンタクトホール83
(図2及び図3参照)を同時開孔する。
【0101】続いて、減圧CVD法等によりポリシリコ
ン膜を堆積し、更にリン(P)を熱拡散し、このポリシ
リコン膜を導電化する。又は、Pイオンをこのポリシリ
コン膜の成膜と同時に導入したドープトシリコン膜を用
いてもよい。このポリシリコン膜の膜厚は、約100〜
500nmの厚さ、好ましくは約150nm程度であ
る。そして、フォトリソグラフィ及びエッチングによ
り、不図示の中継層71(図2及び図3参照)を形成す
る。
【0102】続いて、画素電位側容量電極を兼ねる画素
電極中継層71及び第1層間絶縁膜41上に、減圧CV
D法、プラズマCVD法等により高温酸化シリコン膜
(HTO膜)や窒化シリコン膜からなる誘電体膜75を
膜厚50nm程度の比較的薄い厚さに堆積する。但し、
誘電体膜75は、絶縁膜2の場合と同様に、単層膜或い
は多層膜のいずれから構成してもよく、一般にTFTの
ゲート絶縁膜を形成するのに用いられる各種の公知技術
により形成可能である。そして、誘電体膜75を薄くす
る程、蓄積容量70は大きくなるので、結局、膜破れな
どの欠陥が生じないことを条件に、膜厚50nm以下の
極薄い絶縁膜となるように誘電体膜75を形成すると有
利である。
【0103】続いて、誘電体膜75上に、Ti、Cr、
W、Ta、Mo及びPd等の金属や金属シリサイド等の
金属合金膜を、スパッタリングにより、100〜500
nm程度の膜厚に形成する。そしてフォトリソグラフィ
及びエッチングにより、所定パターンを持つ容量線30
0を形成する。即ち、蓄積容量70が完成する。
【0104】但し、容量線300を多層膜から構成する
場合には、先ず誘電体膜75上に減圧CVD法等により
ポリシリコン膜を堆積し、更にリン(P)を熱拡散し、
このポリシリコン膜を導電化して第1膜を形成し、この
上に更に、金属や金属シリサイド等の金属合金膜を第2
膜として積層形成した後、フォトリソグラフィ及びエッ
チングにより第1及び第2膜から所定パターンを持つ容
量線300を形成してもよい。
【0105】次に図10の工程(6)では、例えば、常
圧又は減圧CVD法やTEOSガス等を用いて、NS
G、PSG、BSG、BPSGなどのシリケートガラス
膜、窒化シリコン膜や酸化シリコン膜等からなる第2層
間絶縁膜42を形成する。第1層間絶縁膜42の膜厚
は、例えば500〜1500nm程度である。
【0106】続いて、第2層間絶縁膜42に対する反応
性イオンエッチング、反応性イオンビームエッチング等
のドライエッチングにより、不図示のコンタクトホール
81(図2及び図3参照)を開孔する。
【0107】続いて、第2層間絶縁膜42上の全面に、
スパッタリング等により、遮光性のAl等の低抵抗金属
や金属シリサイド等を金属膜として、約100〜500
nmの厚さ、好ましくは約300nmに堆積する。そし
て、フォトリソグラフィ及びエッチングにより、所定パ
ターンを有するデータ線6aを形成する。
【0108】次に図10の工程(7)では、データ線6
a上を覆うように、例えば、常圧又は減圧CVD法やT
EOSガス等を用いて、NSG、PSG、BSG、BP
SGなどのシリケートガラス膜、窒化シリコン膜や酸化
シリコン膜等からなる第3層間絶縁膜43を形成する。
第3層間絶縁膜43の膜厚は、例えば500〜1500
nm程度である。
【0109】続いて、第3層間絶縁膜43に対する反応
性イオンエッチング、反応性イオンビームエッチング等
のドライエッチングにより、不図示のコンタクトホール
85(図2及び図3参照)を開孔する。
【0110】続いて、第3層間絶縁膜43上に、スパッ
タ処理等により、ITO膜等の透明導電性膜を、約50
〜200nmの厚さに堆積する。そして、フォトリソグ
ラフィ及びエッチングにより、画素電極9aを形成す
る。尚、当該液晶装置を反射型の液晶装置に用いる場合
には、Al等の反射率の高い不透明な材料から画素電極
9aを形成してもよい。
【0111】続いて、画素電極9aの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜16(図3参照)が形成される。
【0112】他方、図3に示した対向基板20について
は、ガラス基板等が先ず用意され、額縁としての遮光膜
が、例えば金属クロムをスパッタした後、フォトリソグ
ラフィ及びエッチングを経て形成される。尚、これらの
遮光膜は、導電性である必要はなく、Cr、Ni、Al
などの金属材料の他、カーボンやTiをフォトレジスト
に分散した樹脂ブラックなどの材料から形成してもよ
い。
【0113】その後、対向基板20の全面にスパッタ処
理等により、ITO等の透明導電性膜を、約50〜20
0nmの厚さに堆積することにより、対向電極21を形
成する。更に、対向電極21の全面にポリイミド系の配
向膜の塗布液を塗布した後、所定のプレティルト角を持
つように且つ所定方向でラビング処理を施すこと等によ
り、配向膜22(図3参照)が形成される。
【0114】最後に、上述のように各層が形成されたT
FTアレイ基板10と対向基板20とは、配向膜16及
び22が対面するようにシール材(図11及び図12参
照)により貼り合わされ、真空吸引等により、両基板間
の空間に、例えば複数種類のネマティック液晶を混合し
てなる液晶が吸引されて、所定層厚の液晶層50が形成
される。
【0115】以上説明した本発明の製造プロセスによれ
ば、上述した本発明による電気光学装置を製造できる。
この際特に、工程(4)における走査線3bのパターニ
ング処理に若干の変更を加えるだけで図4に示した如き
突出部3bを形成でき、更に工程(2)で溝12cvを
掘るだけで、その上方にある上側遮光膜として機能する
各種導電膜を、下側に凹状に形成された部分を含むよう
に形成できるので、全体として比較的簡単に、当該製造
プロセスを実施できる。
【0116】尚、前述した変形形態に係る電気光学装置
(図8参照)を製造する場合には、図9の工程(2)に
示した溝12cvを掘る処理を省略し、代わりに、工程
(5)の途中で、第1層間絶縁膜41に対して、溝41
cvを掘るようにすれば足り、残りの工程は上述した図
9及び図10に示したのと同様で済む。
【0117】(電気光学装置の全体構成)以上のように
構成された各実施形態における電気光学装置の全体構成
を図11及び図12を参照して説明する。尚、図11
は、TFTアレイ基板10をその上に形成された各構成
要素と共に対向基板20の側から見た平面図であり、図
12は、図11のH−H’断面図である。
【0118】図11において、TFTアレイ基板10の
上には、シール材52がその縁に沿って設けられてお
り、その内側に並行して、画像表示領域10aの周辺を
規定する額縁としての遮光膜53が設けられている。シ
ール材52の外側の領域には、データ線6aに画像信号
を所定タイミングで供給することによりデータ線6aを
駆動するデータ線駆動回路101及び外部回路接続端子
102がTFTアレイ基板10の一辺に沿って設けられ
ており、走査線3aに走査信号を所定タイミングで供給
することにより走査線3aを駆動する走査線駆動回路1
04が、この一辺に隣接する2辺に沿って設けられてい
る。走査線3aに供給される走査信号遅延が問題になら
ないのならば、走査線駆動回路104は片側だけでも良
いことは言うまでもない。また、データ線駆動回路10
1を画像表示領域10aの辺に沿って両側に配列しても
よい。更にTFTアレイ基板10の残る一辺には、画像
表示領域10aの両側に設けられた走査線駆動回路10
4間をつなぐための複数の配線105が設けられてい
る。また、対向基板20のコーナー部の少なくとも1箇
所においては、TFTアレイ基板10と対向基板20と
の間で電気的に導通をとるための導通材106が設けら
れている。そして、図12に示すように、図11に示し
たシール材52とほぼ同じ輪郭を持つ対向基板20が当
該シール材52によりTFTアレイ基板10に固着され
ている。
【0119】尚、TFTアレイ基板10上には、これら
のデータ線駆動回路101、走査線駆動回路104等に
加えて、複数のデータ線6aに画像信号を所定のタイミ
ングで印加するサンプリング回路、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。
【0120】以上図1から図12を参照して説明した実
施形態では、データ線駆動回路101及び走査線駆動回
路104をTFTアレイ基板10の上に設ける代わり
に、例えばTAB(Tape Automated bonding)基板上に
実装された駆動用LSIに、TFTアレイ基板10の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
20の投射光が入射する側及びTFTアレイ基板10の
出射光が出射する側には各々、例えば、TN(Twisted
Nematic)モード、VA(Vertically Aligned)モー
ド、PDLC(Polymer Dispersed Liquid Crystal)モー
ド等の動作モードや、ノーマリーホワイトモード/ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光板などが所定の方向で配置される。
【0121】以上説明した実施形態における電気光学装
置は、プロジェクタに適用されるため、3枚の電気光学
装置がRGB用のライトバルブとして各々用いられ、各
ライトバルブには各々RGB色分解用のダイクロイック
ミラーを介して分解された各色の光が投射光として各々
入射されることになる。従って、各実施形態では、対向
基板20に、カラーフィルタは設けられていない。しか
しながら、画素電極9aに対向する所定領域にRGBの
カラーフィルタをその保護膜と共に、対向基板20上に
形成してもよい。このようにすれば、プロジェクタ以外
の直視型や反射型のカラー電気光学装置について、各実
施形態における電気光学装置を適用できる。また、対向
基板20上に1画素1個対応するようにマイクロレンズ
を形成してもよい。あるいは、TFTアレイ基板10上
のRGBに対向する画素電極9a下にカラーレジスト等
でカラーフィルタ層を形成することも可能である。この
ようにすれば、入射光の集光効率を向上することで、明
るい電気光学装置が実現できる。更にまた、対向基板2
0上に、何層もの屈折率の相違する干渉層を堆積するこ
とで、光の干渉を利用して、RGB色を作り出すダイク
ロイックフィルタを形成してもよい。このダイクロイッ
クフィルタ付き対向基板によれば、より明るいカラー電
気光学装置が実現できる。
【0122】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう電気光学装置及びその製
造方法もまた本発明の技術的範囲に含まれるものであ
る。
【図面の簡単な説明】
【図1】本発明の実施形態の電気光学装置における画像
表示領域を構成するマトリクス状の複数の画素に設けら
れた各種素子、配線等の等価回路である。
【図2】実施形態の電気光学装置におけるデータ線、走
査線、画素電極等が形成されたTFTアレイ基板の相隣
接する複数の画素群の平面図である。
【図3】図2のA−A’断面図である。
【図4】図2のうち突出部と半導体層とを抜粋して、下
地絶縁膜に掘られた溝と共に示す平面図である。
【図5】図4のB−B’断面図である。
【図6】図4のC−C’断面図である。
【図7】図4のD−D’断面図である。
【図8】変形形態における図4のC−C’断面図であ
る。
【図9】本発明による製造プロセスの各工程における電
気光学装置の半導体層付近の様子を図4のC−C’断面
図で順を追って示す工程図(その1)である。
【図10】本発明による製造プロセスの各工程における
電気光学装置の半導体層付近の様子を図4のC−C’断
面図で順を追って示す工程図(その2)である。
【図11】実施形態の電気光学装置におけるTFTアレ
イ基板をその上に形成された各構成要素と共に対向基板
の側から見た平面図である。
【図12】図11のH−H’断面図である。
【符号の説明】
1a…半導体層 1a’…チャネル領域 1b…低濃度ソース領域 1c…低濃度ドレイン領域 1d…高濃度ソース領域 1e…高濃度ドレイン領域 2…絶縁膜 3a…走査線 3b…突出部 6a…データ線 9a…画素電極 10…TFTアレイ基板 10cv…溝 11a…下側遮光膜 12…下地絶縁膜 12cv…溝 16…配向膜 20…対向基板 21…対向電極 22…配向膜 30…TFT 50…液晶層 70…蓄積容量 71…中継層 75…誘電体膜 81、83、85…コンタクトホール 300…容量線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 617K 626C Fターム(参考) 2H091 FA35Y FB08 FC10 FC26 FD04 FD22 GA13 LA03 LA11 LA12 MA07 2H092 HA11 JA26 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB51 JB57 JB63 JB69 KA04 KA07 MA05 MA07 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA28 MA35 MA37 MA41 NA25 NA27 NA29 PA09 RA05 5C094 AA25 AA43 AA48 AA53 BA03 BA43 CA19 DA13 DB01 DB04 EA04 EA10 EB02 ED15 FA01 FA02 FB12 FB14 FB15 GB10 5F110 BB01 CC02 DD02 DD03 DD05 DD12 DD13 DD14 DD21 DD25 EE09 EE14 EE22 EE28 EE37 EE45 FF02 FF03 FF09 FF23 FF29 GG02 GG13 GG23 GG25 GG32 GG47 GG52 HJ01 HJ04 HJ13 HJ23 HM14 HM15 NN03 NN04 NN22 NN23 NN24 NN25 NN26 NN35 NN45 NN46 NN54 NN72 NN73 PP02 PP03 PP10 PP13 QQ11 QQ19

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、 画素電極と、 該画素電極に接続された薄膜トランジスタと、 該薄膜トランジスタに接続された走査線とを備えてお
    り、 前記薄膜トランジスタは、長手方向に延びるチャネル領
    域と該チャネル領域から更に前記長手方向に延びるチャ
    ネル隣接領域とを含む半導体層を有しており、 前記走査線は、前記長手方向に交わる方向に延びると共
    に平面的に見て前記チャネル領域に重なる前記薄膜トラ
    ンジスタのゲート電極を含む本体部と、平面的に見て前
    記チャネル隣接領域の脇において前記本体部から前記長
    手方向に突出する突出部とを有することを特徴とする電
    気光学装置。
  2. 【請求項2】 前記本体部と前記突出部とは、同一膜か
    ら一体的になることを特徴とする請求項1に記載の電気
    光学装置。
  3. 【請求項3】 前記本体部は、前記ゲート電極を含む個
    所が幅広に形成されていることを特徴とする請求項1又
    は2に記載の電気光学装置。
  4. 【請求項4】 前記突出部は、平面的に見て前記チャネ
    ル領域毎に、そのソース側及びドレイン側に夫々位置す
    る前記チャネル隣接領域の両脇において夫々突出してい
    ることを特徴とする請求項1から3のいずれか一項に記
    載の電気光学装置。
  5. 【請求項5】 前記走査線は、金属又は合金を含む遮光
    膜からなることを特徴とする請求項1から4のいずれか
    一項に記載の電気光学装置。
  6. 【請求項6】 前記走査線は、金属膜とシリコン膜との
    多層構造を有することを特徴とする請求項5に記載の電
    気光学装置。
  7. 【請求項7】 前記チャネル隣接領域は、LDD(Ligh
    tly Doped Drain)領域又はオフセット領域からなるこ
    とを特徴とする請求項1から6のいずれか一項に記載の
    電気光学装置。
  8. 【請求項8】 基板上に、 画素電極と、 該画素電極に接続された薄膜トランジスタと、 該薄膜トランジスタに接続された配線と、 前記薄膜トランジスタの少なくともチャネル領域を上側
    から覆う上側遮光膜とを備えており、 前記上側遮光膜は少なくとも部分的に、前記チャネル領
    域の長手方向に直交する断面上で前記チャネル領域側か
    ら見て凹状に形成されていることを特徴とする電気光学
    装置。
  9. 【請求項9】 前記上側遮光膜は、前記配線の一部から
    なることを特徴とする請求項8に記載の電気光学装置。
  10. 【請求項10】 前記上側遮光膜は、前記画素電極に対
    して蓄積容量を付与するための容量電極を含むことを特
    徴とする請求項8又は9に記載の電気光学装置。
  11. 【請求項11】 前記上側遮光膜は、金属又は合金を含
    む遮光膜からなることを特徴とする請求項8から10の
    いずれか一項に記載の電気光学装置。
  12. 【請求項12】 前記薄膜トランジスタは、前記チャネ
    ル領域と前記チャネル領域から更に前記長手方向に延び
    るチャネル隣接領域とを含む半導体層を有しており、 前記配線は、走査線を含み、 前記走査線は、前記長手方向に交わる方向に延びると共
    に平面的に見て前記チャネル領域に重なる前記薄膜トラ
    ンジスタのゲート電極を含む本体部と、平面的に見て前
    記チャネル隣接領域の脇において前記本体部から前記長
    手方向に突出する突出部とを有することを特徴とする請
    求項8から11のいずれか一項に記載の電気光学装置。
  13. 【請求項13】 前記基板又は前記基板上の下地絶縁膜
    に、平面的に見て前記チャネル領域の脇に前記長手方向
    に沿って延びる溝が形成されており、 前記上側遮光膜は、前記溝による段差に応じて前記凹状
    に形成されていることを特徴とする請求項8から12の
    いずれか一項に記載の電気光学装置。
  14. 【請求項14】 前記基板上に、前記チャネル領域の上
    側且つ前記上側遮光膜の下側に位置する層間絶縁膜を更
    に備えており、 前記層間絶縁膜に、平面的に見て前記チャネル領域の脇
    に前記長手方向に沿って延びる溝が形成されており、 前記上側遮光膜は、前記溝による段差に応じて前記凹状
    に形成されていることを特徴とする請求項8から12の
    いずれか一項に記載の電気光学装置。
  15. 【請求項15】 請求項13に記載の電気光学装置を製
    造する電気光学装置の製造方法であって、 前記基板又は前記下地絶縁膜に前記溝を掘る工程と、 前記溝が掘られた基板上に前記半導体層を形成する工程
    と、 前記半導体層の上側に前記上側遮光膜を形成する工程と
    を備えたことを特徴とする電気光学装置の製造方法。
  16. 【請求項16】 請求項14に記載の電気光学装置を製
    造する電気光学装置の製造方法であって、 前記基板上に前記半導体層を形成する工程と、 前記半導体層の上側に前記層間絶縁膜を形成する工程
    と、 前記層間絶縁膜に前記溝を掘る工程と、 前記溝が掘られた層間絶縁膜上に前記上側遮光膜を形成
    する工程とを備えたことを特徴とする電気光学装置の製
    造方法。
JP2000354544A 2000-11-21 2000-11-21 電気光学装置及びその製造方法並びにプロジェクタ Expired - Fee Related JP3937721B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000354544A JP3937721B2 (ja) 2000-11-21 2000-11-21 電気光学装置及びその製造方法並びにプロジェクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000354544A JP3937721B2 (ja) 2000-11-21 2000-11-21 電気光学装置及びその製造方法並びにプロジェクタ

Publications (3)

Publication Number Publication Date
JP2002158360A true JP2002158360A (ja) 2002-05-31
JP2002158360A5 JP2002158360A5 (ja) 2004-12-24
JP3937721B2 JP3937721B2 (ja) 2007-06-27

Family

ID=18827110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000354544A Expired - Fee Related JP3937721B2 (ja) 2000-11-21 2000-11-21 電気光学装置及びその製造方法並びにプロジェクタ

Country Status (1)

Country Link
JP (1) JP3937721B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002174825A (ja) * 2000-12-07 2002-06-21 Nec Corp アクティブマトリクス型液晶表示装置
JP2004085898A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 電気光学装置及び電子機器
JP2004170915A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
JP2005321679A (ja) * 2004-05-11 2005-11-17 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2005338746A (ja) * 2003-11-13 2005-12-08 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器
US7122836B2 (en) 2002-10-31 2006-10-17 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7161193B2 (en) 2002-10-31 2007-01-09 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7193663B2 (en) 2002-10-31 2007-03-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2008191200A (ja) * 2007-02-01 2008-08-21 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2008276256A (ja) * 2008-07-17 2008-11-13 Seiko Epson Corp 電気光学装置及び電子機器
JP2009069246A (ja) * 2007-09-11 2009-04-02 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
US7554120B2 (en) 2006-08-24 2009-06-30 Seiko Epson Corporation Circuit board for electro-optical device, electro-optical device, and electronic apparatus
JP2016090827A (ja) * 2014-11-06 2016-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
JP2016177230A (ja) * 2015-03-23 2016-10-06 セイコーエプソン株式会社 電気光学装置および電子機器

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002174825A (ja) * 2000-12-07 2002-06-21 Nec Corp アクティブマトリクス型液晶表示装置
JP2004085898A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 電気光学装置及び電子機器
US7268843B2 (en) 2002-10-31 2007-09-11 Seiko Epson Corporation Liquid crystal display with capacitive light shield between data line and pixel electrode
JP2004170915A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
US7317497B2 (en) 2002-10-31 2008-01-08 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7122836B2 (en) 2002-10-31 2006-10-17 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7161193B2 (en) 2002-10-31 2007-01-09 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7193663B2 (en) 2002-10-31 2007-03-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR100700794B1 (ko) * 2002-10-31 2007-03-27 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자기기
US7242440B2 (en) 2002-10-31 2007-07-10 Seiko Epson Corporation Electro-optical device and electronic apparatus having coating member coating an inner side wall of a contact hole
JP2005338746A (ja) * 2003-11-13 2005-12-08 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器
JP2005321679A (ja) * 2004-05-11 2005-11-17 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP4561173B2 (ja) * 2004-05-11 2010-10-13 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US7554120B2 (en) 2006-08-24 2009-06-30 Seiko Epson Corporation Circuit board for electro-optical device, electro-optical device, and electronic apparatus
JP2008191200A (ja) * 2007-02-01 2008-08-21 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2009069246A (ja) * 2007-09-11 2009-04-02 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2008276256A (ja) * 2008-07-17 2008-11-13 Seiko Epson Corp 電気光学装置及び電子機器
JP2016090827A (ja) * 2014-11-06 2016-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
JP2016177230A (ja) * 2015-03-23 2016-10-06 セイコーエプソン株式会社 電気光学装置および電子機器

Also Published As

Publication number Publication date
JP3937721B2 (ja) 2007-06-27

Similar Documents

Publication Publication Date Title
JP3736461B2 (ja) 電気光学装置、投射型表示装置及び電気光学装置の製造方法
JP3381718B2 (ja) 電気光学装置及びその製造方法並びに電子機器
US6872975B2 (en) Electro-optical device and electronic equipment
KR100450922B1 (ko) 전기 광학 장치
JP3731447B2 (ja) 電気光学装置及びその製造方法
JP3736513B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3873610B2 (ja) 電気光学装置及びその製造方法並びにプロジェクタ
JP3937721B2 (ja) 電気光学装置及びその製造方法並びにプロジェクタ
JP2002149089A (ja) 電気光学装置及び投射型表示装置
JP3791338B2 (ja) 電気光学装置及びその製造方法並びに投射型表示装置
JP3551778B2 (ja) 電気光学装置、電気光学装置用基板、電気光学装置の製造方法並びに電子機器
JP2002108244A (ja) 電気光学装置の製造方法
JP3969439B2 (ja) 電気光学装置
JP2001265253A (ja) 電気光学装置
JP3991567B2 (ja) 電気光学装置及び電子機器
JP3904371B2 (ja) 電気光学装置及び電子機器
JP4462128B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2003098546A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4284950B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4400239B2 (ja) 電気光学装置及び電子機器
JP2002341380A (ja) 電気光学装置及びこれを具備する電子機器
JP2002124679A (ja) 電気光学装置
JP3867027B2 (ja) 電気光学装置及び電子機器
JP2004126554A (ja) 電気光学パネル及び電子機器
JP3867026B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070319

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees