JP2005338746A - 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器 - Google Patents

電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器 Download PDF

Info

Publication number
JP2005338746A
JP2005338746A JP2004238055A JP2004238055A JP2005338746A JP 2005338746 A JP2005338746 A JP 2005338746A JP 2004238055 A JP2004238055 A JP 2004238055A JP 2004238055 A JP2004238055 A JP 2004238055A JP 2005338746 A JP2005338746 A JP 2005338746A
Authority
JP
Japan
Prior art keywords
interlayer insulating
film
insulating film
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004238055A
Other languages
English (en)
Inventor
Keiji Fukuhara
圭司 福原
Minoru Moriwaki
稔 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004238055A priority Critical patent/JP2005338746A/ja
Priority to US10/981,680 priority patent/US20050127810A1/en
Priority to KR1020040090133A priority patent/KR100644115B1/ko
Priority to TW093134323A priority patent/TWI243400B/zh
Priority to CNA2004100904036A priority patent/CN1617032A/zh
Publication of JP2005338746A publication Critical patent/JP2005338746A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 電気光学装置において、歩留まりの高い製造と高品質な表示とを可能とする。
【解決手段】 基板上に、表示用電極と、表示用電極を駆動するための配線及び電子素子
の少なくとも一方と、表示用電極と配線及び電子素子の少なくとも一方との各々を相互に
電気的に絶縁するために表示用電極よりも下層に設けられた層間絶縁膜とを備えている。
層間絶縁膜の少なくとも1つは、ボロンリンガラス膜からなると共に、流動化状態を経る
ことにより上面に対して平坦化処理が施されている。
【選択図】 図3

Description

本発明は、例えば液晶装置等の電気光学装置の製造方法及び該電気光学装置、並びに、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置では、基板上に、表示用電極及びこれを駆動するための走査線、データ線等の配線や電子素子が互いに層間絶縁膜を介して積層されている。電気光学装置がアクティブマトリクス駆動形式を採る場合、基板上には画素スイッチング用の薄膜トランジスタ(Thin Film Transistor:以下適宜、「TFT」と呼ぶ)が形成される。そのうち、高温プロセス型ポリシリコンTFTでは、熱酸化ゲート絶縁膜の形成に1000℃以上の熱処理を必要とする。そこで、層間絶縁膜には、基本的には耐熱性が要求され、例えば不純物が無添加の酸化シリコン(non-doped silicate glass:NSG)膜が好適に用いられる。
但し、アルミニウム(Al)等の、高温で揮発したり変形したりする可能性がある材料で配線等を形成する場合、少なくともその上層の層間絶縁膜は、その耐熱温度以下の温度で成膜される必要がある。そのような耐熱性が低い構成要素は、概ねTFTよりも上層の配線等である。例えば、Alは融点が低く、Alを含む構成要素には比較的低温(例えば400℃程度)から上記不都合が生じる。そこで、こうした耐熱性が低い構成要素よりも上層の層間絶縁膜としては、ボロンリンガラス(Borophosphosilicateglass:以下適宜、「BPSG」と呼ぶ)膜、又はある条件下で成膜されたNSG膜などの、低温でも形成可能な絶縁膜が使用されている。以上のような層間絶縁膜の組み合わせや形成方法については、例えば、特許文献1から特許文献3に記載されている。
また、液晶装置の如き電気光学装置においては、表示特性を改善するためにTFTアレイ基板の表面の平坦化が盛んに行われており、液晶配向不良に起因する光漏れ、ラビング時のこすれ痕によるスジ状の表示不良及び配向膜のはがれによる表示不良等を低減することができる。このような表示不良を低減するための技術については、例えば、特許文献4から特許文献6に記載されている。
特開2002−43416号公報 特開2002−100621号公報 特開2002−319580号公報 特開平5−235040号公報 特開平5−249494号公報 特開平7−159809号公報
しかしながら、これら層間絶縁膜の表面には、下層の配線や電子素子の存在により段差が生じている。そのため、層間絶縁膜上に配線等をパターン形成する際、段差部分でエッチングが十分になされずにエッチ残りが発生し、製造歩留まりを低下させるという問題がある。最近では、量産性等の向上のために層間絶縁膜は薄くされる傾向にあることから、その表面の段差がより大きくなり、この問題が顕在化している。
また、最終的に基板表面に段差があると、例えば液晶装置等では、電気光学物質の配向方向を規制する配向膜に対する配向処理が段差部分では十分になされず、部分的にコントラスト比が低下するなどの表示品質の低下を招くという問題がある。
加えて、液晶装置等では、通常、基板に垂直な電界(以下適宜、「縦電界」と呼ぶ)による駆動が予定されているため、画素電極の端付近で基板に沿った方向の電界(以下適宜、「横電界」と呼ぶ)が発生すると、表示品質が劣化してしまう。特に前述の如くTFTアレイ基板の表面を一律に平坦化すると、このような横電界による悪影響が却って強まる場合があるという問題点もある。
本発明は上記問題点に鑑みてなされたものであり、製造歩留まりが高く、高品質な表示を可能とする電気光学装置及びその製造方法、並びに、そのような電気光学装置を具備してなる電子機器を提供することを課題とする。
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に、表示用電極と、該表示用電極を駆動するための配線及び電子素子の少なくとも一方と、前記表示用電極と前記配線及び電子素子の少なくとも一方との各々を相互に電気的に絶縁するために前記表示用電極よりも下層に設けられた層間絶縁膜とを備える電気光学装置の製造方法である。具体的には、前記基板上に、前記層間絶縁膜としてボロンリンガラス膜を成膜する成膜工程と、前記成膜工程に続き、前記ボロンリンガラス膜を加熱して流動化させることにより前記ボロンリンガラス膜の上面に対して平坦化処理を施す平坦化工程とを備えている。
本発明の電気光学装置の製造方法によれば、基板上に、層間絶縁膜を介して相互に絶縁されつつ走査線、データ線等の配線やTFT等の電子素子が必要に応じて積層して表示用電極を駆動するための回路が構成され、その上に表示用電極が形成される。その際に積層する層間絶縁膜の少なくとも1つは、ボロンリンガラス(BPSG)膜として成膜された直後、即ち他の処理を行う前に、加熱により流動化状態とされることにより、上面に平坦化処理が施される。即ち、BPSG膜は、蝋のように比較的高温で流動化する性質を有している。成膜直後のBPSG膜の上面には、下層の配線や電子素子の存在によって段差が生じているが、これに熱を加えて溶融すると、上面の凹凸が均される。
ここでいう「平坦化」及び「平坦化処理」はそれぞれ、層間絶縁膜の上面における段差の勾配を多少なりとも緩和すること、及び、そのような処理を意味し、層間絶縁膜の上面を完全な平坦面とする場合の他、層間絶縁膜の上面の段差が処理前に比べて緩やかになる場合を含んでいる。尚、平坦化の指標としては、例えば、層間絶縁膜における段差側面の基板面に対する傾斜角度を用いるとよい。
こうして層間絶縁膜の上面が平坦化されると、その上に配置される構成要素(配線や電子素子、或いは表示用電極)をパターン形成する際に、層間絶縁膜の段差部分に発生するエッチ残りが解消又は抑制され、歩留まりを向上することが可能となる。
ちなみに、半導体基板においては、このような、BPSG膜を利用した基板表面の平坦化技術はよく知られている。しかしながら、液晶装置等の電気光学装置では、層間絶縁膜にBPSGを用いたとしても、こうした方法による平坦化処理は施されてはおらず、平坦化処理としては、化学的機械研磨(Chemical Mechanical Polishing:CMP)処理が採用されてきている。しかも、CMP処理は、基板に加えられる圧力等によって内部回路が破損するおそれがあることから、主に、表示用電極の下地となる層間絶縁膜の中でも最上層の膜にのみ施されている。これに対し、本発明に係る平坦化処理は、こうしたおそれがないので、層間絶縁膜の形成位置に関わらず行うことができ、上記の作用効果を発揮する。
特に、近年ではTFTの光リーク電流の防止等の目的で装置の構造が複雑化しており、基板上に積層される層数が多くなっている。そのような場合、従来では上層になるほど層面における段差が大きくなり、段差が前記パターン形成に及ぼす影響が顕著であったが、本発明によれば、層間絶縁膜の各々に平坦化処理を施すことも可能であり、基板上におけるエッチ残りを全般的に軽減することができる。
尚、複数積層された層間絶縁膜の各々に平坦化処理を施す場合には、成膜工程と平坦化処理とは、層毎に行われる。例えば、第1の層間絶縁膜上に成膜した第2の層間絶縁膜に平坦化処理を施すときには、第1の層間絶縁膜にも熱が伝わる。しかしながら、第1の層間絶縁膜は、先に行った平坦化処理により既に形状が固定化しており、再度の加熱によって変形するおそれ或いは変形しようとする応力が発生するおそれは極めて小さい。即ち、係る変形により第1の層間絶縁膜の界面付近で応力発生によるクラック等が発生する可能性は殆どない。そのため、本発明に係る層間絶縁膜は、装置の性能に悪影響をもたらすことなく積層することが可能である。
また、こうして少なくとも層間絶縁膜のいずれかの上面を平坦化することによって、最終的な基板表面或いは表示用電極の下地となる表面が平坦化される。特に、平坦化処理を基板上層の層間絶縁膜に対して施すと、基板表面は効果的に平坦化される。この場合、例えば液晶装置のように、この基板と対向基板との間に電気光学物質を挟みこんだ装置では、配向膜の配向処理をその全面に渡って均一に行うことを可能とし、電気光学物質の配向状態がよりよく規制された装置を製造することができる。また、液晶等の電気光学物質は、配向状態が基板間距離に対応しているが、基板間距離が均一化されることで、その配向状態が表示面全面にわたって揃い、装置の表示品質を改善することが可能となる。
更に、最終的な基板表面をCMP等の研磨処理によって平坦化する場合でも、このようにして予め基板表面を均しておくと、CMP処理等における研磨強度が軽減され、基板を損傷するおそれが軽減する他、基板全面を均一に研磨することが可能となる。
また、従来の電気光学装置では、基板上の比較的低温の工程において形成される部位(具体的にはAl含有配線など)の周辺にNSG膜の代替としてBPSG膜を用いていたが、ここで形成するBPSG膜は、加熱して平坦化処理を施すため、主に、基板上の比較的高温の工程により形成される部位(具体的にはTFTなど)の周辺に用いられる。
尚、ここでは、BPSG膜としての層間絶縁膜の成膜方法は特に限定されない。BPSG膜は、例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法や常圧CVD法によって成膜される。その際、TEOS(テトラエチルオルソシリケート)ガス、TMOP(トリメチルフォスフェイト:PO(OCH33)ガス、及び、TEB(トリエチルボレート:B(OC253)ガス又はTMB(トリメチルボレート:B(OCH33)ガスの各ソースガスと、オゾン(O3)を含有する酸素(O2)ガスとの混合ガスが反応ガスとして供給される。また、これらガスの流量や成膜温度等の条件は適宜に設定可能である。
このように、本発明の電気光学装置の製造方法によれば、高表示品質の電気光学装置を、歩留まり良く製造することが可能である。
本発明の電気光学装置の製造方法の一態様では、前記平坦化工程において、前記ボロンリンガラス膜を600℃以上の温度で加熱する。
BPSG膜は、ボロン(B)やリン(P)の添加量等に応じた融点で溶融し始め、高温になるほど流動性が増し、上面の平坦化が進行する。この態様によれば、層間絶縁膜としてのBPSG膜は、600℃以上の高温で加熱することで十分に溶融され、確実に平坦化処理がなされる。例えば、このような温度は、実際に用いられる個々のBPSGの融点に応じて、700℃以上、800℃以上などの固有の温度に設定される。より具体的には、BPSG膜の融点及び溶融(リフロー)の度合を、実験的、経験的又は理論的に若しくはシミュレーション等によって予め求めることで、電気光学装置に係る装置仕様に応じて要求される平坦度が所定時間内に得られ、しかも層間絶縁膜の下層側に既に作り込まれている積層構造に対してダメージを殆ど与えない温度として、個別具体的に設定すればよい。
この態様では、前記平坦化工程において、前記ボロンリンガラス膜を900℃以下の温度で加熱してもよい。このように製造すれば、歩留まりを向上させることができる。より詳細には、900℃を超える高温で加熱されたBPSG膜は十分に溶融(リフロー)されるが、BPSG膜に含まれるリンやボロンが層間絶縁膜の下層側に既に作り込まれている積層構造に拡散する場合がある。例えば、BPSG膜の下層に形成されたTFTの如き電子素子にリンが拡散した場合にはTFTの電気的特性が低下し、当該電気光学装置の歩留まりの低下につながる。そこで、900℃以下でBPSG膜をリフローすることによって、BPSG膜を平坦化するとともにBPSG膜に含まれるリンやボロンの拡散を抑制し、電気光学装置の歩留まりを向上させることが可能となる。或いは、電気光学装置に作りこまれる半導体素子の性能を劣化させないで済む。
この場合更に、平坦化工程において、ボロンリンガラス膜を600℃〜850℃、リフロー時間15〜30分で加熱してもよい。このように製造すれば、半導体素子の性能劣化を抑制しながら、ボロンリンガラス膜の平滑性を高めることもできる。
以上の態様において、前記平坦化処理が施された後における層間絶縁膜上に、前記配線及び電子素子の少なくとも一方の少なくとも一部を形成する工程と、該層間絶縁膜上に形成された少なくとも一部上に、他の層間絶縁膜を成膜する工程と、該成膜された他の層間絶縁膜に対して前記平坦化処理と比べて低温で実施される他の平坦化処理を施す他の平坦化工程と、該他の平坦化処理が施された他の層間絶縁膜上に、前記表示用電極を形成する工程とを備えるようにしてもよい。
この場合、上記平坦化処理を施した層間絶縁膜上に形成された、他の層間絶縁膜に対しては、平坦化処理よりも低温で実施される他の平坦化処理、例えばCMP処理等が施される。そのため、該層間絶縁膜上に形成された配線や電子素子の少なくとも一部については、加熱に耐えられない、例えばアルミニウム等の低融点金属を利用することができる。しかも、他の平坦化処理により、表示用電極の下地となる表面を平坦化することが可能である。
更に、前記平坦化工程は、枚葉処理により実施されるようにしてもよい。
この平坦化処理では、BPSG膜が所望の度合で溶融することが肝要であり、温度管理が重要である。これに対し、枚葉式炉は一般に容量が小さく、炉内を一定温度に保つことができるので好ましい。尚、バッチ式の大型炉は、多数の基板を一度に加熱できるが、炉内の温度分布により、同一バッチの基板間で、また各基板の部分毎に平坦化の度合が異なるおそれがある。また、平坦化処理においては、BPSG膜が溶融し、流動しさえすればよく、基板を長時間加熱する必要はない。そのため、一定温度の炉に、次々と基板を出し入れすると効率よく処理することができるのである。
本発明の他の態様では、前記基板には溝堀が施されており、前記平坦化工程において、前記層間絶縁膜を加熱することによって前記溝堀に応じて形成される前記層間絶縁膜の窪み部分を面取りしてもよい。
この態様によれば、層間絶縁膜の平滑性を高めることも可能となる。こうして、層間絶縁膜の上面が平坦化されると、その上に配置される構成要素(配線や電子素子、或いは表示用電極)をパターン形成する際に、層間絶縁膜の段差部分に発生するエッチ残りが解消又は抑制され、歩留まりを向上することが可能となる。
本発明の電気光学装置は上記課題を解決するために、基板上に、表示用電極と、該表示用電極を駆動するための配線及び電子素子の少なくとも一方と、前記表示用電極と前記配線及び電子素子の少なくとも一方との各々を相互に電気的に絶縁するために前記表示用電極よりも下層に設けられた層間絶縁膜とを備えた電気光学装置であって、前記層間絶縁膜の少なくとも1つは、ボロンリンガラス膜からなると共に、流動化状態を経ることにより上面に対して平坦化処理が施されている。
本発明の電気光学装置によれば、基板上には、層間絶縁膜を介して相互に絶縁されつつ走査線、データ線等の配線やTFT等の電子素子が必要に応じて積層され、表示用電極を駆動するための回路が構成され、その上に表示用電極が設けられている。このうち、層間絶縁膜の少なくとも1つは、ボロンリンガラス(BPSG)膜からなり、流動化状態を経ることにより上面が平坦化されている。即ち、BPSG膜は、蝋のように比較的高温で流動化する性質を有しており、成膜直後のBPSG膜の上面には、下層の配線や電子素子の存在によって段差が生じているが、これに熱を加えて流動化状態とすると、上面が均され、段差による凹凸が解消又は軽減する。
このような平坦化工程を経た層間絶縁膜の上に配置される構成要素(配線や電子素子、或いは表示用電極)は、パターン形成の際、層間絶縁膜の段差部分に発生するエッチ残りが解消又は抑制されている。よって、この装置は、歩留まりよく製造することが可能である。特に、近年ではTFTの光リーク電流の防止等の目的で装置の構造が複雑化しており、基板上に積層される層数が多くなっている。そのような場合、従来では上層になるほど層面における段差が大きくなり、段差が上記パターン形成に及ぼす影響が顕著であったが、本発明によれば、層間絶縁膜の各々に平坦化処理を施すことも可能であり、基板上におけるエッチ残りを全般的に軽減することができる。
従って、本発明の電気光学装置では、層間絶縁膜を薄くしても、その上面の段差が解消又は軽減されるので、表示品質の高いうえに歩留まり良く製造することが可能となる。
また、この態様では、ボロンリンガラス膜からなる層間絶縁膜は、ボロン(B)を1重量%以上かつリン(P)を7重量%以下の割合で含むようにしてもよい。
この態様によれば、層間絶縁膜のうち、BPSG膜からなるものには、ボロン(B)が1重量%以上含有されている。そのため、このBPSG膜は、実施に適した温度で溶融が可能となり、順調に平坦化処理を施すことができる。同時に、このBPSG膜にはリン(P)が7重量%以下しか含有されていないので、添加されたリン(P)が酸化してリン酸(P23)を生じ、その上に形成されるAl含有層の腐食してしまうことが防止される。従って、このような層間絶縁膜は、Al含有層の直下に設けることが可能である。
また、この態様によれば、リンの重量%を7重量%以下にすることによって、成膜後のBPSG膜に発生するウォータードットと呼ばれる粉噴きを低減することもできる。このような割合のリンを含むBPSG膜は量産プロセス上好ましい層間絶縁層とされる。
この態様では、前記層間絶縁膜は、ボロン(B)を3重量%以上且つ5.5重量%以下の割合で含み、且つ当該ボロンリンガラス膜からなる層間絶縁膜に含まれるボロン(B)及びリン(P)を合わせた重量%が10重量%以下であってもよい。
このように製造すれば、ボロン(B)を3重量%以上且つ5.5重量%以下の割合で含むので、ボロンリンガラス膜は適度にリフローされる。さらに、ボロンリンガラス膜の段差の高さが過剰に低くならないことから、当該段差による横電界の抑制効果が損なわれることもない。このような段差の上側に形成された配向膜は、横電界による液晶分子の配向の乱れを抑制することができ、光漏れによるコントラスト低下や黒ドメインの発生の如き表示不良を低減することができる。ボロン(B)を3重量%以上且つ5.5重量%以下の割合で含むボロンリンガラス膜を用いることにより、リフローを行う際に発生するボロンの析出を低減することができ、ボロンリンガラス膜の表面の平滑性を損なうことも殆どない。ボロンを3重量%以上且つ5.5重量%以下の割合で含むボロンリンガラス膜は、所定の加熱温度で適度にリフローされることによって表面平滑性を確保することができることから、ボロンの析出によって廃棄されるウェハを低減することができ、製造コストの低減にもつながる。ボロンリンガラス膜のボロン(B)及びリン(P)を合わせた重量%を10重量%以下にすることによって、成膜されたボロンリンガラス膜の膜質の低下を抑制することができ、ボロンリンガラス膜のクラック耐性を向上させることができる。
本発明の電気光学装置の他の態様では、前記配線及び電子素子の少なくとも一方のうちの少なくとも一つは、アルミニウム(Al)を含んでおり、前記ボロンリンガラス膜からなる層間絶縁膜は、前記アルミニウム(Al)を含む配線及び電子素子の少なくとも一方よりも下層に設けられている。
この態様によれば、層間絶縁膜のうち、BPSG膜からなるものは、耐熱性が低いAlを含有する層よりも下に形成されている。一般に、BPSG膜を流動化状態とするには、Alの耐熱温度よりも高い温度を加える必要がある。仮に、BPSG膜の下にAl含有層があると、加熱によりAl含有層の形状が変化してしまい、装置の性能低下や歩留まりの低下をもたらすおそれがある。そこで、平坦化処理を施すBPSG膜はAl含有層の下に設けるようにすると、こうしたおそれを回避することができる。
即ち、従来の電気光学装置におけるBPSG膜は、比較的低温の工程により形成されるAl含有配線等の周辺に、NSG膜の代替として設けられることがあったが、この態様におけるBPSG膜は、平坦化処理を施すため、例えば、基板上の比較的高温の工程で形成される部位(具体的にはTFTなど)の周辺に設けられる。
本発明の電気光学装置の他の態様では、更に、前記基板に対向配置された対向基板と、前記基板と前記対向基板とに挟持された電気光学物質とを備えている。
この態様によれば、例えば液晶装置のように、表示用電極が設けられた基板と対向基板との間に電気光学物質が挟みこまれている。各基板の最表面には、例えば電気光学物質の配向状態を規制するための配向膜が設けられている。ここでは、層間絶縁膜の少なくとも1つが平坦化処理を施されたBPSG膜であることにより、最終的な基板表面が平坦化される。そのため、配向膜の配向処理をその全面に渡って均一に行うことを可能とし、電気光学物質の配向状態がよりよく規制される。特に、表示用電極上に成膜される配向膜に対してラビング処理を、斑を低減しつつ行うことも可能となる。従って、部分的なコントラスト比低下による表示斑やシミの発生を防止することが可能となる。
また、液晶等の電気光学物質は、配向状態が基板間距離に対応しているが、基板表面の平坦化によって基板間距離が均一化されると、その配向状態を表示面全面にわたって揃えられる。従って、表示斑やシミの発生を防止することが可能となる。
尚、最終的な基板表面をCMP等の研磨処理によって平坦化する場合でも、このようにして予め基板表面を均しておくと、CMP処理等における研磨強度が軽減され、基板を損傷するおそれが軽減する他、基板全面を均一に研磨することが可能となり、好ましい。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様を含む)を具備してなる。
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置の他に、電子放出素子を利用した表示装置(Field Emission Display及びSurface-Conduction Electron-Emitter Display)等も実現することが可能である。
本発明の電気光学装置の製造方法は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方上に、表示用電極と、該表示用電極を駆動するための配線及び電子素子の少なくとも一方と、前記表示用電極と前記配線及び電子素子の少なくとも一方との各々を相互に電気的に絶縁するために前記表示用電極よりも下層に設けられた層間絶縁膜とを備え、前記一対の基板の他方上に前記表示用電極に対向する対向電極を備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に、前記層間絶縁膜としてボロンリンガラス膜を成膜する成膜工程と、前記成膜工程に続き、前記ボロンリンガラス膜の上面に形成されたと凸部の高さを一定に維持しながら前記ボロンリンガラス膜の上面に対して平坦化処理を施す平坦化工程とを備えている。
本発明の電気光学装置の製造方法によれば、平坦化処理の前後で凸部の高さが一定に維持される。ここに、「凸部の高さを一定に維持する」とは、ボロンリンガラス膜の上面のうち基板に平行な領域から凸部の頂上までの高さを維持することを意味する。従って、平坦化工程により、凸部の側面が基板に対してなす傾斜角度を小さくし、凸部の側面をなだらかにすることができる。これにより、例えば、液晶分子の配向が乱される原因の一つである横電界を凸部で低減或いは防止することが可能となる。また、平坦化処理によって凸部の側面がなだらかになっていることから、その凸部の上側に形成される配向膜をラビングする際に発生する配向膜はがれを低減することもできる。したがって、歩留まりを向上させることが可能となるとともに、液晶分子の配向の乱れによって生じるコントラストの低下を抑制することもできる。
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
まず、本発明の一実施形態の電気光学装置について図1から図3を参照して説明する。図1は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図2は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。図3は、図2のA−A'断面図である。尚、図3においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
図1において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されている。そして、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしても良い。また、TFT30のゲート電極に走査線3aが電気的に接続されている。そして、走査線3aには、所定のタイミングで、パルス的に走査信号G1、G2、…、Gmが、この順に線順次で印加される。画素電極9aは、TFT30のドレインに電気的に接続されている。そして、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。そして、画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、後述する対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。
(電気光学装置の構成)
図2及び図3において、電気光学装置のTFTアレイ基板上には、マトリクス状に複数の透明な画素電極9a(点線部9a'により輪郭が示されている)が設けられている。そして、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線3aが設けられている。
また、半導体層1aのうち図2中右上がりの斜線領域で示したチャネル領域1a'に対向するように走査線3aが配置されており、走査線3aはゲート電極を含む。このように、走査線3aとデータ線6aとの交差する個所には夫々、画素スイッチング用のTFT30が設けられ、TFT30のチャネル領域1a'に走査線3aの一部がゲート電極として対向配置されている。
データ線6aは、その上面が平坦化された第2層間絶縁膜42を下地として形成されており、コンタクトホール81を介してTFT30の高濃度ソース領域1dに接続されている。データ線6a及びコンタクトホール81内部は、例えば、Al−Si−CuやAl−Cu等のAl(アルミニウム)含有材料でなる層、又はAl単体の層、若しくは前記Al(アルミニウム)含有材料もしくはAl単体の層とTiN層等との多層膜からなる。また、このデータ線6aは、TFT30に対する遮光膜としても機能するように、TFT30の形成領域を覆うように形成されている。
蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに電気的に接続された画素電位側容量電極としての下部容量電極71と、固定電位側容量電極としての上部容量電極300の一部とが、誘電体膜75を介して対向配置されることにより形成されている。なお、下部容量電極71と画素電極9aとは中継膜を介して接続されていてもよい。
上部容量電極300は、例えば金属又は合金を含む導電性の遮光膜からなり、上側遮光膜(内蔵遮光膜)としてTFT30を覆うように、TFT30の上側に設けられている。また、この上部容量電極300は、固定電位側容量電極としても機能する。上部容量電極300は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、もしくはこれらを含む合金や金属シリサイド、ポリシリサイド、またはこれらを積層したもの等からなる。或いは、上部容量電極300は、低抵抗のAl(アルミニウム)、Ag(銀)等の他の金属を含んでもよい。但し、上部容量電極300は、例えば導電性のポリシリコン膜等からなる第1膜と高融点金属を含む金属シリサイド膜等からなる第2膜とが積層された多層構造を持つとよい。
他方、下部容量電極71は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。下部容量電極71は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極300とTFT30との間に配置され、光吸収層としての機能を持つ。更に、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能を持つ。但し、下部容量電極71も、上述した機能に代えて上部容量電極300と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成してもよい。
容量電極としての下部容量電極71と上部容量電極300との間に配置される誘電体膜75は、例えば膜厚5〜200nm(ナノメートル)程度の比較的薄いHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量70を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜75は薄い程良い。
また上部容量電極300は、画素電極9aが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。係る定電位源としては、TFT30を駆動するための走査信号を走査線3aに供給するための後述の走査線駆動回路や画像信号をデータ線6aに供給するサンプリング回路を制御する後述のデータ線駆動回路に供給される正電源や負電源の定電位源でもよい。あるいは、対向基板20の対向電極21に供給される定電位でも構わない。
一方、TFT30の下には、下地絶縁膜12を介して下側遮光膜11aが走査線3a及びデータ線6aに沿うと共にそれらに重なるように格子状に設けられている。
下側遮光膜11aは、TFTアレイ基板10側から装置内に入射する戻り光からTFT30のチャネル領域1a´及びその周辺を遮光するために設けられている。この下側遮光膜11aは、上側遮光膜の一例を構成する上部容量電極300と同様に、例えば、Ti、Cr、W、Ta、Mo、Pd等の高融点金属のうちの少なくとも一つを含む、金属単体、またはこれらの合金や金属シリサイド、ポリシリサイド、またはこれらを積層したもの等からなる。更に、下側遮光膜11aについても、その電位変動がTFT30に対して悪影響を及ぼすことを避けるために、上部容量電極300と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
下地絶縁膜12は、下側遮光膜11aとTFT30との層間を絶縁する機能の持つ。さらに、下地絶縁膜12は、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用TFT30の特性の劣化を防止する機能を有する。
画素電極9aは、下部容量電極71を中継することにより、コンタクトホール83及び85を介して半導体層1aのうち高濃度ドレイン領域1eに電気的に接続されている。即ち、本実施形態では、下部容量電極71は、蓄積容量70の画素電位側容量電極としての機能及び光吸収層としての機能に加えて、画素電極9aをTFT30へ中継接続する機能を果たす。このように下部容量電極71を利用すれば、画素電極9aと高濃度ドレイン領域1eとの層間距離が例えば2000nm程度に長くても、コンタクトホールの深さを浅くできる。すなわち、画素電極9aと高濃度ドレイン領域1eとの両者間を一つのコンタクトホールで接続する技術的困難性を回避できる。また、コンタクトホール及び溝で両者間を良好に接続することができる。これにより、画素開口率を高めること可能となり、コンタクトホール開孔時における高濃度ドレイン領域1eに対するエッチングの突き抜け防止にも役立つ。
図3及び図4に示すように、電気光学装置は、透明なTFTアレイ基板10と、これに対向配置される透明な対向基板20とを備えている。TFTアレイ基板10は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板20は、例えばガラス基板や石英基板からなる。
TFTアレイ基板10には、画素電極9aが設けられており、その上側(電気光学物質側)には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは例えば、ITO(Indium Tin Oxide)膜などの透明導電性膜からなる。また配向膜16は例えば、ポリイミド膜などの有機膜からなる。
他方、対向基板20には、その全面に渡って対向電極21が設けられており、図3上その下側(対向基板20側もしくは入射側)には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は例えば、ITO膜などの透明導電性膜からなる。また配向膜22は、ポリイミド膜などの有機膜からなる。対向基板20には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、データ線6a及び上部容量電極300として設けられた上側遮光膜と併せ、TFTアレイ基板10側からの入射光のチャネル領域1a'ないしその周辺への侵入を阻止するのをより確実に阻止することができる。尚、対向基板20上の遮光膜は、少なくとも外光が照射される面において反射率が高くなるように形成することにより、電気光学装置の温度上昇を防ぐ働きをする。
このように構成されることで、画素電極9aと対向電極21とが対面するように配置されたTFTアレイ基板10と対向基板20との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。もしくは垂直配向可能な負の誘電異方性の液晶でもよい。シール材は、TFTアレイ基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤を主としている。接着剤には、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
図3において、画素スイッチング用TFT30は、半導体層1aと、ゲート電極と、ゲート電極と半導体層1aとを絶縁するゲート絶縁膜2からなる。そして、半導体層1aはLDD(Lightly Doped Drain)構造を有している。LDD構造は、ゲート電極からの電界によりチャネルが形成される半導体層1aのチャネル領域1a'、半導体層1aの低濃度ソース領域1b及び低濃度ドレイン領域1c、半導体層1aの高濃度ソース領域1d並びに高濃度ドレイン領域1eを備えている。
本実施形態では、このゲート電極及び走査線3aの上から下地絶縁膜12の全面を覆うように、第1層間絶縁膜41が形成されている。この第1層間絶縁膜41は、ボロン(B)を1重量%以上かつリン(P)を7重量%以下の割合で含むBPSG膜からなり、加熱による流動化状態を経ることによって上面が平坦化されている。即ち、BPSG膜の成膜時の上面には、TFT30や走査線3a、更には下地遮光膜11aの存在によって段差が生じているが、一旦流動化されることで、上面は段差による凹凸が均された状態となっている。すなわち、上面が平坦化される。この平坦化処理については、後述する。ここで、BPSG膜を一旦流動化させるため、第1層間絶縁膜41はボロン(B)を1重量%以上、例えば2重量%含んでいる。
また、第1層間絶縁膜41上には、蓄積容量70が形成されている。蓄積容量70は、下地となる第1層間絶縁膜41が平坦化されているため、その形成時に下地段差におけるエッチ残りが発生しにくく、良好な状態でパターン形成されている。
尚、第1層間絶縁膜41には、高濃度ソース領域1dへ通じるコンタクトホール81及び高濃度ドレイン領域1eへ通じるコンタクトホール83が夫々、開孔されている。
また、本実施形態では、蓄積容量70の上から第1層間絶縁膜41の全面を覆うように、第2層間絶縁膜42が形成されている。この第2層間絶縁膜42もまた、ボロン(B)を1重量%以上かつリン(P)を7重量%以下の割合で含むBPSG膜からなり、加熱による流動化状態を経ることによって上面に平坦化処理が施されている。ここで、BPSG膜を一旦流動化させるため、第2層間絶縁膜42はボロン(B)を1重量%以上、例えば2重量%含んでいる。そして、第2層間絶縁膜42の上に形成されるデータ線6aがAlを含んでいるため、リン(P)濃度を7重量%以下、例えば6重量%と規定している。それ以上にPを含有すると、Alを腐食するリン酸化物が生成させる可能性があるためである。
この平坦化処理により、第2層間絶縁膜42の上面における平坦性は高くなっており、この上面に設けられたデータ線6aは、形成時にエッチ残りが発生しにくく、良好な状態でパターン形成されている。尚、この第2層間絶縁膜42には、コンタクトホール81及び85が夫々開孔されている。更に、データ線6aの上から第2層間絶縁膜42の全面覆うように、コンタクトホール85が形成された第3層間絶縁膜43が形成されている。この第3層間絶縁膜43は、下にAlを含有するデータ線6aが存在するため、加熱による平坦化処理は施されていない。画素電極9a及び配向膜16は、この第3層間絶縁膜43の上面に設けられている。
(製造プロセス)
次に、上述した電気光学装置の製造プロセスについて、図4から図6を参照して説明する。ここに、図4から図6は、図3に示したA−A'断面に対応する個所における断面構造を工程ごとに示す工程図である。
先ず図4(a)の工程では、シリコン基板、石英基板、ガラス基板等の基板10を用意する。ここで、好ましくはN2(窒素)等の不活性ガス雰囲気下、約850〜1300℃、より好ましくは1000℃の高温でアニール処理し、後に実施される高温プロセスにおいて基板10に生じる歪みが少なくなるように前処理しておく。
続いて、このように処理された基板10の全面に、Ti、Cr、W、Ta、Mo及びPd等の金属や金属シリサイド等の金属合金膜を、スパッタリング法などにより、100〜500nm程度の膜厚、好ましくは約200nmの膜厚の遮光層を形成した後、フォトリソグラフィ及びエッチングにより、図2に示したようなパターンの下側遮光膜11aを形成する。
続いて、下側遮光膜11aの上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる下地絶縁膜12を形成する。
続いて、下地絶縁膜12の上に、減圧CVD等によりアモルファスシリコン膜を形成しアニール処理を施すことにより、ポリシリコン膜を固相成長させる。或いは、アモルファスシリコン膜を経ないで、減圧CVD法等によりポリシリコン膜を直接形成する。次に、このポリシリコン膜に対し、フォトリソグラフィ工程、エッチング工程等を施すことにより、図2に示した所定パターンを有する半導体層1aを形成する。更に、熱酸化すること等により、ゲート絶縁膜となる絶縁膜2を形成する。この結果、半導体層1aの厚さは、約30〜150nmの厚さ、好ましくは約35〜50nmの厚さとなり、絶縁膜2の厚さは、約20〜150nmの厚さ、好ましくは約30〜100nmの厚さとなる。
続いて、減圧CVD法等によりポリシリコン膜を約100〜500nmの厚さに堆積し、更にP(リン)を熱拡散して、このポリシリコン膜を導電化した後、フォトリソグラフィ工程、エッチング工程等により、図2に示した所定パターンを有する走査線3aを形成する。次に、低濃度及び高濃度の2段階で不純物イオンをドープすることにより、低濃度ソース領域1b及び低濃度ドレイン領域1c、高濃度ソース領域1d及び高濃度ドレイン領域1eを含む、LDD構造の画素スイッチング用TFT30の半導体層1aを形成する。
次に図4(b)の工程では、例えば常圧CVD法を用いて、BPSG膜411を成膜する。このとき、BPSG膜411は、ボロン(B)を1重量%以上、リン(P)を7重量%以下、具体的にはボロン(B)を2重量%、リン(P)を6重量%の割合で含むように不純物添加量を調整して成膜される。
その際、成膜ガスとして、窒素(N2)ガス、O3ガス、TEOSガス、TMOP(トリメチルフォスフェイト:PO(OCH33)ガス及びTEB(トリエチルボレート:B(OC253)ガスを基板上に供給する。いずれのガスも始めは徐々にその量を増加させて供給され、5秒経過した時点で一定量の供給量に保持される。供給量が保持された時点での各ガスの流量は、例えば、N2ガスは18l/分、O3ガスは7.5l/分である。また例えば、TEOSガスの流量は2.5l/分、TMOPガスの流量は1.2l/分、TEBガスの流量は0.55l/分である。
このようにして得られたBPSG膜411の上面には、図示したように、その下のTFT30や走査線3aの形状に応じた凹凸が生じている。
BPSG膜411に含まれるボロンおよびリンの割合は上述した割合に限定されるものではなく、例えば、BPSG膜411の如き層間絶縁膜はボロン(B)を3重量%以上且つ5.5重量%以下の割合で含み、且つBPSG膜411に含まれるボロン(B)及びリン(P)を合わせた重量%が10重量%以下であることが好ましい。BPSG膜411に含まれるボロン(B)及びリン(P)を合わせた重量%が10重量%を超える場合、成膜されたBPSG膜411の膜質が劣化し、クラック耐性が低下するからである。さらに、リン(P)の重量%は7重量%以下であることが好ましい。その理由として、成膜された
BPSG膜411に含まれるリンの重量%が7重量%超える場合には、BPSG膜411を大気放置することによってウォータードット(Water Dot)と呼ばれる粉噴きが短時間で発生することが挙げられる。成膜後短時間でのウォータードットの発生は、量産プロセス上好ましくない。なお、本願発明者等が行ったウォータードットの発生状況の調査については後述の実施例において説明する。
また、BPSG膜411のボロン(B)の重量%が、3重量%以上且つ5.5重量%以下であることが好ましいのは次の理由による。ボロンの重量%が3重量%以下の場合、BPSG膜411のリフロー性が十分に得られず、基板表面に設けられた段差の側面の傾斜を緩やかにすることが困難となり、ラビングによる表示不良が発生することになる。ボロン(B)の重量%が5.5重量%を超える場合には、BPSG膜411が過剰にリフローされ、BPSG膜41の表面に形成された段差の如き凸部の高さがリフロー前に比べて低くなる。リフロー前より高さが低くなった段差は、横電界を防ぐための十分な高さを維持していない場合が多い。したがって、液晶分子の配向を表示面全体で規制することが困難となり、光漏れによるコントラスト低下、黒ドメインの発生といった表示不良が発生する。また、ボロン(B)の重量%が5.5重量%を超える場合には、リフロー処理によってボロンが表面に析出し、BPSG膜411の表面の平滑性を低下させてしまうため、積層構造が作りこまれたウェハを廃棄せざるを得なくなる。このようなウェハの廃棄は資源の有効利用及びコストの面で問題となる。
したがって、BPSG膜411のボロン(B)の重量%を3重量%以上且つ5.5重量%以下にすることにより、上述した各種表示不良が低減されてコントラスト比を高めることが可能となるとともに、資源の有効利用にもつながる。
次に図4(c)の工程では、BPSG膜411を加熱により流動化させ、平坦化処理を施す。具体的には、600℃以上の温度、例えば800℃〜1000℃程度に基板を加熱し、BPSG膜411を溶融させる。本実施形態では、この工程を、N2雰囲気、1000℃の炉内で20分の熱処理により行う。BPSG膜411は、ボロン(B)を1重量%以上含んでいることから、上記の温度下で溶融される。即ち、リフローされる。その結果、上面における段差が緩和された第1層間絶縁膜41が形成される。
この熱処理工程は、リフローを伴うことから枚葉処理とすることが好ましい。層間絶縁膜の熱処理には、従来、縦型拡散炉によるバッチ処理が採用されているが、その場合の所要時間は例えば8時間から9時間程度である。これに対し、枚葉処理では、一枚あたりの所要時間が5分程度まで短縮でき、全体としての処理も速くなることから、製造効率上、極めて有利である。
また、BPSG膜411を加熱する温度は、600℃以上且つ900℃以下であることが好ましい。この温度範囲でBPSG膜411をリフローすることによって、BPSG膜411のボロン及びリンがTFT30の如き電子素子に熱拡散することを抑制することができるからである。BPSG膜411を900℃以下の温度でリフローした場合、TFT30のソース・ゲート(S/D)間耐圧の劣化、オフ電流(Ioff)の増加を抑制することができることになり、点欠陥系不良を低減することが可能となる。さらに好ましくは、BPSG膜411のリフロー温度を600℃以上且つ850℃以下とし、リフロー時間を15分から30分にしても良い。このようなリフロー条件によれば、さらにBPSG膜411のボロン及びリンがTFT30の如き電子素子に熱拡散することをさらに抑制することができるとともに、BPSG膜411の段差、すなわち凸部の高さを一定に維持しながらBPSG膜411の表面を平坦化することができる。
ここで、「BPSG膜411の段差、すなわち凸部の高さを一定に維持しながらBPSG膜411の表面を平坦化する」とは、BPSG膜411を流動させることによって段差の側面の傾斜を緩やかにするとともに、当該段差の高さを平坦化の前後で等しい状態に維持することである。なお、リンおよびボロンの熱拡散を抑制しながら十分にBPSG膜411をリフローするためには、850℃でリフローすることが最も好ましい。また、基板に形成された段差は凸部に限定されるものではなく、基板に形成された溝堀に対応してBPSG膜411の表面に形成される凹凸部であっても良い。このような溝堀を覆うように形成されたBPSG膜を加熱することによって溝堀を覆うBPSG膜を面取りすることができる。すなわち、溝堀を覆うBPSG膜の窪みを面取りし、BPSG膜を平坦化することができる。
次に図5(a)の工程では、蓄積容量70及び絶縁膜421を形成する。まず、ドライエッチング又はウエットエッチング若しくはこれらの組み合わせにより、第1層間絶縁膜41にコンタクトホール81、83等を開孔する。次いで、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散し、このポリシリコン膜を導電化して下部容量電極71を形成する。更に、減圧CVD法、プラズマCVD法等により高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる誘電体膜75を膜厚50nm程度の比較的薄い厚さに堆積した後、Ti、Cr、W、Ta、Mo及びPd等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより上部容量電極300を形成する。これらにより、蓄積容量70を形成する。
ここで、下部容量電極71及び上部容量電極300は、ドライエッチングによりパターニングされるが、その際、これらの下地である第1層間絶縁膜41の段差はかなり平坦化されているので、エッチ残りが発生し難く、パターニング後の表面状態が良好となる。
続いて、例えば常圧CVD法を用いて、BPSG膜421を成膜する。このBPSG膜421は、例えばBPSG膜411と同様に成膜される。得られたBPSG膜421の上面には、主に蓄積容量70の形状に応じた段差ができている。
次に図5(b)の工程では、BPSG膜421を加熱により流動化させ、平坦化処理を施す。本実施形態では、この処理の一例として、N2雰囲気、890℃の炉内で20分の熱処理により行う。BPSG膜421は、ボロン(B)を1重量%以上含んでいることから、上記の温度下でリフローされる。その結果、上面における段差が緩和された第2層間絶縁膜42が形成される。尚、この場合も、製造効率の観点から、枚葉処理とすることが好ましい。
この工程では、第2の層間絶縁膜42だけでなく、第1の層間絶縁膜41も熱が伝わり、溶融する。しかしながら、第1の層間絶縁膜41は、先に行った平坦化処理により既に形状が固定化しており、再度の加熱によってこれ以上変形するおそれは極めて小さい。そのため、本実施形態では、各自平坦化処理が施された第1層間絶縁膜41及び第2層間絶縁膜42を、装置の性能に悪影響をもたらすことなく積層することができる。
次に図6(a)の工程では、第2層間絶縁膜42の上にデータ線6aを形成する。まず、第2層間絶縁膜42に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール81を開孔する。その後、第2層間絶縁膜42上の全面に、スパッタリング等によりAlないしAl合金等のAlを含有した配線材料を堆積する。そして、この堆積膜にフォトリソグラフィ及びエッチングを施し、所定パターンを有するデータ線6aを形成する。
ここで、データ線6aは、ドライエッチングによりパターニングされるが、その際、下地である第2層間絶縁膜42の段差はかなり平坦化されているので、エッチ残りが発生し難く、パターニング後の表面状態が良好となる。
次に図6(b)の工程では、第3層間絶縁膜43、及び画素電極9a、配向膜16を形成する。第3層間絶縁膜43は、例えば常圧又は減圧CVD法により、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等として形成される。下層にAlを含有するデータ線6aが存在するため、第3層間絶縁膜43は、例えば400℃以下の比較的低温で形成する必要がある。尚、この第3層間絶縁膜43の上面は、その下層の層間絶縁膜41及び42に施された平坦化処理の影響によって、何ら処理を施されずとも比較的凹凸が少ない面となっている。
続いて、第3層間絶縁膜43に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、下部容量電極71に至るコンタクトホール85を開孔し、スパッタ処理等によりITO膜を形成し、更にフォトリソグラフィ及びエッチングを行なうことにより、画素電極9aを形成する。
その後、この上にポリイミド系の配向膜の塗布液を塗布し、更に所定のプレティルト角を持つように所定方向にラビング処理等の配向処理を施すことにより、配向膜16が形成される。このとき、配向膜16の下地となる第3層間絶縁膜43の上面が概ね平坦であることから、配向処理を十分に行うことができ、液晶の配向状態がよりよく規制された装置を製造することができる。また、液晶は、配向状態が基板間距離に対応しているが、基板間距離が均一化されることで、その配向状態が表示面全面にわたって揃い、装置の表示品質が改善される。
また、第3層間絶縁膜43の上面に設けられた段差の高さは、600から1200nmであることが好ましい。第3層間絶縁膜43がリフローされることにより、段差の側面の傾斜角がなだらかになるとともに、リフローの前後で段差の高さはほぼ一定に維持される。
段差の角が立っている場合は、ラビング密度を高めるためにラビング回数を増やすか、若しくはラビング時の回転数を上げることにより、スジ・ムラ系の表示不良を低減することが可能である。しかしながら、ラビング回数の増大、若しくはラビング時の回転数を上昇させてラビングした場合には、配向膜のはがれが生じる場合がある。このような配向膜のはがれは、ラビング密度を高めることを妨げるとともに、スジ状の表示不良の原因となり得る。第3層間絶縁膜43の上面の段差の高さは、例えば、600から1200nmであることが好ましい。さらに、このような段差は側面の傾斜がなだらかになるように平坦化処理されていることから、第3層間絶縁膜43の上面は配向膜はがれが殆ど生じない程度の平坦な面とされる。したがって、第3層間絶縁膜43の上側に形成された配向膜のラビング密度を高めることができ、スジ状の不良を低減することができる。但し、配向膜剥れも防ぐ。また、600乃至1200nmの高さを有する段差は、液晶表示装置の液晶に加わる横電界を低減し、液晶分子の配向の乱れに起因する表示不良を低減するためにも十分な高さである。
このようにして、TFTアレイ基板10が歩留まり良く、しかも効率よく製造される。
他方、対向基板20については、対向基板20としてガラス基板等を先ず用意し、その全面にスパッタ処理等を用いてITO膜を約50〜200nmの厚さに堆積することにより、対向電極21を形成する。更に、対向電極21の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜22が形成される。
最後に、上述のように各層が形成されたTFTアレイ基板10と対向基板20とは、配向膜16及び22が対面するようにシール材により貼り合わされる。こうして両基板間に形成された空間に、例えば複数種類のネマティック液晶を混合してなる液晶が注入され、所定層厚の液晶50が形成される。
以上説明した製造プロセスにより、上述した電気光学装置を製造することができる。
このように本実施形態では、第1層間絶縁膜41及び第2層間絶縁膜42の夫々をBPSG膜とし、リフローによる平坦化処理を施すことでその上面の段差を軽減するようにしたので、夫々の上に形成される蓄積容量70、データ線6aをパターン形成する際に発生するエッチ残りを軽減することが可能となる。尚、層間絶縁膜には元々熱処理が施されていたことから、工程数を増やすことなく平坦化を施すことができる。こうした簡便な方法で、装置の製造歩留まりを向上させることが可能となる。また、平坦化処理を枚葉式とすることで、製造効率を大幅に向上させることができる。更に、第3層間絶縁膜43の上面は、下層の層間絶縁膜41及び42に施された平坦化処理の影響により、凹凸が緩和される。よって、CMP処理等を施さずとも、配向膜の配向処理を均一かつ十分に行うことができる。即ち、基板表面の平坦化のためのCMP処理工程が省略され、機械的な研磨による基板の損傷等の弊害が除かれるという多大な利点を有しつつ、電気光学装置の表示品質を向上させることが可能となる。
尚、上記実施形態では、Alを含む配線層の上に形成される第3層間絶縁膜43には平坦化処理を施さないようにしたが、CMP処理等の加熱以外の手法を用いて第3層間絶縁膜43上面を平坦化しても構わない。上記のように、層間絶縁膜41及び42の平坦化処理の影響により、第3層間絶縁膜43の上面の凹凸は緩和されていることから、研磨強度が軽減され、基板を損傷するおそれが軽減する他、基板全面に均一に研磨処理を施すことが可能となる。また、層間絶縁膜41及び42のリフローによる平坦化処理はどちらか一方の層間絶縁膜であっても、平坦化に寄与することができる。
〔電気光学装置の全体構成〕
以上に説明した電気光学装置の全体構成を、図7及び図8を参照して説明する。尚、図7は、TFTアレイ基板10をその上に形成された各構成要素と共に対向基板20の側から見た平面図であり、図8は、図12のH−H'断面図である。
図7において、TFTアレイ基板10上にはシール材52がその周縁に沿って設けられており、その内側に、画像表示領域10aの周辺を規定する額縁状の遮光膜53が設けられている。シール材52の外側の領域には、データ線6aに画像信号を所定タイミングで供給することによりデータ線6aを駆動するデータ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。また、この一辺に隣接する2辺に沿って、走査線3a又は11aに走査信号を所定タイミングで供給することにより走査線3a又は11aを駆動する走査線駆動回路104が設けられている。尚、走査線3a又は11aに供給される走査信号遅延が問題にならないのであれば、走査線駆動回路104を片方だけとしてもよく、逆にデータ線駆動回路101を画像表示領域10aの両側に配列させてもよい。更に、TFTアレイ基板10の残る一辺に、走査線駆動回路104間をつなぐための複数の配線105が設けられている。また、対向基板20の角部の少なくとも1箇所には、TFTアレイ基板10と対向基板20との間を電気的に導通させる導通材106が設けられている。そして、シール材52とほぼ同じ輪郭を持つ対向基板20が、当該シール材52によりTFTアレイ基板10に固着されている。
尚、TFTアレイ基板10上には、これらデータ線駆動回路101、走査線駆動回路104等に加えて、複数のデータ線6aに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
また、投射光が入射する対向基板20側及び出射光が出射するTFTアレイ基板10側には、夫々、例えばTN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
以上に説明した電気光学装置は、例えばプロジェクタに適用される。その場合、3つの液晶装置がRGB3原色夫々のライトバルブとして用いられ、各ライトバルブには、RGB色分解用のダイクロイックミラーを介して分解された各色光が投射されるように構成される。また、上記実施形態の電気光学装置は、プロジェクタ以外の直視型や反射型のカラー表示装置に適用することもできる。その場合、対向基板20上における画素電極9aに対向する領域に、RGBのカラーフィルタをその保護膜と共に形成すればよい。あるいは、TFTアレイ基板10上のRGBに対向する画素電極9a下にカラーレジスト等でカラーフィルタ層を形成することも可能である。更に、この態様において、対向基板20上に1画素に1個対応するマイクロレンズを形成するようにすれば、入射光の集光効率が向上するため、表示輝度を向上させることができる。更にまた、対向基板20上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用してRGB色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るい表示が可能となる。
尚、以上の説明においては、データ線駆動回路101及び走査線駆動回路104をTFTアレイ基板10上に設けるようにしたが、その代わりに、例えばTAB(Tape Automated bonding)基板上に実装された駆動用LSIに、TFTアレイ基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしても構わない。
〔電子機器〕
次に、以上詳細に説明した電気光学装置を各種の電子機器に適用される場合について説明する。
ここでは、この電気光学装置たる液晶装置をライトバルブとして用いたプロジェクタについて説明する。図9は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶装置100R、100Bおよび100Gに入射される。液晶装置100R、100Bおよび100Gの構成は上述した液晶装置と同等であり、それぞれにおいて画像信号処理回路から供給されるR、G、Bの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム1112に3方向から入射される。ダイクロイックプリズム1112では、RおよびBの光が90度に屈折する一方、Gの光が直進する。これにより各色の画像が合成され、投射レンズ1114を介して、スクリーン1120等にカラー画像が投写される。
以上では、本発明の電気光学装置の一具体例として液晶装置を挙げて説明したが、本発明の電気光学装置は、その他にも例えば電子ペーパなどの電気泳動装置や、電子放出素子を用いた表示装置(Field Emission Display及びSurface-Conduction Electron-Emitter Display)等として実現することができる。また、このような本発明の電気光学装置は、先に説明したプロジェクタの他にも、テレビジョン受像機や、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等の各種の電子機器に適用可能である。
次に、本発明の実施例について図10から図12を参照して説明する。
上記実施形態と同様にして、電気光学装置を作製する。その際、図10に示したように、石英基板上にパターン61を形成し、更にその全面にBPSG膜62を膜厚800nmとして形成する。パターン61は実施形態における走査線3aに相当し、BPSG膜62は実施形態における第1層間絶縁膜41に対応している。次いで、この基板を890℃で熱処理し、BPSG膜61にリフローによる平坦化処理を施す。処理後、パターン61によって生じるBPSG膜62の段差部分の傾斜角度を、リフロー角度θとして測定する。
以上を、BPSG膜62のボロン(B)濃度を0.8重量%から5重量%まで変化させて、夫々の場合について行う。尚、リン(P)濃度は、全て6重量%とする。
この場合に得られる測定結果を図11に示す。図11は、BPSG膜62におけるボロン(B)の添加濃度に対するリフロー角度θの変化を表している。この場合は、ボロン濃度が1.6重量%程度以下では、リフロー角度θは80°〜86°で推移している。しかし、ボロン濃度がおよそ1.6〜2重量%の範囲において、リフロー角度θは80°から40°へと急激に低下し、ボロン濃度がそれ以上に増加しても、リフロー角度θは40°〜30°の間で推移している。
この結果から、ボロン濃度がおよそ2重量%以上でBPSG膜61が流動化し、その上面が平坦化されることが分かる。即ち、ボロン濃度が低いと、パターン61によりBPSG膜62に生じた段差は、傾斜角度が80°〜90°と垂直に近く、急峻な状態となる。これは、ほぼ平坦化処理を行う前の状態と大差ないものと考えられる。これに対し、ボロンが十分量(この場合は2重量%)添加されれば、傾斜角度が30°〜40°と、段差はなだらかな状態に変化する。このように、本発明に係る平坦化処理は、層間絶縁膜上面を均すことに、顕著な効果を発揮する。
実施例1と同様に電気光学装置を作製する。但し、パターン61が形成された石英基板上に、BPSG膜62を形成する際に、本実施例では、BPSG膜62のボロン濃度を3重量%、リン(P)濃度を6重量%に固定している。そのうえで、加熱温度(リフロー温度)を850℃、900℃、950℃と変えて平坦化処理を施し、夫々の場合についてリフロー角度θを測定する。
この場合に得られる測定結果を図12に示す。図12は、BPSG膜62のリフロー温度に対するリフロー角度θの変化を表している。リフロー温度が850℃程度では、リフロー角度θはおよそ86°であり、まだ段差が急峻な状態で残っていることが分かる。しかし、リフロー温度が900℃程度では、リフロー角度θはおよそ45°であり、段差がかなり緩やかとなっていることが分かる。更に、リフロー温度が950℃程度まで上げた場合には、リフロー角度θはおよそ30°であり、段差は、更に解消されていることが分かる。このように、リフロー温度が高いほど、BPSG膜62の流動性が高くなり、その上面の平坦性が高まっていく。
尚、実施例1では、ボロン濃度がおよそ2重量%以上でBPSG膜61が流動化する場合について例示しているが、より一般には、リフロー温度等の諸条件に応じて、ボロン濃度が1重量%以上で、BPSG膜61の加熱による溶融が発生する。また、実施例2では、リフロー温度が900℃程度以上でBPSG膜61が流動化する場合について例示しているが、より一般には、ボロン濃度等の諸条件に応じて、リフロー温度が600℃以上で、BPSG膜61の加熱による溶融が発生する。
次に、表1にリンおよびボロンの析出状況を示す。リンおよびボロンの量を変えたBPSG膜を成膜し、目視によってリンおよびボロンの析出状況を調べることができる。なお、BPSG膜成膜時のオゾンの流量は、すべての試料で一定(80slm)とする。
Figure 2005338746

表1に示すように、リンおよびボロンを合わせた重量%が11重量%のBPSG膜では、成膜後1日以内にリンまたはボロンの析出が確認される。そして、本願発明者等は、リンおよびボロンを合わせた重量%が低くなるにしたがってリンまたはボロンが析出するまでの期間が延びていくことを確認できる。また、リンおよびボロンを合わせた重量%が10重量%以下の条件では、リンまたはボロンが析出するまでに2日以上を要することから、量産の製造プロセスにおいては、リンおよびボロンを合わせた重量%が10重量%以下であるBPSG膜を成膜することが好ましいことがわかる。また、リンおよびボロンを合わせた重量%が9重量%であるBPSG膜は、成膜後7日以上リンまたはボロンが析出しないことから、さらに量産プロセスに好適な層間絶縁層とされる。また、リンの割合を一定として、ボロンの割合を6重量%から5重量%に変えた場合に、析出日数に顕著な差が見られるため、ボロンの重量%は5.5重量%以下であることが好ましいと考えられる。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器もまた本発明の技術的範囲に含まれるものである。
本発明の一実施形態に係る電気光学装置の構成を示す等価回路図である。 図1に示した電気光学装置の具体的構成を表す部分平面図である。 図2のA−A´断面図である。 実施形態における電気光学装置の製造方法を説明するための工程図である。 図4に続く工程図である。 図5に続く工程図である。 実施形態における液晶装置の全体構成を表す平面図である。 図7のH−H´断面図である。 本発明の電子機器の一実施形態に係る液晶プロジェクタの構成を表す断面図である。 本発明の実施例に係る構成図である。 本発明の実施例に係る測定結果を表す図である。 本発明の実施例に係る測定結果を表す図である。
符号の説明
10…TFTアレイ基板、1a…半導体層、3a…走査線、6a…データ線、9a…画素電極、11a…遮光膜、16,22…配向膜、20…対向基板、21…対向電極、30…TFT、41〜44…層間絶縁膜、50…液晶層、70…蓄積容量、71…下部容量電極、75…誘電体膜、89…コンタクトホール、300…上部容量電極。

Claims (18)

  1. 電気光学装置の製造方法であって、
    基板上に、表示用電極と、該表示用電極を駆動するための配線及び電子素子の少なくとも一方と、前記表示用電極と前記配線及び電子素子の少なくとも一方との各々を相互に電気的に絶縁するために前記表示用電極よりも下層に設けられた層間絶縁膜とを設ける工程と、
    前記層間絶縁膜としてボロンリンガラス膜を成膜する成膜工程と、前記成膜工程に続き、前記ボロンリンガラス膜を加熱して流動化させることにより前記ボロンリンガラス膜の上面に対して平坦化処理を施す平坦化工程とを備えたことを特徴とする電気光学装置の製造方法。
  2. 前記平坦化工程において、前記ボロンリンガラス膜を600℃以上の温度で加熱することを特徴とする請求項1に記載の電気光学装置の製造方法。
  3. 前記平坦化工程において、前記ボロンリンガラス膜を900℃以下の温度で加熱することを特徴とする請求項2記載の電気光学装置の製造方法。
  4. 前記平坦化工程において、前記ボロンリンガラス膜を600℃〜850℃、リフロー時間15〜30分で加熱することを特徴とする請求項1から3の何れか一項に記載の電気光学装置の製造方法。
  5. 前記平坦化処理が施された後における層間絶縁膜上に、前記配線及び電子素子の少なくとも一方の少なくとも一部を形成する工程と、該層間絶縁膜上に形成された少なくとも一部上に、他の層間絶縁膜を成膜する工程と、該成膜された他の層間絶縁膜に対して前記平坦化処理と比べて低温で実施される他の平坦化処理を施す他の平坦化工程と、該他の平坦化処理が施された他の層間絶縁膜上に、前記表示用電極を形成する工程とを備えたことを特徴とする請求項1から4のいずれか一項に記載の電気光学装置の製造方法。
  6. 前記平坦化工程は、枚葉処理により実施されることを特徴とする請求項1から5のいずれか一項に記載の電気光学装置の製造方法。
  7. 前記基板には溝堀が施されており、前記平坦化工程において、前記層間絶縁膜を加熱することによって前記溝堀に応じて形成される前記層間絶縁膜の窪み部分を面取りすることを特徴とする請求項1から6のいずれか一項に記載の電気光学装置の製造方法。
  8. 電気光学装置の製造方法であって、
    一対の基板の一方の基板上に、表示用電極と、該表示用電極を駆動するための配線及び電子素子の少なくとも一方と、前記表示用電極と前記配線及び電子素子の少なくとも一方との各々を相互に電気的に絶縁するために前記表示用電極よりも下層に設けられた層間絶縁膜とを設ける工程と、
    前記一対の基板の他方の基板上に前記表示用電極に対向する対向電極を設ける工程と、
    前記一対の基板間で電気光学物質を挟持する工程と、
    前記一方の基板上に、前記層間絶縁膜としてボロンリンガラス膜を成膜する成膜工程と、
    前記成膜工程に続き、前記ボロンリンガラス膜の上面に形成された凸部の高さを維持しながら前記ボロンリンガラス膜の上面に対して平坦化処理を施す平坦化工程とを備えたことを特徴とする電気光学装置の製造方法。
  9. 電気光学装置の製造方法であって、
    基板上に、薄膜トランジスタを形成する工程と、
    前記薄膜トランジスタを覆う層間絶縁膜としてボロンリンガラス膜を成膜する成膜工程と、
    前記成膜工程に続き、前記ボロンリンガラス膜を加熱して流動化させることにより前記ボロンリンガラス膜の上面に対して平坦化処理を施す平坦化工程と、
    前記層間絶縁膜の形成後に、前記薄膜トランジスタのソース領域に電気的に接続されるデータ線を形成する工程とを備えたことを特徴とする電気光学装置の製造方法。
  10. 電気光学装置の製造方法であって、
    基板上に、薄膜トランジスタを形成する工程と、
    前記薄膜トランジスタを覆う第1層間絶縁膜を形成する工程と、
    前記第1層間絶縁膜上に、前記薄膜トランジスタのドレイン領域に電気的に接続される画素電位側容量電極と、前記画素電位側容量電極に誘電体膜を介して対向配置される固定電位側容量電極からなる蓄積容量を形成する工程と、
    前記蓄積容量を覆う第2層間絶縁膜を形成する工程と、
    前記第2層間絶縁膜上に、前記薄膜トランジスタのソース領域に電気的に接続されるデータ線を形成する工程と、
    前記データ線を覆う第3層間絶縁膜を形成する工程と、
    前記第3層間絶縁膜上に前記画素電位側容量電極に電気的に接続される画素電極を形成する工程と、
    前記第1層間絶縁膜を形成する工程と前記第2層間絶縁膜を形成する工程のうち少なくとも一方は、層間絶縁膜としてボロンリンガラス膜を成膜する成膜工程と、前記成膜工程に続き、前記ボロンリンガラス膜を加熱して流動化させることにより前記ボロンリンガラス膜の上面に対して平坦化処理を施す平坦化工程とを含む、
    ことを特徴とする電気光学装置の製造方法。
  11. 電気光学装置であって、
    基板上に、表示用電極と、該表示用電極を駆動するための配線及び電子素子の少なくとも一方と、前記表示用電極と前記配線及び電子素子の少なくとも一方との各々を相互に電気的に絶縁するために前記表示用電極よりも下層に設けられた層間絶縁膜とを備え、
    前記層間絶縁膜の少なくとも1つは、ボロンリンガラス膜からなると共に、流動化状態を経ることにより上面に対して平坦化処理が施されていることを特徴とする電気光学装置。
  12. 前記ボロンリンガラス膜からなる層間絶縁膜は、ボロン(B)を1重量%以上かつリン(P)を7重量%以下の割合で含むことを特徴とする請求項11に記載の電気光学装置。
  13. 前記層間絶縁膜は、ボロン(B)を3重量%以上且つ5.5重量%以下の割合で含み、且つ前記層間絶縁膜に含まれるボロン(B)及びリン(P)を合わせた重量%は、10重量%以下であることを特徴とする請求項12に記載の電気光学装置。
  14. 前記配線及び電子素子の少なくとも一方のうちの少なくとも一つは、アルミニウム(Al)を含んでおり、前記ボロンリンガラス膜からなる層間絶縁膜は、前記アルミニウム(Al)を含む配線及び電子素子の少なくとも一方よりも下層に設けられていることを特徴とする請求項11から請求項13のいずれか一項に記載の電気光学装置。
  15. 電気光学装置であって、
    基板上に設けられた薄膜トランジスタと、
    前記薄膜トランジスタを覆う、ボロンリンガラス膜からなると共に、流動化状態を経ることにより上面に対して平坦化処理が施された層間絶縁膜と、
    前記層間絶縁膜上に、前記薄膜トランジスタのソース領域に電気的に接続されるデータ線とを備えたことを特徴とする電気光学装置。
  16. 電気光学装置であって、
    基板上に設けられた薄膜トランジスタと、
    前記薄膜トランジスタを覆う第1層間絶縁膜と、
    前記第1層間絶縁膜上に設けられ、前記薄膜トランジスタのドレイン領域に電気的に接続される画素電位側容量電極と、前記画素電位側容量電極に誘電体膜を介して対向配置される固定電位側容量電極からなる蓄積容量と、
    前記蓄積容量を覆う第2層間絶縁膜と、
    前記第2層間絶縁膜上に、前記薄膜トランジスタのソース領域に電気的に接続されるデータ線と、
    前記データ線を覆う第3層間絶縁膜と、
    前記第3層間絶縁膜上に前記画素電位側容量電極に電気的に接続される画素電極と、
    前記第1層間絶縁膜と前記第2層間絶縁膜のうち少なくとも一方は、ボロンリンガラス膜からなると共に、流動化状態を経ることにより上面に対して平坦化処理が施された層間絶縁膜であることを特徴とする電気光学装置。
  17. 更に、前記基板に対向配置された対向基板と、前記基板と前記対向基板とに挟持された電気光学物質とを備えていることを特徴とする請求項11から請求項16のいずれか一項に記載の電気光学装置。
  18. 電子機器であって、
    請求項11から請求項17のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2004238055A 2003-11-13 2004-08-18 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器 Pending JP2005338746A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004238055A JP2005338746A (ja) 2003-11-13 2004-08-18 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器
US10/981,680 US20050127810A1 (en) 2003-11-13 2004-11-05 Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus comprising the same
KR1020040090133A KR100644115B1 (ko) 2003-11-13 2004-11-06 전기광학장치의 제조방법, 전기광학장치, 및 이를 구비한전자기기
TW093134323A TWI243400B (en) 2003-11-13 2004-11-10 Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus comprising the same
CNA2004100904036A CN1617032A (zh) 2003-11-13 2004-11-12 电光装置及其制造方法和具有该电光装置的电子设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003384066 2003-11-13
JP2004133157 2004-04-28
JP2004238055A JP2005338746A (ja) 2003-11-13 2004-08-18 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器

Publications (1)

Publication Number Publication Date
JP2005338746A true JP2005338746A (ja) 2005-12-08

Family

ID=34657728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004238055A Pending JP2005338746A (ja) 2003-11-13 2004-08-18 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器

Country Status (5)

Country Link
US (1) US20050127810A1 (ja)
JP (1) JP2005338746A (ja)
KR (1) KR100644115B1 (ja)
CN (1) CN1617032A (ja)
TW (1) TWI243400B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007183409A (ja) * 2006-01-06 2007-07-19 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2014092694A (ja) * 2012-11-05 2014-05-19 Seiko Epson Corp 電気光学装置、及び電子機器
WO2016039074A1 (ja) * 2014-09-09 2016-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770266B1 (ko) * 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
US8946095B2 (en) * 2012-10-25 2015-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming interlayer dielectric film above metal gate of semiconductor device
KR102454468B1 (ko) * 2017-09-20 2022-10-14 주식회사 디비하이텍 유기 발광 다이오드 표시 장치용 신호 제어 유닛, 이의 제조 방법 및 이를 포함하는 유기 발광 다이오드 소자
KR102709997B1 (ko) 2018-09-18 2024-09-26 엘지디스플레이 주식회사 유기 발광 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05249494A (ja) * 1992-03-06 1993-09-28 Sony Corp 液晶表示装置
JPH07235595A (ja) * 1994-02-25 1995-09-05 Toshiba Corp 半導体装置の平坦化法
JPH09293876A (ja) * 1996-04-26 1997-11-11 Canon Inc 半導体素子基板およびその製造法、該基板を用いた半導体装置
JP2001066631A (ja) * 1999-08-25 2001-03-16 Sony Corp 液晶表示装置およびその製造方法
JP2001142089A (ja) * 1999-11-16 2001-05-25 Seiko Epson Corp 電気光学装置
JP2002057296A (ja) * 2000-08-14 2002-02-22 Sony Corp 半導体装置の製造方法
JP2002158360A (ja) * 2000-11-21 2002-05-31 Seiko Epson Corp 電気光学装置及びその製造方法
JP2002244135A (ja) * 2001-02-19 2002-08-28 Seiko Epson Corp 液晶装置および投射型表示装置、電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07159809A (ja) * 1993-12-08 1995-06-23 Toshiba Corp 液晶表示装置
JP2983476B2 (ja) * 1996-10-30 1999-11-29 キヤノン販売株式会社 成膜方法及び半導体装置の製造方法
US5728627A (en) * 1996-11-14 1998-03-17 Samsung Electronics Co., Ltd. Methods of forming planarized conductive interconnects for integrated circuits
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
JP3229276B2 (ja) * 1998-12-04 2001-11-19 キヤノン販売株式会社 成膜方法及び半導体装置の製造方法
KR100323832B1 (ko) * 1999-08-25 2002-02-07 윤종용 고용량을 갖는 캐패시터의 제조방법 및 이를 이용한 반도체 소자의 제조방법
TW410191B (en) * 1999-10-28 2000-11-01 Siemens Ag Chemical mechanical polishing device having a pressure control circuit
TWI264604B (en) * 2001-02-19 2006-10-21 Seiko Epson Corp Active-matrix liquid crystal display and electronic device therefor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05249494A (ja) * 1992-03-06 1993-09-28 Sony Corp 液晶表示装置
JPH07235595A (ja) * 1994-02-25 1995-09-05 Toshiba Corp 半導体装置の平坦化法
JPH09293876A (ja) * 1996-04-26 1997-11-11 Canon Inc 半導体素子基板およびその製造法、該基板を用いた半導体装置
JP2001066631A (ja) * 1999-08-25 2001-03-16 Sony Corp 液晶表示装置およびその製造方法
JP2001142089A (ja) * 1999-11-16 2001-05-25 Seiko Epson Corp 電気光学装置
JP2002057296A (ja) * 2000-08-14 2002-02-22 Sony Corp 半導体装置の製造方法
JP2002158360A (ja) * 2000-11-21 2002-05-31 Seiko Epson Corp 電気光学装置及びその製造方法
JP2002244135A (ja) * 2001-02-19 2002-08-28 Seiko Epson Corp 液晶装置および投射型表示装置、電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007183409A (ja) * 2006-01-06 2007-07-19 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
US7742114B2 (en) 2006-01-06 2010-06-22 Seiko Epson Corporation Electro-optic device, method for fabricating the same, and electronic apparatus
JP4586732B2 (ja) * 2006-01-06 2010-11-24 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2014092694A (ja) * 2012-11-05 2014-05-19 Seiko Epson Corp 電気光学装置、及び電子機器
WO2016039074A1 (ja) * 2014-09-09 2016-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JPWO2016039074A1 (ja) * 2014-09-09 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
US10204990B2 (en) 2014-09-09 2019-02-12 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
TWI243400B (en) 2005-11-11
TW200522142A (en) 2005-07-01
US20050127810A1 (en) 2005-06-16
CN1617032A (zh) 2005-05-18
KR100644115B1 (ko) 2006-11-10
KR20050046552A (ko) 2005-05-18

Similar Documents

Publication Publication Date Title
US20050285988A1 (en) Electro-optical device, electronic apparatus, and method of manufacturing the electro-optical device
US7449411B2 (en) Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus
US7075109B2 (en) Electro-optical having a configuration to prevent generation and trapping of material residues
JP3736513B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3778195B2 (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP4329445B2 (ja) 電気光学装置並びに電子機器
JP2005338746A (ja) 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器
KR20030076421A (ko) 전기 광학 장치 및 그 제조 방법 및 전자기기
JPH1187726A (ja) 液晶表示パネルの製造方法
KR20070069054A (ko) 전기 광학 장치, 그 제조 방법, 및 전자기기
JP4961680B2 (ja) 電気光学装置及びこれを備えた電子機器
JP4462128B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3849342B2 (ja) 電気光学装置の製造方法及び電気光学装置並びにプロジェクタ
JP4400368B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4284950B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4218494B2 (ja) 半導体装置用基板の製造方法
JP4251045B2 (ja) 薄膜トランジスタの製造方法及び電気光学装置の製造方法
JP2004102256A (ja) 電気光学装置及び電子機器
JP4050486B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4349105B2 (ja) 電気光学装置の製造方法及び該電気光学装置、並びに電子機器
JP2003057626A (ja) 電気光学装置の製造方法及び電気光学装置並びに電子機器
JP2003140167A (ja) 電気光学装置及び電子機器
JP2004341336A (ja) 液晶装置及びその製造方法並びに電子機器
JP2005086004A (ja) 基板及びその製造方法並びに電気光学装置
JP2004341337A (ja) 液晶装置及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403