KR20030076421A - 전기 광학 장치 및 그 제조 방법 및 전자기기 - Google Patents

전기 광학 장치 및 그 제조 방법 및 전자기기 Download PDF

Info

Publication number
KR20030076421A
KR20030076421A KR10-2003-0017650A KR20030017650A KR20030076421A KR 20030076421 A KR20030076421 A KR 20030076421A KR 20030017650 A KR20030017650 A KR 20030017650A KR 20030076421 A KR20030076421 A KR 20030076421A
Authority
KR
South Korea
Prior art keywords
contact hole
pixel electrode
switching element
electro
filler
Prior art date
Application number
KR10-2003-0017650A
Other languages
English (en)
Inventor
야마사키야스지
하야시도모히코
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030076421A publication Critical patent/KR20030076421A/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0238Improving the black level

Abstract

기판 상에 화소 전극 및 스위칭 소자와, 상기 스위칭 소자보다 위에, 또한, 상기 화소 전극보다 아래에 형성된 층간 절연막과, 해당 층간 절연막에 형성되고, 상기 스위칭 소자와 상기 화소 전극을 전기적으로 접속하고, 그 내부에 도전성 재료로 이루어지는 충진재를 충진한 콘택트홀을 구비하여 이루어진다. 이에 따라, 기판 상의 적층 구조물 중에 형성되는 콘택트홀에 기인한 광 누설 등을 없앰으로써, 고품질의 화상을 표시하는 것을 가능하게 한다.

Description

전기 광학 장치 및 그 제조 방법 및 전자기기{ELECTROOPTICS APPARATUS, METHOD OF MANUFACTURING THE SAME, AND ELECTRONIC EQUIPMENT}
본 발명은 전기 광학 장치 및 그 제조 방법 및 전자기기의 기술 분야에 관한 것으로, 특히, 기판 상의 스위칭 소자 및 화소 전극을 접속하는 콘택트홀이 마련되는 전기 광학 장치 및 그 제조 방법, 및 그와 같은 전기 광학 장치를 구비하여 이루어지는 것을 특징으로 하는 전자기기의 기술 분야에 속하는 것이다.
매트릭스 형상으로 배열된 화소 전극 및 해당 전극의 각각에 접속된 박막 트랜지스터(Thin Film Transistor : 이하, 「TFT」라고 함), 해당 TFT의 각각에 접속되어, 행 및 열 방향으로 각각 평행하게 마련된 주사선 및 데이터선 등을 구비함으로써, 소위 액티브 매트릭스 구동이 가능한 전기 광학 장치가 알려져 있다.
이러한 전기 광학 장치에 있어서는, 상술한 TFT, 주사선 및 데이터선에 추가하여, TFT에 부수되어 축적 용량 등이 형성된 TFT 어레이 기판, 이것에 대향 배치되어 공통 전극이 형성된 대향 기판, 및 TFT 어레이 기판 및 대향 기판 사이에 유지된 액정 등의 전기 광학 물질 등을 구비하고, 상기 화소 전극 및 상기 공통 전극사이에 소정의 전위차를 마련하여, 상기 전기 광학 물질의 상태를 화소마다 변화시킴으로써 화상을 표시하는 것이 가능하다. 예컨대, 전기 광학 물질이 액정이면, 화소마다의 전기 광학 물질의 상태 변화는, 화소마다의 광 투과율의 변화가 초래되는 것을 의미하고, 그에 따라 화상 표시가 가능해진다.
그런데, 상기 TFT 어레이 기판 상에서는, TFT, 주사선 및 데이터선 등의 각종 구성 요소가 적층 구조를 이루어 형성되는 것이 일반적이다. 예컨대, 기판면으로부터 순서대로, TFT, 층간 절연막, 축적 용량(하부 전극, 유전체막 및 상부 전극), 별도의 층간 절연막 및 데이터선 등으로 이루어져 있다. 또, 상기 화소 전극은, 통상, 이러한 적층 구조의 최상층 부분의 일부로서 마련되고, 또한, 상기 전기 광학 물질이 액정인 경우에는, 해당 화소 전극 상에, 액정의 배향을 소정 상태로 유지하기 위한 배향막이 마련되는 경우가 있다.
이 때, 각종 구성 요소 사이에는, 이들 사이에 전기적인 단락 등이 발생하지 않도록 하기 위해서, 상술한 바와 같이, 실리콘 산화막, 실리콘 질화막 등으로 이루어지는 층간 절연막이 형성되게 되지만, 이와 동시에, 예컨대 TFT의 드레인 및 화소 전극 사이, 그 외의 특정한 구성 요소 사이에서는 전기적인 접속을 도모하여야 하기 때문에, 상기 층간 절연막의 소정 위치에는, 이를 위한 콘택트홀이 마련된다. 이 콘택트홀은, 일반적으로, 층간 절연막에 대한 건식 에칭에 의해서 형성된다.
그러나, 이러한 구조를 갖는 전기 광학 장치에 있어서는, 다음과 같은 문제점이 있었다. 즉, 상술한 바와 같이, 층간 절연막에는 콘택트홀이 마련되지만, 이에 따라, 적층 구조물의 평탄성이 손상되는 경우가 있다. 예컨대, 최상층 부분, 예컨대, 상기 배향막에, 그 하층으로서 마련되어 있는 콘택트홀의 위치에 대응한 오목부가 형성될 가능성이 있었다. 이것은, 콘택트홀이, 그 이름대로 내부에 공동(空洞) 부분을 갖기 때문이다.
이와 같이, 배향막에 오목부가 형성되면, 그에 따라서 액정의 배향 상태에 흐트러짐이 발생할 우려가 있어, 화상 품질을 저하시킬 가능성이 있다. 예컨대, 액정의 배향 상태에 흐트러짐이 발생함으로써, 본래라면, 그 전면이 흑색으로 도포된 화상을 표시하려는 것인데, 상기 흐트러짐 부분에 있어서의 광 누설이 발생하여 계조의 저하를 초래한다는 것과 같은 경우이다.
또한, 이러한 광 누설은 상술한 오목부에 의해서만 야기되는 것도 아니고, 콘택트홀의 존재, 그 자체가 원인으로 야기되는 경우도 있다. 이것은, 콘택트홀이, 전술한 바와 같이, 그 내부에 공동 부분을 갖고 있기 때문이며, 광의 투과가 더욱 발생하기 쉽기 때문이다.
본 발명은 상기 문제점을 감안하여 이루어진 것이며, 기판 상의 적층 구조물 내에 형성되는 콘택트홀에 기인한 광 누설 등을 없게 함으로써 고품질의 화상을 표시할 수 있는 전기 광학 장치 및 전자기기를 제공하는 것을 과제로 한다.
도 1은 본 발명의 실시예 1의 전기 광학 장치에 있어서의 화상 표시 영역을 구성하는 매트릭스 형상의 복수 화소에 마련된 각종 소자, 배선 등의 등가 회로를 나타내는 회로도,
도 2는 본 발명의 실시예 1의 전기 광학 장치에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소 그룹에 대한 평면도,
도 3은 도 2의 A-A'선 단면도,
도 4는 본 발명의 실시예 2에 관한 것으로, 도 3과 동일 취지의 도면이지만, 동 도면과는 콘택트홀 내부의 충진재의 재질에 대하여, 그 형태가 다른 것을 나타내는 A-A'선 단면도,
도 5는 본 발명의 실시예 3에 관한 것으로, 도 3과 동일 취지의 도면이지만, 동 도면과는 콘택트홀 내부에 코팅 부재가 마련되어 있는 점에 대하여, 그 형태가 다른 것을 나타내는 A-A'선 단면도,
도 6은 도 5에 있어서, 코팅 부재가 2층으로 마련되어 있는 변형예를 나타내는 A-A'선 단면도,
도 7은 도 6에 있어서, 화소 전극의 형성 영역에 이를 때까지 코팅 부재가 형성되어 있는 변형예를 나타내는 A-A'선 단면도,
도 8은 본 발명의 실시예의 전기 광학 장치에 있어서의 TFT 어레이 기판을, 그 위에 형성된 각 구성 요소와 함께 대향 기판측으로부터 본 평면도,
도 9는 도 8의 H-H'선 단면도,
도 10은 본 발명의 실시예 1의 전기 광학 장치의 제조 방법을 그 순서에 따라 나타내는 흐름도,
도 11은 본 발명의 실시예 1의 전기 광학 장치의 제조 방법을, 그 순서에 따라 나타내는 제조 공정 단면도(또, 본 도면의 공정 (1)부터 공정 (5)까지는, 도 10에 있어서의 단계 S13부터 S17까지에 대응함),
도 12는 본 발명의 전자기기의 실시예인 투사형 컬러 표시 장치의 일례인 컬러 액정 프로젝터를 나타내는 도식적 단면도이다.
도면의 주요 부분에 대한 부호의 설명
1a : 반도체층1e : 고농도 드레인 영역
3a : 주사선6a : 데이터선
9a : 화소 전극10 : TFT 어레이 기판
16 : 배향막20 : 대향 기판
21 : 대향 전극30 : TFT
50 : 액정층70 : 축적 용량
81, 82, 83, 85, 86, 87, 87', 87" : 콘택트홀
401 : 충진재
409a : (ITO로 이루어진) 충진재
416a : (투명한 폴리이미드 재료로 이루어진) 충진재
402 : 코팅 부재
본 발명의 전기 광학 장치는 상기 과제를 해결하기 위해서, 기판 상에 형성된 화소 전극과, 상기 화소 전극에 대응하여 배치된 스위칭 소자와, 상기 스위칭 소자보다 위에, 또한, 상기 화소 전극보다 아래에 형성된 층간 절연막과, 상기 층간 절연막에 형성되고, 상기 스위칭 소자와 상기 화소 전극을 전기적으로 접속하는 콘택트홀과, 상기 콘택트홀의 내부에 충진된 도전성 재료로 이루어지는 충진재를 구비하고 있다.
본 발명의 전기 광학 장치에 따르면, 예컨대, 스위칭 소자의 일례인 박막 트랜지스터에, 화상 신호가 공급되는 배선의 일례인 데이터선을 접속하는 것에 의해, 데이터선, 박막 트랜지스터, 콘택트홀 및 화소 전극 등의 경로로, 해당 화소 전극에 화상 신호를 공급할 수 있게 된다. 이에 따라, 화소 전극에 대향하도록 액정 등의 전기 광학 물질을 배치하고, 또한, 해당 전기 광학 물질을 사이에 유지하도록 공통 전극을 배치하면, 화소 전극 및 공통 전극 사이에서 전위차를 생기게 하며, 전기 광학 물질의 상태를 변화시키는 것, 즉 해당 전기 광학 물질이 액정이면 광의 투과율을 변화시킬 수 있게 되어, 화상의 표시를 행할 수 있게 된다.
여기서 특히, 본 발명에 있어서는, 스위칭 소자 및 화소 전극 사이의 전기적인 접속을 도모하기 위해서, 양자 사이에 존재하는 층간 절연막에 형성된 콘택트홀을 이용하고, 또한 해당 콘택트홀 내부의 전(全) 영역에는, 도전성 재료로 이루어지는 충진재를 구비하게 된다.
이에 따르면, 스위칭 소자 및 화소 전극 사이의 전기적 접속을 유효하게 실현할 수 있는 것은 당연하고, 상기 충진재의 작용에 의해, 종래와 비교하여 보다 확실한 전기적 접속이 가능해진다. 이러한 것도, 콘택트홀과 스위칭 소자, 또는 콘택트홀과 화소 전극의 접촉 부분에도, 도전성 재료로 이루어지는 충진재가 존재함으로써, 그 저항값을 저하시키는 것이 가능해지기 때문이다.
또한, 본 발명에서는 특히, 상기 충진재의 존재에 의해, 다음과 같은 작용 효과가 얻어진다. 즉, 해당 충진재에 따르면, 종래와 같이 콘택트홀의 내부가 공동(空洞)인 채로 존재하지 않기 때문에, 해당 콘택트홀 상에 형성되는 적층 구조물에 오목부 등을 형성하는 경우는 없다. 이에 따라, 예컨대, 상기 화소 전극 상에 배향막을 마련하는 경우에도, 해당 배향막에는 오목부가 형성되지 않고, 따라서, 이것에 접하는 액정의 배향 상태에 흐트러짐이 발생하지 않기 때문에, 예컨대, 계조비의 저하에 의한 화상 품질의 열화 등의 사상(事象)의 발생을 상당히 억제할 수 있게 된다. 또한, 종래와 같이, 상기 공동을 그대로 통과하는 광(光)도, 원리적으로는 완전히 없어지기 때문에(왜냐하면, 공동이 충진재로 치환되어 존재하지 않기 때문), 그것에 의해서라도 화상 품질의 열화를 회피할 수 있다.
이상과 같이, 본 발명에 따르면, 보다 고품질인 화상을 표시할 수 있게 된다.
또, 충진재의 구체적 형태로는, 후술하는 본 발명의 각종 형태로 알려지도록, 차광성 재료, 투명 도전성 재료 등의 성질을 구비하면 바람직하다고 할 수 있지만, 본 발명에 있어서는, 특별히 충진재의 구체적 형태에 대하여 한정되는 것은 아니다. 즉, 기본적으로 어떠한 재료를 이용하여, 콘택트홀의 내부를 충진하도록하여도 좋다. 따라서, 본 발명에서 언급하는 「도전성 재료로 이루어지는 충진재」로는 모든 종류의 금속재를 이용하는 것이 가능하다.
또한, 본 발명에서 언급하는 「스위칭 소자」로는, 상술하여 예시한 박막 트랜지스터 외에, 예컨대, 박막 다이오드, 벌크 트랜지스터 등의 2 단자형 또는 3 단자형 스위칭 소자로 이루어지는 것 등으로 하여도 좋다.
본 발명의 전기 광학 장치의 다른 형태에서는, 상기 층간 절연막의 표면에는, 평탄화 처리가 실시된다.
본 형태에 따르면, 층간 절연막 표면은 평탄화 처리에 의해서 평탄화되기 때문에, 화소 전극, 배향막 등에 단차나 오목부 등이 발생할 우려가 거의 없어지게 된다.
또한, 본 발명에 대하여 말하면, 특히, 콘택트홀의 내부에 충진재를 형성함으로써, 그 형성 직후에는, 해당 충진재가, 층간 절연막의 표면보다도 돌출하여 존재하여, 종래와 같은 오목부가 형성되지 않는 대신 볼록부가 형성된다고 하는 경우가 고려되고, 본 형태에 따르면, 그와 같은 돌출 부분 내지 볼록부가 존재했다고 해도, 그 평탄화를 행할 수 있게 된다.
따라서, 본 형태에 따르면, 단차를 기인으로 한 광 누설 등에 의해서 화상의 품질이 열화하는 등의 사태를 미연에 회피할 수 있게 된다.
또, 본 형태에서 언급하는 「평탄화 처리」는, 구체적으로는 예컨대, CMP(Chemical Mechanical Polishing) 처리, 또는 에칭 처리 등이 해당되지만, 그 외에, 여러 가지의 평탄화 기술을 이용하여도 좋은 것은 물론이다.
여기서, CMP 처리란, 일반적으로, 피처리 기판과 연마포(硏磨布)(pad)의 양자를 회전 등을 시키면서, 각각의 표면 끼리를 맞닿게 하고, 또한, 해당 접촉 부분에 실리카 입자 등을 포함한 연마액(슬러리)을 공급함으로써, 피처리 기판 표면을, 기계적 작용과 화학 작용의 병합에 의해 연마하는 것으로, 당해 표면을 평탄화하는 기술이다.
또한, 에칭 처리란, 일반적으로, 요철을 갖는 표면 상에, 포토 레지스트나 SOG(Spin On Glass)막 등의 평탄성을 갖는 막을 희생막으로서 형성한 후, 이 희생막에 대한 에칭 처리를 상기 요철이 존재하는 표면에 이를 때까지 실행하는 것(이에 따라, 요철은 말하자면 「균일한」것으로 됨)으로, 당해 표면을 평탄화하는 기술이다. 단, 본 발명에 있어서는, 상술한 희생막은 반드시 필요한 것은 아니다. 예컨대, 콘택트홀 내부의 공간을 채우는 이상(즉, 콘택트홀로부터, 말하자면 넘치도록)으로, 층간 절연막의 표면에 이를 때까지 충진재로 이루어지는 막을 과도하게 형성한 후, 콘택트홀을 제외한 영역에 있어서의, 그 과잉 부분을 완전히 에칭함으로써, 해당 콘택트홀의 내부에만 충진재가 잔존하도록 하는 형태를 형성하고, 또한 평탄한 표면을 출현시킨다는 처리를 실시하여도 좋다.
본 발명의 전기 광학 장치의 일 형태에서는, 상기 충진재는 차광성 재료로 이루어진다.
본 형태에 따르면, 충진재가 차광성 재료로 이루어지기 때문에, 콘택트홀을 마련한 것을 원인으로 하는 광 누설을, 보다 확실히 방지할 수 있게 된다. 즉, 광의 진행은 충진재에 의해서 차단되기 때문에, 종래와 같이, 그 내부가 공동인 콘택트홀을 관통한 광이 화상 상에 혼입될 우려가 거의 없게 된다. 이에 따라, 화상 상에, 불필요한 광이 혼입될 우려가 거의 없어져, 상술한 것에 보태어, 보다 고품질인 화상을 표시할 수 있게 되는 것이다.
또한, 충진재가 광을 차단하는 동일 이유로부터, 본 형태에 따르면, 상기 스위칭 소자가, 예컨대, 박막 트랜지스터로 이루어지는 경우에 있어서는, 해당 박막 트랜지스터를 구성하는 반도체층, 특히, 그 채널 영역에 대하여 광이 입사되는 것을 미연에 방지할 수 있게 된다. 이에 따라, 소위 광 누설 전류의 발생을 극력 억제할 수 있게 되어, 화상 상에 플리커 등을 생기지 않게 하는 고품질의 화상을 표시할 수 있게 된다.
또, 본 형태에서 말하는 「차광성 재료」로는, 구체적으로는 예컨대, Ti(티타늄), Cr(크롬), W(텅스텐), Ta(탄탈), Mo(몰리브덴) 등 중 적어도 하나를 포함하는, 금속 단체, 합금, 금속 실리사이드, 폴리실리사이드, 이들을 적층한 것 등을 적용하여도 좋다.
본 발명의 전기 광학 장치의 다른 형태에서는, 상기 충진재는 투명 도전성 재료로 이루어진다.
본 형태에 따르면, 화소 전극과 같은 재료로 당해 충진재를 구성할 수 있게 된다. 이것은, 화소 전극이, 통상, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명 도전성 재료로 이루어지기 때문이다. 따라서, 본 형태에 따르면, 화소 전극을 형성하지 않고 성막하는 처리와, 콘택트홀 내부에 충진재를 형성하는 처리를 동일 기회에 실시할 수 있게 되어, 그에 상응하는 만큼의 제조 비용저감화를 도모할 수 있게 된다.
또한, 이 경우에 있어서는, 콘택트홀의 길이가, 일반적으로 최상층 부분의 일부로서 마련되는 화소 전극의 두께보다도 크기 때문에, 충진재를 투명 도전성 재료로 구성하여도, 해당 충진재는 그에 상응하는 광 차폐 효과를 발휘하는 것이 기대되고(즉, 두꺼우면 두꺼울수록 투명도는 떨어져, 광이 통과하기 어렵게 됨). 따라서, 상술한 차광성 재료에는 열화할 가능성은 있지만, 본 형태에 의해서도, 콘택트홀에 있어서의 광 누설 방지 작용을 발휘할 수 있다.
본 발명의 전기 광학 장치의 다른 형태에서는, 상기 콘택트홀의 내표면에 코팅 부재가 형성되고, 상기 충진재는 상기 코팅 부재 상에 형성되어 있다.
본 형태에 따르면, 콘택트홀의 내부에는, 코팅 부재와 충진재라고 하는 「2층 구조」(환언하면, 「내층(=충진재)」과 「외층(=코팅 부재)」으로 이루어지는 구조)가 형성되어 있는 것으로 된다. 이에 따라, 예컨대, 코팅 부재에는 보다 도전율이 높은 재료를 이용하고, 충진재에는 보다 차광 성능이 높은 재료를 이용하는 등의 형태를 채용할 수 있게 되기 때문에, 상술한 각종 작용 효과의 조화가 취해지는 것을 실현할 수 있게 된다. 또한, 상기 각종 작용 효과 중 어느 하나를 중시하는 등과 같은 적절한 조합을 실현하는 것(예컨대, 보다 차광 성능을 높이는 등)에 의해, 상기 각종 작용 효과의 발현 형태를 조정할 수 있게 된다.
또한, 본 발명의 전기 광학 장치는, 상기 과제를 해결하기 위해서, 기판 상에 형성된 화소 전극과, 상기 화소 전극에 대응하여 배치된 스위칭 소자와, 상기 스위칭 소자보다 위에, 또한, 상기 화소 전극보다 아래에 형성된 층간 절연막과,상기 층간 절연막에 형성되고, 상기 스위칭 소자와 상기 화소 전극을 전기적으로 접속하는 콘택트홀과, 상기 콘택트홀의 내표면에 형성된 도전성의 코팅 부재와, 상기 코팅 부재의 내부에 충진된 충진재를 구비하고 있다.
본 형태에서는 특히, 상기 충진재는 폴리이미드 재료로 이루어지도록 하면 좋다.
이러한 구성에 따르면, 화소 전극 상에, 통상, 폴리이미드 재료로 이루어지는 배향막이 형성되기 때문에, 상술한 충진재가 도전성 재료로 이루어지는 경우와 마찬가지로 해서, 제조 프로세스를 간략화하는 것, 즉 배향막의 성막 프로세스 중에 충진재의 형성 공정을 동시에 실시할 수 있게 되어, 그에 상응하는 만큼 제조 비용의 저감화를 도모할 수 있게 된다.
또, 본 형태에 있어서는, 충진재가 도전성 재료로 이루어져 있지 않지만, 본 형태에 따른 코팅 부재가 도전성 재료로 이루어지는 한, 스위칭 소자 및 화소 전극사이의 전기적인 접속은 가능하고, 이 경우, 충진재가 도전성 재료로 이루어질 필요는 없다. 따라서, 상술에서는, 충진재가 폴리이미드 재료로 이루어져 있었지만, 경우에 따라서는, 이것에 대신하여, 산화물, 질화물 등 그 외의 절연성 재료로 이루어지는 등의 형태로 하여도 좋다.
본 발명의 전기 광학 장치의 다른 형태에서는, 상기 화소 전극은 매트릭스 형상으로 배열되어 이루어지고, 상기 스위칭 소자로서의 박막 트랜지스터에 접속된 주사선 및 데이터선이 상기 매트릭스 형상에 대응하는 차광 영역에 배치되어 있고, 상기 콘택트홀은 상기 차광 영역 내에 형성되어 있다.
본 형태에 따르면, 콘택트홀이 차광 영역 내에 형성되어 있는 것에 의해, 개구율의 향상을 이룰 수 있게 된다. 또한, 해당 차광 영역에 있어서는, 주사선 및 데이터선 이외에, 차광막을 형성하는 것도 가능하지만, 콘택트홀에 도달하는 광을 보다 감소시키는 것이 가능해진다. 따라서, 본 형태에 따르면, 콘택트홀을 원인으로 해서 발생하는 광 누설이 더욱 발생하기 어려운 구조를 나타내게 된다고 할 수 있어, 본 발명에 따른 충진재의 상기 각종 작용 효과와 함께 보다 고품질의 화상 표시에 기여하는 바가 크다.
본 발명의 전기 광학 장치의 제조 방법은, 상기 과제를 해결하기 위해서, 기판 상에, 스위칭 소자를 형성하는 공정과, 상기 스위칭 소자 상에 층간 절연막을 형성하는 공정과, 상기 층간 절연막에 상기 스위칭 소자의 반도체층으로 통하는 콘택트홀을 형성하는 공정과, 상기 콘택트홀의 내부에 도전성 재료로 이루어지는 충진재를 형성하는 공정과, 상기 층간 절연막 상에 상기 충진재와 전기적으로 접속되도록 투명 도전성 재료로 이루어지는 박막을 형성하고, 이것을 화소 전극으로 하는 공정을 포함한다.
본 발명의 전기 광학 장치의 제조 방법에 따르면, 상술한 본 발명의 전기 광학 장치를 바람직하게 제조할 수 있게 된다.
또한, 본 발명에 있어서의 「충진재를 형성하는 공정」과 「화소 전극으로 하는 공정」은, 경우에 따라서, 동시에 실시하도록 한 형태로서도 좋다. 이 경우에 있어서는, 화소 전극을 형성하는 것이, 즉, 충진재를 형성하는 것(그 역도 당연히 그러함)이라는 것으로 되며, 양자는, 예컨대, 동일한 도전성 재료로 이루어지는동일막으로서 형성되게 된다. 이와 같이 하면, 그에 상응하는 만큼 제조 비용을 삭감할 수 있다.
또한, 본 발명에 있어서, 「스위칭 소자로 통하는 콘택트홀을 형성한다」라고 하는 것은, 해당 콘택트홀이 직접적으로 스위칭 소자의 반도체층에 통하도록, 이것을 형성한다고 하는 경우를 당연히 포함한다.
또한, 예컨대, 당해 콘택트홀과는 직접적인 접점은 없지만, 해당 콘택트홀과 접촉하는 중계층, 해당 중계층과 접촉하는 별도의 콘택트홀이 존재하고, 스위칭 소자의 반도체층은 이 별도의 콘택트홀과 접촉하고 있다고 하는 경우도 포함한다.
요컨대, 앞서 언급한 「통한다」라고 하는 것은, 본 발명에 따른 콘택트홀과 스위칭 소자의 반도체층이, 직접적 또는 간접적으로 전기적인 접촉을 가질 수 있는 것을 의미하고 있다.
또한, 본 발명의 전기 광학 장치의 제조 방법은, 상기 과제를 해결하기 위해서, 기판 상에, 스위칭 소자를 형성하는 공정과, 상기 스위칭 소자 상에 층간 절연막을 형성하는 공정과, 상기 층간 절연막에 상기 스위칭 소자의 반도체층으로 통하는 콘택트홀을 형성하는 공정과, 상기 콘택트홀의 내표면에 대하여 코팅 부재를 형성하는 공정과, 상기 코팅 부재의 내부에 충진재를 형성하는 공정을 포함한다.
본 발명의 전기 광학 장치의 제조 방법에 따르면, 상술한 본 발명의 전기 광학 장치 중 콘택트홀의 내표면에 코팅 부재를 구비하여 이루어지는 것을 바람직하게 형성할 수 있게 된다.
본 발명의 전기 광학 장치의 제조 방법의 일 형태에서는, 상기 충진재를 형성하는 공정 후에, 상기 관통 공동이 형성된 부분을 포함하는 상기 층간 절연막의 표면에 대하여 평탄화 처리를 실시하는 공정을 더 포함한다.
본 형태에 따르면, 평탄화 처리에 의해서, 예컨대, 관통 공동 부분에 있어서의 코팅 부재 또는 충진재의 형성 과잉에 의해서, 돌출 부분 또는 볼록부가 형성되는 경우에 있어서도, 이것을 말하자면 「평탄화한다」는 것이 가능해져, 전체적으로 평탄한 면을 나타낼 수 있게 된다.
또, 본 형태에서 말하는 「평탄화 처리」란, 이미 언급한 바와 같이, CMP 처리 또는 에칭 처리 등이 해당한다.
또한, 본 발명의 전기 광학 장치의 제조 방법에 있어서, 상술한 바와 같이, 「충진재를 형성하는 공정」과 「화소 전극으로 하는 공정」을 동시에 실시하는 경우에 있어서는, 층간 절연막 상의 화소 전극 및 관통 공동 내의 충진재가 동일한 재료에 의해서 동일한 기회에 형성되고, 또한 당해 재료가 평탄화 처리를 받는 것으로 된다.
본 발명의 전자기기는, 상기 과제를 해결하기 위해서, 상술한 본 발명의 전기 광학 장치를 구비하여 이루어진다.
본 발명의 전자기기에 따르면, 상술한 본 발명의 전기 광학 장치를 구비하여 이루어지기 때문에, 콘택트홀에 기인하는 계조 저하 등과 같은 화상 품질의 저하가 없는 고품질의 화상을 표시할 수 있는 투사형 표시 장치(액정 프로젝터), 액정 텔레비전, 휴대 전화, 전자 수첩, 워드 프로세서, 뷰파인더형 또는 모니터 직시형 비디오 테이프 리코더, 워크스테이션, 화상 전화, POS 단말, 터치 패널 등의 각종 전자기기를 실현할 수 있다.
본 발명의 이러한 작용 및 다른 이득은 다음에 설명하는 실시예로부터 분명해진다.
이하에서는, 본 발명의 실시예에 대하여 도면을 참조하면서 설명한다. 이하의 실시예는 본 발명의 전기 광학 장치를 액정 장치에 적용한 것이다.
(실시예 1)
우선, 본 발명의 실시예 1에 있어서의 전기 광학 장치의 화소부에 있어서의 구성에 대하여, 도 1 내지 도 3을 참조하여 설명한다. 여기서, 도 1은 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로이다. 또한, 도 2는 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소 그룹의 평면도이며, 도 3은 도 2의 A-A'선 단면도이다. 또, 도 3에 있어서는, 각 층·각 부재를 도면 상에서 인식할 수 있는 정도의 크기로 하기 위해서, 해당 각 층·각 부재마다 축척을 다르게 한다.
도 1에 있어서, 실시예 1에 있어서의 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에는, 각각, 화소 전극(9a)과 당해 화소 전극(9a)을 스위칭 제어하기 위한 TFT(30)가 형성되어 있고, 화상 신호가 공급되는 데이터선(6a)이 해당 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화상 신호 S1, S2, …, Sn은 이 순서로 선순차적으로 공급하여도 상관없고, 서로 인접하는 복수의 데이터선(6a) 끼리에 대하여, 그룹마다 공급하도록 하여도 좋다.
또한, TFT(30)의 게이트에 주사선(3a)이 전기적으로 접속되어 있고, 소정 타이밍에서, 주사선(3a)에 펄스적으로 주사 신호 G1, G2, …, Gm을, 이 순서로 선순차적으로 인가하도록 구성되어 있다. 화소 전극(9a)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만큼 그 스위치를 닫음으로써, 데이터선(6a)으로부터 공급되는 화상 신호 S1, S2, …, Sn을 소정 타이밍에서 기입한다.
화소 전극(9a)을 거쳐서 전기 광학 물질의 일례로서의 액정에 기입된 소정 레벨의 화상 신호 S1, S2, …, Sn은 대향 기판에 형성된 대향 전극과의 사이에서 일정 기간 유지된다. 액정은 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화되는 것에 의해, 광을 변조하여, 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 각 화소 단위로 인가된 전압에 따라 입사광에 대한 투과율이 감소하고, 노멀리 블랙 모드이면, 각 화소 단위로 인가된 전압에 따라 입사광에 대한 투과율이 증가되어, 전체적으로 전기 광학 장치로부터는 화상 신호에 따른 계조를 갖는 광이 출사된다.
여기서 유지된 화상 신호가 누설되는 것을 막기 위해서, 화소 전극(9a)과 대향 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)을 부가한다. 이 축적 용량(70)은 주사선(3a)에 나란히 마련되어, 고정 전위측 용량 전극을 포함하고, 또한 정(定)전위로 고정된 용량선(300)을 포함하고 있다.
이하에서는, 상기 데이터선(6a), 주사선(3a), TFT(30) 등에 의한, 상술한 바와 같은 회로 동작이 실현되는 전기 광학 장치의 보다 현실적인 구성에 대하여 도 2 및 도 3을 참조하여 설명한다.
우선, 실시예 1에 따른 전기 광학 장치는, 도 2의 A-A'선 단면도인 도 3에 도시하는 바와 같이, 투명한 TFT 어레이 기판(10)과, 이것에 대향 배치되는 투명한 대향 기판(20)을 구비하고 있다. TFT 어레이 기판(10)은, 예컨대, 석영 기판, 유리 기판, 실리콘 기판으로 이루어지고, 대향 기판(20)은, 예컨대, 유리 기판이나 석영 기판으로 이루어진다.
도 3에 도시하는 바와 같이, TFT 어레이 기판(10)에는, 화소 전극(9a)이 마련되어 있고, 그 상측에는, 러빙 처리 등의 소정 배향 처리가 실시된 배향막(16)이 마련되어 있다. 화소 전극(9a)은, 예컨대, ITO(Indium Tin Oxide)막 등의 투명 도전성막으로 이루어진다. 한편, 대향 기판(20)에는, 그 전면에 걸쳐 대향 전극(21)이 마련되어 있고, 그 하측에는, 러빙 처리 등의 소정 배향 처리가 실시된 배향막(22)이 마련되어 있다. 대향 전극(21)도, 또한 상술한 화소 전극(9a)과 마찬가지로, 예컨대, ITO 막 등의 투명 도전성막으로 이루어진다. 또, 상기 배향막(16, 22)은, 예컨대, 폴리이미드막 등의 투명한 유기막으로 이루어진다.
한편, 도 2에 있어서, 상기 화소 전극(9a)은, TFT 어레이 기판(10) 상에, 매트릭스 형상으로 복수 마련되어 있고(점선부(9a')에 의해 윤곽이 도시되어 있음), 화소 전극(9a)의 종횡의 경계를 따라서 데이터선(6a) 및 주사선(3a)이 각각 마련되어 있다. 데이터선(6a)은 알루미늄막 등의 금속막 또는 합금막으로 이루어진다.또한, 주사선(3a)은, 반도체층(1a) 중 도면 중 우/상의 사선 영역으로 도시된 채널 영역(1a')에 대향하도록 배치되어 있고, 주사선(3a)은 게이트 전극으로서 기능한다. 즉, 주사선(3a)과 데이터선(6a)이 교차하는 개소에는 각각 채널 영역(1a')에 주사선(3a)의 본선부가 게이트 전극으로서 대향 배치된 화소 스위칭용 TFT(30)가 마련되어 있다.
TFT(30)는, 도 3에 도시하는 바와 같이, LDD(Lightly Doped Drain) 구조를 갖고 있고, 그 구성 요소로는, 상술한 바와 같이, 게이트 전극으로서 기능하는 주사선(3a), 예컨대, 폴리실리콘막으로 이루어져 주사선(3a)으로부터의 전계에 의해 채널이 형성되는 반도체층(1a)의 채널 영역(1a'), 주사선(3a)과 반도체층(1a)을 절연하는 게이트 절연막을 포함하는 절연막(2), 반도체층(1a)에 있어서의 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c) 및 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 구비하고 있다.
또, TFT(30)는, 도 3에 도시하는 바와 같이, LDD 구조를 갖는 것이 바람직하지만, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 불순물의 주입을 실행하지 않는 오프셋 구조를 가져도 좋고, 주사선(3a)의 일부로 이루어지는 게이트 전극을 마스크로 해서 고농도로 불순물을 주입하여, 자기 정합적으로 고농도 소스 영역 및 고농도 드레인 영역을 형성하는 자기 정합형의 TFT여도 좋다. 또한, 실시예 1에서는, 화소 스위칭용 TFT(30)의 게이트 전극을, 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e) 사이에 한 개만 배치한 싱글 게이트 구조로 했지만, 이들 사이에 두 개 이상의 게이트 전극을 배치하여도 좋다. 이와 같이 듀얼 게이트, 또는 트리플 게이트 이상으로 TFT를 구성하면, 채널과 소스 및 드레인 영역과의 접합부의 누설 전류를 방지할 수 있어, 오프 시의 전류를 저감할 수 있다. 또한, TFT(30)를 구성하는 반도체층(1a)은 비단결정층이어도 단결정층이어도 상관없다. 단결정층의 형성에는, 접합법 등 공지의 방법을 이용할 수 있다. 반도체층(1a)을 단결정층으로 함으로써, 특히 주변 회로의 고성능화를 도모할 수 있다.
한편, 도 3에 있어서는, 축적 용량(70)이 TFT(30)의 고농도 드레인 영역(1e) 및 화소 전극(9a)에 접속된 화소 전위측 용량 전극으로서의 중계층(71)과, 고정 전위측 용량 전극으로서의 용량선(300)의 일부가, 유전체막(75)을 거쳐서 대향 배치되는 것에 의해 형성되어 있다. 이 축적 용량(70)에 의하면, 화소 전극(9a)에 있어서의 전위 유지 특성을 현저하게 높이는 것이 가능해진다.
중계층(71)은, 예컨대, 도전성의 폴리실리콘막으로 이루어져 화소 전위측 용량 전극으로서 기능한다. 단, 중계층(71)은, 후술하는 용량선(300)과 마찬가지로, 금속 또는 합금을 포함하는 단층막 또는 다층막으로 구성하여도 좋다. 중계층(71)은 화소 전위측 용량 전극으로서의 기능 외에, 콘택트홀(83, 85)을 거쳐서, 화소 전극(9a)과 TFT(30)의 고농도 드레인 영역(1e)을 중계 접속하는 기능을 갖는다. 이러한 중계층(71)을 이용하면, 층간 거리가, 예컨대, 2000㎚ 정도로 길더라도, 양자 사이를 하나의 콘택트홀로 접속하는 기술적 곤란성을 회피하면서, 비교적 작은 직경의 두개 이상의 직렬 콘택트홀로 양자 사이를 양호하게 접속할 수 있어, 화소 개구율을 높이는 것이 가능해진다. 또한, 콘택트홀 개구 시에 있어서의 에칭의 관통 방지에도 도움이 된다.
용량선(300)은, 예컨대, 금속 또는 합금을 포함하는 도전막으로 이루어져 고정 전위측 용량 전극으로서 기능한다. 이 용량선(300)은 평면적으로 보면, 도 2에 도시하는 바와 같이, 주사선(3a)의 형성 영역에 겹쳐서 형성되어 있다. 보다 구체적으로는 용량선(300)은 주사선(3a)을 따라서 연장하는 본선부와, 도면 중 데이터선(6a)과 교차하는 각 개소로부터 데이터선(6a)을 따라 위쪽으로 각각 돌출한 돌출부와, 콘택트홀(85)에 대응하는 개소가 약간 잘록해진 오목부를 구비하고 있다. 이 중 돌출부는 주사선(3a) 상의 영역 및 데이터선(6a) 아래의 영역을 이용하여, 축적 용량(70)의 형성 영역의 증대에 공헌한다.
이러한 용량선(300)은, 바람직하게는 고융점 금속을 포함하는 도전성 차광막으로 이루어져, 축적 용량(70)의 고정 전위측 용량 전극으로서의 기능 외에, TFT(30)의 상측에 있어서 입사광으로부터 TFT(30)를 차광하는 차광층으로서의 기능을 갖는다.
또한, 용량선(300)은, 바람직하게는, 화소 전극(9a)이 배치된 화상 표시 영역(10a)으로부터 그 주위로 연장되어 마련되고, 정전위원(定電位源)과 전기적으로 접속되어, 고정 전위로 된다. 이와 같은 정전위원으로서는, 데이터선 구동 회로(101)에 공급되는 정(正)전원이나 부(負)전원의 정전위원이어도 좋고, 대향 기판(20)의 대향 전극(21)에 공급되는 정전위여도 관계없다.
유전체막(75)은, 도 3에 도시하는 바와 같이, 예컨대, 막 두께 5∼200㎚ 정도의 비교적 얇은 HTO(High Temperature Oxide)막, LTO(Low Temperature Oxide)막 등의 산화 실리콘막, 또는 질화 실리콘막 등으로 구성된다. 축적 용량(70)을 증대시키는 관점에서는, 막의 신뢰성이 충분히 얻어지는 한, 유전체막(75)은 얇은 것이 좋다.
이러한 내용을 포함하여 이루어진 실시예 1의 전기 광학 장치에 있어서는, 특히, 전술한 중계층(71) 및 화소 전극(9a) 사이를 접속하는 콘택트홀(85)의 구성에 특징이 있다. 즉, 실시예 1에 있어서의 콘택트홀(85)은, 도 3에 도시하는 바와 같이, 제 2 층간 절연막(42) 및 제 3 층간 절연막(43)을 관통하도록 형성되어 있고, 또한, 그 내부의 전체 영역에 충진재(401)를 구비하여 이루어진다. 이 충진재(401)는, 실시예 1에 있어서, 예컨대, Ti(티타늄), Cr(크롬), W(텅스텐), Ta(탄탈), Mo(몰리브덴) 등 중 적어도 하나를 포함하는, 금속 단체, 합금, 금속 실리사이드, 폴리실리사이드 등의 차광성 재료이고, 또한, 도전성 재료로 이루어진다.
또, 상기 제 2 층간 절연막(42)은, 후술하는 제 1 층간 절연막(41) 상에 형성된 축적 용량(70) 위에 형성된 절연막이며, 콘택트홀(85) 외에, TFT(30)의 고농도 소스 영역(1d)과 데이터선(6a)을 전기적으로 접속하는 콘택트홀(81)도 또한 마련되어 있다. 또한, 상기 제 3 층간 절연막(43)은 제 2 층간 절연막(42) 상에 형성된 데이터선(6a) 위에 형성된 절연막이다. 이와 관련하여, 어느 것에 대해서도, 예컨대, 규산염 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 이루어진다. 또한, 제 2 및 제 3 층간 절연막(42, 43)의 어느 것에 대해서도, 그 두께는, 예컨대, 대략 500∼1500㎚ 정도로 하면 좋다.
또한, 이러한 콘택트홀(85)은, 후술하는 제조 방법에서 상술하는 바와 같이,충진재(401) 및 해당 콘택트홀(85)이 형성되는 제 3 층간 절연막(43)의 표면이 함께 평탄화 처리를 받고 있고, 도 3에 도시하는 바와 같이, 콘택트홀(85)을 포함하는 제 3 층간 절연막(43)의 표면은 전부가 평탄한 면으로 되어 있다.
도 2 및 도 3에 있어서는, 상기한 이외에, TFT(30)의 하측에, 하측 차광막(11a)이 마련되어 있다. 하측 차광막(11a)은 격자 형상으로 패터닝되어 있고, 이에 따라 각 화소의 개구 영역을 규정하고 있다. 또, 개구 영역의 규정은, 도 2 중 세로 방향으로 연장하는 데이터선(6a)과 도 2 중 가로 방향으로 연장하는 용량선(300)이 서로 교차하여 형성되는 것에 의해서도 행해지고 있다. 또한, 하측 차광막(11a)에 대해서도, 전술한 용량선(300)의 경우와 마찬가지로, 그 전위 변동이 TFT(30)에 대하여 악영향을 미치게 하는 것을 피하기 위해서, 화상 표시 영역으로부터 그 주위로 연장하여 마련하여 정전위원에 접속하면 좋다.
또한, TFT(30) 아래에는, 하지 절연막(12)이 마련되어 있다. 하지 절연막(12)은 하측 차광막(11a)으로부터 TFT(30)를 층간 절연하는 기능 외에, TFT 어레이 기판(10)의 전면(全面)에 형성되는 것에 의해, TFT 어레이 기판(10)의 표면 연마 시에 있어서의 거칠기나, 세정 후에 남는 오염 등으로 화소 스위칭용 TFT(30)의 특성 변화를 방지하는 기능을 갖는다.
아울러, 주사선(3a) 상에는, 고농도 소스 영역(1d)으로 통하는 콘택트홀(81) 및 고농도 드레인 영역(1e)으로 통하는 콘택트홀(83)이 각각 형성된 제 1 층간 절연막(41)이 형성되어 있다.
또, 본 실시예에서는, 제 1 층간 절연막(41)에 대해서는, 약 1000℃의 소성을 행함으로써, 반도체층(1a)이나 주사선(3a)을 구성하는 폴리실리콘막에 주입한 이온의 활성화를 도모하여도 좋다. 한편, 기술한 제 2 층간 절연막(42)에 대해서는, 이러한 소성을 실행하지 않음으로써, 용량선(300)의 계면 부근에 발생하는 응력(stress)의 완화를 도모하도록 하여도 좋다.
이상 설명한 바와 같은 구성으로 이루어지는 전기 광학 장치에 있어서는, 상술한 충진재(401)를 구비하여 이루어지는 콘택트홀(85)의 존재에 의해, 다음과 같은 작용 효과가 나타나게 된다.
우선, 콘택트홀(85)에는, 그 내부의 전체 영역에 충진재(401)가 구비되어 있던 것에 의해, 종래와 같이 콘택트홀의 내부가 공동인 채로 존재하는 것으로 되지 않기 때문에, 해당 콘택트홀(85) 상에 형성되는 적층 구조물에 오목부(즉, 상기 공동에 대응하는 함몰부) 등을 형성하는 경우가 없다. 이에 따라, 도 3에 도시하는 바와 같이, 화소 전극(9a) 및 배향막(16)에, 전술한 바와 같은 오목부가 형성되지 않고, 따라서, 이것에 접하는 액정층(50)의 액정 분자의 배향 상태에 흐트러짐이 발생하지 않기 때문에, 예컨대, 계조비의 저하에 의한 화상 품질의 열화 등의 사상의 발생을 상당히 억제할 수 있게 된다. 따라서, 실시예 1의 전기 광학 장치에 의하면, 고품질의 화상을 표시할 수 있게 된다.
또, 이러한 작용 효과는, 실시예 1에 있어서, 콘택트홀(85)을 포함하는 제 3 층간 절연막(43)의 표면에 대하여 평탄화 처리가 실시되어 있던 것에 의해, 보다 현저하게 나타난다. 예컨대, 충진재(401)의 형성 직후에는, 해당 충진재(401)가 제 3 층간 절연막(43)의 표면보다도 돌출하여 존재하고, 종래와 같이 오목부가 형성되지 않은 대신에, 볼록부가 형성되는 것과 같은 경우가 고려되지만, 실시예 1에 따르면, 그와 같은 돌출 부분 내지 볼록부가 존재한다고 해도, 그 평탄화를 행할 수 있게 된다. 이 점에 대해서는, 이후의 제조 방법의 설명에서, 다시 언급한다.
또한, 충진재(401)는 도전성 재료로 이루어지지만, 화소 전극(9a)과, 중계층(71) 나아가서는 TFT(30)의 고농도 드레인 영역(1e)과의 전기적인 접속을 효과적으로 실현하는 것은 물론, 콘택트홀(85)과 중계층(71) 또는 콘택트홀(85)과 화소 전극(9a)의 접촉 부분의 면적은, 도전성 재료로 이루어지는 충진재(401)가 존재하는 것에 의해, 보다 커지게 되는 것으로부터, 각각의 양자 사이의 저항값을 저하시키는 것이 가능해진다. 따라서, 화소 전극(9a)에 대한 화상 신호의 공급은 종전에도 증가하여 막힘 없이 실현할 수 있게 된다.
또한, 충진재(401)는 차광성 재료로 이루어지기 때문에, 상술한 공동이 존재하지 않는 것에 의한 차광 기능은 더욱 높아지고 있다고 할 수 있다. 또한, 이와 같은 것으로부터, 실시예 1에서는, 해당 콘택트홀(85)에 의해, TFT(30), 특히 그 반도체층(1a) 중의 채널 영역(1a')에 대한 광의 입사를 미연에 방지할 수 있게 되어, 소위 광 리크 전류의 발생을 극력 억제할 수 있게 된다. 따라서, 실시예 1에 따르면, 플리커 등이 없는 고품질의 화상 표시를 할 수 있게 된다.
(실시예 2)
이하에서는, 본 발명의 실시예 2에 대하여, 도 4를 참조하면서 설명한다. 여기에, 도 4는 도 3과 동일 취지의 도면으로서, 동 도면과는 콘택트홀(85) 대신에, 콘택트홀(86)이 형성되어 있는 점이 다른 것이다. 또, 도 4에 있어서, 도 3 등과 동일한 참조 부호가 부여되어 있는 요소는, 상기 실시예 1과 마찬가지의 구성 요소이기 때문에, 그 설명은 생략하는 것으로 한다.
실시예 2에서는, 콘택트홀(86)은, 충진재(409a)가 화소 전극(9a)을 구성하는 ITO로 이루어진다. 따라서, 실시예 2에 따르면, 화소 전극(9a)을 형성 내지 성막하는 프로세스와, 콘택트홀(86) 내부에 충진재(409a)를 형성하는 프로세스를 동일 기회로 실시할 수 있게 되어, 그에 상응하는 만큼 제조 비용의 저감화를 도모할 수 있게 된다.
또한, 실시예 2에 있어서는, 도 4로 나타내는 것으로부터도 명백하듯이, 콘택트홀(86)의 길이는, 화소 전극(9a)의 두께보다도 커지게 되는 것으로부터, 충진재(409a)를 투명 도전성 재료인 ITO로 이루어지는 것으로 하여도, 해당 충진재(409a)는 그것에 상응하는 광차폐 효과를 발휘하는 것이 기대된다. 따라서, 상술한 실시예 1의 경우와 비교하면, 그 차광 성능이 열화할 가능성은 부정할 수 없지만, 실시예 2에 의해서도, 콘택트홀(86)에 있어서의 광누출 방지의 작용이 얻어지는 것을 기대할 수 있다.
또, 실시예 2에 있어서도, 상기 실시예 1에서 설명한 작용 효과, 즉 화소 전극(9a) 및 배향막(16)에 오목부가 형성되지 않는 것에 의한 광 누설의 방지, 또는 충진재(409a) 및 중계층(71)의 접촉 면적 향상에 의한 저저항화 등의 작용 효과는, 대략 마찬가지로 발휘되는 것으로 되는 것은 당연하다.
(실시예 3)
이하에서는, 본 발명의 실시예 3에 대하여, 도 5를 참조하면서 설명한다. 또, 도 5에 있어서, 도 3 등과 동일한 참조 부호가 부여되어 있는 요소는, 상기 실시예 1과 동일한 구성 요소이므로, 그 설명은 생략하는 것으로 한다.
실시예 3에서, 콘택트홀(87)은, 충진재(416a)가 배향막(16)을 구성하는 재료인 투명한 폴리이미드 재료로 이루어지는 것에 더하여, 해당 콘택트홀(87)의 내표면에는, 예컨대, 실시예 1에 있어서 충진재(402)를 구성하고 있었던 각종 재료로 이루어지는 코팅 부재(402)가 형성되어 있다. 따라서, 이 코팅 부재(402)는 차광성 또한 도전성이라는 성질을 갖는다.
이러한 형태에서도, 상기 실시예 1과 대략 마찬가지의 작용 효과를 얻을 수 있는 것은 명백하다.
또한, 실시예 3에서는, 상기에 더하여, 다음과 같은 작용 효과를 얻는 것도 가능하다. 즉, 코팅 부재(402)에 의해서 차광 기능 및 도전 기능을 달성하는 것이 가능한 외에, 충진재(416a)는 배향막(16)의 형성과 동시에, 이것을 형성하는 것이 가능하기 때문에, 그에 상응하는 만큼의 제조 비용을 저감할 수 있게 된다.
또, 본 발명에서는, 보다 일반적으로, 코팅 부재(402) 및 충진재(416a)가 어떠한 재료로 구성되어 있어도 기본적으로 문제는 없다. 다만, 화소 전극(9a)과 중계층(71)을 전기적으로 접속한다고 하는 콘택트홀 본래의 기능을 생략한다고는 할 수 없으므로, 코팅 부재(402)는 원칙적으로 도전성 재료인 것이 필요하다.
또한, 코팅 부재(402)는 일층일 필요도 없다. 예컨대, 도 6에 도시하는 바와 같이, 제 1 층의 코팅 부재로서, 화소 전극(9a)에서 연장하여 마련하는 ITO가, 제 2 층의 코팅 부재(402)로서 도 5에 나타내는 것과 마찬가지인 것이, 각각 해당하고, 그 내부의 전체 영역에 충진재(416a)가 형성되는 것과 같은 콘택트홀(87')이어도, 본 발명의 범위 내에 있다.
또한, 도 6을 변형시켜, 예컨대, 도 7에 도시하는 바와 같이, 코팅 부재(402')를, 제 3 층간 절연막(43) 상에 있어서의 화소 전극(9a)이 형성된 전체 영역에 이르도록 형성하는 것과 같은 형태로 하여도 좋다. 이러한 경우에 있어서는, 코팅 부재(402')는 투명한 재료로 이루어진다고 하는 것이 바람직한 것은 말할 필요도 없다. 단, 본 실시예에 따른 전기 광학 장치가, 예컨대, 반사형으로서 사용되는 경우(즉, 도 7 중 「입사광」의 방향을 따라 액정층(50) 내로 입사된 광이 화소 전극(9a)에 의해서 반사되고, 상기 방향이란 역방향으로 출사한 광이 화상을 구성하는 경우)이면, 코팅 부재(402') 및 화소 전극(9a)이 투명한 재료로 이루어질 필요는 없다.
(전기 광학 장치의 전체 구성)
이상과 같이 구성된 각 실시예에 있어서의 전기 광학 장치의 전체 구성을 도 8 및 도 9를 참조하여 설명한다. 또, 도 8은 TFT 어레이 기판을 그 위에 형성된 각 구성 요소와 함께 대향 기판(20) 측으로부터 본 평면도이며, 도 9는 도 8의 H-H'선 단면도이다.
도 8 및 도 9에 있어서, 본 실시예에 따른 전기 광학 장치에서는, TFT 어레이 기판(10)과 대향 기판(20)이 대향 배치되어 있다. TFT 어레이 기판(10)과 대향 기판(20) 사이에는, 액정(50)이 봉입되어 있고, TFT 어레이 기판(10)과 대향 기판(20)은 화상 표시 영역(10a) 주위에 위치하는 밀봉 영역에 마련된 밀봉재(52)에 의해 서로 접착되어 있다.
밀봉재(52)는 양 기판을 접합하기 위해서, 예컨대, 자외선 경화 수지, 열경화 수지 등으로 이루어지고, 자외선, 가열 등에 의해 경화된 것이다. 또한, 이 밀봉재(52) 중에는, 본 실시예에 있어서의 액정 장치가 프로젝터 용도와 같이 소형으로 확대 표시를 행하는 액정 장치이면, 양 기판 사이의 거리(기판간 갭)를 소정값으로 하기 위한 유리 섬유, 또는 유리 비즈 등의 갭 재(材)(스페이서)가 살포되어 있다. 또는, 해당 액정 장치가 액정 디스플레이나 액정 텔레비전과 같이 대형으로 등배 표시를 행하는 액정 장치이면, 이러한 갭 재는 액정층(50) 중에 포함되어도 좋다.
밀봉재(52)의 외측 영역에는, 데이터선(6a)에 화상 신호를 소정의 타이밍에서 공급함으로써 해당 데이터선(6a)을 구동하는 데이터선 구동 회로(101) 및 외부 회로 접속 단자(102)가 TFT 어레이 기판(10)의 한 변을 따라 마련되어 있고, 주사선(3a)에 주사 신호를 소정의 타이밍에서 공급함으로써, 주사선(3a)을 구동하는 주사선 구동 회로(104)가, 이 한 변에 인접하는 두 변을 따라 마련되어 있다. 또, 주사선(3a)에 공급되는 주사 신호 지연이 문제가 되지 않는 것이면, 주사선 구동 회로(104)는 한 쪽뿐이어도 좋은 것은 당연하다. 또한, 데이터선 구동 회로(101)를 화상 표시 영역(10a)의 변을 따라 양측에 배열하여도 좋다.
TFT 어레이 기판(10)의 남은 한 변에는, 화상 표시 영역(10a)의 양측에 마련된 주사선 구동 회로(104) 사이를 연결하기 위한 복수의 배선(105)이 마련되어 있다.
또한, 대향 기판(20)의 코너부 중 적어도 1개소에서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적으로 도통을 취하기 위한 도통재(106)가 마련되어 있다.
도 9에 있어서, TFT 어레이 기판(10) 상에는, 화소 스위칭용 TFT나 주사선, 데이터선 등의 배선이 형성된 후의 화소 전극(9a) 상에 배향막이 형성되어 있다. 한편, 대향 기판(20) 상에는, 대향 전극(21) 외에, 최상층 부분에 배향막이 형성되어 있다. 또한, 액정층(50)은, 예컨대, 한 종류 또는 수 종류의 네마틱 액정을 혼합한 액정으로 이루어지고, 이들 한 쌍의 배향막 사이에서 소정의 배향 상태를 취한다.
(전기 광학 장치의 제조 방법)
이하에서는, 상술한 실시예 1의 전기 광학 장치의 제조 방법에 대하여, 도 10 및 도 11을 참조하면서 설명한다. 여기서, 도 10은 실시예 1에 따른 전기 광학 장치의 제조 방법을 나타내는 흐름도이며, 도 11은 해당 전기 광학 장치의 제조 공정 중 콘택트홀 형성 공정에 관련이 있는 부분을 추출하여 나타내는 제조 공정 단면도이다.
또, 실시예 1에 있어서는, TFT(30)의 반도체층(1a) 중에 있어서의 고농도 드레인 영역(1e)과 화소 전극(9a)을 전기적으로 접속하는 콘택트홀(85)에 특징이 있기 때문에, 이하의 제조 방법의 설명에 대해서는, 그 점을 중심으로 설명하는 것으로 하고, 나머지에 대해서는 적절히 생략하면서 설명하는 것으로 한다.
우선, 도 10의 단계 S11로 나타내는 바와 같이, 석영 기판, 경 유리(hard glass), 실리콘 기판 등의 TFT 어레이 기판(10)을 준비하고, 또한 이 TFT 어레이 기판(10) 상에, 하측 차광막(11a), 하지 절연막(12) 등을 형성한다. 이 중 하측 차광막(11a)은 Ti, Cr, W, Ta, Mo 등의 금속이나 금속 실리사이드 등의 금속 합금막을, 스퍼터링에 의해, 100∼500㎚ 정도의 막 두께, 바람직하게는 200㎚의 막 두께의 차광막을 형성한 후, 포토리소그래피 및 에칭에 의해서 격자 형상으로 성형된다. 또한, 하지 절연막(12)은 후술하는 제 3 층간 절연막(43)과 마찬가지의 방법에 의해, 그 두께를, 예컨대, 대략 500∼2000㎚ 정도로 형성하면 좋다. 또, 경우에 따라서는, 이 단계 S11에 대한 공정은 생략하여도 좋다.
다음에, 도 10의 단계 S12로 나타내는 바와 같이, 하지 절연막(12) 상에, 반도체층(1a)을 포함하는 TFT(30), 제 1 층간 절연막(41), 축적 용량(70), 제 2 층간 절연막(42) 및 데이터선(6a)을 순차적으로, 적층 구조가 되도록 형성한다. 이 중 TFT(30)는 반도체층(1a)에 대한 불순물 이온의 도입 공정 이외에, 게이트 절연막(2)의 형성 공정 및 주사선(3a)의 일부인 게이트 전극의 형성 공정을 포함하지만, 이들에 대해서는 공지의 방법을 이용하면 되므로, 그 상세한 설명은 생략한다. 또한, 제 1 및 제 2 층간 절연막(41, 42)은 후술하는 제 3 층간 절연막(43)과 마찬가지의 방법에 의해, 그 두께를 각각, 예컨대, 대략 500∼2000㎚ 정도 및 대략500∼1500㎚ 정도로 한다. 또한, 축적 용량(70)은 화소 전위측 용량 전극을 포함하는 중계층(71) 및 고정 전위측 용량 전극을 포함하는 용량선(300) 및 유전체막(75)의 각 요소의 형성 공정을 포함하지만, 앞의 두 요소에 관해서는, 예컨대, Al 등의 적당한 도전성 재료를 이용한 포토리소그래피 및 에칭법에 의해서, 나머지 요소에 대해서는, 예컨대, TaOx 등의 적당한 절연성 재료를 이용한 동법(同法)에 의해서, 각각 형성하는 것이 가능하다.
계속해서, 도 10의 단계 S13으로 나타내는 바와 같이, 데이터선(6a) 상에, 제 3 층간 절연막(43)을 형성한다. 이 제 3 층간 절연막(43)은, 예컨대, 상압 또는 감압 CVD법 등에 의해 TEOS(테트라·에틸·올소·실리케이트) 가스, TEB(테트라·에틸·보트레이트) 가스, TMOP(테트라·메틸·옥시·포스레이트) 가스 등을 이용하여, NSG(non-silicate glass), PSG(phosphorus silicate glass), BSG(boron silicate glass), BPSG(boron phosphorus silicate glass) 등의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 이루어지도록 형성한다. 이 제 3 층간 절연막(43)의 막 두께는, 예컨대, 대략 500∼1500㎚ 정도로 한다. 도 11의 공정 (1)에 있어서는, 도 3에 대응하는 부분으로서, 이 제 3 층간 절연막(43)까지가 형성된 상태를 나타내고 있다. 이하의 설명에서는, 도 10과 함께, 도 11에 나타내는 제조 공정 단면도도 참조하는 것으로 한다.
다음에, 도 10의 단계 S14 및 도 11의 공정 (2)에서는, 제 3 층간 절연막(43)에 대하여, 반응성 이온 에칭, 반응성 이온 빔 에칭 등의 건식 에칭에 의해서, 관통 공동(85a)을 형성한다. 이 관통 공동(85a)은 중계층(71)에 이를 때까지, 제 2 층간 절연막(42)에 대해서도 형성되도록 행해진다.
다음에, 도 10의 단계 S15 및 도 11의 공정 (3)에서는, 관통 공동(85a)의 내부에 대하여, 상술한 바와 같이, 예컨대, Ti(티타늄), Cr(크롬), W(텅스텐), Ta(탄탈), Mo(몰리브덴) 등 중 적어도 하나를 포함하는 금속 단체, 합금, 금속 실리사이드, 폴리실리사이드 등의 차광성 재료로서, 또한, 도전성 재료를 충진한다. 즉, 관통 공동(85a)의 내부에 충진재(401)를 형성하게 된다. 이 충진재(401)의 형성은, 예컨대, 스퍼터링법 등에 의해서, 상기한 적당한 재료를 관통 공동(85a) 내에 축적해 가는 방법을 채용하게 되지만, 이 때, 해당 충진재(401)는 제 3 층간 절연막(43)의 표면보다도 돌출한 형태가 될 때까지 형성한다.
다음에, 도 10의 단계 S16 및 도 11의 공정 (4)에서는, 상기 관통 공동(85a)의 형성 부분을 포함하는 제 3 층간 절연막(43)의 표면에 대하여, CMP 처리를 실시한다. 여기서, CMP 처리란, 일반적으로는 다음과 같은 처리를 말한다. 즉, 피처리 기판과 연마천(pad)의 양자를 회전 등시키면서, 각각의 표면 끼리를 맞닿게 하고, 또한 해당 접촉 부위에 실리카 입자 등을 포함한 연마액(슬러리)을 공급함으로써, 피처리 기판 표면을, 기계적 작용과 화학 작용을 병행해서 연마하여, 해당 표면을 평탄화하는 기술이다. 따라서, 본 실시예에 있어서는, 관통 공동(85a)에 대한 충진재(401)의 형성 공정이 완료되어 있는 TFT 어레이 기판(10)을, 상술한 「피처리 기판」에 적용하여 생각하면 좋다. 이에 따라, 도 11의 공정 (4)에 도시하는 바와 같이, 그 전면(全面)이 평탄한 제 3 층간 절연막(43)이 출현되게 된다. 또, 연마 처리의 종료 시점의 조정은 적당한 시간의 경과에 의하는지, 또는 적당한 스토퍼층을 TFT 어레이 기판(10) 상의 소정 위치에 형성해 두는 것 등에 의해서 실행한다. 이 연마 처리의 종료 시점에서, 콘택트홀(85)이 완성되었다고 볼 수 있다.
이후는, 이 평탄한 제 3 층간 절연막(43)의 표면 상에 대하여, 도 10의 단계 S17 및 도 11의 공정 (5)에 도시하는 바와 같이, 화소 전극(9a) 및 배향막(16)을 형성한다. 보다 구체적으로는, 제 3 층간 절연막(43)의 표면 상에, 투명 도전성 재료를 이용한 포토리소그래피 및 에칭법을 실시하는 것에 의해 화소 전극(9a)이 형성되고, 해당 화소 전극(9a) 상에, 투명한 폴리이미드 재료 등으로 이루어지는 배향막(16)이 형성된다.
이와 같이, 실시예 1에 따른 전기 광학 장치에 있어서는, 이미 설명한 바와 같이, 화소 전극(9a) 및 배향막(16)에 있어서 오목부가 형성되지 않는다. 이것은 충진재(401)의 존재에 의해서, 종래와 같이 콘택트홀(85)의 내부에 공동이 생기지 않는 것, 및 충진재(401)를 형성한 후 CMP 처리를 실시하는 것에 의해 돌출 부분 내지 볼록부가 형성되지 않는 것에 의함이다. 이로부터, 실시예 1에 따른 전기 광학 장치에서는, 고품질인 화상을 표시할 수 있게 된다.
또, 앞서 설명한 바에 있어서는, 충진재(401)는 관통 공동(85a)으로부터, 말하자면 「밀려남」에 이를 때까지 형성되어 있었지만, 본 발명은 이러한 형태에 한정되는 것은 아니다. 예컨대, 충진재(401)의 형성은 제 3 층간 절연막(43)의 표면에 거의 이를 때까지 행한다고 하는 형태로 하여도 좋다. 이 경우에 있어서는, 거의 완전한 평탄면을 얻는 것은 곤란해 지지만, 종래와 같이, 보다 큰 공동부를 갖는 콘택트홀이 그대로의 형태로 잔존한다고 하는 사태는 적어도 피할 수 있기 때문에, 이미 설명한 바와 같은 오목부가 화소 전극(9a) 및 배향막(16)에 형성된다고 해도, 그 크기는 종래보다 작게 할 수 있게 된다.
또한, 이 경우에는, CMP 처리를 일부러 실시할 필요는 없기 때문에, 그 만큼의 수고 내지 제조 비용을 삭감할 수 있게 된다. 단, 가령 충진재(401)를 관통 공동(85)으로부터 돌출시켜 형성하는 것과 같은 형태로 하지 않을 경우에도, CMP 처리를 실시하는 것이 전혀 불필요하게 된다는 것은 아니다. 이른바, 도 11의 공정 (1)부터 공정 (3)에 도시하는 바와 같이, 제 3 층간 절연막(43)의 아래쪽에는, 각종의 구성 요소가 형성되어 있음에 따라, 각종 단차가 형성되게 되는 것이 일반적이기 때문이다. 따라서, 이러한 단차를 제거한다고 하는 의미에 있어서, CMP 처리를 실시한다는 것에는, 또한 의의가 있다.
덧붙여 말하면, 상기한 설명에서는, 실시예 1에 따른 전기 광학 장치의 제조 방법에 대해서만 설명했지만, 상기 실시예 2 및 3에 따른 전기 광학 장치의 제조 방법도, 이것과 대략 마찬가지로 실시하면 좋다.
예컨대, 실시예 2에서는, 실시예 1에 있어서의 충진재(401)의 형성 공정 대신, 화소 전극(9a) 및 충진재(409a)의 형성 공정을 동시에 실시하도록 하면 좋다(도 10의 단계 S15). 또한, 실시예 3에서는, 충진재(401)의 형성 공정 전에, 관통 공동(87)의 내표면에 코팅 부재(402)의 형성 공정을 삽입하고, 그 후에, 충진재(416a)의 형성 공정을, 배향막(16)의 형성 공정과 함께 실시하도록 하면 좋다.
(전자기기)
다음에, 이상 상세히 설명한 전기 광학 장치를 광밸브로서 이용한 전자기기의 일례인 투사형 컬러 표시 장치의 실시예에 대하여, 그 전체 구성, 특히 광학적인 구성에 대하여 설명한다. 여기에, 도 12는 투사형 컬러 표시 장치의 도식적 단면도이다.
도 12에 있어서, 본 실시예에 있어서의 투사형 컬러 표시 장치의 일례인 액정 프로젝터(1100)는 구동 회로가 TFT 어레이 기판 상에 탑재된 액정 장치를 포함하는 액정 모듈을 세 개 준비하고, 각각 RGB용 광밸브(100R, 100G, 100B)로서 이용한 프로젝터로 구성되어 있다. 액정 프로젝터(1100)에서는, 메탈 할라이드 램프 등의 백색 광원의 램프 유닛(1102)으로부터 투사광이 발생하면, 세 장의 미러(1106) 및 두 장의 다이클로익 미러(1108)에 의해서, RGB의 삼원색에 대응하는 광 성분 R, G 및 B로 나누어지고, 각 색에 대응하는 광밸브(100R, 100G, 100B)로 각각 유도된다. 이 때, 특히, B광은 긴 광로에 의한 광 손실을 막기 위해서, 입사 렌즈(1122), 릴레이 렌즈(1123) 및 출사 렌즈(1124)로 이루어지는 릴레이 렌즈계(1121)를 거쳐서 유도된다. 그리고, 광밸브(100R, 100G, 100B)에 의해 각각 변조된 삼원색에 대응하는 광 성분은 다이클로익 프리즘(1112)에 의해 재차 합성된 후, 투사 렌즈(1114)를 거쳐서 스크린(1120)에 컬러 화상으로서 투사된다.
본 발명은, 상술한 실시예에 한정되는 것이 아니라, 청구의 범위 및 명세서 전체로부터 판독할 수 있는 발명의 요지, 또는 사상에 반하지 않는 범위에서 적절히 변경 가능하고, 그와 같은 변경을 수반하는 전기 광학 장치 및 그 제조 방법 및전자기기도, 또한 본 발명의 기술적 범위에 포함되는 것이다.
본 발명에 따르면, 기판 상의 적층 구조물 내에 형성되는 콘택트홀에 기인한 광 누설 등을 없게 함으로써 고품질의 화상을 표시할 수 있다.

Claims (15)

  1. 전기 광학 장치에 있어서,
    기판 상에 형성된 화소 전극과,
    상기 화소 전극에 대응하여 배치된 스위칭 소자와,
    상기 스위칭 소자보다 위에, 또한 상기 화소 전극보다 아래에 형성된 층간 절연막과,
    상기 층간 절연막에 형성되고, 상기 스위칭 소자와 상기 화소 전극을 전기적으로 접속하는 콘택트 홀과,
    상기 콘택트 홀의 내부에 충진된 도전성 재료로 이루어지는 충진재
    를 구비한 것을 특징으로 하는 전기 광학 장치.
  2. 제 1 항에 있어서,
    상기 층간 절연막의 표면에는, 평탄화 처리가 실시되는 것을 특징으로 하는 전기 광학 장치.
  3. 제 1 항에 있어서,
    상기 충진재는, 차광성 재료로 이루어지는 것을 특징으로 하는 전기 광학 장치.
  4. 제 1 항에 있어서,
    상기 충진재는, 투명 도전성 재료로 이루어지는 것을 특징으로 하는 전기 광학 장치.
  5. 제 1 항에 있어서,
    상기 콘택트 홀의 내표면에 코팅 부재가 형성되고,
    상기 충진재는, 상기 코팅 부재 상에 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  6. 제 5 항에 있어서,
    상기 화소 전극은 매트릭스 형상으로 배열되어 이루어지고,
    상기 스위칭 소자로서의 박막 트랜지스터에 전기적으로 접속되고, 매트릭스 형상으로 배치된 주사선 및 데이터선과,
    상기 주사선 및 데이터선에 대응하여 마련된 차광 영역을 더 구비하고,
    상기 콘택트 홀은, 상기 차광 영역 내에 위치되어 있는 것을 특징으로 하는전기 광학 장치.
  7. 전기 광학 장치에 있어서,
    기판 상에 형성된 화소 전극과,
    상기 화소 전극에 대응하여 배치된 스위칭 소자와,
    상기 스위칭 소자보다 위에, 또한 상기 화소 전극보다 아래에 형성된 층간 절연막과,
    상기 층간 절연막에 형성되고, 상기 스위칭 소자와 상기 화소 전극을 전기적으로 접속하는 콘택트 홀과,
    상기 콘택트 홀의 내표면에 형성된 도전성의 코팅 부재와,
    상기 코팅 부재의 내부에 충진된 충진재
    를 구비한 것을 특징으로 하는 전기 광학 장치.
  8. 제 7 항에 있어서,
    상기 충진재는, 폴리이미드 재료로 이루어지는 것을 특징으로 하는 전기 광학 장치.
  9. 제 7 항에 있어서,
    상기 화소 전극은 매트릭스 형상으로 배열되어 이루어지고,
    상기 스위칭 소자로서의 박막 트랜지스터에 전기적으로 접속되고, 매트릭스 형상으로 배치된 주사선 및 데이터선과,
    상기 주사선 및 데이터선에 대응하여 마련된 차광 영역을 더 구비하고,
    상기 콘택트 홀은, 상기 차광 영역 내에 위치되어 있는 것을 특징으로 하는 전기 광학 장치.
  10. 전기 광학 장치의 제조 방법에 있어서,
    기판 상에, 스위칭 소자를 형성하는 공정과,
    상기 스위칭 소자 상에 층간 절연막을 형성하는 공정과,
    상기 층간 절연막에 상기 스위칭 소자의 반도체층으로 통하는 콘택트 홀을 형성하는 공정과,
    상기 콘택트 홀의 내부에 도전성 재료로 이루어지는 충진재를 형성하는 공정과,
    상기 층간 절연막 상에 상기 충진재와 전기적으로 접속되도록 투명 도전성 재료로 이루어지는 박막을 형성하여, 이것을 화소 전극으로 하는 공정
    을 포함하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 충진재를 형성하는 공정 후에, 상기 콘택트 홀이 형성된 부분을 포함하는 상기 층간 절연막의 표면에 대하여 평탄화 처리를 실시하는 공정을 더 포함하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  12. 전기 광학 장치의 제조 방법에 있어서,
    기판 상에, 스위칭 소자를 형성하는 공정과,
    상기 스위칭 소자 상에 층간 절연막을 형성하는 공정과,
    상기 층간 절연막에 상기 스위칭 소자의 반도체층으로 통하는 콘택트 홀을 형성하는 공정과,
    상기 콘택트 홀의 내표면에 대하여 코팅 부재를 형성하는 공정과,
    상기 코팅 부재의 내부에 충진재를 형성하는 공정
    을 포함하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 충진재를 형성하는 공정 후에, 상기 콘택트 홀이 형성된 부분을 포함하는 상기 층간 절연막의 표면에 대하여 평탄화 처리를 실시하는 공정을 더 포함하는것을 특징으로 하는 전기 광학 장치의 제조 방법.
  14. 전자 기기에 있어서,
    기판 상에 형성된 화소 전극과,
    상기 화소 전극에 대응하여 배치된 스위칭 소자와,
    상기 스위칭 소자보다 위에, 또한 상기 화소 전극보다 아래에 형성된 층간 절연막과,
    상기 층간 절연막에 형성되고, 상기 스위칭 소자와 상기 화소 전극을 전기적으로 접속하는 콘택트 홀과,
    상기 콘택트 홀의 내부에 충진된 도전성 재료로 이루어지는 충진재
    를 구비한 전기 광학 장치
    를 갖는 것을 특징으로 하는 전자 기기.
  15. 전자 기기에 있어서,
    기판 상에 형성된 화소 전극과,
    상기 화소 전극에 대응하여 배치된 스위칭 소자와,
    상기 스위칭 소자보다 위에, 또한 상기 화소 전극보다 아래에 형성된 층간 절연막과,
    상기 층간 절연막에 형성되고, 상기 스위칭 소자와 상기 화소 전극을 전기적으로 접속하는 콘택트 홀과,
    상기 콘택트 홀의 내표면에 형성된 도전성의 코팅 부재와,
    상기 코팅 부재의 내부에 충진된 충진재
    를 구비한 전기 광학 장치
    를 갖는 것을 특징으로 하는 전자 기기.
KR10-2003-0017650A 2002-03-22 2003-03-21 전기 광학 장치 및 그 제조 방법 및 전자기기 KR20030076421A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00081069 2002-03-22
JP2002081069A JP2003280020A (ja) 2002-03-22 2002-03-22 電気光学装置及びその製造方法並びに電子機器

Publications (1)

Publication Number Publication Date
KR20030076421A true KR20030076421A (ko) 2003-09-26

Family

ID=28449109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0017650A KR20030076421A (ko) 2002-03-22 2003-03-21 전기 광학 장치 및 그 제조 방법 및 전자기기

Country Status (5)

Country Link
US (1) US20030202267A1 (ko)
JP (1) JP2003280020A (ko)
KR (1) KR20030076421A (ko)
CN (1) CN1447153A (ko)
TW (1) TWI227364B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968857B1 (ko) * 2009-08-20 2010-07-09 이형훈 콘크리트 블록 제조용 곡률 가변형 형틀
US9377659B2 (en) 2013-12-30 2016-06-28 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4021392B2 (ja) * 2002-10-31 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005175381A (ja) * 2003-12-15 2005-06-30 Toshiba Matsushita Display Technology Co Ltd 半導体素子、アレイ基板およびその製造方法
US8259248B2 (en) * 2006-12-15 2012-09-04 Seiko Epson Corporation Electrooptic device and electronic device
CN102650786B (zh) 2012-04-27 2014-04-02 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法和显示装置
KR101640192B1 (ko) 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
CN110148601B (zh) * 2019-05-31 2022-12-20 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN112965310B (zh) * 2021-02-26 2023-01-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07253594A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd 表示装置
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
US5953635A (en) * 1996-12-19 1999-09-14 Intel Corporation Interlayer dielectric with a composite dielectric stack
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11326954A (ja) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
GB9825314D0 (en) * 1998-11-20 1999-01-13 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
TW514757B (en) * 1998-11-26 2002-12-21 Seiko Epson Corp Electro-optical device and production method thereof and electronic equipment
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
DE10101081B4 (de) * 2001-01-11 2007-06-06 Infineon Technologies Ag Schottky-Diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968857B1 (ko) * 2009-08-20 2010-07-09 이형훈 콘크리트 블록 제조용 곡률 가변형 형틀
US9377659B2 (en) 2013-12-30 2016-06-28 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2003280020A (ja) 2003-10-02
US20030202267A1 (en) 2003-10-30
CN1447153A (zh) 2003-10-08
TWI227364B (en) 2005-02-01
TW200400402A (en) 2004-01-01

Similar Documents

Publication Publication Date Title
KR100469109B1 (ko) 전기 광학 장치 및 그 제조방법 및 전자기기
JP3381718B2 (ja) 電気光学装置及びその製造方法並びに電子機器
US8059220B2 (en) Electro-optical device, method for production of electro-optical device, and electronic apparatus
US7242440B2 (en) Electro-optical device and electronic apparatus having coating member coating an inner side wall of a contact hole
US7742114B2 (en) Electro-optic device, method for fabricating the same, and electronic apparatus
US20020060756A1 (en) Electro-optical device
KR200336100Y1 (ko) 전기 광학 장치 및 전자 기기
KR100516250B1 (ko) 전기 광학 장치 및 전자 기기
KR100614737B1 (ko) 전기 광학 장치 및 전자 기기
JP4019868B2 (ja) 電気光学装置及び電子機器
KR100579343B1 (ko) 전기 광학 장치 및 전자 기기
JP3736513B2 (ja) 電気光学装置及びその製造方法並びに電子機器
KR20040038814A (ko) 전기 광학 장치 및 전자 기기
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
KR20030076421A (ko) 전기 광학 장치 및 그 제조 방법 및 전자기기
JP2000056319A (ja) 電気光学装置及びその製造方法並びに電子機器
KR20070069054A (ko) 전기 광학 장치, 그 제조 방법, 및 전자기기
JP4214741B2 (ja) 電気光学装置及び電子機器
JP3904371B2 (ja) 電気光学装置及び電子機器
JP4730407B2 (ja) 電気光学装置及び電子機器
JP4462128B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4269659B2 (ja) 電気光学装置及びその製造方法並びに電子機器
KR20040094327A (ko) 전기광학장치 및 전자기기
JP3867026B2 (ja) 電気光学装置及び電子機器
JP2003121878A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application