JP4269659B2 - 電気光学装置及びその製造方法並びに電子機器 - Google Patents
電気光学装置及びその製造方法並びに電子機器 Download PDFInfo
- Publication number
- JP4269659B2 JP4269659B2 JP2002342496A JP2002342496A JP4269659B2 JP 4269659 B2 JP4269659 B2 JP 4269659B2 JP 2002342496 A JP2002342496 A JP 2002342496A JP 2002342496 A JP2002342496 A JP 2002342496A JP 4269659 B2 JP4269659 B2 JP 4269659B2
- Authority
- JP
- Japan
- Prior art keywords
- electro
- layer
- thin film
- optical device
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000010410 layer Substances 0.000 claims description 276
- 239000010408 film Substances 0.000 claims description 250
- 239000003990 capacitor Substances 0.000 claims description 104
- 239000010409 thin film Substances 0.000 claims description 88
- 239000000758 substrate Substances 0.000 claims description 80
- 239000004065 semiconductor Substances 0.000 claims description 52
- 239000011229 interlayer Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 44
- 230000002093 peripheral effect Effects 0.000 claims description 35
- 239000010936 titanium Substances 0.000 claims description 32
- 239000003870 refractory metal Substances 0.000 claims description 28
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 150000001875 compounds Chemical class 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 44
- 229920005591 polysilicon Polymers 0.000 description 44
- 230000008569 process Effects 0.000 description 26
- 239000004973 liquid crystal related substance Substances 0.000 description 21
- 238000001039 wet etching Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 16
- 239000007789 gas Substances 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 10
- 230000031700 light absorption Effects 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 239000005368 silicate glass Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000005070 sampling Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007888 film coating Substances 0.000 description 2
- 238000009501 film coating Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- -1 titanium nitride Chemical class 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 229910003070 TaOx Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Description
【発明の属する技術分野】
本発明は、電気光学装置の技術分野に属する。また、本発明は、このような電気光学装置を具備してなる電子機器の技術分野にも属する。さらには、本発明は、EL(エレクトロルミネッセンス)装置、電子ペーパ等の電気泳動装置の技術分野にも属する。
【0002】
【背景技術】
従来、画素電極及び該画素電極に接続された画素スイッチング素子としてのTFT(Thin Film Transistor)等を備えることにより、いわゆるアクティブマトリクス駆動が可能とされた電気光学装置が知られている。このような電気光学装置においては、昨今、より小型でありながら、より高品位な画像を表示可能なものが一般的に要請されている。
【0003】
この要請に応えるためには特に、各画素に設けられたTFT、とりわけその半導体層中のチャネル領域に対する光入射に係る課題の克服は重要である。というのも、該チャネル領域に光が照射されると、該光による励起で光リーク電流が発生してTFTの特性が変化するからである。この光リーク電流が発生すると、画像上にフリッカ等が生じ、もはや高品位な画像表示が困難になる。特に、プロジェクタのライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、TFTのチャネル領域やその周辺領域に対する入射光の遮光を行うことはより重要となる。
【0004】
そこで従来は、前記TFT等が作り込まれたTFTアレイ基板に対して、液晶等の電気光学物質を挟んで対向する対向基板に、各画素の開口領域を規定する遮光膜を設けることにより、チャネル領域やその周辺領域に光が到達しないような構成がとられている。あるいはまた、TFTアレイ基板上において、TFTの上を通過するAl(アルミニウム)等の金属膜からなるデータ線を遮光膜として利用する構成等もとられている(特許文献1参照。)。さらには、TFTのゲート電極を含む走査線において、チャネル領域の長手方向に突出する突出部を設けることによって、該チャネル領域に対する光の入射を、該突出部によって遮る技術なども提供されている(特許文献2参照。)。これらのような構成を採ることにより、当該電気光学装置のTFTないしはそのチャネル領域に光が入射するのを未然に防ぐこと、すなわち光リーク電流の発生を未然に防止することが可能となる。
【0005】
【特許文献1】
特開2001−330861号公報
【特許文献2】
特開2002−158360号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上述した遮光技術には、以下のような問題点があった。すなわち、対向基板上やTFTアレイ基板上に遮光膜を形成する技術によれば、遮光膜とチャネル領域との間は、3次元的に見て例えば液晶層、電極、層間絶縁膜等を介してかなり離間しており、両者間へ斜めに入射する光に対する遮光が十分ではない。特に、プロジェクタのライトバルブとして用いられる小型の電気光学装置においては、入射光は光源からの光をレンズで絞った光束であり、斜めに入射する成分を無視し得ない程度(例えば、基板に垂直な方向から10度から15度程度傾いた成分を10%程度)含んでいるので、このような斜めの入射光に対する遮光が十分でないことは実践上問題となる。
【0007】
また、データ線をAl等の金属膜から構成する技術では特に、次の二点が問題となる。第一に、このデータ線は当然にTFTとの間で電気的接続がなされていなければならないが、そのためには、通常、両者間にコンタクトホールを設けることが行われている。そして、このコンタクトホールは、データ線とTFTとの鉛直的距離に応じて比較的深いものになり得る。しかし、これでは当該データ線が遮光機能をいくら発揮したとしても、前記コンタクトホールを原因とする光抜けが生じることを防止することができない。これにより、データ線をAl等で構成することで遮光機能をもたせようとする意図は相応分失われることになる。
【0008】
さらに、前記の遮光技術一般についていえば、上述した電気光学装置の小型化という一般的要請に沿うべく、該装置の高精細化あるいは画素ピッチの微細化が推し進められるとともに、表示画像の高品位化という一般的要請に沿って更に明るい画像を表示すべく、入射光の光強度は高められる傾向にあるから、上述した従来の遮光技術によれば、十分な遮光を施すのが困難な状況にある。
【0009】
本発明は、上記問題点に鑑みてなされたものであり、TFTに対する光の入射を未然に防止することで高品位な画像を表示することの可能な電気光学装置及びその製造方法を提供することを課題とする。また、本発明は、そのような電気光学装置を具備してなる電子機器を提供することも課題とする。
【0010】
【課題を解決するための手段】
本発明の電気光学装置は、上記課題を解決するため、基板上に、一定の方向に延在する走査線及び該走査線に交差する方向に延在するデータ線と、前記走査線及び前記データ線の交差領域に対応するように配置された薄膜トランジスタ及び画素電極と、前記薄膜トランジスタ及び画素電極に電気的に接続された蓄積容量とを備えてなり、前記蓄積容量は、前記薄膜トランジスタ及び前記画素電極に電気的に接続された画素電位側容量電極と、該画素電位側容量電極に対向配置された固定電位側容量電極と、前記画素電位側容量電極及び前記固定電位側容量電極間に挟持された誘電体膜とからなり、前記画素電位側容量電極は、高融点金属膜からなる層及び半導体膜からなる層を少なくとも含む積層構造を有する。
【0011】
本発明の電気光学装置によれば、例えばプロジェクタのライトバルブとしての液晶装置等の電気光学装置に用いられる。その動作時には、薄膜トランジスタに対して、走査線を介して走査信号をそのゲート電極に供給しつつ、データ線を介して画像信号をそのソース領域に供給する。これにより、薄膜トランジスタにより画像信号に応じて、そのドレイン領域に接続された画素電極をスイッチング制御でき、アクティブマトリクス駆動による表示動作が可能となる。
【0012】
そして、本発明ではまず、蓄積容量が備えられていることにより、画素電極における電位保持特性を顕著に高めることができるから、画像の品質を向上させることができる。
【0013】
また特に、このような蓄積容量を構成する画素電位側容量電極が、高融点金属膜からなる層及び半導体膜からなる層を少なくとも含む積層構造を有している。これにより、まず、画素電位側容量電極が、例えば導電性のポリシリコン膜等の半導体膜を含んでいることにより、良好な電気伝導性を達成することが可能である。したがって、例えば薄膜トランジスタから画素電極に至る電気の流れにおいて、それらの間に本発明に係る画素電位側容量電極が存在する場合であっても、その電気の流れを滞りなく実現することができる。
【0014】
また、画素電位側容量電極が、例えばクロム(Cr)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等及びこれらの合金、或いはこれらの金属シリサイド等を含む高融点金属膜からなる層を含んでいることにより、該画素電位側容量電極の遮光性を向上させることができる。これにより、薄膜トランジスタに対する光入射を未然に防止することが可能となり、その耐光性を高めることができる。したがって、該薄膜トランジスタにおける光リーク電流の発生を未然に防止することが可能となり、画像上にフリッカ等が表示されることを防止することが可能となる。
【0015】
更にいえば、本発明において、画素電位側容量電極が高融点金属膜からなる層を含むことから、該画素電位側容量電極を形成した後に、高温プロセスを行うことが可能である。例えば、画素電位側容量電極の上に、前述の誘電体膜を形成する場合においては該誘電体膜、或いは高誘電金属膜からなる層を形成した後に前記半導体膜からなる層を形成する場合においては該半導体膜からなる層を、減圧CVD(Chemical Vapor Deposition)法等の比較的高温な環境下で行われるプロセスで形成することが可能である。
【0016】
また、画素電位側容量電極の上に高温プロセスで形成することが必要な要素を配置可能であるということは、該画素電位側容量電極を基板上に構築する積層構造の比較的下層側に形成すること、したがって、薄膜トランジスタにより近い層として形成することが可能となることを意味する。したがって、この場合における画素電位側容量電極は、薄膜トランジスタにより近接した領域で遮光を行うことになるから、多分に斜め成分を含む入射光をも十分に遮光することができる。また、画素電位側容量電極と薄膜トランジスタとを比較的近くに形成することが可能であるということは、両者間を電気的に接続するためのコンタクトホールを設けたとしても、それは比較的浅くて済むから、該コンタクトホールを原因とする光抜けも殆ど生じ得ない。
【0017】
本発明の電気光学装置の一態様では、前記画素電位側容量電極は、その上層側に前記半導体膜からなる層が、その下層側に前記高融点金属膜からなる層が配置された積層構造を有する。
【0018】
この態様によれば、画素電位側容量電極におけるより高い遮光性能の発揮が可能となる。その事情は以下のとおりである。
【0019】
すなわち、画素電位側容量電極は、基板上に構築される積層構造の最上層として形成される画素電極と電気的に接続されなければならないから、両者間にはコンタクトホールが設けられることが一般的である。すると、該コンタクトホールを抜けてくる光の薄膜トランジスタへの到達が懸念されることになるが、本態様によれば、該コンタクトホールは画素電位側容量電極の上層に位置する半導体膜からなる層に接続可能であるとともに、仮に該コンタクトホールを抜けてくる光が存在したとしても、それは画素電位側容量電極の下層に位置する高融点金属膜からなる層によって遮光可能なのである。
【0020】
このように、本態様によれば、画素電位側容量電極及び画素電極間にコンタクトホールを設けたとしても、該コンタクトホールを抜けてくる光を有効に遮光可能であることにより、より高い遮光性能の発揮が可能となることになる。
【0021】
本発明の電気光学装置の他の態様では、前記高融点金属膜は、タングステンシリサイド(WSi)を含む。
【0022】
この態様によれば、画素電位側容量電極は、例えばWSiからなる層及び半導体膜からなる層という積層構造を有している。このうちWSiからなる層は、比較的優れた光吸収性能を発揮することから、薄膜トランジスタに対する光入射をより有効に遮ることが可能となる。
【0023】
本発明の電気光学装置の他の態様では、前記高融点金属膜は、タングステンシリサイド(WSi)及びチタン(Ti)を含む。
【0024】
この態様によれば、画素電位側容量電極は、例えばWSiからなる層、Tiからなる層及び半導体膜からなる層という積層構造を有している。本態様においては、前述のWSi層に加えて、比較的光吸収性能に優れたTiからなる層が加えられていることにより、より優れた遮光性能を享受することができる。
【0025】
なお、この場合においては特に、Tiからなる層の両側にチタンナイトライド(TiN)からなる層を配置するようにするとよい。この場合、Tiのもつ光吸収性能によって、画素電位側容量電極の遮光性を高めることができると共に、該Tiの酸化がTiNからなる層によって防止されることになる。この点、Tiが酸化してしまうと(即ち、TiO2等が生成されると)その遮光性能が落ちることになるが、TiNがそれを防止することにより、Tiの比較的優れた光吸収性能を、比較的長期にわたり享受することが可能となるのである。
【0026】
本発明の電気光学装置の他の態様では、画素電位側容量電極は、前記薄膜トランジスタを覆うように形成されている。
【0027】
この態様によれば、画素電位側容量電極が、薄膜トランジスタを覆うように形成されていることから、高融点金属膜を含む当該画素電位側容量電極の遮光性を、より効果的に享受することが可能となる。
【0028】
なお、本態様において、「薄膜トランジスタを覆うように」とは、具体的には例えば、次のような例が考えられる。すなわち、「前記薄膜トランジスタのチャネル領域を含む半導体層が、前記データ線に沿うように形成されており、前記画素電位側容量電極は、前記半導体層を覆い且つ前記データ線に沿う第1部分と、該第1部分と交差すると共に前記走査線に沿う第2部分とからなる」というようである。この場合、第1部分及び第2部分により、該画素電位側容量電極は、平面視してT字型の形状(又は該T字型を横倒ししたかのような形状)、或いはL字型の形状、更には十字型の形状等を有することになる。これにより、T字型、L字型及び十字型のいずれの場合でも、前記チャネル領域を横棒と縦棒の交差する部分に配置することにより、該横棒の長さ部分及び該縦棒の長さ部分による遮光を実現することができ、斜め成分を含む入射光の遮光を極めて効果的に実現することができる。また、このような形状によれば、画素電位側容量電極を光透過領域にはみ出さないように形成可能であるから、画像の明るさを維持することが可能であると共に、前記の横棒及び縦棒の長さ部分が、蓄積容量の容量値増大に貢献することから、画素電極における電位保持特性は向上し、より高品質な画像を表示することが可能となる。
【0029】
本発明の電気光学装置の他の態様では、前記高融点金属膜に代えて又は加えて、前記画素電位側容量電極は、高融点化合物の膜からなる層及び半導体膜からなる層を少なくとも含む積層構造を有する。
【0030】
この態様によれば、高融点金属膜に代えて又は加えて、画素電位側容量電極は、例えばチタンナイトライド等の高融点化合物の膜からなる層を含んでいることにより、該画素電位側容量電極の遮光性を向上させることができる。これにより、薄膜トランジスタに対する光入射を未然に防止することが可能となり、その耐光性を高めることができる。したがって、該薄膜トランジスタにおける光リーク電流の発生を未然に防止することが可能となり、画像上にフリッカ等が表示されることを防止することが可能となる。
【0031】
この態様では、前記高融点化合物の膜は、チタンナイトライド(TiN)を含むように構成するとよい。
【0032】
このような構成によれば、画素電位側容量電極は、例えばTiNからなる層及び半導体膜からなる層という積層構造を有している。このうちTiNからなる層は、比較的優れた光吸収性能を発揮することから、薄膜トランジスタに対する光入射をより有効に遮ることが可能となる。
【0033】
なお、本態様においてはこの他に、画素電位側容量電極をチタン膜を含む構成とし、かつ、該チタン膜を前述のTiNからなる層で挟持する構成を採用することなどが可能である。この場合、Tiのもつ光吸収性能によって、画素電位側容量電極の遮光性を高めることができると共に、このTiの酸化が、TiNからなる層によって防止されることになる。すなわち仮に、Tiが酸化してしまうと(即ち、TiO2等が生成されると)その遮光性能が落ちることになるが、TiNがそれを防止することにより、Tiの光吸収性能を比較的長期にわたり享受することが可能となるのである。
【0034】
本発明の電気光学装置の他の態様では、前記基板は、前記走査線、前記データ線、前記画素電極及び前記薄膜トランジスタが作り込まれた領域として規定される画像表示領域と、前記画像表示領域の周囲の領域として規定される周辺領域とを有し、前記周辺領域上に作り込まれ第2の薄膜トランジスタを含む周辺回路と、前記第2の薄膜トランジスタに接続されるコンタクトホールと、該コンタクトホールを埋めるように且つ前記画素電位側容量電極と同一膜として形成された膜からなる、前記第2の薄膜トランジスタに接続される配線とを備えている。
【0035】
この態様によれば、周辺領域上に第2の薄膜トランジスタを含む周辺回路が形成されると共に、前記第2の薄膜トランジスタに接続される配線が、前記画素電位側容量電極と同一膜として形成されている。したがって、本態様によればまず、例えば配線及び画素電位側容量電極を別々に形成する態様等に比べて、その製造工程の簡略化、或いは省略化等を達成することができる。
【0036】
また、画素電位側容量電極は、薄膜トランジスタにより近い層として形成することが可能であるから、第2の薄膜トランジスタと配線との電気的接続を図るためのコンタクトホールを深く形成する必要がない。
【0037】
この点、本態様と、第2の薄膜トランジスタと接続されるべき配線が相当程度上層に位置するデータ線等と同一膜として形成される態様などとを比較すると、本態様の有利さが明瞭になる。すなわち、後者の態様では、そのためのコンタクトホールが比較的深くなって配線の付き回りが悪くなり、配線及び第2の薄膜トランジスタ間の電気的接続を良好に実現することが困難となる。また、前記の配線の付き回りの悪さを改善するためには、従来、コンタクトホールの開口径を大きくするためにウェットエッチングを行うことが行われていたが、これでは、該コンタクトホールを形成(或いは、開孔)するためのエッチング工程とは別に、該ウェットエッチングを行う工程が必要となり、製造工程の複雑化を招いていた。また、該ウェットエッチング工程を実施すれば、たしかに、付き回りの改善を果たせるものの、その分コンタクトホールの開口径が大きくなることにより、電気光学装置の小型化・微細化が不可能になる。
【0038】
しかるに、本態様によれば、上述のような不具合を被らない。すなわち、第2の薄膜トランジスタと、画素電位側容量電極と同一膜として形成される配線とは相互に近接した層に形成することが可能であるから、コンタクトホールは比較的浅くて済み、配線の付き回りは比較的良好に維持することが可能であるし、またしたがって、この付き回りの改善のため、別にウェットエッチング工程を行う必要もないのである。
【0039】
なお、このようなことは、前記画素電位側容量電極及び前記薄膜トランジスタ間を電気的に接続するためのコンタクトホールについても全く同様に当てはまることは言うまでもない。
【0040】
この態様では、前記第2の薄膜トランジスタは、CMOS(Complementary Metal On Silicon)型薄膜トランジスタを含み、前記画素電位側容量電極は、その上層側に前記半導体膜からなる層が、その下層側に前記高融点金属膜からなる層が配置された積層構造を有し、前記配線は、前記CMOS型薄膜トランジスタを構成するP型の薄膜トランジスタのソース領域及びドレイン領域の少なくとも一方と接続されているように構成するとよい。
【0041】
このような構成によれば、まず、画素電位側容量電極と同一膜として形成される配線もまた、その上層に半導体膜からなる層が位置し、その下層に高融点金属膜からなる層が位置することになる。したがって、周辺領域上のP型の薄膜トランジスタのソース領域及びドレイン領域と直接的に接続されるのは、配線の下層側たる高融点金属膜からなる層ということになる。これにより、本態様においては、画素電位側容量電極、或いは配線の上層側たる半導体膜からなる層が、N型の導電性ポリシリコンであったとしても、配線及びP型の薄膜トランジスタ間の電気的接続を良好に維持することが可能である。
【0042】
この点仮に、画素電位側容量電極、或いは配線がN型の導電性ポリシリコンのみからなるという場合においては、該配線及び前記P型の薄膜トランジスタ間の接続において、PN接合を生じさせることになり、両者間の電気的接続が極めて困難となることに鑑みるに、本態様の優位さはより明らかとなる。なお、このようなことから、本態様においては、配線の上層に位置する半導体膜からなる層を、N型の導電性ポリシリコン膜からなる層として構成可能である、という作用効果が得られるということもできる。
【0043】
さらに、この構成では、前記配線と前記ソース領域及びドレイン領域との間には、該ソース領域及び該ドレイン領域を含む半導体層と化合物を形成しているように構成するとよい。
【0044】
このような構成によれば、例えば、ソース領域及びドレイン領域と、高融点金属膜からなる層との間に、シリサイド化された化合物を介在させることが可能となることにより、両者間のコンタクトをより良好なものとすることが可能となる。
【0045】
本発明の第1電気光学装置の製造方法は、上記課題を解決するために、上述の本発明の電気光学装置(ただし、周辺領域の構成に関する言及のないものに限る。)を製造する電気光学装置の製造方法であって、前記基板上に、前記薄膜トランジスタを形成する工程と、前記薄膜トランジスタの上に、前記画素電位側容量電極、前記誘電体膜及び前記固定電位側容量電極を形成して、前記蓄積容量を形成する工程とを含む。
【0046】
本発明の第1電気光学装置の製造方法によれば、上述の本発明の電気光学装置を好適に製造することができる。
【0047】
本発明の第2電気光学装置の製造方法は、上記課題を解決するために、上述の本発明の電気光学装置(ただし、周辺領域の構成に関する言及があるものに限る。)を製造する電気光学装置の製造方法であって、前記基板上に、前記画像表示領域における前記薄膜トランジスタ及び前記周辺領域における前記第2の薄膜トランジスタを同一の機会に形成する工程と、前記第2の薄膜トランジスタの上に層間絶縁膜を形成すると共に、該層間絶縁膜に前記第2の薄膜トランジスタに通ずるようにコンタクトホールを開孔する工程と、前記薄膜トランジスタの上且つ前記層間絶縁膜の上に、前記画素電位側容量電極及び前記コンタクトホールを埋める配線とを同一の機会に形成する工程とを含む。
【0048】
本発明の第2電気光学装置の製造方法によれば、まず、薄膜トランジスタ及び第2の薄膜トランジスタが同一の機会に形成される。ここで「同一の機会に」とは、例えば薄膜トランジスタの半導体層と、第2の薄膜トランジスタのそれとが同一膜として形成された後に、該膜に対するパターニング処理をする結果、別々の半導体層それぞれが形成されるということを意味する。ここでは「半導体層」を例にして述べたが、薄膜トランジスタを構成するその他の構成(例えば、ゲート電極等)であってもよい。
【0049】
次に、第2の薄膜トランジスタの上に層間絶縁膜が形成されると共に、該層間絶縁膜には前記第2の薄膜トランジスタに通ずるようにコンタクトホールが開孔される。このコンタクトホールは、例えば、該第2の薄膜トランジスタが前述のCMOS型薄膜トランジスタを含む場合においては特に、そのP型の薄膜トランジスタのソース領域及びドレイン領域に通ずるものとして開孔するとよい。
【0050】
ここで、該コンタクトホールは、一層の層間絶縁膜に開孔すればよいから、比較的浅いものとして形成すればよい。すなわち、本発明に係るコンタクトホールは、ドライエッチングだけで十分に開孔可能であり、逆にいうと、ウェットエッチングの実施が不要である。
【0051】
この点、例えば第2の薄膜トランジスタと接続されるべき配線が相当程度上層に位置するデータ線等と同一膜として形成される態様では、コンタクトホールは比較的深いものとして形成しなければならず、ドライエッチングのみでは開孔が不可能となり、ウェットエッチングの助けが必要となるのとは異なる。なお、このようなウェットエッチングを実施するのでは、別工程の加入により製造工程が複雑化すると共に、該ウェットエッチングによってコンタクトホールの開口径が比較的大きくなり、電気光学装置の小型化・微細化が困難となる。
【0052】
しかるに、本発明においては、そのような不具合を被らない。すなわち、開孔しなければならないコンタクトホールは比較的浅いものでよくウェットエッチングの助けが必要ないことから、製造工程の簡略化、或いは低コスト化が実現されると共に、電気光学装置の小型化・微細化が可能となるのである。
【0053】
次に、前記薄膜トランジスタの上且つ前記層間絶縁膜の上に、前記画素電位側容量電極及び前記コンタクトホールを埋める配線とが同一の機会に形成される。これにより、第2の薄膜トランジスタ及び配線間の電気的接続を良好に実現することが可能となる。なお、ここにいう「同一の機会」も前述した意義と同様である。
【0054】
そして特に、前記コンタクトホールが、第2の薄膜トランジスタの一例たるCMOS型の薄膜トランジスタを構成する、P型の薄膜トランジスタに通じている場合には、前記配線は、当該P型の薄膜トランジスタと電気的に接続されることになる。この場合、該配線は、画素電位側容量電極と同一の機会に形成されているから、その下層には前記の高融点金属膜からなる層が配置され得る。したがって、この配線において、前記P型の薄膜トランジスタと直接的に接触するのは、高融点金属膜からなる層とすることができる。これによると、例えば当該配線が、N型の導電性ポリシリコン膜からのみなっている場合においては、配線及びP型の薄膜トランジスタ間にPN接合を形成してしまうことになるところ、本発明においては、そのような不都合が生じないことになる。このように、本発明によれば、配線及びP型の薄膜トランジスタ間の電気的接続を良好に実現することができる。
【0055】
以上のように、本発明の製造方法によれば、例えば走査線駆動回路、或いはデータ線駆動回路等の周辺回路が基板上に内蔵された電気光学装置を好適に製造することができる。
【0056】
本発明の第2電気光学装置の製造方法の一態様では、前記配線の上に他の層間絶縁膜を形成すると共に、該他の層間絶縁膜に前記配線に通ずるように他のコンタクトホールを開孔する工程と、前記他の層間絶縁膜の上に、前記他のコンタクトホールを埋めるように他の配線を形成する工程を更に含む。
【0057】
この態様によれば、前記配線を介した、他の配線及び第2の薄膜トランジスタ間の電気的接続を実現することができる。
【0058】
そして、本態様では特に、前記配線の上に他の層間絶縁膜が形成されると共に、該他の層間絶縁膜に前記配線に通ずるように他のコンタクトホールが開孔される。この場合、該他のコンタクトホールは、前記コンタクトホールと同様に、比較的浅いものとして形成すれば済む。したがって、当該他のコンタクトホールに関しても、上述したのと略同様な作用効果(即ち、製造工程の簡略化、或いは低コスト化、更には電気光学装置の小型化・微細化)を得ることができる。
【0059】
加えて本態様では特に、該他のコンタクトホールは前記配線に通ずるように形成されるが、この際、該配線は高融点金属膜を含むものとして形成されているから、該配線を、いわゆるエッチストップとして好適に利用することができる。すなわち、本態様では、他のコンタクトホールを形成する際において、該配線における、いわゆる突き抜け等が生じる可能性が小さく、電気光学装置を高精度に製造することができる。
【0060】
本発明の電子機器は、上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様を含む。)を具備してなる。
【0061】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるから、高融点金属膜、或いは高融点化合物膜を含む画素電位側容量電極が優れた遮光性を発揮することにより、薄膜トランジスタにおける光リーク電流の発生が抑止され、もって高品質な画像が表示可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。
【0062】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【0063】
【発明の実施の形態】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【0064】
(画素部における構成)
まず、本発明の実施形態における電気光学装置の画素部における構成について、図1から図3を参照して説明する。ここに図1は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図2は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。図3は、図2のA−A´断面図である。なお、図3においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【0065】
図1において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないが、本実施形態では特に、画像信号S1、S2、…、Snは、N個のパラレルな画像信号にシリアル−パラレル展開され、N本の画像信号線115から相隣接するN本のデータ線6a同士に対して、グループ毎に供給可能に構成されている。
【0066】
画像表示領域外である周辺領域には、データ線6aの一端(図1中で下端)が、サンプリング回路301を構成するスイッチング用回路素子202に接続されている。このスイッチング用回路素子としては、例えばCMOS型等のTFT等をあてることができる(以下、図1に示す該スイッチング用回路素子202を「TFT202」と呼称する。)。この場合、このTFT202のドレインには、引き出し配線206を介して前記データ線6aの図1中下端が接続され、該TFT202のソースには、引き出し配線116を介して画像信号線115が接続されるとともに、該TFT202のゲートには、データ線駆動回路101に接続されたサンプリング回路駆動信号線114が接続されている。そして、画像信号線115上の画像信号S1、S2、…、Snは、データ線駆動回路101からサンプリング回路駆動信号線114を通じてサンプリング信号が供給されるのに応じ、サンプリング回路301によりサンプリングされて、各データ線6aに供給されるように構成されている。
【0067】
このようにデータ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給してもかまわないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。本実施形態では、図1に示すように、6本のデータ線6aを一組として、これに対して一時に画像信号が供給されるようになっている。
【0068】
また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
【0069】
画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
【0070】
ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。この蓄積容量70は、走査線3aに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量線300を含んでいる。
【0071】
以下では、上記データ線6a、走査線3a、TFT30等による、上述のような回路動作が実現される電気光学装置の、実際の構成について、図2及び図3を参照して説明する。
【0072】
まず、本実施形態に係る電気光学装置は、図2のA−A´線断面図たる図3に示すように、透明なTFTアレイ基板10と、これに対向配置される透明な対向基板20とを備えている。TFTアレイ基板10は、例えば、石英基板、ガラス基板、シリコン基板からなり、対向基板20は、例えばガラス基板や石英基板からなる。
【0073】
TFTアレイ基板10には、図3に示すように、画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは、例えばITO(Indium Tin Oxide)膜等の透明導電性膜からなる。他方、対向基板20には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。このうち対向電極21は、上述の画素電極9aと同様に、例えばITO膜等の透明導電性膜からなり、前記の配向膜16及び22は、例えば、ポリイミド膜等の透明な有機膜からなる。このように対向配置されたTFTアレイ基板10及び対向基板20間には、後述のシール材(図9及び図10参照)により囲まれた空間に液晶等の電気光学物質が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材は、TFT基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【0074】
一方、図2において、前記画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられており(点線部9a´により輪郭が示されている)、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線3aが設けられている。このうちデータ線6aは、例えばアルミニウム膜等の金属膜あるいは合金膜からなり、走査線3aは、例えば導電性のポリシリコン膜等からなる。
【0075】
また、走査線3aは、半導体層1aのうち図中右上がりの斜線領域で示したチャネル領域1a´に対向するように配置されており、該走査線3aはゲート電極として機能する。すなわち、走査線3aとデータ線6aとの交差する箇所にはそれぞれ、チャネル領域1a´に走査線3aの本線部がゲート電極として対向配置された画素スイッチング用のTFT30が設けられている。
【0076】
TFT30は、図3に示すように、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、上述したようにゲート電極として機能する走査線3a、例えばポリシリコン膜からなり走査線3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a´、走査線3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。
【0077】
なお、TFT30は、好ましくは図3に示したようにLDD構造をもつが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造をもってよいし、走査線3aの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のTFTであってもよい。また、本実施形態では、画素スイッチング用TFT30のゲート電極を、高濃度ソース領域1d及び高濃度ドレイン領域1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でTFTを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、TFT30を構成する半導体層1aは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層1aを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。
【0078】
一方、図3においては、蓄積容量70が、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての中継層71と、固定電位側容量電極としての容量線300の一部とが、誘電体膜75を介して対向配置されることにより形成されている。この蓄積容量70によれば、画素電極9aにおける電位保持特性を顕著に高めることが可能となる。
【0079】
これら三要素のうちまず、容量線300は固定電位側容量電極として機能する。この容量線300は、平面的に見ると、図2に示すように、走査線3aの形成領域に重ねて形成されている。より具体的には容量線300は、走査線3aに沿って延びる本線部と、図中、データ線6aと交差する各個所からデータ線6aに沿って上方に夫々突出した突出部と、コンタクトホール85に対応する個所が僅かに括れた括れ部とを備えている。このうち突出部は、走査線3a上の領域及びデータ線6a下の領域を利用して、蓄積容量70の形成領域の増大に貢献する。
【0080】
このような容量線300は、例えば、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなり、蓄積容量70の固定電位側容量電極としての機能のほか、TFT30の上側において入射光からTFT30を遮光する遮光層としての機能をもつ。ただし、容量線300は、例えば導電性のポリシリコン膜等からなる第1膜と高融点金属を含む金属シリサイド膜等からなる第2膜とが積層された多層構造をもってもよい。
【0081】
また、容量線300は、好ましくは、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。このような定電位源としては、データ線駆動回路101に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位でも構わない。
【0082】
次に、誘電体膜75は、図3に示すように、例えば膜厚5〜200nm程度の比較的薄いHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量70を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜75は薄いほどよい。
【0083】
最後に、中継層71は、画素電位側容量電極として機能する。また、中継層71は、画素電位側容量電極としての機能のほか、コンタクトホール83及び85を介して、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能をもつ。
【0084】
そして、本実施形態においては特に、この中継層71は、高融点金属膜からなる層の一例たるタングステンシリサイド(WSi)層711及び半導体膜からなる層の一例たる導電性のポリシリコン層712を含む積層構造を有する。このうちWSi層711はより下層に、ポリシリコン層712はより上層に配置されている。また、WSi層711の厚さは例えば50nm、ポリシリコン層712の厚さは例えば200nmなどとするとよい。
【0085】
この中継層71は、平面的に見ると、図2に示すように、半導体層1a上でこれを覆うように且つデータ線6aに沿う第1部分と、該第1部分と交差すると共に走査線3aに沿う第2部分とからなる平面形状を有している。これにより、本実施形態においては、中継層71は平面的にみて略T字型の形状を有するようになっている。すなわち、前記の第1部分が該略T字型の横棒の部分に、前記の第2部分が該略T字型の縦棒の部分に、それぞれ概ね該当していると考えることができる。このような形状、とりわけ第1部分は、前述の容量線300における突出部に対応しており、蓄積容量70の容量値増大化に貢献することになる。なお、容量線300は、前述のように、中継層71と接続されるコンタクトホール85に対応した括れ部を備えていることにより、該括れ部において、その下層に位置する中継層71の表面が見えるが如き状態となっていることがわかる。
【0086】
図2及び図3においては、上記のほか、TFT30の下側に、下側遮光膜11aが設けられている。下側遮光膜11aは、格子状にパターニングされており、これにより各画素の開口領域を規定している。なお、開口領域の規定は、図2中のデータ線6aと、これに交差するよう形成された容量線300とによっても、なされている。また、下側遮光膜11aについても、前述の容量線300の場合と同様に、その電位変動がTFT30に対して悪影響を及ぼすことを避けるために、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【0087】
また、TFT30下には、下地絶縁膜12が設けられている。下地絶縁膜12は、下側遮光膜11aからTFT30を層間絶縁する機能のほか、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。
【0088】
加えて、走査線3a上には、高濃度ソース領域1dへ通じるコンタクトホール81及び高濃度ドレイン領域1eへ通じるコンタクトホール83がそれぞれ開孔された第1層間絶縁膜41が形成されている。
【0089】
第1層間絶縁膜41上には、中継層71及び容量線300が形成されており、これらの上には高濃度ソース領域1dへ通じるコンタクトホール81及び中継層71へ通じるコンタクトホール85がそれぞれ開孔された第2層間絶縁膜42が形成されている。
【0090】
なお、本実施形態では、第1層間絶縁膜41に対しては、約1000℃の焼成を行うことにより、半導体層1aや走査線3aを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。他方、第2層間絶縁膜42に対しては、このような焼成を行わないことにより、容量線300の界面付近に生じるストレスの緩和を図るようにしてもよい。
【0091】
加えて更に、第2層間絶縁膜42上には、データ線6aが形成されており、これらの上には中継層71へ通じるコンタクトホール85が形成された第3層間絶縁膜43が形成されている。
【0092】
なお、第3層間絶縁膜43の表面は、CMP(Chemical Mechanical Polishing)処理等により平坦化すると好ましい。これによれば、その下方に存在する各種配線や素子等による段差に起因する液晶層50の配向不良を低減する。ただし、このように第3層間絶縁膜43に平坦化処理を施すのに代えて、又は加えて、TFTアレイ基板10、下地絶縁膜12、第1層間絶縁膜41及び第2層間絶縁膜42のうち少なくとも一つに溝を掘って、データ線6a等の配線やTFT30等を埋め込むことにより、平坦化処理を行ってもよい。
【0093】
以上のような構成となる電気光学装置、とりわけ前記中継層71が、上層にポリシリコン層712、下層にWSi層711という二層構造を有することにより、本実施形態においては、次のような作用効果を享受することが可能となる。
【0094】
まず第一に、該中継層71が、その上層にポリシリコン層711を備えていることにより、TFT30及び画素電極9a間の良好な電気伝導性を享受することが可能である。
【0095】
そして第二に、該中継層71が、その下層にWSi層711を備えていることにより、該中継層71の遮光性を向上させることができる。これにより、TFT30に対する光入射を未然に防止することが可能となり、その耐光性を高めることができる。したがって、TFT30における光リーク電流の発生を未然に防止することが可能となり、画像上にフリッカ等が表示されることを防止することが可能となる。
【0096】
この点、本実施形態においては殊に、中継層71がTFT30により近接した層に形成されていること、及び該中継層71が特有の平面的形状を有していること等から、本実施形態に特有の遮光に係る作用効果もまた発揮される。以下では、この点について、図4を参照しながら説明する。ここに図4は、本実施形態において特有な遮光に係る作用効果を説明するための斜視図である。なお、図4においては、そのような目的を有する図であることから、半導体層1a及び中継層71の配置関係を中心として、その他必要最小限の構成のみを図示したものとなっている(中継層71が二層構造であること等も図示されていない。)。
【0097】
まず、図4、或いは図2及び図3に示されるように、本実施形態に係る中継層71は、TFT30ないし半導体層1aにより近い層に形成されている、すなわちこれら中継層71及びTFT30ないし半導体層1aは、第1層間絶縁膜41のみを挟んで形成されていることにより、多分に斜め成分を含む入射光をも十分に遮光することができる(図4中入射光L1等参照)。また、中継層71とTFT30の半導体層1a中の高濃度ドレイン領域との間に形成されたコンタクトホール83も、比較的浅いものであるから、該コンタクトホール83を原因とする光抜けを等も殆ど生じ得ない。
【0098】
次に、中継層71の平面的形状が、走査線3aに沿って延びる第1部分及びデータ線6aに沿って延びる第2部分からなる略T字型の形状となっているから、半導体層1aのチャネル領域1a´に対する遮光を、より有効になしうることになる。すなわち、図4に示すように斜め成分を多分に含む入射光L2或いはL1は、略T字型の横棒又は縦棒の部分により、有効に遮蔽可能となっているから、チャネル領域1a´に入射する光は顕著に減少することとなるのである。
【0099】
さらに、該中継層71と画素電極9aとの電気的接続は、上層に位置するポリシリコン層712に接続されるコンタクトホール85によって実現されており(図2及び図3も参照。)、該コンタクトホール85の存在によると、該コンタクトホール85を抜けてくる光の存在、或いは該コンタクトホール85を設けるために本実施形態において特に形成された容量線300の括れ部(図4において符号300K参照。)の存在により、入射光L3が、TFT30にまで到達してしまう懸念が増大することになる。しかるに、本実施形態においては、中継層71の下層にWSi層711が存在することにより、コンタクトホール85或いは括れ部300Kを抜けてきた光は、該WSi層711によって遮られる。このように、本実施形態によれば、中継層71の下層にWSi層711が存在することにより、より高い遮光性能の発揮が可能となる。
【0100】
さて、中継層71が二層構造であることにより得られる作用効果の第三に、中継層71がWSi層711を含むことから、該中継層71を形成した後に、高温プロセスを行うことが可能である。例えば、中継層71の上に、前述の誘電体膜75を形成する場合における該誘電体膜75、或いはWSi層711を形成した後に前記ポリシリコン層712を形成する場合においては該ポリシリコン層712を、減圧CVD(Chemical Vapor Deposition)法等の比較的高温な環境下で行われるプロセスで形成することが可能である。
加えて第四に、本実施形態に係る中継層71は、図5に示すように、画像表示領域10aの周囲の領域として規定される周辺領域に形成される周辺回路を構成する、CMOS型のTFT202(図1参照)に接続されるべき配線212と同一膜として形成可能である。ここに図5は、図1に示したCMOS型のTFT202の実際的・一般的な構造を示す断面図である。なお、この図において、符号12、41、42及び43等が示されていることかわかるように、当該CMOS型のTFT202及びその上層の構築物は、図3に示した電気光学装置と同一の機会に形成されているものである(後述の図6乃至図7を参照する製造方法の説明参照。)。
【0101】
このように、中継層71及び配線212を同一の機会に形成する構成によれば、まず、これら中継層71及び配線212とを別々に形成する態様等に比べて、その製造工程の簡略化、或いは省略化等を達成することができる。
【0102】
また、中継層71及びTFT30が、本実施形態のように相互に近接した層に形成されていれば、配線212及びTFT202もまた相互に近接した層に形成されることになる。この場合、該配線212及び該TFT202間の電気的接続を図るためのコンタクトホール210a乃至210d(以下、まとめて「コンタクトホール210」ということがある。)は深く形成する必要がない。この点、例えば、TFT202と接続されるべき配線が相当程度上に位置するデータ線6aと同一膜として形成される態様などとを比較すると、本実施形態の有利さが際立つ。すなわち、このような態様では、コンタクトホールが比較的深くなって配線の付き回りが悪くなり、配線及びTFT202間の電気的接続を良好に実現することが困難となる。また、前記の配線の付き回りの悪さを改善するためには、従来、コンタクトホールの開口径を大きくするためにウェットエッチングを行うことが行われていたが、これでは、該コンタクトホールを形成するためのエッチング工程とは別に、該ウェットエッチングを行う工程が必要となり、製造工程の複雑化を招いていた。また、該ウェットエッチング工程を実施すれば、たしかに付き回りの回線を果たせるものの、その分コンタクトホールの開口径が大きくなることにより、電気光学装置の小型化・微細化が不可能になる。しかるに、本実施形態によれば、上述のような不具合を被らないのである。
【0103】
更に加えて、第五に、CMOS型のTFT202は、図5に示すように、N型のTFT202nとP型のTFT202pの双方を含む構成を採るが、本実施形態において、これらTFT202n及び202pに接続される配線212が、中継層71と同一膜として形成されているという事実は、当該配線212において、TFT202、とりわけP型のTFT202pと直接的に接続されるのは、その下層側に位置するWSi層711ということになる。これにより、本実施形態では、配線212の上層側たるポリシリコン層712がN型の導電性ポリシリコンであったとしても、配線212及びTFT202の電気的接続を良好に実現することが可能となっているのである。
【0104】
なお、上記実施形態においては、中継層71は、下層にポリシリコン層712、上層にWSi層711が配された二層構造を有するものとなっていたが、本発明は、このような形態に限定されるものではない。この他に、該中継層71が採り得る構成としては、例えば以下のようなものを挙げることができる。
【0105】
第一に、中継層71は、高融点金属膜からなる層の一例たるTi層を含んでよい。この場合、より具体的には、下から順に、Ti層及びポリシリコン層という二層構造、或いはTi層、WSi層及びポリシリコン層という三層構造等を採用することが可能である。
【0106】
第二に、中継層71は、高融点化合物の膜からなる層の一例たるTiN層を含んでよい。この場合、より具体的には、下から順に、TiN層、ポリシリコン層という二層構造、或いはTiN層、WSi層及びポリシリコン層という三層構造等を採用することが可能である。更には、TiN層、Ti層、TiN層及びポリシリコン層という四層構造や、WSi層、TiN層、Ti層、TiN層、WSi層及びポリシリコン層という六層構造も採用可能である。なお、前述の四層構造の中継層71にあっては、各層の具体的厚さを、例えば150nm、50nm、100nm、50nmなどとするとよい。
【0107】
以上のうち、中継層71がTi層を含む構成にあっては、該Tiが比較的光吸収性に優れた材料であることから、該中継層71において、更に高い遮光性の発揮が期待できることになる。また、該Ti層を含む場合であって且つ該Ti層の両側にTiN層が存在する構成にあっては、該Tiが酸化することを未然に防止すること、即ち該Tiの光吸収性能を失わせることを未然に防止することが可能となるから、比較的長期にわたり、該Tiの比較的優れた光吸収性を享受することが可能となる。
【0108】
(製造方法)
次に、上述した実施形態の電気光学装置の製造プロセスについて、図6乃至図8を参照して説明する。ここに図6乃至図8は、製造プロセスの各工程における電気光学装置の積層構造を、図3の断面図及び周辺領域上に形成された周辺回路を構成するCMOS型のTFT202付近に係る部分(図5の断面図)に関して、順を追って示す工程図である(前者は図中右方、後者は図中左方に示されている。)。
【0109】
まず、図6の工程(1)に示すように、石英基板、ハードガラス、シリコン基板等のTFTアレイ基板10を用意する。ここで、好ましくはN2(窒素)等の不活性ガス雰囲気で約900〜1300℃の高温でアニール処理し、後に実施される高温プロセスでTFTアレイ基板10に生じる歪が少なくなるように前処理しておく。続いて、このように処理されたTFTアレイ基板10の全面に、Ti、Cr、W、Ta、Mo等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、100〜500nm程度の膜厚、好ましくは200nmの膜厚の遮光膜を形成する。そして、フォトリソグラフィ及びエッチングにより、平面形状が格子状の下側遮光膜11aを形成する。
【0110】
更に続けて、下側遮光膜11a上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜12を形成する。この下地絶縁膜12の膜厚は、例えば約500〜2000nm程度とする。
【0111】
続いて、下地絶縁膜12上に、約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約600〜700℃にて約1〜10時間、好ましくは4〜6時間の熱処理を施すことにより、p−Si(ポリシリコン)膜を約50〜200nmの厚さ、好ましくは約100nmの厚さとなるまで固相成長させる。固相成長させる方法としては、RTAを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。この際、画素スイッチング用のTFT30を、nチャネル型とするかpチャネル型とするかに応じて、V族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層1aを形成する。
【0112】
この際、本実施形態においては特に、該半導体層1aの形成と同時に、将来TFT202の一部となるべき半導体層202aもまた形成されることになる。なお、以下、特に言及しなくても、TFT30及びTFT202それぞれを構成する各要素、例えば絶縁膜2、或いは走査線3aないしゲート電極202b等は、前記の半導体層1a及び202aと同様にして、同一の機会に形成されていくことになる(図6乃至図8における各工程の左方参照。)。ただし、TFT202はCMOS型のTFTであるから、後述するTFT30に関するn型の不純物導入工程の他に、ボロン(B)等のIII族元素の不純物導入工程が別途必要となる。これにより、TFT202は、図6の工程(2)或いは工程(3)等に示すように、n型のTFT202nとp型のTFT202pを含むものとして形成されることになる。なお、本実施形態においては、前記p型の不純物導入工程の点についての説明並びに当該不純物導入工程により形成されるソース領域及びドレイン領域の図6乃至図8における図示等は省略することとするが、その概要は、後述するV族元素の導入工程とほぼ同様と考えてよい。
【0113】
続いて、TFT30を構成する半導体層1aを約900〜1300℃の温度、好ましくは約1000℃の温度により熱酸化して下層ゲート絶縁膜を形成し、場合により、これに続けて減圧CVD法等により上層ゲート絶縁膜を形成することにより、一層又は多層の高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる(ゲート絶縁膜を含む)絶縁膜2を形成する。この結果、半導体層1aは、約30〜150nmの厚さ、好ましくは約35〜50nmの厚さとなり、絶縁膜2の厚さは、約20〜150nmの厚さ、好ましくは約30〜100nmの厚さとなる。
【0114】
続いて、画素スイッチング用のTFT30のスレッシュホールド電圧Vthを制御するために、半導体層1aのうちnチャネル領域あるいはpチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【0115】
次に、図6の工程(2)では、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Pイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約100〜500nmの厚さ、好ましくは約350nm程度である。そして、フォトリソグラフィ及びエッチングにより、TFT30のゲート電極部を含めて所定のパターンの走査線3aを形成する。
【0116】
次に、前記半導体層1aについて、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに、高濃度ソース領域1d及び高濃度ドレイン領域1eを形成する。
【0117】
ここでは、TFT30をLDD構造をもつnチャネル型のTFTとする場合を説明すると、具体的にまず、低濃度ソース領域1b及び低濃度ドレイン領域1cを形成するために、走査線3a(ゲート電極)をマスクとして、P等のV族元素のドーパントを低濃度で(例えば、Pイオンを1〜3×1013cm2のドーズ量にて)ドープする。これにより走査線3a下の半導体層1aはチャネル領域1a´となる。このとき走査線3aがマスクの役割を果たすことによって、低濃度ソース領域1b及び低濃度ドレイン領域1cは自己整合的に形成されることになる。次に、高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、走査線3aよりも幅の広い平面パターンを有するレジスト層を走査線3a上に形成する。その後、P等のV族元素のドーパントを高濃度で(例えば、Pイオンを1〜3×1015/cm2のドーズ量にて)ドープする。
【0118】
なお、このように低濃度と高濃度の2段階に分けて、ドープを行わなくてもよい。例えば、低濃度のドープを行わずに、オフセット構造のTFTとしてもよく、走査線3a(ゲート電極)をマスクとして、Pイオン・Bイオン等を用いたイオン注入技術によりセルフアライン型のTFTとしてもよい。この不純物のドープにより、走査線3aは更に低抵抗化される。
【0119】
次に、図6の工程(3)では、走査線3a上に、例えば、TEOSガス、TEBガス、TMOPガス等を用いた常圧又は減圧CVD法等により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる第1層間絶縁膜41を形成する。この第1層間絶縁膜41の膜厚は、例えば約300〜2000nm程度とする。ここで好ましくは、800℃程度の高温でアニール処理し、第1層間絶縁膜41の膜質を向上させておく。
【0120】
続いて、第1層間絶縁膜41に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール83を同時開孔する。この際、本実施形態においては特に、このコンタクトホール83の開孔と同時に、半導体層202aに通ずるようにコンタクトホール210a乃至210dをも開孔する。この場合、これらコンタクトホール83及び210の開孔は、第1層間絶縁膜41について行われるだけだから、ウェットエッチングの助けを借りることなく、前記ドライエッチングのみで実施することができる。
【0121】
すなわち、従来のように、TFT202と接続されるべき配線が、相当程度上層に位置するデータ線6a等と同一膜として形成されるという態様であると、TFT202へ通ずるコンタクトホールは、第1層間絶縁膜41のみならず、第2層間絶縁膜42をも貫通しなければならない。この場合、ドライエッチングのみでは該コンタクトホールの開孔は困難であり、また、該配線を構成する膜の付き回りが悪化する等の不具合を被る。したがって、従来においては、ドライエッチングに加えて、ウェットエッチングをも行うことが通常行われていた。
【0122】
しかるに、本実施形態においては、コンタクトホール210は、第1層間絶縁膜41についてのみ開孔されればよいから、ドライエッチングのみで対応可能であり、ウェットエッチングを実施する必要がない。
【0123】
このように、本実施形態によれば、コンタクトホール210の開孔にドライエッチングのみを実施すればよいから、製造工程の簡略化、ないし低コスト化を達成することができる。また、コンタクトホール210は比較的浅くてよいから付き回りの悪化を招くこともなく、該コンタクトホール210の開口径が、ウェットエッチングの実施によって大口径化することもないから、電気光学装置の小型化・微細化等を達成することができる。
【0124】
さて、上述のようにコンタクトホール83、或いはコンタクトホール210の開孔が済んだら続いて、本実施形態においては特に、図6の工程(4)に示すように、第1層間絶縁膜41上に、六フッ化タングステン(WF6)ガス及びシランガスを用いたCVD法等によってWSiの前駆膜を形成した後、該WSiの前駆膜に対してフォトリソグラフィ及びエッチング工程により、所定パターンをもつWSi層711を形成する。このWSi層711の膜厚は、50nm程度である。
【0125】
その後、図7の工程(5)に示すように、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散して、このポリシリコン膜を導電化する。なお、この熱拡散に代えて、Pイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、200nm程度である。そして、フォトリソグラフィ及びエッチング工程によって、以上の工程によって、所定パターンをもつポリシリコン層712を形成する。以上により、所定パターン、即ち本実施形態においては、図2及び図4に示したように、平面視して略T字型の形状を有する中継層71を形成する。
【0126】
ちなみに、前述のWSi層711及びポリシリコン層712からなる中継層71を形成する際においては、周辺領域上のTFT202に接続されるための配線212もまた同時に形成される(図6の工程(4)及び図7の工程(5)参照)。すなわち、中継層71の形成においては、前述のWSi層711及びポリシリコン層712は、コンタクトホール83を埋めるように形成されると同時に、コンタクトホール210をも埋めるように形成される。また、WSi層711及びポリシリコン層712に対するフォトリソグラフィ及びエッチング工程では、これと同時に、配線212に対するパターニングも実施されることになる。
【0127】
以上により、画素電位側容量電極たる中継層71とTFT30との電気的接続が図られると同時に、配線212とTFT202との電気的接続が図られることになる。ここで本実施形態では特に、配線212及びTFT202間の電気的接続において、次のような作用効果を得ることができる。すなわち、配線212は、中継層71と同一膜として形成されていることにより、その下層にWSi層711が存在していることから、TFT202、とりわけp型のTFT202pと直接的に接続されるのは当該WSi層711ということになる。これにより、本実施形態では、配線212の上層側たるポリシリコン層712がN型の導電性ポリシリコンであったとしても、配線212及びTFT202の電気的接続を良好に実現することが可能となるのである。
【0128】
なお、この中継層71の形成では、その下層としてまず、「高融点」金属膜の一例であるWSi層711が形成されることから、その上層にポリシリコン層712を形成する場合において、上述のように、減圧CVD法等の高温環境下における製造プロセスを利用することが可能となっている。すなわち、本実施形態に係る中継層71はWSi層711を含むことにより、これより上層に位置する各種要素の形成において、高温プロセスを利用することが可能となっているのである。
【0129】
続いて、図7の工程(6)では、プラズマCVD法等により、TaOx膜等からなる誘電体膜75を、中継層71上に形成する。この誘電体膜75は、絶縁膜2の場合と同様に、単層膜又は多層膜のいずれから構成してもよく、一般にTFTゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。そして、誘電体膜75を薄くする程、蓄積容量70は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚50nm以下のごく薄い絶縁膜となるように形成すると有利である。続いて、誘電体膜75上に、Al等の金属膜を、スパッタリングにより、約100〜500nm程度の膜厚に形成する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつ容量線300を形成する。これにより、該容量線300と前述の中継層71及び誘電体膜75とによって、蓄積容量70が完成する。
【0130】
次に、図8の工程(7)では、例えば、TEOSガス等を用いた常圧又は減圧CVD法により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜42を形成する。この第2層間絶縁膜42の膜厚は、例えば約500〜1500nm程度とする。続いて、第2層間絶縁膜42に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール81を開孔する。また、本実施形態においては、このコンタクトホール81の開孔に前後して、前記配線212に通ずるようにコンタクトホール214(本発明にいう「他のコンタクトホール」の一例に該当する。)をも開孔する。このコンタクトホール214の開孔は、第2層間絶縁膜42について行われるだけだから、ウェットエッチングの助けを借りることなく、前記ドライエッチングのみで実施することができる。つまり、このコンタクトホール214においても、前述のコンタクトホール83及び210で享受しえた作用効果を同様に享受しえる。また、配線212へ通ずるコンタクトホール214の開孔では特に、該配線212がWSi層711を含んでいることにより、該配線212をいわゆるエッチストップとして好適に利用することができる。すなわち、本実施形態では、コンタクトホール214を形成する際において、配線212における、いわゆる突き抜け等が生じる可能性が小さいのである。
【0131】
更に続いて、第2層間絶縁膜42上の全面に、スパッタリング等により、遮光性のAl等の低抵抗金属や金属シリサイド等を金属膜として、約100〜500nm程度の厚さ、好ましくは約300nmに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつデータ線6aを形成する。この際、本実施形態においては特に、このデータ線6aの形成と同時に、周辺領域上における配線216(本発明にいう「他の配線」の一例に該当する。)が形成されることになる。この配線216は、コンタクトホール214を埋めるように形成され、もって配線216からTFT202に至る電気の流れを実現することができる(ただし、本実施形態においては、p型のTFT202pのみについて、該配線216との電気的接続が図られる例について示した。)。
【0132】
次に、図8の工程(8)では、データ線6a上を覆うように、例えば、TEOSガス等を用いた常圧又は減圧CVD法により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜43を形成する。この第3層間絶縁膜43の膜厚は、例えば約500〜1500nm程度とする。続いて、第3層間絶縁膜43に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、不図示のコンタクトホール85(図1から図3参照)を開孔する。
【0133】
続いて、第3層間絶縁膜43上に、スパッタ処理等により、ITO膜等の透明導電性膜を、約50〜200nmの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極9aを形成する。なお、当該電気光学装置を、反射型として用いる場合には、Al等の反射率の高い不透明な材料によって画素電極9aを形成してもよい。続いて、画素電極9aの上に、ポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜16が形成される。
【0134】
これにより、TFTアレイ基板10に関する各種要素の製造が完了する。
【0135】
他方、対向基板20については、ガラス基板等がまず用意され、額縁としての遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される。なお、これらの遮光膜は、導電性である必要はなく、Cr、Ni、Al等の金属材料のほか、カーボンやTiをフォトレジストに分散した樹脂ブラック等の材料から形成してもよい。
【0136】
その後、対向基板20の全面にスパッタ処理等により、ITO等の透明導電性膜を、約50〜200nmの厚さに堆積することにより、対向電極21を形成する。さらに、対向電極21の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜22が形成される。
【0137】
これにより、対向基板20に関する各種要素の製造が完了する。
【0138】
最後に、上述のように、各層が形成されたTFTアレイ基板10と対向基板20とは、配向膜16及び22が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種のネマテッィク液晶を混合してなる液晶が吸引されて、所定層厚の液晶層50が形成される。
【0139】
以上説明した製造プロセスにより、前述した本発明の実施形態の電気光学装置を製造できる。
【0140】
(電気光学装置の全体構成)
以上のように構成された各実施形態における電気光学装置の全体構成を図9及び図10を参照して説明する。尚、図9は、TFTアレイ基板10をその上に形成された各構成要素と共に対向基板20の側から見た平面図であり、図10は、図9のH−H’断面図である。
【0141】
図9において、TFTアレイ基板10の上には、シール材52がその縁に沿って設けられており、その内側に並行して、画像表示領域10aの周辺を規定する額縁としての遮光膜53が設けられている。シール材52の外側の領域には、データ線6aに画像信号を所定タイミングで供給することによりデータ線6aを駆動するデータ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられており、走査線3aに走査信号を所定タイミングで供給することにより走査線3aを駆動する走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。走査線3aに供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでも良いことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列してもよい。更にTFTアレイ基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的に導通をとるための導通材106が設けられている。そして、図10に示すように、図9に示したシール材52とほぼ同じ輪郭を持つ対向基板20が当該シール材52によりTFTアレイ基板10に固着されている。
【0142】
尚、TFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、複数のデータ線6aに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【0143】
以上図1から図10を参照して説明した実施形態では、データ線駆動回路101及び走査線駆動回路104をTFTアレイ基板10の上に設ける代わりに、例えばTAB(Tape Automated bonding)基板上に実装された駆動用LSIに、TFTアレイ基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板20の投射光が入射する側及びTFTアレイ基板10の出射光が出射する側には各々、例えば、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【0144】
以上説明した実施形態における電気光学装置は、プロジェクタに適用されるため、3枚の電気光学装置がRGB用のライトバルブとして各々用いられ、各ライトバルブには各々RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板20に、カラーフィルタは設けられていない。しかしながら、画素電極9aに対向する所定領域にRGBのカラーフィルタをその保護膜と共に、対向基板20上に形成してもよい。また、対向基板20上に1画素1個対応するようにマイクロレンズを形成してもよい。あるいは、TFTアレイ基板10上のRGBに対向する画素電極9a下にカラーレジスト等でカラーフィルタ層を形成することも可能である。更にまた、対向基板20上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB色を作り出すダイクロイックフィルタを形成してもよい。
【0145】
(電子機器)
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図11は、投射型カラー表示装置の図式的断面図である。
【0146】
図11において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
【0147】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法並びに電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図1】 本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路を示す回路図である。
【図2】 本発明の実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。
【図3】 図2のA−A´断面図である。
【図4】 画素電位側容量電極たる中継層及び薄膜トランジスタの半導体層の配置関係を示す斜視図である。
【図5】 画像表示領域の周囲の領域として規定される周辺領域に形成される周辺回路を構成するCMOS型のTFTの構造を示す断面図である。
【図6】 本発明の実施形態の電気光学装置の製造方法を、図3の断面図及び周辺領域上に形成された周辺回路を構成するCMOS型のTFT202付近に係る部分に関して、順を追って示す製造工程断面図(その1)である。
【図7】 本発明の実施形態の電気光学装置の製造方法を、図3の断面図及び周辺領域上に形成された周辺回路を構成するCMOS型のTFT202付近に係る部分に関して、順を追って示す製造工程断面図(その2)である。
【図8】 本発明の実施形態の電気光学装置の製造方法を、図3の断面図及び周辺領域上に形成された周辺回路を構成するCMOS型のTFT202付近に係る部分に関して、順を追って示す製造工程断面図(その3)である。
【図9】 本発明の電気光学装置の実施形態における電気光学基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図10】 図9のH−H’断面図である。
【図11】 本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
3a…走査線、6a…データ線、9a…画素電極、10…TFTアレイ基板、10…画像表示領域、20…対向基板、30…TFT、202…(周辺領域上の)TFT、50…液晶層、70…蓄積容量、71…中継層、711…WSi層、712…ポリシリコン層
Claims (12)
- 基板上に、
一定の方向に延在する走査線及び該走査線に交差する方向に延在するデータ線と、
前記走査線及び前記データ線の交差領域に対応するように配置された薄膜トランジスタ及び画素電極と、
前記薄膜トランジスタ及び画素電極に電気的に接続された蓄積容量と
を備えてなり、
前記蓄積容量は、前記薄膜トランジスタ及び前記画素電極に電気的に接続された画素電位側容量電極と、該画素電位側容量電極に対向配置された固定電位側容量電極と、前記画素電位側容量電極及び前記固定電位側容量電極間に挟持された誘電体膜とからなり、
前記画素電位側容量電極は、高融点金属膜からなる層及び半導体膜からなる層を少なくとも含む積層構造を有し、
前記基板は、前記走査線、前記データ線、前記画素電極及び前記薄膜トランジスタが作り込まれた領域として規定される画像表示領域と、前記画像表示領域の周囲の領域として規定される周辺領域とを有し、
前記周辺領域上に作り込まれ第2の薄膜トランジスタを含む周辺回路と、
前記第2の薄膜トランジスタに接続されるコンタクトホールと、
該コンタクトホールを埋めるように且つ前記画素電位側容量電極と同一膜として形成された膜からなる、前記第2の薄膜トランジスタに接続される配線と
を備えてなり、
前記第2の薄膜トランジスタは、CMOS( Complementary Metal On Silicon )型薄膜トランジスタを含み、
前記画素電位側容量電極は、その上層側に前記半導体膜からなる層が、その下層側に前記高融点金属膜からなる層が配置された積層構造を有し、
前記配線は、前記CMOS型薄膜トランジスタを構成するP型の薄膜トランジスタのソース領域及びドレイン領域の少なくとも一方と接続されていることを特徴とする電気光学装置。 - 前記画素電位側容量電極は、その上層側に前記半導体膜からなる層が、その下層側に前記高融点金属膜からなる層が配置された積層構造を有することを特徴とする請求項1に記載の電気光学装置。
- 前記高融点金属膜は、タングステンシリサイド(WSi)を含むことを特徴とする請求項1又は2に記載の電気光学装置。
- 前記高融点金属膜は、タングステンシリサイド(WSi)及びチタン(Ti)を含むことを特徴とする請求項1乃至3のいずれか一項に記載の電気光学装置。
- 前記画素電位側容量電極は、前記薄膜トランジスタを覆うように形成されていることを特徴とする請求項1乃至4のいずれか一項に記載の電気光学装置。
- 前記高融点金属膜に代えて又は加えて、
前記画素電位側容量電極は、高融点化合物の膜からなる層及び半導体膜からなる層を少なくとも含む積層構造を有することを特徴とする請求項1乃至5のいずれか一項に記載の電気光学装置。 - 前記高融点化合物の膜は、チタンナイトライド(TiN)を含むことを特徴とする請求項6に記載の電気光学装置。
- 前記配線と前記ソース領域及びドレイン領域との間には、該ソース領域及び該ドレイン領域を含む半導体層と化合物を形成していることを特徴とする請求項1に記載の電気光学装置。
- 請求項1乃至7のいずれか一項に記載の電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上に、前記薄膜トランジスタを形成する工程と、
前記薄膜トランジスタの上に、前記画素電位側容量電極、前記誘電体膜及び前記固定電位側容量電極を形成して、前記蓄積容量を形成する工程と、
を含むことを特徴とする電気光学装置の製造方法。 - 請求項1乃至8のいずれか一項に記載の電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上に、前記画像表示領域における前記薄膜トランジスタ及び前記周辺領域における前記第2の薄膜トランジスタを同一の機会に形成する工程と、
前記第2の薄膜トランジスタの上に層間絶縁膜を形成すると共に、該層間絶縁膜に前記第2の薄膜トランジスタに通ずるようにコンタクトホールを開孔する工程と、
前記薄膜トランジスタの上且つ前記層間絶縁膜の上に、前記画素電位側容量電極及び前記コンタクトホールを埋める配線とを同一の機会に形成する工程と、
を含むことを特徴とする電気光学装置の製造方法。 - 前記配線の上に他の層間絶縁膜を形成すると共に、該他の層間絶縁膜に前記配線に通ずるように他のコンタクトホールを開孔する工程と、
前記他の層間絶縁膜の上に、前記他のコンタクトホールを埋めるように他の配線を形成する工程と
を更に含むことを特徴とする請求項10に記載の電気光学装置の製造方法。 - 請求項1乃至8のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342496A JP4269659B2 (ja) | 2002-11-26 | 2002-11-26 | 電気光学装置及びその製造方法並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342496A JP4269659B2 (ja) | 2002-11-26 | 2002-11-26 | 電気光学装置及びその製造方法並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004177594A JP2004177594A (ja) | 2004-06-24 |
JP4269659B2 true JP4269659B2 (ja) | 2009-05-27 |
Family
ID=32704550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002342496A Expired - Fee Related JP4269659B2 (ja) | 2002-11-26 | 2002-11-26 | 電気光学装置及びその製造方法並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4269659B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008032780A (ja) * | 2006-07-26 | 2008-02-14 | Seiko Epson Corp | 電気光学装置の製造方法、及び電気光学装置、並びに電子機器 |
JP5332841B2 (ja) * | 2009-04-09 | 2013-11-06 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
-
2002
- 2002-11-26 JP JP2002342496A patent/JP4269659B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004177594A (ja) | 2004-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3767590B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
US8059220B2 (en) | Electro-optical device, method for production of electro-optical device, and electronic apparatus | |
JP3979249B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3731447B2 (ja) | 電気光学装置及びその製造方法 | |
WO2000031714A1 (fr) | Dispositif optronique et son procede de production, et materiel optronique | |
JP3736513B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2000267596A (ja) | 電気光学装置及びその製造方法 | |
JP2004295073A (ja) | 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器 | |
JP3791338B2 (ja) | 電気光学装置及びその製造方法並びに投射型表示装置 | |
JP4674544B2 (ja) | 電気光学装置の製造方法 | |
JP3925549B2 (ja) | 電気光学装置及び電子機器 | |
KR20030076421A (ko) | 전기 광학 장치 및 그 제조 방법 및 전자기기 | |
JP3969439B2 (ja) | 電気光学装置 | |
JP4214741B2 (ja) | 電気光学装置及び電子機器 | |
JP4269659B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3904371B2 (ja) | 電気光学装置及び電子機器 | |
JP4730407B2 (ja) | 電気光学装置及び電子機器 | |
JP3767607B2 (ja) | 電気光学装置及び電子機器 | |
JP4462128B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2004335848A (ja) | 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器 | |
JP4400088B2 (ja) | 電気光学装置用基板及びその製造方法並びに電気光学装置 | |
JP3867027B2 (ja) | 電気光学装置及び電子機器 | |
JP2004191930A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3867026B2 (ja) | 電気光学装置及び電子機器 | |
JP2004246315A (ja) | 電気光学基板の製造方法、電気光学装置の製造方法、電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4269659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |