JP2003280020A - 電気光学装置及びその製造方法並びに電子機器 - Google Patents
電気光学装置及びその製造方法並びに電子機器Info
- Publication number
- JP2003280020A JP2003280020A JP2002081069A JP2002081069A JP2003280020A JP 2003280020 A JP2003280020 A JP 2003280020A JP 2002081069 A JP2002081069 A JP 2002081069A JP 2002081069 A JP2002081069 A JP 2002081069A JP 2003280020 A JP2003280020 A JP 2003280020A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- optical device
- insulating film
- interlayer insulating
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0238—Improving the black level
Abstract
中に形成されるコンタクトホールに起因した光漏れ等を
なくすことで、高品質な画像を表示することを可能とす
る。 【解決手段】 TFTアレイ基板(10)上に、画素電
極(9a)及びTFT(30)と、前記TFTの上、か
つ、前記画素電極の下に形成された層間絶縁膜(43)
と、該層間絶縁膜に形成され、前記TFTを構成する半
導体層(1a)と前記画素電極とを電気的に接続し、そ
の内部の全領域に導電性材料からなる充填材(401)
を備えてなるコンタクトホール(85)とを備えてな
る。
Description
その製造方法並びに電子機器の技術分野に属し、特に、
基板上のスイッチング素子及び画素電極を接続するコン
タクトホールが設けられる電気光学装置及びその製造方
法、並びにそのような電気光学装置を具備してなること
を特徴とする電子機器の技術分野に属する。
電極の各々に接続された薄膜トランジスタ(Thin Film
Transistor;以下適宜、「TFT」という。)、該TF
Tの各々に接続され、行及び列方向それぞれに平行に設
けられた走査線及びデータ線等を備えることによって、
いわゆるアクティブマトリクス駆動が可能な電気光学装
置が知られている。
したTFT、走査線及びデータ線に加え、TFTに付随
して蓄積容量等が形成されたTFTアレイ基板、これに
対向配置され共通電極が形成された対向基板、並びにT
FTアレイ基板及び対向基板間に挟持された液晶等の電
気光学物質等を備え、前記画素電極及び前記共通電極間
に所定の電位差を設け、前記電気光学物質の状態を画素
毎に変化させることで、画像を表示することが可能であ
る。例えば、電気光学物質が液晶であれば、画素毎の電
気光学物質の状態の変化は、画素毎の光の透過率の変化
がもたらされることを意味し、これによって画像表示が
可能となる。
TFT、走査線及びデータ線等の各種の構成要素が積層
構造をなして形成されることが一般的である。例えば、
基板面から順に、TFT、層間絶縁膜、蓄積容量(下部
電極、誘電体膜及び上部電極)、別の層間絶縁膜並びに
データ線等というようである。なお、前記の画素電極
は、通常、このような積層構造の最上層部分の一部とし
て設けられ、また、前記電気光学物質が液晶である場合
には、該画素電極上に、液晶の配向を所定の状態に保つ
ための配向膜が設けられることがある。
で電気的な短絡等が生じないようにするため、上述した
ように、シリコン酸化膜、シリコン窒化膜等からなる層
間絶縁膜が形成されることになるが、これと同時に、例
えばTFTのドレイン及び画素電極間その他の特定の構
成要素間では電気的な接続を図らなければならないか
ら、前記層間絶縁膜の所定の箇所には、そのためのコン
タクトホールが設けられる。このコンタクトホールは、
一般に、層間絶縁膜に対するドライエッチングによって
形成される。
うな構造を有する電気光学装置においては、次のような
問題点があった。すなわち、上述のように、層間絶縁膜
にはコンタクトホールが設けられるが、これにより、積
層構造物の平坦性が損なわれることである。例えば、最
上層部分、例えば前記配向膜に、その下層として設けら
れているコンタクトホールの位置に対応した凹部が形成
される可能性があった。これは、コンタクトホールが、
その名のとおり、内部に空洞部分を有するがためであ
る。
と、それに応じて液晶の配向状態に乱れが生じる恐れが
あり、画像の品質を低下せしめる可能性がある。例え
ば、液晶の配向状態に乱れが生じることによって、本来
であれば、その全面が黒色で塗りつぶされた画像を表示
したいのに、前記乱れ部分における光漏れが生じること
で、コントラストの低下を招くというが如くである。
みによって引き起こされるものでもなく、コンタクトホ
ールの存在それ自体が原因で引き起こされることもあ
る。これは、コンタクトホールが、前述のとおり、その
内部に空洞部分を有するからであり、光の透過がより生
じやすいためである。
のであり、基板上の積層構造物中に形成されるコンタク
トホールに起因した光漏れ等をなくすことで、高品質な
画像を表示することの可能な電気光学装置及び電子機器
を提供することを課題とする。
は、上記課題を解決するため、基板上に、画素電極と、
該画素電極にスイッチング素子を介して接続された配線
と、前記スイッチング素子の上、かつ、前記画素電極の
下に形成された層間絶縁膜と、該層間絶縁膜に形成さ
れ、前記スイッチング素子と前記画素電極とを電気的に
接続し、その内部の全領域に導電性材料からなる充填材
を備えてなるコンタクトホールとを備えている。
スイッチング素子の一例たる薄膜トランジスタに、画像
信号が供給される、配線の一例たるデータ線を接続する
ことで、データ線、薄膜トランジスタ、コンタクトホー
ル及び画素電極という経路で、該画素電極に画像信号を
供給することが可能となる。これにより、画素電極に対
向するように液晶等の電気光学物質を配し、かつ、該電
気光学物質を挟持するよう共通電極を配すれば、画素電
極及び共通電極間で電位差を生じさせ、電気光学物質の
状態を変化させること、すなわち該電気光学物質が液晶
であれば光の透過率を変化させることが可能となり、も
って画像の表示を行うことが可能となる。
ング素子及び画素電極間の電気的な接続を図るために、
両者間に存在する層間絶縁膜に形成されたコンタクトホ
ールを利用するとともに、該コンタクトホールの内部の
全領域には、導電性材料からなる充填材を備えてなる。
電極間の電気的接続を有効に実現しうることは当然とし
て、前記充填材の作用により、従来に比べてより確実な
電気的接続が可能となる。というのも、コンタクトホー
ルとスイッチング素子、あるいはコンタクトホールと画
素電極との接触部分にも、導電性材料からなる充填材が
存在することにより、その抵抗値を低下せしめることが
可能となるからである。
により、次のような作用効果が得られる。すなわち、該
充填材によれば、従来のようにコンタクトホールの内部
が空洞のまま存在することにならないから、該コンタク
トホール上に形成される積層構造物に凹部等を形成する
ことがないのである。これにより、例えば、前記画素電
極上に配向膜を設ける場合においても、該配向膜には凹
部が形成されず、したがって、これに接する液晶の配向
状態に乱れが生じないため、例えばコントラスト比の低
下による画像品質の劣化等の事象の発生を極力抑制する
ことが可能となるのである。また、従来のように、前記
空洞をそのまま通り抜けてくる光も、原理的には全くな
くなるから(なぜなら、空洞が充填材に置換されて存在
しないため)、それによっても画像品質の劣化を回避す
ることができる。
質な画像を表示することが可能となる。
する本発明の各種態様で触れるように、遮光性材料、透
明導電性材料等の性質を具備すると好ましいといえる
が、本発明においては、特段この充填材の具体的態様に
ついて限定されるものではない。すなわち、基本的にど
のような材料を用いて、コンタクトホールの内部を充填
するようにしてもよい。したがって、本発明にいう「導
電性材料からなる充填材」としては、あらゆる種類のメ
タル材を利用することが可能である。
としては、上述で例示した薄膜トランジスタの他、例え
ば、薄膜ダイオード、バルクトランジスタ等の2端子型
又は3端子型のスイッチング素子からなるものなどとし
てよい。
記層間絶縁膜の表面には、平坦化処理が施される。
化処理によって平坦化されることから、画素電極、配向
膜等に段差や凹部等が生じる恐れが殆どなくなることに
なる。
クトホールの内部に充填材を形成することにより、その
形成直後においては、該充填材が、層間絶縁膜の表面よ
りも突出して存在し、従来のような凹部が形成されない
代わりに凸部が形成されるというような場合が考えられ
るところ、本態様によれば、そのような突出部分ないし
凸部が存在したとしても、その平坦化を行うことが可能
となるのである。
とした光抜け等によって画像の品質が劣化するような事
態を未然に回避することが可能となる。
具体的には例えば、CMP(Chemical Mechanical Poli
shing)処理、あるいはエッチバック処理等が該当する
が、その他、種々の平坦化技術を利用してよいことは勿
論である。
基板と研磨布(パッド)の両者を回転等させながら、そ
れぞれの表面同士を当接させるとともに、該当接部位に
シリカ粒等を含んだ研磨液(スラリー)を供給すること
によって、被処理基板表面を、機械的作用と化学作用の
兼ね合いにより研磨することで、当該表面を平坦化する
技術である。
凸を有する表面上に、フォトレジストやSOG(Spin O
n Glass)膜等の平坦性を有する膜を犠牲膜として形成
した後、この犠牲膜に対するエッチング処理を前記凹凸
が存在する表面に至るまで実行する(これにより、凹凸
はいわば「均される」ことになる。)ことで、当該表面
を平坦化する技術である。ただし、本発明においては、
上述の犠牲膜は必ずしも必要はない。例えば、コンタク
トホール内部の空間を満たす以上に(すなわち、コンタ
クトホールから、いわば溢れるように)、層間絶縁膜の
表面に至るまで充填材からなる膜を過剰に形成した後、
コンタクトホールを除く領域における、その過剰部分を
完全にエッチングすることによって、該コンタクトホー
ルの内部のみに充填材が残存するような形態を形成する
とともに平坦な表面を現出する、というような処理を実
施してもよい。
充填材は、遮光性材料からなる。
らなるから、コンタクトホールを設けたことを原因とす
る光抜けを、より確実に防止することが可能となる。つ
まり、光の進行は、充填材によって遮られることになる
から、従来のように、その内部が空洞たるコンタクトホ
ールを抜けてきた光が画像上に混入するおそれが殆どな
くなるのである。これにより、画像上に、無用な光が混
入するおそれが殆どなくなり、上述にも増して、より高
品質な画像を表示することが可能となるのである。
ら、本態様によれば、前記スイッチング素子が例えば薄
膜トランジスタからなる場合においては、該薄膜トラン
ジスタを構成する半導体層、とりわけそのチャネル領域
に対して光が入射することを未然に防止することが可能
となる。これにより、いわゆる光リーク電流の発生を極
力抑制することが可能となり、画像上にフリッカ等を生
じさせない高品質な画像を表示することが可能となる。
は、具体的には例えば、Ti(チタン)、Cr(クロ
ム)、W(タングステン)、Ta(タンタル)、Mo
(モリブデン)等のうちの少なくとも一つを含む、金属
単体、合金、金属シリサイド、ポリシリサイド、これら
を積層したもの等をあてるとよい。
記充填材は、透明導電性材料からなる。
ら当該充填材を構成することが可能となる。これは、画
素電極が、通常、ITO(Indium Tin Oxide)、IZO
(Indium Zinc Oxide)等の透明導電性材料からなるた
めである。したがって、本態様によれば、画素電極を形
成ないし成膜するプロセスと、コンタクトホール内部に
充填材を形成するプロセスとを同一機会に実施すること
が可能となり、その相応分製造コストの低減化を図るこ
とが可能となる。
ールの長さが、一般に最上層部分の一部として設けられ
る画素電極の厚さよりも大きいことから、充填材を透明
導電性材料で構成するとしても、該充填材は、それ相応
の光遮蔽効果を発揮することが期待される(すなわち、
厚ければ厚いほど透明度は落ち、光は通り抜けにくくな
る。)。したがって、上述した遮光性材料には劣る可能
性はあるものの、本態様によっても、コンタクトホール
における光り抜け防止の作用は発揮され得る。
記コンタクトホールの内表面にコーティング部材が形成
され、前記充填材は、前記コーティング部材上に形成さ
れている。
部には、コーティング部材と充填材という、「二層構
造」(換言すると、「内層(=充填材)」及び「外層
(=コーティング部材)」からなる構造)が形成されて
いることになる。これにより、例えば、コーティング部
材にはより導電率の高い材料を用い、充填材にはより遮
光性能の高い材料を利用するなどの形態を採用すること
が可能となるから、上述した各種の作用効果の調和のと
れた実現が可能となる。また、前記各種作用効果のう
ち、いずれかを重視する等といった適宜な組み合わせを
実現することで(例えば、より遮光性能を高く等)、前
記各種作用効果の発現態様の調整を行うことも可能とな
る。
電性材料に代えて、ポリイミド材料からなるようにする
とよい。
通常、ポリイミド材料からなる配向膜が形成されること
から、上述の充填材が導電性材料からなる場合と同様に
して、製造プロセスを簡略化すること、すなわち配向膜
の成膜プロセス中に充填材の形成工程を同時に実施する
ことが可能となり、その相応分製造コストの低減化を図
ることが可能となる。
なり、充填材が導電性材料からなっていないが、本態様
に係るコーティング部材が導電性材料からなる限り、ス
イッチング素子及び画素電極間の電気的な接続は可能で
あり、この場合、充填材が導電性材料からなる必要はな
い。したがって、上述では、充填材がポリイミド材料か
らなっていたが、場合によっては、これに代えて、酸化
物、窒化物等その他の絶縁性材料からなるような形態と
してもよい。
記画素電極はマトリクス状に配列されてなり、前記スイ
ッチング素子としての薄膜トランジスタに接続された走
査線及びデータ線が前記マトリクス状に対応する遮光領
域に配置されており、前記コンタクトホールは、前記遮
光領域内に形成されている。
光領域内に形成されていることにより、開口率の向上を
果たすことが可能となる。また、該遮光領域において
は、走査線及びデータ線のほかに、遮光膜を形成するこ
とも可能であるから、コンタクトホールに到達する光を
より減少させることが可能となる。したがって、本態様
によれば、コンタクトホールを起因とする光抜けがより
生じにくい構造が現出されるということがいえ、本発明
に係る充填材の上記各種作用効果とも相俟って、より高
品質な画像の表示に資するところ大きい。
は、上記課題を解決するために、基板上に、スイッチン
グ素子を形成する工程と、前記スイッチング素子上に層
間絶縁膜を形成する工程と、前記層間絶縁膜に前記スイ
ッチング素子に通ずる貫通孔を形成する工程と、前記貫
通孔の内部の全領域に導電性材料からなる充填材を形成
する工程と、前記層間絶縁膜上に前記充填材と電気的な
接触が図られるように透明導電性材料からなる薄膜を形
成して、これを画素電極とする工程とを含む。
述した本発明の電気光学装置を好適に製造することが可
能となる。
概念が用いられているが、該貫通孔に充填材を形成した
ものが、上述にいう「コンタクトホール」に該当するこ
ととなるのは言うまでもない。
工程」と「画素電極とする工程」とは、場合により、同
時に実施するような形態としてもよい。この場合におい
ては、画素電極を形成することが、すなわち、充填材を
形成すること(その逆も当然に然り)ということにな
り、両者は、例えば同一の導電性材料からなる同一膜と
して形成されることになる。このようにすれば、その相
応分製造コストを削減することができる。
素子に通ずる貫通孔を形成する」というのは、該貫通孔
が直接的にスイッチング素子に通じるように、これを形
成するという場合を当然に含むほか、例えば、当該貫通
孔とは直接的な接点はないものの、該貫通孔と接触する
中継層、該中継層と接触する別のコンタクトホールが存
在し、スイッチング素子はこの別のコンタクトホールと
接触している、というような場合において、該貫通孔を
前記中継層に至るまで形成するという場合(後述する
「発明の実施の形態」で説明する図3等を参照。)をも
含む。要するに、上述にいう「通ずる」というのは、本
発明に係る貫通孔とスイッチング素子とが、直接的又は
間接的に電気的な接触をもちうることを意味している。
は、上記課題を解決するために、基板上に、スイッチン
グ素子を形成する工程と、前記スイッチング素子上に層
間絶縁膜を形成する工程と、前記層間絶縁膜に前記スイ
ッチング素子に通ずる貫通孔を形成する工程と、前記貫
通孔の内表面に対してコーティング部材を形成する工程
と、前記貫通孔の内部の全領域に充填材を形成する工程
とを含む。
よれば、上述した本発明の電気光学装置のうち、コンタ
クトホールの内表面にコーティング部材を備えてなるも
のを好適に形成することが可能となる。なお、本発明に
おいても、上述したと同様に、貫通孔にコーティング部
材及び充填材を形成してなるものが、上述にいう「コン
タクトホール」に該当することとなる。
造方法の一態様では、前記充填材を形成する工程の後
に、前記貫通孔が形成された部分を含む前記層間絶縁膜
の表面に対して平坦化処理を施す工程を更に含む。
例えば、貫通孔部分におけるコーティング部材若しくは
充填材の形成過剰によって、突出部分、あるいは凸部が
形成される場合であっても、これをいわば「ならす」こ
とが可能となり、全体的に平坦な面を現出することが可
能となる。
既に述べたように、CMP処理、あるいはエッチバック
処理等が該当する。
方法において、上述したように、「充填材を形成する工
程」と「画素電極とする工程」とを同時に実施する場合
においては、層間絶縁膜上の画素電極及び貫通孔内の充
填材が同一の材料によって同一機会に形成されるととも
に、当該材料が平坦化処理を受けることになる。
ために、上述の本発明の電気光学装置を具備してなる。
の電気光学装置を具備してなるから、コンタクトホール
に起因するコントラスト低下などという画像品質の低下
のない高品位な画像を表示することの可能な、投射型表
示装置(液晶プロジェクタ)、液晶テレビ、携帯電話、
電子手帳、ワードプロセッサ、ビューファインダ型又は
モニタ直視型のビデオテープレコーダ、ワークステーシ
ョン、テレビ電話、POS端末、タッチパネル等の各種
電子機器を実現することができる。
に説明する実施の形態から明らかにされる。
ついて図を参照しつつ説明する。以下の実施形態は、本
発明の電気光学装置を液晶装置に適用したものである。
形態における電気光学装置の画素部における構成につい
て、図1から図3を参照して説明する。ここに、図1
は、電気光学装置の画像表示領域を構成するマトリクス
状に形成された複数の画素における各種素子、配線等の
等価回路である。また、図2は、データ線、走査線、画
素電極等が形成されたTFTアレイ基板の相隣接する複
数の画素群の平面図であり、図3は、図2のA−A´断
面図である。なお、図3においては、各層・各部材を図
面上で認識可能な程度の大きさとするため、該各層・各
部材ごとに縮尺を異ならしめてある。
光学装置の画像表示領域を構成するマトリクス状に形成
された複数の画素には、それぞれ、画素電極9aと当該
画素電極9aをスイッチング制御するためのTFT30
とが形成されており、画像信号が供給されるデータ線6
aが当該TFT30のソースに電気的に接続されてい
る。データ線6aに書き込む画像信号S1、S2、…、
Snは、この順に線順次に供給しても構わないし、相隣
接する複数のデータ線6a同士に対して、グループ毎に
供給するようにしてもよい。
電気的に接続されており、所定のタイミングで、走査線
3aにパルス的に走査信号G1、G2、…、Gmを、こ
の順に線順次で印加するように構成されている。画素電
極9aは、TFT30のドレインに電気的に接続されて
おり、スイッチング素子であるTFT30を一定期間だ
けそのスイッチを閉じることにより、データ線6aから
供給される画像信号S1、S2、…、Snを所定のタイ
ミングで書き込む。
としての液晶に書き込まれた所定レベルの画像信号S
1、S2、…、Snは、対向基板に形成された対向電極
との間で一定期間保持される。液晶は、印加される電圧
レベルにより分子集合の配向や秩序が変化することによ
り、光を変調し、階調表示を可能とする。ノーマリーホ
ワイトモードであれば、各画素の単位で印加された電圧
に応じて入射光に対する透過率が減少し、ノーマリーブ
ラックモードであれば、各画素の単位で印加された電圧
に応じて入射光に対する透過率が増加され、全体として
電気光学装置からは画像信号に応じたコントラストをも
つ光が出射する。
を防ぐために、画素電極9aと対向電極との間に形成さ
れる液晶容量と並列に蓄積容量70を付加する。この蓄
積容量70は、走査線3aに並んで設けられ、固定電位
側容量電極を含むとともに定電位に固定された容量線3
00を含んでいる。
a、TFT30等による、上述のような回路動作が実現
される電気光学装置の、より現実的な構成について、図
2及び図3を参照して説明する。
は、図2のA−A´線断面図たる図3に示すように、透
明なTFTアレイ基板10と、これに対向配置される透
明な対向基板20とを備えている。TFTアレイ基板1
0は、例えば、石英基板、ガラス基板、シリコン基板か
らなり、対向基板20は、例えばガラス基板や石英基板
からなる。
には、画素電極9aが設けられており、その上側には、
ラビング処理等の所定の配向処理が施された配向膜16
が設けられている。画素電極9aは、例えばITO(In
dium Tin Oxide)膜等の透明導電性膜からなる。他方、
対向基板20には、その全面に渡って対向電極21が設
けられており、その下側には、ラビング処理等の所定の
配向処理が施された配向膜22が設けられている。対向
電極21もまた、上述の画素電極9aと同様に、例えば
ITO膜等の透明導電性膜からなる。なお、前記の配向
膜16及び22は、例えば、ポリイミド膜等の透明な有
機膜からなる。
は、TFTアレイ基板10上に、マトリクス状に複数設
けられており(点線部9a´により輪郭が示されてい
る)、画素電極9aの縦横の境界に各々沿ってデータ線
6a及び走査線3aが設けられている。データ線6a
は、アルミニウム膜等の金属膜あるいは合金膜からな
る。また、走査線3aは、半導体層1aのうち図中右上
がりの斜線領域で示したチャネル領域1a´に対向する
ように配置されており、走査線3aはゲート電極として
機能する。すなわち、走査線3aとデータ線6aとの交
差する箇所にはそれぞれ、チャネル領域1a´に走査線
3aの本線部がゲート電極として対向配置された画素ス
イッチング用のTFT30が設けられている。
(Lightly Doped Drain)構造を有しており、その構成
要素としては、上述したようにゲート電極として機能す
る走査線3a、例えばポリシリコン膜からなり走査線3
aからの電界によりチャネルが形成される半導体層1a
のチャネル領域1a´、走査線3aと半導体層1aとを
絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aに
おける低濃度ソース領域1b及び低濃度ドレイン領域1
c並びに高濃度ソース領域1d及び高濃度ドレイン領域
1eを備えている。
したようにLDD構造をもつが、低濃度ソース領域1b
及び低濃度ドレイン領域1cに不純物の打ち込みを行わ
ないオフセット構造をもってよいし、走査線3aの一部
からなるゲート電極をマスクとして高濃度で不純物を打
ち込み、自己整合的に高濃度ソース領域及び高濃度ドレ
イン領域を形成するセルフアライン型のTFTであって
もよい。また、第1実施形態では、画素スイッチング用
TFT30のゲート電極を、高濃度ソース領域1d及び
高濃度ドレイン領域1e間に1個のみ配置したシングル
ゲート構造としたが、これらの間に2個以上のゲート電
極を配置してもよい。このようにデュアルゲート、ある
いはトリプルゲート以上でTFTを構成すれば、チャネ
ルとソース及びドレイン領域との接合部のリーク電流を
防止でき、オフ時の電流を低減することができる。さら
に、TFT30を構成する半導体層1aは非単結晶層で
も単結晶層でも構わない。単結晶層の形成には、貼り合
わせ法等の公知の方法を用いることができる。半導体層
1aを単結晶層とすることで、特に周辺回路の高性能化
を図ることができる。
TFT30の高濃度ドレイン領域1e及び画素電極9a
に接続された画素電位側容量電極としての中継層71
と、固定電位側容量電極としての容量線300の一部と
が、誘電体膜75を介して対向配置されることにより形
成されている。この蓄積容量70によれば、画素電極9
aにおける電位保持特性を顕著に高めることが可能とな
る。
ン膜からなり画素電位側容量電極として機能する。ただ
し、中継層71は、後述する容量線300と同様に、金
属又は合金を含む単一層膜又は多層膜から構成してもよ
い。中継層71は、画素電位側容量電極としての機能の
ほか、コンタクトホール83及び85を介して、画素電
極9aとTFT30の高濃度ドレイン領域1eとを中継
接続する機能をもつ。このような中継層71を利用すれ
ば、層間距離が例えば2000nm程度と長くても、両
者間を一つのコンタクトホールで接続する技術的困難性
を回避しつつ、比較的小径の二つ以上の直列なコンタク
トホールで両者間を良好に接続することができ、画素開
口率を高めることが可能となる。また、コンタクトホー
ル開孔時におけるエッチングの突き抜け防止にも役立
つ。
む導電膜からなり固定電位側容量電極として機能する。
この容量線300は、平面的に見ると、図2に示すよう
に、走査線3aの形成領域に重ねて形成されている。よ
り具体的には容量線300は、走査線3aに沿って延び
る本線部と、図中、データ線6aと交差する各個所から
データ線6aに沿って上方に夫々突出した突出部と、コ
ンタクトホール85に対応する個所が僅かに括れた括れ
部とを備えている。このうち突出部は、走査線3a上の
領域及びデータ線6a下の領域を利用して、蓄積容量7
0の形成領域の増大に貢献する。
融点金属を含む導電性遮光膜からなり、蓄積容量70の
固定電位側容量電極としての機能のほか、TFT30の
上側において入射光からTFT30を遮光する遮光層と
しての機能をもつ。
電極9aが配置された画像表示領域10aからその周囲
に延設され、定電位源と電気的に接続されて、固定電位
とされる。このような定電位源としては、データ線駆動
回路101に供給される正電源や負電源の定電位源でも
よいし、対向基板20の対向電極21に供給される定電
位でも構わない。
ば膜厚5〜200nm程度の比較的薄いHTO(High T
emperature Oxide)膜、LTO(Low Temperature Oxid
e)膜等の酸化シリコン膜、あるいは窒化シリコン膜等
から構成される。蓄積容量70を増大させる観点から
は、膜の信頼性が十分に得られる限りにおいて、誘電体
膜75は薄いほどよい。
の電気光学装置においては特に、前述した、中継層71
及び画素電極9a間を接続するコンタクトホール85の
構成に特徴がある。すなわち、第1実施形態におけるコ
ンタクトホール85は、図3に示すように、第2層間絶
縁膜42及び第3層間絶縁膜43を貫通するように穿設
されており、かつ、その内部の全領域に充填材401を
備えてなる。この充填材401は、第1実施形態におい
て、例えばTi(チタン)、Cr(クロム)、W(タン
グステン)、Ta(タンタル)、Mo(モリブデン)等
のうちの少なくとも一つを含む、金属単体、合金、金属
シリサイド、ポリシリサイド等の遮光性材料であって、
かつ、導電性材料からなる。
る第1層間絶縁膜41上に形成された蓄積容量70の上
に形成された絶縁膜であり、コンタクトホール85の
他、TFT30の高濃度ソース領域1dとデータ線6a
とを電気的に接続するコンタクトホール81もまた穿設
されている。また、前記第3層間絶縁膜43は、第2層
間絶縁膜42上に形成されたデータ線6aの上に形成さ
れた絶縁膜である。ちなみに、いずれについても、例え
ば、シリケートガラス膜、窒化シリコン膜や酸化シリコ
ン膜等からなる。また、第2及び第3層間絶縁膜42及
び43のいずれについても、その厚さは、例えば約50
0〜1500nm程度とするとよい。
は、後述する製造方法で詳しく述べるように、充填材4
01、及び、該コンタクトホール85が形成される第3
層間絶縁膜43の表面が、ともに平坦化処理を受けてお
り、図3に示すように、コンタクトホール85を含む第
3層間絶縁膜43の表面はすべてが平坦な面となってい
る。
FT30の下側に、下側遮光膜11aが設けられてい
る。下側遮光膜11aは、格子状にパターニングされて
おり、これにより各画素の開口領域を規定している。な
お、開口領域の規定は、図2中縦方向に延びるデータ線
6aと図2中横方向に延びる容量線300とが相交差し
て形成されることによっても、なされている。また、下
側遮光膜11aについても、前述の容量線300の場合
と同様に、その電位変動がTFT30に対して悪影響を
及ぼすことを避けるために、画像表示領域からその周囲
に延設して定電位源に接続するとよい。
が設けられている。下地絶縁膜12は、下側遮光膜11
aからTFT30を層間絶縁する機能のほか、TFTア
レイ基板10の全面に形成されることにより、TFTア
レイ基板10の表面研磨時における荒れや、洗浄後に残
る汚れ等で画素スイッチング用のTFT30の特性変化
を防止する機能を有する。
領域1dへ通じるコンタクトホール81及び高濃度ドレ
イン領域1eへ通じるコンタクトホール83がそれぞれ
開孔された第1層間絶縁膜41が形成されている。
1に対しては、約1000℃の焼成を行うことにより、
半導体層1aや走査線3aを構成するポリシリコン膜に
注入したイオンの活性化を図ってもよい。他方、既述し
た第2層間絶縁膜42に対しては、このような焼成を行
わないことにより、容量線300の界面付近に生じるス
トレスの緩和を図るようにしてもよい。
置においては、上述の充填材401を備えてなるコンタ
クトホール85の存在により、次のような作用効果が奏
されることとなる。
部の全領域に充填材401が備えられていたことによ
り、従来のようにコンタクトホールの内部が空洞のまま
存在することにならないから、該コンタクトホール85
上に形成される積層構造物に凹部(すなわち、前記空洞
に対応する陥没部)等を形成することがない。これによ
り、図3に示すように、画素電極9a及び配向膜16
に、前述のような凹部が形成されることがなく、したが
って、これに接する液晶層50の液晶分子の配向状態に
乱れが生じないことから、例えばコントラスト比の低下
による画像品質の劣化等の事象の発生を極力抑制するこ
とが可能となるのである。したがって、第1実施形態の
電気光学装置によれば、高品質な画像を表示することが
可能となる。
態において、コンタクトホール85を含む第3層間絶縁
膜43の表面に対して平坦化処理が施されていたことに
より、より顕著に奏される。例えば充填材401の形成
直後においては、該充填材401が第3層間絶縁膜43
の表面よりも突出して存在し、従来のように凹部が形成
されない代わりに、凸部が形成されるというような場合
が考えられるが、第1実施形態によれば、そのような突
出部分ないし凸部が存在したとしても、その平坦化を行
うことが可能となるのである。この点については、後の
製造方法の説明において、改めて触れることとする。
るから、画素電極9aと、中継層71ひいてはTFT3
0の高濃度ドレイン領域1eとの電気的な接続を有効に
実現することは勿論、コンタクトホール85と中継層7
1、あるいはコンタクトホール85と画素電極9aとの
接触部分の面積は、導電性材料からなる充填材401が
存在することで、より大きくなることから、それぞれの
両者間の抵抗値を低下せしめることが可能となる。した
がって、画素電極9aに対する画像信号の供給は、従前
にも増して滞りなく実現することが可能となる。
なるから、上述した空洞が存在しないことによる遮光機
能はより高められているといえる。また、このようなこ
とから、第1実施形態では、該コンタクトホール85に
より、TFT30、とりわけその半導体層1a中のチャ
ネル領域1a´に対する光の入射を未然に防止すること
が可能となり、いわゆる光リーク電流の発生を極力抑制
することが可能となる。したがって、第1実施形態によ
れば、フリッカ等のない高品質な画像の表示を行うこと
が可能となる。
の実施形態について、図4を参照しながら説明する。こ
こに、図4は、図3と同趣旨の図であって、同図とはコ
ンタクトホール85の代わりに、コンタクトホール86
が形成されている点が異なるものである。なお、図4に
おいて、図3等と同一の符号が付されている要素は、上
記第1実施形態と同一の構成要素であるので、その説明
は省略することとする。
は、充填材409aが、画素電極9aを構成するITO
からなる。したがって、第2実施形態によれば、画素電
極9aを形成ないし成膜するプロセスと、コンタクトホ
ール86内部に充填材409aを形成するプロセスとを
同一機会に実施することが可能となり、その相応分製造
コストの低減化を図ることが可能となる。
すところからも明らかなように、コンタクトホール86
の長さは、画素電極9aの厚さよりも大きくなることか
ら、充填材409aを透明導電性材料たるITOからな
るものとしても、該充填材409aは、それ相応の光遮
蔽効果を発揮することが期待される。したがって、上述
した第1実施形態の場合に比べると、その遮光性能は劣
る可能性は否定できないものの、第2実施形態によって
も、コンタクトホール86における光抜け防止の作用が
奏されることが期待できる。
実施形態で述べた作用効果、すなわち画素電極9a及び
配向膜16に凹部が形成されないことによる光抜けの防
止、あるいは充填材409a及び中継層71との接触面
積向上による低抵抗化等の作用効果は、略同様に発揮さ
れることとなるのは言うまでもない。
の実施形態について、図5を参照しながら説明する。な
お、図5において、図3等と同一の符号が付されている
要素は、上記第1実施形態と同一の構成要素であるの
で、その説明は省略することとする。
は、充填材416aが、配向膜16を構成する材料であ
る透明なポリイミド材料からなることに加え、該コンタ
クトホール87の内表面には、例えば第1実施形態にお
いて充填材402を構成していた各種材料からなるコー
ティング部材402が形成されている。よって、このコ
ーティング部材402は、遮光性且つ導電性という性質
を有する。
形態と略同様な作用効果が奏されることは明白である。
て、次のような作用効果を奏することも可能である。す
なわち、コーティング部材402によって遮光機能及び
導電機能を達成することが可能である他、充填材416
aは、配向膜16の形成と同時に、これを形成すること
が可能であるから、その相応分の製造コストを低減する
ことが可能となる。
ィング部材402及び充填材416aが如何なる材料か
ら構成されていても基本的に問題はない。ただ、画素電
極9aと中継層71とを電気的に接続するというコンタ
クトホール本来の機能を省略するわけには行かないの
で、コーティング部材402は、原則として、導電性材
料であることが必要である。
ある必要もない。例えば、図6に示すように、第1層の
コーティング部材として、画素電極9aから延設するI
TOが、第2層のコーティング部材402として図5に
示すのと同様なものが、それぞれ該当し、その内部の全
領域に充填材416aが形成されるようなコンタクトホ
ール87´であっても、本発明の範囲内にある。
示すように、コーティング部材402´を、第3層間絶
縁膜43上における画素電極9aが形成された全領域に
至るように、形成するような形態としてもよい。このよ
うな場合においては、コーティング部材402´は透明
な材料からなる、とするのが好ましいことは言うまでも
ない。ただし、本実施形態に係る電気光学装置が、例え
ば、反射型として使用される場合(すなわち、図7中、
「入射光」とある方向に沿って液晶層50内に入射した
光が、画素電極9aによって反射され、前記方向とは逆
の方向に出射した光が画像を構成する場合)であれば、
コーティング部材402´及び画素電極9aが、透明な
材料からなる必要はない。
構成された各実施形態における電気光学装置の全体構成
を図8及び図9を参照して説明する。なお、図8は、T
FTアレイ基板をその上に形成された各構成要素ととも
に対向基板20の側からみた平面図であり、図9は図8
のH−H´断面図である。
電気光学装置では、TFTアレイ基板10と対向基板2
0とが対向配置されている。TFTアレイ基板10と対
向基板20との間には、液晶50が封入されており、T
FTアレイ基板10と対向基板20とは、画像表示領域
10aの周囲に位置するシール領域に設けられたシール
材52により相互に接着されている。
め、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫
外線、加熱等により硬化させられたものである。また、
このシール材52中には、本実施形態における液晶装置
がプロジェクタ用途のように小型で拡大表示を行う液晶
装置であれば、両基板間の距離(基板間ギャップ)を所
定値とするためのグラスファイバ、あるいはガラスビー
ズ等のギャップ材(スペーサ)が散布されている。ある
いは、当該液晶装置が液晶ディスプレイや液晶テレビの
ように大型で等倍表示を行う液晶装置であれば、このよ
うなギャップ材は、液晶層50中に含まれてよい。
6aに画像信号を所定のタイミングで供給することによ
り該データ線6aを駆動するデータ線駆動回路101及
び外部回路接続端子102がTFTアレイ基板10の一
辺に沿って設けられており、走査線3aに走査信号を所
定のタイミングで供給することにより、走査線3aを駆
動する走査線駆動回路104が、この一辺に隣接する二
辺に沿って設けられている。なお、走査線3aに供給さ
れる走査信号遅延が問題にならないのならば、走査線駆
動回路104は片側だけでもよいことは言うまでもな
い。また、データ線駆動回路101を画像表示領域10
aの辺に沿って両側に配列してもよい。
像表示領域10aの両側に設けられた走査線駆動回路1
04間をつなぐための複数の配線105が設けられてい
る。また、対向基板20のコーナ部の少なくとも一箇所
においては、TFTアレイ基板10と対向基板20との
間で電気的に導通をとるための導通材106が設けられ
ている。
は、画素スイッチング用のTFTや走査線、データ線等
の配線が形成された後の画素電極9a上に、配向膜が形
成されている。他方、対向基板20上には、対向電極2
1のほか、最上層部分に配向膜が形成されている。ま
た、液晶層50は、例えば一種又は数種類のネマテッィ
ク液晶を混合した液晶からなり、これら一対の配向膜間
で、所定の配向状態をとる。
述した第1実施形態の電気光学装置の製造方法につい
て、図10及び図11を参照しながら説明する。ここ
に、図10は、第1実施形態に係る電気光学装置の製造
方法を示すフローチャートであり、図11は、当該電気
光学装置の製造工程のうち、コンタクトホール形成工程
に関連のある部分を抽出して示す製造工程断面図であ
る。
0の半導体層1a中における高濃度ドレイン領域1eと
画素電極9aとを電気的に接続するコンタクトホール8
5に特徴があるものであるから、以下の製造方法の説明
については、その点を中心とした説明を行うこととし、
残余の点については適宜省略しながら説明することとす
る。
に、石英基板、ハードガラス、シリコン基板等のTFT
アレイ基板10を用意するとともに、このTFTアレイ
基板10上に、下側遮光膜11a、下地絶縁膜12等を
形成する。このうち下側遮光膜11aは、Ti、Cr、
W、Ta、Mo等の金属や金属シリサイド等の金属合金
膜を、スパッタリングにより、100〜500nm程度
の膜厚、好ましくは200nmの膜厚の遮光膜を形成し
た後、フォトリソグラフィ及びエッチングによって格子
状に成形される。また、下地絶縁膜12は、後述する第
3層間絶縁膜43と同様な方法により、その厚さを、例
えば約500〜2000nm程度として形成するとよ
い。なお、場合によっては、このステップS11にかか
る工程は省略してもよい。
に、下地絶縁膜12上に、半導体層1aを含むTFT3
0、第1層間絶縁膜41、蓄積容量70、第2層間絶縁
膜42及びデータ線6aを順次、積層構造となるように
形成する。このうちTFT30は、半導体層1aに対す
る不純物イオンの導入工程の他、ゲート絶縁膜2の形成
工程、及び走査線3aの一部たるゲート電極の形成工程
を含むが、これらについては公知の方法を利用すればよ
く、その詳細な説明は省略する。また、第1及び第2層
間絶縁膜41及び42は、後述する第3層間絶縁膜43
と同様な方法により、その厚さをそれぞれ、例えば約5
00〜2000nm程度及び約500〜1500nm程
度とする。さらに、蓄積容量70は、画素電位側容量電
極を含む中継層71及び固定電位側容量電極を含む容量
線300、並びに誘電体膜75の各要素の形成工程を含
むが、前二者については、例えばAl等の適当な導電性
材料を用いたフォトリソグラフィ及びエッチング法によ
って、後者については、例えばTaOx等の適当な絶縁
性材料を用いた同法によって、それぞれ形成することが
可能である。
うに、データ線6a上に、第3層間絶縁膜43を形成す
る。この第3層間絶縁膜43は、例えば、常圧又は減圧
CVD法等によりTEOS(テトラ・エチル・オルソ・
シリケート)ガス、TEB(テトラ・エチル・ボートレ
ート)ガス、TMOP(テトラ・メチル・オキシ・フォ
スレート)ガス等を用いて、NSG(ノンシリケートガ
ラス)、PSG(リンシリケートガラス)、BSG(ボ
ロンシリケートガラス)、BPSG(ボロンリンシリケ
ートガラス)等のシリケートガラス膜、窒化シリコン膜
や酸化シリコン膜等からなるように形成する。この第3
層間絶縁膜43の膜厚は、例えば約500〜1500n
m程度とする。図11の工程(1)においては、図3に
対応する部分であって、この第3層間絶縁膜43までが
形成された状態を示している。以下の説明では、図10
に併せて、図11に示す製造工程断面図をも参照するこ
ととする。
の工程(2)では、第3層間絶縁膜43に対して、反応
性イオンエッチング、反応性イオンビームエッチング等
のドライエッチングによって、貫通孔85aを開孔す
る。この貫通孔85aは、中継層71に至るまで、第2
層間絶縁膜42に対しても開孔されるように行われる。
の工程(3)では、貫通孔85aの内部に対して、上述
したように、例えばTi(チタン)、Cr(クロム)、
W(タングステン)、Ta(タンタル)、Mo(モリブ
デン)等のうちの少なくとも一つを含む、金属単体、合
金、金属シリサイド、ポリシリサイド等の遮光性材料で
あって、かつ、導電性材料を充填する。すなわち、貫通
孔85aの内部に充填材401を形成することになる。
この充填材401の形成は、例えばスパッタリング法な
どによって、前記の適当な材料を貫通孔85a内に蓄積
させていく方法が採られることになるが、この際、該充
填材401は第3層間絶縁膜43の表面よりも突出した
ような形となるまで形成する。
の工程(4)では、前記貫通孔85aの形成部分を含む
第3層間絶縁膜43の表面に対して、CMP処理を実施
する。ここに、CMP処理とは、一般的には次のような
処理をいう。すなわち、被処理基板と研磨布(パッド)
の両者を回転等させながら、それぞれの表面同士を当接
させるとともに、該当接部位にシリカ粒等を含んだ研磨
液(スラリー)を供給することによって、被処理基板表
面を、機械的作用と化学作用の兼ね合いにより研磨し、
当該表面を平坦化する技術である。したがって、本実施
形態においては、貫通孔85aに対する充填材401の
形成工程が完了しているTFTアレイ基板10を、上述
の「被処理基板」に当てはめて考えればよい。これによ
り、図11の工程(4)に示すように、その全面が平坦
な第3層間絶縁膜43が現出されることになる。なお、
研磨処理の終了時点の調整は、適当な時間の経過による
か、あるいは適当なストッパ層をTFTアレイ基板10
上の所定位置に形成しておくこと等によって行う。この
研磨処理の終了の時点において、コンタクトホール85
が完成したとみることができる。
面上に対して、図10のステップS17及び図11の工
程(5)に示すように、画素電極9a及び配向膜16を
形成する。より具体的には、第3層間絶縁膜43の表面
上に、透明導電性材料を用いたフォトリソグラフィ及び
エッチング法を実施することで画素電極9aが形成さ
れ、該画素電極9a上に、透明なポリイミド材料等から
なる配向膜16が形成される。
装置においては、既に述べたように、画素電極9a及び
配向膜16において凹部が形成されない。これは、充填
材401の存在によって、従来のようにコンタクトホー
ル85の内部に空洞が生じないこと、及び、充填材40
1を形成した後CMP処理を実施することで突出部分な
いし凸部を形成されないこと、によっている。このよう
なことから、第1実施形態に係る電気光学装置では、高
品質な画像を表示することが可能となるのである。
貫通孔85aから、いわば「はみ出す」に至るまで形成
されていたが、本発明は、このような形態に限定される
ものではない。例えば、充填材401の形成は、第3層
間絶縁膜43の表面すれすれに至るまで行うというよう
な態様としてもよい。この場合においては、ほぼ完全な
平坦面を得ることは困難となるものの、従来のように、
より大きな空洞部を有するコンタクトホールがそのまま
の形で残存するという事態は少なくとも回避することが
できるから、既述したような凹部が画素電極9a及び配
向膜16に形成されるとしても、その大きさは、従来よ
り小さくすることが可能となる。
施する必要はないから、その分の手間ないし製造コスト
を削減することが可能となる。ただし、たとえ充填材4
01を貫通孔85から突出させて形成するような態様と
しない場合においても、CMP処理を実施することが全
く無駄になるというわけではない。というのも、図11
の工程(1)から工程(3)に示すように、第3層間絶
縁膜43の下方には、各種の構成要素が形成されている
ことに応じて、各種の段差が形成されることとなるのが
一般的だからである。したがって、このような段差を除
去するという意味において、CMP処理を実施するとい
うことには、なお意義がある。
電気光学装置の製造方法についてのみ説明したが、上記
第2及び第3実施形態に係る電気光学装置の製造方法
も、これと略同様に実施すればよい。
における充填材401の形成工程に代えて、画素電極9
a及び充填材409aの形成工程を同時に実施するよう
にすればよい(図10のステップS15)。また、第3
実施形態では、充填材401の形成工程の前に、貫通孔
87の内表面にコーティング部材402の形成工程を挿
入し、その後に、充填材416aの形成工程を、配向膜
16の形成工程と同時に実施するようにすればよい。
気光学装置をライトバルブとして用いた電子機器の一例
たる投射型カラー表示装置の実施形態について、その全
体構成、特に光学的な構成について説明する。ここに、
図12は、投射型カラー表示装置の図式的断面図であ
る。
型カラー表示装置の一例たる液晶プロジェクタ1100
は、駆動回路がTFTアレイ基板上に搭載された液晶装
置を含む液晶モジュールを3個用意し、それぞれRGB
用のライトバルブ100R、100G及び100Bとし
て用いたプロジェクタとして構成されている。液晶プロ
ジェクタ1100では、メタルハライドランプ等の白色
光源のランプユニット1102から投射光が発せられる
と、3枚のミラー1106及び2枚のダイクロックミラ
ー1108によって、RGBの三原色に対応する光成分
R、G及びBに分けられ、各色に対応するライトバルブ
100R、100G及び100Bにそれぞれ導かれる。
この際特に、B光は、長い光路による光損失を防ぐため
に、入射レンズ1122、リレーレンズ1123及び出
射レンズ1124からなるリレーレンズ系1121を介
して導かれる。そして、ライトバルブ100R、100
G及び100Bによりそれぞれ変調された三原色に対応
する光成分は、ダイクロックプリズム1112により再
度合成された後、投射レンズ1114を介してスクリー
ン1120にカラー画像として投射される。
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨、あるいは思想に反しない範囲で適宜変更可
能であり、そのような変更を伴う電気光学装置及びその
製造方法並びに電子機器もまた、本発明の技術的範囲に
含まれるものである。
る画像表示領域を構成するマトリクス状の複数の画素に
設けられた各種素子、配線等の等価回路を示す回路図で
ある。
るデータ線、走査線、画素電極等が形成されたTFTア
レイ基板の相隣接する複数の画素群の平面図である。
の図ではあるが、同図とはコンタクトホール内部の充填
材の材質について、その形態が異なるものを示すA−A
´断面図である。
の図で張るが、同図とはコンタクトホール内部にコーテ
ィング部材が設けられている点について、その形態が異
なるものを示すA−A´断面図である。
られている変形形態を示すA−A´断面図である。
でコーティング部材が形成されている変形形態を示すA
−A´断面図である。
FTアレイ基板を、その上に形成された各構成要素とと
もに対向基板の側から見た平面図である。
造方法を、その順に沿って示すフローチャートである。
造方法を、その順に沿って示す製造工程断面図である
(なお、本図の工程(1)から工程(5)までは、図1
0におけるステップS13からS17にまで対応す
る。)。
カラー表示装置の一例たるカラー液晶プロジェクタを示
す図式的断面図である。
ル 401…充填材 409a…(ITOからなる)充填材 416a…(透明なポリイミド材料からなる)充填材 402…コーティング部材
Claims (11)
- 【請求項1】 基板上に、 画素電極と、 該画素電極にスイッチング素子を介して接続された配線
と、 前記スイッチング素子の上、かつ、前記画素電極の下に
形成された層間絶縁膜と、 該層間絶縁膜に形成され、前記スイッチング素子と前記
画素電極とを電気的に接続し、その内部の全領域に導電
性材料からなる充填材を備えてなるコンタクトホール
と、 を備えたことを特徴とする電気光学装置。 - 【請求項2】 前記層間絶縁膜の表面には、平坦化処理
が施されることを特徴とする請求項1に記載の電気光学
装置。 - 【請求項3】 前記充填材は、遮光性材料からなること
を特徴とする請求項1又は2に記載の電気光学装置。 - 【請求項4】 前記充填材は、透明導電性材料からなる
ことを特徴とする請求項1乃至3のいずれか一項に記載
の電気光学装置。 - 【請求項5】 前記コンタクトホールの内表面にコーテ
ィング部材が形成され、 前記充填材は、前記コーティング部材上に形成されてい
ることを特徴とする請求項1乃至4のいずれか一項に記
載の電気光学装置。 - 【請求項6】 前記充填材は、前記導電性材料に代え
て、ポリイミド材料からなることを特徴とする請求項5
に記載の電気光学装置。 - 【請求項7】 前記画素電極はマトリクス状に配列され
てなり、前記スイッチング素子としての薄膜トランジス
タに接続された走査線及びデータ線が前記マトリクス状
に対応する遮光領域に配置されており、 前記コンタクトホールは、前記遮光領域内に形成されて
いることを特徴とする請求項1乃至6のいずれか一項に
記載の電気光学装置。 - 【請求項8】 基板上に、スイッチング素子を形成する
工程と、 前記スイッチング素子上に層間絶縁膜を形成する工程
と、 前記層間絶縁膜に前記スイッチング素子に通ずる貫通孔
を形成する工程と、 前記貫通孔の内部の全領域に導電性材料からなる充填材
を形成する工程と、 前記層間絶縁膜上に前記充填材と電気的な接触が図られ
るように透明導電性材料からなる薄膜を形成して、これ
を画素電極とする工程とを含むことを特徴とする電気光
学装置の製造方法。 - 【請求項9】 基板上に、スイッチング素子を形成する
工程と、 前記スイッチング素子上に層間絶縁膜を形成する工程
と、 前記層間絶縁膜に前記スイッチング素子に通ずる貫通孔
を形成する工程と、 前記貫通孔の内表面に対してコーティング部材を形成す
る工程と、 前記貫通孔の内部の全領域に充填材を形成する工程とを
含むことを特徴とする電気光学装置の製造方法。 - 【請求項10】 前記充填材を形成する工程の後に、前
記貫通孔が形成された部分を含む前記層間絶縁膜の表面
に対して平坦化処理を施す工程を更に含むことを特徴と
する請求項8又は9に記載の電気光学装置の製造方法。 - 【請求項11】 請求項1乃至7のいずれか一項に記載
の電気光学装置を具備してなることを特徴とする電子機
器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002081069A JP2003280020A (ja) | 2002-03-22 | 2002-03-22 | 電気光学装置及びその製造方法並びに電子機器 |
TW092105685A TWI227364B (en) | 2002-03-22 | 2003-03-14 | Electro-optical device, method for manufacturing the same, and electronic apparatus |
US10/387,515 US20030202267A1 (en) | 2002-03-22 | 2003-03-14 | Electro-optical device, method for manufacturing the same, and electronic apparatus |
CN03107455A CN1447153A (zh) | 2002-03-22 | 2003-03-21 | 电光装置及其制造方法以及电子机器 |
KR10-2003-0017650A KR20030076421A (ko) | 2002-03-22 | 2003-03-21 | 전기 광학 장치 및 그 제조 방법 및 전자기기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002081069A JP2003280020A (ja) | 2002-03-22 | 2002-03-22 | 電気光学装置及びその製造方法並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003280020A true JP2003280020A (ja) | 2003-10-02 |
Family
ID=28449109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002081069A Pending JP2003280020A (ja) | 2002-03-22 | 2002-03-22 | 電気光学装置及びその製造方法並びに電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20030202267A1 (ja) |
JP (1) | JP2003280020A (ja) |
KR (1) | KR20030076421A (ja) |
CN (1) | CN1447153A (ja) |
TW (1) | TWI227364B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4021392B2 (ja) * | 2002-10-31 | 2007-12-12 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2005175381A (ja) * | 2003-12-15 | 2005-06-30 | Toshiba Matsushita Display Technology Co Ltd | 半導体素子、アレイ基板およびその製造方法 |
US8259248B2 (en) * | 2006-12-15 | 2012-09-04 | Seiko Epson Corporation | Electrooptic device and electronic device |
KR100968857B1 (ko) * | 2009-08-20 | 2010-07-09 | 이형훈 | 콘크리트 블록 제조용 곡률 가변형 형틀 |
CN102650786B (zh) | 2012-04-27 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制造方法和显示装置 |
KR101682079B1 (ko) * | 2013-12-30 | 2016-12-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
KR101640192B1 (ko) | 2014-08-05 | 2016-07-18 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
CN110148601B (zh) * | 2019-05-31 | 2022-12-20 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
CN112965310B (zh) * | 2021-02-26 | 2023-01-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07253594A (ja) * | 1994-03-15 | 1995-10-03 | Fujitsu Ltd | 表示装置 |
JP3744980B2 (ja) * | 1995-07-27 | 2006-02-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US5953635A (en) * | 1996-12-19 | 1999-09-14 | Intel Corporation | Interlayer dielectric with a composite dielectric stack |
JPH10198292A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH11326954A (ja) * | 1998-05-15 | 1999-11-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
GB9825314D0 (en) * | 1998-11-20 | 1999-01-13 | Koninkl Philips Electronics Nv | Active matrix liquid crystal display devices |
TW514757B (en) * | 1998-11-26 | 2002-12-21 | Seiko Epson Corp | Electro-optical device and production method thereof and electronic equipment |
US6281552B1 (en) * | 1999-03-23 | 2001-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having ldd regions |
DE10101081B4 (de) * | 2001-01-11 | 2007-06-06 | Infineon Technologies Ag | Schottky-Diode |
-
2002
- 2002-03-22 JP JP2002081069A patent/JP2003280020A/ja active Pending
-
2003
- 2003-03-14 TW TW092105685A patent/TWI227364B/zh not_active IP Right Cessation
- 2003-03-14 US US10/387,515 patent/US20030202267A1/en not_active Abandoned
- 2003-03-21 CN CN03107455A patent/CN1447153A/zh active Pending
- 2003-03-21 KR KR10-2003-0017650A patent/KR20030076421A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
TW200400402A (en) | 2004-01-01 |
US20030202267A1 (en) | 2003-10-30 |
KR20030076421A (ko) | 2003-09-26 |
TWI227364B (en) | 2005-02-01 |
CN1447153A (zh) | 2003-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6597413B2 (en) | Electro-optical device having two storage capacitor electrodes overlapping scanning lines | |
US7242440B2 (en) | Electro-optical device and electronic apparatus having coating member coating an inner side wall of a contact hole | |
US8059220B2 (en) | Electro-optical device, method for production of electro-optical device, and electronic apparatus | |
US7298356B2 (en) | Electro-optic device and electronic equipment | |
JP3661669B2 (ja) | アクティブマトリクス基板、電気光学装置、電子機器 | |
JP3938112B2 (ja) | 電気光学装置並びに電子機器 | |
JP4019868B2 (ja) | 電気光学装置及び電子機器 | |
JP3736513B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3821067B2 (ja) | 電気光学装置及び電子機器 | |
JP3608531B2 (ja) | 電気光学装置及び投射型表示装置 | |
JP2003280020A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2007192975A (ja) | 電気光学装置及びその製造方法 | |
JP3925549B2 (ja) | 電気光学装置及び電子機器 | |
JP4214741B2 (ja) | 電気光学装置及び電子機器 | |
JP4023107B2 (ja) | 電気光学装置及びこれを具備する電子機器 | |
JP4730407B2 (ja) | 電気光学装置及び電子機器 | |
US7667681B2 (en) | Electro-optical device having exterior circuit connection terminal | |
JP4462128B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2008191518A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP4063260B2 (ja) | 電気光学装置及び投射型表示装置 | |
JP4026398B2 (ja) | 電気光学装置及び電子機器 | |
JP4284950B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4269659B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2004170914A (ja) | 電気光学装置及び電子機器 | |
JP3925555B2 (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070502 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |