JP3744980B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3744980B2 JP3744980B2 JP21119595A JP21119595A JP3744980B2 JP 3744980 B2 JP3744980 B2 JP 3744980B2 JP 21119595 A JP21119595 A JP 21119595A JP 21119595 A JP21119595 A JP 21119595A JP 3744980 B2 JP3744980 B2 JP 3744980B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- titanium
- laminated
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000010936 titanium Substances 0.000 claims description 52
- 229910052719 titanium Inorganic materials 0.000 claims description 52
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 49
- 229910052782 aluminium Inorganic materials 0.000 claims description 43
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 17
- 239000010410 layer Substances 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 186
- 239000010409 thin film Substances 0.000 description 24
- 239000011159 matrix material Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 239000010407 anodic oxide Substances 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 150000003608 titanium Chemical class 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】
本明細書で開示する発明は、アクティブマトリクス型の表示装置、例えばアクティブマトリクス型の液晶表示装置の構成に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置においては、薄膜トランジスタが石英基板またはガラス基板上に集積化された構成を有している。この集積度は近年ますます高めることが要求されている。一方で液晶表示装置は、大画面を表示することが要求されるので、ますます大面積化することが要求されている。このことは、集積化を増し、同時に小型化が計られるＬＳＩ回路と大きく異なる部分である。
【０００３】
このように大面積化が計られる一方で、開口率を高くする目的から配線の幅を極力細くすることが求められている。しかし、大面積を有する画素領域に幅の細い配線を配置した場合、その抵抗分の影響が問題となってしまう。
【０００４】
また、アクティブマトリクス型の液晶表示装置においては、各画素に配置される薄膜トランジスタを遮蔽する手段や、各画素電極の縁を覆うブラックマトリクスと称される遮蔽手段が必要とされている。一般にこの薄膜トランジスタの遮蔽手段やブラックマトリクスは、配線とは別に配置されている。このような構成は、作製工程の煩雑化を招くことで好ましいことではない。
【０００５】
また配線の抵抗を低減させる手段として配線材料にアルミニウムを利用することが考えられている。しかし、アルミニウムは半導体や透明導電膜（一般にＩＴＯ等の酸化物導電膜が利用される）との電気的な接触が不安定になりやすく、信頼性が低いという問題がある。
【０００６】
【発明が解決しようようとする課題】
本明細書で開示する発明は、開口率を高くする構成を作製工程の少ない方法で得ることを課題とする。また、配線材料によって生じる接触の不安定性を除去した構成を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
半導体と酸化物導電膜とを接続する配線を有し、
前記配線はチタン膜とアルミニウム膜とチタン膜との積層構造を有し、
前記チタン膜の一方と半導体とが接触しており、
前記チタン膜の他方と酸化物導電膜とが接触していることを特徴とする。
【０００８】
上記の構成の一例を図２（Ｃ）に示す。図２（Ｃ）には、薄膜トランジスタのドレイン領域１１０とＩＴＯでなる画素電極１１４とをチタン膜とアルミニウム膜とチタン膜との積層膜でなる配線１１９で接続した構成が示されている。
【０００９】
こうような構成にすると、半導体であるドレイン領域１１０とチタン膜とが接触し、また酸化物であるＩＴＯ電極１１４とチタン膜とが接触することになる。半導体とチタン膜とは電気的に良好な接触を行わすことができる。アルミニウムと半導体との接触は不安定になりやすいという問題がある。しかし上記のような構成とすることによって、その問題を解決することができる。
【００１０】
また、ＩＴＯとチタン膜との接触も良好なものとすることができる。一般にアルミニウムとＩＴＯ（一般に酸化物導電膜）との接触も不安定になってしまうが、このような構成とすることによって、この問題も解決することができる。また上記ような効果に加えて、低抵抗のアルミニウムを用いることによる効果も同時に得ることができる。
【００１１】
他の発明の構成は、
画素電極を構成する酸化物導電膜と、
前記酸化物導電膜と薄膜トランジスタのドレイン領域とを接続する配線と、
前記配線と同一の材料で構成される前記薄膜トランジスタを遮蔽するための遮光膜と、
前記配線と同一の材料で構成される前記画素電極の縁を覆って形成された遮光膜と、
を有し、
前記配線はチタン膜とアルミニウム膜とチタン膜との積層構造を有していることを特徴とする。
【００１２】
上記構成の具体的な例を図２（Ｃ）に示す。図２（Ｃ）には、ＩＴＯでなる画素電極１１４と、画素電極１１４と薄膜トランジスタのドレイン領域１１０とを接続するチタン膜とアルミニウム膜とチタン膜との積層膜でなる配線１１９と、この配線１１９を構成する材料でもって構成された薄膜トランジスタを遮蔽する遮蔽膜１１８が示されている。
【００１３】
また図２（Ｃ）を上方から図３に示すように、配線１１９を構成する材料でもってＩＴＯ電極１１４の縁を覆って形成された遮蔽膜（ブラックマトリクス）３０１が形成されている。
【００１４】
上記構成で重要なのは、配線１１９と遮蔽膜１１８とブラックマトリクス３０１とは同一の多層膜をパターニングすることによって得られたものであることである。即ち、このような構成とすることによって作製工程を簡略化することができ、作製歩留りの向上や作製コストの削減することができる。
【００１５】
本明細書で開示する発明において、電気的な特性を考えた場合には、チタン膜を用いることが最も好ましい。しかし、遮蔽膜やブラックマトリクスといった光学的な役割を考えた場合は、チタン膜の代わりにクロム膜を用いることが有用となる。
【００１６】
また、上記チタン膜やクロム膜仲に数重量％以下の適当な不純物を含有させ、その光学特性や電気特性を制御してもよい。
【００１７】
他の発明の構成は、
画素電極を構成する酸化物導電膜と、
前記酸化物導電膜と薄膜トランジスタのドレイン領域とを接続する第１の配線と、
前記第１の配線と同一の材料で構成される前記薄膜トランジスタを遮蔽するための遮光膜と、
前記第１の配線と同一の材料で構成される前記画素電極の縁を覆って形成された遮光膜と、
前記薄膜トランジスタのソース領域に接続された第２の配線と、
前記第２の配線に接続された前記第１の配線と同一の材料で構成される引き出し配線と、
を有し、
前記第１の配線はチタン膜とアルミニウム膜とチタン膜との積層構造を有していることを特徴とする。
【００１８】
上記構成の具体的な例を図２（Ｃ）に示す。図２（Ｃ）に示す構成においては、第１の配線として１１９で示されるチタン膜とアルミニウム膜とチタン膜との積層配線が示されている。また第２の配線として１１２で示されるチタン膜とアルミニウム膜との積層配線が示されている。
【００１９】
【作用】
図２（Ｃ）に示すように配線１１９をチタン膜とアルミニウム膜とチタン膜との積層膜で構成することにより、低抵抗であるというアルミニウム膜を用いる有用性を得られると同時に、半導体とチタン膜の電気的な接触性の良好さ、さらには酸化物透明導電膜とチタン膜との電気的な接触性の良好さを利用することができ、信頼性の高い構成とすることができる。
【００２０】
またこの配線１１９を構成する３層膜を用いて、薄膜トランジスタの遮光膜１１８と画素電極の縁を覆うブラックマトリクスとソース配線１１２からの引き出し配線を形成することができる。このような構成は作製歩留りの向上や作製コストの低減を計る上有用なこととなる。
【００２１】
【実施例】
〔実施例１〕
図１及び図２に本実施例に示すアクティブマトリクス型の液晶表示装置の作製工程の概要を示す。まず基板１０１であるガラス基板または石英基板上に下地膜１０２として酸化珪素膜１０１を３０００Åの厚さに成膜する。この下地膜の成膜方法は、プラズマＣＶＤ法やスパッタ法を用いればよい。
【００２２】
この酸化珪素膜は、基板中からの不純物の拡散を抑えたり、基板と半導体膜との間に働く応力を緩和する機能を有している。基板として石英基板を用いる場合には、この下地膜となる陽極酸化膜の厚さを厚くした方が好ましい。これは、加熱に際して石英基板は珪素薄膜に比較してほとんど縮まず、半導体膜との間で応力が生じやすいからである。
【００２３】
下地膜の成膜を行ったら、後に薄膜トランジスタの活性層を構成するための出発膜となる非晶質珪素膜を成膜する。この非晶質珪素膜の厚さは例えば５００Åとする。この非晶質珪素膜の成膜方法は、プラズマＣＶＤ法や減圧熱ＣＶＤ法を用いればよい。
【００２４】
得られる薄膜トランジスタの特性が低くてもよいのなら、このまま非晶質珪素膜を用いて薄膜トランジスタを構成する。また高画質な表示を得るのであれば、この非晶質珪素膜を結晶化して結晶性珪素膜に変成する。以下において結晶性珪素膜に変成する工程の一例を示す。
【００２５】
ここでは、珪素の結晶化を助長する金属元素を用いて高い結晶性を有する結晶性珪素膜を得る方法を示す。まず得られた非晶質珪素膜の表面に所定の濃度に調整されたニッケル酢酸塩溶液を塗布する。そしてスピナーを用いて余分の溶液を吹き飛ばして除去する。こうして非晶質珪素膜の表面にニッケル元素が接して保持された状態とする。そして６２０℃、４時間の加熱処理を行うことにより、結晶性珪素膜を得る。
【００２６】
上記の結晶化方法以外に、レーザー光の照射による方法、単なる加熱による方法、赤外光等の強光の照射による方法、それらの方法を組み合わせた方法を利用することができる。
【００２７】
そして得られた結晶性珪素膜をパターニングすることにより、図１（Ａ）に示すように、ガラス基板１０１上に下地膜１０２が形成され、さらに薄膜トランジスタの活性層１０３（島状の半導体層）が形成された状態を得る。ここでは、活性層１０３が結晶性珪素膜で構成されたものとして以下の説明を行う。
【００２８】
図１（Ａ）に示す状態を得たら、ゲイト絶縁膜１０４として機能する酸化珪素膜１０２をプラスマＣＶＤ法またはスパッタ法で１０００Åの厚さに成膜する。さらにスカンジウムが0.2wt ％含まれたアルミニウム膜を６０００Åの厚さに成膜する。さらにこれをパターニングしてゲイト電極１０５を形成する。このゲイト電極１０５が１層目の配線となる。
【００２９】
このゲイト電極をアルミニウムで構成することは重要である。図３に示すようにゲイト電極１０５はマトリクス状に配置されたゲイト線から延在して構成されている。従って、その配線抵抗が無視できない場合は、信号の遅延や動作不良が生じてしまう。特に大面積化された液晶表示装置においてはこの問題が顕在化する。よって、本実施例に示すようにゲイト電極およびそれと同時に形成されるゲイト線を低抵抗材料であるアルミニウムで構成することは有用なこととなる。
【００３０】
ゲイト電極１０５を形成したら、酒石酸が３〜１０％含まれたＰＨ≒７のエチレングルコール溶液を電解溶液とした陽極酸化を行う。この陽極酸化を行うことで緻密な膜質を有する陽極酸化膜１０６を２５００Åの厚さに形成する。この陽極酸化膜は、アルミニウムの異常成長やクラックの発生を防ぐといった機能を有している。またこの陽極酸化膜は、後の不純物イオンの注入工程において、オフセットゲイト領域を形成するためのマスクとして機能する。
【００３１】
図１（Ｂ）に示す状態を得たら、ソース及びドレイン領域を形成するための不純物イオンの注入を行う。ここではＮチャネル型の薄膜トランジスタを形成するためにＰ（リン）イオンの注入をプラズマドーピング法でもって行う。
【００３２】
Ｐイオンの注入を行うことで、ソース領域１０７とドレイン領域１１０とが自己整合的に形成される。また同時にチャネル形成領域１０９とオフセットゲイト領域１０８とがやはり自己整合的に形成される。（図１（Ｃ））
【００３３】
図１（Ｃ）に示す不純物イオンの注入が終了したら、レーザー光の照射を行い、ソース／ドレイン領域のアニールを行う。即ち、注入されたＰイオンの活性化とＰイオンの注入により損傷した領域の結晶性の回復を行う。
【００３４】
そして、第１の層間絶縁膜１１１として酸化珪素膜を５０００Åの厚さにプラズマＣＶＤ法でもって成膜する。そしてソース領域１０７に達するコンタクトホールの形成を行う。なお層間絶縁膜として酸化珪素膜を用いると、後に形成される配線のチタン膜と酸化珪素膜とが反応し、酸化チタンが形成されてしまうことがある。このような場合は、酸化珪素膜の代わりに窒化珪素膜を用いることが好ましい。また酸化珪素膜と窒化珪素膜を用いることが好ましい。（図１（Ｄ））
【００３５】
次に図２（Ａ）に示すようにソース領域にコンタクトするソース配線の形成を行う。この配線ソース１１２は、チタン膜とアルミニウム膜との積層で構成されている。ここではチタン膜の厚さを５００Å、アルミニウム膜の厚さを４０００Åとする。成膜方法はスパッタ法を用いる。なおこのソース配線１１２が２層目の配線となる。
【００３６】
チタン膜を設けるのは、アルミニウムと珪素との接触を行わすと両者が反応してしまい接触不良が生じたり、接触抵抗の経時変化が生じてしまうからである。図３に示すようこの配線ソース１１２から延在して各画素に配置された薄膜トランジスタのソース領域にコンタクトが行われる。
【００３７】
次に図２（Ｂ）に示すように、第２の層間絶縁膜１１３を４０００Åの厚さに成膜する。この第２の層間絶縁膜は、プラズマＣＶＤ法で成膜される酸化珪素膜でもって構成される。また後にチタン膜が酸化チタン膜に変成しないようにするために、酸化珪素膜の代わりに窒化珪素膜を用いるのでもよい。また酸化珪素膜と窒化珪素膜との積層膜を用いるのでもよい。また窒化珪素膜と酸化珪素膜と窒化珪素膜との積層膜を用いるのでもよい。
【００３８】
次に画素電極となるＩＴＯ電極１１４を形成する。ＩＴＯ電極以外には、Ｓn Ｏ2 を利用することができる。ここで重要なのは、画素電極として透明導電膜を用いる必要があるということである。
【００３９】
そしてコンタクトホール１１５と１１６の形成を行う。１１５は、ソース線の取り出し電極であり、周辺回路との接続が行われる配線を形成するための開口である。また１１６はドレイン領域と画素電極とのコンタクトをとるための開口である。（図２（Ｂ））
【００４０】
そして第３層目の配線となる３層膜を成膜する。この３層膜は、チタン膜とアルミニウム膜とチタン膜とで構成される。成膜方法はスパッタ法、または蒸着法を用いる。そしてこの３層目をパターニングして、
（１）周辺回路とのコンタクトや外部回路とのコンタクトを取るための配線１１７
（２）薄膜トランジスタを遮光するための遮光膜１１８
（３）薄膜トランジスタの出力（ドレイン領域１１０）を画素電極１１４に連結するための配線１１９
（４）図２には図示されないブラックマトリクス（図３の３０１で図示）を形成する。
【００４１】
アルミニウム膜をチタン膜で挟んだ３積構造とすることで、
・ドレイン領域１１０とのコンタクトを良好なものとする。
・２層目の配線１１２とのコンタクトを良好なものとする。
・ＩＴＯ電極１１４とのコンタクトを良好なものとする。
といった効果を得ることができる。
【００４２】
図３に図２に示す構成を上面からみた状態を示す。図３には、一つの画素を中心として示されている。図３のＡ−Ａ’で切った断面が図２（Ｃ）に示す構成に相当する。図３には、画素電極１１４の縁を覆うように配置されているブラックマトリクス３０１が示されている。また図３を見れば明らかなように、本実施例においては、ブラックマトリクス３０１と薄膜トランジスタの遮光膜１１８とはつながった膜でもって構成されている。しかしこのブラックマトリクス３０１と遮光膜１１８とを別々に分離する構成としてもよい。なお、遮光膜１１８と配線１１９とをつなげることは、不要な容量を形成してしまうことになるので好ましくない。
【００４３】
なお、図３には図２（Ｃ）の１１７で示される配線は示されていない。この１１７で示される配線は、実際には画素領域の端においてソース線１１２の端部にコンタクトする構成となる。
【００４４】
〔実施例２〕
本実施例は、実施例１に示す構成においてゲイト電極の構造を工夫した例に関する。本実施例においては、ゲイト電極をチタン膜とアルミニウム膜とチタン膜との積層で構成したことを特徴とする。
【００４５】
図４にゲイト電極の作製工程を中心として示す。図４（Ａ）に示されているのは、酸化珪素膜でなるゲイト電極４０１上にチタン膜を１００Å程度の厚さに成膜し、さらにスカンジウムを微量に含有するアルミニウム膜を５０００Åの厚さに成膜し、さらにチタン膜を１００Å程度の厚さに成膜し、このチタン膜とアルミニウム膜とチタン膜との積層膜をゲイト電極の形状にパターニングした状態が示されている。
【００４６】
図４（Ａ）においては、チタン膜４０２とアルミニウム膜４０３とチタン膜４０４とで構成されるゲイト電極が示されている。
【００４７】
図４（Ａ）に示す状態を得た後、陽極酸化を行い、ゲイト電極の周囲に緻密な陽極酸化膜４０５を形成する。陽極酸化膜の厚さは２００Åとする。ここでは、チタンとアルミニウムの陽極酸化膜を形成することになるので、数百Å以上の厚さに陽極酸化膜を形成することは困難である。（図４（Ｂ））
【００４８】
次に第１の層間絶縁膜として窒化珪素膜４０６をプラズマＣＶＤ法で４０００Åの厚さに成膜する。（図４（Ｃ））
【００４９】
さらにゲイト電極にコンタクトするためのアルミニウム配線４０７を形成するためのコンタクトホールの形成を行い、ゲイト電極を構成するチタン膜４０４にアルミニウム配線４０７を形成する。なお、このアルミニウム配線は、薄膜トランジスタが形成された部分から離れた周辺回路部分に形成される。
【００５０】
このような構成とすると、ゲイト絶縁膜とアルミニウム膜が直接触れることがないので、アルミニウムの以上成長部分がゲイト絶縁膜内に侵入したりすることがないものとすることができる。そして、ゲイト電極とゲイト絶縁膜との間における界面特性を良好なものとすることができる。この結果、薄膜トランジスタの動作を良好なものとすることができる。
【００５１】
また、配線４０７を形成するためのコンタクトホールの形成において、ゲイト電極上面の陽極酸化膜へのエッチング工程が容易となる。即ち、アルミニウム上に陽極酸化膜が形成されている状態においては、陽極酸化膜のみを選択的に除去することが困難であるが、本実施例に示すような構成とすることにより、この問題を解決することができる。
【００５２】
本実施例に示す構成を実施例１に示す構成に組み合わせることにより、得られる装置の作製歩留りや作製コストの削減を実現することができる。また装置の信頼性を高めることができる。
【００５３】
【発明の効果】
本明細書で開示する発明を利用することで、配線材料によって生じる接触の不安定性を除去した構成を得ることができる。
【００５４】
例えば図２（Ｃ）や図３に示すような構成とすることで以下に示すような効果を得ることができる。
（１）ソース線１１２をアルミニウム膜とチタン膜の積層膜とすることで、ソース配線における電圧降下を抑制することができる。この効果は特に大面積の液晶表示装置において顕著に有用なものとなる。
（２）ソース線１１２をアルミ膜とチタン膜の積層膜とすることで、ソース配線１１２とソース領域１０７との電気的な接続を確実なものとすることができる。
（３）１１９で示されるドレイン領域１１０と画素電極１１４とを接続するための配線を構成するための多層膜を用いて遮光膜１１８を形成することができる。特にこの遮光膜は新たな工程を付加せずに得ることができる。
（４）周辺回路との接続に利用される配線１１７を配線１１９と同時に形成することができる。またこの配線１１７のソース配線１１２とのコンタクト及び周辺回路のコンタクトを確実なものとすることができる。
（５）配線１１９において、ドレイン領域１１０とＩＴＯ電極１１４とのコンタクトを確実なものとすることができる。
（６）配線１１９の形成と同時にブラックマトリクスを形成することができる。
【００５５】
このように、作製工程を特に増やすことなしに、多数の役割を有する構成を同時に形成することができる。そして、高い特性を有したアクティブマトリクス型の液晶表示装置を低コストで得ることができる。
【図面の簡単な説明】
【図１】 アクティブマトリクス回路の作製工程を示す。
【図２】 アクティブマトリクス回路の作製工程を示す。
【図３】 画素領域の概要を示す。
【図４】 実施例のゲイト電極の概要を示す。
【符号の説明】
１０１ ガラス基板
１０２ 下地膜（酸化珪素膜）
１０３ 活性層（島状半導体領域）
１０４ ゲイト絶縁膜（酸化珪素膜）
１０５ ゲイト電極（アルミニウム電極）
１０６ 陽極酸化膜
１０７ ソース領域
１０８ オフセットゲイト領域
１０９ チャネル形成領域
１１０ ドレイン領域
１１１ 層間絶縁膜（１層目の層間絶縁膜）
１１２ ソース配線（チタン膜とアルミニウム膜との積層膜）
１１３ 層間絶縁膜（２層目の層間絶縁膜）
１１４ 画素電極（ＩＴＯ電極）
１１５ ソース配線へのコンタクト開口
１１６ ドレイン領域へのコンタウト開口
１１７ 周辺回路への配線
１１８ 遮蔽膜
１１９ ドレイン領域と画素電極とを接続する配線
３０１ ブラックマトリクス
【産業上の利用分野】
本明細書で開示する発明は、アクティブマトリクス型の表示装置、例えばアクティブマトリクス型の液晶表示装置の構成に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置においては、薄膜トランジスタが石英基板またはガラス基板上に集積化された構成を有している。この集積度は近年ますます高めることが要求されている。一方で液晶表示装置は、大画面を表示することが要求されるので、ますます大面積化することが要求されている。このことは、集積化を増し、同時に小型化が計られるＬＳＩ回路と大きく異なる部分である。
【０００３】
このように大面積化が計られる一方で、開口率を高くする目的から配線の幅を極力細くすることが求められている。しかし、大面積を有する画素領域に幅の細い配線を配置した場合、その抵抗分の影響が問題となってしまう。
【０００４】
また、アクティブマトリクス型の液晶表示装置においては、各画素に配置される薄膜トランジスタを遮蔽する手段や、各画素電極の縁を覆うブラックマトリクスと称される遮蔽手段が必要とされている。一般にこの薄膜トランジスタの遮蔽手段やブラックマトリクスは、配線とは別に配置されている。このような構成は、作製工程の煩雑化を招くことで好ましいことではない。
【０００５】
また配線の抵抗を低減させる手段として配線材料にアルミニウムを利用することが考えられている。しかし、アルミニウムは半導体や透明導電膜（一般にＩＴＯ等の酸化物導電膜が利用される）との電気的な接触が不安定になりやすく、信頼性が低いという問題がある。
【０００６】
【発明が解決しようようとする課題】
本明細書で開示する発明は、開口率を高くする構成を作製工程の少ない方法で得ることを課題とする。また、配線材料によって生じる接触の不安定性を除去した構成を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
半導体と酸化物導電膜とを接続する配線を有し、
前記配線はチタン膜とアルミニウム膜とチタン膜との積層構造を有し、
前記チタン膜の一方と半導体とが接触しており、
前記チタン膜の他方と酸化物導電膜とが接触していることを特徴とする。
【０００８】
上記の構成の一例を図２（Ｃ）に示す。図２（Ｃ）には、薄膜トランジスタのドレイン領域１１０とＩＴＯでなる画素電極１１４とをチタン膜とアルミニウム膜とチタン膜との積層膜でなる配線１１９で接続した構成が示されている。
【０００９】
こうような構成にすると、半導体であるドレイン領域１１０とチタン膜とが接触し、また酸化物であるＩＴＯ電極１１４とチタン膜とが接触することになる。半導体とチタン膜とは電気的に良好な接触を行わすことができる。アルミニウムと半導体との接触は不安定になりやすいという問題がある。しかし上記のような構成とすることによって、その問題を解決することができる。
【００１０】
また、ＩＴＯとチタン膜との接触も良好なものとすることができる。一般にアルミニウムとＩＴＯ（一般に酸化物導電膜）との接触も不安定になってしまうが、このような構成とすることによって、この問題も解決することができる。また上記ような効果に加えて、低抵抗のアルミニウムを用いることによる効果も同時に得ることができる。
【００１１】
他の発明の構成は、
画素電極を構成する酸化物導電膜と、
前記酸化物導電膜と薄膜トランジスタのドレイン領域とを接続する配線と、
前記配線と同一の材料で構成される前記薄膜トランジスタを遮蔽するための遮光膜と、
前記配線と同一の材料で構成される前記画素電極の縁を覆って形成された遮光膜と、
を有し、
前記配線はチタン膜とアルミニウム膜とチタン膜との積層構造を有していることを特徴とする。
【００１２】
上記構成の具体的な例を図２（Ｃ）に示す。図２（Ｃ）には、ＩＴＯでなる画素電極１１４と、画素電極１１４と薄膜トランジスタのドレイン領域１１０とを接続するチタン膜とアルミニウム膜とチタン膜との積層膜でなる配線１１９と、この配線１１９を構成する材料でもって構成された薄膜トランジスタを遮蔽する遮蔽膜１１８が示されている。
【００１３】
また図２（Ｃ）を上方から図３に示すように、配線１１９を構成する材料でもってＩＴＯ電極１１４の縁を覆って形成された遮蔽膜（ブラックマトリクス）３０１が形成されている。
【００１４】
上記構成で重要なのは、配線１１９と遮蔽膜１１８とブラックマトリクス３０１とは同一の多層膜をパターニングすることによって得られたものであることである。即ち、このような構成とすることによって作製工程を簡略化することができ、作製歩留りの向上や作製コストの削減することができる。
【００１５】
本明細書で開示する発明において、電気的な特性を考えた場合には、チタン膜を用いることが最も好ましい。しかし、遮蔽膜やブラックマトリクスといった光学的な役割を考えた場合は、チタン膜の代わりにクロム膜を用いることが有用となる。
【００１６】
また、上記チタン膜やクロム膜仲に数重量％以下の適当な不純物を含有させ、その光学特性や電気特性を制御してもよい。
【００１７】
他の発明の構成は、
画素電極を構成する酸化物導電膜と、
前記酸化物導電膜と薄膜トランジスタのドレイン領域とを接続する第１の配線と、
前記第１の配線と同一の材料で構成される前記薄膜トランジスタを遮蔽するための遮光膜と、
前記第１の配線と同一の材料で構成される前記画素電極の縁を覆って形成された遮光膜と、
前記薄膜トランジスタのソース領域に接続された第２の配線と、
前記第２の配線に接続された前記第１の配線と同一の材料で構成される引き出し配線と、
を有し、
前記第１の配線はチタン膜とアルミニウム膜とチタン膜との積層構造を有していることを特徴とする。
【００１８】
上記構成の具体的な例を図２（Ｃ）に示す。図２（Ｃ）に示す構成においては、第１の配線として１１９で示されるチタン膜とアルミニウム膜とチタン膜との積層配線が示されている。また第２の配線として１１２で示されるチタン膜とアルミニウム膜との積層配線が示されている。
【００１９】
【作用】
図２（Ｃ）に示すように配線１１９をチタン膜とアルミニウム膜とチタン膜との積層膜で構成することにより、低抵抗であるというアルミニウム膜を用いる有用性を得られると同時に、半導体とチタン膜の電気的な接触性の良好さ、さらには酸化物透明導電膜とチタン膜との電気的な接触性の良好さを利用することができ、信頼性の高い構成とすることができる。
【００２０】
またこの配線１１９を構成する３層膜を用いて、薄膜トランジスタの遮光膜１１８と画素電極の縁を覆うブラックマトリクスとソース配線１１２からの引き出し配線を形成することができる。このような構成は作製歩留りの向上や作製コストの低減を計る上有用なこととなる。
【００２１】
【実施例】
〔実施例１〕
図１及び図２に本実施例に示すアクティブマトリクス型の液晶表示装置の作製工程の概要を示す。まず基板１０１であるガラス基板または石英基板上に下地膜１０２として酸化珪素膜１０１を３０００Åの厚さに成膜する。この下地膜の成膜方法は、プラズマＣＶＤ法やスパッタ法を用いればよい。
【００２２】
この酸化珪素膜は、基板中からの不純物の拡散を抑えたり、基板と半導体膜との間に働く応力を緩和する機能を有している。基板として石英基板を用いる場合には、この下地膜となる陽極酸化膜の厚さを厚くした方が好ましい。これは、加熱に際して石英基板は珪素薄膜に比較してほとんど縮まず、半導体膜との間で応力が生じやすいからである。
【００２３】
下地膜の成膜を行ったら、後に薄膜トランジスタの活性層を構成するための出発膜となる非晶質珪素膜を成膜する。この非晶質珪素膜の厚さは例えば５００Åとする。この非晶質珪素膜の成膜方法は、プラズマＣＶＤ法や減圧熱ＣＶＤ法を用いればよい。
【００２４】
得られる薄膜トランジスタの特性が低くてもよいのなら、このまま非晶質珪素膜を用いて薄膜トランジスタを構成する。また高画質な表示を得るのであれば、この非晶質珪素膜を結晶化して結晶性珪素膜に変成する。以下において結晶性珪素膜に変成する工程の一例を示す。
【００２５】
ここでは、珪素の結晶化を助長する金属元素を用いて高い結晶性を有する結晶性珪素膜を得る方法を示す。まず得られた非晶質珪素膜の表面に所定の濃度に調整されたニッケル酢酸塩溶液を塗布する。そしてスピナーを用いて余分の溶液を吹き飛ばして除去する。こうして非晶質珪素膜の表面にニッケル元素が接して保持された状態とする。そして６２０℃、４時間の加熱処理を行うことにより、結晶性珪素膜を得る。
【００２６】
上記の結晶化方法以外に、レーザー光の照射による方法、単なる加熱による方法、赤外光等の強光の照射による方法、それらの方法を組み合わせた方法を利用することができる。
【００２７】
そして得られた結晶性珪素膜をパターニングすることにより、図１（Ａ）に示すように、ガラス基板１０１上に下地膜１０２が形成され、さらに薄膜トランジスタの活性層１０３（島状の半導体層）が形成された状態を得る。ここでは、活性層１０３が結晶性珪素膜で構成されたものとして以下の説明を行う。
【００２８】
図１（Ａ）に示す状態を得たら、ゲイト絶縁膜１０４として機能する酸化珪素膜１０２をプラスマＣＶＤ法またはスパッタ法で１０００Åの厚さに成膜する。さらにスカンジウムが0.2wt ％含まれたアルミニウム膜を６０００Åの厚さに成膜する。さらにこれをパターニングしてゲイト電極１０５を形成する。このゲイト電極１０５が１層目の配線となる。
【００２９】
このゲイト電極をアルミニウムで構成することは重要である。図３に示すようにゲイト電極１０５はマトリクス状に配置されたゲイト線から延在して構成されている。従って、その配線抵抗が無視できない場合は、信号の遅延や動作不良が生じてしまう。特に大面積化された液晶表示装置においてはこの問題が顕在化する。よって、本実施例に示すようにゲイト電極およびそれと同時に形成されるゲイト線を低抵抗材料であるアルミニウムで構成することは有用なこととなる。
【００３０】
ゲイト電極１０５を形成したら、酒石酸が３〜１０％含まれたＰＨ≒７のエチレングルコール溶液を電解溶液とした陽極酸化を行う。この陽極酸化を行うことで緻密な膜質を有する陽極酸化膜１０６を２５００Åの厚さに形成する。この陽極酸化膜は、アルミニウムの異常成長やクラックの発生を防ぐといった機能を有している。またこの陽極酸化膜は、後の不純物イオンの注入工程において、オフセットゲイト領域を形成するためのマスクとして機能する。
【００３１】
図１（Ｂ）に示す状態を得たら、ソース及びドレイン領域を形成するための不純物イオンの注入を行う。ここではＮチャネル型の薄膜トランジスタを形成するためにＰ（リン）イオンの注入をプラズマドーピング法でもって行う。
【００３２】
Ｐイオンの注入を行うことで、ソース領域１０７とドレイン領域１１０とが自己整合的に形成される。また同時にチャネル形成領域１０９とオフセットゲイト領域１０８とがやはり自己整合的に形成される。（図１（Ｃ））
【００３３】
図１（Ｃ）に示す不純物イオンの注入が終了したら、レーザー光の照射を行い、ソース／ドレイン領域のアニールを行う。即ち、注入されたＰイオンの活性化とＰイオンの注入により損傷した領域の結晶性の回復を行う。
【００３４】
そして、第１の層間絶縁膜１１１として酸化珪素膜を５０００Åの厚さにプラズマＣＶＤ法でもって成膜する。そしてソース領域１０７に達するコンタクトホールの形成を行う。なお層間絶縁膜として酸化珪素膜を用いると、後に形成される配線のチタン膜と酸化珪素膜とが反応し、酸化チタンが形成されてしまうことがある。このような場合は、酸化珪素膜の代わりに窒化珪素膜を用いることが好ましい。また酸化珪素膜と窒化珪素膜を用いることが好ましい。（図１（Ｄ））
【００３５】
次に図２（Ａ）に示すようにソース領域にコンタクトするソース配線の形成を行う。この配線ソース１１２は、チタン膜とアルミニウム膜との積層で構成されている。ここではチタン膜の厚さを５００Å、アルミニウム膜の厚さを４０００Åとする。成膜方法はスパッタ法を用いる。なおこのソース配線１１２が２層目の配線となる。
【００３６】
チタン膜を設けるのは、アルミニウムと珪素との接触を行わすと両者が反応してしまい接触不良が生じたり、接触抵抗の経時変化が生じてしまうからである。図３に示すようこの配線ソース１１２から延在して各画素に配置された薄膜トランジスタのソース領域にコンタクトが行われる。
【００３７】
次に図２（Ｂ）に示すように、第２の層間絶縁膜１１３を４０００Åの厚さに成膜する。この第２の層間絶縁膜は、プラズマＣＶＤ法で成膜される酸化珪素膜でもって構成される。また後にチタン膜が酸化チタン膜に変成しないようにするために、酸化珪素膜の代わりに窒化珪素膜を用いるのでもよい。また酸化珪素膜と窒化珪素膜との積層膜を用いるのでもよい。また窒化珪素膜と酸化珪素膜と窒化珪素膜との積層膜を用いるのでもよい。
【００３８】
次に画素電極となるＩＴＯ電極１１４を形成する。ＩＴＯ電極以外には、Ｓn Ｏ2 を利用することができる。ここで重要なのは、画素電極として透明導電膜を用いる必要があるということである。
【００３９】
そしてコンタクトホール１１５と１１６の形成を行う。１１５は、ソース線の取り出し電極であり、周辺回路との接続が行われる配線を形成するための開口である。また１１６はドレイン領域と画素電極とのコンタクトをとるための開口である。（図２（Ｂ））
【００４０】
そして第３層目の配線となる３層膜を成膜する。この３層膜は、チタン膜とアルミニウム膜とチタン膜とで構成される。成膜方法はスパッタ法、または蒸着法を用いる。そしてこの３層目をパターニングして、
（１）周辺回路とのコンタクトや外部回路とのコンタクトを取るための配線１１７
（２）薄膜トランジスタを遮光するための遮光膜１１８
（３）薄膜トランジスタの出力（ドレイン領域１１０）を画素電極１１４に連結するための配線１１９
（４）図２には図示されないブラックマトリクス（図３の３０１で図示）を形成する。
【００４１】
アルミニウム膜をチタン膜で挟んだ３積構造とすることで、
・ドレイン領域１１０とのコンタクトを良好なものとする。
・２層目の配線１１２とのコンタクトを良好なものとする。
・ＩＴＯ電極１１４とのコンタクトを良好なものとする。
といった効果を得ることができる。
【００４２】
図３に図２に示す構成を上面からみた状態を示す。図３には、一つの画素を中心として示されている。図３のＡ−Ａ’で切った断面が図２（Ｃ）に示す構成に相当する。図３には、画素電極１１４の縁を覆うように配置されているブラックマトリクス３０１が示されている。また図３を見れば明らかなように、本実施例においては、ブラックマトリクス３０１と薄膜トランジスタの遮光膜１１８とはつながった膜でもって構成されている。しかしこのブラックマトリクス３０１と遮光膜１１８とを別々に分離する構成としてもよい。なお、遮光膜１１８と配線１１９とをつなげることは、不要な容量を形成してしまうことになるので好ましくない。
【００４３】
なお、図３には図２（Ｃ）の１１７で示される配線は示されていない。この１１７で示される配線は、実際には画素領域の端においてソース線１１２の端部にコンタクトする構成となる。
【００４４】
〔実施例２〕
本実施例は、実施例１に示す構成においてゲイト電極の構造を工夫した例に関する。本実施例においては、ゲイト電極をチタン膜とアルミニウム膜とチタン膜との積層で構成したことを特徴とする。
【００４５】
図４にゲイト電極の作製工程を中心として示す。図４（Ａ）に示されているのは、酸化珪素膜でなるゲイト電極４０１上にチタン膜を１００Å程度の厚さに成膜し、さらにスカンジウムを微量に含有するアルミニウム膜を５０００Åの厚さに成膜し、さらにチタン膜を１００Å程度の厚さに成膜し、このチタン膜とアルミニウム膜とチタン膜との積層膜をゲイト電極の形状にパターニングした状態が示されている。
【００４６】
図４（Ａ）においては、チタン膜４０２とアルミニウム膜４０３とチタン膜４０４とで構成されるゲイト電極が示されている。
【００４７】
図４（Ａ）に示す状態を得た後、陽極酸化を行い、ゲイト電極の周囲に緻密な陽極酸化膜４０５を形成する。陽極酸化膜の厚さは２００Åとする。ここでは、チタンとアルミニウムの陽極酸化膜を形成することになるので、数百Å以上の厚さに陽極酸化膜を形成することは困難である。（図４（Ｂ））
【００４８】
次に第１の層間絶縁膜として窒化珪素膜４０６をプラズマＣＶＤ法で４０００Åの厚さに成膜する。（図４（Ｃ））
【００４９】
さらにゲイト電極にコンタクトするためのアルミニウム配線４０７を形成するためのコンタクトホールの形成を行い、ゲイト電極を構成するチタン膜４０４にアルミニウム配線４０７を形成する。なお、このアルミニウム配線は、薄膜トランジスタが形成された部分から離れた周辺回路部分に形成される。
【００５０】
このような構成とすると、ゲイト絶縁膜とアルミニウム膜が直接触れることがないので、アルミニウムの以上成長部分がゲイト絶縁膜内に侵入したりすることがないものとすることができる。そして、ゲイト電極とゲイト絶縁膜との間における界面特性を良好なものとすることができる。この結果、薄膜トランジスタの動作を良好なものとすることができる。
【００５１】
また、配線４０７を形成するためのコンタクトホールの形成において、ゲイト電極上面の陽極酸化膜へのエッチング工程が容易となる。即ち、アルミニウム上に陽極酸化膜が形成されている状態においては、陽極酸化膜のみを選択的に除去することが困難であるが、本実施例に示すような構成とすることにより、この問題を解決することができる。
【００５２】
本実施例に示す構成を実施例１に示す構成に組み合わせることにより、得られる装置の作製歩留りや作製コストの削減を実現することができる。また装置の信頼性を高めることができる。
【００５３】
【発明の効果】
本明細書で開示する発明を利用することで、配線材料によって生じる接触の不安定性を除去した構成を得ることができる。
【００５４】
例えば図２（Ｃ）や図３に示すような構成とすることで以下に示すような効果を得ることができる。
（１）ソース線１１２をアルミニウム膜とチタン膜の積層膜とすることで、ソース配線における電圧降下を抑制することができる。この効果は特に大面積の液晶表示装置において顕著に有用なものとなる。
（２）ソース線１１２をアルミ膜とチタン膜の積層膜とすることで、ソース配線１１２とソース領域１０７との電気的な接続を確実なものとすることができる。
（３）１１９で示されるドレイン領域１１０と画素電極１１４とを接続するための配線を構成するための多層膜を用いて遮光膜１１８を形成することができる。特にこの遮光膜は新たな工程を付加せずに得ることができる。
（４）周辺回路との接続に利用される配線１１７を配線１１９と同時に形成することができる。またこの配線１１７のソース配線１１２とのコンタクト及び周辺回路のコンタクトを確実なものとすることができる。
（５）配線１１９において、ドレイン領域１１０とＩＴＯ電極１１４とのコンタクトを確実なものとすることができる。
（６）配線１１９の形成と同時にブラックマトリクスを形成することができる。
【００５５】
このように、作製工程を特に増やすことなしに、多数の役割を有する構成を同時に形成することができる。そして、高い特性を有したアクティブマトリクス型の液晶表示装置を低コストで得ることができる。
【図面の簡単な説明】
【図１】 アクティブマトリクス回路の作製工程を示す。
【図２】 アクティブマトリクス回路の作製工程を示す。
【図３】 画素領域の概要を示す。
【図４】 実施例のゲイト電極の概要を示す。
【符号の説明】
１０１ ガラス基板
１０２ 下地膜（酸化珪素膜）
１０３ 活性層（島状半導体領域）
１０４ ゲイト絶縁膜（酸化珪素膜）
１０５ ゲイト電極（アルミニウム電極）
１０６ 陽極酸化膜
１０７ ソース領域
１０８ オフセットゲイト領域
１０９ チャネル形成領域
１１０ ドレイン領域
１１１ 層間絶縁膜（１層目の層間絶縁膜）
１１２ ソース配線（チタン膜とアルミニウム膜との積層膜）
１１３ 層間絶縁膜（２層目の層間絶縁膜）
１１４ 画素電極（ＩＴＯ電極）
１１５ ソース配線へのコンタクト開口
１１６ ドレイン領域へのコンタウト開口
１１７ 周辺回路への配線
１１８ 遮蔽膜
１１９ ドレイン領域と画素電極とを接続する配線
３０１ ブラックマトリクス
Claims (7)
- ソース領域、ドレイン領域、チャネル形成領域を有する半導体膜と、
前記半導体膜上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト電極上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成され、前記ソース領域と電気的に接続するソース配線と、
前記ソース配線上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成され、前記ドレイン領域と電気的に接続する積層配線と、
前記積層配線と電気的に接続する画素電極と、
前記半導体膜を遮光する積層構造でなる遮光膜とを有し、
前記遮光膜は前記画素電極の縁及び前記ソース配線と重なるとともに、前記遮光膜は隣接する画素の遮光膜と一体化しており、
前記積層配線と前記遮光膜は同一の多層膜をパターニングすることによって得られたものであるとともに、前記積層配線と前記遮光膜は分断され電気的に接続されていないことを特徴とする半導体装置。 - ソース領域、ドレイン領域、チャネル形成領域を有する半導体膜と、
前記半導体膜上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト電極上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成され、前記ソース領域と電気的に接続するソース配線と、
前記ソース配線上に形成された、酸化珪素膜と窒化珪素膜との積層膜からなる第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成され、前記ドレイン領域と電気的に接続する積層配線と、
前記積層配線と電気的に接続し、且つ前記ソース配線と重ならない画素電極と、
前記半導体膜を遮光する積層構造でなる遮光膜とを有し、
前記遮光膜は前記画素電極の縁及び前記ソース配線と重なるとともに、前記遮光膜は隣接する画素の遮光膜と一体化しており、
前記積層配線と前記遮光膜は同一の多層膜をパターニングすることによって得られたものであるとともに、前記積層配線と前記遮光膜は分断され電気的に接続されていないことを特徴とする半導体装置。 - 請求項１または請求項２に記載の前記半導体装置において、前記ゲイト電極は、チタン膜とアルミニウム膜とチタン膜との積層膜で構成されていることを特徴とする半導体装置。
- 請求項１乃至請求項３のいずれか一項に記載の前記半導体装置において、前記ソース配線は、チタン膜とアルミニウム膜との積層で構成されていることを特徴とする半導体装置。
- 請求項１乃至請求項４のいずれか一項に記載の前記半導体装置において、前記多層膜はアルミニウムとチタンを含むことを特徴とする半導体装置。
- 請求項１乃至請求項４のいずれか一項に記載の前記半導体装置において、前記多層膜はアルミニウム膜をチタン膜で挟んだ３層構造からなることを特徴とする半導体装置。
- 請求項１乃至請求項４のいずれか一項に記載の前記半導体装置において、前記多層膜はアルミニウム膜をクロム膜で挟んだ３層構造からなることを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21119595A JP3744980B2 (ja) | 1995-07-27 | 1995-07-27 | 半導体装置 |
| US08/683,241 US6166396A (en) | 1995-07-27 | 1996-07-18 | Semiconductor devices |
| KR1019960030782A KR100401654B1 (ko) | 1995-07-27 | 1996-07-27 | 반도체장치 |
| US09/749,864 US6495857B2 (en) | 1995-07-27 | 2000-12-26 | Thin film transister semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21119595A JP3744980B2 (ja) | 1995-07-27 | 1995-07-27 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005142030A Division JP4298676B2 (ja) | 2005-05-16 | 2005-05-16 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945927A JPH0945927A (ja) | 1997-02-14 |
| JP3744980B2 true JP3744980B2 (ja) | 2006-02-15 |
Family
ID=16601956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21119595A Expired - Lifetime JP3744980B2 (ja) | 1995-07-27 | 1995-07-27 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6166396A (ja) |
| JP (1) | JP3744980B2 (ja) |
| KR (1) | KR100401654B1 (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3744980B2 (ja) * | 1995-07-27 | 2006-02-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI228625B (en) * | 1995-11-17 | 2005-03-01 | Semiconductor Energy Lab | Display device |
| JPH10198292A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6462722B1 (en) * | 1997-02-17 | 2002-10-08 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| TW491985B (en) * | 1997-02-17 | 2002-06-21 | Seiko Epson Corporatoin | Display unit |
| JP4271268B2 (ja) | 1997-09-20 | 2009-06-03 | 株式会社半導体エネルギー研究所 | イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 |
| US6617644B1 (en) | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7141821B1 (en) | 1998-11-10 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity gradient in the impurity regions and method of manufacture |
| US6518594B1 (en) | 1998-11-16 | 2003-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor devices |
| US6909114B1 (en) | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| US6365917B1 (en) | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6501098B2 (en) * | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| US6277679B1 (en) | 1998-11-25 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
| US6545359B1 (en) | 1998-12-18 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof |
| US6469317B1 (en) * | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP4700510B2 (ja) * | 1998-12-18 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000208771A (ja) * | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US6580094B1 (en) * | 1999-10-29 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| SG116443A1 (en) * | 2001-03-27 | 2005-11-28 | Semiconductor Energy Lab | Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same. |
| JP5046445B2 (ja) * | 2001-07-31 | 2012-10-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2003280020A (ja) * | 2002-03-22 | 2003-10-02 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| AU2003264515A1 (en) | 2002-09-20 | 2004-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| KR100980009B1 (ko) * | 2002-11-22 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100669688B1 (ko) * | 2003-03-12 | 2007-01-18 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 이를 구비한 평판표시소자 |
| JP4038485B2 (ja) | 2003-03-12 | 2008-01-23 | 三星エスディアイ株式会社 | 薄膜トランジスタを備えた平板表示素子 |
| US7250720B2 (en) * | 2003-04-25 | 2007-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2005057240A (ja) * | 2003-07-23 | 2005-03-03 | Seiko Epson Corp | 薄膜半導体素子、及び薄膜半導体素子の製造方法 |
| KR100636483B1 (ko) * | 2004-06-25 | 2006-10-18 | 삼성에스디아이 주식회사 | 트랜지스터와 그의 제조방법 및 발광 표시장치 |
| KR100626007B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법 |
| US7554260B2 (en) | 2004-07-09 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device provided with a conductive film connection between a wiring component and a metal electrode film |
| US7417249B2 (en) | 2004-08-20 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a wiring including an aluminum carbon alloy and titanium or molybdenum |
| KR101102261B1 (ko) | 2004-09-15 | 2012-01-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101078360B1 (ko) * | 2004-11-12 | 2011-10-31 | 엘지디스플레이 주식회사 | 폴리형 액정 표시 패널 및 그 제조 방법 |
| JP4298676B2 (ja) * | 2005-05-16 | 2009-07-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100875432B1 (ko) * | 2007-05-31 | 2008-12-22 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치 |
| KR100889626B1 (ko) * | 2007-08-22 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법 |
| KR100889627B1 (ko) * | 2007-08-23 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치 |
| KR100982310B1 (ko) | 2008-03-27 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR100989136B1 (ko) * | 2008-04-11 | 2010-10-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| WO2010005064A1 (en) * | 2008-07-10 | 2010-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device |
| KR101002666B1 (ko) * | 2008-07-14 | 2010-12-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| JP2011091352A (ja) * | 2009-09-28 | 2011-05-06 | Kobe Steel Ltd | 薄膜トランジスタ基板およびその製造方法並びに表示装置 |
| US8759831B2 (en) * | 2011-08-19 | 2014-06-24 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Thin film transistor array structure and manufacturing method thereof |
| CN104992945A (zh) | 2015-05-28 | 2015-10-21 | 京东方科技集团股份有限公司 | 显示基板及其制作方法以及显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4782380A (en) * | 1987-01-22 | 1988-11-01 | Advanced Micro Devices, Inc. | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers |
| JPH02109341A (ja) * | 1988-10-19 | 1990-04-23 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
| US5153754A (en) * | 1989-06-30 | 1992-10-06 | General Electric Company | Multi-layer address lines for amorphous silicon liquid crystal display devices |
| JP3202362B2 (ja) * | 1992-07-21 | 2001-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5604360A (en) * | 1992-12-04 | 1997-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| JP3486426B2 (ja) * | 1993-01-18 | 2004-01-13 | キヤノン株式会社 | 半導体装置及び液晶表示装置 |
| JPH0730125A (ja) | 1993-07-07 | 1995-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP3060806B2 (ja) * | 1993-12-16 | 2000-07-10 | 松下電器産業株式会社 | 液晶表示装置及びその製造方法 |
| JP3108296B2 (ja) * | 1994-01-26 | 2000-11-13 | 三洋電機株式会社 | 表示装置の製造方法 |
| US5561083A (en) * | 1994-12-29 | 1996-10-01 | Lucent Technologies Inc. | Method of making multilayered Al-alloy structure for metal conductors |
| JP3744980B2 (ja) * | 1995-07-27 | 2006-02-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1995
- 1995-07-27 JP JP21119595A patent/JP3744980B2/ja not_active Expired - Lifetime
-
1996
- 1996-07-18 US US08/683,241 patent/US6166396A/en not_active Expired - Lifetime
- 1996-07-27 KR KR1019960030782A patent/KR100401654B1/ko not_active IP Right Cessation
-
2000
- 2000-12-26 US US09/749,864 patent/US6495857B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010001496A1 (en) | 2001-05-24 |
| US6166396A (en) | 2000-12-26 |
| US6495857B2 (en) | 2002-12-17 |
| KR970005998A (ko) | 1997-02-19 |
| KR100401654B1 (ko) | 2004-05-12 |
| JPH0945927A (ja) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3744980B2 (ja) | 半導体装置 | |
| JP3409542B2 (ja) | 半導体装置の製造方法 | |
| KR100446272B1 (ko) | 반도체 장치 | |
| US5818070A (en) | Electro-optical device incorporating a peripheral dual gate electrode TFT driver circuit | |
| US5847410A (en) | Semiconductor electro-optical device | |
| JP3202362B2 (ja) | 半導体装置の作製方法 | |
| US5523865A (en) | Liquid-crystal display top gate thin film transistor with particular connection between the drain and the display electrode | |
| US5736414A (en) | Method for manufacturing semiconductor device | |
| US5936698A (en) | Manufacturing a display device using anodization | |
| JP3452981B2 (ja) | 半導体集積回路およびその作製方法 | |
| JPH09197390A (ja) | 表示装置 | |
| JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
| JP4298676B2 (ja) | 半導体装置の作製方法 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JP3438178B2 (ja) | 薄膜トランジスタアレイとこれを用いた液晶表示装置 | |
| JP3238072B2 (ja) | 薄膜トランジスタ | |
| JP3431741B2 (ja) | 半導体装置 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JP3125345B2 (ja) | 薄膜トランジスタ素子アレイ及びその製造方法 | |
| JPH07153971A (ja) | 半導体装置およびその作製方法 | |
| JP4479994B2 (ja) | 半導体装置の作製方法 | |
| JP3963663B2 (ja) | 半導体装置 | |
| JP3289979B2 (ja) | 半導体装置 | |
| JPH06232401A (ja) | 半導体装置およびその製造方法 | |
| JPH08248441A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050901 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |