JP3202362B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP3202362B2
JP3202362B2 JP31550292A JP31550292A JP3202362B2 JP 3202362 B2 JP3202362 B2 JP 3202362B2 JP 31550292 A JP31550292 A JP 31550292A JP 31550292 A JP31550292 A JP 31550292A JP 3202362 B2 JP3202362 B2 JP 3202362B2
Authority
JP
Japan
Prior art keywords
film
transparent conductive
conductive film
annealing
ito
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31550292A
Other languages
English (en)
Other versions
JPH0688973A (ja
Inventor
あかね 村上
葆春 崔
稔 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP31550292A priority Critical patent/JP3202362B2/ja
Priority to KR1019930013850A priority patent/KR0168692B1/ko
Priority to CN93116561A priority patent/CN1051878C/zh
Publication of JPH0688973A publication Critical patent/JPH0688973A/ja
Priority to US08/453,560 priority patent/US5677240A/en
Priority to US08/770,126 priority patent/US5808315A/en
Application granted granted Critical
Publication of JP3202362B2 publication Critical patent/JP3202362B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の利用分野】本発明は、透明導電膜であるＩＴＯ
およびそれを用いたイメージセンサー、太陽電池、液晶
ディスプレイ等のデバイスとその作製方法に関する。本
発明はＩＴＯの低抵抗化を目的とするものであり、さら
に本発明はＩＴＯを透明導電膜として利用する半導体装
置、例えば、ＴＦＴ（薄膜トランジスタ）とＩＴＯを組
み合わせた装置を作製する際の工程の簡略化を実現する
ものである。
【０００２】
【従来の技術およびその問題点】ＩＴＯ（Indium Tin O
xide）は、その透明性，電気伝導性から太陽電池，液晶
ディスプレイ，イメージセンサー等、広い分野で用いら
れている。特にこれらの分野では高透過率，低抵抗が要
求されることが多く、ＩＴＯの作製方法としてはスパッ
タ法、蒸着法（電子ビーム蒸着法を含む）、ＣＶＤ法
（特にプラズマＣＶＤ法）、スプレー法等の多くの作製
方法が用いられている。この中でも特にスパッタ法は薄
膜の密着性、低抵抗性、透過率に優れ、最も一般的に用
いられている。スパッタ法には、印加電力に直流を用い
るＤＣスパッタ法と高周波を用いるＲＦスパッタ法があ
るが、ＤＣスパッタ法の方が量産性に優れている。ＩＴ
Ｏ膜は多くの用途で低抵抗が望ましいが、従来は、低抵
抗膜を得るために基板を加熱した状態での成膜や、室温
で成膜した後に酸素雰囲気中或いは大気中にてアニール
することがよく行なわれていた。
【０００３】しかしながら、基板を加熱した状態で成膜
を行なう場合においては以下のような問題点がある。ま
ず第１に、加熱時間と冷却時間の問題がある。現在では
量産性を上げるため、タクトタイムを短くする方向に進
んでいるのに対し、この方法では成膜する時の加熱と成
膜した後の冷却に時間がかかりすぎ、実用的でない。第
２に大量生産が進む現在では、スパッタ装置も大型化し
ているが、大型になればなるほど加熱された基板の温度
分布を均一に行なうことが困難になる。基板が均一に加
熱されない場合、抵抗値のムラや膜厚のムラが生じ、デ
バイスに用いることがむずかしい。
【０００４】よって、通常は成膜時に基板を加熱する方
法はおこなわれず、もっぱら室温にて成膜後、大気中あ
るいは酸素雰囲気中でアニールを行なうことによって低
抵抗のＩＴＯ膜をえることがおこなわれてきた。
【０００５】ところで、近年特に盛んになっているＴＦ
Ｔアクティブマトリクス型液晶ディスプレイや密着型イ
メージセンサーにＴＦＴ（薄膜トランジスタ）を用いた
ものがあるが、その作製方法としては、絶縁基板上にＴ
ＦＴ素子を作製した後、画素電極としてＩＴＯを作製す
る。この時ＴＦＴのドレイン（ソース）とＩＴＯが接続
される。一般に、使用されるＴＦＴの半導体には欠陥が
多く、電気特性は良好なものではないので、ＴＦＴを作
製した後、水素雰囲気中でアニール処理を行い、それに
よって半導体のチャネル部のダングリングボンドを減少
せしめることがよく行なわれるが、ＩＴＯの画素電極を
その後で形成すると、ＴＦＴ作製→水素アニール→室温
ＩＴＯ作製→大気（酸素）中アニールという工程を必要
としていた。
【０００６】しかし、ＴＦＴ液晶ディスプレイ等におい
て、前述のようにＴＦＴ素子を作製した後に水素アニー
ルを行い、さらに室温にてＩＴＯを作製し、そのあとに
大気（酸素雰囲気）中でアニールを行なうとするとアニ
ールを２回行わなければならず、加えて大気（酸素雰囲
気）中アニールによって、ＴＦＴ素子の性能がダウン
し、モビリティーの低下や応答の急峻性の低下等の問題
が生じることもあった。
【０００７】
【発明の構成】上記問題点を解決するため本発明は、絶
縁基板上に、基板を意図的に加熱することなく、具体的
には０〜１００℃の温度にてスパッタ法を用いてＩＴＯ
薄膜を作製した後に、水素雰囲気（濃度９５％以上）中
で２００〜４００℃、好ましくは２３０〜３８０℃でア
ニールすることを特徴とする透明導電膜の作製方法であ
り、さらに室温下にてＩＴＯ薄膜を作製した後、水素雰
囲気中でアニールする前にＩＴＯ薄膜のパターニングを
行うことを特徴とする透明導電膜の作製方法である。ま
た、上記のアニール工程においてはアニールの時間を
０．５〜３０時間、このましくは１〜５時間とする。も
ちろん、アニール時間は得られるＩＴＯ膜の特性と量産
性、コスト等の兼ね合いで選択される。
【０００８】また、液晶電気光学装置、密着型イメージ
センサー等でＴＦＴ（薄膜トランジスタ）を基板上に作
製した場合には、絶縁基板上にＴＦＴを形成した後にＩ
ＴＯ薄膜を作製し、その後、前記ＴＦＴと前記ＩＴＯ薄
膜を水素雰囲気中に浸すことを特徴とする透明導電膜の
作製方法であって、特にＴＦＴを基板上に設ける場合に
は、ＩＴＯ薄膜を作製する工程と、ＴＦＴとＩＴＯ薄膜
を水素雰囲気中に浸す工程との間に前記ＩＴＯ薄膜をパ
ターニングする工程を有することを特徴とする透明導電
膜の作製方法を提案する。この場合においても、ＴＦＴ
とＩＴＯ薄膜を水素雰囲気中に浸す際の温度が２００〜
４００℃、好ましくは２３０〜３８０℃の場合、特に優
れた効果を得られることを主張するものである。
【０００９】特に本発明では、ＴＦＴとしては、半導体
領域上にゲイト電極が形成されたトップゲート型ＴＦＴ
を用いた場合に著しい特色を引き出すことができる。ト
ップゲート型ＴＦＴにおいては、ＴＦＴを形成した後に
層間絶縁物を形成し、その後、透明導電膜を選択的に形
成することがおこなわれる。従来は、層間絶縁物を形成
した後、ＴＦＴと透明導電膜を接続する金属電極・配線
を形成し、その後、透明導電膜を形成していた。これに
対し、本発明がより特色を発揮する構成は、層間絶縁物
を形成した後、透明導電膜を選択的に形成し、その後、
金属電極・配線を形成する工程であり、また、そのよう
な工程を経て作製された半導体装置である。特に、この
場合には該電極・配線の上面をアルミニウムを主体とす
る材料によって構成し、ＩＴＯ膜に接する下面にはクロ
ムや窒化チタン等のＩＴＯと良好なコンタクトの得られ
る材料によって形成することが望まれる。
【００１０】このような構成において、上記のごとき、
水素アニールをおこなうと、外気に接したアルミニウム
の水素ガスに対する触媒作用によって、２５０〜３５０
℃の低温でも水素を活性化せしめることができ、よっ
て、以下の『作用』において詳述する本発明の水素アニ
ールの効果を著しく促進させる。結果として、低抵抗で
透明なＩＴＯ膜が得られる。４００℃以下で同じような
効果をアルミニウムを用いずに得るには水素プラズマを
使用すればよいのであるが、そのためにはプラズマ処理
装置を使用せねばならず、装置のコストのみならず、処
理能力で著しい制約を受ける。また、ＩＴＯ被膜のみな
らず、ＴＦＴ等の素子に対してもプラズマダメージが大
きいので望ましくない。
【００１１】また、従来のような、層間絶縁物を形成し
た後、金属電極・配線を形成した後、ＩＴＯ膜を形成す
る場合においては、金属電極・配線の材料としては少な
くともＩＴＯ膜に接する部分（該電極・配線の上面）に
は、アルミニウムを使用できず、また、アルミニウムが
外気に接していないので効果は小さくなる。しかしなが
ら、全くアルミニウムを使用しない方法に比べれば十分
な効果が得られる。同様に、該金属電極・配線に全くア
ルミニウムを用いずとも、ゲイト電極にアルミニウムを
用いればそれだけで大きな効果が得られる。
【００１２】
【作用】本発明による作用について説明する。基板温度
を０〜１００℃としてＤＣもしくはＲＦスパッタ法にて
ＩＴＯを成膜した後のアニール処理の結果を図１のグラ
フに示す。図の横軸はアニール温度，縦軸は膜の比抵抗
である。そして、アニール時間は６０分とした。図から
わかるように、アニール温度が約２００℃を越えると水
素（Ｈ2 ）雰囲気でのアニールの方が窒素（Ｎ2 ）雰囲
気でのアニールよりも比抵抗の値が小さくなっているこ
とがわかる。さらにＮ2 雰囲気では成膜時の比抵抗より
アニール後のそれのほうが大きくなっているのに対し、
Ｈ2 雰囲気ではアニール後のほうが低い値となってい
る。
【００１３】さらに図２においてアニール温度と光透過
率の関係について説明する。この場合においてもアニー
ル時間は６０分である。
【００１４】図２（１）に示すように１５０℃アニール
ではＮ2 雰囲気中，Ｈ2 雰囲気中ともに透過率の改善が
得られていないのに対し、図２（２），（３）に示すよ
うに３００℃，４００℃では特に短波長側ではアニール
により光透過率が改善され、大きい値が得られており、
特にＨ2 アニールでは効果が著しいことがわかる。
【００１５】また、図３には、アニール温度とエッチン
グレートについて示す。図からわかるようにアニール温
度が約２００℃を越えるとＨ2 ，Ｎ2 どちらの雰囲気中
でのアニール処理もエッチングレートが大幅に低下す
る。このため、ＩＴＯのパターニング処理はアニール処
理（２００℃以上）の前に行なうことが望ましいことが
わかる。
【００１６】図４では、Ｈ2 雰囲気中でのアニール時間
を変えた場合の透過率について示す。図からわかるよう
に１時間程度のアニールで十分効果が得られており、そ
れ以上のアニールを行なってもそれ以上の効果は得られ
ない。つまりアニール時間は１時間程度で十分であると
いうことがわかる。
【００１７】透過率とＨ2 雰囲気中でのアニール時間の
関係を図５に示す。図５（１）の、１５０℃アニールで
は長波長側，短波長側ともにアニールによる改善がな
く、図５（２）の３００℃アニールでは長波長側，短波
長側ともにアニールによる改善が見られる。アニール時
間も約３０分で効果が得られており、この場合にも１時
間程度のアニールで十分であると思われる。
【００１８】ところで、本発明は以上述べてきたことの
他にもさらなる応用を有しているのでその点について説
明する。本発明ではＴＦＴ素子を作製した後にＩＴＯを
作製する場合、ＴＦＴ素子作製→ＩＴＯ作製→水素アニ
ールとすることができ、従来の酸素（大気）中でのアニ
ール工程を削除することができる。以下に実施例を用い
て本発明をさらに詳しく説明する。
【００１９】
【実施例】
〔実施例１〕本実施例では、単純マトリックス液晶ディ
スプレイ（ＳＴＮ）を作製する場合のＩＴＯ作製につい
ての例を示す。
【００２０】研磨された３００×２００サイズのソーダ
ライムガラス上にナトリウムブロッキング層としてＣＶ
Ｄ法にてSiO2膜を２００オングストロームの厚さに成膜
した。そして、ＤＣマグネトロンスパッタ法にてＩＴＯ
膜を作製した。この時の条件は、背圧７×１０-6Ｔｏｒ
ｒ，酸素分圧５×１０-5，スパッタ圧５×１０-3，スパ
ッタ電流１．５Ａである。作製された膜の膜厚は１５０
０オングストローム、シート抵抗は４５オーム，比抵抗
は６．８×１０-4オーム・センチメートルであった。こ
れを市販のエッチャントを用いてパターニングを行な
い、６４０本の電極パターンを得た（ＳＥＧ側）。また
４８０本の電極パターンを得た（ＣＯＭ側）。この後、
水素雰囲気中でアニールを行った。この時の条件は、ア
ニール温度３００℃，アニール時間６０分である。この
結果比抵抗が３．０×１０-4，シート抵抗が２０オーム
となった。こうして得た基板を洗浄後、配向膜としてポ
リイミドを印刷法により塗布し、５００オングストロー
ムのポリイミド薄膜を得た。
【００２１】そして、ポリイミド薄膜の表面を綿布を用
いてラビングを行ない、ＣＯＭ側基板上に６ミクロンの
樹脂スペーサーを散布し、ＳＥＧ側基板上にエポキシ系
熱硬化接着材をスクリーン印刷によって印刷し、両者を
貼り合わせた。そして液晶を注入した。さらに偏光板を
貼り、回路を接続し、液晶ディスプレイを得た。本実施
例のようにＩＴＯ膜を室温にて成膜することによってタ
クトタイムを短くすることができ、量産性を高めること
ができる。さらに室温成膜のため、エッチング時間も短
くなり、そのうえ後の水素アニールによってシート抵抗
を小さくすることができた。このことは、印加する信号
のなまりをふせぐために非常に重要なことである。
【００２２】〔実施例２〕本実施例では、本発明のＩＴ
Ｏ膜の作製方法のうちで、さらに成膜時の酸素分圧，ス
パッタ圧，スパッタ電流について言及しておく。図６に
酸素分圧（スパッタ圧に対する比で表す）によるアニー
ル温度と比抵抗との関係を示す。なお、アニール時間は
６０分，水素雰囲気，スパッタ圧は３×１０-3Ｔｏｒ
ｒ，スパッタ電流は１．５Ａである。
【００２３】図からわかるように，酸素分圧がかわるこ
とによって膜のアニール前の抵抗は大きくばらついてい
るが、２００℃を超え、４００℃までの温度でアニール
することによって膜の抵抗値のばらつきが小さくなって
いくことがわかる。これより、本発明を用いることによ
って、ＩＴＯ膜作製プロセスにおいて、非常にマージン
が広くなると言える。
【００２４】さらに図７にスパッタ圧によるアニール温
度と比抵抗との関係を示す。なお、アニール時間は６０
分，水素雰囲気，酸素分圧は３％，スパッタ電流は１．
５Ａである。図からわかるように、スパッタ圧がかわる
ことによって膜のアニール前の抵抗は大きくばらついて
いるが、２００℃を超え、４００℃までの温度でアニー
ルすることによってスパッタ圧が３〜６×１０-3Ｔｏｒ
ｒで成膜した膜の抵抗値が低く、かつばらつきも小さく
なっていることがわかる。
【００２５】また図８にはスパッタ電流によるアニール
温度と比抵抗との関係を示す。なお、アニール時間は６
０分，水素雰囲気，酸素分圧は３％，スパッタ圧は３×
１０-3Ｔｏｒｒである。
【００２６】図からわかるように、２００℃を超える温
度でアニールを行うことによって、抵抗値が小さくなっ
ており、さらにスパッタ電流への依存性も小さくなって
いることがわかる。従って、スパッタ電流の点において
も本発明の水素アニールはプロセスマージンを広くする
ものとして期待できる。
【００２７】〔実施例３〕本実施例の詳細な条件は、特
願平４−３０２２０号とほとんど同じであるので、特別
には詳述しない。まず、基板として合成石英ガラスを使
用し、プラズマＣＶＤ法もしくは減圧ＣＶＤ法で下地の
酸化珪素皮膜を厚さ１００〜８００ｎｍだけ、スパッタ
法によって形成した。その上にアモルファスシリコン被
膜をプラズマＣＶＤ法によって２０〜１００ｎｍだけ形
成し、６００℃で１２〜７２時間、窒素雰囲気中でアニ
ールし、結晶化させた。さらに、これをパターニングし
て、島状の半導体領域（ＮチャネルＴＦＴ用とＰチャネ
ルＴＦＴ用）とを形成した。さらに、スパッタ法によっ
て、ゲイト酸化膜を厚さ５０〜２００ｎｍだけ堆積し
た。
【００２８】次に、スパッタリング法もしくは電子ビー
ム蒸着法によってアルミニウム被膜を形成して、これを
パターニングし、ゲイト電極・配線を形成した。このよ
うにしてＴＦＴの外形を整えた。さらに、電解溶液中で
ゲイト電極・配線に電流を通じ、陽極酸化法によって、
酸化アルミニウム膜を形成した。陽極酸化の条件として
は、本発明人等の発明である特願平４−３０２２０号に
記述された方法を採用した。
【００２９】次に、ゲイト酸化膜に電極形成用の穴を形
成し、クロムによって配線を形成した。そして、電流を
通じた。このときには電位差は３０〜１００Ｖ、好まし
くは３５〜５０Ｖとした。このような状況では電流の自
己発熱とエレクトロマイグレーション効果によって、半
導体領域がアニールされる。さらに、ゲイト電極には負
の電圧を印加した。ゲイト電極には−３０〜−１００
Ｖ、好ましくは−３５〜−５０Ｖの電圧を印加した。こ
の状態を１時間継続した。さらに、ゲイト電極に負の電
圧を印加しているあいだに、基板の裏面から波長３００
〜３５０ｎｍの紫外光（パワー密度は、例えば、１００
〜３００ｍＷ／ｃｍ2 ）を照射した。
【００３０】例えば、半導体領域中にナトリウム等の可
動イオンがあったとしても、このような電圧の印加によ
って掃き出されてしまう。また、このような電界の存在
によって、自由な水素イオンが半導体領域の中を流さ
れ、半導体（シリコン）中のダングリングボンドにトラ
ップされて、そのダングリングボンドをターミネイトす
る。このような効果は、本発明人等の発明である特公平
３−１９６９４号に記述されている。しかしながら、そ
れには半導体内のバルクの欠陥を改善の可能性は示され
ているが、絶縁ゲイト型半導体素子（キャパシタを含
む）では重要とされるゲイト絶縁膜と半導体領域の界面
の改善については特に記述されていなかった。また、電
界の印加だけでは除去することが困難な欠陥について
は、上記の紫外線照射が有効である。
【００３１】その後、イオン注入法によって、Ｎ型不純
物領域（ソース、ドレイン）とＰ型不純物領域をそれぞ
れ形成した。この工程は公知のＣＭＯＳ技術を使用し
た。その後、レーザーアニールをおこない、レーザーア
ニール後は、通常のように、酸化珪素のスパッタ成膜に
よって層間絶縁物を形成し、公知のフォトリソグラフィ
ー技術によって電極用孔を形成して、半導体領域あるい
はゲイト電極・配線の表面を露出させ、最後に、第２の
金属被膜（窒化チタンあるいはクロム）を選択的に形成
して、これを電極・配線とした。この後ＩＴＯ膜を作製
し、パターニングを行った後、２５０〜４００℃の水素
雰囲気で３０分〜３時間、本実施例では１時間アニール
をおこない、半導体領域に水素を添加し、格子欠陥（ダ
ングリングボンド等）を減らしとともに、ＩＴＯの抵抗
を低下させ、光透過率を向上させた。
【００３２】〔実施例４〕本発明によってアクティブマ
トリクスを形成した例を図９に示す。基板１としてはコ
ーニング７０５９ガラス基板（厚さ１．１ｍｍ、３００
×４００ｍｍ）を使用した。この基板上にプラズマＣＶ
Ｄ法で全面に厚さ５〜５０ｎｍ、好ましくは５〜２０ｎ
ｍの窒化珪素膜２を形成した。このように、基板を窒化
珪素または酸化アルミニウムの皮膜でコーティングして
これをブロッキング層とする技術は、特願平３−２３８
７１０、同３−２３８７１４に記述されている。
【００３３】ついで下地酸化膜３として厚さ１００〜３
００ｎｍの酸化珪素膜を形成した。この酸化膜の形成方
法としては、酸素雰囲気中でのスパッタ法やＴＥＯＳを
プラズマＣＶＤ法で分解・堆積した膜を４５０〜６５０
℃でアニールしてもよい。
【００３４】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファス状のシリコン膜４を３０〜１５０
ｎｍ、好ましくは５０〜１００ｎｍ堆積し、さらに、プ
ラズマＣＶＤ法によって、保護層５として、厚さ２０〜
１００ｎｍ、好ましくは５０〜７０ｎｍの酸化珪素また
は窒化珪素膜を形成した。そして、波長４００ｎｍ以下
のパルスレーザー光、例えばＫｒＦレーザー光（２４８
ｎｍ）を照射して、このシリコン膜４の結晶性を改善せ
しめた。このときにはレーザー光のエネルギー密度は２
００〜３５０ｍＪ／ｃｍ2 が好ましい。また、ショット
数も１〜２０回が好ましい。ここまでの工程を図９
（Ａ）に示す。このようなレーザー光による結晶性の改
善の代わりに、基板を６００℃で２４〜７２時間アニー
ルして結晶化せしめてもよい。
【００３５】次に、保護層を除去して、シリコン膜を島
状の領域６にパターニングし、さらに、ＴＥＯＳをプラ
ズマＣＶＤ法で分解・堆積した膜を４５０〜６５０℃で
アニールする方法や酸素雰囲気中でのスパッタ法によっ
て、ゲイト酸化膜７を形成した。特に前者の方法を採用
する場合には、本工程の温度によって、基板に歪みや縮
みが生じ、後のマスク合わせが困難となる恐れがあるの
で大面積基板を扱う場合には十分に注意しなければなら
ない。また、スパッタ法では基板温度は１５０℃以下に
できるが、膜中のダングリングボンド等を減らして、固
定電荷の影響を減らすために水素中で３００〜４５０
℃、好ましくは３５０〜４００℃のアニールをすること
が望ましい。
【００３６】その後、厚さ２００ｎｍ〜５μｍのアルミ
ニウム膜を電子ビーム蒸着法によって形成して、これを
パターニングし、図９（Ｂ）に示すようにゲイト電極８
を形成した。さらに、基板を電解溶液に浸してゲイト電
極に電流を通じ、その周囲に陽極酸化物の層９を形成し
た。なお、この陽極酸化の詳細な条件は、本発明人等の
発明である特願平４−３０２２０、同４−３８６３７お
よび同４−５４３２２に示される。本実施例では陽極酸
化膜の厚さは２００〜２３０ｎｍとした。
【００３７】その後、イオンドーピング法によって、Ｔ
ＦＴの島状シリコン膜中に、ゲイト電極部（すなわちゲ
イト電極とその周囲の陽極酸化膜）をマスクとして自己
整合的に不純物を注入した。この際には、フォスフィン
（ＰＨ3 ）をドーピングガスとして燐を注入した。燐の
ドーズ量は２〜８×１０15ｃｍ-2とした。不純物領域を
Ｐ型とするためにはドーピングガスとしてジボラン（Ｂ
2 Ｈ6 ）を用いればよい。
【００３８】その後、図９（Ｃ）に示すようにＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好まし
くは２５０〜３００ｍＪ／ｃｍ2 とした。この結果、Ｎ
型の領域１０、１１が形成された。この領域のシート抵
抗は２００〜８００Ω／□であった。
【００３９】その後、図９（Ｄ）に示すように、酸化珪
素によって層間絶縁物１２を形成し、さらに、画素電極
１３をＩＴＯによって形成した。ＩＴＯの成膜はＤＣス
パッタ法を用い、基板を加熱しない状態でおこなった。
プラズマによる加熱のために基板温度は５０〜１００℃
に達していたが、基板を強制的に冷却することによっ
て、５０℃以下としてもよい。ＩＴＯ成膜後、これを画
素電極の形状にパターニングした。その後、コンタクト
ホールを形成して、スパッタ法によって厚さ５〜５０ｎ
ｍのクロム膜と厚さ２００〜１０００ｎｍのアルミニウ
ム膜を連続的に形成した。そして、この多層膜をパター
ニングして、図９（Ｅ）に示すように電極・配線１４、
１５を形成し、このうち一方の電極１５はＩＴＯにも接
続するようにした。図から分かるように、この電極１５
のＩＴＯ膜１３に接する部分はクロム膜１６からできて
いるために、コンタクトが良好であった。クロムの代わ
りに窒化チタンを用いても同様に良好なコンタクトが得
られる。また、クロムた窒化チタンは抵抗が大きいのに
対し、上層のアルミニウムは抵抗が小さいので全体とし
ての配線抵抗は低く抑えられる。
【００４０】この状態で、基板を９９．９％の大気圧水
素中におき、２５０〜４００℃、代表的には３５０℃で
３０〜６０分間アニールして、シリコンの水素化および
ＩＴＯ膜１３の水素アニールを完了した。
【００４１】
【発明の効果】以上述べたように本発明は従来のＩＴＯ
作製方法にはまったくなかった新しい室温成膜後の水素
アニールという方法を用いることによって、量産性を高
め、低抵抗，高透過率の透明導電膜を得ることができる
とともに、パターニング特性も良好な膜が得られる。さ
らにＴＦＴ素子と同時に作製する場合には工程数の削減
ができ、さらに量産性が増大する。
【図面の簡単な説明】
【図１】アニール温度と比抵抗のグラフを示す。
【図２】透過率の波長依存性を示す。
【図３】エッチングレートのアニール温度依存性を示
す。
【図４】アニール時間をかえたときの透過率の波長依存
性を示す。
【図５】透過率のアニール時間依存性を示す。
【図６】酸素分圧をかえたときの比抵抗のアニール温度
依存性を示す。
【図７】スパッタ圧をかえたときの比抵抗のアニール温
度依存性を示す。
【図８】スパッタ電流をかえたときの比抵抗のアニール
温度依存性を示す。
【図９】本発明による液晶表示素子部の作製工程例を示
す。
【符号の説明】
１ 基板 ２ 窒化珪素（もしくは酸化アルミニウ
ム）膜 ３ 下地酸化珪素膜 ４ シリコン層 ５ 保護膜（酸化珪素もしくは窒化珪
素） ６ 島状半導体領域 ７ ゲイト酸化膜（酸化珪素） ８ ゲイト電極（アルミニウム） ９ 陽極酸化物（酸化アルミニウム） １０、１１ 不純物領域（ソース、ドレイン） １２ 層間絶縁物（酸化珪素） １３ 画素電極（ＩＴＯ） １４ データ側電極・配線 １５ 画素側電極 １６ 下層金属層（クロムもしくは窒化チ
タン）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−166518（ＪＰ，Ａ) 特開 昭63−184210（ＪＰ，Ａ) 特開 平１−129234（ＪＰ，Ａ) 特開 平２−100024（ＪＰ，Ａ) 特開 平２−188720（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】基板の上方に薄膜トランジスタを形成し、 Ｉ ＴＯでなる透明導電膜を成膜し、 前記薄膜トランジスタと前記透明導電膜を大気圧の水素
    雰囲気中において２００〜４００℃で加熱することによ
    り、前記透明導電膜の抵抗を下げ、かつ前記薄膜トラン
    ジスタの半導体膜中のダングリングホンドを減少させる
    ことを特徴とする半導体装置の作製方法。
  2. 【請求項２】基板の上方に結晶化した半導体膜と、前記
    半導体膜の上方にゲート電極とを有する薄膜トランジス
    タを形成し、 前記ゲート電極を覆って層間絶縁物を形成し、 前記層間絶縁物上にＩＴＯでなる透明導電膜を成膜し、 前記層間絶縁物にコンタクトホールを形成し、前記半導
    体膜を露出させ、 露出した前記半導体膜と、前記透明導電膜とを導電膜で
    接続し、 前記薄膜トランジスタと前記透明導電膜とを大気圧の水
    素雰囲気中において２００〜４００℃で加熱することに
    より、前記透明導電膜の抵抗を下げ、かつ前記半導体膜
    中のダングリングホンドを減少させることを特徴とする
    半導体装置の作製方法。
  3. 【請求項３】請求項２において、前記導電膜は、前記透
    明導電膜に接するクロム又は窒化チタンからなる第１の
    膜と、前記第１の膜に接するアルミニウムを主成分とす
    る材料からなる第２の膜とからなることを特徴とする半
    導体装置の作製方法。
  4. 【請求項４】請求項１乃至３のいずれか一において、前
    記基板の温度を０〜１００℃に保ち、雰囲気の圧力を３
    ×１０-3〜６×１０-3Ｔｏｒｒにし、かつ酸素分圧を前
    記圧力の１〜５％にして前記透明導電膜を成膜すること
    を特徴とする半導体装置の作製方法。
  5. 【請求項５】請求項１乃至４のいずれか一において、前
    記水素雰囲気は、水素濃度が９５％以上の雰囲気である
    ことを特徴とする半導体装置の作製方法。
  6. 【請求項６】請求項１乃至５のいずれか一において、前
    記透明導電膜を成膜した後、前記薄膜トランジスタと前
    記透明導電膜を加熱する前に、前記透明導電膜をパター
    ニングすることを特徴とする半導体装置の作製方法。
  7. 【請求項７】請求項１乃至６のいずれか一において、前
    記薄膜トランジスタはトップゲート型の薄膜トランジス
    タであることを特徴とする半導体装置の作製方法。
JP31550292A 1992-07-21 1992-09-12 半導体装置の作製方法 Expired - Fee Related JP3202362B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP31550292A JP3202362B2 (ja) 1992-07-21 1992-09-12 半導体装置の作製方法
KR1019930013850A KR0168692B1 (ko) 1992-07-21 1993-07-21 반도체장치 제작방법
CN93116561A CN1051878C (zh) 1992-07-21 1993-07-21 半导体器件及其制造方法和透明导电薄膜的制造方法
US08/453,560 US5677240A (en) 1992-07-21 1995-05-26 Method for forming a semiconductor device
US08/770,126 US5808315A (en) 1992-07-21 1996-12-19 Thin film transistor having transparent conductive film

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21538992 1992-07-21
JP4-215389 1992-07-21
JP31550292A JP3202362B2 (ja) 1992-07-21 1992-09-12 半導体装置の作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000002749A Division JP2000164887A (ja) 1992-07-21 2000-01-11 半導体装置
JP2000002753A Division JP2000164888A (ja) 1992-07-21 2000-01-11 半導体装置

Publications (2)

Publication Number Publication Date
JPH0688973A JPH0688973A (ja) 1994-03-29
JP3202362B2 true JP3202362B2 (ja) 2001-08-27

Family

ID=26520850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31550292A Expired - Fee Related JP3202362B2 (ja) 1992-07-21 1992-09-12 半導体装置の作製方法

Country Status (4)

Country Link
US (1) US5677240A (ja)
JP (1) JP3202362B2 (ja)
KR (1) KR0168692B1 (ja)
CN (1) CN1051878C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784909B2 (en) 2000-08-03 2004-08-31 Axiohm Transaction Solutions, Inc. Auxiliary control device for managing printing in a thermal printer

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5840620A (en) * 1994-06-15 1998-11-24 Seager; Carleton H. Method for restoring the resistance of indium oxide semiconductors after heating while in sealed structures
US6853083B1 (en) 1995-03-24 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Thin film transfer, organic electroluminescence display device and manufacturing method of the same
US6652922B1 (en) * 1995-06-15 2003-11-25 Alliedsignal Inc. Electron-beam processed films for microelectronics structures
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
JPH09258247A (ja) * 1996-03-26 1997-10-03 Sharp Corp 液晶表示装置の製造方法および成膜装置
US6025269A (en) * 1996-10-15 2000-02-15 Micron Technology, Inc. Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
AU1821597A (en) * 1996-12-27 1998-07-31 Radiant Technologies, Inc. Method for restoring the resistance of indium oxide semiconductors after heatingwhile in sealed structures
US6326226B1 (en) * 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
US6312979B1 (en) 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
US6080607A (en) * 1998-05-26 2000-06-27 National Science Council Method for manufacturing a transistor having a low leakage current
US6524662B2 (en) 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
US6784034B1 (en) 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
JP2000282225A (ja) * 1999-04-01 2000-10-10 Nippon Sheet Glass Co Ltd 透明導電膜形成方法及び該方法より形成された透明導電膜
US6303411B1 (en) 1999-05-03 2001-10-16 Vortek Industries Ltd. Spatially resolved temperature measurement and irradiance control
KR100317641B1 (ko) 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
US6414342B1 (en) * 1999-06-18 2002-07-02 Micron Technology Inc. Photogate with improved short wavelength response for a CMOS imager
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US6568978B2 (en) * 2000-03-31 2003-05-27 Sharp Kabushiki Kaisha Electrode substrate, method for producing the same, and display device including the same
JP3651360B2 (ja) * 2000-05-19 2005-05-25 株式会社村田製作所 電極膜の形成方法
KR100805210B1 (ko) * 2000-07-19 2008-02-21 마쯔시다덴기산교 가부시키가이샤 전극이 있는 기판 및 그 제조방법
US6509204B2 (en) 2001-01-29 2003-01-21 Xoptix, Inc. Transparent solar cell and method of fabrication
WO2002091483A2 (en) 2001-05-08 2002-11-14 Bp Corporation North America Inc. Improved photovoltaic device
US20030081906A1 (en) * 2001-10-26 2003-05-01 Filhaber John F. Direct bonding of optical components
JP3880568B2 (ja) 2002-10-25 2007-02-14 鹿児島日本電気株式会社 液晶表示装置の製造方法
KR101163682B1 (ko) 2002-12-20 2012-07-09 맷슨 테크날러지 캐나다 인코퍼레이티드 피가공물 지지 장치
EP1626416A4 (en) 2003-05-20 2007-11-07 Idemitsu Kosan Co AMORPHOUS TRANSPARENT CONDUCTIVE FILM, SPRAY TARGET AS A RAW MATERIAL, AMORPHOUS TRANSPARENT ELECTRODE SUBSTRATE, PROCESS FOR PRODUCING THE SAME, AND COLOR FILTER FOR A LIQUID CRYSTAL DISPLAY
JP5058469B2 (ja) * 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
KR100811003B1 (ko) * 2005-11-30 2008-03-11 인제대학교 산학협력단 화장실 출입구 시야 차단장치
JP5047516B2 (ja) 2006-03-23 2012-10-10 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
US8454356B2 (en) 2006-11-15 2013-06-04 Mattson Technology, Inc. Systems and methods for supporting a workpiece during heat-treating
JP4547501B2 (ja) * 2007-01-25 2010-09-22 防衛省技術研究本部長 透明導電性材料の導電率制御法、デバイス作製法及びデバイス
US7517783B2 (en) * 2007-02-13 2009-04-14 Micron Technology, Inc. Molybdenum-doped indium oxide structures and methods
CN102089873A (zh) 2008-05-16 2011-06-08 加拿大马特森技术有限公司 工件破损防止方法及设备
JP4966924B2 (ja) 2008-07-16 2012-07-04 日東電工株式会社 透明導電性フィルム、透明導電性積層体及びタッチパネル、並びに透明導電性フィルムの製造方法
JP5276959B2 (ja) 2008-11-19 2013-08-28 昭和電工株式会社 発光ダイオード及びその製造方法、並びにランプ
US10000411B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductivity and low emissivity coating technology
US10000965B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductive coating technology
US10060180B2 (en) 2010-01-16 2018-08-28 Cardinal Cg Company Flash-treated indium tin oxide coatings, production methods, and insulating glass unit transparent conductive coating technology
US9862640B2 (en) 2010-01-16 2018-01-09 Cardinal Cg Company Tin oxide overcoat indium tin oxide coatings, coated glazings, and production methods
US11155493B2 (en) 2010-01-16 2021-10-26 Cardinal Cg Company Alloy oxide overcoat indium tin oxide coatings, coated glazings, and production methods
US8148192B2 (en) * 2010-02-22 2012-04-03 James P Campbell Transparent solar cell method of fabrication via float glass process
US8168467B2 (en) * 2010-03-17 2012-05-01 James P Campbell Solar cell method of fabrication via float glass process
WO2012050186A1 (ja) * 2010-10-14 2012-04-19 株式会社カネカ 結晶シリコン系太陽電池の製造方法
KR101921164B1 (ko) * 2011-07-27 2018-11-23 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법
JP5812417B2 (ja) * 2011-12-28 2015-11-11 大日本印刷株式会社 アニール方法、膜製造方法、アニール装置および膜製造装置
CN102517545A (zh) * 2012-01-13 2012-06-27 信利半导体有限公司 一种镀膜方法及镀膜设备
US9379422B2 (en) * 2012-06-13 2016-06-28 The Regents Of The University Of California Hydrogen-treated semiconductor metal oxides for photoelectrical water splitting
CN102820380A (zh) * 2012-08-28 2012-12-12 保定天威薄膜光伏有限公司 一种提高激光划刻透明导电氧化物薄膜绝缘性能的方法
US8987583B2 (en) 2012-12-01 2015-03-24 Ann B Campbell Variable optical density solar collector
CN104060232A (zh) * 2014-06-20 2014-09-24 江阴恩特莱特镀膜科技有限公司 铪掺杂氧化锌透明导电薄膜的制备方法
CN104485392A (zh) * 2014-12-26 2015-04-01 浙江正泰太阳能科技有限公司 一种薄膜太阳能电池的制备方法
WO2019210265A1 (en) * 2018-04-27 2019-10-31 Femtometrix, Inc. Systems and methods for determining characteristics of semiconductor devices
US11028012B2 (en) 2018-10-31 2021-06-08 Cardinal Cg Company Low solar heat gain coatings, laminated glass assemblies, and methods of producing same
KR102708891B1 (ko) * 2019-11-01 2024-09-25 삼성디스플레이 주식회사 광 센서의 제조 방법
CN112040571B (zh) * 2020-08-27 2022-10-21 上海华力集成电路制造有限公司 光刻热板动态温度控制光刻胶膜厚的方法
CN112144029A (zh) * 2020-09-11 2020-12-29 中兴能源有限公司 一种高透高迁移率ito薄膜的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016462A (ja) * 1983-07-08 1985-01-28 Seiko Epson Corp 半導体装置の製造方法
EP0178447B1 (en) * 1984-10-09 1993-02-17 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
JPS62286271A (ja) * 1986-06-05 1987-12-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタ基板の製造方法
JPS6374033A (ja) * 1986-09-18 1988-04-04 Canon Inc パタ−ン形成方法
US4793873A (en) * 1987-06-03 1988-12-27 Allegheny Ludlum Corporation Manufacture of ductile high-permeability grain-oriented silicon steel
GB8721193D0 (en) * 1987-09-09 1987-10-14 Wright S W Semiconductor devices
JPS6487983A (en) * 1987-09-28 1989-04-03 Toyoda Machine Works Ltd Solenoid hydraulic valve
JPH01187983A (ja) * 1988-01-22 1989-07-27 Fujitsu Ltd フォトダイオードの製造方法
US5264077A (en) * 1989-06-15 1993-11-23 Semiconductor Energy Laboratory Co., Ltd. Method for producing a conductive oxide pattern
JPH0693514B2 (ja) * 1990-01-18 1994-11-16 工業技術院長 透明導電酸化膜を含むｃｉｓ構造の処理方法
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5414278A (en) * 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784909B2 (en) 2000-08-03 2004-08-31 Axiohm Transaction Solutions, Inc. Auxiliary control device for managing printing in a thermal printer

Also Published As

Publication number Publication date
CN1051878C (zh) 2000-04-26
KR0168692B1 (ko) 1999-03-20
CN1089756A (zh) 1994-07-20
KR940006286A (ko) 1994-03-23
JPH0688973A (ja) 1994-03-29
US5677240A (en) 1997-10-14

Similar Documents

Publication Publication Date Title
JP3202362B2 (ja) 半導体装置の作製方法
US5808315A (en) Thin film transistor having transparent conductive film
JP2717237B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP3409542B2 (ja) 半導体装置の製造方法
JP3744980B2 (ja) 半導体装置
JPH06291315A (ja) 半導体装置とその作製方法
JPH11283934A (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
JPH05267666A (ja) 半導体装置とその作製方法
JP3438178B2 (ja) 薄膜トランジスタアレイとこれを用いた液晶表示装置
JP2000164888A (ja) 半導体装置
JP2717234B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPH11265000A (ja) 液晶表示装置およびその製造方法
JPH11233791A (ja) 薄膜トランジスタ及びアクティブマトリクス型表示装置
JP3381184B2 (ja) 絶縁ゲイト型電界効果半導体装置
JP3125345B2 (ja) 薄膜トランジスタ素子アレイ及びその製造方法
JP3114964B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JPH0990416A (ja) 液晶表示装置の製造方法およびそれに用いられる薄膜トランジスタの製造方法
JP3114963B2 (ja) 絶縁ゲイト型電界効果半導体装置
JP3161701B2 (ja) 液晶電気光学装置の作製方法
JP3057049B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP3232050B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JPH0730119A (ja) 液晶表示装置用薄膜トランジスタの製造方法
JPH0418524A (ja) アクティブマトリクス液晶表示パネルの製作法
JP2652366B2 (ja) 半導体装置とその作製方法
JP3512784B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees