JPH0418524A - アクティブマトリクス液晶表示パネルの製作法 - Google Patents

アクティブマトリクス液晶表示パネルの製作法

Info

Publication number
JPH0418524A
JPH0418524A JP2121109A JP12110990A JPH0418524A JP H0418524 A JPH0418524 A JP H0418524A JP 2121109 A JP2121109 A JP 2121109A JP 12110990 A JP12110990 A JP 12110990A JP H0418524 A JPH0418524 A JP H0418524A
Authority
JP
Japan
Prior art keywords
film
polycrystalline
liquid crystal
crystal display
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2121109A
Other languages
English (en)
Inventor
Tadashi Serikawa
正 芹川
Seiichi Shirai
白井 誠一
Akio Okamoto
章雄 岡本
Masato Kuriki
久力 真人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2121109A priority Critical patent/JPH0418524A/ja
Publication of JPH0418524A publication Critical patent/JPH0418524A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [ブト明の属する技術分野] 本発明は、アクティブマトリクス液晶表示装置に使用さ
れるアクティブマトリクス液晶表示パネルの製作法に関
する。
[従来の技術] 従来から、液晶表示装置としては、各画素ごとに形成し
たアクティブ素子により画素電極を駆動するアクティブ
マトリクス液晶表示装置が広く知られている。このアク
ティブ素子としては、シリコン(S + ) R911
2トランジスタ(−1″F T)が最も良く用いられて
いる。第4図は、従来から最も広く知られているアクテ
ィブマトリクス液晶表示パネルの一例を示す平面図であ
る。このアクティブマトリクス液晶表示パネルにおいて
は、透明なガラス基板上に、透明で導電性を有するIT
○膜(インジウムチンオキサイド(indium ti
noxjde))から成る画素電極406、この画素電
極406を駆動するゴI”T41/l、ゲート線/10
4、およびソース線408が形成されており、これらの
」−にパッシベーション膜が形成されている。なお、第
4図においては、ガラス基板、電極間の絶縁膜、パッシ
ベーション膜等は図示していない。
この場合、TFT414はゲート線404とソース#!
408が交差する近傍に形成される。このTPT/11
4のチャネル領域、ソース・ドレイン領域としては、ア
モルファス5iTFTが広く用いられている。しかし、
このアモルファスS i i’ F Tは、キャリヤの
移動度が小さいことや、光の照射により、特性が大幅に
変化する問題がある。このため、これらの問題の少ない
多結晶Si膜から成る5jTFT(多結晶5jTFT)
が。
アモルファス5iTFTに代って精力的に検討されてい
る。
第4図に示した、アクティブマトリクス液晶表示パネル
は、第5図(a)〜(e)に示す工程により製作される
。なお、ここではTFT414として多結晶S i T
FTを用いている。第5図(a)〜(c)の各工程にお
ける液晶表示パネルは、第4図のx−x’線に沿った断
面の様子を示している。まず、所定の処理を施した透明
なガラス基板501 、、I:に、多結晶Si膜502
を堆積し、この多結晶Si膜502を’I’ F Tを
形成するために所望の形状に加工する(8)。その−に
にケート絶縁II!:J 503とゲート電極504を
形成する1、その後、燐、ヒ素、もしくは、ボロンから
なる不純物を多結晶Sil模502に導入し、ソース・
ドレイン領域505を形成する(b)、、次いで、51
02等の絶縁11便507を堆積し、ゲート?1極50
4近傍において絶縁v507にスルーホールを開1」シ
(c)、AI配線508を形成する(d)、その後、透
明で導電性を有するITO膜509の堆積とそのパタン
加工を行う。最後に、パッシベーション膜510の形成
を行う(e)、、Jz記工程中におけるAI配線508
は、第4図におけるソース線408に、ゲート電極50
4はゲート線404に対応する。さらに、ITO膜50
9のパタンは画素電極409に対応する。
このように、従来のアクティブマトリクス故1’+7表
示パネルでは、TFT用の多結晶Si膜502と、画素
電極用のIゴ0膜509のパタンとを別々に形成してい
た。このことは、明らかに製作工程を長くしている。こ
のため、従来のアクティブマトリクス液晶表示装置は、
高価なものになっていた。さらに、画素電極用1 ’I
” O膜パタンは、融点の低いインジウムとスズを母体
としているために、製作上程途中における熱処理により
、このITO!II2の特性が敏感に変化してしまう。
このため、その製造歩留りが低下したり、アクティブマ
トリクス液晶表示装置の信頼性が劣る問題点も生じてく
る。
ITO膜を画素電極に用いるアクティブマトリクス液晶
表示パネルにおける問題点は、TTO膜に代わって、多
結晶Si膜を使用することにより解決できる。このよう
な多結晶Si膜を画素電極に用いるアクティブマトリク
ス液晶表示パネルは、第6図(a)〜(e)に示す工程
により製作される。所定の処理を施した透明なガラス基
板601.4=に、気相成長法により、多結晶Si膜(
1102を堆4+1する(a)。この多結晶Si膜60
2を用いて、多結晶Si膜から成るTPT (のチャネ
ル領域およびソース・ドレイン領域)と画素電極が形成
できる。すなわち、この多結晶S i IIQ 602
を’1’ F Tと画素電極を形成するために所望の形
状に加1−シ(b)、その上にゲート絶縁膜603とケ
−1−’i’if極(i 071を形成し、その後、燐
、ヒ素、もしくは、ボロンからなる不純物を多結+’+
i+ S i膜(i 02に導入し、ソース・ドレイン
領域と画素電極C:05、GOGを形成する(c)、さ
らに、Sin、等の絶、$7膜607を堆積し、そのス
ルホールの開E」を行い(d)、△l配線608をJイ
(積する。最後に、パッシベーション!IJ (’r 
l □の形成を行う(a)。このようにして製作したア
クティブマトリクス液晶表示パネルの構造は、画素電極
606としてITO膜に代わり、多結晶S1膜を用いる
こと以外は、第4図に示したものとほぼ同じである。
以上の方法により、第5図に示したITO膜を画素電極
に用いるアクティブマトリクス液晶表示パネルにおける
製作工程上の問題点は減少するが、新たな問題が生じて
くる。すなわち、第6図で使用したこの多結晶S1膜の
特性としては、光の透過特性に優れると同時に、高いキ
ャリア移動度で、かつ、低いオフ電流特性のゴ■7′F
特性が要求される。しかし、第6図の工程による多結晶
S 111Vでは、1’FTとして優れた特性のものを
得ることは困難なうえに、光の透過率が十分でない問題
があった。例えば第C5図の工程による多結晶Sij摸
の光透過率は、厚さ150nmの場合、青色(波長43
5 n rn )で16%、緑色(波長545nm)で
36%、赤色(波長610nm)で50%と、低い。こ
のため、光透過率を実効的に高める目的で、種々の工夫
、例えば、多結晶S1膜画素’を極に、多数の小さな孔
を開けるなどの試みがなされている。このことは、製作
工程をさらに長くする問題につながる。
従来の多結晶Si膜における上述の問題点は、結晶粒と
結晶粒との境界(結晶粒界)に存在するキャリヤ捕獲準
位密度が、10“(1/cn?)台と高いためである。
さらに、第6図に従って説明した従来の製作法では、安
価な透明ガラス基板が使用できない。この理〔10よ、
多結晶状態の良質なS1膜を形成するには、堆4’lの
際の基板温度を600℃以−1−に高める必要があった
り、あるいは、堆積後に高い温度で長時[111にわた
るアニール処理が必要があり、これらのことから、安価
なガラス基板、例えば、ボロシリケートガラスでは、歪
のために基板が湾曲してしまうからである。このため、
ガラス基板としては、高温で長時間の熱処理に1える高
価なものを使用せざるを得ない。このように、多結晶S
膜を画素電極に用いるアクティブマトリクス液晶表示パ
ネルの、従来の製作法では、安価なパネルがflられな
い問題もあった。
[発明が解決しようとする課題] 以上のように、従来のアクティブマトリクス液晶表示パ
ネルの製作法では、信頼性に富むアクティブマトリクス
液晶表示パネルを安価に、歩留り良く製作することがで
きない問題があった。
本発明の目的は、信頼性に富むアクティブマトリクス液
晶表示パネルを安価に、歩留り良く製作できる方法を提
供することにある。
[課題を解決するための手段〕 本発明は、極めて簡単な方法により、従来の作製法にお
ける問題点を解決できる、アクティブマトリクス液晶表
示パネルの製作法を提供する。すなわち、i’ Fi’
および画素′?Ii極に使用する多結晶S1膜を、レー
ザ光照射を通じて形成する方法である。
すなわち、本発明は、透明基板」二にシリコン++2を
堆積する工程と、上記シリコン膜にレーザ光を照射して
多結晶シリコン膜を形成する工程と、1−記多結晶シリ
コン膜を簿膜トランジスタおよび画素電極用のパタンに
加工する工程と、加工した上記多結晶シリコン膜上にゲ
ート絶縁膜を形成する工程と、上記ゲート絶縁膜上の所
定の場所にゲート電極を形成する工程と、上記ゲート電
極の両側の上記多結晶シリコン膜に不純物を導入してソ
ース・ドレイン領域を形成する工程と、上記ソース・ド
レイン領域の一方から電極を引き出す工程を有すること
を特徴とする。
(作用] 本発明の作製法では、従来のITO膜を画素電極に使用
するものに比べて、製作]―程が短くなるので、製作コ
ストをドげることができ、製造歩留まりが高まり、信頼
性を向」二できる2、また、本発明におけるS】の多結
晶化の手段としては、レーザ光照射法を採用しているた
め、81膜たけ、もしくは、ガラス基板の極く表面だけ
を選択的に加熱できるので、ボロシリケートガラス等の
安価なガラス基板が使用できる。従って、本発明による
と、従来の多結晶S1膜を画素電極に使用するアクティ
ブマトリゲス液晶表示パネルに比べても、安イill百
こ製作できる。
[実施例1 第1図(a)〜(f)は、本発明によるアクティブマト
リクス液晶表示パネルの製作法の実施例を示す。所定の
処理を施した透明なガラス基板101上に、S1膜11
1をスパッタリング法、気相成長法、プラズマ気相成長
法、もしくは、真空蒸着法により堆積する(rl)。こ
の場合、Si;1莫II+はアモルファス状態でも多結
晶状態であってもよい。この81膜I11にレーザ光1
13を照射することにより透過率の優れた多結晶811
+、!l12を形成する(b)。この際のレーザ光+1
3としては、アルゴンレーザ等の連続発振レーザでも、
アキシマレーザ等のパルス発振レーザのいずれでもよい
。S1膜の多結晶化にレーザ光照射法を用いる点が、第
6図に示した従来法と異なる。このようにして多結晶化
したSi膜112を用いて、第6図と同様にして多結晶
S1膜から成るTPT(のチャネル領域およびソース・
ドレイン領域)と画素?a極が形成できる。すなわち、
この多結晶51g112を”「F Tと画素電極を形成
するために所望の形状に加工しくC)、その上にスパッ
タ法によるS i O,から成るゲート絶縁膜103を
堆積し、次に、ゲート電極104を形成し、その後、燐
、ヒ素、もしくは、ボロンからなる不純物を多結晶Sト
膜113に導入し、ソース・ドレイン領域と画素?!1
極105.IOc;を形成する(d)。さらに、Sin
、等の絶縁膜107を堆積し、そのスルホールの開口を
行い(c)、Δl配線!08を堆積する。最後に、パッ
シベーション膜110の形成を行う((C)。]二記玉
程中におけるAI配線+08は、ソース線にあたり、ゲ
ート電極104はゲート線に対応する。
本発明によれば、従来法と異なり、多結1’i7S i
 T F Tの特性、ならびに画素’i’ti、 極と
しての特性が同時に満足出来る。これらの特性が、第2
図および第3図に示しである。第2図に、多結晶S i
 ”「F Tのドレイン電流のゲート電圧依存性を示す
。図示のように、ドレイン電流は、画素電極を駆動する
には十分大きく、すなわち、移動度の大きな多結晶S 
i T F Tが得られている。さらに、そのオフ状態
におけるドレイン電流は十分に低く、画素として使用で
きる。また、この多結晶S1膜の光学特性は、第3図に
示すように、厚さ150nmの場合、青色(波長435
nm)で27%、緑色(波長545nm)で64%、赤
色(波長610nm)で69%と、従来の多結晶Si膜
の値よりも高く、画素電極として十分使用できる値とな
っている。
このように、高い透過率と同時に大きな移動度が11)
られる理由は、結晶粒界に存在するキャリヤ捕N I’
1’′−位密度が、10°’(]/ad)以下と、小さ
くなっているためである。
このように1本発明によるアクティブマトリクス液晶表
示パネルには、従来のITO膜を画素電極に使用するも
のに比べて、製作工程が短くなるために、安価になるこ
とや、製造歩留まりが高まり、信頼性が向上できる利点
がある。°また、本発明での多結晶化の手段としては、
レーザ光照射法を採用しているため、811fl、たけ
、もしくは、ガラス基板の極く表面だけを選択的に加熱
できる。
このため、ボロシリケートガラス等の、安価なガラス基
板が使用できる。このように、本発明によると、従来の
多結晶Si膜を画素電極に使用するアクティブマトリク
ス液晶表示パネルに比べても、安価に製作できる。
以上本発明を上記実施例に基づいて具体的に説明したが
、本発明は上記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は勿論である。
〔発明の効果〕
以」二説明したように、本発明の製作法によれば、信頼
性に富み、安価なアクティブマトリクス液晶表示パネル
を歩留まり良く製作することができる。。
【図面の簡単な説明】
第1図(」l)〜(r)は、本発明の一実施例のアクテ
ィブマ]・リクス液晶表示パネルの製作法を示す工程断
面図、第2図は、本発明により製作した多結晶S i 
T Fゴのドレイン電流のゲート1゛ル圧依存性を示す
図、第3図は1本発明により製作した多結晶5IB2の
光透過特性を示す図、第4図は、従来の製作法によるア
クティブマトリクス液晶表示パネルの一例を示す平面図
、第5図(Jl)〜(e)および第6図(a)〜(e)
は、それぞれ従来の製作法を示す工程断面図である。 101.501.601・・・透明ガラス基板11、1
.112.502.602・・・Si膜!l:3・・・
レーザ光 10 :3,503.603・・・ゲート絶縁膜104
.504.604・・・ゲート電極105.106・・
・ソース・ドレイン領域と画素電O5・・・ソース・ド
レイン領域 09・・・画素?U極 05.606・・・ソース・ドレイン領域と画素電極 07.507.607・・・絶縁膜 08.508.608・・・A」配線 10.510,610・・・パッシベーション膜09・
・・画素電極 14・・・1” F T 04・・・ゲート線 08・・・ソース線 特許出願人 日本電信電話株式会社

Claims (1)

    【特許請求の範囲】
  1. 1、透明基板上にシリコン膜を堆積する工程と、上記シ
    リコン膜にレーザ光を照射して多結晶シリコン膜を形成
    する工程と、上記多結晶シリコン膜を薄膜トランジスタ
    および画素電極用のパタンに加工する工程と、加工した
    上記多結晶シリコン膜上にゲート絶縁膜を形成する工程
    と、上記ゲート絶縁膜上の所定の場所にゲート電極を形
    成する工程と、上記ゲート電極の両側の上記多結晶シリ
    コン膜に不純物を導入してソース・ドレイン領域を形成
    する工程と、上記ソース・ドレイン領域の一方から電極
    を引き出す工程を有することを特徴とするアクティブマ
    トリクス液晶表示パネルの製作法。
JP2121109A 1990-05-14 1990-05-14 アクティブマトリクス液晶表示パネルの製作法 Pending JPH0418524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2121109A JPH0418524A (ja) 1990-05-14 1990-05-14 アクティブマトリクス液晶表示パネルの製作法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2121109A JPH0418524A (ja) 1990-05-14 1990-05-14 アクティブマトリクス液晶表示パネルの製作法

Publications (1)

Publication Number Publication Date
JPH0418524A true JPH0418524A (ja) 1992-01-22

Family

ID=14803103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2121109A Pending JPH0418524A (ja) 1990-05-14 1990-05-14 アクティブマトリクス液晶表示パネルの製作法

Country Status (1)

Country Link
JP (1) JPH0418524A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328861A (en) * 1991-11-25 1994-07-12 Casio Computer Co., Ltd. Method for forming thin film transistor
JP2006261183A (ja) * 2005-03-15 2006-09-28 Hitachi Cable Ltd 薄膜半導体装置
US8351698B2 (en) 2009-08-31 2013-01-08 Canon Kabushiki Kaish Image processing apparatus and control method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328861A (en) * 1991-11-25 1994-07-12 Casio Computer Co., Ltd. Method for forming thin film transistor
JP2006261183A (ja) * 2005-03-15 2006-09-28 Hitachi Cable Ltd 薄膜半導体装置
US8351698B2 (en) 2009-08-31 2013-01-08 Canon Kabushiki Kaish Image processing apparatus and control method thereof

Similar Documents

Publication Publication Date Title
US6323528B1 (en) Semiconductor device
JP3240258B2 (ja) 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
JP2717237B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP3202362B2 (ja) 半導体装置の作製方法
US6797548B2 (en) Electro-optical device and thin film transistor and method for forming the same
JP4282954B2 (ja) ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法
JPH01241862A (ja) 表示装置の製造方法
JP2005197656A (ja) 多結晶シリコン膜の形成方法
JP2001189458A (ja) 半導体装置の製造方法
US6265290B1 (en) Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same
JPH07199226A (ja) 液晶用薄膜トランジスタおよびその製造方法
JPH0418524A (ja) アクティブマトリクス液晶表示パネルの製作法
JPH10125923A (ja) 半導体素子及びその製造方法
CN108231794B (zh) 阵列基板的制备方法、阵列基板
JP2717234B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPH11233791A (ja) 薄膜トランジスタ及びアクティブマトリクス型表示装置
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
JPH0677482A (ja) 液晶表示装置用アレイ基板の製造方法
JPS62254467A (ja) 薄膜トランジスタの製造方法
KR20040090302A (ko) 박막트랜지스터 및 그 형성방법
JP2661571B2 (ja) 薄膜トランジスタの製造方法
JP3161701B2 (ja) 液晶電気光学装置の作製方法
JPH02163971A (ja) 半導体装置およびその製造方法
JP2000164888A (ja) 半導体装置
JP2503688B2 (ja) 薄膜トランジスタの製造方法