JP4282954B2 - ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法 - Google Patents

ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法 Download PDF

Info

Publication number
JP4282954B2
JP4282954B2 JP2002188292A JP2002188292A JP4282954B2 JP 4282954 B2 JP4282954 B2 JP 4282954B2 JP 2002188292 A JP2002188292 A JP 2002188292A JP 2002188292 A JP2002188292 A JP 2002188292A JP 4282954 B2 JP4282954 B2 JP 4282954B2
Authority
JP
Japan
Prior art keywords
forming
polysilicon layer
polysilicon
source
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002188292A
Other languages
English (en)
Other versions
JP2003068646A (ja
Inventor
世 鎭 鄭
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2003068646A publication Critical patent/JP2003068646A/ja
Application granted granted Critical
Publication of JP4282954B2 publication Critical patent/JP4282954B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示素子（ＬＣＤ）に関し、特に一定の方位の結晶粒を有する良質のポリシリコン層を形成するためのポリシリコン結晶化方法及びこれを適用したポリシリコン薄膜トランジスタと液晶表示素子の製造方法に関する。
【０００２】
【従来の技術】
映像機器としてその応用の幅の広いアクティブマトリックス液晶表示装置は主に薄膜トランジスタをスイッチング素子として用いている。前記薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）の半導体層は非結晶シリコン層を用いており、小規模ＴＦＴ ＬＣＤの製作には有利であるが、電子移動度が低いという短所のため、大画面ＴＦＴ ＬＣＤの製造には適用し難い。
【０００３】
そこで、最近は電子移動度に優れたポリシリコン層を半導体層として用いる
ポリシリコンＴＦＴの研究が活発に行われており、このようなポリシリコンＴＦＴは大画面ＴＦＴ ＬＣＤの製作に容易に適用され得ることは勿論、ＴＦＴアレイ基板に駆動ドライブＩＣと共に集積され得るため、集積度及び価格競争力に優れるという長所がある。
【０００４】
ポリシリコン層の形成方法としては、ポリシリコンを直接に蒸着する方法と、非結晶シリコンを蒸着したのちポリシリコンで結晶化する方法とがあり、通常、基板上に非結晶シリコン層を形成したのち、結晶化工程を行って前記非結晶シリコン層をポリシリコン層に転換させる後者の方法が用いられている。
【０００５】
前者の方法の場合は、４００℃以下の蒸着温度でＳｉＦ４／ＳｉＨ４／Ｈ２混合ガスを使用して蒸着するプラズマ化学気相蒸着法（ＰＥＣＶＤ法：Plasma Enhanced Chemical Vapor Deposition Method）などがあるが、結晶粒成長の制御が難しくて成長方向が不均一となり、それによってポリシリコン薄膜表面の特性が低下するという短所がある。
【０００６】
後者の方法としては反応炉の中で加熱して非結晶シリコンを結晶化する固相結晶化法（ＳＰＣ法：Solid Phase Crystallization）と、高出力パルスレーザのエキシマーレーザを瞬間的に照射して熱を加えることによって薄膜を結晶化するエキシマーレーザアニーリング法（ＥＬＡ法；Eximer Laser Annealing）、非結晶シリコン層上に金属を選択的に蒸着した後、電気場を印加することで、金属がシードの役割を果たして結晶化を起こすような金属誘導結晶化法（Metal Induced Crystallization）などがあり、前記金属誘導化結晶化法を発展させた形態のＦＥＭＩＣ（FE Metal Induced Crystallization）法もある。
【０００７】
この中、ＥＬＡ法は約３００〜８００Åの厚肉のシリコン層を溶融させるために、短波長（λ＝０．３μｍ）の強エネルギーをパルス形態で投与させるため、早い速度の結晶化が可能であり、結晶性に優れて電子の移動度が向上する。
特に、エキシマーレーザの短波長はレーザ光が有するエネルギーの集中性を用いるので、短時間且つ局所的に精密な熱処理が可能であり、下部シリコン層に熱的な損傷を与えることがないという長所がある。
【０００８】
一方、エキシマーレーザ結晶化により製造されたポリシリコン層の結晶粒の大きさは非結晶シリコン膜の厚さと、レーザにより生成される紫外線放射の密度と、下部基板の温度とを可変させることによって精密に制御することができる。
【０００９】
以下、添付の図面を参照して従来技術のポリシリコン結晶化方法、そして、ポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法を説明する。
【００１０】
図１ａから図１ｃは従来技術によるポリシリコン結晶化方法を説明するための工程断面図である。
ポリシリコン結晶化方法は、まず、図１ａに示すように、ガラス基板１０の全面にＳｉＯ２を蒸着してバッファ酸化膜１１を形成し、その上にシランガスを使用するＰＥＣＶＤ(Plasma-Enhanced ＣＶＤ)、ＬＰＣＶＤ（Low-Pressure ＣＶＤ）、スパッタなどの方法を用いて３００〜４００℃で非結晶シリコンを蒸着して非結晶シリコン層１２を形成する。
前記バッファ酸化膜１１は基板１０の不純物が非結晶シリコン層１２に拡散することを防止し、後の結晶化工程時に基板１０への熱流入を遮断する。
【００１１】
以後、図１ｂに示すように、前記非結晶シリコン層１２にエキシマーレーザ光を照射して瞬間的なエネルギーを加えることで非結晶シリコン層１２を溶融させる。この際、非結晶シリコン層１２の底部に溶融されていない成長シード層１３が存在する。
【００１２】
以後、溶融した非結晶シリコン層を凝固させ、結晶を成長させることでポリシリコン層に転換させる。結晶成長は成長シード層１３を中心に行われ、図１ｃに示すように、レーザによるエネルギーによって成長シード層１３が拡散して、一定の方向に移動しつつ結晶化が行われる。
特に、成長シード層の配向性に応じて結晶粒成長の優先方位が決定されるが、通常、非結晶シリコンの結晶成長方位は主に基板に対して傾いた方向の＜１，１，１＞の方位が優勢であり、＜２，２，０＞、＜３，１，１＞などの方位順に結晶粒の成長方向が定められる。
【００１３】
これと異なり、マイクロ−ポリシリコンは基板に対して垂直方向の＜２，２，０＞の方位の結晶粒が優勢であり、＜１，１，１＞方位の結晶粒が約４０％を占め、＜３，１，１＞方位の結晶粒が約１０％を占める。
従って、レーザアニーリングの後に得られたポリシリコン層内には多様な結晶粒の成長方位が存在し、これによって結晶粒の成長時に各進路が妨げられ、結晶粒の成長が容易ではなくなる。また、結晶粒系の密度の増加によって電子移動度の低下をもたらす。
【００１４】
一方、従来の技術に基づいたポリシリコン薄膜トランジスタの形成方法は次の通りである。
【００１５】
まず、基板の全面にシリコン酸化物及び非結晶シリコンを順に蒸着してバッファ層と非結晶シリコン層を形成し、前記非結晶シリコン層に対してエキシマーレーザを用いたアニーリング工程を行って非結晶シリコン層をポリシリコン層に結晶化する。
【００１６】
以後、結晶化したポリシリコン層をパターニングして半導体層を形成し、当該半導体層に選択的に不純物を注入してソース／ドレイン領域を形成する。
この際、不純物の注入は前記半導体層と絶縁して形成されたゲート電極をマスクにして行われ、前記ゲート電極によりマスキングされポリシリコン層に不純物が注入されていない領域はチャネル領域となる。
【００１７】
以後、前記ソース領域及びドレイン領域とそれぞれ連結される金属材質のソース電極及びドレイン電極を形成する。この際、前記ソース電極及びドレイン電極は前記ゲート電極と絶縁膜によって絶縁される。
これにより、ポリシリコンを半導体層とするポリシリコン薄膜トランジスタが完成する。
【００１８】
一方、前記ポリシリコン薄膜トランジスタを含む液晶表示素子は、交互に配列され、画素領域を形成するゲート配線及びデータ配線、ポリシリコン薄膜トランジスタ、画素電極からなる第１基板と、カラーフィルター層と共通電極とからなる第２基板と、前記第１，第２基板の間に介在された液晶層とから構成される。
【００１９】
【発明が解決しようとする課題】
しかしながら、上記のような従来のポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法は次のような問題点がある。
【００２０】
エキシマーレーザアニーリングにより結晶化されたポリシリコン層内には多様な結晶粒の成長方位などが存在するので、結晶粒の成長時に相互間の妨げのため結晶粒の成長が容易ではなくなるだけでなく、結晶粒系密度の増加によって電子又は正孔の移動度が低下する。
また、このようなポリシリコン層をチャネル層にした大面積且つ高精細の液晶表示素子は表示素子としての信頼度が劣る。
【００２１】
そこで、本発明の目的は、一定の方位の結晶粒を有する良質のポリシリコン層を形成し、その結晶粒の大きさを増大させてポリシリコン内の電子移動度を向上させることにある。
本発明の他の目的は、このような良質のポリシリコン層を用いて電気的な特性に優れたポリシリコン薄膜トランジスタ及び液晶表示素子を提供することである。
【００２２】
【課題を解決するための手段】
上記目的を達成するための本発明のポリシリコン結晶化方法は、基板上にポリシリコン層を形成する段階と、前記ポリシリコン層の特定の方位の結晶粒を除いた残り方位の結晶粒を非結晶化させる段階と、前記特定方位の結晶粒を用いて前記ポリシリコン層を結晶化する段階とを備えていることを特徴とする。
【００２３】
そして、本発明によるポリシリコン薄膜トランジスタの製造方法は、基板上にポリシリコン層を形成する段階と、前記ポリシリコン層の特定の方位の結晶粒を除いた残り方位の結晶粒を非結晶化させる段階と、前記特定方位の結晶粒を用いて前記ポリシリコン層を結晶化する段階と、前記ポリシリコン層を選択的にパターニングした後、全面に絶縁膜を形成する段階と、前記ポリシリコン層上の絶縁膜の上部の一定の領域にゲート電極を形成する段階と、前記ゲート電極をマスクにして前記ポリシリコン層に不純物を注入してソース／ドレイン領域を形成する段階とを備えることを特徴とする。
【００２４】
また、本発明による液晶表示素子の製造方法は、第１基板上にポリシリコン層を形成する段階と、前記ポリシリコン層の特定方位の結晶粒を除いた残り方位の結晶粒を非結晶化させる段階と、前記特定方位の結晶粒を用いて前記ポリシリコン層を結晶化する段階と、前記ポリシリコン層を選択的にパターニングした後、全面に絶縁膜を形成する段階と、前記ポリシリコン層上の絶縁膜の上部の一定の領域にゲート電極を形成する段階と、前記ゲート電極をマスクにして前記ポリシリコン層に不純物を注入してソース／ドレイン領域を形成する段階と、前記ソース／ドレイン領域に連結されるソース／ドレイン電極を形成する段階と、前記ドレイン電極に連結される画素電極を形成する段階と、前記第１基板に対向するように第２基板を合着した後、第１，２基板の間に液晶を注入する段階とを備えることを特徴とする。
【００２５】
即ち、本発明は適正な蒸着条件下で蒸着されたポリシリコンが垂直方向の結晶粒を多数含んでいるマイクロ−ポリシリコンになることから案出したものであって、成膜したポリシリコン層に対して垂直方向にシリコンイオンの注入を行うことにより、垂直方向以外に配向している結晶粒を非結晶化させ、垂直方向の結晶粒成長のみを誘導する。これにより、粗大な結晶粒が得られるだけでなく、一定の方向に配列された結晶粒の分布が得られる。
【００２６】
【発明の実施の形態】
以下、添付の図面を参照して本発明によるポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法を詳細に説明する。
【００２７】
図２ａ〜図２ｄは本発明によるポリシリコン結晶化方法を説明するための工程断面図であり、図３は本発明によるポリシリコン薄膜トランジスタの製造方法を説明するための平面図及びそれによる断面図であり、図４は本発明による液晶表示素子の製造方法を説明するための断面図である。
【００２８】
ポリシリコン層の結晶化方法を説明すると、図２ａに示すように、基板２０の全面に薄く且つ均一にシリコン酸化物（ＳｉＯｘ）を蒸着してバッファ酸化膜２１を形成し、前記バッファ酸化膜２１上にプラズマＣＶＤでポリシリコンを蒸着してポリシリコン層２３を形成する。この際、蒸着条件を適宜に調節して、＜２，２，０＞優先方位の結晶粒を有するマイクロ−ポリシリコン層になるようにする。
【００２９】
その後、図２ｂに示すように、ポリシリコン層２３上に基板の垂直方向にシリコン（Ｓｉ）イオンを注入することで、＜２，２，０＞方位外に配向されている結晶粒、即ち、＜１，１，１＞方位などの結晶粒を非結晶化させる。この際、＜２，２，０＞方位に入射するシリコンイオンによって＜２，２，０＞方位に対する直進性が更に高まる。
【００３０】
次いで、図２ｃに示すように、前記ポリシリコン層２３にエキシマーレーザを照射して、ポリシリコン層２３の一定の厚さを溶融及び凝固させて結晶化する。このように、エキシマーレーザアニーリングを行ってポリシリコン層２３を再結晶化すると、ポリシリコン層２３の溶融されていない下部領域に存在する＜２，２，０＞方位の成長シード層２３ａによって結晶粒の成長が誘導される。
【００３１】
従って、図２ｄに示すように、＜２，２，０＞結晶粒のみが粗大に成長し、垂直方向のみに配列された結晶粒が得られることで、電子の移動度の特性が向上する。
【００３２】
一方、図３に基づいて本発明によるポリシリコン薄膜トランジスタの製造方法を説明する。
【００３３】
まず、基板３０の全面にＳｉＯ２のシリコン酸化物を蒸着してバッファ酸化膜３１を形成し、前記バッファ酸化膜３１上に＜２，２，０＞方位の結晶粒系が優勢なマイクロ−ポリシリコン層を蒸着、成長させる。
【００３４】
次に、前記ポリシリコン層３３にシリコンイオンの注入工程を行い、＜２，２，０＞方位外の＜１，１，１＞、＜３，１，１＞方位結晶粒系を非結晶化させる。
その後、垂直方向の＜２，２，０＞方位結晶粒系のみ存在するポリシリコン層３３にエキシマーレーザにより生成されたビーム形態の紫外線を瞬間的に照射する。すると、エキシマーレーザビームによってマイクロ−ポリシリコン層にエネルギーの集中が行われ、シリコン層を溶融させるに十分な１４００℃程度の温度にまで至るようになり、この温度によってポリシリコン層３３が溶融される。この際、未だ溶融されていない＜２，２，０＞方位の成長シード層を中心に結晶粒の成長が行われる。従って、一定の方向に分布された粗大な結晶粒からなるポリシリコン層３３が得られる。
【００３５】
以後、結晶化したポリシリコン層３３をパターニングして半導体層３３を形成し、前記半導体層３３を含む全面にシリコン窒化物（ＳｉＮｘ）又はシリコン酸化物（ＳｉＯｘ）などの無機絶縁膜を蒸着して、ゲート絶縁膜の形成のための第１絶縁膜３４を形成する。
【００３６】
次に、前記第１絶縁膜３４を含む全面にアルミニウム（Ａｌ）又はＡｌ合金などの低抵抗の金属物質を蒸着し、フォトリソグラフィー方法でパターニングして、前記半導体層３３の上部の所定の部位にゲート電極３５を形成する。
そして、前記ゲート電極３５をマスクにして前記半導体層３３に不純物をイオン注入することで、ソース／ドレイン領域３３ａ，３３ｃを形成する。この際、前記ゲート電極３５によりマスキングされ、イオンが注入されていない半導体層はチャネル領域３３ｂとなる。
【００３７】
続いて、前記ゲート電極３５を含む全面に無機絶縁膜を蒸着して、層間絶縁膜の形成のための第２絶縁膜３６を形成し、前記第２絶縁膜３６と第１絶縁膜３４を選択的に除去して、前記ソース／ドレイン領域３３ａ，３３ｃの所定の部位が露出されるコンタクトホールを形成する。
【００３８】
最後に、前記コンタクトホールが埋め込まれるよう前記第２絶縁膜３６上にＡｌ又はＡｌ合金などの低抵抗の金属物質を蒸着し、フォトリソグラフィー方法でパターニングして、前記コンタクトホールを介してソース／ドレイン領域３３ａ，３３ｂと連結されるソース電極３７ａ及びドレイン電極３７ｂを形成する。
【００３９】
これにより、移動度の高いポリシリコンをチャネル層にするポリシリコン薄膜トランジスタが完成する。特に、本発明によるポリシリコンは一定の配向性を有しており、粗大な大きさの結晶粒を有するので、結晶粒間の境界によって電子或いは正孔が捕らえられる確率が落ちることで、素子の移動度の特性が大きく向上する。
【００４０】
一方、図４に基づき本発明による液晶表示素子の製造方法を説明する。
【００４１】
まず、第１基板４０の全面にシリコン酸化物としてバッファ酸化膜４１を形成し、前記バッファ酸化膜４１上に＜２，２，０＞方位が優勢なマイクロ−ポリシリコンを蒸着して成長させる。
次に、前記ポリシリコン層４３に対して垂直方向にシリコンイオンを注入する自己イオン注入工程を行って、垂直方向の＜２，２，０＞方位の結晶粒は強化させ、その外の結晶粒には衝撃を与えて非結晶化させる。
【００４２】
その後、＜２，２，０＞方位の結晶粒系のみ存在するポリシリコン層４２にエキシマーレーザを用いたアニーリング工程を行うことによって非結晶化したシリコン層を溶融させた後、再結晶化する。この際、ポリシリコン層の底部に存在する＜２，２，０＞方位の成長シード層から結晶が形成され、その結晶は成長する。
従って、一定の配向性を有する結晶粒が形成され、結晶成長の進路が妨げられる虞がないので、結晶粒が大きくなる。
【００４３】
結晶化工程が終わった後には、再結晶化されたポリシリコン層４３をフォトリソグラフィー工程でパターニングして、独立した島状の半導体層４３を形成する。
【００４４】
次に、前記半導体層４３を含む全面にシリコン窒化物を塗布してゲート絶縁膜４４を形成し、そのゲート絶縁膜４４上にアルミニウム、モリブデン、銅などの低抵抗の金属を蒸着し、フォトリソグラフィー工程でパターニングして、複数個のゲート配線（図示せず）及び前記ゲート配線から分岐して半導体層４３の所定の部位に配置されるゲート電極４５を形成する。
その後、前記ゲート電極４５をマスクにして半導体層４３に不純物をイオン注入して、ソース／ドレイン領域４３ａ，４３ｃ及びチャネル領域４３ｂを形成する。
【００４５】
次いで、前記ゲート電極４５を含む全面にシリコン窒化物を塗布して層間絶縁膜４６を形成し、前記層間絶縁膜４６とゲート絶縁膜４４を除去して、前記ソース／ドレイン領域４３ａ，４３ｃが露出されるようにコンタクトホールを形成する。
【００４６】
続いて、前記コンタクトホールが埋め込まれるよう前記層間絶縁膜４６上にアルミニウム、モリブデン、銅、クロムなどの低抵抗の金属を蒸着し、フォトリソグラフィー工程でパターニングして、前記ゲート配線と交差するデータ配線４７及び前記コンタクトホールを介してソース／ドレイン領域４３ａ，４３ｃと連結されるソース電極４７ａ及びドレイン電極４７ｂを形成する。
【００４７】
ここで、互いに垂直に交差する前記データ配線４７とゲート配線は画素を定義し、前記２つの配線の交差地点に形成された半導体層４３、ゲート電極４５ａ、ソース／ドレイン電極４７ａ，４７ｂはポリシリコン薄膜トランジスタをなしている。
【００４８】
次に、前記ソース／ドレイン電極４７ａ，４７ｂを含む全面にＢＣＢ、アクリル樹脂などの有機絶縁膜又はシリコン酸化物、シリコン窒化物などの無機絶縁膜を所定の厚さで蒸着して保護膜４８を形成する。
【００４９】
次いで、前記保護膜４８を選択的に除去してドレイン電極４７ｂが露出されるコンタクトホールを形成した後、前記保護膜４８上に前記コンタクトホールを介してドレイン電極４７ｂと連結されるＩＴＯ（Indium Tin Oxide）材質の画素電極４９を形成する。
【００５０】
次に、図示していないが、第２基板の所定の部位に光の漏れを防止するためのブラックマトリックスを形成し、そのブラックマトリックスの間に色相の実現のための赤，緑，青のカラーフィルター層を形成したのち、そのカラーフィルター層上にＩＴＯ材質の共通電極を形成する。
【００５１】
最後に、前記第１基板と第２基板とを対向して合着し、その間の数μｍの空間に液晶を注入し、液晶注入口を密封して処理することで、ポリシリコンを活性層とする液晶表示素子が完成する。
【００５２】
参考に、前記実施形態では＜２，２，０＞方向のイオン注入に限定しているが、イオン注入の方向を適切に調節することで結晶粒の配向性を人為的に調節することができる。
【００５３】
【発明の効果】
以上説明したような本発明のポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法は次のような効果が得られる。
【００５４】
第一に、結晶粒の優先方位でシリコンイオンを注入することによって一定の方位の粗大な結晶粒を有するポリシリコン薄膜の製造が可能となる。
第二に、イオン注入の方向を適切に調節することで、一定の配向性を有する多結晶粒の分布を人為的に調節することができる。
第三に、結晶粒の大きさが増加することにより、結晶粒間の境界によって電子或いは正孔が捕らえられる確率が落ちるので、素子の移動度が大きく改善される。
第四に、結晶粒の大きいポリシリコンをチャネル層にした薄膜トランジスタ及び液晶表示素子は電子移動度の特性が向上するため、大面積、高解像度の素子に適合とされる。
【図面の簡単な説明】
【図１ａ】従来の技術によるポリシリコン結晶化方法を説明するための工程断面図。
【図１ｂ】従来の技術によるポリシリコン結晶化方法を説明するための工程断面図。
【図１ｃ】従来の技術によるポリシリコン結晶化方法を説明するための工程断面図。
【図２ａ】本発明によるポリシリコン結晶化方法を説明するための工程断面図。
【図２ｂ】本発明によるポリシリコン結晶化方法を説明するための工程断面図。
【図２ｃ】本発明によるポリシリコン結晶化方法を説明するための工程断面図。
【図２ｄ】本発明によるポリシリコン結晶化方法を説明するための工程断面図。
【図３】本発明によるポリシリコン薄膜トランジスタの製造方法を説明するための平面図及びそれによる断面図。
【図４】本発明による液晶表示素子の製造方法を説明するための断面図。
【符号の説明】
２０，３０，４０：基板
２１，３１，４１：バッファ酸化膜
２３，３３，４３：ポリシリコン層
２３ａ：成長シード層
３３ａ，４３ａ：ソース領域
３３ｂ，４３ｂ：チャネル領域
３３ｃ，４３ｃ：ドレイン領域
３４，４４：ゲート絶縁膜
３５，４５：ゲート電極
３６，４６：層間絶縁膜
３７ａ，４７ａ：ソース電極
３７ｂ，４７ｂ：ドレイン電極
４８：保護膜
４９：画素電極

Claims (8)

  1. 基板上にポリシリコン層を形成する第１段階と、
    ポリシリコン層にＳｉイオンをイオン注入して同層の垂直方向以外の方位を有する結晶粒を非結晶化させる第２段階と、
    エキシマレーザを用いたアニーリングにより、ポリシリコン層をその下部領域を残して一定の厚さを溶融させ、溶融したポリシリコン層が下部領域に存在する垂直方向の方位を有する結晶粒をシードとして凝固してポリシリコン層が結晶化される第３段階とを備えていることを特徴とするポリシリコン結晶化方法。
  2. ポリシリコン層を形成する前に、バッファ酸化膜を形成することを特徴とする請求項１記載のポリシリコン結晶化方法。
  3. 請求項１または２に記載のポリシリコン結晶化方法を用いて基板上にポリシリコン層を形成する段階と、
    ポリシリコン層を選択的にパターニングした後、全面に絶縁膜を形成する段階と、
    ポリシリコン層上の絶縁膜の上部の一定の領域にゲート電極を形成する段階と、
    ゲート電極をマスクにしてポリシリコン層に不純物を注入してソース／ドレイン領域を形成する段階と
    を備えることを特徴とするポリシリコン薄膜トランジスタの製造方法。
  4. 請求項１または２に記載のポリシリコン結晶化方法を用いて第１基板上にポリシリコン層を形成する段階と、
    ポリシリコン層を選択的にパターニングした後、全面に絶縁膜を形成する第４段階と、
    ポリシリコン層上の絶縁膜の上部の一定の領域にゲート電極を形成し、及び、ゲート電極と接続されたゲート配線を形成する第５段階と、
    ゲート電極をマスクにしてポリシリコン層に不純物を注入してソース／ドレイン領域を形成する第６段階と、
    ゲート電極を含む全面に層間絶縁膜を形成する第７段階と、
    層間絶縁膜の各コンタクトホールを通じてソース／ドレイン領域に連結されるソース／ドレイン電極を形成し、且つ、ソース電極に接続されたデータ配線を形成する第８段階と、
    ソース／ドレイン電極を含む全面に保護膜を形成する第９段階と、
    ドレイン電極に連結される画素電極を形成する第１０段階と、
    第１基板に対向するように第２基板を合着した後、第１基板と第２基板との間に液晶を注入する第１１段階と
    を備えることを特徴とする液晶表示素子の製造方法。
  5. ポリシリコン層を形成する前にバッファ酸化膜を形成することを特徴とする請求項４記載の液晶表示素子の製造方法。
  6. 第５段階でゲート電極と同時にゲート配線を形成し、第８段階でソース／ドレイン電極と同時にゲート配線に交差するデータ配線を形成することを特徴とする請求項４記載の液晶表示素子の製造方法。
  7. 第６段階でソース／ドレイン領域を形成した後に、ゲート電極を含む全面に層間絶縁膜を形成することを特徴とする請求項４記載の液晶表示素子の製造方法。
  8. 第８段階でソース／ドレイン電極を形成した後、ソース／ドレイン電極を含む全面に保護膜を形成することを特徴とする請求項４記載の液晶表示素子の製造方法。
JP2002188292A 2001-07-11 2002-06-27 ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法 Expired - Fee Related JP4282954B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-041668 2001-07-11
KR10-2001-0041668A KR100487426B1 (ko) 2001-07-11 2001-07-11 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
JP2003068646A JP2003068646A (ja) 2003-03-07
JP4282954B2 true JP4282954B2 (ja) 2009-06-24

Family

ID=19712064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002188292A Expired - Fee Related JP4282954B2 (ja) 2001-07-11 2002-06-27 ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法

Country Status (6)

Country Link
US (1) US7172952B2 (ja)
JP (1) JP4282954B2 (ja)
KR (1) KR100487426B1 (ja)
CN (1) CN1291452C (ja)
DE (1) DE10228518B4 (ja)
TW (1) TW548851B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP2006512749A (ja) * 2002-08-19 2006-04-13 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 種々の照射パターンを有するシングルショット半導体処理システム及び方法
TWI360707B (en) * 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
KR100490552B1 (ko) * 2003-03-13 2005-05-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
US7385223B2 (en) * 2003-04-24 2008-06-10 Samsung Sdi Co., Ltd. Flat panel display with thin film transistor
KR100544117B1 (ko) * 2003-05-01 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
CN1295751C (zh) * 2003-06-16 2007-01-17 友达光电股份有限公司 多晶硅薄膜的制造方法
TWI351713B (en) * 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
CN1327478C (zh) * 2004-02-03 2007-07-18 统宝光电股份有限公司 一种利用激光结晶工艺制作薄膜晶体管的方法
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US7355675B2 (en) * 2004-12-29 2008-04-08 Asml Netherlands B.V. Method for measuring information about a substrate, and a substrate for use in a lithographic apparatus
WO2009018472A1 (en) * 2007-07-31 2009-02-05 The Regents Of The University Of California Low-temperature formation of polycrystalline semiconductor films via enhanced metal-induced crystallization
KR20100074179A (ko) * 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN103354204A (zh) * 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
JP6020079B2 (ja) * 2012-11-19 2016-11-02 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器
CN104992899A (zh) * 2015-06-09 2015-10-21 深圳市华星光电技术有限公司 多晶硅薄膜的制备方法及多晶硅tft结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5893221A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体薄膜構造とその製造方法
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
ATE132919T1 (de) * 1990-04-10 1996-01-15 Canon Kk Verfahren zur herstellung einer halbleiterdünnschicht
JPH0492413A (ja) * 1990-08-08 1992-03-25 Canon Inc 結晶薄膜の成長方法
US5221630A (en) * 1990-11-19 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a two layered structure gate electrode
JP2875380B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
JPH04330717A (ja) * 1991-02-08 1992-11-18 Nippon Sheet Glass Co Ltd 半導体膜の製造方法
US5403756A (en) * 1991-11-20 1995-04-04 Sharp Kabushiki Kaisha Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor
US5336335A (en) * 1992-10-09 1994-08-09 Astropower, Inc. Columnar-grained polycrystalline solar cell and process of manufacture
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
JP3240719B2 (ja) * 1992-12-10 2001-12-25 ソニー株式会社 半導体薄膜結晶の成長方法
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP3157985B2 (ja) * 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP3254072B2 (ja) * 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2826982B2 (ja) * 1994-07-07 1998-11-18 エルジイ・セミコン・カンパニイ・リミテッド 結晶化方法及びこれを用いた薄膜トランジスタの製造方法
JP3539821B2 (ja) * 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5885884A (en) * 1995-09-29 1999-03-23 Intel Corporation Process for fabricating a microcrystalline silicon structure
JPH09186336A (ja) * 1995-12-27 1997-07-15 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US6383899B1 (en) * 1996-04-05 2002-05-07 Sharp Laboratories Of America, Inc. Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation
US5970368A (en) * 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
KR100485232B1 (ko) * 1998-02-09 2005-04-25 세이코 엡슨 가부시키가이샤 액정 패널, 이를 구비한 전자 기기 및 박막 트랜지스터 어레이 기판
US6338987B1 (en) * 1998-08-27 2002-01-15 Lg.Philips Lcd Co., Ltd. Method for forming polycrystalline silicon layer and method for fabricating thin film transistor
JP2002368013A (ja) 2001-06-13 2002-12-20 Hitachi Ltd Ｃｍｏｓ型薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP2003068646A (ja) 2003-03-07
DE10228518A1 (de) 2003-03-20
US20030013281A1 (en) 2003-01-16
KR100487426B1 (ko) 2005-05-04
KR20030006104A (ko) 2003-01-23
CN1291452C (zh) 2006-12-20
CN1396629A (zh) 2003-02-12
DE10228518B4 (de) 2015-06-18
TW548851B (en) 2003-08-21
US7172952B2 (en) 2007-02-06

Similar Documents

Publication Publication Date Title
JP4282954B2 (ja) ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法
US6020224A (en) Method for making thin film transistor
US7507645B2 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
JP3326654B2 (ja) 表示用半導体チップの製造方法
KR101287198B1 (ko) 폴리실리콘 ｔｆｔ 어레이 기판 및 그 제조방법
US7217642B2 (en) Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
CN100356506C (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
KR100878240B1 (ko) 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
KR100966420B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
JP3421882B2 (ja) 多結晶半導体薄膜の作成方法
KR100333275B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
KR100577795B1 (ko) 다결정 실리콘막 형성방법
US6812072B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
KR100662492B1 (ko) 비정질막 결정화 방법 및 이를 적용한 액정표시소자의제조방법
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
JP3361670B2 (ja) 半導体装置およびその製造方法
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
JP2000068515A (ja) 薄膜半導体装置の製造方法
WO2008032917A1 (en) Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same
KR100496138B1 (ko) 실리콘 결정화방법
KR101012794B1 (ko) 다결정 규소막의 형성 방법
KR100587374B1 (ko) 폴리실리콘 결정화 방법 및 이를 이용한 액정표시소자의제조방법
KR20050001517A (ko) 티오씨 액정표시장치용 박막트랜지스터의 결정화 공정

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090318

R150 Certificate of patent or registration of utility model

Ref document number: 4282954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees