JP3421882B2 - 多結晶半導体薄膜の作成方法 - Google Patents
多結晶半導体薄膜の作成方法Info
- Publication number
- JP3421882B2 JP3421882B2 JP28009794A JP28009794A JP3421882B2 JP 3421882 B2 JP3421882 B2 JP 3421882B2 JP 28009794 A JP28009794 A JP 28009794A JP 28009794 A JP28009794 A JP 28009794A JP 3421882 B2 JP3421882 B2 JP 3421882B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- polycrystalline
- semiconductor thin
- grain size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 78
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 238000002360 preparation method Methods 0.000 title 1
- 239000010408 film Substances 0.000 claims description 89
- 239000000758 substrate Substances 0.000 claims description 40
- 239000002243 precursor Substances 0.000 claims description 39
- 239000013078 crystal Substances 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 24
- 239000004973 liquid crystal related substance Substances 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 13
- 239000001257 hydrogen Substances 0.000 claims description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 6
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 15
- 239000011159 matrix material Substances 0.000 description 12
- 238000009826 distribution Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多結晶半導体薄膜の作成
方法に関する。より詳しくは、エネルギービームの照射
により多結晶半導体薄膜の大粒径化を図る技術に関す
る。又、本発明は多結晶半導体薄膜を活性層として薄膜
トランジスタが集積形成された半導体装置の製造方法に
関する。さらには、半導体装置を駆動基板として組み込
んだアクティブマトリクス型液晶表示装置の製造方法に
関する。
方法に関する。より詳しくは、エネルギービームの照射
により多結晶半導体薄膜の大粒径化を図る技術に関す
る。又、本発明は多結晶半導体薄膜を活性層として薄膜
トランジスタが集積形成された半導体装置の製造方法に
関する。さらには、半導体装置を駆動基板として組み込
んだアクティブマトリクス型液晶表示装置の製造方法に
関する。
【０００２】
【従来の技術】従来の薄膜半導体装置は石英等高耐熱性
の絶縁基板を使用し、１０００℃以上に及ぶ高温プロセ
スを経て薄膜トランジスタを集積形成していた。この様
な薄膜半導体装置は、例えばアクティブマトリクス型液
晶表示装置の駆動基板として盛んに開発されている。液
晶表示装置の応用を図る上で、薄膜半導体装置の製造コ
スト低減化が望まれており、安価なガスラ基板を採用で
きる低温プロセスへのアプローチがなされている。特
に、大型且つ高精細な液晶表示装置を製造する上で、安
価なガラス基板が利用できる低温プロセスの開発が精力
的に進められている。その一貫として、低融点ガラス基
板上に非晶質シリコンを成膜し、これにレーザビームを
照射して高品質の多結晶シリコンに転換する技術が研究
されている。非晶質シリコンに比べ多結晶シリコンはキ
ャリアの移動度が大きい為、高性能な薄膜トランジスタ
を集積形成可能である。
の絶縁基板を使用し、１０００℃以上に及ぶ高温プロセ
スを経て薄膜トランジスタを集積形成していた。この様
な薄膜半導体装置は、例えばアクティブマトリクス型液
晶表示装置の駆動基板として盛んに開発されている。液
晶表示装置の応用を図る上で、薄膜半導体装置の製造コ
スト低減化が望まれており、安価なガスラ基板を採用で
きる低温プロセスへのアプローチがなされている。特
に、大型且つ高精細な液晶表示装置を製造する上で、安
価なガラス基板が利用できる低温プロセスの開発が精力
的に進められている。その一貫として、低融点ガラス基
板上に非晶質シリコンを成膜し、これにレーザビームを
照射して高品質の多結晶シリコンに転換する技術が研究
されている。非晶質シリコンに比べ多結晶シリコンはキ
ャリアの移動度が大きい為、高性能な薄膜トランジスタ
を集積形成可能である。
【０００３】
【発明が解決しようとする課題】しかしながら、前駆膜
として非晶質シリコンを用いると、レーザビームを照射
しても十分に大きな粒径を得る事ができず、微結晶状態
しか得られないという課題がある。微結晶状態のシリコ
ン薄膜では、薄膜トランジスタの高性能化を達成する事
は困難である。但し、レーザビームの照射エネルギーを
ある程度最適化すれば、非晶質シリコンを多結晶シリコ
ンに変換する事が可能である。この場合でも、相当程度
の大粒径化を可能とする照射エネルギーの領域は非常に
狭く、量産的に安定して高品質の多結晶シコリン薄膜を
作成する事は実際上難しい。一般に、非晶質シリコン薄
膜はプラズマＣＶＤ法により成膜されるが、膜中に多量
の水素を含有している。この為、レーザ照射によって含
有水素が突沸する等の不具合が生じ、実用化を図る上で
難点となっている。
として非晶質シリコンを用いると、レーザビームを照射
しても十分に大きな粒径を得る事ができず、微結晶状態
しか得られないという課題がある。微結晶状態のシリコ
ン薄膜では、薄膜トランジスタの高性能化を達成する事
は困難である。但し、レーザビームの照射エネルギーを
ある程度最適化すれば、非晶質シリコンを多結晶シリコ
ンに変換する事が可能である。この場合でも、相当程度
の大粒径化を可能とする照射エネルギーの領域は非常に
狭く、量産的に安定して高品質の多結晶シコリン薄膜を
作成する事は実際上難しい。一般に、非晶質シリコン薄
膜はプラズマＣＶＤ法により成膜されるが、膜中に多量
の水素を含有している。この為、レーザ照射によって含
有水素が突沸する等の不具合が生じ、実用化を図る上で
難点となっている。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は高品質の多結晶半導体薄膜を作成す
る事を目的とする。かかる目的を達成する為に以下の手
段を講じた。即ち、本発明によれば多結晶半導体薄膜は
以下の工程により作成される。先ず成膜工程を行ない、
絶縁基板上に所定の成膜条件で半導体を成長させ、３ｎ
ｍ以上の粒径を有する結晶粒の集合からなる多結晶質の
前駆膜を形成する。次いで照射工程を行ない、該前駆膜
にビーム強度が照射対象となる面積区画の中央部で低く
周辺部で高くなるエネルギービームを照射し該結晶粒を
大粒径化して該前駆膜を多結晶半導体薄膜に転換する。
具体的には、前記成膜工程では、低圧化学気相成長又は
常圧化学気相成長により５００℃〜６５０℃の成膜温度
で結晶粒が３nm以上の粒径を有する前駆膜を形成する。
この成膜工程では、実質的に水素を含有させない成膜条
件で多結晶質の前駆膜を形成できる。一方、前記照射工
程では、例えばエキシマレーザパルスからなるエネルギ
ービームをワンショットで照射する。
題に鑑み、本発明は高品質の多結晶半導体薄膜を作成す
る事を目的とする。かかる目的を達成する為に以下の手
段を講じた。即ち、本発明によれば多結晶半導体薄膜は
以下の工程により作成される。先ず成膜工程を行ない、
絶縁基板上に所定の成膜条件で半導体を成長させ、３ｎ
ｍ以上の粒径を有する結晶粒の集合からなる多結晶質の
前駆膜を形成する。次いで照射工程を行ない、該前駆膜
にビーム強度が照射対象となる面積区画の中央部で低く
周辺部で高くなるエネルギービームを照射し該結晶粒を
大粒径化して該前駆膜を多結晶半導体薄膜に転換する。
具体的には、前記成膜工程では、低圧化学気相成長又は
常圧化学気相成長により５００℃〜６５０℃の成膜温度
で結晶粒が３nm以上の粒径を有する前駆膜を形成する。
この成膜工程では、実質的に水素を含有させない成膜条
件で多結晶質の前駆膜を形成できる。一方、前記照射工
程では、例えばエキシマレーザパルスからなるエネルギ
ービームをワンショットで照射する。
【０００５】本発明にかかる多結晶半導体薄膜の作成方
法は、薄膜半導体装置の製造方法に適用できる。この製
造方法では先ず成膜工程を行ない、絶縁基板上に所定の
成膜条件で半導体を成長させ、３ｎｍ以上の粒径を有す
る結晶粒の集合からなる多結晶質の前駆膜を形成する。
次いで照射工程を行ない、該前駆膜にビーム強度が照射
対象となる面積区画の中央部で低く周辺部で高くなるエ
ネルギービームを照射し該結晶粒を大粒径化して該前駆
膜を多結晶半導体薄膜に転換する。最後に加工工程を行
ない、該多結晶半導体薄膜を活性層として薄膜トランジ
スタを集積形成し、薄膜半導体装置を完成する。
法は、薄膜半導体装置の製造方法に適用できる。この製
造方法では先ず成膜工程を行ない、絶縁基板上に所定の
成膜条件で半導体を成長させ、３ｎｍ以上の粒径を有す
る結晶粒の集合からなる多結晶質の前駆膜を形成する。
次いで照射工程を行ない、該前駆膜にビーム強度が照射
対象となる面積区画の中央部で低く周辺部で高くなるエ
ネルギービームを照射し該結晶粒を大粒径化して該前駆
膜を多結晶半導体薄膜に転換する。最後に加工工程を行
ない、該多結晶半導体薄膜を活性層として薄膜トランジ
スタを集積形成し、薄膜半導体装置を完成する。
【０００６】上述した薄膜半導体装置の製造方法は、特
にアクティブマトリクス型の液晶表示装置の製造に適用
できる。この製造方法では先ず成膜工程を行ない、絶縁
基板上に所定の成膜条件で半導体を成長させ、３ｎｍ以
上の粒径を有する結晶粒の集合からなる多結晶質の前駆
膜を形成する。次いで照射工程を行ない、該前駆膜にビ
ーム強度が照射対象となる面積区画の中央部で低く周辺
部で高くなるエネルギービームを照射し該結晶粒を大粒
径化して該前駆膜を多結晶半導体薄膜に転換する。続い
て第１加工工程を行ない、該多結晶半導体薄膜を活性層
として薄膜トランジスタを集積形成する。さらに第２加
工工程を行ない、個々の薄膜トランジスタに接続して画
素電極を集積形成する。最後に組立工程を行ない、予め
対向電極の形成された対向基板を所定の間隙を介して該
絶縁基板に接合した後、該間隙に液晶を封入し、アクテ
ィブマトリクス型液晶表示装置を完成する。
にアクティブマトリクス型の液晶表示装置の製造に適用
できる。この製造方法では先ず成膜工程を行ない、絶縁
基板上に所定の成膜条件で半導体を成長させ、３ｎｍ以
上の粒径を有する結晶粒の集合からなる多結晶質の前駆
膜を形成する。次いで照射工程を行ない、該前駆膜にビ
ーム強度が照射対象となる面積区画の中央部で低く周辺
部で高くなるエネルギービームを照射し該結晶粒を大粒
径化して該前駆膜を多結晶半導体薄膜に転換する。続い
て第１加工工程を行ない、該多結晶半導体薄膜を活性層
として薄膜トランジスタを集積形成する。さらに第２加
工工程を行ない、個々の薄膜トランジスタに接続して画
素電極を集積形成する。最後に組立工程を行ない、予め
対向電極の形成された対向基板を所定の間隙を介して該
絶縁基板に接合した後、該間隙に液晶を封入し、アクテ
ィブマトリクス型液晶表示装置を完成する。
【０００７】
【作用】本発明によれば、初めに絶縁基板上に低圧化学
気相成長（ＬＰＣＶＤ）又は常圧化学気相成長（ＡＰＣ
ＶＤ）により多結晶シリコン等の前駆膜を成膜する。こ
の前駆膜に対しレーザビーム等のエネルギービームを照
射して結晶化させる。この時、ＬＰＣＶＤ又はＡＰＣＶ
Ｄにより成膜された多結晶シリコンは実質的に水素を含
有していない。前駆膜の水素濃度が低い為容易に大粒径
化させる事が可能である。以上の方法により、絶縁基板
上に形成した薄膜半導体をエネルギービームを用いて高
品質で大粒径なグレインを有する多結晶半導体へと転換
する事が可能になる。
気相成長（ＬＰＣＶＤ）又は常圧化学気相成長（ＡＰＣ
ＶＤ）により多結晶シリコン等の前駆膜を成膜する。こ
の前駆膜に対しレーザビーム等のエネルギービームを照
射して結晶化させる。この時、ＬＰＣＶＤ又はＡＰＣＶ
Ｄにより成膜された多結晶シリコンは実質的に水素を含
有していない。前駆膜の水素濃度が低い為容易に大粒径
化させる事が可能である。以上の方法により、絶縁基板
上に形成した薄膜半導体をエネルギービームを用いて高
品質で大粒径なグレインを有する多結晶半導体へと転換
する事が可能になる。
【０００８】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１の（Ａ）は、本発明にかかる多結
晶半導体薄膜の作成方法を示す模式図である。図１の
（Ｂ）は比較の為従来の多結晶半導体薄膜の作成方法を
示している。本発明によれば（Ａ）に示す様に、先ず成
膜工程を行ない絶縁基板（図示せず）上に所定の成膜条
件で半導体を成長させ前駆膜１を形成する。この前駆膜
１は微小な結晶粒２の集合からなり多結晶質である。次
に照射工程を行ないレーザ等のエネルギービームを照射
して熱履歴を加え結晶粒を大粒径化して前駆膜を多結晶
半導体薄膜３に転換する。具体的には、例えば絶縁基板
上にＬＰＣＶＤあるいはＡＰＣＶＤ等の方法を用いて、
成膜温度５００℃〜６５０℃で３nm以上の粒径を有する
多結晶シリコンを前駆膜１として成膜する。この成膜方
法をアクティブマトリクス型液晶表示装置の製造に適用
する場合には絶縁基板としてガラス等の透明材料を用い
る。多結晶シリコンに含まれる結晶粒２は少なくとも３
nm程度の粒径を有する事が好ましい。粒径がこれ以下で
あると多結晶質というよりもむしろ非晶質に近い状態に
なる。好ましくはＬＰＣＶＤ等で３０〜５０nmの粒径サ
イズを有する多結晶シリコンを成膜する。ＬＰＣＶＤで
は例えば原料気体として１００％のＳｉＨ4を用いてい
る。このシランの直接分解により多結晶シリコンを化学
気相成長させる。５００℃〜６００℃程度の成膜温度で
所望の粒径を実現できる。絶縁基板としてはこの成膜温
度に絶えられるガラス材料等を用いれば良い。シランの
直接分解により成膜するので、多結晶シリコンには実質
上水素が含有されていない。仮に、微小量の水素が含ま
れいても、成膜温度が４００℃より高いので、水素は成
膜段階で放出される。次に、照射工程では例えば３０８
nmの波長を有するエキシマレーザをエネルギー密度１５
０〜４５０mJ／cm2 、パルス継続時間１００〜１０００
ns程度、基板温度２０〜４５０℃程度の範囲で照射す
る。エキシマレーザパルスのワンショット照射により、
多結晶シリコンは一旦溶融した後再結晶化する。この熱
履歴により結晶粒が大粒径化する。
詳細に説明する。図１の（Ａ）は、本発明にかかる多結
晶半導体薄膜の作成方法を示す模式図である。図１の
（Ｂ）は比較の為従来の多結晶半導体薄膜の作成方法を
示している。本発明によれば（Ａ）に示す様に、先ず成
膜工程を行ない絶縁基板（図示せず）上に所定の成膜条
件で半導体を成長させ前駆膜１を形成する。この前駆膜
１は微小な結晶粒２の集合からなり多結晶質である。次
に照射工程を行ないレーザ等のエネルギービームを照射
して熱履歴を加え結晶粒を大粒径化して前駆膜を多結晶
半導体薄膜３に転換する。具体的には、例えば絶縁基板
上にＬＰＣＶＤあるいはＡＰＣＶＤ等の方法を用いて、
成膜温度５００℃〜６５０℃で３nm以上の粒径を有する
多結晶シリコンを前駆膜１として成膜する。この成膜方
法をアクティブマトリクス型液晶表示装置の製造に適用
する場合には絶縁基板としてガラス等の透明材料を用い
る。多結晶シリコンに含まれる結晶粒２は少なくとも３
nm程度の粒径を有する事が好ましい。粒径がこれ以下で
あると多結晶質というよりもむしろ非晶質に近い状態に
なる。好ましくはＬＰＣＶＤ等で３０〜５０nmの粒径サ
イズを有する多結晶シリコンを成膜する。ＬＰＣＶＤで
は例えば原料気体として１００％のＳｉＨ4を用いてい
る。このシランの直接分解により多結晶シリコンを化学
気相成長させる。５００℃〜６００℃程度の成膜温度で
所望の粒径を実現できる。絶縁基板としてはこの成膜温
度に絶えられるガラス材料等を用いれば良い。シランの
直接分解により成膜するので、多結晶シリコンには実質
上水素が含有されていない。仮に、微小量の水素が含ま
れいても、成膜温度が４００℃より高いので、水素は成
膜段階で放出される。次に、照射工程では例えば３０８
nmの波長を有するエキシマレーザをエネルギー密度１５
０〜４５０mJ／cm2 、パルス継続時間１００〜１０００
ns程度、基板温度２０〜４５０℃程度の範囲で照射す
る。エキシマレーザパルスのワンショット照射により、
多結晶シリコンは一旦溶融した後再結晶化する。この熱
履歴により結晶粒が大粒径化する。
【０００９】一方、（Ｂ）に示す参考例では、プラズマ
化学気相成長（ＰＣＶＤ）により非晶質シリコンを成膜
して前駆膜１としている。ＰＣＶＤではシランと水素の
混合ガスを原料気体としプラズマ分解により非晶質シリ
コンを成長させる。基板温度は１８０℃〜３５０℃程度
である。原料気体中に多量の水素を含有すると共に成膜
温度が４５０℃以下である為、非晶質シリコンには例え
ば１５〜２０％程度の水素が含有されている。この非晶
質シリコンからなる前駆膜１にレーザ照射を加えると多
結晶化した半導体薄膜３が得られる。
化学気相成長（ＰＣＶＤ）により非晶質シリコンを成膜
して前駆膜１としている。ＰＣＶＤではシランと水素の
混合ガスを原料気体としプラズマ分解により非晶質シリ
コンを成長させる。基板温度は１８０℃〜３５０℃程度
である。原料気体中に多量の水素を含有すると共に成膜
温度が４５０℃以下である為、非晶質シリコンには例え
ば１５〜２０％程度の水素が含有されている。この非晶
質シリコンからなる前駆膜１にレーザ照射を加えると多
結晶化した半導体薄膜３が得られる。
【００１０】上述した様に、レーザアニーリングを行な
う事により、多結晶シリコンと非晶質シリコンは共に結
晶化が進行する。（Ａ）に示す様に、前駆膜として多結
晶シリコンを用いた場合、レーザ照射前の状態における
結晶粒２の粒径は、レーザ照射によって大幅に拡大して
いる。レーザ照射後の粒径は例えば５００nmに達する。
一方、（Ｂ）に示す様に、非晶質シリコンを前駆膜１と
して用いた場合、レーザ照射により一応多結晶半導体薄
膜３を得ているが、その結晶粒径は多結晶シリコンを前
駆膜として用いた場合に比べ小さい。
う事により、多結晶シリコンと非晶質シリコンは共に結
晶化が進行する。（Ａ）に示す様に、前駆膜として多結
晶シリコンを用いた場合、レーザ照射前の状態における
結晶粒２の粒径は、レーザ照射によって大幅に拡大して
いる。レーザ照射後の粒径は例えば５００nmに達する。
一方、（Ｂ）に示す様に、非晶質シリコンを前駆膜１と
して用いた場合、レーザ照射により一応多結晶半導体薄
膜３を得ているが、その結晶粒径は多結晶シリコンを前
駆膜として用いた場合に比べ小さい。
【００１１】表１に、この様にして作成した多結晶半導
体薄膜の平均結晶粒径とエネルギー密度との関係を示
す。比較の為、非晶質シリコンに同様のレーザアニーリ
ングを施した結果も併せて示す。なお、表１に挙げた結
晶粒径のデータは図２に示した方法で算出したものであ
る。即ち、結晶粒径は透過型電子顕微鏡（ＴＥＭ）によ
り個々の結晶粒の長径ａと短径ｂを実測し、両者の積の
平方根を計算して求めた。表１の測定結果から明らかな
様に、非晶質シリコンを前駆膜とした場合、平均結晶粒
径がエネルギー密度に大きく依存しており、大粒径を得
る為の条件が狭い事が分る。一方、多結晶シリコンを前
駆膜に用いた場合、膜中の水素濃度が非晶質シリコンに
比べて低い為、レーザ照射後の平均結晶粒径のエネルギ
ー依存性が小さく、広いエネルギー範囲に渡って大粒径
が得られている。又その結晶粒径も非晶質シリコンを用
いた場合よりも大きく、５００nmに達する大粒径が得ら
れている。
体薄膜の平均結晶粒径とエネルギー密度との関係を示
す。比較の為、非晶質シリコンに同様のレーザアニーリ
ングを施した結果も併せて示す。なお、表１に挙げた結
晶粒径のデータは図２に示した方法で算出したものであ
る。即ち、結晶粒径は透過型電子顕微鏡（ＴＥＭ）によ
り個々の結晶粒の長径ａと短径ｂを実測し、両者の積の
平方根を計算して求めた。表１の測定結果から明らかな
様に、非晶質シリコンを前駆膜とした場合、平均結晶粒
径がエネルギー密度に大きく依存しており、大粒径を得
る為の条件が狭い事が分る。一方、多結晶シリコンを前
駆膜に用いた場合、膜中の水素濃度が非晶質シリコンに
比べて低い為、レーザ照射後の平均結晶粒径のエネルギ
ー依存性が小さく、広いエネルギー範囲に渡って大粒径
が得られている。又その結晶粒径も非晶質シリコンを用
いた場合よりも大きく、５００nmに達する大粒径が得ら
れている。
【表１】
【００１２】図３は、図１に示したレーザ照射の具体例
を表わしている。ここでは、大判のウェハからなる絶縁
基板１１に対してレーザパルス１２をワンショット照射
している。このワンショット照射領域は、例えば５×５
cm2 の正方形を有する面積区画１３を対象としている。
この面積区画１３毎にウェハが分割され、所望の薄膜半
導体装置が得られる。即ち、個々の面積区画１３はワン
チップ分に相当する。勿論、絶縁基板１１の表面にはレ
ーザ照射に先立って予め多結晶シリコン等の前駆膜が成
膜されている。
を表わしている。ここでは、大判のウェハからなる絶縁
基板１１に対してレーザパルス１２をワンショット照射
している。このワンショット照射領域は、例えば５×５
cm2 の正方形を有する面積区画１３を対象としている。
この面積区画１３毎にウェハが分割され、所望の薄膜半
導体装置が得られる。即ち、個々の面積区画１３はワン
チップ分に相当する。勿論、絶縁基板１１の表面にはレ
ーザ照射に先立って予め多結晶シリコン等の前駆膜が成
膜されている。
【００１３】面積区画１３の対角線Ａ−Ａに沿ったレー
ザパルス１２の断面強度分布を図４のグラフに示す。図
示する様に、レーザビーム強度は照射対象となる面積区
画の中央部で低く周辺部で高くなる様に設定している。
具体的には、周辺部のレーザビーム強度は中央部よりも
１〜７０％程度高く設定する。図４のグラフは図３に示
した対角線Ａ−Ａに沿った断面強度分布を示している
が、他の方位についても同様な強度分布となっている。
従って、対角線Ａ−Ａの中点を通る垂線を軸にして、図
４に示したプロファイルを回転させた形状が、レーザパ
ルスの３次元的なエネルギー分布を示す事になる。この
様にエネルギー分布を設定する事により、周辺部からの
熱放散による温度低下を防ぐ事ができ、レーザ照射の対
象となる面積区画全体に渡って均一な結晶粒径を得る事
ができる。この様なレーザパルスの断面強度分布は簡単
な光学系を用いて周辺部のビーム強度を相対的に増加
し、中央部のビーム強度を相対的に減少する事によって
実現できる。
ザパルス１２の断面強度分布を図４のグラフに示す。図
示する様に、レーザビーム強度は照射対象となる面積区
画の中央部で低く周辺部で高くなる様に設定している。
具体的には、周辺部のレーザビーム強度は中央部よりも
１〜７０％程度高く設定する。図４のグラフは図３に示
した対角線Ａ−Ａに沿った断面強度分布を示している
が、他の方位についても同様な強度分布となっている。
従って、対角線Ａ−Ａの中点を通る垂線を軸にして、図
４に示したプロファイルを回転させた形状が、レーザパ
ルスの３次元的なエネルギー分布を示す事になる。この
様にエネルギー分布を設定する事により、周辺部からの
熱放散による温度低下を防ぐ事ができ、レーザ照射の対
象となる面積区画全体に渡って均一な結晶粒径を得る事
ができる。この様なレーザパルスの断面強度分布は簡単
な光学系を用いて周辺部のビーム強度を相対的に増加
し、中央部のビーム強度を相対的に減少する事によって
実現できる。
【００１４】図５は本発明の一応用例として、表示用薄
膜半導体装置の製造方法を表わしている。本製造方法は
先ず最初に成膜工程を行ない、ガラス材料からなる透明
な絶縁基板３１の上に半導体薄膜３２を形成する。この
半導体薄膜３２は前駆状態では比較的小さな粒径を有す
る多結晶であり、例えば多結晶シリコンからなる。次
に、半導体薄膜３２のレーザアニールを含む一連の処理
を行ない、１チップ分の面積区画３３に薄膜トランジス
タを集積形成する。本実施例では面積区画３３内にマト
リクスアレイ３４、水平走査回路３５、垂直走査回路３
６を含んでいる。これらには何れも薄膜トランジスタが
集積形成される。最後にマトリクスアレイ３４に１画面
分の画素電極を形成して表示用薄膜半導体装置を完成す
る。
膜半導体装置の製造方法を表わしている。本製造方法は
先ず最初に成膜工程を行ない、ガラス材料からなる透明
な絶縁基板３１の上に半導体薄膜３２を形成する。この
半導体薄膜３２は前駆状態では比較的小さな粒径を有す
る多結晶であり、例えば多結晶シリコンからなる。次
に、半導体薄膜３２のレーザアニールを含む一連の処理
を行ない、１チップ分の面積区画３３に薄膜トランジス
タを集積形成する。本実施例では面積区画３３内にマト
リクスアレイ３４、水平走査回路３５、垂直走査回路３
６を含んでいる。これらには何れも薄膜トランジスタが
集積形成される。最後にマトリクスアレイ３４に１画面
分の画素電極を形成して表示用薄膜半導体装置を完成す
る。
【００１５】上記製造方法ではレーザ照射工程を含んで
おり、面積区画３３に対してレーザパルス３８をワショ
ットで照射し、１チップ分の半導体薄膜３２の一括加熱
処理を行なう。このレーザ照射工程は一括加熱により半
導体薄膜３２の結晶化を行なう事を目的とする。本発明
の特徴事項として、半導体薄膜３２が前駆状態で比較的
粒径の小さな多結晶であり、一括加熱により溶融した後
再び結晶化し比較的大粒径の多結晶に転換できる。レー
ザパルス３８としてエキシマレーザ光を用いる事ができ
る。エキシマーザ光は強力なパルス紫外光である為、シ
リコン等からなる半導体薄膜３２の表面層で吸収され、
その部分の温度を上昇させるが、絶縁基板３１まで加熱
する事はない。ガラス材料からなる透明絶縁基板３１に
例えば厚み３０nmのシリコン膜をＬＰＣＶＤで成膜した
場合、ＸｅＣｌエキシマレーザ光を照射した時の溶融閾
値エネルギーは１３０mJ／cm2 程度である。膜厚全体が
溶融するには例えば２２０mJ／cm2 程度のエネルギーが
必要である。溶融してから固化するまでの時間はおよそ
７０nsである。
おり、面積区画３３に対してレーザパルス３８をワショ
ットで照射し、１チップ分の半導体薄膜３２の一括加熱
処理を行なう。このレーザ照射工程は一括加熱により半
導体薄膜３２の結晶化を行なう事を目的とする。本発明
の特徴事項として、半導体薄膜３２が前駆状態で比較的
粒径の小さな多結晶であり、一括加熱により溶融した後
再び結晶化し比較的大粒径の多結晶に転換できる。レー
ザパルス３８としてエキシマレーザ光を用いる事ができ
る。エキシマーザ光は強力なパルス紫外光である為、シ
リコン等からなる半導体薄膜３２の表面層で吸収され、
その部分の温度を上昇させるが、絶縁基板３１まで加熱
する事はない。ガラス材料からなる透明絶縁基板３１に
例えば厚み３０nmのシリコン膜をＬＰＣＶＤで成膜した
場合、ＸｅＣｌエキシマレーザ光を照射した時の溶融閾
値エネルギーは１３０mJ／cm2 程度である。膜厚全体が
溶融するには例えば２２０mJ／cm2 程度のエネルギーが
必要である。溶融してから固化するまでの時間はおよそ
７０nsである。
【００１６】一般に絶縁基板３１は大型のウェハからな
り表示用薄膜半導体装置３７を多数個取りできる様にし
ている。即ちウェハには予め複数の面積区画３３が設定
されており、レーザ照射工程では個々の面積区画に対し
てレーザパルス３８を順次ワンショットで照射する。こ
の場合、互いに隣接する面積区画３３の間に設けられた
分離体３９を除いて個々の面積区画３３に対しレーザパ
ルス３８をワンショット照射する。本例では面積区画３
３は矩形を有しており、これに整合して矩形の断面４０
を有するレーザパルス３８をワンショットで照射する。
り表示用薄膜半導体装置３７を多数個取りできる様にし
ている。即ちウェハには予め複数の面積区画３３が設定
されており、レーザ照射工程では個々の面積区画に対し
てレーザパルス３８を順次ワンショットで照射する。こ
の場合、互いに隣接する面積区画３３の間に設けられた
分離体３９を除いて個々の面積区画３３に対しレーザパ
ルス３８をワンショット照射する。本例では面積区画３
３は矩形を有しており、これに整合して矩形の断面４０
を有するレーザパルス３８をワンショットで照射する。
【００１７】次に、図６及び図７を参照して、図５に示
した表示用薄膜半導体装置の具体的な製造方法を参考の
為に説明する。先ず最初に、図６の工程（Ａ）で透明絶
縁基板６１を用意する。この透明絶縁基板６１は例えば
ガラス材料からなり耐熱温度は６００℃を若干超える程
度である。この透明絶縁基板６１の上に薄膜トランジス
タの活性層となる半導体薄膜６２を成膜する。例えばＬ
ＰＣＶＤにより粒径の微細な多結晶シリコンを成膜す
る。次に工程（Ｂ）で半導体薄膜６２を所定の形状にパ
タニングし薄膜トランジスタの素子領域とする。素子領
域に対してイオン注入等により不純物をドーピングしソ
ース領域Ｓ及びドレイン領域Ｄを形成する。次に工程
（Ｃ）でレーザ処理効率を上げる為反射防止膜６３を予
め成膜する。この反射防止膜は例えばＳｉＯ2 からなり
３０nm〜１００nmの厚みで堆積する。なおこの反射防止
膜６３は透明絶縁基板６１の耐熱温度以下にて作成する
必要がある。続いて工程（Ｄ）で、反射防止膜６３を介
しレーザパルスを照射する。そのエネルギーは１５０mJ
／cm2 〜５００mJ／cm2 程度であり、パルス幅は４０nm
以上に設定されている。このレーザ照射により半導体薄
膜６２のチャネル領域Ｃｈとなる部分が結晶化すると共
に、ソース領域Ｓ及びドレイン領域Ｄに注入された不純
物の活性化を同時に行なう事ができる。レーザパルスの
ワンショット照射により透明絶縁基板６１の耐熱温度以
下でシリコン膜の結晶化と不純物の活性化を行なう事が
可能になる。
した表示用薄膜半導体装置の具体的な製造方法を参考の
為に説明する。先ず最初に、図６の工程（Ａ）で透明絶
縁基板６１を用意する。この透明絶縁基板６１は例えば
ガラス材料からなり耐熱温度は６００℃を若干超える程
度である。この透明絶縁基板６１の上に薄膜トランジス
タの活性層となる半導体薄膜６２を成膜する。例えばＬ
ＰＣＶＤにより粒径の微細な多結晶シリコンを成膜す
る。次に工程（Ｂ）で半導体薄膜６２を所定の形状にパ
タニングし薄膜トランジスタの素子領域とする。素子領
域に対してイオン注入等により不純物をドーピングしソ
ース領域Ｓ及びドレイン領域Ｄを形成する。次に工程
（Ｃ）でレーザ処理効率を上げる為反射防止膜６３を予
め成膜する。この反射防止膜は例えばＳｉＯ2 からなり
３０nm〜１００nmの厚みで堆積する。なおこの反射防止
膜６３は透明絶縁基板６１の耐熱温度以下にて作成する
必要がある。続いて工程（Ｄ）で、反射防止膜６３を介
しレーザパルスを照射する。そのエネルギーは１５０mJ
／cm2 〜５００mJ／cm2 程度であり、パルス幅は４０nm
以上に設定されている。このレーザ照射により半導体薄
膜６２のチャネル領域Ｃｈとなる部分が結晶化すると共
に、ソース領域Ｓ及びドレイン領域Ｄに注入された不純
物の活性化を同時に行なう事ができる。レーザパルスの
ワンショット照射により透明絶縁基板６１の耐熱温度以
下でシリコン膜の結晶化と不純物の活性化を行なう事が
可能になる。
【００１８】次に図７の工程（Ｅ）に移り、レーザ照射
後不要となった反射防止膜６３を剥離する。その後チャ
ネル領域Ｃｈの上にゲート絶縁膜６６を形成する。この
ゲート絶縁膜６６はＳｉＯ2 やＰ−ＳｉＮ等からなり例
えば１５０nmの厚みを有している。ゲート絶縁膜６６の
上にゲート電極６７を形成する。その材料としてここで
はアルミニウムを使用しており、６００℃以下での加工
を可能としている。さらにＰＳＧからなる第１層間絶縁
膜６８を５００nmの厚みで成膜した。この第１層間絶縁
膜６８にソース領域Ｓに連通するコンタクトホール６９
を開口する。次に工程（Ｆ）でソース領域Ｓに連通する
配線７０をパタニング形成する。その上にＰＳＧを５０
０nmの厚みで成膜し第２層間絶縁膜７１を形成する。第
２層間絶縁膜７１及び第１層間絶縁膜６８を介してドレ
イン領域Ｄに連通するコンタクトホール７２を開口す
る。最後に工程（Ｇ）で第２層間絶縁膜７１の上にＩＴ
Ｏを成膜し所定の形状にパタニングして画素電極７３と
する。この様にして表示用薄膜半導体装置のマトリクス
アレイに含まれる画素電極駆動用薄膜トランジスタが完
成する。
後不要となった反射防止膜６３を剥離する。その後チャ
ネル領域Ｃｈの上にゲート絶縁膜６６を形成する。この
ゲート絶縁膜６６はＳｉＯ2 やＰ−ＳｉＮ等からなり例
えば１５０nmの厚みを有している。ゲート絶縁膜６６の
上にゲート電極６７を形成する。その材料としてここで
はアルミニウムを使用しており、６００℃以下での加工
を可能としている。さらにＰＳＧからなる第１層間絶縁
膜６８を５００nmの厚みで成膜した。この第１層間絶縁
膜６８にソース領域Ｓに連通するコンタクトホール６９
を開口する。次に工程（Ｆ）でソース領域Ｓに連通する
配線７０をパタニング形成する。その上にＰＳＧを５０
０nmの厚みで成膜し第２層間絶縁膜７１を形成する。第
２層間絶縁膜７１及び第１層間絶縁膜６８を介してドレ
イン領域Ｄに連通するコンタクトホール７２を開口す
る。最後に工程（Ｇ）で第２層間絶縁膜７１の上にＩＴ
Ｏを成膜し所定の形状にパタニングして画素電極７３と
する。この様にして表示用薄膜半導体装置のマトリクス
アレイに含まれる画素電極駆動用薄膜トランジスタが完
成する。
【００１９】最後に図８は、図５に示した表示用薄膜半
導体装置を駆動基板として組み立てられたアクティブマ
トリクス型液晶表示装置の一例を示す斜視図である。図
示する様に、本液晶表示装置は駆動基板１０１と対向基
板１０２と両者の間に保持された液晶１０３とを備えた
パネル構造を有する。駆動基板１０１には画素アレイ１
０４と駆動回路部とが集成形成されている。駆動回路部
は垂直走査回路１０５と水平走査回路１０６とに分れて
いる。又、駆動基板１０１の周辺部上端には外部接続用
の端子部１０７が形成されている。端子部１０７は配線
１０８を介して垂直走査回路１０５及び水平走査回路１
０６に接続している。マトリクスアレイ１０４は互いに
直交配置したゲートライン１０９及び信号ライン１１０
を含んでいる。両ライン１０９，１１０の交差部には画
素電極１１１とこれを駆動する薄膜トランジスタ１１２
が設けられている。個々の薄膜トランジスタ１１２のソ
ース電極は対応する信号ライン１１０に接続され、ゲー
ト電極は対応するゲートライン１０９に接続され、ドレ
イン電極は対応する画素電極１１１に接続している。各
ゲートライン１０９は垂直走査回路１０５に接続され、
各信号ライン１１０は水平走査回路１０６に接続されて
いる。
導体装置を駆動基板として組み立てられたアクティブマ
トリクス型液晶表示装置の一例を示す斜視図である。図
示する様に、本液晶表示装置は駆動基板１０１と対向基
板１０２と両者の間に保持された液晶１０３とを備えた
パネル構造を有する。駆動基板１０１には画素アレイ１
０４と駆動回路部とが集成形成されている。駆動回路部
は垂直走査回路１０５と水平走査回路１０６とに分れて
いる。又、駆動基板１０１の周辺部上端には外部接続用
の端子部１０７が形成されている。端子部１０７は配線
１０８を介して垂直走査回路１０５及び水平走査回路１
０６に接続している。マトリクスアレイ１０４は互いに
直交配置したゲートライン１０９及び信号ライン１１０
を含んでいる。両ライン１０９，１１０の交差部には画
素電極１１１とこれを駆動する薄膜トランジスタ１１２
が設けられている。個々の薄膜トランジスタ１１２のソ
ース電極は対応する信号ライン１１０に接続され、ゲー
ト電極は対応するゲートライン１０９に接続され、ドレ
イン電極は対応する画素電極１１１に接続している。各
ゲートライン１０９は垂直走査回路１０５に接続され、
各信号ライン１１０は水平走査回路１０６に接続されて
いる。
【００２０】
【発明の効果】以上説明した様に、本発明によれば、大
面積の一括レーザアニール処理において広いエネルギー
範囲に渡って均一且つ大粒径な結晶粒を持つ多結晶半導
体薄膜を得る事ができる。従って、これを活性層とする
薄膜トランジスタの特性も均一且つ高移動度にできる
為、今後大面積、高解像度のアクティブマトリクス型液
晶表示装置を実現するに当たって、本発明は極めて大き
な効果を奏する。
面積の一括レーザアニール処理において広いエネルギー
範囲に渡って均一且つ大粒径な結晶粒を持つ多結晶半導
体薄膜を得る事ができる。従って、これを活性層とする
薄膜トランジスタの特性も均一且つ高移動度にできる
為、今後大面積、高解像度のアクティブマトリクス型液
晶表示装置を実現するに当たって、本発明は極めて大き
な効果を奏する。
【図１】本発明にかかる多結晶半導体薄膜作成方法を示
す模式図である。
す模式図である。
【図２】結晶粒径の算出方法を示す模式図である。
【図３】レーザ照射工程の一例を示す説明図である。
【図４】レーザの断面強度分布を示すグラフである。
【図５】本発明に従って製造された表示用薄膜半導体装
置の一例を示す模式的な斜視図である。
置の一例を示す模式的な斜視図である。
【図６】本発明にかかる薄膜半導体装置の製造方法を示
す工程図である。
す工程図である。
【図７】同じく製造方法を示す工程図である。
【図８】本発明に従って製造されたアクティブマトリク
ス型液晶表示装置の一例を示す模式的な斜視図である。
ス型液晶表示装置の一例を示す模式的な斜視図である。
１ 前駆膜
２ 結晶粒
３ 多結晶半導体薄膜
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 29/786
(72)発明者 浦園 丈展
東京都品川区北品川６丁目７番35号 ソ
ニー株式会社内
(72)発明者 林 久雄
東京都品川区北品川６丁目７番35号 ソ
ニー株式会社内
(56)参考文献 特開 平１−205516（ＪＰ，Ａ)
特開 平２−81424（ＪＰ，Ａ)
特開 平５−13802（ＪＰ，Ａ)
特開 平５−182923（ＪＰ，Ａ)
特開 平６−45272（ＪＰ，Ａ)
特開 平６−132220（ＪＰ，Ａ)
特開 平６−140327（ＪＰ，Ａ)
特開 平６−204538（ＪＰ，Ａ)
特開 平６−252064（ＪＰ，Ａ)
特開 平６−283422（ＪＰ，Ａ)
特開 平６−283548（ＪＰ，Ａ)
特開 昭63−29924（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/20
G02F 1/1368
H01L 21/205
H01L 21/336
H01L 27/12
H01L 29/786
Claims (6)
- 【請求項１】 絶縁基板上に所定の成膜条件で半導体を
成長させ、３ｎｍ以上の粒径を有する結晶粒の集合から
なる多結晶質の前駆膜を形成する成膜工程と、 該前駆膜にビーム強度が照射対象となる面積区画の中央
部で低く周辺部で高くなるエネルギービームを照射し該
結晶粒を大粒径化して該前駆膜を多結晶半導体薄膜に転
換する照射工程とを行なう多結晶半導体薄膜の作成方
法。 - 【請求項２】 前記成膜工程は、低圧化学気相成長又は
常圧化学気相成長により５００℃〜６５０℃の成膜温度
で結晶粒が３nm以上の粒径を有する前駆膜を形成する請
求項１記載の多結晶半導体薄膜の作成方法。 - 【請求項３】 前記成膜工程は、シランのみを原料ガス
に用いた低圧化学気相成長により実質的に水素を含有さ
せない成膜条件で多結晶質の前駆膜を形成する請求項１
記載の多結晶半導体薄膜の作成方法。 - 【請求項４】 前記照射工程は、エキシマレーザパルス
からなるエネルギービームをワンショットで照射する請
求項１記載の多結晶半導体薄膜の作成方法。 - 【請求項５】 絶縁基板上に所定の成膜条件で半導体を
成長させ、３ｎｍ以上の粒径を有する結晶粒の集合から
なる多結晶質の前駆膜を形成する成膜工程と、 該前駆膜にビーム強度が照射対象となる面積区画の中央
部で低く周辺部で高くなるエネルギービームを照射し該
結晶粒を大粒径化して該前駆膜を多結晶半導体薄膜に転
換する照射工程と、 該多結晶半導体薄膜を活性層として薄膜トランジスタを
集積形成する加工工程とを行なう薄膜半導体装置の製造
方法。 - 【請求項６】 絶縁基板上に所定の成膜条件で半導体を
成長させ、３ｎｍ以上の粒径を有する結晶粒の集合から
なる多結晶質の前駆膜を形成する成膜工程と、 該前駆膜にビーム強度が照射対象となる面積区画の中央
部で低く周辺部で高くなるエネルギービームを照射し該
結晶粒を大粒径化して該前駆膜を多結晶半導体薄膜に転
換する照射工程と、 該多結晶半導体薄膜を活性層として薄膜トランジスタを
集積形成する第１加工工程と、 個々の薄膜トランジスタに接続して画素電極を集積形成
する第２加工工程と、 予め対向電極の形成された対向基板を所定の間隙を介し
て該絶縁基板に接合した後該間隙に液晶を封入する組立
工程とを行なう液晶表示装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28009794A JP3421882B2 (ja) | 1994-10-19 | 1994-10-19 | 多結晶半導体薄膜の作成方法 |
| DE69520538T DE69520538T2 (de) | 1994-10-19 | 1995-10-17 | Verfahren zur Herstellung einer dünnen polykristallinen Halbleiterschicht |
| EP95116366A EP0708479B1 (en) | 1994-10-19 | 1995-10-17 | Method of forming polycrystalline semiconductor thin film |
| KR1019950035897A KR100398829B1 (ko) | 1994-10-19 | 1995-10-18 | 다결정반도체박막의작성방법 |
| US08/544,569 US6015720A (en) | 1994-10-19 | 1995-10-18 | Method of forming polycrystalline semiconductor thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28009794A JP3421882B2 (ja) | 1994-10-19 | 1994-10-19 | 多結晶半導体薄膜の作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08124852A JPH08124852A (ja) | 1996-05-17 |
| JP3421882B2 true JP3421882B2 (ja) | 2003-06-30 |
Family
ID=17620282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28009794A Expired - Lifetime JP3421882B2 (ja) | 1994-10-19 | 1994-10-19 | 多結晶半導体薄膜の作成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6015720A (ja) |
| EP (1) | EP0708479B1 (ja) |
| JP (1) | JP3421882B2 (ja) |
| KR (1) | KR100398829B1 (ja) |
| DE (1) | DE69520538T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414132B1 (ko) * | 1998-07-02 | 2004-01-07 | 아스트로파워 | 다결정성 실리콘 박막, 다결정성 실리콘 박막 전자 디바이스, 집적 태양 전지, 태양전지 모듈 및 그 제조방법 |
| JP2000183358A (ja) * | 1998-07-17 | 2000-06-30 | Sony Corp | 薄膜半導体装置の製造方法 |
| JP3156776B2 (ja) * | 1998-08-03 | 2001-04-16 | 日本電気株式会社 | レーザ照射方法 |
| US6506635B1 (en) | 1999-02-12 | 2003-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
| KR100324871B1 (ko) * | 1999-06-25 | 2002-02-28 | 구본준, 론 위라하디락사 | 박막트랜지스터 제조방법 |
| US6193482B1 (en) * | 1999-10-22 | 2001-02-27 | Chih-Ming Chen | Structure of a piston of an air-filing device |
| US6521492B2 (en) * | 2000-06-12 | 2003-02-18 | Seiko Epson Corporation | Thin-film semiconductor device fabrication method |
| US6544465B1 (en) * | 2000-08-18 | 2003-04-08 | Micron Technology, Inc. | Method for forming three dimensional structures from liquid with improved surface finish |
| JP2002176180A (ja) * | 2000-12-06 | 2002-06-21 | Hitachi Ltd | 薄膜半導体素子及びその製造方法 |
| JP4135347B2 (ja) * | 2001-10-02 | 2008-08-20 | 株式会社日立製作所 | ポリシリコン膜生成方法 |
| JP4474108B2 (ja) * | 2002-09-02 | 2010-06-02 | 株式会社 日立ディスプレイズ | 表示装置とその製造方法および製造装置 |
| US20060006467A1 (en) * | 2004-07-07 | 2006-01-12 | Yoshiaki Nakazaki | Transistor structure and circuit suitable for input/output protection of liquid crystal display device |
| JP4434115B2 (ja) | 2005-09-26 | 2010-03-17 | 日新電機株式会社 | 結晶性シリコン薄膜の形成方法及び装置 |
| JP4529855B2 (ja) | 2005-09-26 | 2010-08-25 | 日新電機株式会社 | シリコン物体形成方法及び装置 |
| KR101299604B1 (ko) * | 2005-10-18 | 2013-08-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| US7972943B2 (en) * | 2007-03-02 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| KR20100029126A (ko) * | 2007-06-15 | 2010-03-15 | 나노그램 코포레이션 | 무기물 포일의 반응성 유동 증착 및 합성 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4309224A (en) * | 1978-10-06 | 1982-01-05 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device |
| US4409724A (en) * | 1980-11-03 | 1983-10-18 | Texas Instruments Incorporated | Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby |
| US4448632A (en) * | 1981-05-25 | 1984-05-15 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor devices |
| US4933296A (en) * | 1985-08-02 | 1990-06-12 | General Electric Company | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays |
| JPS62297289A (ja) * | 1986-06-17 | 1987-12-24 | Matsushita Electronics Corp | 単結晶薄膜の形成方法 |
| JP2600929B2 (ja) * | 1989-01-27 | 1997-04-16 | 松下電器産業株式会社 | 液晶画像表示装置およびその製造方法 |
| JPH02258689A (ja) * | 1989-03-31 | 1990-10-19 | Canon Inc | 結晶質薄膜の形成方法 |
| US5290712A (en) * | 1989-03-31 | 1994-03-01 | Canon Kabushiki Kaisha | Process for forming crystalline semiconductor film |
| US5278093A (en) * | 1989-09-23 | 1994-01-11 | Canon Kabushiki Kaisha | Method for forming semiconductor thin film |
| JPH0456325A (ja) * | 1990-06-26 | 1992-02-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3203652B2 (ja) * | 1990-10-29 | 2001-08-27 | セイコーエプソン株式会社 | 半導体薄膜の製造方法 |
| US5365875A (en) * | 1991-03-25 | 1994-11-22 | Fuji Xerox Co., Ltd. | Semiconductor element manufacturing method |
| JP3092761B2 (ja) * | 1991-12-02 | 2000-09-25 | キヤノン株式会社 | 画像表示装置及びその製造方法 |
| US5372836A (en) * | 1992-03-27 | 1994-12-13 | Tokyo Electron Limited | Method of forming polycrystalling silicon film in process of manufacturing LCD |
| CN1088002A (zh) * | 1992-11-16 | 1994-06-15 | 东京电子株式会社 | 制造液晶显示器基板及评价半导体晶体的方法与装置 |
| JP3165304B2 (ja) * | 1992-12-04 | 2001-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法及び半導体処理装置 |
| US5403762A (en) * | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
| JPH06232069A (ja) * | 1993-02-04 | 1994-08-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US5471330A (en) * | 1993-07-29 | 1995-11-28 | Honeywell Inc. | Polysilicon pixel electrode |
| US5513594A (en) * | 1993-10-20 | 1996-05-07 | Mcclanahan; Adolphus E. | Clamp with wafer release for semiconductor wafer processing equipment |
| KR100299292B1 (ko) * | 1993-11-02 | 2001-12-01 | 이데이 노부유끼 | 다결정실리콘박막형성방법및그표면처리장치 |
| JPH07230104A (ja) * | 1993-12-24 | 1995-08-29 | Toshiba Corp | アクティブマトリクス型表示素子及びその製造方法 |
| JPH07249591A (ja) * | 1994-03-14 | 1995-09-26 | Matsushita Electric Ind Co Ltd | 半導体薄膜のレーザーアニール方法及び薄膜半導体素子 |
| JP3326654B2 (ja) * | 1994-05-02 | 2002-09-24 | ソニー株式会社 | 表示用半導体チップの製造方法 |
| US5712191A (en) * | 1994-09-16 | 1998-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US5756364A (en) * | 1994-11-29 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method of semiconductor device using a catalyst |
| US5550066A (en) * | 1994-12-14 | 1996-08-27 | Eastman Kodak Company | Method of fabricating a TFT-EL pixel |
-
1994
- 1994-10-19 JP JP28009794A patent/JP3421882B2/ja not_active Expired - Lifetime
-
1995
- 1995-10-17 EP EP95116366A patent/EP0708479B1/en not_active Expired - Lifetime
- 1995-10-17 DE DE69520538T patent/DE69520538T2/de not_active Expired - Fee Related
- 1995-10-18 US US08/544,569 patent/US6015720A/en not_active Expired - Lifetime
- 1995-10-18 KR KR1019950035897A patent/KR100398829B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69520538T2 (de) | 2001-10-04 |
| DE69520538D1 (de) | 2001-05-10 |
| KR100398829B1 (ko) | 2004-03-02 |
| EP0708479B1 (en) | 2001-04-04 |
| EP0708479A2 (en) | 1996-04-24 |
| EP0708479A3 (en) | 1996-09-11 |
| US6015720A (en) | 2000-01-18 |
| JPH08124852A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3421882B2 (ja) | 多結晶半導体薄膜の作成方法 | |
| JP3326654B2 (ja) | 表示用半導体チップの製造方法 | |
| JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
| KR100227439B1 (ko) | 다결정 박막 및 박막 반도체 장치 제작 방법 | |
| JP3072005B2 (ja) | 半導体装置及びその製造方法 | |
| EP0886319B1 (en) | Method for making a thin film transistor | |
| US5904770A (en) | Method of manufacturing a semiconductor device | |
| US7507645B2 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| JP4282954B2 (ja) | ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法 | |
| JPH05175235A (ja) | 多結晶半導体薄膜の製造方法 | |
| JP2003092262A (ja) | 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法 | |
| US6025217A (en) | Method of forming polycrystalline semiconductor thin film | |
| US7189665B2 (en) | Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device | |
| JP3284899B2 (ja) | 半導体素子及びその製造方法 | |
| JP4316149B2 (ja) | 薄膜トランジスタ製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09246183A (ja) | 多結晶半導体膜の製造方法 | |
| JP4701467B2 (ja) | 多結晶膜の製造方法および半導体装置の製造方法 | |
| JP3326650B2 (ja) | 半導体装置の製造方法 | |
| JP4514908B2 (ja) | 半導体装置の製造方法 | |
| KR20030015617A (ko) | 결정질 실리콘의 제조방법 | |
| KR100366959B1 (ko) | 실리콘 결정화방법 | |
| JP3310321B2 (ja) | アクティブマトリクス基板の製造方法 | |
| US20040155246A1 (en) | Semiconductor film and method of forming the same, and semiconductor device and display apparatus using the semiconductor film | |
| JP3392677B2 (ja) | 半導体薄膜、半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |