KR20030015617A - 결정질 실리콘의 제조방법 - Google Patents

결정질 실리콘의 제조방법 Download PDF

Info

Publication number
KR20030015617A
KR20030015617A KR1020010049447A KR20010049447A KR20030015617A KR 20030015617 A KR20030015617 A KR 20030015617A KR 1020010049447 A KR1020010049447 A KR 1020010049447A KR 20010049447 A KR20010049447 A KR 20010049447A KR 20030015617 A KR20030015617 A KR 20030015617A
Authority
KR
South Korea
Prior art keywords
crystalline silicon
silicon layer
silicon
layer
capping
Prior art date
Application number
KR1020010049447A
Other languages
English (en)
Other versions
KR100761345B1 (ko
Inventor
김상현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010049447A priority Critical patent/KR100761345B1/ko
Publication of KR20030015617A publication Critical patent/KR20030015617A/ko
Application granted granted Critical
Publication of KR100761345B1 publication Critical patent/KR100761345B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Abstract

본 발명에서는, 절연기판을 구비하는 단계와; 상기 절연기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층 상부에 절연물질로 이루어진 캡핑막을 형성하는 단계와; 상기 캡핑막 상부에 완전용융 영역 에너지를 조사하여, 상기 캡핑막 하부의 상기 비정질 실리콘층을 결정질 실리콘층으로 결정화하는 단계를 포함하는 결정질 실리콘층의 제조방법을 제공하므로써, 첫째, 캡핑막이 가지는 열 보온력에 의해 레이저 빔 사이즈를 늘릴 수 있어 측면성장 영역을 넓힐 수 있고, 둘째, 상키 캡핑막이 가지는 열 보온력에 의해 응고 시간이 길어지므로, 결정립계간의 융기현상을 방지할 수 있으며, 세째, 상기 캡핑막에 의해 결정화 공정중에 대기중의 이물질이 실리콘층에 유입되는 것이 방지되어, 실리콘층의 소자특성을 향상시킬 수 있는 장점을 가진다.

Description

결정질 실리콘의 제조방법{Method of manufacturing a crystalloid silicone}
본 발명은 결정질 실리콘의 제조방법에 관한 것으로, 특히, 순차측면 고상 (sequential lateral solidification ; 이하, SLS로 약칭함) 결정화 기술을 이용한 결정질 실리콘의 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
상기 액정표시장치는 박막트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이 기판과 컬러 필터(color filter) 기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 비발광 소자에 의한 화상표시장치를 뜻한다.
현재의 평판 디스플레이 분야에서는 능동구동 액정표시 소자(AMLCD : ActiveMatrix Liquid Crystal Display)가 주류를 이루고 있다. AMLCD에서는 박막 트랜지스터(TFT : Thin Film Transistor) 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.
이러한 박막트랜지스터 반도체 소자로는 전계효과 이동도가 높으며, 광전류가 적어 구동회로부 일체형 액정표시장치나 빛이 많이 쬐이는 디스플레이 용도로 다결정 실리콘이 주로 이용된다.
이 다결정 실리콘의 제조방법은 공정온도에 따라 저온 공정과 고온 공정으로 나눌 수 있으며, 이중 고온 공정은 공정온도가 1000℃ 근처로 절연기판의 변형온도 이상의 온도조건이 요구되어 열저항력이 높은 고가의 석영기판을 써야 된다는 점과, 이 고온 공정에 의한 다결정 실리콘 박막의 경우 성막시 높은 표면조도(surface roughness)와 미세 결정립 등의 저품위 결정성으로, 저온공정에 의한 다결정 실리콘보다 소자응용 특성이 떨어진다는 단점이 있으므로, 저온 증착이 가능한 비정질 실리콘을 이용하여 이를 결정화시켜 다결정 실리콘으로 형성하는 기술이 연구/개발되고 있다.
상기 저온 공정은 레이저 열처리(laser annealing), 금속유도 결정화(Metal Induced Crystallization) 등으로 분류할 수 있다.
이중 레이저 열처리 공정은 펄스(pulse)형태의 레이저 빔을 기판 상에 조사하는 방법을 이용하는데, 이 펄스형태의 레이저 빔에 의하면 용융과 응고가 10 ~ 102나노세컨드(nano second) 단위로 반복되어 진행되는 방식으로써, 하부 절연기판에 가해지는 데미지(damage)를 최소화시킬 수 있는 장점을 가져 저온 결정화 공정에서 가장 주목받고 있다.
이하, 도면을 참조하여 레이저 열처리 공정에 따른 실리콘의 결정화 공정에 대해서 설명한다.
도 1은 레이저 에너지 밀도별 실리콘의 결정화 곡선 그래프로서, 결정립의 크기에 따라 레이저 결정화 영역을 분류하였다.
도시한 바와 같이, 그래프상의 제 1 영역은 부분 용융 영역(partial melting regime)으로서, 실리콘층의 표면만을 용융시켜 작은 결정립(G)을 형성하게 된다.
제 2 영역은 완전 용융 근접 영역(near-complete melting regime)으로서, 측면 성장에 의해, 제 1 영역보다 조대한 결정립을 형성할 수 있으나, 균일한 결정립을 수득하기는 어렵다.
제 3 영역은 완전 용융 영역(complete melting regime)으로서, 비정질 실리콘층 전체를 용융시킨 후 균일한 결정핵 생성(homogeneous nucleation)에 의해 미세한(fine) 결정립으로 형성된다.
즉, 레이저 열처리 공정을 이용하여 다결정 실리콘을 제조하는 공정에서는 제 2 영역대의 에너지 밀도를 이용하여 균일하게 조대한 결정립을 형성하기 위하여, 레이저 빔의 조사횟수 및 중첩비를 조절한다.
그러나, 다결정 실리콘의 다수 개의 결정립계는 전류흐름의 장애요소로 작용하여 신뢰성 있는 박막트랜지스터 소자를 제공하기 어렵고, 다수 개의 결정립내에서는 전자간의 충돌에 의한 충돌전류 및 열화에 의해 절연막이 파괴되어 제품불량을 초래하는 문제점을 가지고 있으므로, 이러한 문제점을 개선하기 위하여, 실리콘 결정립이 액상 실리콘과 고상 실리콘의 경계면에서, 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 SLS 결정화 기술에 의해 단결정 실리콘을 형성하는 기술(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956~957, 1997)이 제안되었다.
상기 SLS 결정화 기술에서는, 레이저 에너지 크기와 레이저 빔의 조사범위 및 그 이동거리(translation distance)를 적절히 조절하여, 실리콘 결정립을 소정의 길이만큼 측면성장시킴으로써, 비정질 실리콘을 단결정 수준으로 결정화시킬 수 있다.
도 2는 기존의 SLS 결정화 기술에 따른 결정질 실리콘의 제조공정중, 레이저 열처리 단계의 개략적인 단면도이다.
도시한 바와 같이, 절연기판(1) 상에 버퍼층(12), 비정질 실리콘층(14)을 차례대로 형성한 후, 이 비정질 실리콘층(14)이 형성된 기판 상에 오픈 영역(II)을 가지는 마스크(16)를 배치한 후, 레이저 열처리 공정을 진행한다.
도면으로 도시하지는 않았지만, 상기 마스크(16)의 상부에는 레이저 빔을 모으는 렌즈가 위치하고, 상기 마스크(16)와 기판 사이에는 완전 용융 에너지 밀도를 집중시키는 렌즈가 구비된다.
이하, 도 3a 내지 도 3c는 일반적인 SLS 결정화 기술에 의한 레이저 열처리 공정에 있어서, 실리콘의 결정화 메커니즘을 단계별로 나타낸 평면도이다.
우선, 비정질 실리콘층(14)의 일부영역 상에 제 1 레이저 샷을 조사하여, 상기 제 1 레이저 샷이 조사된 비정질 실리콘층(14)을 완전 용융시킨다.
이 단계에서, 상기 제 1 레이저 빔 사이즈와 대응되는 영역(L) 양측의 제 1, 2 주변부(Ia, Ib)에서는 상기 제 1 레이저 샷이 조사되는 과정에서 부분 용융(도 1의 제 1 영역) 에너지에 의해 작은 결정립(18)이 형성되어, 이 작은 결정립(18)의 일부가 상기 완전 용융된 실리콘층의 씨드로 작용하여, 상기 "L"영역내의 화살표 방향으로 측면성장하여 제 1 결정립(20)을 형성하게 된다(도 3a).
이어서, 상기 작은 결정립(도 3a의 18)과 오버랩되도록(도면상에서는 제 2 주변부(Ib)) 제 2 레이저 샷을 추가하여, 상기 제 2 레이저 샷의 빔 사이즈와 대응되는 영역(LL)의 실리콘층을 완전용융하면, 이 용융된 실리콘층(15)에 인접한 상기 제 1 결정립(20)이 씨드로 작용하여, 상기 "LL"영역내에 표시한 화살표 방향으로 측면성장이 진행되어, 상기 도 3c에서와 같이 단결정 수준의 제 2 결정립(22)을 형성하게 된다.
이러한 과정의 반복을 거치면서, 제 N 레이저 샷을 진행하여 측면 성장을 인위적으로 확장시키는 방식에 의해 단결정 수준의 결정립을 형성하는 것이다.
그러나, 마스크의 오픈영역이 큰 경우나 레이저 열처리 에너지가 높은 경우에는 SLS 결정화 공정에서도 측면성장 영역간에 의도하지 않은 작은 결정립 영역이 형성될 수 있다.
도 4는 측면성장 영역간에 작은 결정립 영역을 포함하는 결정질 실리콘층의 평면도이다.
상기 SLS 결정화 방법에서는, 마스크 오픈 영역(예를 들면, 상기 도 2의"II"영역)을 넓게 하면, 하나의 레이저 샷에 의한 측면성장 영역을 크게 할 수 있어 생산량(throughput)을 증가시킬 수 있다.
물론, 마스크가 작은 경우에는 이런 현상이 발생하지는 않지만, 마스크 오픈 영역을 너무 작게 하는 경우에는 생산량 측면에서 손실이 따르게 된다.
반면에, 레이저 조사는 펄스형태로 진행되는데 나노세컨드단위로 용융과 응고가 반복되므로, 마스크 오픈 영역이 크거나 에너지가 작은 경우 짧은 응고시간에 의해 측면성장이 충분히 이루어지지 못한 상태에서 결정화가 이루어져, 도시한 바와 같이, 측면 성장 영역(III)이 서로 만나지 못하고 측면 성장 영역(III) 사이에 의도하지 않은 작은 결정립 형성영역(IV)이 형성된 상태로 결정화가 완료된다.
도 5a는 일반적인 결정질 실리콘의 일부영역에 대한 확대도면이고, 도 5b는 상기 도 5a의 절단선 A-A에 따라 절단된 단면을 도시한 단면도이다.
도시한 바와 같이, 상기 도 3a 내지 3c와 같은 결정화 공정을 거치게 되면, 실리콘층(24)의 구조에 변화가 발생하게 되는데, 이는 결정립(24a)간에 경계로 정의되는 결정립계(24b)에 의한 것으로, 특히 결정립계(24b)가 만나는 교차지점(26)이 많을수록, 구조 변화폭은 더 커지게 된다(도 5a).
다음, 도 5b에 도시한 바와 같이, 상기 결정립계(24b)간의 교차지점(도 5a의 26)에서 결정립계(24b)가 튀어올라 생성되는 융기(28 ; upheaval)가 가장 심하게 발생된 것을 알 수 있다.
상기 융기(28)에 의해 결정질 실리콘층(24)의 표면이 거칠게 되면, 높은 전하 이동도를 갖는 박막트랜지스터를 구성할 수 없어, 박막트랜지스터의 신뢰성이떨어지는 문제가 발생하게 된다.
상기 문제점을 해결하기 위하여, 본 발명에서는 SLS 결정화 기술에 따른 레이저 열처리 공정을 통해 결정질 실리콘을 형성함에 있어서, 실리콘의 결정립계를 최소화하면서 표면거칠기를 완화시킬 수 있는 결정질 실리콘의 제조방법을 제공하므로써, 반도체 소자특성이 향상된 액정표시장치를 제공하는 것을 목적으로 한다.
즉, 본 발명에서는 비정질 실리콘층상에 열 보온력을 가지는 캡핑막을 형성한 후, 레이저 열처리 공정을 진행하므로써, 상기 캡핑막이 가지는 열 보온력에 의해 응고 시간을 길게 하여, 마스크 오픈 영역폭을 증가시키면서, 표면 거칠기는 완화시키며, 더욱이 상기 캡핑막에 의해 결정화 공정중에 대기중의 이물질로부터 실리콘층을 보호하고자 하는 것이다.
도 1은 일반적인 구동회로부 일체형 액정표시장치의 개략도.
도 2는 기존의 SLS 결정화 기술에 따른 결정질 실리콘의 제조공정 중, 레이저 열처리 단계의 개략적인 단면도.
도 3a 내지 도 3c는 일반적인 SLS 결정화 기술에 의한 레이저 열처리 공정에 있어서, 실리콘의 결정화 메커니즘을 단계별로 각각 나타낸 평면도.
도 4는 측면성장 영역간에 작은 결정립 영역을 포함하는 결정질 실리콘층에 대한 평면도.
도 5a는 일반적인 결정질 실리콘의 일부영역에 대한 확대도면이고, 도 5b는 상기 도 5a의 절단선 A-A에 따라 절단된 단면을 도시한 단면도.
도 6은 본 발명의 실시예에 따른 결정질 실리콘의 제조공정에서, 레이저 열처리 단계의 해당 단면도.
도 7a 내지 7c는 본 발명에 따른 SLS 결정화 기술에 의한 레이저 열처리 공정에 있어서, 실리콘의 결정화 메커니즘을 단계별로 나타낸 개략적인 평면도.
도 8a 및 8b는 본 발명에 따른 결정화 공정에서의 결정질 실리콘층의 완성단계 및 캡핑막의 제거 단계를 순서대로 각각 나타낸 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 절연기판 106 : 캡핑막
116 : 결정질 실리콘층
117 : 결정립계(grain boundary)
상기 목적을 달성하기 위하여, 본 발명에서는 절연기판을 구비하는 단계와; 상기 절연기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층 상부에 절연물질로 이루어진 캡핑막을 형성하는 단계와; 상기 캡핑막 상부에 완전용융 영역 에너지를 조사하여, 상기 캡핑막 하부의 상기 비정질 실리콘층을 결정질 실리콘층으로 결정화하는 단계를 포함하는 결정질 실리콘의 제조방법을 제공한다.
상기 결정질 실리콘층을 형성하는 단계 다음에는, 상기 캡핑막을 제거하는단계를 더욱 포함하며, 상기 캡핑막을 제거하는 단계에서, 불산(HF), BOE(buffered oxide etchant) 중 어느 하나를 포함하는 용액을 이용하는 식각처리하는 것을 특징으로 한다.
상기 캡핑막은 상기 레이저 에너지를 그대로 투과시킬 수 있는 두께범위에서 형성하는 것이 바람직하며, 상기 캡핑막은 실리콘 산화막(SiO2), 실리콘 질화막(SiNX) 중 어느 하나로 하는 것이 바람직하다.
그리고, 상기 결정질 실리콘을 형성하는 단계에서는, 상기 완전 용융 영역대의 에너지 밀도를 가지는 레이저 열처리 공정을 이용하여 이루어지는 것을 특징으로 하고, 상기 레이저 열처리 공정에서는, 오픈 영역을 가지는 마스크를 더욱 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 6은 본 발명의 실시예에 따른 결정질 실리콘의 제조공정에서, 레이저 열처리 단계에서의 해당 단면도에 대한 것이다.
도시한 바와 같이, 버퍼층(102)을 상부층으로 하는 절연기판(100) 상에, 비정질 실리콘층(104)이 형성되어 있고, 이 비정질 실리콘층(104) 덮는 상부에는 캡핑막(106)이 형성되어 있다.
그리고, 상기 캡핑막(104) 상에는, 일정간격 이격되어 오픈 영역(V)을 가지는 마스크(108)를 배치하고, 상기 마스크(108)를 통하여 레이저 열처리 공정을 진행한다.
상기 레이저 열처리 공정은 전술한 SLS 결정화 기술에 의한 것임을 특징으로 한다.
상기 캡핑막(106)은 열 보온력을 가지며, 추후 공정에서 불산(HF) 또는 BOE(buffered oxide etchant)와 같이 실리콘과 산화물간에 식각 선택비를 가지는 에천트(etchant)에 의해 쉽게 제거될 수 있으며, 추가 공정조건을 설계하지 않고도, 추후 게이트 절연막으로도 사용가능한 절연물질에서 선택하는 것이 바람직하다.
상기 조건들을 만족하는 절연물질로는, 실리콘 산화막(Si02) 또는 실리콘 질화막(SiNX)을 들 수 있다.
그리고, 상기 캡핑막(106)의 두께는 레이저 에너지를 흡수하지 않고 그대로 투과시킬 수 있는 두께범위에서 설정되도록 하여, 레이저 열처리 효율을 떨어뜨리지 않도록 하는 것이 매우 중요하다.
또한, 상기 마스크(108)의 오픈 영역(V)은 비정질 실리콘층(104)에 조사되는 빔 사이즈와 대응되는 영역으로서, 본 발명에서는 상기 캡핑막(106)이 열 보온력을 가지므로, 응고시간을 길게 가져갈 수 있어 상기 오픈 영역(V)폭을 기존에 비해 일정 범위 넓게 형성할 수 있는 것을 특징으로 한다(V＞II(도 2))
또한, 저온 결정화 공정에 의해 결정질 실리콘을 형성하는 공정은 질소(N2)나 진공(vacuum) 챔버내에서 공정이 진행되지만, 일반적으로 SLS 결정화 공정에서는 대기 챔버내에서 공정이 진행되어, 기존에는 공정 중 대기중의 이물질이나 산소함량에 의해 실리콘층의 표면이 오염되기 쉬웠으나, 본 발명에서는 상기 비정질 실리콘층(104) 상부에 캡핑막(106)을 형성하므로써, 실리콘층이 대기중에 노출되는 것을 방지할 수 있는 효과를 가진다.
상기 캡핑막(106)은 추후 공정에서 식각처리된다.
도 7a 내지 7c는 본 발명에 따른 SLS 결정화 기술에 의한 레이저 열처리 공정에 있어서, 실리콘의 결정화 메커니즘을 단계별로 개략적으로 나타낸 평면도이다.
본 발명에 따른 결정질 실리콘 제조공정에서는, 실리콘층 상부에 캡핑막을 형성하여, 레이저 열처리 공정을 진행하므로, 레이저를 실리콘층 상에 조사시, 상기 캡핑막이 가지는 열 보온력에 의해 실리콘층의 응고 시간을 연장시킬 수 있어, 레이저 빔 사이즈를 기존에 비해 길게해도, 결정화 단계에서 측면 성장영역간에 발생하는 작은 결정립 형성을 억제할 수 있다.
이 단계에서, 본 발명에서는 캡핑막(도 6의 106)의 형성으로 응고 시간을 연장할 수 있으므로, 기존보다 +α만큼 증가된 빔 사이즈를 가지는 제 1 레이저 샷을 조사하여, 이에 대응하는 영역(L+α)의 해당 실리콘층을 용융시킨 다음, 상기 (L+α)영역 주변부의 작은 결정립(112)을 씨드로 하여 측면성장 방식에 의해 제 1 결정립(110)을 형성할 수 있다(도 7a).
그 다음, 도 7 b 단계에서는 상기 제 1 레이저 샷과 대응되는 빔 사이즈를 가지는 제 2 레이저 샷을 상기 작은 결정립 영역(도면 상에서는 우측 주변부 작은 결정립 영역)과 중첩되도록 추가 조사하여, 그에 대응하는 영역(LL+α)의 해당 실리콘층을 용융시키고, 상기 도 7a단계를 통해 결정화된 제 1 결정립(110) 을 씨드로 하여, 도 7c에서와 같이 측면성장 방식에 의해 단결정 수준의 결정립(114)을 성장시키게 된다.
이러한 반복을 거치면서 제 N 레이저 샷을 진행하여 측면 성장을 인위적으로 확장시키는 방식에 의해 단결정 수준의 결정립을 형성하게 되는데, 본 발명에 따른 결정립(114)은 기존의 결정화 공정에 따른 실리콘의 결정립보다 큰 사이즈로 형성할 수 있는 것을 특징으로 한다.
왜냐하면, 기존 공정보다 빔 사이즈를 증가시키고, 용융된 실리콘층이 쉽게 응고되는 것을 방지하는 역할을 하는 캡핑막(도 6의 106)이 그 상부를 덮고 있기 때문에, 실리콘의 결정립 성장시간을 좀 더 연장할 수 있기 때문이다.
도 8a 및 8b는 본 발명에 따른 결정화 공정에서의 결정질 실리콘의 완성 단계 및 캡핑막의 제거 단계를 순서대로 각각 나타낸 단면도로서, 전술한 도 5a와 같은 개념의 평면도에 대한 단면도이다.
도시한 바와 같이, 본 발명에서는 캡핑막(106)을 비정질 실리콘층(도 6의 104)의 상부층으로 하여 레이저 열처리 공정을 수행하므로써, 이 캡핑막(106)의 열 보온력에 의해, 상기 캡핑막(106) 하부에 형성되는 결정질 실리콘층(116)의 결정립계(117)간에 발생하는 융기를 억제하므로써, 평탄화 특성이 향상된 결정질 실리콘층(116)을 수득할 수 있다.
다음 도 8b 단계에서는, 상기 결정질 실리콘층(116) 상부의 캡핑막(106)을 제거하는 단계이다.
이 단계에서는, 불산 또는 BOE와 같은 에천트를 이용하여 상기 캡핑막(106)을 식각처리하여 결정질 실리콘층(116)을 노출시킨다.
그러나, 본 발명에서는 상기 캡핑막을 추후 공정에서의 게이트 절연막으로 이용하는 것도 가능하다.
만약, 상기 방법을 적용시에는, 게이트 절연막 두께만큼 추가 증착하여 실시할 수도 있다.
한편, 이후 진행되는 공정은, 게이트 전극을 반도체층 상부에 형성하는 탑 게이트형 박막트랜지스터 공정을 적용하여 소자특성이 향상된 박막트랜지스터를 형성할 수 있다.
본 발명은 상기 실시예로 한정하지 않으며, 본 발명의 취지에 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.
이와 같이, 본 발명에서는 단결정 수준의 결정질 실리콘을 제공할 수 있는 SLS 결정화 기술을 이용하여 결정질 실리콘을 형성함에 있어서, 레이저 열처리 공정전에 비정질 실리콘층 상부에 캡핑막을 덮은 상태로 공정을 진행하므로써, 다음과 같은 장점을 가진다.
첫째, 캡핑막이 가지는 열 보온력에 의해 레이저 빔 사이즈를 늘릴 수 있어 측면성장 영역을 넓힐 수 있다.
둘째, 상키 캡핑막이 가지는 열 보온력에 의해 응고 시간이 길어지므로써,결정립계간의 융기현상을 방지할 수 있다.
셋째, 상기 캡핑막에 의해 결정화 공정중에 대기중의 이물질이 실리콘층에 유입되는 것이 방지되어, 실리콘층의 소자특성을 향상시킬 수 있다.

Claims (7)

  1. 절연기판을 구비하는 단계와;
    상기 절연기판 상에 비정질 실리콘층을 형성하는 단계와;
    상기 비정질 실리콘층 상부에 절연물질로 이루어진 캡핑막을 형성하는 단계와;
    상기 캡핑막 상부에 완전용융 영역 에너지를 조사하여, 상기 캡핑막 하부의 상기 비정질 실리콘층을 결정질 실리콘층으로 결정화하는 단계
    를 포함하는 결정질 실리콘의 제조방법.
  2. 제 1 항에 있어서,
    상기 결정질 실리콘층을 형성하는 단계 다음에는, 상기 캡핑막을 제거하는 단계를 더욱 포함하는 결정질 실리콘의 제조방법.
  3. 제 2 항에 있어서,
    상기 캡핑막을 제거하는 단계에서, 불산(HF), BOE(buffered oxide etchant) 중 어느 하나를 포함하는 용액을 이용하는 식각처리하는 결정질 실리콘의 제조방법.
  4. 제 1 항에 있어서,
    상기 캡핑막은 상기 레이저 에너지를 그대로 투과시킬 수 있는 두께범위에서 형성되는 것을 특징으로 하는 결정질 실리콘의 제조방법.
  5. 제 1 항에 있어서,
    상기 캡핑막은 실리콘 산화막(SiO2), 실리콘 질화막(SiNX) 중 어느 하나인 결정질 실리콘의 제조방법.
  6. 제 1 항에 있어서,
    상기 결정질 실리콘을 형성하는 단계에서는, 상기 완전 용융 영역대의 에너지 밀도를 가지는 레이저 열처리 공정을 이용하여 이루어지는 결정질 실리콘의 제조방법.
  7. 제 6 항에 있어서,
    상기 레이저 열처리 공정에서는, 오픈 영역을 가지는 마스크를 더욱 포함하는 결정질 실리콘의 제조방법.
KR1020010049447A 2001-08-17 2001-08-17 결정질 실리콘의 제조방법 KR100761345B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010049447A KR100761345B1 (ko) 2001-08-17 2001-08-17 결정질 실리콘의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010049447A KR100761345B1 (ko) 2001-08-17 2001-08-17 결정질 실리콘의 제조방법

Publications (2)

Publication Number Publication Date
KR20030015617A true KR20030015617A (ko) 2003-02-25
KR100761345B1 KR100761345B1 (ko) 2007-09-27

Family

ID=27719463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010049447A KR100761345B1 (ko) 2001-08-17 2001-08-17 결정질 실리콘의 제조방법

Country Status (1)

Country Link
KR (1) KR100761345B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579179B1 (ko) * 2004-06-09 2006-05-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100900902B1 (ko) * 2002-11-18 2009-06-03 엘지디스플레이 주식회사 레이저 빔패턴 마스크 및 그 제조방법
US7683373B2 (en) 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5236929B2 (ja) 2007-10-31 2013-07-17 富士フイルム株式会社 レーザアニール方法
KR101013432B1 (ko) * 2008-09-03 2011-02-14 성균관대학교산학협력단 박막 태양전지 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238211B1 (ko) * 1996-10-30 2000-01-15 윤종용 실리콘박막의 결정화 방법
JP3331999B2 (ja) * 1999-02-09 2002-10-07 日本電気株式会社 半導体薄膜の製造方法
KR100281558B1 (ko) * 1999-03-03 2001-02-15 이계철 레이저 열처리를 이용하여 결정화 및 페시베이션을 동시에 이루는 다결정 실리콘막 형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900902B1 (ko) * 2002-11-18 2009-06-03 엘지디스플레이 주식회사 레이저 빔패턴 마스크 및 그 제조방법
KR100579179B1 (ko) * 2004-06-09 2006-05-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US7683373B2 (en) 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
US7815734B2 (en) 2004-10-05 2010-10-19 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same

Also Published As

Publication number Publication date
KR100761345B1 (ko) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4864596B2 (ja) 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法
US6326286B1 (en) Method for crystallizing amorphous silicon layer
JP3658213B2 (ja) 半導体装置の製造方法
KR100510934B1 (ko) 박막 트랜지스터 및 그 제조 방법
GB2338598A (en) Method of crystallising an amorphous silicon layer for a thin film transistor by a laser scanning technique
TWI322446B (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
KR100577795B1 (ko) 다결정 실리콘막 형성방법
KR100918337B1 (ko) 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치
US7189665B2 (en) Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device
JP2006295117A (ja) 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法
JP2003031497A (ja) 薄膜半導体装置及びその基板ならびにその製造方法
JP2000260709A (ja) 半導体薄膜の結晶化方法及びそれを用いた半導体装置
JP2000260709A5 (ko)
KR100282233B1 (ko) 박막트랜지스터 및 그 제조방법
KR100761345B1 (ko) 결정질 실리콘의 제조방법
KR100611040B1 (ko) 레이저 열처리 장치
KR100761346B1 (ko) 결정질 실리콘의 제조방법
KR20060106170A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JPH08293464A (ja) 半導体基板及び半導体装置の製造方法
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JP4075042B2 (ja) 半導体装置の製造方法およびこの方法で得られる半導体装置
KR100496138B1 (ko) 실리콘 결정화방법
JP4062702B2 (ja) レーザー結晶化プロセスを用いた薄膜トランジスタの製造方法
JP2003309068A (ja) 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置
JP4147492B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 12