KR100238211B1 - 실리콘박막의 결정화 방법 - Google Patents
실리콘박막의 결정화 방법 Download PDFInfo
- Publication number
- KR100238211B1 KR100238211B1 KR1019960050488A KR19960050488A KR100238211B1 KR 100238211 B1 KR100238211 B1 KR 100238211B1 KR 1019960050488 A KR1019960050488 A KR 1019960050488A KR 19960050488 A KR19960050488 A KR 19960050488A KR 100238211 B1 KR100238211 B1 KR 100238211B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon thin
- film
- amorphous silicon
- insulating film
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 49
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 49
- 239000010703 silicon Substances 0.000 title claims abstract description 49
- 238000002425 crystallisation Methods 0.000 title abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 93
- 239000010408 film Substances 0.000 claims abstract description 80
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- 230000008025 crystallization Effects 0.000 description 14
- 238000007796 conventional method Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 239000006117 anti-reflective coating Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
결정의 크기가 크고 우수한 특성을 갖는 다결정실리콘박막을 얻을 수 있는 실리콘박막의 결정화방법에 대해 기재되어 있다. 이 결정화방법은, 기판 상에 비정질 실리콘박막을 형성하는 단계와, 상기 비정질 실리콘박막 상에 요철모양의 측면을 갖는 반사방지막 패턴을 형성하는 단계 및 상기 비정질 실리콘박막에 레이저를 조사함으로써, 상기 실리콘박막을 결정화시키는 단계를 구비하는 것을 특징으로 한다. 이에 따라, 결정의 크기가 크고 우수한 특성을 갖는 다결정실리콘박막을 얻을 수 있다.
Description
본 발명은 실리콘박막의 결정화 방법에 관한 것으로, 특히 레이저(laser)를 이용한 실리콘박막의 결정화 방법에 관한 것이다.
실리콘기판 상에 제작된 모스 (MOS; Metal Oxide Semiconductor) 트랜지스터에서 기판과 연계되어 원하지 않는 기생용량이나 기생 트랜지스터 등이 생성되어 누설전류를 증가시키고 스위칭속도를 저하시키는 등의 문제가 발생된다. 이러한 문제를 해소하기 위한 방안으로, 산화막 등의 절연막상에 실리콘박막을 형성하고 여기에 소자를 형성하는 실리콘 온 인슐레이터(Silicon On Insulator; SOI) 기술이 제안되어 활발히 사용되고 있다. 상기 SOI 구조에서는 산화막과 같은 절연막상에 실리콘박막을 증착하므로 최초로 증착된 박막은 비정질(amorphous) 상태이며, 여기에 소자를 형성하기 위해서는 비정질 박막의 결정화가 선행되어야 한다.
한편, 지금까지의 표시장치의 대명사이던 음극선관 (CRT: Cathode - Ray Tube)을 대신하여 저 전력소모 및 경박단소화가 가능한 새로운 개념의 표시 소자로서, 액정 표시장치(Liquid Crystal Display; LCD), 플라즈마 방전을 이용하는 PDP(Plasma Display Panel), 일렉트로 루미네센스(Electro-Luminescence; EL) 등의 각종 표시장치가 개발되었다. 그 중에서도 특히 LCD는, 전기장에 의하여 분자의 배열이 변화하는 액정의 광학적 성질을 이용하는 액정기술과 반도체기술을 융합한 대표적인 평판 표시장치이다.
이러한 LCD의 스위칭소자로 박막 트랜지스터(Thin Film Transistor; 이하, TFT로 칭함)가 사용되고 있는데, 이 TFT의 채널(channel)로 사용되는 반도체층을 다결정실리콘으로 제작(이하, 다결정실리콘- TFT라 칭함)하려는 경우에도, 먼저 기판 상에 형성된 비정질 상태의 실리콘박막을 결정화해야 할 필요가 있다.
상기 다결정실리콘-TFT의 반도체층인 다결정실리콘 박막을 형성하기 위한 대표적인 결정화 방법은 퍼니스(Furnace)를 이용하는 방법이고, 최근 주목받는 방법으로는 레이저(laser)를 이용하는 방법이다.
도 1은 종래의 실리콘박막의 결정화 방법을 설명하기 위한 단면도이다.
도면 참조부호 "100"은 투명기판을, "10"은 상기 투명기판(100) 상에 형성된 비정질 상태의 실리콘박막을 각각 나타낸다.
상기 도 1을 참조하여 종래 실리콘박막의 결정화 방법을 설명하면, 이 방법은 단순히 레이저를 비정질의 실리콘박막(10)에 조사하여 실리콘박막을 일시적으로 용융 및 냉각시킴으로써 결정화를 수행한다. 이 때, 조사되는 레이저의 에너지 밀도에 따라 비정질 실리콘박막의 용융 정도 및 그에 따른 결정화의 상태가 변화한다.
예를 들어, 조사하는 레이저의 에너지 밀도를 높이면 비정질 실리콘박막은 표면으로 부터 더 깊은 곳까지 용융되는데, 에너지 밀도가 증가할수록 용융되는 양이 많아지며, 소정의 임계 에너지밀도 이상에서는 비정질 실리콘박막이 완전히 용융되어 버린다. 그리고, 결정화되는 다결정실리콘의 그레인의 크기(grain size)는 조사되는 레이저의 에너지 밀도에 비례한다(즉, 비정질 실리콘박막이 많이 용융될수록 그레인 크기가 증가된다). 이는 임계 에너지 이하의 에너지 밀도에서는 비정질 실리콘박막의 윗쪽(표면쪽)만이 용융되었다가 냉각되는 과정을 통해 작은 그레인으로 결정화되는 것을 의미한다. 임계 에너지 밀도에 근접한 레이저의 에너지 밀도에서는 아랫쪽의 소량의 비정질 실리콘박막만 남고 나머지는 거의 용융된 상태(nearly complete melting) 이므로 용융되지 않는 실리콘박막이 시드(seed)로서 작용하여, 결국 큰 그레인으로 결정화된다. 다만, 레이저의 에너지 밀도를 상기에서 언급한 임계 에너지밀도 이상으로 하여 비정질 실리콘박막이 완전히 용융되면, 시드로서 작용할 아무런 실리콘박막도 남지 않으며, 불규칙한 핵형성 및 결정성장에 의거하여 결정화가 일어나기 때문에 오히려 그레인의 크기가 감소되어 버린다.
일반적으로, 우수한 성능의 TFT 소자를 제조하기 위해서는 다결정실리콘의 결정립의 크기가 커야 하고, 결정의 결함밀도 및 표면 거칠기(surface roughness)가 작아야 한다. 특히, 결정립계와 결정 결함들은 전하운반자의 이동에 의해 산란인자로 작용하여 전계효과 이동도를 떨어뜨리는 주요한 원인이 된다. 이 때문에 종래에는 레이저의 에너지밀도를 임계 에너지밀도에 가능한 한 근접하도록 하여 최소한의 시드 역할을 담당할 비정질 실리콘박막만이 남도록 하는 방법을 사용하였다.
그러나, 종래의 방법에서 큰 그레인을 얻을 수 있는 에너지 밀도의 구간이 매우 좁기 때문에, 공정수행시의 허용 가능한 마아진 (margin)의 폭이 매우 작은 어려움이 있었다. 또한, 결정화한 다결정실리콘에 있어서 그레인이 임의로 위치하기 때문에, 이러한 조건의 결정화영역을 예컨대 TFT의 채널영역이 형성되는 반도체패턴으로 사용할 경우에는 균일한 소자특성을 확보하기 어려운 문제점도 있었다.
이러한 종래의 문제점을 해결하기 위하여 막의 두께보다 10 ∼ 20배 큰 사이즈의 결정을 만들 수 있는 방법이 제시되었는데, 도 2를 참조하여 간단히 설명한다.
도 2는 종래의 다른 방법에 의한 실리콘박막의 결정화 방법을 설명하기 위한 도면이다.
먼저, 2㎛ 정도 두께의 산화막(20) 상에 500 ∼ 2,000Å 정도 두께의 비정질 상태의 실리콘박막(30)을 형성한다. 다음에, 상기 실리콘박막(30) 상에 500Å 정도의 두께로 실리콘산화막(SiO2)과 같은 투명한 절연물질을 증착하여 절연막(40)을 형성한 후 상기 절연막을 패터닝한다. 도면 참조부호 "d1"은 절연막 패턴 사이의 간격을 나타낸다.
상기 절연막(40)은 반사방지막(Anti Reflective Coating; ARC) 역할을 함으로써, 절연막 하부의 실리콘박막(30)에 레이저를 조사했을 때 레이저의 반사를 방지하여 상기 실리콘박막(30)에 더 높은(많은) 에너지가 조사되도록 한다.
도 3a 내지 도 3d는 종래의 방법에 의한 실리콘박막의 결정화 과정을 평면도로 나타낸 것이고, 도 4a 내지 도 4d는 상기 도 3a 내지 도 3d를 단면도로 나타낸 것이다.
도 3a 및 도 4a는 실리콘박막의 결정화를 진행하기 전의 초기상태를 나타낸 평면도 및 단면도로서, 비정질의 실리콘박막(30) 상에 실리콘산화막으로 이루어진 절연막(40) 패턴이 형성되어 있다.
도 3b 및 도 4b는 절연막(40) 하부에 형성된 비정질의 실리콘박막(30)에 레이저가 조사되어 결정화가 시작된 상태를 나타낸 평면도 및 단면도이다. 조사된 레이저의 에너지 밀도에 의해 상기 절연막(30)이 형성된 곳의 실리콘박막은 완전히 용융(complete melting)된 상태, 절연막이 형성되지 않은 곳의 실리콘박막은 부분적으로 용융(partial melting)된 상태를 나타낸다.
도 3c 및 도 4c는 시간이 경과되어 절연막(30)이 형성된 경계부로부터 횡방향으로 결정성장이 진행되고 있는 상태를 나타낸다.
도 3d 및 도 4d는 결정립계(Grain boundary)가 제어된 미세구조의 다결정 실리콘박막이 형성된 상태를 나타내는 평면도 및 단면도로서, 가운데 부분은 단결정립계(Single Grain Boundary)를 나타내며, 결정이 비교적 크고 균일하게 형성됨을 나타낸다.
상기한 종래의 결정화 방법에 의하면, 비정질 실리콘박막 위에 반사방지막을 형성하여 실리콘박막에서의 레이저의 반사를 방지하여 더 높은 에너지가 조사되도록 함으로써, 결정의 크기가 비교적 크고 균일한 다결정실리콘 박막을 형성할 수 있다.
그러나, 이렇게 결정의 크기가 크고 결정립이 균일하게 형성되는 부분은 절연막(40)이 형성된 중심부(도 3d의 참조부호 "A")이고, 절연막 패턴의 경계부의 실리콘박막(도 3d의 참조부호 "B" 및 "C")에서는 결정화 초기에 결정들간의 경쟁(competition)에 의해 결정립이 작게 형성되므로 박막의 특성이 좋지 않게 된다. 종래의 방법에 의하면, 반사방지막 역할을 하는 절연막 패턴의 측면이 일직선을 이루고 있기 때문에, 결정립이 크고 특성이 우수한 박막을 대량으로 얻을 수 없는 제한이 따른다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 결정화를 위한 공정상의 마아진을 크게하는 한편, 그레인의 크기와 분포가 균일한 다결정실리콘을 제조함으로써 균일한 소자특성을 얻을 수 있도록 하는 실리콘박막의 결정화 방법을 제공하는데 있다.
도 1은 종래의 실리콘박막의 결정화 방법을 설명하기 위한 단면이다.
도 2는 종래의 다른 방법에 의한 실리콘박막의 결정화 방법을 설명하기 위한 도면이다.
도 3a 내지 도 3d는 종래의 방법에 의한 실리콘박막의 결정화 과정을 평면도로 나타낸 것이고, 도 4a 내지 도 4d는 상기 도 3a 내지 도 3d를 단면도로 나타낸 것이다.
도 5a 및 도 5c는 본 발명에 의한 실리콘박막의 결정화 방법을 설명하기 위한 단면도들이다.
도 6a 및 도 6b는 본 발명에 의한 실리콘박막의 결정화방법에 사용되는 절연막의 예를 도시한 것이다.
도 7a 내지 도 7c는 본 발명의 제2 실시예에 의한 실리콘박막의 결정화 방법을 설명하기 위한 단면도들이다.
〈도면의 주요 부분에 대한 부호의 설명〉
30, 50....산화막 40, 60....비정질 실리콘박막
70, 70a...절연막 80, 90....포토레지스트 패턴
상기 과제를 이루기 위하여 본 발명은, 기판 상에 비정질 실리콘박막을 형성하는 단계와, 결정화될 영역의 상기 비정질 실리콘박막 상에, 조사되는 레이저의 반사를 방지하는 반사방지막을 형성하되, 상기 반사방지막은 그 측면이 일직선이 아닌 요철모양을 갖도록 형성하는 단계, 및 상기 반사방지막이 형성된 영역의 비정질 실리콘박막은 완전용융 상태가 되고 반사방지막이 형성되지 않은 영역의 비정질 실리콘박막은 부분용융 상태가 되도록 상기 비정질 실리콘박막에 레이저를 조사함으로써, 상기 실리콘박막을 결정화시키는 단계를 구비하는 것을 특징으로 하는 실리콘박막의 결정화방법을 제공한다.
본 발명에 있어서, 상기 반사방지막 패턴을 형성하는 단계는, 비정질 실리콘박막 상에 절연막을 증착하는 단계; 상기 절연막 상에, 요철모양의 측면을 갖는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 마스크로 사용하여 상기 절연막을 패터닝하는 단계로 이루어진다. 이 때, 상기 절연막을 패터닝하는 단계에서 상기 절연막 사이의 간격이 0.5㎛ 정도가 되도록 패터닝하는 것이 바람직하다.
상기 반사방지막을 형성하는 다른 방법은, 상기 실리콘박막 상에 그 측면이 요철모양을 갖는 토레지스트 패턴을 형성하는 것이다. 이 때, 상기 포토레지스트 패턴은 그 사이의 간격이 0.5㎛ 정도가 되도록 형성하는 것이 바람직하다.
본 발명에 따르면, 비정질 실리콘박막 위에 측면이 일직선이 아닌 절연막 패턴을 형성함으로써, 레이저에 의한 반사를 방지하여 결정화 효율을 높이는 것과 동시에 절연막 가장자리 부위에서의 결정들간의 경쟁(competition)을 제한된 범위내에서만 일어나도록 하여 결정의 크기가 크고 균일한 양질의 다결정실리콘막을 얻을 수 있다. 또한, 절연막 대신에 포토레지스트를 형성할 경우에는 절연막 증착 및 패터닝 공정을 생략할 수 있으므로, 공정을 단순화할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
레이저를 이용하여 비정질 실리콘박막을 결정화시킬 때, 반사방지막이 형성된 부위에서는 결정이 비교적 크고 균일하게 형성되지만, 반사방지막의 가장자리 부위의 실리콘박막에서는 초기에 성장되는 결정들 사이의 경쟁(competetion)에 의해 결정의 크기가 작고 결정립계가 불균일하게 형성된다. 따라서, 본 발명에서는 반사방지막의 측면을 일직선이 아닌 미세한 요철모양으로 형성함으로써, 결정들 사이의 경쟁(competetion)이 요철모양의 측면에서만 일어날 수 있도록하여 작고 불균일한 결정들이 형성되는 범위를 짧은 영역내에 제한하는 것을 특징으로 한다.
제1 실시예
도 5a 내지 도 5c는 본 발명의 제1 실시예에 의한 실리콘박막의 결정화방법을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 먼저 2㎛ 정도 두께의 산화막(50) 상에 500 ∼ 2,000Å 정도 두께의 비정질 상태의 실리콘박막(60)을 형성한다. 다음에, 상기 실리콘박막(60) 상에 실리콘산화막(SiO2)과 같은 투명한 절연물질을 500Å 정도의 두께로 증착하여 절연막(70)을 형성한다.
상기 절연막(70)은 반사방지막(Anti Reflective Coating; ARC) 역할을 함으로써, 상기 절연막 하부의 실리콘박막(60)에 레이저를 조사했을 때 레이저의 반사를 방지하여 상기 실리콘박막(60)에 더 높은 에너지가 조사되도록하여 결정화효율을 높이게 된다.
도 5b를 참조하면, 상기 절연막 상에 포토레지스트 패턴(80)을 형성한 후, 이를 식각 마스크로 사용하여 상기 절연막을 패터닝하여 절연막 패턴(70a)을 형성한다.
이 때, 상기 포토레지스트 패턴(80)을 도 6a 및 도 6b에 도시된 바와 같이 측면이 일직선이 아닌 요철모양으로 형성하면, 절연막 패턴(70a) 또한 그 측면이 요철모양으로 패터닝된다.
도 5c를 참조하면, 상기 포토레지스트 패턴을 제거한 후 결과물에 레이저를 조사하면 상기 절연막 패턴 하부의 실리콘박막은 완전히 용융된 상태가 되고, 절연막 경계부에서는 부분적으로 용융된 상태가 되어, 부분적 용융된 실리콘이 시드로 작용하여 절연막 패턴(70a)의 경계부로부터 결정화가 이루어진다.
도 6a 및 도 6b는 본 발명에 의한 실리콘박막의 결정화방법에 사용되는 절연막을 도시한 것으로, 측면이 종래에 비해 일직선이 아니라 여러가지의 요철모양으로 형성되어 있다. 이러한 요철모양의 측면을 갖는 절연막이 형성되어 있는 비정질실리콘막에 레이저를 조사하면, 초기에 성장되는 결정들간의 경쟁(competetion)이 제한된 짧은 거리(참조부호 δ) 내에서만 일어나게 되어, 중심부에서는 더 크고 우수한 특성의 결정들이 성장될 수 있게 한다. 즉, 모든 작은 결정립들은 요철내에서만 형성되고 중심부에서는 새로운 결정립이 성장되지 않게 된다.
또한, 종래에는 절연막 패턴 사이의 거리(도 2의 참조부호 "d1")를 1.5㎛으로 고정하였기 때문에, 절연막 패턴 사이의 영역에서는 항상 작은 크기의 결정들이 만들어졌다. 그러나, 본 발명에서는 이 절연막 사이의 거리(참조부호 "d2")를 0.5㎛ 정도로 아주 짧게 최적화함으로써, 결정화되는 실리콘박막이 전체적으로 크고 균일한 결정이 형성되도록 할 수 있다.
제2 실시예
상기한 본 발명의 제1 실시예와 같이, 비정질 실리콘박막 위에 요철모양의 측면을 갖는 절연막 패턴을 형성하면 결정립의 크기가 크고 우수한 특성을 갖는 다결정실리콘 박막을 얻을 수 있다. 그러나, 절연막 패턴을 형성하기 위하여 절연막 증착, 포토레지스트 패턴 형성, 절연막 패터닝 및 포토레지스트 제거 등 여러단계의 공정을 거쳐야 하는 불편함이 있다. 본 발명의 제2 실시예에서는 상기한 제1 실시예보다 단순화된 공정으로 양질의 다결정실리콘 박막을 얻을 수 있는 방법을 제시한다.
도 7a 내지 도 7c는 본 발명의 제2 실시예에 의한 실리콘박막의 결정화 방법을 설명하기 위한 단면도들이다.
도 7a를 참조하면, 먼저 2㎛ 정도 두께의 산화막(50) 상에 500 ∼ 2,000Å 정도 두께의 비정질 상태의 실리콘박막(60)을 형성한다.
도 7b를 참조하면, 상기 실리콘박막(60) 상에 포토레지스트를 도포한 후 마스크 노광 및 현상을 거쳐 포토레지스트 패턴(90)을 형성한다. 이 때, 상기 포토레지스트 패턴(90)은 제1 실시예의 절연막 패턴과 마찬가지로 도 6a 및 도 6b에 도시된 바와 같이 측면이 요철모양으로 형성한다.
도 7c를 참조하면, 상기 포토레지스트 패턴(90)이 형성된 결과물에 레이저를 조사하면 포토레지스트가 반사방지막 역할을 하여 포토레지스트 패턴이 형성된 부위의 실리콘박막에서 결정의 성장이 이루진다. 따라서, 반사방지막으로 절연막을 형성하였을 경우와 동일하게 고품질의 다결정실리콘 박막을 얻을 수 있다.
본 발명의 제2 실시예에서도 제1 실시예와 동일하게 포토레지스트 패턴의 측면을 요철모양으로 형성하는 것은 물론, 포토레지스트 패턴 사이의 간격을 최적화하는 것이 중요한데, 상기 포토레지스트 패턴 사이를 간격을 0.5㎛ 정도로 형성하는 것이 바람직하다.
이상 본 발명을 상세히 설명하였으나, 본 발명은 이에 한정되지 않으며, 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식능 가진 자에 의해 많은 변형이 가능함은 물론이다.
상술한 본 발명에 의한 실리콘박막의 결정화방법에 따르면, 비정질 실리콘박막 위에 측면이 일직선이 아닌 절연막을 형성함으로써, 레이저에 의한 반사를 방지하여 결정화 효율을 높이는 것과 동시에, 절연막 경계부위에서의 결정들의 경쟁(competition)을 제한된 범위내에서만 일어나도록 하여 결정의 크기가 크고 균일한 양질의 다결정실리콘막을 얻을 수 있다.
또한, 절연막 대신에 포토레지스트를 형성할 경우에는 절연막 증착 및 패터닝 공정을 생략할 수 있으므로, 공정을 단순화할 수 있다.
Claims (5)
- 기판 상에 비정질 실리콘박막을 형성하는 단계;결정화될 영역의 상기 비정질 실리콘박막 상에, 조사되는 레이저의 반사를 방지하는 반사방지막을 형성하되, 상기 반사방지막은 그 측면이 일직선이 아닌 요철모양을 갖도록 형성하는 단계; 및상기 반사방지막이 형성된 영역의 비정질 실리콘박막은 완전용융 상태가 되고 반사방지막이 형성되지 않은 영역의 비정질 실리콘박막은 부분용융 상태가 되도록 상기 비정질 실리콘박막에 레이저를 조사함으로써, 상기 실리콘박막을 결정화시키는 단계를 구비하는 것을 특징으로 하는 실리콘박막의 결정화방법.
- 제1항에 있어서, 상기 반사방지막 패턴을 형성하는 단계는,비정질 실리콘박막 상에 절연막을 증착하는 단계;상기 절연막 상에, 요철모양의 측면을 갖는 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 마스크로 사용하여 상기 절연막을 패터닝하는 단계로 이루어지는 것을 특징으로 하는 실리콘박막의 결정화방법.
- 제2항에 있어서, 상기 절연막을 패터닝하는 단계에서,상기 절연막 사이의 간격이 0.5㎛ 정도가 되도록 패터닝하는 것을 특징으로 하는 실리콘박막의 결정화방법.
- 제1항에 있어서, 상기 반사방지막을 형성하는 단계는,상기 실리콘박막 상에 그 측면이 요철모양을 갖는 포토레지스트 패턴을 형성하는 단계로 이루어진 것을 특징으로 하는 실리콘박막의 결정화방법.
- 제4항에 있어서, 상기 포토레지스트 패턴은,그 사이의 간격이 0.5㎛ 정도가 되도록 형성하는 것을 특징으로 하는 실리콘박막의 결정화방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050488A KR100238211B1 (ko) | 1996-10-30 | 1996-10-30 | 실리콘박막의 결정화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050488A KR100238211B1 (ko) | 1996-10-30 | 1996-10-30 | 실리콘박막의 결정화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980031001A KR19980031001A (ko) | 1998-07-25 |
| KR100238211B1 true KR100238211B1 (ko) | 2000-01-15 |
Family
ID=19479964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960050488A KR100238211B1 (ko) | 1996-10-30 | 1996-10-30 | 실리콘박막의 결정화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100238211B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506004B1 (ko) * | 2001-05-30 | 2005-08-04 | 엘지.필립스 엘시디 주식회사 | 순차측면 결정화를 위한 비정질 실리콘층의 증착방법 |
| KR100713894B1 (ko) | 2006-03-17 | 2007-05-04 | 비오이 하이디스 테크놀로지 주식회사 | 결정화 패턴 및 이를 이용한 비정질실리콘의 결정화 방법 |
| US7758926B2 (en) | 2001-05-30 | 2010-07-20 | Lg Display Co., Ltd. | Amorphous silicon deposition for sequential lateral solidification |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100482461B1 (ko) * | 1998-10-28 | 2005-09-02 | 비오이 하이디스 테크놀로지 주식회사 | 폴리실리콘-박막 트랜지스터의 제조방법 |
| KR100761345B1 (ko) * | 2001-08-17 | 2007-09-27 | 엘지.필립스 엘시디 주식회사 | 결정질 실리콘의 제조방법 |
| KR100915236B1 (ko) * | 2002-12-13 | 2009-09-02 | 삼성전자주식회사 | 마스크와 규소 결정화 방법 |
| KR100697384B1 (ko) * | 2004-01-09 | 2007-03-20 | 비오이 하이디스 테크놀로지 주식회사 | 실리콘 결정화 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140321A (ja) * | 1992-10-23 | 1994-05-20 | Casio Comput Co Ltd | 半導体薄膜の結晶化方法 |
-
1996
- 1996-10-30 KR KR1019960050488A patent/KR100238211B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140321A (ja) * | 1992-10-23 | 1994-05-20 | Casio Comput Co Ltd | 半導体薄膜の結晶化方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506004B1 (ko) * | 2001-05-30 | 2005-08-04 | 엘지.필립스 엘시디 주식회사 | 순차측면 결정화를 위한 비정질 실리콘층의 증착방법 |
| US7758926B2 (en) | 2001-05-30 | 2010-07-20 | Lg Display Co., Ltd. | Amorphous silicon deposition for sequential lateral solidification |
| KR100713894B1 (ko) | 2006-03-17 | 2007-05-04 | 비오이 하이디스 테크놀로지 주식회사 | 결정화 패턴 및 이를 이용한 비정질실리콘의 결정화 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980031001A (ko) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6187088B1 (en) | Laser irradiation process | |
| US6794673B2 (en) | Plastic substrate for a semiconductor thin film | |
| US8119469B2 (en) | Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same | |
| JP2004247434A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6686978B2 (en) | Method of forming an LCD with predominantly <100> polycrystalline silicon regions | |
| KR100238211B1 (ko) | 실리콘박막의 결정화 방법 | |
| US7205184B2 (en) | Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display | |
| KR20030047678A (ko) | 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치 | |
| US7229860B2 (en) | Method for manufacturing a thin film transistor using poly silicon | |
| KR100459219B1 (ko) | 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법 | |
| US6710411B2 (en) | Method for crystallizing silicon film and thin film transistor and fabricating method using the same | |
| KR20000066392A (ko) | 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법 | |
| JPH10321870A (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
| JPH0677131A (ja) | 半導体素子の製造方法 | |
| KR19980060717A (ko) | 실리콘박막의 결정화방법 | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100304123B1 (ko) | 트렌치 구조 및 덮개층을 이용한 박막 트랜지스터 제조방법 | |
| CN109860026B (zh) | 制备多晶硅薄膜的方法、阵列基板、显示面板 | |
| KR100243276B1 (ko) | 레이저 어닐링을 이용한 다결정실리콘 박막의 제조방법 및 이를 이용한 박막 트랜지스터의 제조방법 | |
| KR100755563B1 (ko) | 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법 | |
| KR100234388B1 (ko) | 실리콘박막의 결정화 방법 | |
| JP4062702B2 (ja) | レーザー結晶化プロセスを用いた薄膜トランジスタの製造方法 | |
| KR100298488B1 (ko) | 박막트랜지스터의활성층제조방법및그구조 | |
| KR100303068B1 (ko) | 다결정 트랜지스터에서 레이져 어닐링으로 소스-드레인 영역의 불순물 활성화 방법 | |
| CN114864407A (zh) | 一种氧化锌基薄膜晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070928 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |