KR100697384B1 - 실리콘 결정화 방법 - Google Patents

실리콘 결정화 방법 Download PDF

Info

Publication number
KR100697384B1
KR100697384B1 KR1020040001495A KR20040001495A KR100697384B1 KR 100697384 B1 KR100697384 B1 KR 100697384B1 KR 1020040001495 A KR1020040001495 A KR 1020040001495A KR 20040001495 A KR20040001495 A KR 20040001495A KR 100697384 B1 KR100697384 B1 KR 100697384B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
silicon layer
lower amorphous
layer
deposited
Prior art date
Application number
KR1020040001495A
Other languages
English (en)
Other versions
KR20050073656A (ko
Inventor
김억수
이호년
류명관
박재철
손경석
이준호
권세열
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020040001495A priority Critical patent/KR100697384B1/ko
Publication of KR20050073656A publication Critical patent/KR20050073656A/ko
Application granted granted Critical
Publication of KR100697384B1 publication Critical patent/KR100697384B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F13/00—Video games, i.e. games using an electronically generated display having two or more dimensions
    • A63F13/20—Input arrangements for video game devices
    • A63F13/24—Constructional details thereof, e.g. game controllers with detachable joystick handles
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F13/00—Video games, i.e. games using an electronically generated display having two or more dimensions
    • A63F13/20—Input arrangements for video game devices
    • A63F13/23—Input arrangements for video game devices for interfacing with the game device, e.g. specific interfaces between game controller and console
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F13/00—Video games, i.e. games using an electronically generated display having two or more dimensions
    • A63F13/90—Constructional details or arrangements of video game devices not provided for in groups A63F13/20 or A63F13/25, e.g. housing, wiring, connections or cabinets
    • A63F13/98—Accessories, i.e. detachable arrangements optional for the use of the video game device, e.g. grip supports of game controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 그레인(grain)의 측면성장을 유도하는 실리콘 결정화 방법을 개시한다. 개시된 본 발명의 실리콘 결정화 방법은, 기판 위에 완충막을 형성하는 단계; 상기 완충막 상에 하부 비정질 실리콘층 및 상부 비정질 실리콘층을 동일한 증착 공정을 이용하여 연속 증착하되, 상기 하부 비정질 실리콘층 및 상부 비정질 실리콘층의 증착 공정은 PECVD, LPCVD 및 스퍼터링 공정 중 어느 하나를 이용하고, 상기 하부 비정질 실리콘층의 증착 공정은 상기 상부 비정질 실리콘층의 증착 공정에 비해 높은 플라즈마 밀도하에서 진행하여 상기 하부 비정질 실리콘층이 상부 비정질실리콘층에 비해 높은 열전도도를 갖도록 증착하는 단계; 상기 상부 및 하부 비정질 실리콘층의 일부분을 선택적으로 완전 용융시키는 단계; 및 상기 완전 용융된 지역의 양쪽 가장자리로부터 실리콘 그레인이 중심방향으로 측면성장되어 상기 실리콘 그레인의 성장길이가 증가되는 단계;를 포함한다.

Description

실리콘 결정화 방법{method for crystallizing silicon}
도 1a 내지 도 1d는 본 발명에 따른 실리콘 결정화 방법을 설명하기 위한 공정단면도.
본 발명은 실리콘 결정화 방법에 관한 것으로, 보다 구체적으로는 그레인(grain)의 측면성장을 유도하는 실리콘 결정화 방법에 관한 것이다.
일반적으로, 실리콘은 결정상태에 따라 비정질 실리콘(amorphous silicon)과 결정질 실리콘(crystalline silicon)으로 나눌 수 있다. 이때, 상기 비정질 실리콘은 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정패널(liquid crystal panel)의 스위칭 소자(switching device)에 많이 사용한다.
그러나, 상기 비정질 실리콘 박막은 액정패널 구동소자의 전기적 특성과 신뢰성 저하 및 표시소자 대면적화에 어려움이 있다.
대면적, 고정세 및 패널 영상구동회로, 일체형 랩탑컴퓨터(laptop computer), 벽걸이 TV용 액정표시소자의 상용화는 우수한 전기적 특성(예를 들면 높은 전계효과 이동도(30㎠/VS)와 고주파 동작특성 및 낮은 누설전류(leakage current))의 화소 구동소자를 요구하며 이는 고품위 다결정 실리콘(poly crystalline silicon)의 응용을 요구하고 있다.
특히, 다결정 실리콘 박막의 전기적 특성은 그레인(grain)의 크기에 큰 영향을 받는다. 즉, 그레인의 크기가 증가함에 따라 전계효과 이동도(mobility)도 따라 증가한다.
따라서, 이러한 점을 고려하여 실리콘을 단결정화 하는 방법이 큰 이슈로 떠오르고 있으며, 최근 들어 에너지원을 레이저로 하여 실리콘 결정의 측면성장을 유도함으로써, 거대한 단결정 실리콘을 제조하는 SLS(sequential lateral solidification)(연속적인 측면 고상화라함.)기술이 국제특허 'WO 97/45827'과 한국 공개특허'2001-004129'에 제안되었다.
상기 SLS 기술은 실리콘 그레인이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 펄스 레이저 (pulse laser) 에너지의 크기와 레이저빔(laser beam)의 조사범위의 이동을 적절하게 조절하여 실리콘 그레인을 소정의 길이만큼 측면성장 시킴으로서 비정질 실리콘 박막을 결정화하는 것이다. 이는, 마스크의 형태와 진행방법에 따라 결정화 형태가 달라지게 된다. 상술한 SLS방법에서 그레인 크기는 그레인 성장길이에 의해 결정된다.
그러나, 종래의 기술에서 비정질 실리콘은 동일한 물성을 지니고 있기 때문에 열전도가 비정질 실리콘 내에서 균일하게 일어나게 되고, 이에 따라 수직방향으 로의 열전도가 크기 때문에 측면성장 길이도 작게 되는 문제점이 있다.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 비정질 실리콘을 증착 시, 상부 비정질 실리콘에 비해 열전도도가 크도록 하부 비정질 실리콘층을 증착함으로써, 수직보다는 측면으로 열이 방출되어 측면방향으로의 성장을 촉진시켜 그레인 성장길이를 증가시킬 수 있는 실리콘 결정화 방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명에 따른 실리콘 결정화 방법은, 기판 위에 완충막을 형성하는 단계; 상기 완충막 상에 하부 비정질 실리콘층 및 상부 비정질 실리콘층을 동일한 증착 공정을 이용하여 연속 증착하되, 상기 하부 비정질 실리콘층 및 상부 비정질 실리콘층의 증착 공정은 PECVD, LPCVD 및 스퍼터링 공정 중 어느 하나를 이용하고, 상기 하부 비정질 실리콘층의 증착 공정은 상기 상부 비정질 실리콘층의 증착 공정에 비해 높은 플라즈마 밀도하에서 진행하여 상기 하부 비정질 실리콘층이 상부 비정질실리콘층에 비해 높은 열전도도를 갖도록 증착하는 단계; 상기 상부 및 하부 비정질 실리콘층의 일부분을 선택적으로 완전 용융시키는 단계; 및 상기 완전 용융된 지역의 양쪽 가장자리로부터 실리콘 그레인이 중심방향으로 측면성장되어 상기 실리콘 그레인의 성장길이가 증가되는 단계;를 포함하는 것을 특징으로 한다.
상기 하부 비정질 실리콘층은 상기 상부 비정질 실리콘층 보다 얇은 두께로 증착하는 것이 바람직하다.
삭제
상기 기판은 글라스, 플라스틱 및 웨이퍼 중 어느 하나를 이용하는 것이 바람직하다.
상기 완충막은 실리콘산화막, 실리콘질화막, Au, Cu, Ag, Ti 및 W 중 어느 하나의 금속 또는 그 질화막이나 그 산화막 중 어느 하나를 이용하는 것이 바람직하다.
본 발명에 따르면, 비정질 실리콘층 증착 공정 시, 하부 비정질 실리콘층은 상부 비정질 실리콘층에 비해 열전도도가 크게 만듦으로써, 이후의 레이저 조사에 따른 결정화 공정에서 수직방향보다 측면방향으로 열이 많이 빠져 나가게 된다. 이로써 실리콘 그레인의 측면성장을 촉진시키게 되고, 결과적으로는 실리콘 그레인의 성장길이를 증가시킨다.
(실시예)
도 1a 내지 도 1d는 본 발명에 따른 실리콘 결정화 방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 실리콘 결정화 방법은, 도 1a에 도시된 바와 같이, 먼저 기판 (1)위에 완충막(3)을 형성한다. 이때, 상기 기판(1)은 글라스(glass), 플라스틱(plastic) 및 웨이퍼(wafer) 중 어느하나를 이용한다. 또한, 상기 완충막(3)은 실리콘산화막, 실리콘질화막 및 Au,Cu,Ag,Ti 및 W 중 어느하나의 금속, 및 그 질화막 또는 산화막을 이용한다. 한편, 상기 완충막(3)으로서 다중막으로 사용할 수도 있다.
이어, 상기 완충막(3) 상에 하부 비정질 실리콘층(5) 및 상부 비정질 실리콘층(7)을 연속 증착한다. 이때, 상기 하부 비정질 실리콘층(5) 및 상부 비정질 실리콘층(7)은 증착 조건을 서로 다르게 하여 하부 비정질 실리콘층(5)의 열전도도가 상부 비정질 실리콘층(7)에 비해 크도록 만든다.
여기서, 상기 하부와 상부 비정질 실리콘층(5, 7) 증착 공정은 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition) 및 스퍼터링(sputtering) 공정 중 어느 하나를 이용할 수 있다. 상기의 증착 공정들은 플라즈마(Plasma)를 이용하여 전구체(Precursor)인 반응가스나 스퍼터 타겟물질을 분해시킨 후 원하는 박막을 형성시키는 것이다. 상기의 증착 공정에서 박막의 열전도를 크게 하기 위해서는 밀도가 높은 박막을 형성하여야 한다. 박막의 밀도는 증착공정 중의 플라즈마의 밀도에 비례하므로, 하부 비정질 실리콘층(5)의 형성 공정은 상부 비정질 실리콘층(7) 형성 공정 보다 높은 플라즈마 밀도하에서 진행되도록 공정조건 중 파워, 전극간격 또는 압력을 조절한다. 다시말해, 하부 비정질 실리콘층(5)의 형성 공정은 상부 비정질 실리콘층(7)의 형성 공정 보다 높은 파워, 좁은 전극간격, 낮은 압력 또는 이들의 조합 중 하나로 선택된 공정조건을 갖는다. 또한, 상기 하부 비정질 실리콘층(5)은 상기 상부 비정질 실리콘층(7)에 비해 두께를 얇게 증착한다.
그런다음, 도 1b에 도시된 바와 같이, 상기 상부 비정질 실리콘층 위에 소정패턴이 구비된 마스크(11)를 제공한다. 이후, 상기 마스크(11)를 이용하여 상부 및 하부 비정질 실리콘층의 소정부위에 선택적으로 펄스레이저 조사(13)를 실시함으로서, 레이저가 조사된 지역(a)을 완전 용융시킨다. 이때, 상기 펄스레이저 조사(13) 시, 에너지는 상기 상부 및 하부 비정질 실리콘층을 완전 용융시키는 범위로 가한다.
여기서, 마스크(11)의 형태와 진행방법에 따라 결정화 형태가 달라지게 되는데, 대표적인 공정으로 디렉셔널(directional), 도트(dot), 엔샷(n shot) SLS방법 등이 있다. 이외에도 마스크를 사용하지 않고 간섭(interference)현상을 이용하여 레이저빔을 패터닝하는 방법도 있다.
이어, 도 1c에 도시된 바와 같이, 상기 레이저조사에 의해 완전 용융된 지역(a)의 양쪽 가장자리로부터 실리콘 그레인(미도시)이 내부 중심방향으로 측면성장(b)한다. 이때, 하부 비정질 실리콘층(5)의 열전도도가 상부 비정질 실리콘층(7)의 것보다 크기 때문에 용융된 지역(a)에서는 수직(vertical)(c)보다는 측면(lateral)(d)으로 열이 많이 빠져 나가게 되며, 이로써 측면성장이 촉진된다.
계속해서, 상기 측면성장은 실리콘 그레인이 충돌하여 융기(protrusion)될때까지 계속하여 진행되고, 도 1d에 도시된 바와 같이, 융기된 후에는 고화하여 폴리실리콘(a1)을 형성한다.
이후, 도면에 도시되지 않았지만, 다음 펄스레이저 조사에서는 먼저 형성된 폴리실리콘을 씨드(seed)로 하여 폴리실리콘을 연속적으로 측면성장시키며, 이때 실리콘 그레인의 크기는 그레인의 성장길이에 의해 결정되며, 상기 실리콘 그레인의 성장길이는 열전도도에 영향을 받는다. 즉, 하부 비정질 실리콘층의 열전도도를 상부 비정질 실리콘층에 비해 더 크게 하면, 수직방향으로의 열전도도에 비해 측면방향으로의 열전도도가 높아지게 되고, 이로써, 측정성장이 더욱 빠르고 길게 자라게 된다. 이러한 과정을 통해, 비정질 실리콘층으로부터 커다란 실리콘 그레인을 갖는 폴리실리콘층을 제조할 수 있다.
한편, 본 발명에서는 비정질 실리콘층 대신에 Al,Cu,Ti,W,Au,Ag 또는 Ni 등의 금속 및 이들 금속막과 반도체 간의 화합물 중 어느 하나를 적용할 수 있다. 또는, 상기 비정질 실리콘층 대신 비정질의 Ge, SixGey, 폴리실리콘, 폴리-Ge, 폴리 -SixGex , 폴리-GaNx, 폴리-GaxAsy, 3족 및 5족 반도체 또는 그 화합물을 이용할 수도 있다.
이상에서와 같이, 본 발명은 비정질실리콘층 증착하는데 있어서, 하부 비정질 실리콘층과 상부 비정질 실리콘층의 증착조건을 다르게 하여, 상부 비정질 실리 콘층보다 하부 비정질 실리콘층의 열전도도를 크게 함으로써, 수직보다는 측면방향으로 열이 많이 빠져 나가게 되고, 이로써 측면방향으로의 성장을 촉진시켜 그레인의 성장길이가 증가된다.
따라서, 본 발명은 기존의 SLS방법보다 더 큰 그레인을 가진 폴리실리콘막을 제조할 수 있으며, 이로써, 폴리실리콘 박막트랜지스터 특성을 향상시킬 수 있고, 고품위 FPD를 제조할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (7)

  1. 기판 위에 완충막을 형성하는 단계;
    상기 완충막 상에 하부 비정질 실리콘층 및 상부 비정질 실리콘층을 동일한 증착 공정을 이용하여 연속 증착하되, 상기 하부 비정질 실리콘층 및 상부 비정질 실리콘층의 증착 공정은 PECVD, LPCVD 및 스퍼터링 공정 중 어느 하나를 이용하고, 상기 하부 비정질 실리콘층의 증착 공정은 상기 상부 비정질 실리콘층의 증착 공정에 비해 높은 플라즈마 밀도하에서 진행하여 상기 하부 비정질 실리콘층이 상부 비정질실리콘층에 비해 높은 열전도도를 갖도록 증착하는 단계;
    상기 상부 및 하부 비정질 실리콘층의 일부분을 선택적으로 완전 용융시키는 단계; 및
    상기 완전 용융된 지역의 양쪽 가장자리로부터 실리콘 그레인이 중심방향으로 측면성장되어 상기 실리콘 그레인의 성장길이가 증가되는 단계;
    를 포함하는 것을 특징으로 하는 실리콘 결정화 방법.
  2. 제 1항에 있어서, 상기 하부 비정질 실리콘층은 상기 상부 비정질 실리콘층 보다 얇은 두께로 증착하는 것을 특징으로 하는 실리콘 결정화 방법.
  3. 삭제
  4. 제 1항에 있어서, 상기 기판은 글라스, 플라스틱 및 웨이퍼 중 어느 하나를 이용하는 것을 특징으로 하는 실리콘 결정화 방법.
  5. 제 1항에 있어서, 상기 완충막은 실리콘산화막, 실리콘질화막, Au, Cu, Ag, Ti 및 W 중 어느 하나의 금속 또는 그 질화막이나 그 산화막 중 어느 하나를 이용하는 것을 특징으로 하는 실리콘 결정화 방법.
  6. 제 1항에 있어서, 상기 완전 용융단계는, 소정형상의 마스크를 이용하여 상기 상부 및 하부 비정질 실리콘층의 소정부위에 레이저를 조사시키는 것을 특징으로 하는 실리콘 결정화 방법.
  7. 제 1항에 있어서, 상기 완전 용융단계는, 간섭현상을 이용하여 레이저빔을 패터닝하고 나서, 상기 상부 및 하부 비정질 실리콘층의 소정부위에 상기 패터닝된 레이저빔을 조사시키는 것을 특징으로 하는 실리콘 결정화 방법.
KR1020040001495A 2004-01-09 2004-01-09 실리콘 결정화 방법 KR100697384B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040001495A KR100697384B1 (ko) 2004-01-09 2004-01-09 실리콘 결정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040001495A KR100697384B1 (ko) 2004-01-09 2004-01-09 실리콘 결정화 방법

Publications (2)

Publication Number Publication Date
KR20050073656A KR20050073656A (ko) 2005-07-18
KR100697384B1 true KR100697384B1 (ko) 2007-03-20

Family

ID=37262569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040001495A KR100697384B1 (ko) 2004-01-09 2004-01-09 실리콘 결정화 방법

Country Status (1)

Country Link
KR (1) KR100697384B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980031001A (ko) * 1996-10-30 1998-07-25 김광호 실리콘박막의 결정화 방법
KR19980060717A (ko) * 1996-12-31 1998-10-07 김광호 실리콘박막의 결정화방법
KR19980071575A (ko) * 1997-02-24 1998-10-26 다까노 야스아끼 다결정 실리콘막 제조 방법, 박막 트랜지스터 제조 방법, 및 어닐링 장치
KR20020091334A (ko) * 2001-05-30 2002-12-06 엘지.필립스 엘시디 주식회사 순차측면 결정화를 위한 비정질 실리콘층의 증착방법
KR20050043223A (ko) * 2003-11-05 2005-05-11 삼성전자주식회사 다결정 실리콘 박막의 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980031001A (ko) * 1996-10-30 1998-07-25 김광호 실리콘박막의 결정화 방법
KR19980060717A (ko) * 1996-12-31 1998-10-07 김광호 실리콘박막의 결정화방법
KR19980071575A (ko) * 1997-02-24 1998-10-26 다까노 야스아끼 다결정 실리콘막 제조 방법, 박막 트랜지스터 제조 방법, 및 어닐링 장치
KR20020091334A (ko) * 2001-05-30 2002-12-06 엘지.필립스 엘시디 주식회사 순차측면 결정화를 위한 비정질 실리콘층의 증착방법
KR20050043223A (ko) * 2003-11-05 2005-05-11 삼성전자주식회사 다결정 실리콘 박막의 형성방법

Also Published As

Publication number Publication date
KR20050073656A (ko) 2005-07-18

Similar Documents

Publication Publication Date Title
JP4864596B2 (ja) 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法
KR100490497B1 (ko) 박막 반도체 장치의 제조 방법
US8734584B2 (en) Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US7091112B2 (en) Method of forming a polycrystalline silicon layer
JP4323724B2 (ja) 半導体装置の製造方法
KR100507553B1 (ko) 결정성 반도체막, 그의 제조방법, 반도체장치 및 그의제조방법
GB2338598A (en) Method of crystallising an amorphous silicon layer for a thin film transistor by a laser scanning technique
EP1812958A1 (en) Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8445332B2 (en) Single crystal silicon rod fabrication methods and a single crystal silicon rod structure
JP2007281421A (ja) 半導体薄膜の結晶化方法
KR100697384B1 (ko) 실리콘 결정화 방법
KR100496251B1 (ko) 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
JP3345363B2 (ja) 多結晶シリコン薄膜の形成方法及び薄膜トランジスタの製造方法
KR100698691B1 (ko) 엑시머 레이저를 이용한 비정질 실리콘의 결정화 방법 및이를 포함한 다결정 박막 트랜지스터의 제조방법
KR20060106170A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
KR100504347B1 (ko) 순차측면고상화 폴리실리콘층의 표면평탄화 방법
KR100579176B1 (ko) 반도체 소자 및 그 형성 방법
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
KR100542990B1 (ko) 비정질 실리콘 박막의 결정화 방법, 마스크 패턴 및 이를사용하여 제조되는 다결정 실리콘 박막을 사용하는 평판디스플레이 디바이스
JPH0517693B2 (ko)
KR101032347B1 (ko) 단결정 실리콘 로드 구조체
JP2003309068A (ja) 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置
JP2003257856A (ja) 多結晶シリコン薄膜の形成方法、及び薄膜トランジスタ作製方法
JP2008311494A (ja) 結晶性半導体膜の製造方法、及び、レーザー装置
JP2008311287A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 14