KR20050043223A - 다결정 실리콘 박막의 형성방법 - Google Patents

다결정 실리콘 박막의 형성방법 Download PDF

Info

Publication number
KR20050043223A
KR20050043223A KR1020030078051A KR20030078051A KR20050043223A KR 20050043223 A KR20050043223 A KR 20050043223A KR 1020030078051 A KR1020030078051 A KR 1020030078051A KR 20030078051 A KR20030078051 A KR 20030078051A KR 20050043223 A KR20050043223 A KR 20050043223A
Authority
KR
South Korea
Prior art keywords
thin film
polycrystalline silicon
forming
blocking layer
silicon thin
Prior art date
Application number
KR1020030078051A
Other languages
English (en)
Inventor
강진규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030078051A priority Critical patent/KR20050043223A/ko
Publication of KR20050043223A publication Critical patent/KR20050043223A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터(TFT)의 글래스(glass) 상부면에 다결정화 된 실리콘(poly-Si) 박막을 형성할 수 있도록 한 다결정 실리콘 박막 형성방법에 관한 것이다.
본 발명에 따르면, 광원의 조사를 통해 글래스(glass)에 다결정 실리콘(poly-Si) 박막을 형성하는 다결정 실리콘 박막 형성방법에 있어서, 글래스(20)의 상부면에 블로킹층(30)을 형성하는 단계(S1); 블로킹층(30)과 서로 다른 열전도율을 갖는 열전도체(40)를 블로킹층(30)의 상부면 일부 영역에 설치하는 단계(S2); 열전도체(40)가 설치된 블로킹층(30)의 상부면에 비정질 실리콘층(a-Si)(50)을 형성하는 단계; 광원을 통해 비정질 실리콘층(a-Si)(50)에 광을 조사하여 다결정 실리콘층(poly-Si)(60)을 형성하는 단계를 포함한다. 이에 따라, 광원의 조사시에 발생되는 열의 온도구배(thermal gradient)를 통해 그레인(grain)의 수평 성장을 유도함으로써 박막 트랜지스터의 이동도(mobility)를 증가시킬 수 있다.

Description

다결정 실리콘 박막의 형성방법 {FORMATIVE PROCESS OF POLYCRYSTALLINE SILICON THIN FILM}
본 발명은 다결정 실리콘 박막 형성방법에 관한 것으로서, 보다 상세하게는 박막 트랜지스터(TFT)의 글래스(glass) 상부면에 다결정화 된 실리콘(poly-Si) 박막을 형성할 수 있도록 한 다결정 실리콘 박막 형성방법에 관한 것이다.
최근에 들어, 액정표시장치(LCD)는 고정밀·고화질의 표시에 대한 요구를 충족시키기 위해 액정 구동용 스위칭 소자로서 박막 트랜지스터(TFT)를 이용한 액티브 매트릭스 방식의 AMLCD(Active Matrix Liquid Crystal Display)가 주로 사용되고 있다.
이러한 AMLCD는 TFT의 능동층으로서 비정질 실리콘(a-Si) 박막을 이용하는 비정질 실리콘 TFT와, 다결정 실리콘(poly-Si) 박막을 이용하는 다결정 실리콘 TFT로 크게 구분된다. 이 중, 비정질 실리콘 TFT는 비정질 실리콘(a-Si) 박막이 저온에서 성막 가능하기 때문에 용융점이 낮은 글래스(glass) 상에 형성하는 것이 용이할 뿐 아니라 비교적 넓은 면적에 균일한 비정질 실리콘 박막을 형성하는 것이 용이하기 때문에 대형 LCD에 많이 이용되고 있다.
한편, 다결정 실리콘 TFT는 다결정 실리콘(poly-Si) 박막이 비정질 실리콘(a-Si) 박막에 비교하여 전계효과 이동도가 높고 전류 구동능력이 우수하여, 고정밀·고화질의 LCD 스위칭 소자로의 사용이 점점 증가하고 있는 추세이다. 또한, 대형화에 따라 선택 기간이 상대적으로 짧아지기 때문에 대형 LCD용 액정 구동소자로서도 그 유용성이 지적되고 있다.
따라서, 다결정 실리콘(poly-Si)으로 만드는 방법이 다양하게 제시되고 있으며, 현재 가장 보편적으로 사용되고 있는 기술은 엑시머 레이저 어닐링(ELA:Excimer Laser Annealing) 방법으로 1에서와 같이, 이전 공정이 마무리된 글래스(2) 상에 블로킹층(4) 및 비정질 실리콘층(a-Si)(6)을 순차적으로 증착시킨 후, 엑시머 레이저를 이용하여 비정질 실리콘층(a-Si)(6)을 용융하여 결정화시킴으로써 다결정 실리콘층(poly-Si)(8)을 형성한다. 즉, 이 방법은 매우 짧은 시간(수~수십 nano초) 동안 레이저빔(laser beam)을 비정질 실리콘층(a-Si)(6)에 조사하여 순간적으로 용융 및 냉각시킴으로써 결정화를 수행한다. 레이저빔은 글래스(2)상에 열적 손상을 주지 않아 AMLCD 분야에서 각광을 받고 있다.
그러나 종래의 다결정 실리콘 박막 형성방법은 다결정 실리콘층(poly-Si)(8)에 형성되는 그레인(grain)의 크기가 상대적으로 작을 뿐 아니라 박막의 형성상태가 균일하지 못하고, 또한 그레인 경계의 위치를 조절하기 어렵다는 문제점이 있다.
이러한 이유로 TFT의 전기적 특성 변화가 상대적으로 심해 이를 개선하기 위한 연구가 활발히 진행되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 박막 트랜지스터(TFT)의 글래스 상에 형성된 다결정 실리콘 박막의 그레인(grain) 사이즈를 증가시킬 수 있는 다결정 실리콘 박막 형성방법을 제공하고자 하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 광원의 조사를 통해 글래스(glass)에 다결정 실리콘 박막(poly-Si)을 형성하는 다결정 실리콘 박막 형성방법에 있어서, 상기 글래스의 상부면에 블로킹층을 형성하는 단계; 상기 블로킹층과 서로 다른 열전도율을 갖는 열전도체를 상기 블로킹층의 상부면 일부 영역에 적어도 하나 설치하는 단계; 상기 열전도체가 설치된 블로킹층의 상부면에 비정질 실리콘층(a-Si)을 형성하는 단계; 상기 광원을 통해 상기 비정질 실리콘층(a-Si)에 광을 조사하여 다결정 실리콘층(poly-Si)을 형성하는 단계를 포함하는 데 그 특징이 있다.
상기 열전도체는 상기 블로킹층 보다 열전도율이 높은 메탈(metal) 재질로 이루어지는 것이 바람직하다.
상기 열전도체는 박막트랜지스터의 채널영역 이외의 영역 하부에 설치되는 것이 바람직하다.
상기 광원은 레이저(laser)인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 하기와 같다.
도 2는 본 발명에 따른 다결정 실리콘 박막이 형성된 TFT기판 구조를 도시한 단면도이다.
도면에 도시된 바와 같이, 본 발명에 따른 박막 트랜지스터(TFT)는 글래스(glass)(20)의 상부에 순서대로 블로킹층(blocking layer)(30), 다결정 실리콘층(poly-Si)(40), 게이트절연막(70), 게이트전극(72) 및 중간절연막(74)이 적층되고, 중간절연막(74) 및 게이트절연막(70)에 형성된 컨택홀(contact hole)을 통해 S/D전극(80)이 다결정 실리콘층(poly-Si)(40)과 전기적으로 접촉되는 구조를 지니고 있다.
그리고 S/D전극(80)의 상부에는 보호막(82)이 형성되고, 화소전극(90)이 S/D전극(80)과 상호 접촉하여 TFT로부터의 전기적 신호를 수신받아 액정패널을 작동시킨다.
한편, 다결정 실리콘층(poly-Si)(40)은 소스 영역(42)과 드레인 영역(44) 및 채널 영역(46)을 포함하며, TFT 구조는 공지된 기술과 동일하므로 그 자세한 설명은 생략하기로 한다.
도 3은 본 발명에 따른 다결정 실리콘 박막 형성과정을 도시한 개략도이고, 도 4는 본 발명에 따른 다결정 실리콘 박막 형성방법을 도시한 흐름도이며, 도 5는 본 발명에 따른 다결정 실리콘 박막 형성과정의 다른 실시예를 도시한 개략도이다.
도면에 도시된 바와 같이, 본 발명에 따른 다결정 실리콘(poly-Si) 박막 형성방법은 글래스(20)의 상부면에 블로킹층(30)을 형성하는 단계(S1); 블로킹층(30)과 서로 다른 열전도율을 갖는 열전도체(40)를 블로킹층(30)의 상부면 일부 영역에 설치하는 단계(S2); 열전도체(40)가 설치된 블로킹층(30)의 상부면에 비정질 실리콘층(a-Si)(50)을 형성하는 단계; 광원을 통해 비정질 실리콘층(a-Si)(50)에 광을 조사하여 다결정 실리콘층(poly-Si)(60)을 형성하는 단계를 포함한다.
블로킹층(blocking layer)(30)은 글래스(20)의 이물질이 비정질 실리콘층(a-Si)(50)으로 유입되는 것을 차단시킴과 아울러 광원을 통한 광 조사시 글래스(20)로의 열 유입을 방지하는 역할을 수행한다.
비정질 실리콘층(a-Si)(50)은 통상적으로 사용되는 플라즈마 CVD법 등을 통해 형성되며, 이러한 플라즈마 CVD법은 기체 상태의 화합물에 에너지를 가하여 분해시킨 후 연속적으로 발생되는 화학반응에 의하여 글래스(20) 상에 박막을 증착시키는 방법이다.
다결정 실리콘층(poly-Si)(60)은 반도체층의 일종으로, 비정질 실리콘층(a-Si)(50)층에 광을 조사함으로써 다결정화 된 상태의 실리콘층을 말한다. 특히, 매우 짧은 시간 동안에 레이저빔(laser beam)을 조사함으로써 글래스(20)에 열적 손상을 주지 않는 엑시머 레이저 어닐링(ELA) 방법이 AMLCD 분야에서 보편적으로 사용되고 있다. 광원은 필요에 따라 전자빔을 비롯한 여러 형태의 것을 다양하게 적용할 수 있다.
다결정 실리콘층(poly-Si)(60)은 비정질 실리콘층(a-Si)(50)에 비해 전계효과 이동도가 클 뿐 아니라 전류 구동능력이 우수하여 고속동작과 고해상도의 디스플레이를 구현하는 데 유리하며, 이를 이용하여 TFT를 제작하게 되면 글래스(20) 위에 화소부 외 주변 구동회로의 동시 집적이 가능하므로 생산단가를 절감할 수 있고 내구성 또한 우수해진다.
열전도체(40)는 블로킹층(30) 보다 열전도율이 상대적으로 높은 메탈(metal) 재질로 이루어지는 것이 바람직하며, 그에 따라 광 조사에 의한 다결정 실리콘층(poly-Si)(60) 형성시 열전도체(40)가 설치된 부분과 그렇치 않은 부분에서 발생되는 열의 온도구배(thermal gradient)를 통해 그레인(grain)의 수평 성장을 유도함으로써 그 사이즈(size)를 상대적으로 증가시킬 수 있다.
즉, 레이저어닐링(laser annealing) 후, 열전도체가 있는 영역은 상대적으로 열전도체가 없는 영역에 비해 빨리 온도가 내려가게 된다. 따라서, 열전도체가 있는 영역은 짧은 시간 동안 결정화가 되므로 작은 그레인을 갖게 되고, 열전도체가 없는 영역은 열전도체가 있는 영역에 비해 상대적으로 긴 시간 동안 결정화가 진행되므로 상기 작은 그레인으로부터 측면으로 성장한 그레인을 갖게 된다.
이상에서 설명한 바와 같이 본 발명에 따르면, 광원의 조사시에 발생되는 열의 온도구배(thermal gradient)를 통해 그레인(grain)의 수평 성장을 유도함으로써 박막 트랜지스터의 이동도(mobility)를 증가시킬 수 있다.
도 1은 종래의 다결정 실리콘 박막 형성과정을 도시한 개략도이고,
도 2는 본 발명에 따른 다결정 실리콘 박막이 형성된 박막 트랜지스터의 단면도이고,
도 3은 본 발명에 따른 다결정 실리콘 박막 형성과정을 도시한 개략도이고,
도 4는 본 발명에 따른 다결정 실리콘 박막 형성방법을 도시한 흐름도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
20 : 글래스 30 : 블로킹층
40 : 열전도체 50 : 비정질 실리콘층
60 : 다결정 실리콘층 70 : 게이트절연막
72 : 게이트전극 74 : 중간절연막
80 : S/D전극 82 : 보호막

Claims (4)

  1. 광원의 조사를 통해 글래스에 다결정 실리콘 박막을 형성하는 다결정 실리콘 박막 형성방법에 있어서,
    상기 글래스의 상부면에 블로킹층을 형성하는 단계;
    상기 블로킹층과 서로 다른 열전도율을 갖는 열전도체를 상기 블로킹층의 상부면 일부 영역에 설치하는 단계;
    상기 열전도체가 설치된 블로킹층의 상부면에 비정질 실리콘층(a-Si)을 형성하는 단계;
    상기 광원을 통해 상기 비정질 실리콘층(a-Si)에 광을 조사하여 다결정 실리콘층(poly-Si)을 형성하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  2. 제1항에 있어서,
    상기 열전도체는 상기 블로킹층 보다 열전도율이 높은 메탈(metal) 재질로 이루어지는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 열전도체는 박막트랜지스터의 채널영역 이외의 영역 하부에 설치되는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  4. 제1항에 있어서,
    상기 광원은 레이저(laser)인 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
KR1020030078051A 2003-11-05 2003-11-05 다결정 실리콘 박막의 형성방법 KR20050043223A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030078051A KR20050043223A (ko) 2003-11-05 2003-11-05 다결정 실리콘 박막의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030078051A KR20050043223A (ko) 2003-11-05 2003-11-05 다결정 실리콘 박막의 형성방법

Publications (1)

Publication Number Publication Date
KR20050043223A true KR20050043223A (ko) 2005-05-11

Family

ID=37243997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030078051A KR20050043223A (ko) 2003-11-05 2003-11-05 다결정 실리콘 박막의 형성방법

Country Status (1)

Country Link
KR (1) KR20050043223A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697384B1 (ko) * 2004-01-09 2007-03-20 비오이 하이디스 테크놀로지 주식회사 실리콘 결정화 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697384B1 (ko) * 2004-01-09 2007-03-20 비오이 하이디스 테크놀로지 주식회사 실리콘 결정화 방법

Similar Documents

Publication Publication Date Title
US5744824A (en) Semiconductor device method for producing the same and liquid crystal display including the same
JP4501859B2 (ja) 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法
US20060189052A1 (en) Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same
US20090315034A1 (en) Thin Film Transistor (TFT), method of fabricating the TFT, and Organic Light Emitting Diode (OLED) display including the TFT
JP2007184562A (ja) 多結晶シリコンフィルムの製造方法及びそれを適用した薄膜トランジスタの製造方法
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
US7015122B2 (en) Method of forming polysilicon thin film transistor
US8535994B2 (en) Thin-film transistor array device manufacturing method
US7435667B2 (en) Method of controlling polysilicon crystallization
KR100782769B1 (ko) 정렬키, 정렬키 형성 방법 및 이를 이용한 레이저 결정화방법
US11521989B2 (en) Display substrate, display apparatus and manufacturing method of display substrate
KR20050043223A (ko) 다결정 실리콘 박막의 형성방법
JPH07249778A (ja) 表示素子駆動装置およびその製造方法
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP3845566B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
KR100873702B1 (ko) 평판 디스플레이용 박막 트랜지스터 및 그 제조방법
JP2008235658A (ja) 薄膜トランジスタ及びそれを用いた有機ｅｌ表示装置
KR100669499B1 (ko) 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법
KR100719919B1 (ko) 다결정실리콘 박막트랜지스터 형성방법
JP3204489B2 (ja) 半導体装置の製造方法
JP2008034407A (ja) 表示装置とその製造方法
KR101075261B1 (ko) 다결정 실리콘 박막의 제조방법
US8128714B2 (en) Apparatus for manufacturing polycrystalline silicon thin film
KR20020060113A (ko) 결정화된 폴리실리콘층 상에 보호막이 형성된 투명 기판을제공하는 방법, 그 폴리실리콘 활성층 형성 방법 및 이를이용한 폴리실리콘 박막 트랜지스터 제조 방법
JP5253990B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination