JPH07249778A

JPH07249778A - 表示素子駆動装置およびその製造方法

Info

Publication number: JPH07249778A
Application number: JP6555994A
Authority: JP
Inventors: Toshiyuki Samejima; 俊之鮫島; Mitsunobu Sekiya; 光信関谷; Masateru Hara; 昌輝原; Naoki Sano; 直樹佐野; Atsushi Kono; 淳香野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-03-08
Filing date: 1994-03-08
Publication date: 1995-09-26

Abstract

(57)【要約】【目的】本発明は、同一半導体層にスイッチング素子
とドライバ回路のトランジスタとを形成して、画素部の
光誘起電流を低減し、ドライバ回路の動作特性の向上を
図る。【構成】表示素子駆動装置１はスイッチング素子とド
ライバ回路とを備えたもので、スイッチング素子は多結
晶半導体からなる半導体層１２の下面に第１絶縁膜２１
を挟んでボトムゲート電極２２を設けたボトムゲート型
薄膜トランジスタ２からなり、ドライバ回路の少なくと
も一部のトランジスタは半導体層１２の上面に第２絶縁
膜３１を挟んでトップゲート電極３２を設けたトップゲ
ート型薄膜トランジスタ３からなる。半導体層１２は、
レーザ結晶化法によって多結晶化したものが好ましく、
第２絶縁膜３１は、リモートプラズマＣＶＤ法によって
成膜したものが好ましい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチング素子とド
ライバ回路とを備えた表示素子駆動装置およびその製造
方法に関するものである。

【０００２】

【従来の技術】薄膜トランジスタ（以下ＴＦＴと記す）
を表示デバイスの駆動素子に用いたものとして、例え
ば、非晶質シリコンＴＦＴをスイッチング素子として液
晶等の表示素子を製作することが試みられている。非晶
質シリコンＴＦＴは、ボトムゲート型構造であって、光
誘起電流が少なくかつオフ電流が小さいために、画素の
スイッチングトランジスタとして用いられる。

【０００３】これに対して、多結晶シリコンＴＦＴは、
オン電流が大きい駆動回路を形成することができる。そ
のため、画素用トランジスタとドライバ回路とを基体上
に一体に形成する試みがなされている。これまで結晶化
技術として、高温（例えば１０００℃）で長時間（例え
ば１時間以上）の熱処理が必要であったため、トランジ
スタの構造としては、トップゲート型が用いられてき
た。

【０００４】また最近のレーザ結晶化法の開発によっ
て、低温で結晶膜を形成できるようになり、それを利用
して製造するボトムゲート型構造のＴＦＴが提案されて
いる。ボトムゲート型構造のＴＦＴでは光誘起電流が小
さくなる。

【０００５】

【発明が解決しようとする課題】しかしながら、上記ボ
トムゲート型構造のＴＦＴでは、オン抵抗が高いので画
素を駆動する駆動回路を形成することができない。その
ため、駆動回路はシリコンＩＣの外付けによって設けな
ければならないので、装置が大きくなるとともに製造プ
ロセスが複雑になる。上記トップゲート型構造のトラン
ジスタでは、画素部が遮光されないので画素部での光誘
起電流が大きくなる課題がある。また上記ボトムゲート
型構造のＴＦＴでは、光誘起電流を小さくすることはで
きるが、トップゲート型構造のＴＦＴと比較してオン電
流が小さい。そのため、ボトムゲート型構造のＴＦＴで
ドライバ回路は製作し難い。

【０００６】本発明は、上記課題を解決するためのもの
で、画素部の光誘起電流を低減して、ドライバ回路の動
作特性の向上を図る表示素子駆動装置およびその製造方
法を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、上記目的を達
成するためになされた表示素子駆動装置およびその製造
方法である。表示素子駆動装置は、スイッチング素子と
ドライバ回路とを備えたものである。スイッチング素子
は、多結晶半導体からなる半導体層の下面に第１絶縁膜
を挟んでボトムゲート電極を設けた、いわゆるボトムゲ
ート型薄膜トランジスタである。また、ドライバ回路の
少なくとも一部のトランジスタは、半導体層の上面に第
２絶縁膜を挟んでトップゲート電極を設けた、いわゆる
トップゲート型薄膜トランジスタである。

【０００８】この半導体層は、レーザ結晶化法によって
多結晶化した半導体層で形成されているものであっても
よい。

【０００９】さらに第２絶縁膜は、リモートプラズマＣ
ＶＤ法によって成膜した絶縁膜で形成されているもので
あってもよい。

【００１０】また、ボトムゲート型薄膜トランジスタ
は、ボトムゲート電極上方の半導体層とドレイン領域と
の間にオフセット領域を設けたオフッセット構造にして
もよい。一方、トップゲート型薄膜トランジスタは、ト
ップゲート電極下方の半導体層とドレイン領域との間に
オフセット領域を設けたオフッセット構造にしてもよ
い。また、トップゲート型薄膜トランジスタでは、トッ
プゲート電極の下方における第１絶縁膜の下面側にボト
ム電極を設けてもよい。

【００１１】少なくとも表示素子駆動装置のドライバ回
路における水平ドライバ部の駆動トランジスタは、上記
のようなトップゲート型薄膜トランジスタで構成されて
いる。

【００１２】表示素子駆動装置の製造方法としては、第
１工程で、少なくとも表面が絶縁性の基体表面の一部に
ボトムゲート電極を形成する。そしてボトムゲート電極
を覆う状態にして基体表面に第１絶縁膜を形成する。次
いで第２工程で、第１絶縁膜の上面に不純物を導入した
第１半導体層を形成した後、ボトムゲート電極の上方の
第１半導体層とトップゲート電極を形成しようとする領
域の下方の第１半導体層とを除去する。その後、第１半
導体層を覆う状態に第２半導体層を成膜し、第１，第２
半導体層とを結晶化して半導体層を形成する。それとと
もに、ボトムゲート電極の両側上方に第１半導体層中の
不純物を半導体層に拡散して第１ソース・ドレイン領域
を形成する。かつトップゲート電極の形成領域の両側下
方に不純物を拡散して第２ソース・ドレイン領域を形成
する。続いて第３工程で、第１ソース・ドレイン領域と
その間の半導体層とからなる第１島状パターンと、第２
ソース・ドレイン領域とその間の半導体層とからなる第
２島状パターンとを形成する。そして第４工程で、第
１，第２島状パターンを覆う状態に第２絶縁膜を形成し
た後、第２ソース・ドレイン領域間における半導体層の
上方の第２絶縁膜上にトップゲート電極を形成する。

【００１３】または第２工程は、第１絶縁膜の上面に半
導体層を形成した後、イオン注入法によって、ボトムゲ
ート電極の両側上方の半導体層に不純物を導入して第１
ソース・ドレイン領域を形成し、かつ当該半導体層上の
一部に形成しようとするトップゲート電極の両側下方の
当該半導体層に不純物を導入して第２ソース・ドレイン
領域を形成する工程である。

【００１４】上記半導体層は、レーザ結晶化法によって
結晶化するのがよい。また第２絶縁膜は、リモートプラ
ズマＣＶＤ法によって成膜するのがよい。

【００１５】

【作用】上記表示素子駆動装置では、スイッチング素子
を多結晶半導体からなる半導体層の下面側にボトムゲー
ト電極を設けたボトムゲート型薄膜トランジスタで形成
したことから、ボトムゲート電極によって半導体層が遮
光されるので、画素部での光誘起電流が小さくなる。ま
たドライバ回路の少なくとも一部のトランジスタを半導
体層の上面側にトップゲート電極を設けたトップゲート
型薄膜トランジスタで形成したことから、ボトムゲート
型薄膜トランジスタの半導体層と同層の半導体層に形成
される。また、オン電流が小さいドライバ回路になる。

【００１６】レーザ結晶化法によって多結晶化したもの
を半導体層に用いることから、比較的大粒径の多結晶の
半導体層になる。

【００１７】リモートプラズマＣＶＤ法によって成膜し
た絶縁膜を第２絶縁膜に用いることから、従来のプラズ
マＣＶＤ法によって成膜した絶縁膜よりもダメージが少
ない。

【００１８】また、ボトムゲート型薄膜トランジスタを
オフッセット構造にしたものおよびトップゲート型薄膜
トランジスタをオフッセット構造にしたものでは、リー
ク電流が低減される。そのため、オン／オフ電流比が大
きくなる。また、トップゲート型薄膜トランジスタにボ
トム電極を設けたものでは、トランジスタを形成した基
体からの不純物の混入が防止される。またボトム電極を
接地したものでは、半導体層のチャージアップによるし
きい値電圧の変化を防げる。

【００１９】少なくとも表示素子駆動装置のドライバ回
路における水平ドライバ部の駆動トランジスタは、上記
のようなトップゲート型薄膜トランジスタで構成されて
いることから、高速動作する。

【００２０】表示素子駆動装置の製造方法では、第２工
程で、半導体層にボトムゲート型薄膜トランジスタの第
１ソース・ドレイン領域とトランジスタゲート型薄膜ト
ランジスタの第２ソース・ドレイン領域とを形成するこ
とから、ボトムゲート型薄膜トランジスタとトップゲー
ト型薄膜トランジスタとがほぼ同一プロセスで形成され
る。さらに第１半導体層から第２半導体層へ不純物を拡
散することで第１，第２ソース・ドレイン領域を形成し
たことから、半導体層にダメージを与えることがない。

【００２１】また、第２工程では、イオン注入法によっ
て、第１，第２ソース・ドレイン領域を形成したことか
ら、製造プロセスが簡単になる。

【００２２】レーザ結晶化法によって半導体層を多結晶
化することから、レーザ光を照射した領域の半導体層が
結晶化温度になるだけで、その外の部分は高温にならな
い。そのため、熱的ダメージが加わらない。したがっ
て、いわゆる低温プロセスによって結晶化される。

【００２３】リモートプラズマＣＶＤ法によって第２絶
縁膜を成膜することから、従来のプラズマＣＶＤ法によ
って成膜した絶縁膜よりもダメージが少なくなる。

【００２４】

【実施例】本発明の一実施例を、図１の表示素子駆動装
置の概略構成断面図によって説明する。

【００２５】表示素子駆動装置は、スイッチング素子と
ドライバ回路とを備えている。図に示すように、上記ス
イッチング素子はボトムゲート型薄膜トランジスタ（以
下ボトムゲート型ＴＦＴと記す）２からなる。

【００２６】すなわち、基体１１上には、ボトムゲート
電極２１が形成されている。上記基体１１は、例えばガ
ラス基板，少なくとも表面が絶縁性の膜（例えば酸化
膜，窒化膜，有機膜）からなる基板または絶縁性のセラ
ミックス基板からなる。また上記ボトムゲート電極２１
は、例えばアルミニウム，モリブデン，タンタル，クロ
ム，導電性不純物を導入した多結晶シリコンまたは上記
金属を主成分とする合金からなる。

【００２７】上記ボトムゲート電極２１を覆う状態にし
て、当該基体１１の表面には、第１絶縁膜２２が形成さ
れている。この第１絶縁膜２２は、例えば窒化シリコン
（ＳｉＮ），酸化シリコン（ＳｉＯ₂），酸化アルミニ
ウム（Ａｌ₂Ｏ₃），酸化タンタル（Ｔａ₂Ｏ₅）およ
びそれらの複合膜のうちの１種が用いられる。そして第
１絶縁膜２２は、ボトムゲート型ＴＦＴ２のゲート絶縁
膜になる。

【００２８】さらに上記第１絶縁膜２２の表面には、多
結晶半導体（例えば多結晶シリコン）からなる半導体層
１２が形成されている。そして、上記ボトムゲート電極
２１の両側上方の上記半導体層１２には、導電性不純物
を拡散してなる第１ソース・ドレイン領域２３，２４が
形成されている。

【００２９】また上記ドライバ回路の少なくとも一部の
トランジスタトップゲート型薄膜トランジスタ（以下ト
ップゲート型ＴＦＴと記す）３からなる。すなわち、上
記半導体層１１の上面には第２絶縁膜３１が形成されて
いる。この第２絶縁膜３１は、上記第１絶縁膜２２を形
成することが可能な材料で形成される。そして第２絶縁
膜３１は、トップゲート型ＴＦＴ３のゲート絶縁膜にな
る。

【００３０】さらに上記第２絶縁膜３１の上面にはトッ
プゲート電極３２が設けられている。このトップゲート
電極３２は、例えばアルミニウム，モリブデン，タンタ
ル，クロム，導電性不純物を導入した多結晶シリコンま
たは上記金属を主成分とする合金からなる。さらに上記
トップゲート電極３２の両側下方の上記半導体層１２に
は、ソース・ドレイン領域３３，３４が形成されてい
る。

【００３１】上記の如くに、表示素子駆動装置１には、
ボトムゲート型ＴＦＴ２からなるスイッチング素子とト
ップゲート型ＴＦＴ３からなるドライバ回路の一部の駆
動トランジスタとが設けられている。

【００３２】また図に示すように、第１，第２ソース・
ドレイン領域２３，２４，３３，３４上の第２絶縁膜３
１にはコンタクトホール４１，４２，４３，４４が形成
されている。そして、各コンタクトホール４１〜４４に
は電極４５〜４８が設けられている。各電極４５〜４８
は、例えばアルミニウム，モリブデン，タンタル，クロ
ム，導電性不純物を導入した多結晶シリコンまたは上記
金属を主成分とする合金からなる。

【００３３】上記表示素子駆動装置１では、スイッチン
グ素子をボトムゲート型ＴＦＴ２で形成したことから、
ボトムゲート電極２１によって半導体層１２が遮光され
るので、画素部での光誘起電流が小さくなる。また、非
晶質シリコン薄膜トランジスタよりもオン抵抗が小さく
なるのでオン電流が大きくなる。そのため、トランジス
タサイズを小さくしても十分なオン電流が確保されるの
で、トランジスタサイズを小さくすることで画素の開口
率を大きくすることができる。さらにドライバ回路の少
なくとも一部のトランジスタをトップゲート型ＴＦＴ３
で形成したことから、当該トップゲート型ＴＦＴ３はボ
トムゲート型ＴＦＴ２と共通の半導体層１２に形成され
る。そして、オン電流が小さいドライバ回路になる。

【００３４】また、上記図１で説明した半導体層１２が
レーザ結晶化法によって多結晶化した半導体層からなる
ものでは、パルスレーザ光を照射した領域の半導体層１
２が結晶化温度になるだけで、その外の部分は高温にな
らない。そのため、ボトムゲート電極２１が例えばアル
ミニウムで形成されていても悪影響を及ぼさない。

【００３５】さらに上記第２絶縁膜３１がリモートプラ
ズマＣＶＤ法によって成膜した絶縁膜からなるもので
は、従来のプラズマＣＶＤ法によって成膜した絶縁膜よ
りもダメージが少なくなっている。したがって、リーク
電流が低減される。

【００３６】次に上記トップゲート型ＴＦＴ３をｎチャ
ネルおよびｐチャネルトップゲート型ＴＦＴとし形成し
たもののドレイン電流とゲート電圧の関係を、図２のド
レイン電流−ゲート電圧特性図によって説明する。な
お、ｎチャネルおよびｐチャネルトップゲート型ＴＦＴ
ともに、半導体層１２はキセノンクロライド（ＸｅＣ
ｌ）エキシマレーザ光を照射するレーザ結晶化法によっ
て多結晶化したものであり、また第２絶縁膜３１はリモ
ートプラズマＣＶＤ法によって形成したものである。

【００３７】図に示すように、ｎチャネルおよびｐチャ
ネルトップゲート型ＴＦＴともに、シャープな立ち上が
り特性を示した。この特性から、キャリア移動度は、ｎ
チャネルトップゲート型ＴＦＴが５７０ｃｍ²／Ｖｓ、
ｐチャネルトップゲート型ＴＦＴが４００ｃｍ²／Ｖｓ
になり、しきい値電圧は、ｎチャネルトップゲート型Ｔ
ＦＴが１．２Ｖ、ｐチャネルトップゲート型ＴＦＴが−
１．５Ｖになった。この結果、トップゲート型ＴＦＴ３
はｎチャネルのものおよびｐチャネルのもの共に低電圧
で高速動作することがわかった。

【００３８】次に上記ボトムゲート型ＴＦＴ２のドレイ
ン電流とゲート電圧の関係を、図３のドレイン電流−ゲ
ート電圧特性図によって説明する。なお、ボトムゲート
型ＴＦＴの半導体層１２はキセノンクロライド（ＸｅＣ
ｌ）エキシマレーザ光を照射するレーザ結晶化法によっ
て多結晶化したものである。

【００３９】図に示すように、ボトムゲート型ＴＦＴ２
の電流−電圧特性は、図２で説明したトップゲート型Ｔ
ＦＴ３の電流−電圧特性よりも劣る。これは、レーザ結
晶化時に、ボトムゲート電極２１上の第１絶縁膜２２と
半導体層１２との界面に欠陥を生じるため、移動度が小
さくなりしきい値電圧が高くなる。この特性から、キャ
リア移動度は６０ｃｍ²／Ｖｓになり、しきい値電圧は
５．５Ｖになった。この結果、ＬＣＤの画素のスイッチ
ングに必要な電流は十分に流せることがわかったので、
画素用のスイッチングトランジスタとして使用すること
ができる。

【００４０】次に、リーク電流を低減して画素のチャー
ジを保持するトランジスタ構造を、図４および図５のオ
フセット構造の概略構成断面図によって説明する。

【００４１】図４では、上記説明したボトムゲート型Ｔ
ＦＴ２を改良した構造を示す。図に示すように、ボトム
ゲート型ＴＦＴ４は、ボトムゲート電極２１の上方の半
導体層１２とソース・ドレイン領域２３，２４のうちの
ドレイン領域（ここではソース・ドレイン領域２４とす
る）との間にオフセット領域２５を設けたオフッセット
構造をなす。

【００４２】上記ボトムゲート型ＴＦＴ４では、オフセ
ット領域２５を設けたことから、リーク電流が低減され
る。このため、オン／オフ電流比が大きくなる。

【００４３】また図５では、上記説明したトップゲート
型ＴＦＴ３をオフセット構造に改良したものを示す。図
に示すように、トップゲート型ＴＦＴ５は、トップゲー
ト電極３２の下方の半導体層１２とソース・ドレイン領
域３３，３４のうちのドレイン領域（ここではソース・
ドレイン領域３４とする）との間にオフセット領域３５
を設けたオフッセット構造をなす。

【００４４】例えば１μｍのオフセット領域３５を設け
た上記トップゲート型ＴＦＴ５では、図６に示すドレイ
ン電流−ゲート電圧特性になる。したがって、オフセッ
ト領域３５を設けたことから、リーク電流が低減され
る。このため、オン／オフ電流比が大きくなる。

【００４５】次に上記説明したトップゲート型ＴＦＴ３
の改良例を、図７の概略構成断面図によって説明する。
図に示すように、トップゲート型ＴＦＴ６は、上記トッ
プゲート型ＴＦＴ（３）のトップゲート電極３２の下方
における第１絶縁膜２２の下面側にボトム電極３６を設
けたものである。

【００４６】上記トップゲート型ＴＦＴ６では、ボトム
電極３６を設けたことから、当該トップゲート型ＴＦＴ
６を形成した基体１１からの不純物の混入が防止され
る。また図示はしないが、ボトム電極３６を接地したも
のでは、半導体層１２のチャージアップによるしきい値
電圧の変化が防げる。

【００４７】次に薄膜トランジスタ（以下ＴＦＴと記
す）を用いた表示素子駆動装置として、例えばＬＣＤパ
ネルの構成例を図８の概略構成図によって説明する。

【００４８】図に示すように、ＬＣＤパネル５０には、
画素（図示せず）を基板５１の面内の垂直方向（矢印ア
方向）および水平方向（矢印イ方向）に配列してなる画
素部５２が設けられている。この画素部５２の垂直方向
の一方側には配線部５３を介して垂直ドライバ部５４が
設けられている。また画素部５２の水平方向の一方側に
は配線部５５を介して水平ドライバ部５６が設けられて
いる。そのうち、水平ドライバ部５６に用いられる駆動
トランジスタ（図示せず）は、上記図１で説明したトッ
プゲート型ＴＦＴ３からなる。この駆動トランジスタ
は、上記説明したトップゲート型ＴＦＴ５または６で構
成してもよい。

【００４９】上記ＬＣＤパネル５０では、水平ドライバ
部５６の駆動トランジスタをトップゲート型ＴＦＴ３で
構成されていることから、高速動作する。また上記駆動
トランジスタを上記トップゲート型ＴＦＴ５または６で
形成しても、同様に高速動作する。

【００５０】液晶の偏向特性を変化させるには、通常５
Ｖ程度の電圧が必要になる。またＴＦＴの動作電圧は、
通常１０Ｖ〜１５Ｖである。ところが、上記説明したト
ップゲート型ＴＦＴは、前記図２に示したように、低ゲ
ート電圧で十分に動作を行う。このようなトップゲート
型ＴＦＴに大きな電圧を印加すると過剰な電流が流れて
ＴＦＴの特性を劣化させることになる。

【００５１】そこで図９に示すように、ＬＣＤパネル５
０の水平ドライバ部５６を、低電圧高速駆動回路部５７
と電圧の昇圧回路部５８とから構成する。上記低電圧高
速駆動回路部５７はトップゲート型ＴＦＴ３で構成す
る。また上記昇圧回路部５８はボトムゲート型ＴＦＴ２
で構成する。または個々のトップゲート型ＴＦＴ３に掛
かる電圧が小さくなるように、複数個のトップゲート型
ＴＦＴ３を直列に接続して構成する。

【００５２】上記説明では、表示素子駆動装置としてＬ
ＣＤパネル５０を説明したが、例えばエレクトロルミネ
ッセンスパネルおよびエレクトロクロミックパネルに
も、上記ボトムゲート型ＴＦＴとトップゲート型ＴＦＴ
の組合せを採用することは可能である。

【００５３】次に上記図１で説明したボトムゲート型Ｔ
ＦＴ２とトップゲート型ＴＦＴ３とを同一基板に形成す
る製造方法を、図１０，図１１の製造工程図（その
１），（その２）によって説明する。図では、前記図１
の説明で用いた構成部品と同様の構成部品には同一符号
を記す。

【００５４】図１０の（１）に示すように、第１工程で
は、スパッタ法、ＣＶＤ法または蒸着法によって、基体
１１（例えばガラス基板）の表面に第１電極形成膜６１
を成膜する。上記基板１１は、ガラス基板に限定され
ず、少なくとも表面が絶縁性になっているものであれば
よい。例えば、表面に絶縁性の膜（例えば酸化膜，窒化
膜，酸化窒化膜または有機膜）を形成した基板または絶
縁性のセラミックス基板でもよい。また第１電極形成膜
６１は、例えばアルミニウム，モリブデン，タンタル，
クロム，導電性不純物を導入した多結晶シリコンまたは
上記金属を主成分とする合金で形成される。

【００５５】その後図１０の（２）に示すように、リソ
グラフィー技術とエッチングとによって、基体１１の表
面の画素領域に、第１電極形成膜（６１）でボトムゲー
ト電極２１を形成する。このボトムゲート電極２１は、
図示しないが、下層配線とともに形成される。

【００５６】その後、プラズマＣＶＤ法またはスパッタ
法によって、上記ボトムゲート電極２１とともに配線
（図示せず）を覆う状態にして上記基体１１の表面に、
例えば酸化シリコン（ＳｉＯ₂）からなる第１絶縁膜２
２を成膜する。この第１絶縁膜２２は、例えば窒化シリ
コン（ＳｉＮ），酸化アルミニウム（Ａｌ₂Ｏ₃），酸
化タンタル（Ｔａ₂Ｏ₅）および上記各材料のうちから
選択される複合膜のうちの１種からなるものでもよい。
またボトムゲート電極２１がシリコン系材料からなる場
合には、陽極酸化によって、このボトムゲート電極２１
の表面に酸化膜からなる第１絶縁膜２２を形成すること
も可能である。

【００５７】次いで図１０の（３）に示す第２工程を行
う。この工程では、プラズマＣＶＤ法，スパッタ法また
は蒸着法によって、上記第１絶縁膜２２の上面に不純物
を導入したシリコンからなる第１半導体層１３を形成す
る。それからリソグラフィー技術とエッチングとによっ
て、ボトムゲート電極２１の上方の第１半導体層１３
（２点鎖線で示す部分）とトップゲート電極を形成しよ
うとする領域Ａの下方の第１半導体層１３（２点鎖線で
示す部分）とを除去する。

【００５８】その後、図１０の（４）に示すように、プ
ラズマＣＶＤ法，スパッタ法または蒸着法によって、第
１半導体層１３を覆う状態にシリコンからなる第２半導
体層１４を形成する。この第２半導体層１４は不純物が
導入されていない状態で成膜される。

【００５９】次いでレーザ結晶化法によって、上記第
１，第２半導体層１３，１４を多結晶化して、多結晶シ
リコンからなる半導体層１２を形成する。それととも
に、上記第１半導体層１３中の不純物を第２半導体層１
４に拡散する。このとき、拡散は膜厚方向とともの基体
１１の面内方向にも拡散（横方向拡散）するが、膜厚が
薄いため、横方向拡散は無視できる。

【００６０】そして図１１の（５）に示すように、ボト
ムゲート電極２１の両側上方に不純物を拡散した半導体
層１２からなる第１ソース・ドレイン領域２３，２４が
形成される。およびトップゲート電極を形成しようとす
る領域Ａの両側下方に不純物を拡散した半導体層１２か
らなる第２ソース・ドレイン領域３３，３４が形成され
る。ここでは、上記第１ソース・ドレイン領域２４と上
記第２ソース・ドレイン領域３３とは共通に形成され
る。

【００６１】次いで図１１の（６）に示すように、第３
工程を行う。この工程では、リソグラフィー技術とエッ
チングとによって、第１ソース・ドレイン領域２３，２
４とその間の半不純物が導入されていない半導体層１２
とからなる第１島状パターン１５を形成する。それとと
もに、上記第２ソース・ドレイン領域３３，３４とその
間の不純物が導入されていない半導体層１２とからなる
第２島状パターン１６を形成する。

【００６２】そして図１１の（７）に示す第４工程を行
う。この工程では、プラズマＣＶＤ法，スパッタ法また
は蒸着法によって、第１，第２島状パターン１５，１６
を覆う状態に第２絶縁膜３１を形成する。この第２絶縁
膜３１は、例えば窒化シリコン（ＳｉＮ），酸化アルミ
ニウム（Ａｌ₂Ｏ₃），酸化タンタル（Ｔａ₂Ｏ₅）お
よび上記各材料のうちから選択される複合膜のうちの１
種からなるものでもよい。

【００６３】そしてリソグラフィー技術とエッチングと
によって、上記第１，第２ソース・ドレインリソグラフ
ィー２３，２４，３３，３４上の第２絶縁膜３１にコン
タクトホール４１，４２，４３，４４を形成する。

【００６４】次いでスパッタ法，ＣＶＤ法または蒸着法
によって、上記コンタクトホール４１〜４４を埋め込む
状態にして上記第２絶縁膜３１上に第２電極形成膜６２
を成膜する。この第２電極形成膜６２は、例えばアルミ
ニウム，モリブデン，タンタル，クロム，導電性不純物
を導入した多結晶シリコンまたは上記金属を主成分とす
る合金で形成する。

【００６５】その後図１１の（８）に示すように、リソ
グラフィー技術とエッチングとによって、第２ソース・
ドレイン領域３３，３４間における半導体層１２の上方
の第２絶縁膜３１上に、第２電極形成膜（６２）でトッ
プゲート電極３２となる配線（図示せず）を形成する。
それとともに、各コンタクトホール４１〜４４に電極４
５〜４８を形成する。

【００６６】上記のようにして、ボトムゲート電極２１
と第１ソース・ドレイン２３，２４とその間の半導体層
１２とその半導体層１２とボトムゲート電極２１との間
の第１絶縁膜２２とからなるボトムゲート型ＴＦＴ２が
形成される。およびトップゲート電極３２と第２ソース
・ドレイン３３，３４とその間の半導体層１２とその半
導体層１２とトップゲート電極３２との間の第２絶縁膜
３１とからなるトップゲート型ＴＦＴ３が形成される。
上記ボトムゲート型ＴＦＴ２は表示素子駆動装置１のス
イッチング素子になり、上記当該ゲート型ＴＦＴ３はド
ライバ回路のトランジスタになる。

【００６７】表示素子駆動装置１の製造方法では、第２
工程で、半導体層１２に第１ソース・ドレイン領域２
３，２４と第２ソース・ドレイン領域３３，３４とを形
成することから、ボトムゲート型ＴＦＴ２とトップゲー
ト型ＴＦＴ３とがほぼ同一プロセスで形成される。さら
に第１半導体層１３から第２半導体層１４へ不純物を拡
散することで第１，第２ソース・ドレイン領域２３，２
４，３３，３４を形成したことから、半導体層１２にダ
メージを与えることがない。

【００６８】次にイオン注入法を用いた製造方法を、図
１２の製造工程図によって説明する。なお図では、上記
図１０，図１１と同様の構成部品には同一の符号を付し
て説明する。

【００６９】上記図１０の（１），（２）で説明したの
と同様にして、図１２の（１）に示すように、基体１１
の上面の一部分にボトムゲート電極２１を形成し、さら
にそれを覆う状態にして上記基体１１の表面に第１絶縁
膜２２を成膜する。そして第２工程を行う。この工程で
は、プラズマＣＶＤ法，スパッタ法または蒸着法によっ
て、第１絶縁膜２２上にシリコンからなる半導体層１２
を形成する。

【００７０】その後、イオン注入法によって、上記ボト
ムゲート電極２１の両側上方の半導体層１２に不純物を
導入して第１ソース・ドレイン領域２３，２４を形成す
る。それとともに、当該半導体層１２上の一部に形成し
ようとするトップゲート電極の両側下方の半導体層１２
に不純物を導入して第２ソース・ドレイン領域３３，３
４を形成する。

【００７１】次いでレーザ結晶化法によって、上記半導
体層１２を結晶化して、大粒径の多結晶シリコンにす
る。このとき、上記イオン注入によって生じた欠陥がア
ニール処理される。

【００７２】そして上記図１１の（６）〜（８）に説明
した工程を行って、図１２の（２）に示すように、ボト
ムゲート電極２１と第１ソース・ドレイン２３，２４と
その間の半導体層１２とその半導体層１２とボトムゲー
ト電極２１との間の第１絶縁膜２２とからなるボトムゲ
ート型ＴＦＴ２を形成する。それとともに、トップゲー
ト電極３２と第２ソース・ドレイン３３，３４とその間
の半導体層１２とその半導体層１２とトップゲート電極
３２との間の第２絶縁膜３１とからなるトップゲート型
ＴＦＴ３とを形成する。上記ボトムゲート型ＴＦＴ２は
表示素子駆動装置１のスイッチング素子になり、上記当
該ゲート型ＴＦＴ３はドライバ回路のトランジスタにな
る。

【００７３】上記製造方法では、第２工程で、イオン注
入法によって、第１，第２ソース・ドレイン領域２３，
２４，３３，３４を形成したことから、製造プロセスが
簡単になる。

【００７４】上記各半導体層１２の結晶化をレーザ結晶
化法によって行うことから、レーザ光を照射した領域の
半導体層１２が結晶化温度になるだけで、その外の部分
は高温にならない。そのため、熱的ダメージが加わらな
い。したがって、いわゆる低温プロセスによって結晶化
が行えるので、例えば基体１１に安価なガラスを用いる
ことも可能になる。

【００７５】また、上記第２絶縁膜３１をリモートプラ
ズマＣＶＤ法によって成膜した場合には、従来のプラズ
マＣＶＤ法によって成膜した絶縁膜よりもダメージが少
なくなる。さらに低温プラズマでの成膜が可能になる。

【００７６】なお上記各製造方法では、半導体層１２の
結晶化をレーザ照射形成法によって行ったが、例えば、
プラズマＣＶＤ法によって非晶質の半導体層１２を形成
した後、固相成長法によって結晶化することも可能であ
る。

【００７７】さらに、上記製造方法では、ボトムゲート
型ＴＦＴ２とトップゲート型ＴＦＴ３とを同一基体１１
上にしたが、図には示さないが、第１基体にボトムゲー
ト型ＴＦＴを形成し、第２基体にトップゲート型ＴＦＴ
を形成してから、ボトムゲート型ＴＦＴとトップゲート
型ＴＦＴとを形成した側を対向させて、第１，第２基体
１０１，１０２を貼り合わせ、一つの基体に当該ボトム
ゲート型ＴＦＴとトップゲート型ＴＦＴとを形成するこ
とも可能である。

【００７８】

【発明の効果】以上、説明したように本発明によれば、
スイッチング素子をボトムゲート型薄膜トランジスタで
形成したので、ボトムゲート電極によって画素部を遮光
できる。このため、画素部での光誘起電流が小さくなる
ので、画質の向上が図れる。また、同一半導体層にボト
ムゲート型薄膜トランジスタとトップゲート型薄膜トラ
ンジスタとを設けたので、従来のように駆動回路をシリ
コンＩＣの外付けによって設ける必要がない。そのた
め、製造コストの低減ができる。さらにドライバ回路の
少なくとも一部のトランジスタをトップゲート型薄膜ト
ランジスタで形成したので、オン抵抗を小さくできる。
そのため、高速駆動を実現できる。

【００７９】レーザ結晶化法によって多結晶化したもの
を半導体層に用いたものによれば、半導体層は比較的大
粒径の多結晶で形成できる。このため、ソース・ドレイ
ン領域、特にドレイン領域でのリーク電流を低減するこ
とができるので、トランジスタ特性の向上が図れる。

【００８０】リモートプラズマＣＶＤ法によって成膜し
た絶縁膜を第２絶縁膜に用いたものによれば、ダメージ
の少ない絶縁膜を形成することができる。このため、ゲ
ート絶縁膜として用いたトップゲート型薄膜トランジス
タのゲート耐圧の向上を図ることができる。

【００８１】ボトムゲート型薄膜トランジスタをオフッ
セット構造にしたものおよびトップゲート型薄膜トラン
ジスタをオフッセット構造にしたものによれば、リーク
電流を低減して画素のチャージ特性を向上することがで
きる。

【００８２】トップゲート型薄膜トランジスタにボトム
電極を設けたものによれば、トランジスタを形成した基
体からの不純物の混入を防止することができる。またボ
トム電極を接地したものでは、半導体層のチャージアッ
プによるしきい値電圧の変化を防ぐことができる。

【００８３】少なくともドライバ回路における水平ドラ
イバ部の駆動トランジスタを本発明のトップゲート型薄
膜トランジスタで構成した表示素子駆動装置によれば、
高速動作が可能になる。

【００８４】本発明の表示素子駆動装置の製造方法によ
れば、半導体層にスイッチング素子のボトムゲート型薄
膜トランジスタの第１ソース・ドレイン領域とドライバ
回路のトップゲート型薄膜トランジスタの第２ソース・
ドレイン領域とを形成するので、ボトムゲート型薄膜ト
ランジスタとトップゲート型薄膜トランジスタとをほぼ
同じプロセスステップで形成することができる。そのた
め、ドライバ回路を外付けをする必要がなくなるので製
造方法が簡単になる。

【００８５】また、イオン注入法によって第１，第２ソ
ース・ドレイン領域を形成する製造方法によれば、製造
プロセスがさらに簡単になる。

【００８６】レーザ結晶化法によって半導体層を多結晶
化する製造方法によれば、半導体層以外の部分に熱的ダ
メージが加わらない。そのため、ボトムゲート型薄膜ト
ップのゲート絶縁膜に欠陥が発生し難くなるので、リー
ク電流の低減が可能になる。

【００８７】リモートプラズマＣＶＤ法によって第２絶
縁膜を成膜する製造方法によれば、従来のプラズマＣＶ
Ｄ法によって成膜した絶縁膜よりもダメージを少なくで
きる。そのため、トランジスタのリーク電流特性の向上
が図れる。

【図面の簡単な説明】

【図１】表示素子駆動装置の概略構成断面図である。

【図２】ドレイン電流−ゲート電圧特性図である。

【図３】ドレイン電流−ゲート電圧特性図である。

【図４】オフセット構造の概略構成断面図である。

【図５】オフセット構造の概略構成断面図である。

【図６】ドレイン電流−ゲート電圧特性図である。

【図７】改良トップゲート型ＴＦＴの概略構成断面図で
ある。

【図８】ＬＣＤパネルの概略構成図である。

【図９】昇圧型のＬＣＤパネルの概略構成図である。

【図１０】表示素子駆動装置の製造工程図（その１）で
ある。

【図１１】表示素子駆動装置の製造工程図（その２）で
ある。

【図１２】イオン注入法による製造工程図である。

【符号の説明】

１表示素子駆動装置２ボトムゲート
型ＴＦＴ３トップゲート型ＴＦＴ４ボトムゲート
型ＴＦＴ５トップゲート型ＴＦＴ６トップゲート
型ＴＦＴ１１基体１２半導体層１３第１半導体層１４第２半導体
層１５第１島状パターン１６第２島状パ
ターン２１ボトムゲート電極２２第１絶縁膜２４ソース・ドレイン領域（ドレイン領域）２５オフセット領域３１第２絶縁膜３２トップゲート電極３４ソース・ドレイン領域３４（ドレイン領域）３５オフセット領域３６ボトム電極５０ＬＣＤパネル５６水平ドライ
バ部

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐野直樹東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者香野淳東京都品川区北品川６丁目７番35号ソニー株式会社内

Claims

【特許請求の範囲】

【請求項１】スイッチング素子とドライバ回路とを備
えた表示素子駆動装置において、前記スイッチング素子は多結晶半導体からなる半導体層
の下面に第１絶縁膜を介してボトムゲート電極を設けた
ボトムゲート型薄膜トランジスタからなり、前記ドライバ回路の少なくとも一部のトランジスタは半
導体層の上面に第２絶縁膜を介してトップゲート電極を
設けたトップゲート型薄膜トランジスタからなることを
特徴とする表示素子駆動装置。
【請求項２】請求項１記載の表示素子駆動装置におい
て、前記半導体層はレーザ結晶化法によって多結晶化した半
導体層からなることを特徴とする表示素子駆動装置。
【請求項３】請求項１または請求項２記載の表示素子
駆動装置において、前記第２絶縁膜はリモートプラズマＣＶＤ法によって形
成した絶縁膜からなることを特徴とする表示素子駆動装
置。
【請求項４】請求項１，請求項２または請求項３記載
の表示素子駆動装置において、前記ボトムゲート型薄膜トランジスタはボトムゲート電
極上の前記半導体層とドレイン領域との間にオフセット
領域を設けたオフッセット構造をなすことを特徴とする
表示素子駆動装置。
【請求項５】請求項１〜請求項４のうちのいずれか１
項に記載の表示素子駆動装置において、前記トップゲート型薄膜トランジスタはトップゲート電
極下の半導体層とドレイン領域との間にオフセット領域
を設けたオフッセット構造をなすことを特徴とする表示
素子駆動装置。
【請求項６】請求項１〜請求項５のうちのいずれか１
項に記載の表示素子駆動装置において、前記トップゲート型薄膜トランジスタのトップゲート電
極の下方における第１絶縁膜の下面側にボトム電極を設
けたことを特徴とする表示素子駆動装置。
【請求項７】請求項１〜請求項６のうちのいずれか１
項に記載の表示素子駆動装置において、少なくとも当該表示素子駆動装置の水平ドライバ部の駆
動トランジスタは、前記トップゲート型薄膜トランジス
タからなることを特徴とする表示素子駆動装置。
【請求項８】少なくとも表面が絶縁性の基体表面の一
部にボトムゲート電極を形成した後、当該ボトムゲート
電極を覆う状態にして当該基体の表面に第１絶縁膜を成
膜する第１工程と、前記第１絶縁膜の上面に、不純物を導入した第１半導体
層を形成した後、前記ボトムゲート電極の上方の前記第
１半導体層とトップゲート電極を形成しようとする領域
の下方の前記第１半導体層とを除去し、その後、前記第
１半導体層を覆う状態に第２半導体層を成膜して、前記
第１半導体層と前記第２半導体層とを結晶化して半導体
層を形成するとともに、前記ボトムゲート電極の両側上
方に当該第１半導体層中の不純物を当該半導体層に拡散
して第１ソース・ドレイン領域を形成し、かつトップゲ
ート電極の形成領域の両側下方に不純物を拡散して第２
ソース・ドレイン領域を形成する第２工程と、前記第１ソース・ドレイン領域とその間の半導体層とか
らなる第１島状パターンを形成するとともに前記第２ソ
ース・ドレイン領域とその間の半導体層とからなる第２
島状パターンを形成する第３工程と、前記第１島状パターンと第２島状パターンとを覆う状態
に第２絶縁膜を形成した後、前記第２ソース・ドレイン
領域間における半導体層の上方の前記第２絶縁膜上にト
ップゲート電極を形成する第４工程とからなることを特
徴とする表示素子駆動装置の製造方法。
【請求項９】請求項８記載の表示素子駆動装置の製造
方法において、前記第２工程は、前記第１絶縁膜の上面に半導体層を形
成した後、イオン注入法によって、前記ボトムゲート電
極の両側上方の当該半導体層に不純物を導入するととも
に当該半導体層上の一部に形成しようとするトップゲー
ト電極の両側下方の当該半導体層に不純物を導入した
後、当該半導体層を結晶化して、不純物を導入した半導
体層で第１，第２ソース・ドレイン領域を形成する工程
であることを特徴とする表示素子駆動装置の製造方法。
【請求項１０】請求項８または請求項９記載の表示素
子駆動装置の製造方法において、前記半導体層はレーザ結晶化法によって結晶化すること
を特徴とする表示素子駆動装置の製造方法。
【請求項１１】請求項８，請求項９または請求項１０
記載の表示素子駆動装置の製造方法において、前記第２絶縁膜はリモートプラズマＣＶＤ法によって形
成することを特徴とする表示素子駆動装置の製造方法。