JP3108296B2 - 表示装置の製造方法 - Google Patents

表示装置の製造方法

Info

Publication number
JP3108296B2
JP3108296B2 JP06310825A JP31082594A JP3108296B2 JP 3108296 B2 JP3108296 B2 JP 3108296B2 JP 06310825 A JP06310825 A JP 06310825A JP 31082594 A JP31082594 A JP 31082594A JP 3108296 B2 JP3108296 B2 JP 3108296B2
Authority
JP
Japan
Prior art keywords
silicon film
polycrystalline silicon
pixel
forming
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06310825A
Other languages
English (en)
Other versions
JPH08195491A (ja
Inventor
弘喜 浜田
貴一 平野
信弘 合田
寿 阿部
英二 田口
信彦 小田
佳宏 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP06310825A priority Critical patent/JP3108296B2/ja
Priority to US08/376,795 priority patent/US5707882A/en
Publication of JPH08195491A publication Critical patent/JPH08195491A/ja
Priority to US08/974,746 priority patent/US6288412B1/en
Application granted granted Critical
Publication of JP3108296B2 publication Critical patent/JP3108296B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、表示装置の製造方法に
関するものである。
【０００２】
【従来の技術】近年、薄膜トランジスタ（ＴＦＴ；Thin
Film Transistor）を用いたアクティブマトリックス方
式の液晶ディスプレイ（ＬＣＤ；Liquid Crystal Displ
ay）が高画質な表示装置として注目されている。
【０００３】マトリックスに配置された点（ドット）で
表示を行うドットマトリックスＬＣＤには、単純マトリ
ックス方式とアクティブマトリックス方式とがある。単
純マトリックス方式は、マトリックスに配置された各画
素の液晶を走査信号に同期して外部から直接駆動する方
式であり、電極と液晶だけでＬＣＤの表示部である画素
部（液晶パネル）が構成されている。そのため、走査線
数が増大すると１つの画素に割り当てられる駆動時間
（デューティ）が少なくなり、コントラストが低下する
という欠点がある。
【０００４】一方、アクティブマトリックス方式は、マ
トリックスに配置された各画素に画素駆動素子（アクテ
ィブエレメント）と信号蓄積素子（画素容量）とを集積
し、各画素に一種の記憶動作を行わせて液晶を準スタテ
ィックに駆動する方式である。すなわち、画素駆動素子
は、走査信号によってオン・オフ状態が切り換わるスイ
ッチとして機能する。そして、オン状態にある画素駆動
素子を介してデータ信号（表示信号）が画素に伝達さ
れ、液晶の駆動が行われる。その後、画素駆動素子がオ
フ状態になると、画素に印加されたデータ信号は電荷の
状態で信号蓄積素子に蓄えられ、次に画素駆動素子がオ
ン状態になるまで引き続き液晶の駆動が行われる。その
ため、走査線数が増大して１つの画素に割り当てられる
駆動時間が少なくなっても、液晶の駆動が影響を受ける
ことはなく、コントラストが低下することもない。従っ
て、アクティブマトリックス方式によれば、単純マトリ
ックス方式に比べてはるかに高画質な表示が可能にな
る。
【０００５】アクティブマトリックス方式は画素駆動素
子の違いにより、トランジスタ型（３端子型）とダイオ
ード型（２端子型）とに大別される。トランジスタ型
は、ダイオード型に比べて製造が困難である反面、コン
トラストや解像度を高くするのが容易でＣＲＴに匹敵す
る高品位なＬＣＤを実現することができるという特徴が
ある。
【０００６】トランジスタ型の画素駆動素子としては、
一般にＴＦＴが用いられる。ＴＦＴでは、絶縁基板上に
形成された半導体薄膜が能動層として使われる。能動層
として、セレン化カドミウム（ＣｄＳｅ）やテルル（Ｔ
ｅ）等を用いる研究もなされてはいるが、一般的なのは
非晶質シリコン膜および多結晶シリコン膜である。能動
層として非晶質シリコン膜を用いたＴＦＴは非晶質シリ
コンＴＦＴと呼ばれ、多結晶シリコン膜を用いたＴＦＴ
は多結晶シリコンＴＦＴと呼ばれる。多結晶シリコンＴ
ＦＴは非晶質シリコンＴＦＴに比べ、移動度が大きく駆
動能力が高いという利点がある。そのため、多結晶シリ
コンＴＦＴは、画素駆動素子としてだけでなく、論理回
路を構成する素子としても使用することができる。従っ
て、多結晶シリコンＴＦＴを用いれば、画素部だけでな
く、その周辺に配置されている周辺駆動回路部までを同
一基板上に一体にして形成することができる。すなわ
ち、画素部に配置された画素駆動素子としての多結晶シ
リコンＴＦＴと、周辺駆動回路部を構成する多結晶シリ
コンＴＦＴとを同一工程で形成するわけである。
【０００７】図１４に、一般的なアクティブマトリック
ス方式ＬＣＤのブロック構成を示す。画素部１０１には
各走査線（ゲート配線）Ｇ1 …Ｇn,Ｇn+1 …Ｇm と各デ
ータ線（ドレイン配線）Ｄ1 …Ｄn,Ｄn+1 …Ｄm とが配
置されている。各ゲート配線と各ドレイン配線とはそれ
ぞれ直交し、その直交部分に画素１０２が設けられてい
る。そして、各ゲート配線はゲートドライバ１０３に接
続され、ゲート信号（走査信号）が印加されるようにな
っている。また、各ドレイン配線はドレインドライバ
（データドライバ）１０４に接続され、データ信号（ビ
デオ信号）が印加されるようになっている。これらのド
ライバ１０３，１０４によって周辺駆動回路部１０５が
構成されている。そして、各ドライバ１０３，１０４の
うち少なくともいずれか一方を画素部１０１と同一基板
上に形成したＬＣＤは、一般にドライバ一体型（ドライ
バ内蔵型）ＬＣＤと呼ばれる。尚、ゲートドライバ１０
３が、画素部１０１の両側に設けられている場合もあ
る。また、ドレインドライバ１０４が、画素部１０１の
両側に設けられている場合もある。
【０００８】図１５に、ゲート配線Ｇn とドレイン配線
Ｄn との直交部分に設けられている画素１０２の等価回
路を示す。画素１０２は、画素駆動素子としてのＴＦＴ
１０３、液晶セルＬＣ、補助容量ＣS から構成される。
ゲート配線Ｇn にはＴＦＴ１０３のゲートが接続され、
ドレイン配線Ｄn にはＴＦＴ１０３のドレインが接続さ
れている。そして、ＴＦＴ１０３のソースには、液晶セ
ルＬＣの表示電極（画素電極）と補助容量（蓄積容量ま
たは付加容量）ＣS とが接続されている。この液晶セル
ＬＣと補助容量ＣSとにより、前記信号蓄積素子が構成
される。液晶セルＬＣの共通電極（表示電極の反対側の
電極）には電圧Ｖcom が印加されている。一方、補助容
量ＣS において、ＴＦＴのソースと接続される側の電極
の反対側の電極には定電圧ＶR が印加されている。この
液晶セルＬＣの共通電極は、文字どおり全ての画素１０
２に対して共通した電極となっている。そして、液晶セ
ルＬＣの表示電極と共通電極との間には静電容量が形成
されている。尚、補助容量ＣS において、ＴＦＴのソー
スと接続される側の電極の反対側の電極は、隣のゲート
配線Ｇn+1 と接続されている場合もある。
【０００９】
【発明が解決しようとする課題】前記したように、画素
部１０１においては、画素駆動素子がオン状態からオフ
状態に切り換わってから次にオン状態になるまでの間
（１フレームの間）だけデータ信号を信号蓄積素子（液
晶セルＬＣ、補助容量ＣS ））に蓄えておく必要があ
る。そのため、画素部１０１に配置された画素駆動素子
としての多結晶シリコンＴＦＴ（ＴＦＴ１０３）につい
ては、オフ電流（リーク電流）を小さくしなければなら
ない。一方、周辺駆動回路部１０５においては動作速度
を速くする必要がある。そのため、周辺駆動回路部１０
５を構成する多結晶シリコンＴＦＴについては、オン電
流を大きくしなければならない。
【００１０】多結晶シリコンＴＦＴのオフ電流は能動層
の移動度が小さくなるほど小さくなり、オン電流は能動
層の移動度が大きくなるほど大きくなる。従って、画素
部１０１に配置された画素駆動素子としての多結晶シリ
コンＴＦＴの能動層として用いられる多結晶シリコン膜
の移動度は小さいことが好ましい。反対に、周辺駆動回
路部１０５を構成する多結晶シリコンＴＦＴの能動層と
して用いられる多結晶シリコン膜の移動度は大きいこと
が好ましい。
【００１１】このように、画素部１０１と周辺駆動回路
部１０５との両方に要求される性能を共に満足させるた
めには、各部１０１，１０５に用いられる多結晶シリコ
ン膜の移動度を最適に調整することが必要となる。その
ため、移動度を自由に調整することが可能な多結晶シリ
コン膜の製造方法を提供することが要求されている。
【００１２】現在のＬＣＤでは、周辺駆動回路部１０５
の動作速度の向上よりも、データ信号を１フレームの間
だけ信号蓄積素子に確実に蓄えておくことの方が重要で
ある。そのため、ドライバ一体型ＬＣＤでは、画素駆動
素子としての多結晶シリコンＴＦＴのオフ電流を小さく
することに留意して、画素部１０１と周辺駆動回路部１
０５との両方に用いられる多結晶シリコン膜の移動度が
小さく設定してある。その結果、周辺駆動回路部１０５
を構成する多結晶シリコンＴＦＴのオン電流が小さくな
り、周辺駆動回路部１０５の動作速度が低下するという
問題がある。つまり、ドライバ一体型ＬＣＤでは、画素
部１０１と周辺駆動回路部１０５との両方に要求される
性能を共に満足させることができないという問題があっ
た。
【００１３】本発明は、上記要求を満足するためになさ
れたものであり、優れたドライバ一体型の表示装置の製
造方法を提供するものである。
【００１４】
【課題を解決するための手段】請求項１に記載の発明
は、画素部と周辺駆動回路部とが同一基板上に形成され
たドライバ一体型の表示装置の製造方法において、画素
部に対応する絶縁基板上に相対的に厚い第１の多結晶シ
リコン膜を形成し、周辺駆動回路部に対応する絶縁基板
上に相対的に薄い第１の多結晶シリコン膜を形成する工
程と、画素部および周辺駆動回路部における第１の多結
晶シリコン膜の上に非晶質シリコン膜を形成する工程
と、その非晶質シリコン膜を固相成長または溶融再結晶
化させて第２の多結晶シリコン膜を形成する工程とを備
えたことをその要旨とする。
【００１５】請求項２に記載の発明は、画素部と周辺駆
動回路部とが同一基板上に形成されたドライバ一体型の
表示装置の製造方法において、画素部に対応する絶縁基
板上に相対的に厚い非晶質シリコン膜を形成し、周辺駆
動回路部に対応する絶縁基板上に相対的に薄い非晶質シ
リコン膜を形成する工程と、画素部および周辺駆動回路
部における非晶質シリコン膜を固相成長または溶融再結
晶化させて第１の多結晶シリコン膜を形成する工程と、
画素部および周辺駆動回路部における第１の多結晶シリ
コン膜の上に再び非晶質シリコン膜を形成する工程と、
その非晶質シリコン膜を固相成長または溶融再結晶化さ
せて第２の多結晶シリコン膜を形成する工程とを備えた
ことをその要旨とする。
【００１６】請求項３に記載の発明は、画素部と周辺駆
動回路部とが同一基板上に形成されたドライバ一体型の
表示装置の製造方法において、画素部に対応する絶縁基
板上だけに第１の多結晶シリコン膜を形成する工程と、
画素部における第１の多結晶シリコン膜上および周辺駆
動回路部に対応する絶縁基板上に非晶質シリコン膜を形
成する工程と、その非晶質シリコン膜を固相成長または
溶融再結晶化させて第２の多結晶シリコン膜を形成する
工程とを備えたことをその要旨とする。
【００１７】請求項４に記載の発明は、画素部と周辺駆
動回路部とが同一基板上に形成されたドライバ一体型の
表示装置の製造方法において、画素部に対応する絶縁基
板上だけに非晶質シリコン膜を形成する工程と、画素部
の非晶質シリコン膜を固相成長または溶融再結晶化させ
て第１の多結晶シリコン膜を形成する工程と、画素部に
おける第１の多結晶シリコン膜上および周辺駆動回路部
に対応する絶縁基板上に非晶質シリコン膜を形成する工
程と、その非晶質シリコン膜を固相成長または溶融再結
晶化させて第２の多結晶シリコン膜を形成する工程とを
備えたことをその要旨とする。
【００１８】請求項５に記載の発明は、請求項１〜４の
いずれか１項に記載の表示装置の製造方法において、第
１の多結晶シリコン膜の表面に酸化物層を形成する工程
を備え、その酸化物層の上に前記非晶質シリコン膜を形
成することをその要旨とする。
【００１９】
【作用】請求項１に記載の発明によれば、第１の多結晶
シリコン膜の膜厚を調整することによって第２の多結晶
シリコン膜の移動度を所望の値にすることができる。
【００２０】また、第１の多結晶シリコン膜をＣＶＤ
（ChemicalVapor Deposition）法やＰＶＤ（Physical V
apor Deposition ）法で形成した場合、その主配向は
（２２０）となる。一方、第２の多結晶シリコン膜の主
配向は（１１１）となり、その移動度は第１の多結晶シ
リコン膜に比べて大きくなる。そのため、第１および第
２の多結晶シリコン膜を組み合わせることによって第２
の多結晶シリコン膜の移動度を所望の値にすることがで
きる。
【００２１】請求項２に記載の発明によれば、第１およ
び第２の多結晶シリコン膜の主配向は共に（１１１）と
なる。そのため、配向面の異なる多結晶シリコン膜が多
層構造を成すことによるプロセス上の特性バラツキが生
じる恐れはなくなる。請求項３または請求項４に記載の
発明によれば、第１の多結晶シリコン膜の膜厚を調整す
ることにより、その上に形成された第２の多結晶シリコ
ン膜の移動度を所望の値にすることができる。また、周
辺駆動回路部に対応する絶縁基板上には第１の多結晶シ
リコン膜が形成されず、絶縁基板上に第２の多結晶シリ
コン膜が直接形成されるため、その移動度は高くなる。
【００２２】そのため、画素部における第２の多結晶シ
リコン膜の移動度を、周辺駆動回路部における第２の多
結晶シリコン膜の移動度に比べて小さくすることができ
る。従って、画素部と周辺駆動回路部との両方に要求さ
れる性能を満たすことができる。
【００２３】また、請求項３に記載の発明は請求項１に
記載の発明と、請求項４に記載の発明は請求項２に記載
の発明と、それぞれ同様の作用および効果を得ることが
できる。
【００２４】請求項５に記載の発明によれば、酸化物層
の膜厚を薄くすることにより、酸化物層が第１の多結晶
シリコン膜の表面を部分的に覆うようにすることができ
る。そのため、第２の多結晶シリコン膜の結晶化は、部
分的に露出した第１の多結晶シリコン膜との界面から開
始される。
【００２５】
【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図１は、一実施例における多結晶シリ
コン膜の製造方法を説明するための断面図である。
【００２６】工程１（図１（ａ）参照）；熱ＣＶＤ（Ch
emical Vapor Deposition ）法により透明絶縁基板（石
英ガラス，高耐熱ガラス）１の上に多結晶シリコン膜２
を形成する。形成条件としては、例えば、基板温度：６
６０〜６８０℃、ガス流量：ＳｉＨ4 ；２０ｓｃｃｍが
挙げられる。
【００２７】工程２（図１（ｂ）参照）；多結晶シリコ
ン膜２が形成された透明絶縁基板１をＣＶＤ法の反応室
から取り出して外気に晒す。すると、外気に含まれる酸
素により、多結晶シリコン膜２の表面が自然酸化されて
酸化物層３が形成される。尚、自然酸化による酸化物層
３の形成には加熱を伴ってもよいが、酸化物層３の膜厚
が厚くならないようにする必要がある。酸化物層３の膜
厚が厚すぎる場合には、エッチング法により除去しても
よい。酸化物層３の膜厚は好ましくは３０〜５０Å程度
である。
【００２８】工程３（図１（ｃ）参照）；プラズマＣＶ
Ｄ法により酸化物層３および多結晶シリコン膜２の上に
非晶質シリコン膜４を形成する。非晶質シリコン膜４の
形成条件としては、例えば、基板温度：２５０〜３５０
℃、ガス流量：ＳｉＨ4 ；１０ｓｃｃｍ，Ｈ2 ；４０ｓ
ｃｃｍ、ＲＦパワー：４０Ｗが挙げられる。
【００２９】工程４（図１（ｄ）参照）；熱処理を施す
ことにより、非晶質シリコン膜４を固相成長させて多結
晶シリコン膜５とする。熱処理条件としては、例えば、
基板温度：５５０〜６４０℃、処理時間：１０時間以上
が挙げられる。
【００３０】図２に、多結晶シリコン膜２，５の合計の
膜厚を１３００Åとし、多結晶シリコン膜２の膜厚を変
化させたときの多結晶シリコン膜５のＸ線回折強度比を
示す。ここでは、多結晶シリコン膜２の膜厚を０Å、１
００Å、２００Å、４００Åと変化させると共に、多結
晶シリコン膜５の膜厚を１３００Å、１２００Å、１１
００Å、９００Åと変化させている。多結晶シリコン膜
２の膜厚が厚くなるにつれて、多結晶シリコン膜５の結
晶化が多結晶シリコン膜２の影響を受けやすくなり、多
結晶シリコン膜５の結晶配向は（１１１）配向の割合が
減少して（２２０）配向の割合が増加することがわか
る。
【００３１】図３に、多結晶シリコン膜２の膜厚を変化
させたときの多結晶シリコン膜５の結晶粒径を示す。多
結晶シリコン膜２の膜厚が厚くなるにつれて、多結晶シ
リコン膜５の結晶粒径が小さくなっていることがわか
る。
【００３２】図４に、多結晶シリコン膜２の膜厚を変化
させたときの多結晶シリコン膜５の移動度を示す。多結
晶シリコン膜２の膜厚が厚くなるにつれて、多結晶シリ
コン膜５の移動度が小さくなっていることがわかる。
【００３３】このように、本実施例によれば、各多結晶
シリコン膜２，５の膜厚の比率を変化させることによ
り、多結晶シリコン膜５における膜質（結晶の配向性、
結晶粒径、等）を変化させることが可能となり、よって
多結晶シリコン膜５の移動度を制御することができる。
【００３４】次に、上記のように製造された各多結晶シ
リコン膜２，５を能動層として用いるプレーナ型の多結
晶シリコンＴＦＴの製造方法を図５および図６に従って
説明する。
【００３５】工程１（図５（ａ），（ｂ）参照）；熱Ｃ
ＶＤ法により透明絶縁基板１の上に多結晶シリコン膜２
を形成する。次に、多結晶シリコン膜２が形成された透
明絶縁基板１をＣＶＤ法の反応室の外に取り出し、多結
晶シリコン膜２の表面を自然酸化させてその表面に酸化
物層３を形成する。
【００３６】工程２（図５（ｃ），（ｄ）参照）；プラ
ズマＣＶＤ法により酸化物層３の上に非晶質シリコン膜
４を形成する。この非晶質シリコン膜４を６４０℃の基
板温度で熱処理することにより固相成長させて多結晶シ
リコン膜５とする。これにより、２層の多結晶シリコン
膜２，５からなる多結晶シリコン膜１４が形成される。
次に、多結晶シリコン膜１４の上に絶縁物層１５を形成
する。絶縁物層１５の形成方法としては、熱酸化やＣＶ
Ｄ法等が挙げられる。
【００３７】工程３（図５（ｅ）参照）；熱ＣＶＤ法に
より絶縁物層１５の上にゲート電極１６となる多結晶シ
リコン膜を形成する。工程４（図６（ｆ）参照）；異方
性エッチングにより絶縁物層１５に孔１５ａ，１５ｂを
形成する。次に、イオン注入法等によりリン等のｎ型不
純物をドープし、多結晶シリコン膜１４にｎ型のドレイ
ン領域１４ａおよびソース領域１４ｂを形成する。それ
と同時に、ゲート電極１６となる多結晶シリコン膜にも
リン等のｎ型不純物をドープして低抵抗化を図る。
【００３８】工程５（図６（ｇ）参照）；スパッタ法に
より透明絶縁基板１の画素部領域上にインジウム錫酸化
物（ＩＴＯ；Indium Tin Oxide）等からなる補助容量電
極１８を形成する。次に、スパッタ法によりゲート電極
１６の上にモリブデン（Ｍｏ）等からなる金属ゲート電
極１７を形成する。
【００３９】工程６（図６（ｈ）参照）；ＣＶＤ法によ
り窒化シリコン（ＳｉＮx ）等からなる層間絶縁膜１９
を全面に形成する。次に、エッチング法によりドレイン
領域１４ａおよびソース領域１４ｂの上方部分の層間絶
縁膜１９を除去し、コンタクトホール１９ａ，１９ｂを
形成する。
【００４０】工程７（図６（ｉ）参照）；スパッタ法に
より画素部の層間絶縁膜１９の上にＩＴＯ等からなる画
素電極２０を形成する。コンタクトホール１９ｂ内では
画素電極２０がソース領域１４ｂと電気的に接続してい
る。次に、ドレイン電極２１およびソース電極２２を形
成し、ドレイン電極２１とドレイン領域１４ａ、ソース
電極２２とソース領域１４ｂとを、それぞれ電気的に接
続する。その結果、ＬＣＤの画素駆動素子としての多結
晶シリコンＴＦＴが完成する。
【００４１】図７に、上記のように製造された多結晶シ
リコンＴＦＴのゲート電圧（Ｖｇ）−ドレイン電流（Ｉ
ｄ）特性を示す。ここでは、多結晶シリコン膜２の膜厚
を４００Åとし、多結晶シリコン膜５の膜厚を６００Å
としている。多結晶シリコン膜１４（膜厚；１０００
Å）全体の移動度は計算によると２０ｃｍ2 ／Ｖ・Ｓと
なる。
【００４２】図８に、比較例としての多結晶シリコンＴ
ＦＴのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）特性
を示す。この比較例としての多結晶シリコンＴＦＴは、
絶縁基板上に非晶質シリコン膜を１０００Å形成後、そ
の非晶質シリコン膜を固相成長させて能動層となる１０
００Åの膜厚の多結晶シリコン膜を形成している。つま
り、この比較例としての多結晶シリコンＴＦＴでは、本
実施例のように２層の多結晶シリコン膜２，５によって
能動層となる多結晶シリコン膜１４が形成されるのでは
なく、１層の多結晶シリコン膜だけで能動層が形成され
ている。この場合、能動層となる多結晶シリコン膜の移
動度は計算によると８０ｃｍ2／Ｖ・Ｓとなる。
【００４３】図７と図８の比較から明らかなように、本
実施例によって製造された多結晶シリコンＴＦＴは、ゲ
ート電圧が負の領域でドレイン電流が低くなっており、
画素駆動素子として最適な特性を示している。
【００４４】このように、本実施例では、透明絶縁基板
１上に形成した多結晶シリコン膜２の表面を酸化して酸
化物層３を形成した後、多結晶シリコン膜２および酸化
物層３の上に非晶質シリコン膜４を形成し、非晶質シリ
コン膜４を固相成長させて多結晶シリコン膜５を形成し
ている。一般に、熱ＣＶＤ法等のＣＶＤ法で多結晶シリ
コン膜２を直接形成した場合、その多結晶シリコン膜２
の結晶の主配向は（２２０）となり、移動度は約２０ｃ
ｍ2／Ｖ・Ｓ程度となる。一方、非晶質シリコン膜４を
固相成長法させて得られた多結晶シリコン膜５の結晶の
主配向は（１１１）となり、移動度は約８０ｃｍ2／Ｖ
・Ｓ程度となる。つまり、多結晶シリコン膜は形成方法
により異なる移動度のものが得られる。従って、異なる
移動度を有する２層の多結晶シリコン膜２，５を組み合
わせることにより、所望の移動度を有する多結晶シリコ
ン膜１４を形成することができる。
【００４５】また、本実施例では、多結晶シリコン膜２
の表面を酸化し酸化物層３を形成した後に、非晶質シリ
コン膜４を形成している。このような多結晶シリコン膜
２の表面の酸化は、例えば、自然酸化により形成するこ
とができる。酸化物層３は、多結晶シリコン膜２の表面
の凹凸形状や表面の結晶面方位の差異などにより、多結
晶シリコン膜２の表面を部分的に覆うように形成され
る。酸化物層３により部分的に覆われた多結晶シリコン
膜２の上に形成された非晶質シリコン膜４は、熱処理に
より結晶化するが、その際、部分的に露出した多結晶シ
リコン膜２と非晶質シリコン膜４との界面から結晶化が
開始される。本実施例では、このようにして結晶化され
た上層の多結晶シリコン膜５と下層の多結晶シリコン膜
２とが組み合わされて所望の移動度を有する多結晶シリ
コン膜１４が形成される。従って、各多結晶シリコン膜
２，５の膜厚比を変化させることにより、多結晶シリコ
ン膜１４の移動度を所望の値に設定することができる。
例えば、多結晶シリコン膜１４全体の膜厚を１０００Å
とする場合、多結晶シリコン膜２の膜厚を４００〜５０
Åの範囲で変化させ、多結晶シリコン膜５の膜厚を６０
０〜９５０Åの範囲で変化させればよい。
【００４６】尚、上記実施例において、酸化物層３は省
いてもよい。また、上記実施例のように多結晶シリコン
膜２をＣＶＤ法によって形成すると、多結晶シリコン膜
２の結晶の主配向は（２２０）になる。一方、非晶質シ
リコン膜４を固相成長させた多結晶シリコン膜５の結晶
の主配向は（１１１）になる。すなわち、上記実施例で
は、主配向が（２２０）の多結晶シリコン膜２上に主配
向が（１１１）の多結晶シリコン膜５が形成されてい
る。このように、透明絶縁基板１内で配向面の異なる多
結晶シリコン膜２，５が多層構造を成していると、プロ
セス上の特性バラツキ（耐圧のバラツキ、ドレイン領域
１４ａおよびソース領域１４ｂの不純物濃度の分布バラ
ツキ、等）を発生させる原因となる。
【００４７】そこで、上層の多結晶シリコン膜５だけで
なく、下層の多結晶シリコン膜２についても固相成長に
よって形成することが考えられる。すなわち、プラズマ
ＣＶＤ法によって透明絶縁基板１上に非晶質シリコン膜
を形成した後、温度：６００〜６４０℃で処理時間：１
０時間以上の熱処理を行い、当該非晶質シリコン膜を固
相成長させて多結晶シリコン膜２とする。そして、上記
実施例と同様に、固相成長によって多結晶シリコン膜２
上に多結晶シリコン膜５を形成する。このようにすれ
ば、各多結晶シリコン膜２，５の主配向は共に（１１
１）となる。
【００４８】図９に、多結晶シリコン膜５上に熱酸化膜
を形成した際の、当該熱酸化膜の膜厚と多結晶シリコン
膜２の膜厚との関係を示す。上記実施例のように多結晶
シリコン膜２の主配向；（２２０），多結晶シリコン膜
２の主配向；（１１１）の場合には、多結晶シリコン膜
２の膜厚が厚くなるのに伴って熱酸化膜の膜厚が薄くな
っている。このように熱酸化膜の膜厚が変化するという
ことは、プロセス上の特性バラツキが生じていることに
他ならない。
【００４９】一方、各多結晶シリコン膜２，５の主配向
が共に（１１１）の場合には、多結晶シリコン膜２の膜
厚が変化しても熱酸化膜の膜厚は一定になっている。こ
のように熱酸化膜の膜厚が変化しないということは、プ
ロセス上の特性バラツキが生じていないことに他ならな
い。
【００５０】このように、各多結晶シリコン膜２，５を
共に固相成長によって形成することで主配向を共に（１
１１）にすれば、プロセス上の特性バラツキが発生する
のを防止することができる。
【００５１】次に、上記のように製造された多結晶シリ
コンＴＦＴを画素駆動素子として用いた透過型構成をと
るＬＣＤの画素部の製造方法を図１０に従って説明す
る。多結晶シリコンＴＦＴが形成された透明絶縁基板１
と、表面に共通電極３１が形成された透明絶縁基板３２
とを相対向させ、各基板１，３２の間に液晶を封入して
液晶層３３を形成する。その結果、ＬＣＤの画素部が完
成する。
【００５２】ところで、ＬＣＤの周辺駆動回路部を構成
する多結晶シリコンＴＦＴは、上記した画素駆動素子と
しての多結晶シリコンＴＦＴから画素電極２０を省いた
だけであるため、その製造方法については説明を省略す
る。尚、周辺駆動回路部を構成する多結晶シリコンＴＦ
Ｔには、ｎチャネルＴＦＴとｐチャネルＴＦＴとがあ
る。ｎチャネルＴＦＴは、画素駆動素子としての多結晶
シリコンＴＦＴと同様に、ｎ型のドレイン領域１４ａお
よびソース領域１４ｂを備えている。また、ｐチャネル
ＴＦＴは、ｐ型不純物をドープして形成されるドレイン
領域１４ａおよびソース領域１４ｂを備えている。
【００５３】図１１に、本実施例のアクティブマトリッ
クス方式ＬＣＤのブロック構成を示す。画素部５１には
各走査線（ゲート配線）Ｇ1 …Ｇn,Ｇn+1 …Ｇm と各デ
ータ線（ドレイン配線）Ｄ1 …Ｄn,Ｄn+1 …Ｄm とが配
置されている。各ゲート配線と各ドレイン配線とはそれ
ぞれ直交し、その直交部分に画素５２が設けられてい
る。そして、各ゲート配線はゲートドライバ５３に接続
され、ゲート信号（走査信号）が印加されるようになっ
ている。また、各ドレイン配線はドレインドライバ（デ
ータドライバ）５４に接続され、データ信号（ビデオ信
号）が印加されるようになっている。これらのドライバ
５３，５４によって周辺駆動回路部５５が構成されてい
る。そして、各ドライバ５３，５４のうち少なくともい
ずれか一方を画素部５１と同一基板上に形成したＬＣＤ
が、ドライバ一体型（ドライバ内蔵型）ＬＣＤである。
尚、ゲートドライバ５３が、画素部５１の両側に設けら
れている場合もある。また、ドレインドライバ５４が、
画素部５１の両側に設けられている場合もある。
【００５４】図１２に、ゲート配線Ｇn とドレイン配線
Ｄn との直交部分に設けられている画素５２の等価回路
を示す。画素５２は、画素駆動素子としてのＴＦＴ５
３、液晶セルＬＣ、補助容量ＣSから構成される。ゲー
ト配線Ｇn にはＴＦＴ５３のゲートが接続され、ドレイ
ン配線Ｄn にはＴＦＴ５３のドレインが接続されてい
る。そして、ＴＦＴ５３のソースには、液晶セルＬＣの
表示電極（画素電極）と補助容量（蓄積容量または付加
容量）ＣS とが接続されている。この液晶セルＬＣと補
助容量ＣS とにより、前記信号蓄積素子が構成される。
液晶セルＬＣの共通電極（表示電極の反対側の電極）に
は電圧Ｖcom が印加されている。一方、補助容量ＣS に
おいて、ＴＦＴのソースと接続される側の電極の反対側
の電極には定電圧ＶR が印加されている。この液晶セル
ＬＣの共通電極は、文字どおり全ての画素５２に対して
共通した電極となっている。そして、液晶セルＬＣの表
示電極と共通電極との間には静電容量が形成されてい
る。尚、補助容量ＣS において、ＴＦＴのソースと接続
される側の電極の反対側の電極は、隣のゲート配線Ｇn+
1と接続されている場合もある。
【００５５】このように構成された画素５２において、
ゲート配線Ｇn を正電圧にしてＴＦＴ５３のゲートに正
電圧を印加すると、ＴＦＴ５３がオンとなる。すると、
ドレイン配線Ｄn に印加されたデータ信号で、液晶セル
ＬＣの静電容量と補助容量ＣS とが充電される。反対
に、ゲート配線Ｇn を負電圧にしてＴＦＴ５３のゲート
に負電圧を印加すると、ＴＦＴ５３がオフとなり、その
時点でドレイン配線Ｄnに印加されていた電圧が、液晶
セルＬＣの静電容量と補助容量ＣS とによって保持され
る。このように、画素５２へ書き込みたいデータ信号を
ドレイン配線に与えてゲート配線の電圧を制御すること
により、画素５２に任意のデータ信号を保持させておく
ことができる。その画素５２の保持しているデータ信号
に応じて液晶セルＬＣの透過率が変化し、画像が表示さ
れる。
【００５６】図１３に、画素５２の平面図を示す。尚、
図５，図６，図１０は、図１３のＡ−Ａ線断面である。
前記したように、画素部５１においては、画素駆動素子
がオン状態からオフ状態に切り換わってから次にオン状
態になるまでの間（１フレームの間）だけデータ信号を
信号蓄積素子（液晶セルＬＣ、補助容量ＣS ））に蓄え
ておく必要がある。そのため、画素部５１に配置された
画素駆動素子としての多結晶シリコンＴＦＴ（ＴＦＴ５
３）については、オフ電流（リーク電流）を小さくしな
ければならない。一方、周辺駆動回路部５５においては
動作速度を速くする必要がある。そのため、周辺駆動回
路部５５を構成する多結晶シリコンＴＦＴについては、
オン電流を大きくしなければならない。
【００５７】多結晶シリコンＴＦＴのオフ電流は能動層
の移動度が小さくなるほど小さくなり、オン電流は能動
層の移動度が大きくなるほど大きくなる。従って、画素
部５１に配置された画素駆動素子としての多結晶シリコ
ンＴＦＴの能動層として用いられる多結晶シリコン膜の
移動度は小さいことが好ましい。反対に、周辺駆動回路
部５５を構成する多結晶シリコンＴＦＴの能動層として
用いられる多結晶シリコン膜の移動度は大きいことが好
ましい。
【００５８】このように、画素部５１と周辺駆動回路部
５５との両方に要求される性能を共に満足させるために
は、各部５１，５５に用いられる多結晶シリコン膜の移
動度を最適に調整することが必要となる。
【００５９】本実施例によれば、各多結晶シリコン膜
２，５の膜厚の比率を変化させることにより、多結晶シ
リコン膜５の移動度を制御することができる。従って、
本実施例によれば、各部５１，５５に用いられる多結晶
シリコン膜の移動度を最適に調整することが可能にな
り、画素部５１に配置された画素駆動素子としての多結
晶シリコンＴＦＴのオフ電流を小さく、周辺駆動回路部
５５を構成する多結晶シリコンＴＦＴのオン電流を大き
くすることができる。
【００６０】また、本実施例によれば、透明絶縁基板１
上において、周辺駆動回路部５５に対応する多結晶シリ
コン膜２の膜厚を、画素部５１に対応する多結晶シリコ
ン膜２の膜厚に比べて相対的に小さくすることで、周辺
駆動回路部５５の多結晶シリコン膜５の移動度を相対的
に大きく、画素部５１の多結晶シリコン膜５の移動度を
相対的に小さくすることができる。その結果、画素部５
１と周辺駆動回路部５５との両方に要求される性能を共
に満足させることができ、優れたドライバ一体型ＬＣＤ
を得ることができる。
【００６１】尚、画素部５１に対応する透明絶縁基板１
上だけに多結晶シリコン膜２を形成し、周辺駆動回路部
５５に対応する透明絶縁基板１上には多結晶シリコン膜
２を形成しないようにしてもよい。この場合も、周辺駆
動回路部５５の多結晶シリコン膜５の移動度を相対的に
大きく、画素部５１の多結晶シリコン膜５の移動度を相
対的に小さくすることができる。
【００６２】ちなみに、上記各実施例は以下のように変
更してもよく、その場合でも同様の作用および効果を得
ることができる。 （１）多結晶シリコン膜２および非晶質シリコン膜４
を、熱ＣＶＤ法やプラズマＣＶＤ法以外のＣＶＤ法また
はＰＶＤ（Physical Vapor Deposition ）法を用いて形
成する。ＣＶＤ法には常圧ＣＶＤ法，減圧ＣＶＤ法，プ
ラズマＣＶＤ法，光励起ＣＶＤ法などがある。また、Ｐ
ＶＤ法には蒸着法，ＥＢ（Electron Beam）蒸着法，Ｍ
ＢＥ（Molecular Beam Epitaxy）法，スパッタ法などが
ある。
【００６３】（２）各多結晶シリコン膜２，５を形成す
るのに、固相成長法ではなく溶融再結晶化法を用いる。
溶融再結晶化法は、非晶質シリコン膜の表面だけを溶融
させて再結晶化を図りながら基板温度を600 ℃以下に保
つ方法であり、レーザアニール法やＲＴＡ（Rapid Ther
mal Annealing ）法がある。レーザアニール法は、非晶
質シリコン膜の表面にレーザを照射して加熱溶融させる
方法である。ＲＴＡ法は、非晶質シリコン膜の表面にラ
ンプ光を照射して加熱溶融させる方法である。
【００６４】（３）ＴＦＴの製造工程において、多結晶
シリコン膜１４の形成後に、水素化処理を行うことでＴ
ＦＴの素子特性を向上させる。水素化処理とは、多結晶
シリコンの結晶欠陥部分に水素原子を結合させることに
より、欠陥を減らして結晶構造を安定化させ、電界効果
移動度を高める方法である。
【００６５】（４）多結晶シリコン膜１４におけるドレ
イン領域１４ａとソース領域１４ｂとの間のチャネル領
域に相当する部分に不純物をドーピングしてＴＦＴの閾
値電圧（Ｖth）を制御する。固相成長法で形成された多
結晶シリコン膜を能動層として用いるＴＦＴにおいて
は、ｎチャネルトランジスタではディプレッション方向
に閾値電圧がシフトし、ｐチャネルトランジスタではエ
ンハンスメント方向に閾値電圧がシフトする傾向にあ
る。特に、水素化処理を行った場合には、その傾向がよ
り顕著となる。この閾値電圧のシフトを抑えるには、チ
ャネル領域に不純物をドーピングすればよい。
【００６６】（５）プレーナ型だけでなく、逆プレーナ
型，スタガ型，逆スタガ型などあらゆる構造のＴＦＴに
適用する。 （６）ＴＦＴだけでなく、絶縁ゲート型半導体素子全般
に適用する。また、太陽電池や光センサなどの光電変換
素子，バイポーラトランジスタ，静電誘導型トランジス
タ（ＳＩＴ；Static Induction Transistor ）などのシ
リコン膜を用いるあらゆる半導体装置に適用する。
【００６７】（７）透明絶縁基板１をセラミックス基板
やシリコン酸化膜などの絶縁層に置き代え、液晶表示装
置ではなく密着型イメージセンサや三次元ＩＣなどに適
用する。
【００６８】（８）ＴＦＴを、ダイナミックＲＡＭ（Ｄ
ＲＡＭ）のメモリセル内の電荷転送素子やスタティック
ＲＡＭ（ＳＲＡＭ）のメモリセル内の負荷素子などに用
いる。
【００６９】（９）透過型ではなく反射型構成をとるＬ
ＣＤに適用する。尚、本明細書において、発明の構成に
係る部材は以下のように定義されるものとする。
【００７０】（ａ）絶縁基板としては、石英ガラス，高
耐熱ガラス，高耐熱樹脂，セラミックスなどのあらゆる
絶縁材料による基板を含むだけでなく、表面にシリコン
酸化膜などの絶縁層を設けた金属などの導電性基板をも
含むものとする。
【００７１】（ｂ）薄膜トランジスタとしては、プレー
ナ型だけでなく、逆プレーナ型，スタガ型，逆スタガ型
などをも含むものとする。
【００７２】
【発明の効果】本発明にあっては、画素部と周辺駆動回
路部との両方に要求される性能を共に満足させることが
でき、優れた表示装置を得ることができる。
【図面の簡単な説明】
【図１】 一実施例の製造方法を説明するための概略断
面図。
【図２】 一実施例の作用を説明するための特性図。
【図３】 一実施例の作用を説明するための特性図。
【図４】 一実施例の作用を説明するための特性図。
【図５】 一実施例の製造方法を説明するための概略断
面図。
【図６】 一実施例の製造方法を説明するための概略断
面図。
【図７】 一実施例の作用を説明するための特性図。
【図８】 一実施例の作用を説明するための特性図。
【図９】 一実施例の作用を説明するための特性図。
【図１０】 一実施例の製造方法を説明するための概略
断面図。
【図１１】 アクティブマトリックス方式ＬＣＤのブロ
ック構成図。
【図１２】 画素の等価回路図。
【図１３】 画素の平面図。
【図１４】 アクティブマトリックス方式ＬＣＤのブロ
ック構成図。
【図１５】 画素の等価回路図。
【符号の説明】
１ 透明絶縁基板 ２ 第１の多結晶シリコン膜 ３ 酸化物層 ４ 非晶質シリコン膜 ５ 第２の多結晶シリコン膜 １４ 多結晶シリコン膜 １４ａ ドレイン領域 １４ｂ ソース領域 １５ ゲート絶縁膜としての絶縁物層 １６ ゲート電極 １７ 金属ゲート電極 １９ 層間絶縁膜 １９ａ，１９ｂ コンタクトホール ２１ ドレイン電極 ２２ ソース電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿部 寿 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (72)発明者 田口 英二 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (72)発明者 小田 信彦 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (72)発明者 森本 佳宏 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (56)参考文献 特開 平２−94624（ＪＰ，Ａ) 特開 平１−90853（ＪＰ，Ａ) 特開 昭64−45162（ＪＰ，Ａ) 特開 平４−51514（ＪＰ，Ａ) 特開 昭64−66928（ＪＰ，Ａ) 特開 平２−109319（ＪＰ，Ａ) 特開 平４−196311（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/336 G02F 1/1368

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 画素部と周辺駆動回路部とが同一基板上
    に形成されたドライバ一体型の表示装置の製造方法にお
    いて、 画素部に対応する絶縁基板上に相対的に厚い第１の多結
    晶シリコン膜を形成し、周辺駆動回路部に対応する絶縁
    基板上に相対的に薄い第１の多結晶シリコン膜を形成す
    る工程と、 画素部および周辺駆動回路部における第１の多結晶シリ
    コン膜の上に非晶質シリコン膜を形成する工程と、 その非晶質シリコン膜を固相成長または溶融再結晶化さ
    せて第２の多結晶シリコン膜を形成する工程とを備えた
    表示装置の製造方法。
  2. 【請求項２】 画素部と周辺駆動回路部とが同一基板上
    に形成されたドライバ一体型の表示装置の製造方法にお
    いて、 画素部に対応する絶縁基板上に相対的に厚い非晶質シリ
    コン膜を形成し、周辺駆動回路部に対応する絶縁基板上
    に相対的に薄い非晶質シリコン膜を形成する工程と、 画素部および周辺駆動回路部における非晶質シリコン膜
    を固相成長または溶融再結晶化させて第１の多結晶シリ
    コン膜を形成する工程と、 画素部および周辺駆動回路部における第１の多結晶シリ
    コン膜の上に再び非晶質シリコン膜を形成する工程と、 その非晶質シリコン膜を固相成長または溶融再結晶化さ
    せて第２の多結晶シリコン膜を形成する工程とを備えた
    表示装置の製造方法。
  3. 【請求項３】 画素部と周辺駆動回路部とが同一基板上
    に形成されたドライバ一体型の表示装置の製造方法にお
    いて、 画素部に対応する絶縁基板上だけに第１の多結晶シリコ
    ン膜を形成する工程と、 画素部における第１の多結晶シリコン膜上および周辺駆
    動回路部に対応する絶縁基板上に非晶質シリコン膜を形
    成する工程と、 その非晶質シリコン膜を固相成長または溶融再結晶化さ
    せて第２の多結晶シリコン膜を形成する工程とを備えた
    表示装置の製造方法。
  4. 【請求項４】 画素部と周辺駆動回路部とが同一基板上
    に形成されたドライバ一体型の表示装置の製造方法にお
    いて、 画素部に対応する絶縁基板上だけに非晶質シリコン膜を
    形成する工程と、 画素部の非晶質シリコン膜を固相成長または溶融再結晶
    化させて第１の多結晶シリコン膜を形成する工程と、 画素部における第１の多結晶シリコン膜上および周辺駆
    動回路部に対応する絶縁基板上に非晶質シリコン膜を形
    成する工程と、 その非晶質シリコン膜を固相成長または溶融再結晶化さ
    せて第２の多結晶シリコン膜を形成する工程とを備えた
    表示装置の製造方法。
  5. 【請求項５】 請求項１〜４のいずれか１項に記載の表
    示装置の製造方法において、第１の多結晶シリコン膜の
    表面に酸化物層を形成する工程を備え、その酸化物層の
    上に前記非晶質シリコン膜を形成する表示装置の製造方
    法。
JP06310825A 1994-01-26 1994-12-14 表示装置の製造方法 Expired - Fee Related JP3108296B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP06310825A JP3108296B2 (ja) 1994-01-26 1994-12-14 表示装置の製造方法
US08/376,795 US5707882A (en) 1994-01-26 1995-01-23 Semiconductor device for display device using thin film transistors and process of manufacturing the same
US08/974,746 US6288412B1 (en) 1994-01-26 1997-11-19 Thin film transistors for display devices having two polysilicon active layers of different thicknesses

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP689194 1994-01-26
JP11885094 1994-05-31
JP6-285191 1994-11-18
JP28519194 1994-11-18
JP6-6891 1994-11-18
JP6-118850 1994-11-18
JP06310825A JP3108296B2 (ja) 1994-01-26 1994-12-14 表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08195491A JPH08195491A (ja) 1996-07-30
JP3108296B2 true JP3108296B2 (ja) 2000-11-13

Family

ID=27454593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06310825A Expired - Fee Related JP3108296B2 (ja) 1994-01-26 1994-12-14 表示装置の製造方法

Country Status (2)

Country Link
US (2) US5707882A (ja)
JP (1) JP3108296B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078059A (en) * 1992-07-10 2000-06-20 Sharp Kabushiki Kaisha Fabrication of a thin film transistor and production of a liquid display apparatus
US6059873A (en) 1994-05-30 2000-05-09 Semiconductor Energy Laboratory Co., Ltd. Optical processing method with control of the illumination energy of laser light
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
KR100440083B1 (ko) * 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3090201B2 (ja) * 1997-06-04 2000-09-18 日本電気株式会社 多結晶シリコン膜及び半導体装置
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JP3573056B2 (ja) * 1999-07-16 2004-10-06 セイコーエプソン株式会社 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
JP2002124652A (ja) * 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
JP4511092B2 (ja) * 2000-12-11 2010-07-28 セイコーエプソン株式会社 半導体素子の製造方法
US6991999B2 (en) * 2001-09-07 2006-01-31 Applied Materials, Inc. Bi-layer silicon film and method of fabrication
JP3886391B2 (ja) * 2002-02-15 2007-02-28 シャープ株式会社 カード型装置、及び、それを備えた電子機器
JP4900756B2 (ja) * 2002-04-16 2012-03-21 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置、集積回路、および電子機器
US6838322B2 (en) * 2003-05-01 2005-01-04 Freescale Semiconductor, Inc. Method for forming a double-gated semiconductor device
US20050056836A1 (en) * 2003-09-12 2005-03-17 Sanyo Electric Co., Ltd. Photovoltaic apparatus
TWI285783B (en) 2004-07-09 2007-08-21 Au Optronics Corp Poly silicon layer structure and forming method thereof
JP5201841B2 (ja) * 2007-01-25 2013-06-05 株式会社半導体エネルギー研究所 表示装置の作製方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6282401A (ja) 1985-10-07 1987-04-15 Toshiba Corp プラント制御装置
JP2507464B2 (ja) 1987-08-13 1996-06-12 株式会社日立製作所 半導体装置の製造方法
JPS6466928A (en) 1987-09-07 1989-03-13 Fujitsu Ltd Manufacture of recrystallized silicon substrate
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH0294624A (ja) 1988-09-30 1990-04-05 Kyoto Semiconductor Kk 半導体装置
JPH02109319A (ja) 1988-10-18 1990-04-23 Nec Corp 薄膜ｓｏｉの形成方法
DE69125886T2 (de) * 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
JPH0451514A (ja) 1990-06-20 1992-02-20 Fujitsu Ltd 半導体装置の製造方法
JPH04196311A (ja) 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法
JPH04279064A (ja) * 1991-03-07 1992-10-05 Sharp Corp 表示装置の製造方法
JP2904984B2 (ja) 1992-01-14 1999-06-14 シャープ株式会社 表示装置の製造方法
JP3173747B2 (ja) 1992-10-09 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の製造方法
JPH06125984A (ja) * 1992-10-16 1994-05-10 Asahi Medical Co Ltd 吸着器とその滅菌方法
KR940010384A (ko) * 1992-10-23 1994-05-26 이헌조 박막트랜지스터 제조방법
JPH06282401A (ja) * 1993-03-24 1994-10-07 Mutoh Ind Ltd メニュー表示方法
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP2646977B2 (ja) * 1993-11-29 1997-08-27 日本電気株式会社 順スタガ型薄膜トランジスタの製造方法
KR970006260B1 (ko) * 1994-01-07 1997-04-25 금성일렉트론 주식회사 박막트랜지스터 제조방법

Also Published As

Publication number Publication date
US6288412B1 (en) 2001-09-11
JPH08195491A (ja) 1996-07-30
US5707882A (en) 1998-01-13

Similar Documents

Publication Publication Date Title
JP3108296B2 (ja) 表示装置の製造方法
JP3556679B2 (ja) 電気光学装置
JP2845303B2 (ja) 半導体装置とその作製方法
JP3424891B2 (ja) 薄膜トランジスタの製造方法および表示装置
JPH05335573A (ja) 薄膜半導体装置
JP3173747B2 (ja) 半導体装置の製造方法
US6596572B1 (en) Method of fabricating a thin-film transistor having a plurality of island-like regions
KR100676330B1 (ko) 반도체장치,반도체장치의제조방법및박막트랜지스터의제조방법
JPH09266316A (ja) 半導体素子
JP3423108B2 (ja) 表示装置及び表示装置の製造方法
US7015122B2 (en) Method of forming polysilicon thin film transistor
JPH08195495A (ja) 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置
JP3108331B2 (ja) 薄膜トランジスタの製造方法
JPH07249778A (ja) 表示素子駆動装置およびその製造方法
JP3239024B2 (ja) 半導体装置の製造方法
JP4364739B2 (ja) 半導体装置およびその製造方法
JP3134911B2 (ja) 半導体集積回路の作製方法
JP3109650B2 (ja) 薄膜トランジスタの製造方法
JP3433192B2 (ja) 半導体装置の製造方法及び表示装置
JP4401667B2 (ja) アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。
JP3788021B2 (ja) 薄膜トランジスタおよびその製造方法
JPH1154755A (ja) 半導体素子の製造方法および薄膜トランジスタ
US7271410B2 (en) Active matrix circuit
JPH0945925A (ja) トランジスタの製造方法，薄膜トランジスタの製造方法，表示装置
JPH09107107A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ、及び液晶表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees