JP2507464B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2507464B2 JP2507464B2 JP62200960A JP20096087A JP2507464B2 JP 2507464 B2 JP2507464 B2 JP 2507464B2 JP 62200960 A JP62200960 A JP 62200960A JP 20096087 A JP20096087 A JP 20096087A JP 2507464 B2 JP2507464 B2 JP 2507464B2
- Authority
- JP
- Japan
- Prior art keywords
- recrystallized
- region
- recrystallization
- semiconductor device
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、特に透明な絶
縁基板上に形成された薄膜トランジスタをもつて構成さ
れる半導体装置を製造するのに適した製造方法に関する
ものである。
縁基板上に形成された薄膜トランジスタをもつて構成さ
れる半導体装置を製造するのに適した製造方法に関する
ものである。
近年、ガラスなどの絶縁基板上に低温で形成した半導
体薄膜を用いて薄膜トランジスタ（以下、TFTと略す
る）を形成し、このトランジスタにより回路を構成する
半導体装置の開示が活発に行なわれている。その例とし
て例えば液晶デイスプレイ駆動用のTFTアクテイブマト
リツクスや３次元ICなどがある。しかしながら、一般に
絶縁基板上に低温で形成されたTFTは、単結晶上のトラ
ンジスタに比べて易動度が小さく従つて動作速度が遅い
という欠点を有する。かかる欠点を解消する為にレーザ
光や電子線などの照射により半導体膜を局所的に加熱し
再結晶化させ大粒径の結晶粒を得る事により易動度を向
上させる謂ゆるビームアニーリングの技術が広く用いら
れている。
体薄膜を用いて薄膜トランジスタ（以下、TFTと略す
る）を形成し、このトランジスタにより回路を構成する
半導体装置の開示が活発に行なわれている。その例とし
て例えば液晶デイスプレイ駆動用のTFTアクテイブマト
リツクスや３次元ICなどがある。しかしながら、一般に
絶縁基板上に低温で形成されたTFTは、単結晶上のトラ
ンジスタに比べて易動度が小さく従つて動作速度が遅い
という欠点を有する。かかる欠点を解消する為にレーザ
光や電子線などの照射により半導体膜を局所的に加熱し
再結晶化させ大粒径の結晶粒を得る事により易動度を向
上させる謂ゆるビームアニーリングの技術が広く用いら
れている。
一方、装置の複合化に伴ない同一の基板内に異なる特
性を有するTFTを構成する事が必要となる場合がある。
例えば、前出の液晶デイスプレイ駆動用TFTアクテイブ
マトリツクスの場合、画素のスイツチングだけでなく画
像表示の為の走査回路等の周辺回路もTFTで構成する場
合、この周辺回路部のTFTのみを高速化する必要が生ず
る。このような場合、局所的な加熱が可能なビームアニ
ーリング技術は非常に有効である。
性を有するTFTを構成する事が必要となる場合がある。
例えば、前出の液晶デイスプレイ駆動用TFTアクテイブ
マトリツクスの場合、画素のスイツチングだけでなく画
像表示の為の走査回路等の周辺回路もTFTで構成する場
合、この周辺回路部のTFTのみを高速化する必要が生ず
る。このような場合、局所的な加熱が可能なビームアニ
ーリング技術は非常に有効である。
従来、このような局所的な加熱を行なう場合、次のよ
うな２つの方法の何れかが採られていた。１つは半導体
膜を個々のトランジスタの形状にパターニングした後
に、必要な素子のみを加熱して再結晶化させる方法（第
１の方法）。今１つは、半導体膜をパターニングする前
に必要な領域のみにビームを走査して再結晶化させる方
法（第２の方法）である。
うな２つの方法の何れかが採られていた。１つは半導体
膜を個々のトランジスタの形状にパターニングした後
に、必要な素子のみを加熱して再結晶化させる方法（第
１の方法）。今１つは、半導体膜をパターニングする前
に必要な領域のみにビームを走査して再結晶化させる方
法（第２の方法）である。
しかし、上記のような従来の技術には次のような問題
がある。
がある。
まず第１の方法では半導体膜が数十μｍの大きさにパ
ターニングされたものを溶融再結晶化するため、ビーム
走査時の横方向エピタキシヤル作用が生じないため連続
した膜質が得られず、TFT毎に特性にバラツキを生じる
という問題があつた。
ターニングされたものを溶融再結晶化するため、ビーム
走査時の横方向エピタキシヤル作用が生じないため連続
した膜質が得られず、TFT毎に特性にバラツキを生じる
という問題があつた。
第２図は、前記第２の方法の問題点の説明図であつ
て、平行斜線を付して示した区域４はビーム照射を受け
た部分であつて、この区域４は再結晶化される。
て、平行斜線を付して示した区域４はビーム照射を受け
た部分であつて、この区域４は再結晶化される。
上記の区域４に隣接した区域５（斑点を付して示し
た）は、ビーム照射時の横方向（基板と平行な方向）の
溶融領域の拡がりによりビームを直接照射しないのに再
結晶化してしまうという問題が生じる。このような状態
の半導体膜上に周辺回路および画素のスイツチングTFT
マトリツクスを形成すると画素部のTFTの内、再結晶化
した領域としない領域とで特性に大きな差異が生じ、結
果として画像表示特性にもバラツキが生じてしまう。
た）は、ビーム照射時の横方向（基板と平行な方向）の
溶融領域の拡がりによりビームを直接照射しないのに再
結晶化してしまうという問題が生じる。このような状態
の半導体膜上に周辺回路および画素のスイツチングTFT
マトリツクスを形成すると画素部のTFTの内、再結晶化
した領域としない領域とで特性に大きな差異が生じ、結
果として画像表示特性にもバラツキが生じてしまう。
この問題を回避する１つの方法として基板面内全てに
ビームを走査して再結晶化させる事が考えられるが、例
えば上記の例の場合、高性能化が必要な周辺回路が基板
内に占める面積は小さいものであり、この部分のみを再
結晶化したいが為に全体をビーム走査する事は、生産性
の点から見て得策とは言えない。
ビームを走査して再結晶化させる事が考えられるが、例
えば上記の例の場合、高性能化が必要な周辺回路が基板
内に占める面積は小さいものであり、この部分のみを再
結晶化したいが為に全体をビーム走査する事は、生産性
の点から見て得策とは言えない。
本発明は上述の事情に鑑みて為されたもので、同一基
板上に特性の異なる複数のトランジスタ回路を、精度よ
く、かつ経済的に構成し得る半導体装置の製造方法を提
供することを目的とする。
板上に特性の異なる複数のトランジスタ回路を、精度よ
く、かつ経済的に構成し得る半導体装置の製造方法を提
供することを目的とする。
上記目的は、絶縁基板上に多結晶または非晶質の半導
体膜を形成し、該半導体膜を個々の半導体素子の形状に
パターニングする前に、再結晶化する再結晶領域と再結
晶化しない非再結晶領域とに分離し、局所的加熱手段に
より前記再結晶領域を加熱して再結晶化を行い、その
後、前記再結晶領域及び非再結晶領域を個々の半導体素
子の形状にパターニングして各半導体素子を形成するこ
とで、達成される。
体膜を形成し、該半導体膜を個々の半導体素子の形状に
パターニングする前に、再結晶化する再結晶領域と再結
晶化しない非再結晶領域とに分離し、局所的加熱手段に
より前記再結晶領域を加熱して再結晶化を行い、その
後、前記再結晶領域及び非再結晶領域を個々の半導体素
子の形状にパターニングして各半導体素子を形成するこ
とで、達成される。
前記の如く、半導体膜を複数の区域に分割して離間せ
しめておくと、いずれかの区域をビーム照射しても、そ
の熱影響は他の区域に及ばない。
しめておくと、いずれかの区域をビーム照射しても、そ
の熱影響は他の区域に及ばない。
この時、基板を介しての熱伝導は、該基板が電気絶縁
物であるが為に熱伝導率も小さく、問題とはならない。
物であるが為に熱伝導率も小さく、問題とはならない。
以下、本発明の一実施例を第３図に従つて説明する。
先づ、絶縁基板１の上に、（第３図（Ａ）参照）多結
晶シリコン膜６を、減圧CVD法により厚さ1000〜3000Å
程度堆積し、次に、第３図（Ｂ）のように領域２と同３
とに分割してパターニングする。
晶シリコン膜６を、減圧CVD法により厚さ1000〜3000Å
程度堆積し、次に、第３図（Ｂ）のように領域２と同３
とに分割してパターニングする。
第１図は上記パターニングを模式的に描いた平面図で
ある。分離帯のギヤツプ寸法g,g′は50μｍとした。
ある。分離帯のギヤツプ寸法g,g′は50μｍとした。
続いて常圧CVD法により、キヤツピングの為のSiO2膜
７を1000Å程度堆積し、しかる後に領域２のみにXeClエ
キシマレーザ光８を200〜500mJ/cm2強度で照射し溶融再
結晶化させ大粒径の多結晶シリコン膜を得る。以後、再
結晶化した領域２に周辺回路を構成し、再結晶化しない
領域３に画素部のTFTマトリツクスを構成する事により
高性能の周辺回路を内蔵し、かつ、表示特性にバラツキ
の無いTFTアクテイブマトリクス基板を得る。第３図
（Ｂ）に示したX,Y,Zの３点のTFT特性を第４図に示し
た。再結晶化領域内のＸ点のTFTは非常に電流駆動能力
が大きくなつており、かつ、再結晶化しない領域内のY,
Z点の間でのTFT特性のバラツキは殆ど無い事が明らかで
ある。上記の実施例でXeClエキシマレーザ400mJ/cm2を
パターニング無しで照射した場合、ビーム端から500μ
ｍ以上外側まで再結晶化されてしまう為に周辺回路と画
素TFTマトリツクス間に1mm以上の余裕をとる必要を生じ
るが、50μｍのギヤツプを設けて分離する事により、横
方向の溶融は完全に抑える事ができる。この事は回路が
より高集積化するに伴つて大きな差となる。
７を1000Å程度堆積し、しかる後に領域２のみにXeClエ
キシマレーザ光８を200〜500mJ/cm2強度で照射し溶融再
結晶化させ大粒径の多結晶シリコン膜を得る。以後、再
結晶化した領域２に周辺回路を構成し、再結晶化しない
領域３に画素部のTFTマトリツクスを構成する事により
高性能の周辺回路を内蔵し、かつ、表示特性にバラツキ
の無いTFTアクテイブマトリクス基板を得る。第３図
（Ｂ）に示したX,Y,Zの３点のTFT特性を第４図に示し
た。再結晶化領域内のＸ点のTFTは非常に電流駆動能力
が大きくなつており、かつ、再結晶化しない領域内のY,
Z点の間でのTFT特性のバラツキは殆ど無い事が明らかで
ある。上記の実施例でXeClエキシマレーザ400mJ/cm2を
パターニング無しで照射した場合、ビーム端から500μ
ｍ以上外側まで再結晶化されてしまう為に周辺回路と画
素TFTマトリツクス間に1mm以上の余裕をとる必要を生じ
るが、50μｍのギヤツプを設けて分離する事により、横
方向の溶融は完全に抑える事ができる。この事は回路が
より高集積化するに伴つて大きな差となる。
また、仮に基板全面にビーム走査して再結晶化させる
場合を考えると、例えば30cm×30cmの大きさの基板を、
ビーム径5mm程度で毎秒30cm程度の速度で走査すると基
板全面走査する為には約１時間かかるが、周辺回路のみ
の走査では２〜３分で完了する。この差は生産性の点で
非常に大きい。
場合を考えると、例えば30cm×30cmの大きさの基板を、
ビーム径5mm程度で毎秒30cm程度の速度で走査すると基
板全面走査する為には約１時間かかるが、周辺回路のみ
の走査では２〜３分で完了する。この差は生産性の点で
非常に大きい。
第５図は前記の異なる実施例を示し、前例における第
１図に対応する模式的な平面図である。本例においては
半導体膜をC1〜C9の如く９つの領域に分割してある。上
記の各領域C1〜C9のそれぞれに対して異つた強さ、若し
くは異つた走査スピードでビーム照射を行つて再結晶操
作を制御すると、同一基板上に異なる特性を持つTFTが
構成される。複数の回路を同時に形成する等の応用も可
能である。
１図に対応する模式的な平面図である。本例においては
半導体膜をC1〜C9の如く９つの領域に分割してある。上
記の各領域C1〜C9のそれぞれに対して異つた強さ、若し
くは異つた走査スピードでビーム照射を行つて再結晶操
作を制御すると、同一基板上に異なる特性を持つTFTが
構成される。複数の回路を同時に形成する等の応用も可
能である。
また、上記実施例では、半導体膜として多結晶Siを用
いたが、例えば非晶質Si,非晶質Ge、非晶質及び多結晶
のSi−Ge合金などでも良い。更に、加熱源としてはエキ
シマレーザに限らず、Ar＋イオンレーザ、その他のレー
ザや、電子線などでも良い。
いたが、例えば非晶質Si,非晶質Ge、非晶質及び多結晶
のSi−Ge合金などでも良い。更に、加熱源としてはエキ
シマレーザに限らず、Ar＋イオンレーザ、その他のレー
ザや、電子線などでも良い。
以上説明したように、本発明の製造方法によれば、ビ
ーム照射による再結晶化時の横方向への溶融を防止する
事ができ、その結果、同一基板内に、特性の異なる複数
のトランジスタ回路を精度良くかつ高スループツトで形
成する事が可能となる。
ーム照射による再結晶化時の横方向への溶融を防止する
事ができ、その結果、同一基板内に、特性の異なる複数
のトランジスタ回路を精度良くかつ高スループツトで形
成する事が可能となる。
第１図は本発明の１実施例における複縁基板を示し、模
式的に描いた平面図である。 第２図は従来技術における問題点の説明図、第３図は前
記実施例の説明図である。 第４図は上記実施例の作用効果を説明する為の図表であ
る。 第５図は前記と異なる実施例における絶縁基板の模式的
な平面図である。 １……絶縁基板、２……再結晶させる半導体膜、３……
再結晶化させない半導体膜、４……ビーム照射区域、５
……ビーム照射を受けずに再結晶した区域、６……多結
晶Si膜、８……レーザ光。
式的に描いた平面図である。 第２図は従来技術における問題点の説明図、第３図は前
記実施例の説明図である。 第４図は上記実施例の作用効果を説明する為の図表であ
る。 第５図は前記と異なる実施例における絶縁基板の模式的
な平面図である。 １……絶縁基板、２……再結晶させる半導体膜、３……
再結晶化させない半導体膜、４……ビーム照射区域、５
……ビーム照射を受けずに再結晶した区域、６……多結
晶Si膜、８……レーザ光。
Claims (3)
- 【請求項１】絶縁基板上に多結晶または非晶質の半導体
膜を形成し、該半導体膜を個々の半導体素子の形状にパ
ターニングする前に、再結晶化する再結晶領域と再結晶
化しない非再結晶領域とに分離し、局所的加熱手段によ
り前記再結晶領域を加熱して再結晶化を行い、その後、
前記再結晶領域及び非再結晶領域を個々の半導体素子の
形状にパターニングして各半導体素子を形成することを
特徴とする半導体装置の製造方法。 - 【請求項２】特許請求の範囲第１項において、前記局所
的加熱手段は、レーザ光または電子線を用いて前記再結
晶領域を加熱し再結晶化するものであることを特徴とす
る半導体装置の製造方法。 - 【請求項３】特許請求の範囲第１項または第２項におい
て、再結晶度の異なる複数の再結晶領域が必要な場合に
は領域分離するときに前記再結晶領域を複数の領域に分
離し、この再結晶領域の夫々の領域の加熱の程度を前記
局所的加熱手段で制御することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62200960A JP2507464B2 (ja) | 1987-08-13 | 1987-08-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62200960A JP2507464B2 (ja) | 1987-08-13 | 1987-08-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6445162A JPS6445162A (en) | 1989-02-17 |
| JP2507464B2 true JP2507464B2 (ja) | 1996-06-12 |
Family
ID=16433171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62200960A Expired - Lifetime JP2507464B2 (ja) | 1987-08-13 | 1987-08-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507464B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247375A (en) * | 1990-03-09 | 1993-09-21 | Hitachi, Ltd. | Display device, manufacturing method thereof and display panel |
| JP3255942B2 (ja) | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| JP3031789B2 (ja) * | 1992-09-18 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 薄膜状半導体装置およびその作製方法 |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JPH07135324A (ja) * | 1993-11-05 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路 |
| JP2762219B2 (ja) * | 1993-12-22 | 1998-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2762218B2 (ja) * | 1993-12-22 | 1998-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| KR100319332B1 (ko) | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| JP3108296B2 (ja) | 1994-01-26 | 2000-11-13 | 三洋電機株式会社 | 表示装置の製造方法 |
| US6506635B1 (en) | 1999-02-12 | 2003-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
| JP3921384B2 (ja) * | 2001-11-30 | 2007-05-30 | シャープ株式会社 | 半導体装置の製造方法 |
| TWI276179B (en) * | 2002-04-15 | 2007-03-11 | Adv Lcd Tech Dev Ct Co Ltd | Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584180A (ja) * | 1981-06-30 | 1983-01-11 | セイコーエプソン株式会社 | アクテイブマトリクス基板 |
-
1987
- 1987-08-13 JP JP62200960A patent/JP2507464B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6445162A (en) | 1989-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3642546B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| US7816196B2 (en) | Laser mask and crystallization method using the same | |
| JP2507464B2 (ja) | 半導体装置の製造方法 | |
| JPH1117191A (ja) | 薄膜トランジスタの製造方法 | |
| US7033434B2 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
| JP4405902B2 (ja) | レーザーマスク、レーザー結晶化方法、及び表示素子の製造方法 | |
| US6759628B1 (en) | Laser annealing apparatus | |
| JP2000243970A (ja) | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 | |
| KR20040104430A (ko) | 결정화 반도체층의 형성방법 및 형성장치, 및반도체장치의 제조방법 | |
| KR100333275B1 (ko) | 액정표시장치의 ｔｆｔ 및 그 제조방법 | |
| KR100303138B1 (ko) | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 | |
| JPH0410216B2 (ja) | ||
| US6025217A (en) | Method of forming polycrystalline semiconductor thin film | |
| JPH01194351A (ja) | 薄膜半導体装置 | |
| JP4237278B2 (ja) | 核生成サイトを用いたシリコン単結晶の形成方法 | |
| JP2005005410A (ja) | 結晶性薄膜及びその製造方法、該結晶性薄膜を用いた素子、該素子を用いて構成した回路、並びに該素子もしくは該回路を含む装置 | |
| JPH0242717A (ja) | エネルギービーム照射方法 | |
| JP2001320056A (ja) | 薄膜トランジスタの製造方法及び薄膜半導体装置 | |
| JP7495043B2 (ja) | 多結晶膜の形成方法およびレーザ結晶化装置 | |
| KR100956459B1 (ko) | 비정질 실리콘의 결정화 방법 | |
| JPH0566422A (ja) | 液晶表示装置の製造方法及びセンサの製造方法 | |
| JP4069667B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH0236051B2 (ja) | ||
| JPS6315471A (ja) | 薄膜トランジスタとその製造方法 | |
| JP2005026705A (ja) | 多結晶半導体薄膜の作成方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |