JP7495043B2 - 多結晶膜の形成方法およびレーザ結晶化装置 - Google Patents

多結晶膜の形成方法およびレーザ結晶化装置 Download PDF

Info

Publication number
JP7495043B2
JP7495043B2 JP2020002754A JP2020002754A JP7495043B2 JP 7495043 B2 JP7495043 B2 JP 7495043B2 JP 2020002754 A JP2020002754 A JP 2020002754A JP 2020002754 A JP2020002754 A JP 2020002754A JP 7495043 B2 JP7495043 B2 JP 7495043B2
Authority
JP
Japan
Prior art keywords
film
crystal
crystal grains
mask
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020002754A
Other languages
English (en)
Other versions
JP2021111697A (ja
Inventor
順 後藤
香織 齋藤
浩 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu University NUC
V Technology Co Ltd
Original Assignee
Kyushu University NUC
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu University NUC, V Technology Co Ltd filed Critical Kyushu University NUC
Priority to JP2020002754A priority Critical patent/JP7495043B2/ja
Priority to US17/791,047 priority patent/US11791160B2/en
Priority to CN202080084865.4A priority patent/CN114787969A/zh
Priority to PCT/JP2020/046746 priority patent/WO2021140849A1/ja
Priority to KR1020227016849A priority patent/KR20220124681A/ko
Priority to TW109145442A priority patent/TW202133232A/zh
Publication of JP2021111697A publication Critical patent/JP2021111697A/ja
Application granted granted Critical
Publication of JP7495043B2 publication Critical patent/JP7495043B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F3/00—Changing the physical structure of non-ferrous metals or alloys by special physical methods, e.g. treatment with neutrons
    • C22F3/02—Changing the physical structure of non-ferrous metals or alloys by special physical methods, e.g. treatment with neutrons by solidifying a melt controlled by supersonic waves or electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/351—Working by laser beam, e.g. welding, cutting or boring for trimming or tuning of electrical components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、多結晶膜の形成方法およびレーザ結晶化装置に関する。
半導体装置を構成する材料膜としては、半導体薄膜、金属薄膜などの種々の薄膜がある。半導体薄膜としては、非晶質シリコン薄膜や多結晶シリコン薄膜などがある。金属薄膜としては、アルミニウム薄膜、銅薄膜などがある。
例えば、液晶パネルや有機EL（Electro-Luminescence）パネルなどのフラットパネルディスプレイ（FPD：Flat Panel Display）では、スイッチング素子として多くの薄膜トランジスタ（以下、ＴＦＴという）を備えている。ＴＦＴは、活性層として非晶質シリコン薄膜や多結晶シリコン薄膜などを備えている。多結晶シリコン薄膜は、非晶質シリコン薄膜にレーザアニールを施して、短時間での溶融凝固の相転移により、結晶化させて形成されている。
多結晶シリコン薄膜の形成方法としては、特許文献１および特許文献２に開示された方法が知られている。特許文献１に開示された方法では、第１のレーザアニールと第２のレーザアニールの工程を備えている。第１のレーザアニールでは、レーザ光を透過する透過領域と、レーザ光を遮光する遮光領域と、を互い違いに備えたマスクを介して、非晶質シリコン薄膜にレーザ光を照射してアニールを行う。第２のレーザアニールでは、マスクを用いずに、多結晶シリコン薄膜は溶融させずに非晶質シリコン薄膜を溶融させる条件でレーザ光を照射する。この方法では、非晶質シリコン薄膜において、マスクの遮光領域が投影されて温度の低い複数の領域を種結晶とし、それぞれの種結晶を中心として放射方向に結晶成長させている。その結果、均一な大きさの結晶粒でなる多結晶シリコン薄膜が得られる。
特許文献２に開示された方法では、解像度限界の大きさより大きい透過領域と、解像度限界の大きさより小さな被透過領域と、を備えたマスクを用いて、複数の種結晶から結晶化が進行するようにして多結晶シリコン薄膜を形成している。
一方、半導体装置を構成する金属薄膜としては、銅薄膜やアルミニウム薄膜などがある。銅（Ｃｕ）は材料の抵抗率（比抵抗）が低く、しかも、電流密度の許容値が高い。アルミニウム（Ａｌ）は、銀（Ａｇ）と銅（Ｃｕ）に次ぐ低い抵抗率を備える。
特許第５５３４４０２号公報 特開２００７－２８１４６５号公報
上述の特許文献１および特許文献２に開示された方法で多結晶シリコン薄膜を形成した場合、互いに隣接する種結晶から成長した結晶粒は互いに境界線（粒界面）で接合する。さらに成長を続けると３つ以上の境界線が交わる三重衝突点や４つ以上の境界線が交わる四重衝突点において応力集中が起こり、高い突起が隆起して形成されるという課題がある。このような突起が多結晶シリコン薄膜の表面から突出することにより、ＴＦＴにおける耐圧が低下するという問題が発生する。
一方、金属薄膜においては、以下のような課題がある。例えば、アルミニウム薄膜の成膜には、スパッタリングを行って成膜している。スパッタリングで成膜したままの状態では、微細なアルミニウムの結晶粒が集まった構造である。したがって、スパッタリングで成膜したままの状態では、アルミニウム薄膜の配線抵抗値が上昇するとともに、エレクトロマイグレーション寿命が低下するという問題がある。ところで、アルミニウム配線（以下、Ａｌ配線という）では、配線幅を狭くしてパターン形成した後に高温の熱処理を施すことにより、長寿命化することが知られている。これは、高温の熱処理などによりＡｌ結晶粒界が竹の節状に配置されたバンブー構造と呼ばれる状態になるためである。しかしながら、液晶表示装置などのＦＰＤでは、ガラス基板の軟化点が摂氏４００～５００度であるため、ガラス基板上に形成されたＡｌ配線をバンブー構造とするために高温の熱処理を施すことはできない。ガラス基板よりもさらに軟化点の低い樹脂基板上に形成したＡｌ配線に熱処理を施すことは、さらに困難である。
また、銅薄膜の形成には、一般的な成膜技術である化学的気相成長（ＣＶＤ）やスパッタリングでは配線に十分な厚みの薄膜を作れないという課題がある。さらに、銅薄膜はエッチングによるパターン加工がきわめて難しいという課題がある。銅薄膜の形成におけるこれらの課題を解決するために、予め形成した溝内に電気めっき法で銅を成長させて配線形状を形成するダマシン法という製造方法が採用されている。
しかし、電気めっき法で銅薄膜を成長させた場合、バルク材料では認められない柱状組織や疎らな粒界が発生することが知られている。このような銅薄膜では、高抵抗化や粒界断線を生じるなどの配線の信頼性を低下させる問題がある。この方策としては、結晶品質を向上するために熱処理を施すことで、配線の急速な断線の抑制を図っている。しかしながら、他の材料で覆われたり接したりしている銅配線では、熱処理後に高い引っ張り応力が残留することでストレスマイグレーションが生じて配線の信頼性を低下させるという問題がある。
本発明は、上記の課題に鑑みてなされたものであって、表面平坦性を有し、かつ均一で安定な電気的特性および高い機械的特性を備える多結晶シリコン薄膜、アルミニウム薄膜、銅薄膜などの多結晶膜の形成方法および多結晶膜の製造に用いるレーザ結晶化装置を提供することを目的とする。
本発明の態様は、非晶質膜にマスクを介してレーザ光を照射して多数の結晶粒を膜面方向に沿って互いに隣接するように均等な配置に形成する多結晶膜の形成方法であって、前記マスクは、前記非晶質膜の膜表面に対して、前記非晶質膜に均等な配置に設定された種結晶形成領域に対して、光強度を小さくするように光変調を行うように設定され、前記種結晶形成領域を種結晶として前記結晶粒を成長させ、互いに隣接する前記結晶粒同士を区画する粒界面における前記膜面方向の両端部に未結晶成長領域を形成することを特徴とする。
上記態様としては、互いに隣接する前記結晶粒の前記種結晶形成領域同士の距離は、前記膜面方向における前記結晶粒の結晶成長距離の限界長の２倍の距離よりも短く設定され、前記未結晶成長領域を挟んで隣接する前記結晶粒の前記種結晶形成領域同士の距離は、前記膜面方向における前記結晶粒の結晶成長距離の限界長の２倍の距離よりも長く設定されていることが好ましい。
上記態様としては、前記非晶質膜は、半導体材料、金属材料から選ばれることが好ましい。
本発明の他の態様は、レーザ光源と、前記レーザ光源から発振されたレーザ光を変調して、非晶質膜の表面に投影させるマスクと、を備えるレーザ結晶化装置であって、前記マスクは、前記非晶質膜の膜表面に対して、前記非晶質膜に均等な配置に設定された種結晶形成領域に対して、光強度を小さくするように光変調を行うように設定され、前記マスクを介して照射されるレーザ光により、前記種結晶形成領域に隣接する領域の非晶質膜を溶融させ、前記種結晶形成領域を種結晶として結晶粒を成長させることが可能であり、互いに隣接する前記結晶粒同士を区画する粒界面における前記膜面方向の両端部に未結晶成長領域を形成するように設定されていることを特徴とする。
上記態様としては、前記マスクは、互いに隣接する前記結晶粒の前記種結晶形成領域同士の距離が、前記膜面方向における前記結晶粒の結晶成長距離の限界長の２倍の距離よりも短くなり、前記未結晶成長領域を挟んで隣接する前記結晶粒の前記種結晶形成領域同士の距離は、前記膜面方向における前記結晶粒の結晶成長距離の限界長の２倍の距離よりも長くなるように設定されていることが好ましい。
上記態様としては、前記非晶質膜は、半導体材料、金属材料から選ばれることが好ましい。
本発明によれば、表面平坦性を有し、かつ均一で安定な電気的特性および高い機械的特性を備える多結晶シリコン薄膜、アルミニウム薄膜、銅薄膜などの多結晶膜の形成方法および多結晶膜の製造に用いるレーザ結晶化装置を実現できる。
図１は、本発明の第１の実施の形態に係るレーザ結晶化装置を模式的に示す説明図である。 図２は、本発明の第１の実施の形態に係るレーザ結晶化装置における光強度分布の説明図である。 図３は、本発明の第１の実施の形態に係るレーザ結晶化装置でレーザ照射を行ったときの結晶核（種結晶）から放射方向に結晶成長することを示す説明図である。 図４は、本発明の第１の実施の形態に係るレーザ結晶化装置でレーザ光を照射された領域に結晶成長が起こった状態を示す説明図である。 図５は、本発明の第１の実施の形態に係るレーザ結晶化装置の概略を示す斜視図である。 図６は、本発明の第１の実施の形態に係るレーザ結晶化装置に用いるマスクの平面説明図である。 図７は、本発明の第１の実施の形態に係るレーザ結晶化装置を用いた多結晶膜の形成方法により形成した多結晶膜の表面拡大図である。 図８は、本発明の第１の実施の形態に係るレーザ結晶化装置を用いた多結晶膜の形成方法により形成した多結晶膜の表面を示す説明図である。 図９は、図８のIX－IX断面を示す断面説明図である。 図１０は、本発明の第１の実施の形態に係るレーザ結晶化装置を用いた多結晶膜の形成方法により形成した多結晶膜の表面を示す説明図である。 図１１－１は、本発明の第２の実施の形態に係る多結晶膜の形成方法におけるアルミニウム薄膜の断面説明図である。 図１１－２は、本発明の第２の実施の形態に係る多結晶膜の形成方法におけるレーザ光を照射した状態を示す工程断面説明図である。 図１１－３は、本発明の第２の実施の形態に係る多結晶膜の形成方法により形成されたアルミニウム膜の断面説明図である。 図１２は、本発明の第１の実施の形態に係る多結晶膜の形成方法で形成した多結晶膜をボトムゲート方式の薄膜トランジスタに用いた第１実施例を示す断面説明図である。 図１３は、本発明の第１の実施の形態に係る多結晶膜の形成方法で形成した多結晶膜をトップゲート方式の薄膜トランジスタに用いた第２実施例を示す断面説明図である。 図１４は、本発明の各実施の形態における未結晶成長領域と粒界面との関係を示す説明図である。 図１５は、本発明の第１の実施の形態に係るレーザ結晶化装置に用いるマスクの変形例を示す平面説明図である。 図１６は、本発明の他の実施の形態に係るレーザ結晶化装置の説明図である。 図１７は、本発明の他の実施の形態に係るレーザ結晶化装置に対する比較例の説明図である。
以下に、本発明の実施の形態に係る多結晶膜、多結晶膜の形成方法、レーザ結晶化装置、および半導体装置の詳細を図面に基づいて説明する。但し、図面は模式的なものであり、各部材の寸法や寸法の比率や形状や数などは現実のものと異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率や形状や数が異なる部分が含まれている。
ここで、本発明の実施の形態に係る多結晶膜、多結晶膜の形成方法、レーザ結晶化装置、および半導体装置の説明に先駆けて、図１から図４を用いてレーザ結晶化装置の概略構成および作用について説明する。図１に示すように、レーザ結晶化装置は、マスク１を介して非晶質膜２にレーザ光Ｌを照射する。マスク１は、透明なガラス基板１Ａに遮光領域１Ｂが形成されて構成されている。したがって、非晶質膜２における遮光領域１Ｂが投影された領域は非照射領域３となる。このとき、非晶質膜２における非照射領域３以外の領域は、レーザ光Ｌが照射されて溶融する。
マスク１を通して非晶質膜２にレーザ光Ｌが照射されると、非晶質膜２の表面では、図２に示すような光強度分布となる。この光強度分布は、非晶質膜２における膜面方向の温度分布と対応する。図３および図４に示すように、非晶質膜２における非照射領域３は、周縁部分３Ｂが、レーザ光Ｌが照射された領域からの熱伝導により加熱されて溶融される。非照射領域３の中央部は、周辺のレーザ光Ｌが照射された領域からの熱伝導の影響が少ないため、溶融せずに種結晶形成領域（結晶核）としての微結晶領域３Ａとして残る。この微結晶領域３Ａは、結晶核（種結晶）として放射方向Ｇに沿って結晶成長する。このような結晶成長は、非照射領域３からレーザ光Ｌが照射された領域にも及ぶ。
［第１の実施の形態］
（レーザ結晶化装置および多結晶膜の形成方法）
図５から図１０は、本発明の第１の実施の形態に係るレーザ結晶化装置１０およびこのレーザ結晶化装置１０を用いた多結晶膜の形成方法を示す。なお、本実施の形態においては、非晶質膜として非晶質シリコン薄膜２０を用い、形成される多結晶膜は多結晶シリコン膜３０である。
図５に示すように、レーザ結晶化装置１０は、レーザ光源１１と、マスク１２－１と、レンズ１４と、を備える。図６に示すように、マスク１２－１は、ガラス基板１２Ａに、遮光領域１２Ｂがマトリクス状に配列されている。すなわち、ガラス基板１２Ａの表面に複数の遮光領域１２Ｂが縦横に行列をなすように、等間隔に配列されている。マスク１２－１において、遮光領域１２Ｂが形成されていない領域は、レーザ光Ｌを透過する透過領域である。
マスク１２－１は、レーザ光源１１から発振されたレーザ光Ｌを変調し、レンズ１４を介して、非晶質膜としての非晶質シリコン薄膜２０の表面に投影させる。マスク１２－１は、非晶質シリコン薄膜２０の膜表面に対して、非晶質シリコン薄膜２０に均等な配置に設定された微結晶領域３１Ａ（図９参照）を含む非照射領域（図１および図２の説明図参照）に対して、光強度を小さくするように光変調を行うように設定されている。
このレーザ結晶化装置１０では、マスク１２－１を介して照射されるレーザ光Ｌにより、結晶核としての微結晶領域３１Ａを含むレーザ光Ｌが遮光される非照射領域に隣接する領域の非晶質シリコン薄膜２０を溶融できる。この結果、非照射領域の周縁部分は熱伝導により加熱されて溶融し、非照射領域の中央に微結晶領域３１Ａを形成できる。そして、この微結晶領域３１Ａを種結晶として、図７および図８に示すような結晶粒３１を成長させることができる。結晶粒３１における微結晶領域３１Ａの周囲の領域は、結晶成長部３１Ｂである。
さらに、このレーザ結晶化装置１０では、図１４に示すように、互いに隣接する一対の結晶粒３１同士を区画する粒界面３２における膜面方向の両端部に未結晶成長領域３３を形成するように設定されている。
さらに詳しくは、非晶質シリコン薄膜２０の表面において、互いに隣接する結晶粒３１の中央の微結晶領域３１Ａ同士の距離が、膜面方向における結晶粒３１の結晶成長距離の限界長（例えば、１．５μｍ）の２倍の距離よりも短くなるように設定されている。したがって、図６に示すように、マスク１２－１では、このような設定を具現化できるようにｄ１の長さが設定されている。
また、非晶質シリコン薄膜２０の表面における未結晶成長領域３３を挟んで隣接する(マトリクスの対角線方向に対峙する)結晶粒３１の微結晶領域３１Ａ同士の距離は、膜面方向における結晶粒３１の結晶成長距離の限界長の２倍の距離よりも長くなるように設定されている。したがって、図６に示すように、マスク１２－１では、このような設定を具現化できるようにｄ２の長さが設定されている。
このようなレーザ結晶化装置１０およびこれを用いた多結晶膜の形成方法では、上述のようなマスク１２－１の構成としたことにより、微結晶領域３１Ａを種結晶として、図７、図８および図１０に示すような結晶粒３１を成長させることが可能である。この多結晶シリコン膜３０においては、互いに隣接する一対の結晶粒３１同士を区画する粒界面３２における膜面方向の両端部に未結晶成長領域３３を形成するように設定されている。
また、本実施の形態に係る多結晶シリコン膜３０では、結晶粒３１および未結晶成長領域３３の膜表面は、面一の平坦面となる。その理由は、微結晶領域３１Ａを中心として結晶成長部３１Ｂが膜面方向に沿って限界長まで成長してもそれ以上は結晶成長が進まないため、互いに隣接する結晶粒３１の応力集中を回避できるからである。すなわち、未結晶成長領域３３は、結晶成長による応力集中を緩和する緩和部となる。
本実施の形態では、結晶粒３１は、図９および図１０に示すように、膜表裏面に亘る高さを有する柱状に形成される。そして、結晶粒３１の膜面方向の中央部には、膜表裏面に亘る高さを有する柱状の結晶核としての微結晶領域３１Ａが形成されている。この微結晶領域３１Ａの膜面方向における占有面積は、ごく僅かであり、この微結晶領域３１Ａを取り囲む結晶成長部３１Ｂの膜面方向の面積が大部分を示す。このため、本実施の形態に係る多結晶膜および多結晶膜の形成方法によれば、多結晶シリコン膜３０の電気抵抗を低くすることができる。また、多結晶シリコン膜３０では、マスク１２－１に設計された間隔で微結晶領域３１Ａが均一に配置されるため、それぞれの微結晶領域３１Ａを結晶核として成長した結晶粒３１の大きさ形状もバラツキが小さい。このため、本実施の形態で形成した多結晶シリコン膜３０は、電気的特性および機械的特性が均一であり、良質な半導体活性領域として機能する。
［第２の実施の形態］
図１１－１から図１１－３は、本発明の第２の実施の形態に係る多結晶膜の形成方法および多結晶膜としてのアルミニウム膜４０Ｃを示す。
まず、本実施の形態では、図示しないガラス基板上に、アルミニウム膜４０Ａを形成する。このアルミニウム膜４０Ａの形成は、アルミニウム（Ａｌ）を、スパッタリングを行ってガラス基板上に成膜している。なお、スパッタリングで成膜したままの状態では、図１１－１に示すように、微細なアルミニウムの微結晶４１が集まった構造である。したがって、スパッタリングで成膜したままの状態では、アルミニウム膜４０Ａの電気抵抗値は高い。このようなアルミニウム膜４０Ａをパターニングして配線を形成した場合、エレクトロマイグレーション寿命が低下するという問題を無視できない。
次に、図１１－２に示すように、上述の第１の実施の形態で用いたレーザ結晶化装置１０と同様の遮光領域１２Ｂの配列構成を有するマスク１２－２を用いて、アルミニウム膜４０Ａの表面にレーザ光Ｌを変調して照射する。この結果、図１１－２に示すように、マスク１２－２における遮光領域１２Ｂと対応するアルミニウム膜４０Ａの領域には、アルミニウム膜４０Ａが溶融しないで残った微結晶領域４１Ａが形成される。そして、この微結晶領域４１Ａを結晶核として結晶成長部４１Ｂが成長する。
その後、図１１－３に示すように、各結晶核は粒界面４２で区画される。また、上述の第１の実施の形態における多結晶シリコン膜３０と同様に、粒界面４２の膜面方向の両端部に、図示しない未結晶成長領域が形成されたアルミニウム膜４０Ｃとなる。したがって、このアルミニウム膜４０Ｃにおいても、図示しない未結晶成長領域が応力集中の緩和部となるため、膜面が平坦になる。このようなアルミニウム膜４０Ｃをパターニングして配線を形成した場合、Ａｌ結晶粒界が竹の節状に配置されたバンブー構造と呼ばれる状態になり、電気的特性が向上する。
また、本実施の形態では、レーザ光の照射条件を設定することにより、アルミニウム膜４０Ｃが形成されたガラス基板への熱的損傷の発生を抑制できる。
（半導体装置）
図１２は、第１の実施の形態に係る多結晶シリコン膜３０をチャネル領域として用いたボトムゲート方式の薄膜トランジスタ５０を示している。
この薄膜トランジスタ５０は、ガラス基板５１上にゲート電極５２がパターン形成され、その上にゲート絶縁膜５３が形成され、さらにその上に、チャネル領域を形成する活性半導体層として多結晶シリコン膜３０が形成されている。多結晶シリコン膜３０の上には、ソース電極５４Ｓとドレイン電極５４Ｄが形成されている。
この薄膜トランジスタ５０では、多結晶シリコン膜３０の表面が平坦であるため、コンタクト抵抗のバラツキを抑制できる。また、多結晶シリコン膜３０の下面側においても応力集中が緩和されている構造であるため突起の発生がなく、耐圧の低下を抑制できる。
なお、この薄膜トランジスタ５０においては、ゲート電極５２、ソース電極５４Ｓやドレイン電極５４Ｄなどの配線に、本実施の形態に係る多結晶膜の形成方法を適用して形成するバンブー構造のアルミニウム膜、または同様の工程を経て形成する銅薄膜を用いてもよい。このようなアルミニウム膜や銅薄膜を用いることにより、ゲート電極５２におけるゲート絶縁膜５３に接する表面を平坦にすることで、高耐圧化を図ることが可能である。
図１３は、第１の実施の形態に係る多結晶シリコン膜３０をチャネル領域として用いたトップゲート方式の薄膜トランジスタ６０を示している。
この薄膜トランジスタ６０は、ガラス基板６１上に絶縁膜６２が形成され、その上にソース電極６３Ｓとドレイン電極６３Ｄとが形成されている。これらソース電極６３Ｓとドレイン電極６３Ｄの上には、多結晶シリコン膜３０が形成されている。さらに、その上にゲート絶縁膜６４が形成され、ゲート絶縁膜６４の上にゲート電極６５がパターン形成されている。
この薄膜トランジスタ６０では、多結晶シリコン膜３０の表面が平坦であるため、高耐圧化を図ることができる。
なお、この薄膜トランジスタ６０においては、ゲート電極６５、ソース電極６３Ｓやドレイン電極６３Ｄなどの配線に、本実施の形態に係る多結晶膜の形成方法を適用して形成したバンブー構造のアルミニウム膜や銅薄膜を用いてもよい。このようなアルミニウム膜や銅薄膜を用いて、ゲート電極６５におけるゲート絶縁膜６４に接する表面を平坦にすることで、高耐圧化を図ることが可能である。
［その他の実施の形態］
以上、本発明の実施の形態について説明したが、この実施の形態の開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
上記第１および第２の実施の形態では、図６に示すような縦横方向にマトリクス状に遮光領域１２Ｂが配列されたものを用いたが、図１５に示すように、遮光領域１２Ｃの行が、半ピッチずれた配列のマスク１２－２を用いてもよい。このようなマスク１２－２では、隣接する遮光領域１２Ｃ同士の間隔ｄ３，ｄ４，ｄ５が同じ（ｄ３=ｄ４=ｄ５）に設定されている。なお、このマスク１２－２を用いて多結晶膜に未結晶成長領域が形成されるように、間隔ｄ３，ｄ４，ｄ５の寸法が設定されている。
上記第１および第２の実施の形態では、ガラス基板１２Ａに遮光領域１２Ｂを配列したマスク１２－１を用いたが、位相シフトマスクを用いてもよい。
上記の実施の形態では、結晶粒および前記未結晶成長領域は、半導体材料としてシリコン（Ｓｉ）を適用したが、他の半導体材料を適用してもよい。また、上記の実施の形態では、金属材料として、アルミニウムと銅を適用した例を示したが、結晶膜を形成する他の金属材料を適用することも勿論可能である。
図１６は、本発明の他の実施の形態に係るレーザ結晶化装置を示す。この実施の形態では、非晶質シリコン薄膜２０と同サイズのマスク１２－３を適用する。そして、マスク１２－３と、非晶質シリコン薄膜２０と、は、互いに対向させた状態で、膜面方向で互いに相対的にずれないように、一体的に固定されている。なお、非晶質シリコン薄膜２０は、図示しない基板上に形成されている。
図１６に示すように、この実施の形態では、断面矩形状のパターンとなるように加工されたレーザ光Ｌを位置固定した状態で照射し、マスク１２－３および非晶質シリコン薄膜２０を矢印Ｓ１で示すよう一定速度で連続的に移動させる。本実施の形態では、非晶質シリコン薄膜２０に対して、マスク１２－３が固定されているため、非晶質シリコン薄膜２０の表面に対して遮光領域１２Ｂの位置が固定されている。このため、マスク１２－３および非晶質シリコン薄膜２０を移動させることにより、レーザ光Ｌによって微結晶領域３１Ａと結晶成長部３１Ｂを適正な位置に形成することができる。
図１７は、この実施の形態に対する比較例を示す。この比較例では、レーザ光Ｌを出射する光学系と、レーザ光Ｌのビーム断面サイズと同程度のサイズのマスク１２と、が固定されており、レーザ光Ｌとマスク１２の組に対して非晶質シリコン薄膜２０を相対移動させるように設定されている。この比較例では、マスク１２側と非晶質シリコン薄膜２０とを位置設定した状態でレーザ光Ｌをスポット照射する。次に、レーザ光Ｌの照射を予定する隣の領域にマスク１２側が配置されるように非晶質シリコン薄膜２０を矢印Ｓ２で示すように所定のストロークで移動させて、レーザ光Ｌを照射する。このような動作を繰り返して非晶質シリコン薄膜２０を全面に亘って多結晶シリコン膜３０に変えるように設定されている。この比較例では、多結晶シリコン膜３０の表面における、マスク１２の輪郭が投影される場所に継ぎ目が発生し易いという課題がある。
これに対して、図１６に示した実施の形態によれば、作製された多結晶シリコン膜３０の表面に、マスク１２－３の輪郭を投影する継ぎ目が発生することがない。また、この実施の形態では、レーザ光Ｌを、非晶質シリコン薄膜２０に沿って連続移動させながら照射できるため、非晶質シリコン薄膜２０の移動方向に直交する方向に延びる継ぎ目が発生することを抑えることができる。
Ｌ レーザ光
Ｇ 放射方向
１ マスク
１Ａ ガラス基板
１Ｂ 遮光領域
２ 非晶質膜
３ 非照射領域
３Ａ 微結晶領域（種結晶形成領域）
３Ｂ 周縁部分
１０ レーザ結晶化装置
１１ レーザ光源
１２－１，１２－２，１２－３ マスク
１２Ａ ガラス基板
１２Ｂ 遮光領域
１４ レンズ
２０ 非晶質シリコン薄膜
３０ 多結晶シリコン膜
３１ 結晶粒
３１Ａ 微結晶領域
３１Ｂ 結晶成長部
３２ 粒界面
３３ 未結晶成長領域
４０Ａ アルミニウム膜（微結晶構造）
４０Ｂ アルミニウム膜（微結晶領域を結晶核として成長する段階）
４０Ｃ アルミニウム膜（多結晶膜）
４１ 微結晶
４１Ａ 微結晶領域
４１Ｂ 結晶成長部
５０ 薄膜トランジスタ（ボトムゲート方式）
６０ 薄膜トランジスタ（トップゲート方式）

Claims (6)

  1. 非晶質膜にマスクを介してレーザ光を照射して多数の結晶粒を膜面方向に沿って互いに隣接するように均等な配置に形成する多結晶膜の形成方法であって、
    前記マスクは、前記非晶質膜の膜表面に対して、前記非晶質膜に均等な配置に設定された種結晶形成領域に対して、光強度を小さくするように光変調を行うように設定され、
    前記種結晶形成領域を種結晶として前記結晶粒を成長させ、
    互いに隣接する前記結晶粒同士を区画する粒界面における前記膜面方向の両端部に未結晶成長領域を形成する
    多結晶膜の形成方法。
  2. 互いに隣接する前記結晶粒の前記種結晶形成領域同士の距離は、前記膜面方向における前記結晶粒の結晶成長距離の限界長の２倍の距離よりも短く設定され、
    前記未結晶成長領域を挟んで隣接する前記結晶粒の前記種結晶形成領域同士の距離は、前記膜面方向における前記結晶粒の結晶成長距離の限界長の２倍の距離よりも長く設定されている
    請求項１に記載の多結晶膜の形成方法。
  3. 前記非晶質膜は、半導体材料、金属材料から選ばれる
    請求項１または請求項２に記載の多結晶膜の形成方法。
  4. レーザ光源と、前記レーザ光源から発振されたレーザ光を変調して、非晶質膜の表面に投影させるマスクと、を備えるレーザ結晶化装置であって、
    前記マスクは、前記非晶質膜の膜表面に対して、前記非晶質膜に均等な配置に設定された種結晶形成領域に対して、光強度を小さくするように光変調を行うように設定され、
    前記マスクを介して照射されるレーザ光により、前記種結晶形成領域に隣接する領域の前記非晶質膜を溶融させ、前記種結晶形成領域を種結晶として結晶粒を成長させることが可能であり、
    互いに隣接する前記結晶粒同士を区画する粒界面における膜面方向の両端部に未結晶成長領域を形成するように設定されている
    レーザ結晶化装置。
  5. 前記マスクは、
    互いに隣接する前記結晶粒の前記種結晶形成領域同士の距離が、前記膜面方向における前記結晶粒の結晶成長距離の限界長の２倍の距離よりも短くなり、
    前記未結晶成長領域を挟んで隣接する前記結晶粒の前記種結晶形成領域同士の距離は、前記膜面方向における前記結晶粒の結晶成長距離の限界長の２倍の距離よりも長くなるように設定されている
    請求項４に記載のレーザ結晶化装置。
  6. 前記非晶質膜は、半導体材料、金属材料から選ばれる
    請求項４または請求項５に記載のレーザ結晶化装置。
JP2020002754A 2020-01-10 2020-01-10 多結晶膜の形成方法およびレーザ結晶化装置 Active JP7495043B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020002754A JP7495043B2 (ja) 2020-01-10 2020-01-10 多結晶膜の形成方法およびレーザ結晶化装置
US17/791,047 US11791160B2 (en) 2020-01-10 2020-12-15 Polycrystalline film, method for forming polycrystalline film, laser crystallization device and semiconductor device
CN202080084865.4A CN114787969A (zh) 2020-01-10 2020-12-15 多晶膜、多晶膜的形成方法、激光晶化装置及半导体装置
PCT/JP2020/046746 WO2021140849A1 (ja) 2020-01-10 2020-12-15 多結晶膜、多結晶膜の形成方法、レーザ結晶化装置、および半導体装置
KR1020227016849A KR20220124681A (ko) 2020-01-10 2020-12-15 다결정 막, 다결정 막의 형성 방법, 레이저 결정화 장치 및 반도체 장치
TW109145442A TW202133232A (zh) 2020-01-10 2020-12-22 多晶膜、多晶膜之形成方法、雷射結晶化裝置、及半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020002754A JP7495043B2 (ja) 2020-01-10 2020-01-10 多結晶膜の形成方法およびレーザ結晶化装置

Publications (2)

Publication Number Publication Date
JP2021111697A JP2021111697A (ja) 2021-08-02
JP7495043B2 true JP7495043B2 (ja) 2024-06-04

Family

ID=76787925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020002754A Active JP7495043B2 (ja) 2020-01-10 2020-01-10 多結晶膜の形成方法およびレーザ結晶化装置

Country Status (6)

Country Link
US (1) US11791160B2 (ja)
JP (1) JP7495043B2 (ja)
KR (1) KR20220124681A (ja)
CN (1) CN114787969A (ja)
TW (1) TW202133232A (ja)
WO (1) WO2021140849A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281465A (ja) 2006-04-06 2007-10-25 Boe Hydis Technology Co Ltd 多結晶膜の形成方法
JP2009099797A (ja) 2007-10-17 2009-05-07 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の結晶化方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法
JP2012019231A (ja) 2011-09-20 2012-01-26 Japan Steel Works Ltd:The アモルファス膜の結晶化方法および装置
JP5534402B2 (ja) 2009-11-05 2014-07-02 株式会社ブイ・テクノロジー 低温ポリシリコン膜の形成装置及び方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534402B2 (ja) 1972-06-29 1980-09-06
JP2505764B2 (ja) * 1986-09-01 1996-06-12 株式会社日立製作所 単結晶半導体薄膜の形成方法
JPH05190449A (ja) * 1992-01-09 1993-07-30 Nippondenso Co Ltd 半導体薄膜の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281465A (ja) 2006-04-06 2007-10-25 Boe Hydis Technology Co Ltd 多結晶膜の形成方法
JP2009099797A (ja) 2007-10-17 2009-05-07 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の結晶化方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法
JP5534402B2 (ja) 2009-11-05 2014-07-02 株式会社ブイ・テクノロジー 低温ポリシリコン膜の形成装置及び方法
JP2012019231A (ja) 2011-09-20 2012-01-26 Japan Steel Works Ltd:The アモルファス膜の結晶化方法および装置

Also Published As

Publication number Publication date
TW202133232A (zh) 2021-09-01
CN114787969A (zh) 2022-07-22
WO2021140849A1 (ja) 2021-07-15
KR20220124681A (ko) 2022-09-14
JP2021111697A (ja) 2021-08-02
US11791160B2 (en) 2023-10-17
US20230027404A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
KR100618184B1 (ko) 결정화 방법
US6300175B1 (en) Method for fabricating thin film transistor
KR100689315B1 (ko) 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법
US7507645B2 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
JP4190798B2 (ja) 薄膜トランジスタ及びその製造方法
KR100606450B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
US20120032179A1 (en) Thin-film transistor array device, organic el display device, and method of manufacturing thin-film transistor array device
KR20140018081A (ko) 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치
JP2007027737A (ja) 多結晶シリコン薄膜の製造方法、これに使われるマスクパターン及びこれを用いる平板表示装置の製造方法
TWI390734B (zh) 製造多晶矽薄膜之方法及製造具有多晶矽薄膜之薄膜電晶體之方法
JP2507464B2 (ja) 半導体装置の製造方法
US7033915B2 (en) Method for crystallizing amorphous silicon film
US7541615B2 (en) Display device including thin film transistors
JP7495043B2 (ja) 多結晶膜の形成方法およびレーザ結晶化装置
US8535994B2 (en) Thin-film transistor array device manufacturing method
KR100484399B1 (ko) 실리콘의 결정화용 마스크 및 결정화 방법
US9343306B2 (en) Method of fabricating thin film transistor array substrate having polysilicon with different grain sizes
JP2007281465A (ja) 多結晶膜の形成方法
KR20030056248A (ko) 레이저를 이용한 실리콘 박막의 결정화 방법
KR101289066B1 (ko) 결정화방법 및 결정화 마스크 제작방법
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
KR101031882B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101095368B1 (ko) 다결정 박막 형성방법
TW200531158A (en) Laser-annealed process photomask and method for forming polysilicon film layer by laser annealing
JP2005175257A (ja) 結晶性膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240513