JPH0566422A - 液晶表示装置の製造方法及びセンサの製造方法 - Google Patents
液晶表示装置の製造方法及びセンサの製造方法Info
- Publication number
- JPH0566422A JPH0566422A JP25317991A JP25317991A JPH0566422A JP H0566422 A JPH0566422 A JP H0566422A JP 25317991 A JP25317991 A JP 25317991A JP 25317991 A JP25317991 A JP 25317991A JP H0566422 A JPH0566422 A JP H0566422A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- scanning circuit
- liquid crystal
- polycrystalline
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 大画面でしかも高性能の液晶表示装置を低コ
ストで製造する。 【構成】 ガラス基板１上に形成されたａ−Ｓｉ薄膜２
のうち、水平走査回路部及び垂直走査回路部の形成予定
領域の部分にそれぞれ１ショットずつパルスレーザ光Ｌ
を照射して結晶化を行い、これらの部分に多結晶Ｓｉ薄
膜３ａ、３ｂを細長く形成する。これらの多結晶Ｓｉ薄
膜３ａ、３ｂを活性層形成用の半導体薄膜として用い
て、水平走査回路部及び垂直走査回路部用の多結晶Ｓｉ
ＴＦＴを形成する。
ストで製造する。 【構成】 ガラス基板１上に形成されたａ−Ｓｉ薄膜２
のうち、水平走査回路部及び垂直走査回路部の形成予定
領域の部分にそれぞれ１ショットずつパルスレーザ光Ｌ
を照射して結晶化を行い、これらの部分に多結晶Ｓｉ薄
膜３ａ、３ｂを細長く形成する。これらの多結晶Ｓｉ薄
膜３ａ、３ｂを活性層形成用の半導体薄膜として用い
て、水平走査回路部及び垂直走査回路部用の多結晶Ｓｉ
ＴＦＴを形成する。
Description
【０００１】
【産業上の利用分野】この発明は、液晶表示装置の製造
方法及びセンサの製造方法に関する。
方法及びセンサの製造方法に関する。
【０００２】
【従来の技術】近年、液晶ディスプレイ（ＬＣＤ）は、
各種の電子機器の表示装置として多く用いられている。
この液晶ディスプレイは、現在では、表示部の各画素に
形成されたスイッチング素子のオン／オフにより画素の
スイッチングを行うアクティブマトリクス型のものが主
流となっている。
各種の電子機器の表示装置として多く用いられている。
この液晶ディスプレイは、現在では、表示部の各画素に
形成されたスイッチング素子のオン／オフにより画素の
スイッチングを行うアクティブマトリクス型のものが主
流となっている。
【０００３】このようなアクティブマトリクス型液晶デ
ィスプレイのうち大画面（大面積）のものでは、画素ス
イッチング素子として、水素化非晶質シリコン（ａ−Ｓ
ｉ：Ｈ）薄膜により形成されたＴＦＴ（以下「ａ−Ｓ
ｉ：Ｈ ＴＦＴ」という）が通常用いられている。これ
は、ａ−Ｓｉ：Ｈ薄膜は、膜質が良好なものを大面積に
わたって均一にしかも低温で形成することができるため
である。
ィスプレイのうち大画面（大面積）のものでは、画素ス
イッチング素子として、水素化非晶質シリコン（ａ−Ｓ
ｉ：Ｈ）薄膜により形成されたＴＦＴ（以下「ａ−Ｓ
ｉ：Ｈ ＴＦＴ」という）が通常用いられている。これ
は、ａ−Ｓｉ：Ｈ薄膜は、膜質が良好なものを大面積に
わたって均一にしかも低温で形成することができるため
である。
【０００４】ところで、液晶ディスプレイの水平走査回
路（信号電極駆動回路）や垂直走査回路（走査電極駆動
回路）などの周辺回路部は、高速動作が要求される。こ
のため、この周辺回路部のトランジスタとして、動作速
度が遅いａ−Ｓｉ：Ｈ ＴＦＴを用いることは困難であ
る。従って、画素スイッチング素子としてａ−Ｓｉ：Ｈ
ＴＦＴを用いる液晶ディスプレイにおいては、水平走
査回路や垂直走査回路はそれぞれ専用のＩＣにより構成
し、これらのＩＣを表示部に対して外部から接続してい
た。しかし、これはコスト的に不利であるなど、問題が
ある。
路（信号電極駆動回路）や垂直走査回路（走査電極駆動
回路）などの周辺回路部は、高速動作が要求される。こ
のため、この周辺回路部のトランジスタとして、動作速
度が遅いａ−Ｓｉ：Ｈ ＴＦＴを用いることは困難であ
る。従って、画素スイッチング素子としてａ−Ｓｉ：Ｈ
ＴＦＴを用いる液晶ディスプレイにおいては、水平走
査回路や垂直走査回路はそれぞれ専用のＩＣにより構成
し、これらのＩＣを表示部に対して外部から接続してい
た。しかし、これはコスト的に不利であるなど、問題が
ある。
【０００５】一方、多結晶Ｓｉ薄膜により形成されたＴ
ＦＴ（以下「多結晶ＳｉＴＦＴ」という）は、ａ−Ｓ
ｉ：Ｈ ＴＦＴに比べて動作速度が速いため、周辺回路
部をこの多結晶Ｓｉ ＴＦＴにより形成し、かつ画素ス
イッチング素子もこの多結晶Ｓｉ ＴＦＴにより形成す
ることが考えられている。近年、この多結晶Ｓｉ ＴＦ
Ｔの形成に用いられる多結晶Ｓｉ薄膜の形成方法とし
て、エキシマレーザによる紫外域のパルスレーザ光をａ
−Ｓｉ薄膜に照射して高温短時間アニールにより結晶化
させる方法が注目され、盛んに研究されている。
ＦＴ（以下「多結晶ＳｉＴＦＴ」という）は、ａ−Ｓ
ｉ：Ｈ ＴＦＴに比べて動作速度が速いため、周辺回路
部をこの多結晶Ｓｉ ＴＦＴにより形成し、かつ画素ス
イッチング素子もこの多結晶Ｓｉ ＴＦＴにより形成す
ることが考えられている。近年、この多結晶Ｓｉ ＴＦ
Ｔの形成に用いられる多結晶Ｓｉ薄膜の形成方法とし
て、エキシマレーザによる紫外域のパルスレーザ光をａ
−Ｓｉ薄膜に照射して高温短時間アニールにより結晶化
させる方法が注目され、盛んに研究されている。
【０００６】
【発明が解決しようとする課題】ところが、エキシマレ
ーザによるパルスレーザ光のエネルギーとして現在得ら
れる最高の値は約１Ｊであるため、１ショットのパルス
レーザ光の照射により結晶化が可能なａ−Ｓｉ薄膜の面
積は自ずから制限される。今、例えば２０ｃｍ×１０ｃ
ｍの大きさのａ−Ｓｉ薄膜全体の結晶化を行う場合を考
えると、ａ−Ｓｉ薄膜の結晶化に必要なエネルギー密度
が２００ｍＪ／ｃｍ2 であるとした場合、この結晶化に
必要なパルスレーザ光のエネルギーは、２００×２０×
１０＝４００００ｍＪ＝４０Ｊと、現状では実現不可能
な途方もなく大きな値となってしまう。従って、このよ
うな大面積のａ−Ｓｉ薄膜全体の結晶化を１ショットの
パルスレーザ光の照射により行うことは困難である。
ーザによるパルスレーザ光のエネルギーとして現在得ら
れる最高の値は約１Ｊであるため、１ショットのパルス
レーザ光の照射により結晶化が可能なａ−Ｓｉ薄膜の面
積は自ずから制限される。今、例えば２０ｃｍ×１０ｃ
ｍの大きさのａ−Ｓｉ薄膜全体の結晶化を行う場合を考
えると、ａ−Ｓｉ薄膜の結晶化に必要なエネルギー密度
が２００ｍＪ／ｃｍ2 であるとした場合、この結晶化に
必要なパルスレーザ光のエネルギーは、２００×２０×
１０＝４００００ｍＪ＝４０Ｊと、現状では実現不可能
な途方もなく大きな値となってしまう。従って、このよ
うな大面積のａ−Ｓｉ薄膜全体の結晶化を１ショットの
パルスレーザ光の照射により行うことは困難である。
【０００７】そこで、大面積のａ−Ｓｉ薄膜の結晶化を
行う場合には、照射位置をずらしてパルスレーザ光を複
数ショット照射する必要がある。ここで、例えば、１シ
ョットのパルスレーザ光の照射で５ｃｍ2 の面積のａ−
Ｓｉ薄膜の結晶化が可能であるとすると、２０ｃｍ×１
０ｃｍの大きさのａ−Ｓｉ薄膜全体の結晶化を行うため
には、（２０×１０）／５＝４０ショットのパルスレー
ザ光の照射が必要である。このため、スループットが低
く、従って液晶ディスプレイの製造コストが高くなると
いう問題があった。さらに、このようにパルスレーザ光
を照射位置をずらして複数ショット照射する場合には、
隣接する照射部間で重なりが生じるのを避けられないた
め、これらのパルスレーザ光の照射による結晶化により
形成される多結晶Ｓｉ薄膜の結晶性が場所によって不均
一となり、従ってこの多結晶Ｓｉ薄膜を用いて多数形成
される多結晶Ｓｉ ＴＦＴの特性も不均一になり、液晶
ディスプレイの性能の劣化が生じるという問題もあっ
た。
行う場合には、照射位置をずらしてパルスレーザ光を複
数ショット照射する必要がある。ここで、例えば、１シ
ョットのパルスレーザ光の照射で５ｃｍ2 の面積のａ−
Ｓｉ薄膜の結晶化が可能であるとすると、２０ｃｍ×１
０ｃｍの大きさのａ−Ｓｉ薄膜全体の結晶化を行うため
には、（２０×１０）／５＝４０ショットのパルスレー
ザ光の照射が必要である。このため、スループットが低
く、従って液晶ディスプレイの製造コストが高くなると
いう問題があった。さらに、このようにパルスレーザ光
を照射位置をずらして複数ショット照射する場合には、
隣接する照射部間で重なりが生じるのを避けられないた
め、これらのパルスレーザ光の照射による結晶化により
形成される多結晶Ｓｉ薄膜の結晶性が場所によって不均
一となり、従ってこの多結晶Ｓｉ薄膜を用いて多数形成
される多結晶Ｓｉ ＴＦＴの特性も不均一になり、液晶
ディスプレイの性能の劣化が生じるという問題もあっ
た。
【０００８】従って、この発明の目的は、大画面でしか
も高性能の液晶表示装置を低コストで製造することがで
きる液晶表示装置の製造方法を提供することにある。こ
の発明の他の目的は、幅が大きくしかも高性能のセンサ
を低コストで製造することができるセンサの製造方法を
提供することにある。
も高性能の液晶表示装置を低コストで製造することがで
きる液晶表示装置の製造方法を提供することにある。こ
の発明の他の目的は、幅が大きくしかも高性能のセンサ
を低コストで製造することができるセンサの製造方法を
提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、表示部と周辺回路部とを有する液晶表
示装置の製造方法において、周辺回路部の形成予定領域
における基板上に形成された非晶質半導体薄膜にパルス
レーザ光を照射して結晶化させることにより多結晶半導
体薄膜を形成し、多結晶半導体薄膜を用いて周辺回路部
のトランジスタを形成するようにしている。
に、この発明は、表示部と周辺回路部とを有する液晶表
示装置の製造方法において、周辺回路部の形成予定領域
における基板上に形成された非晶質半導体薄膜にパルス
レーザ光を照射して結晶化させることにより多結晶半導
体薄膜を形成し、多結晶半導体薄膜を用いて周辺回路部
のトランジスタを形成するようにしている。
【００１０】この発明は、受光部と周辺回路部とを有す
るセンサの製造方法において、周辺回路部の形成予定領
域における基板上に形成された非晶質半導体薄膜にパル
スレーザ光を照射して結晶化させることにより多結晶半
導体薄膜を形成し、多結晶半導体薄膜を用いて周辺回路
部のトランジスタを形成するようにしている。
るセンサの製造方法において、周辺回路部の形成予定領
域における基板上に形成された非晶質半導体薄膜にパル
スレーザ光を照射して結晶化させることにより多結晶半
導体薄膜を形成し、多結晶半導体薄膜を用いて周辺回路
部のトランジスタを形成するようにしている。
【００１１】
【作用】上述のように構成されたこの発明による液晶表
示装置の製造方法によれば、周辺回路部の幅は十分に小
さく、従って大画面の場合においてもこの周辺回路部の
面積は小さくて済むので、エキシマレーザなどによるパ
ルスレーザ光のエネルギーでも、１ショットのパルスレ
ーザ光の照射により、周辺回路部の形成予定領域におけ
る基板上に形成された非晶質半導体薄膜を結晶化させて
多結晶半導体薄膜を形成することができる。そして、こ
の多結晶半導体薄膜を用いて、高速動作が要求される周
辺回路部のトランジスタを形成することができる。以上
により、大画面でしかも高性能の液晶表示装置を高いス
ループット、従って低コストで製造することができる。
上述のように構成されたこの発明によるセンサの製造方
法によれば、上述の液晶表示装置の製造方法と同様に、
高性能のセンサを低コストで製造することができる。
示装置の製造方法によれば、周辺回路部の幅は十分に小
さく、従って大画面の場合においてもこの周辺回路部の
面積は小さくて済むので、エキシマレーザなどによるパ
ルスレーザ光のエネルギーでも、１ショットのパルスレ
ーザ光の照射により、周辺回路部の形成予定領域におけ
る基板上に形成された非晶質半導体薄膜を結晶化させて
多結晶半導体薄膜を形成することができる。そして、こ
の多結晶半導体薄膜を用いて、高速動作が要求される周
辺回路部のトランジスタを形成することができる。以上
により、大画面でしかも高性能の液晶表示装置を高いス
ループット、従って低コストで製造することができる。
上述のように構成されたこの発明によるセンサの製造方
法によれば、上述の液晶表示装置の製造方法と同様に、
高性能のセンサを低コストで製造することができる。
【００１２】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付ける。図１はこ
の発明の第１実施例を示す。この第１実施例において
は、画面の横方向の寸法がａ、縦方向の寸法がｂの液晶
ディスプレイを製造する場合を考える（図１Ａ参照）。
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付ける。図１はこ
の発明の第１実施例を示す。この第１実施例において
は、画面の横方向の寸法がａ、縦方向の寸法がｂの液晶
ディスプレイを製造する場合を考える（図１Ａ参照）。
【００１３】この第１実施例においては、図１Ａに示す
ように、まず、ガラス基板１の全面にプラズマＣＶＤ法
によりａ−Ｓｉ薄膜２を形成する。次に、水平走査回路
部の形成予定領域のａ−Ｓｉ薄膜２に、例えばエキシマ
レーザによる紫外域のパルスレーザ光Ｌを１ショット照
射して高温短時間アニールにより結晶化させる。ここ
で、このエキシマレーザによるパルスレーザ光Ｌとして
は、例えばＸｅＣｌエキシマレーザによる波長３０８ｎ
ｍのパルスレーザ光を用いることができる。
ように、まず、ガラス基板１の全面にプラズマＣＶＤ法
によりａ−Ｓｉ薄膜２を形成する。次に、水平走査回路
部の形成予定領域のａ−Ｓｉ薄膜２に、例えばエキシマ
レーザによる紫外域のパルスレーザ光Ｌを１ショット照
射して高温短時間アニールにより結晶化させる。ここ
で、このエキシマレーザによるパルスレーザ光Ｌとして
は、例えばＸｅＣｌエキシマレーザによる波長３０８ｎ
ｍのパルスレーザ光を用いることができる。
【００１４】この場合、この水平走査回路部の幅は通常
約２ｍｍ以下で済むので、例えばａ＝２０ｃｍであると
すると、水平走査回路部の面積は０．２×２０＝４ｃｍ
2 以下である。ここで、ａ−Ｓｉ薄膜２の結晶化に必要
なパルスレーザ光Ｌのエネルギー密度を２００ｍＪ／ｃ
ｍ2 とすると、水平走査回路部の形成予定領域のａ−Ｓ
ｉ薄膜２に照射するパルスレーザ光Ｌのエネルギーとし
ては２００×４＝８００ｍＪが必要であるが、この程度
のエネルギーは現在のエキシマレーザでは容易に得られ
るものである。従って、１ショットのパルスレーザ光Ｌ
の照射により、水平走査回路部の形成予定領域のａ−Ｓ
ｉ薄膜２を結晶化させることができる。そして、これに
よって、図１Ｂに示すように、水平走査回路部の形成予
定領域上に多結晶Ｓｉ薄膜３ａを細長く形成することが
できる。
約２ｍｍ以下で済むので、例えばａ＝２０ｃｍであると
すると、水平走査回路部の面積は０．２×２０＝４ｃｍ
2 以下である。ここで、ａ−Ｓｉ薄膜２の結晶化に必要
なパルスレーザ光Ｌのエネルギー密度を２００ｍＪ／ｃ
ｍ2 とすると、水平走査回路部の形成予定領域のａ−Ｓ
ｉ薄膜２に照射するパルスレーザ光Ｌのエネルギーとし
ては２００×４＝８００ｍＪが必要であるが、この程度
のエネルギーは現在のエキシマレーザでは容易に得られ
るものである。従って、１ショットのパルスレーザ光Ｌ
の照射により、水平走査回路部の形成予定領域のａ−Ｓ
ｉ薄膜２を結晶化させることができる。そして、これに
よって、図１Ｂに示すように、水平走査回路部の形成予
定領域上に多結晶Ｓｉ薄膜３ａを細長く形成することが
できる。
【００１５】次に、上述と同様にして、垂直走査回路部
の形成予定領域のａ−Ｓｉ薄膜２にパルスレーザ光Ｌを
１ショット照射する。この場合、この垂直走査回路部の
幅も約２ｍｍ以下で済むので、例えばｂ＝１０ｃｍであ
るとすると、この垂直走査回路部の面積は０．２×１０
＝２ｃｍ2 以下である。従って、垂直走査回路部の形成
予定領域のａ−Ｓｉ薄膜２に照射するパルスレーザ光Ｌ
のエネルギーとしては２００×２＝４００ｍＪが必要で
あるが、これは現在のエキシマレーザで容易に得られる
ものである。従って、１ショットのパルスレーザ光Ｌの
照射により、垂直走査回路部の形成予定領域のａ−Ｓｉ
薄膜２を結晶化させることができる。そして、図１Ｃに
示すように、垂直走査回路部の形成予定領域上に多結晶
Ｓｉ薄膜３ｂを細長く形成することができる。
の形成予定領域のａ−Ｓｉ薄膜２にパルスレーザ光Ｌを
１ショット照射する。この場合、この垂直走査回路部の
幅も約２ｍｍ以下で済むので、例えばｂ＝１０ｃｍであ
るとすると、この垂直走査回路部の面積は０．２×１０
＝２ｃｍ2 以下である。従って、垂直走査回路部の形成
予定領域のａ−Ｓｉ薄膜２に照射するパルスレーザ光Ｌ
のエネルギーとしては２００×２＝４００ｍＪが必要で
あるが、これは現在のエキシマレーザで容易に得られる
ものである。従って、１ショットのパルスレーザ光Ｌの
照射により、垂直走査回路部の形成予定領域のａ−Ｓｉ
薄膜２を結晶化させることができる。そして、図１Ｃに
示すように、垂直走査回路部の形成予定領域上に多結晶
Ｓｉ薄膜３ｂを細長く形成することができる。
【００１６】なお、パルスレーザ光Ｌは、水平走査回路
部及び垂直走査回路部の形状に合わせて細長い形状とす
る必要があるが、ビームホモジナイザを用いることによ
り、このような細長い形状を有し、しかも均一強度のパ
ルスレーザ光Ｌを容易に得ることができる。
部及び垂直走査回路部の形状に合わせて細長い形状とす
る必要があるが、ビームホモジナイザを用いることによ
り、このような細長い形状を有し、しかも均一強度のパ
ルスレーザ光Ｌを容易に得ることができる。
【００１７】次に、上述のようにして形成された多結晶
Ｓｉ薄膜３ａ、３ｂを活性層形成用の半導体薄膜として
用いて水平走査回路部及び垂直走査回路部用の多結晶Ｓ
ｉＴＦＴを形成する。この場合、これらの多結晶Ｓｉ薄
膜３ａ、３ｂは、１ショットのパルスレーザ光Ｌの照射
により形成されたものであるので、その膜質は場所によ
らず均一であり、従ってこれらの多結晶Ｓｉ薄膜３ａ、
３ｂを用いて多数形成される多結晶Ｓｉ ＴＦＴの特性
も均一となる。なお、表示部の形成予定領域上のａ−Ｓ
ｉ薄膜２は、多結晶Ｓｉ薄膜３ａ、３ｂをエッチングに
よりパターニングする際にエッチング除去される。
Ｓｉ薄膜３ａ、３ｂを活性層形成用の半導体薄膜として
用いて水平走査回路部及び垂直走査回路部用の多結晶Ｓ
ｉＴＦＴを形成する。この場合、これらの多結晶Ｓｉ薄
膜３ａ、３ｂは、１ショットのパルスレーザ光Ｌの照射
により形成されたものであるので、その膜質は場所によ
らず均一であり、従ってこれらの多結晶Ｓｉ薄膜３ａ、
３ｂを用いて多数形成される多結晶Ｓｉ ＴＦＴの特性
も均一となる。なお、表示部の形成予定領域上のａ−Ｓ
ｉ薄膜２は、多結晶Ｓｉ薄膜３ａ、３ｂをエッチングに
よりパターニングする際にエッチング除去される。
【００１８】次に、表示部におけるガラス基板１上に、
ａ−Ｓｉ：Ｈ薄膜（図示せず）を活性層形成用の半導体
薄膜として用いて、画素スイッチング素子としてのａ−
Ｓｉ：Ｈ ＴＦＴを形成する。この後、標準的な液晶デ
ィスプレイの製造方法に従い、表示部及び周辺回路部が
形成されたガラス基板１と図示省略した上側ガラス基板
との間への液晶の封入工程などを経て、目的とする液晶
ディスプレイを完成させる。
ａ−Ｓｉ：Ｈ薄膜（図示せず）を活性層形成用の半導体
薄膜として用いて、画素スイッチング素子としてのａ−
Ｓｉ：Ｈ ＴＦＴを形成する。この後、標準的な液晶デ
ィスプレイの製造方法に従い、表示部及び周辺回路部が
形成されたガラス基板１と図示省略した上側ガラス基板
との間への液晶の封入工程などを経て、目的とする液晶
ディスプレイを完成させる。
【００１９】以上のように、この第１実施例によれば、
ガラス基板１上に形成されたａ−Ｓｉ薄膜２のうちの水
平走査回路部及び垂直走査回路部の形成予定領域上の部
分だけにパルスレーザ光Ｌを照射して結晶化させるよう
にしているので、液晶ディスプレイの画面の寸法が例え
ばａ＝２０ｃｍ、ｂ＝１０ｃｍと大きくても、これらの
水平走査回路部及び垂直走査回路部の形成予定領域のａ
−Ｓｉ薄膜２をそれぞれ１ショットのパルスレーザ光Ｌ
の照射により多結晶Ｓｉ薄膜３に変えることができる。
これによって、大画面でしかも高性能の液晶ディスプレ
イを低コストで製造することができる。また、パルスレ
ーザ光Ｌの照射による高温短時間アニールは、例えば常
温で行うことができるので、ガラス基板１として低融点
の安価なものを用いることができ、従ってこれによって
も液晶ディスプレイの製造コストの低減を図ることがで
きる。
ガラス基板１上に形成されたａ−Ｓｉ薄膜２のうちの水
平走査回路部及び垂直走査回路部の形成予定領域上の部
分だけにパルスレーザ光Ｌを照射して結晶化させるよう
にしているので、液晶ディスプレイの画面の寸法が例え
ばａ＝２０ｃｍ、ｂ＝１０ｃｍと大きくても、これらの
水平走査回路部及び垂直走査回路部の形成予定領域のａ
−Ｓｉ薄膜２をそれぞれ１ショットのパルスレーザ光Ｌ
の照射により多結晶Ｓｉ薄膜３に変えることができる。
これによって、大画面でしかも高性能の液晶ディスプレ
イを低コストで製造することができる。また、パルスレ
ーザ光Ｌの照射による高温短時間アニールは、例えば常
温で行うことができるので、ガラス基板１として低融点
の安価なものを用いることができ、従ってこれによって
も液晶ディスプレイの製造コストの低減を図ることがで
きる。
【００２０】図２はこの発明の第２実施例を示す。図２
に示すように、この第２実施例においては、ガラス基板
１の全面にａ−Ｓｉ薄膜２を形成した後、このａ−Ｓｉ
薄膜２をエッチングによりパターニングして水平走査回
路部及び垂直走査回路部の形成予定領域上だけにこのａ
−Ｓｉ薄膜２を残し、このａ−Ｓｉ薄膜２を上述の第１
実施例と同様にしてパルスレーザ光Ｌの照射により結晶
化させる。その他は第１実施例と同様であるので説明を
省略する。この第２実施例によっても、第１実施例と同
様な利点を得ることができる。
に示すように、この第２実施例においては、ガラス基板
１の全面にａ−Ｓｉ薄膜２を形成した後、このａ−Ｓｉ
薄膜２をエッチングによりパターニングして水平走査回
路部及び垂直走査回路部の形成予定領域上だけにこのａ
−Ｓｉ薄膜２を残し、このａ−Ｓｉ薄膜２を上述の第１
実施例と同様にしてパルスレーザ光Ｌの照射により結晶
化させる。その他は第１実施例と同様であるので説明を
省略する。この第２実施例によっても、第１実施例と同
様な利点を得ることができる。
【００２１】図３はこの発明の第３実施例を示す。図３
に示すように、この第３実施例においては、ガラス基板
１の全面にａ−Ｓｉ薄膜２を形成した後、このａ−Ｓｉ
薄膜２をエッチングによりパターニングして水平走査回
路部及び垂直走査回路部の形成予定領域上にこのａ−Ｓ
ｉ薄膜２を複数の短冊状の形状に局所的に残し、この短
冊状の形状のａ−Ｓｉ薄膜２を上述の第１実施例と同様
にしてパルスレーザ光Ｌの照射により結晶化させる。そ
の他は第１実施例と同様であるので説明を省略する。
に示すように、この第３実施例においては、ガラス基板
１の全面にａ−Ｓｉ薄膜２を形成した後、このａ−Ｓｉ
薄膜２をエッチングによりパターニングして水平走査回
路部及び垂直走査回路部の形成予定領域上にこのａ−Ｓ
ｉ薄膜２を複数の短冊状の形状に局所的に残し、この短
冊状の形状のａ−Ｓｉ薄膜２を上述の第１実施例と同様
にしてパルスレーザ光Ｌの照射により結晶化させる。そ
の他は第１実施例と同様であるので説明を省略する。
【００２２】この第３実施例によれば、パルスレーザ光
Ｌの照射により結晶化を行うａ−Ｓｉ薄膜２の面積は極
めて小さいので、この結晶化による相変化の際の応力に
よりガラス基板１に反りが生じるのを有効に抑えること
ができ、従ってこのガラス基板１の反りに起因する液晶
ディスプレイの画質の劣化、信頼性の低下、歩留まりの
低下などを防止することができる。
Ｌの照射により結晶化を行うａ−Ｓｉ薄膜２の面積は極
めて小さいので、この結晶化による相変化の際の応力に
よりガラス基板１に反りが生じるのを有効に抑えること
ができ、従ってこのガラス基板１の反りに起因する液晶
ディスプレイの画質の劣化、信頼性の低下、歩留まりの
低下などを防止することができる。
【００２３】図４はこの発明の第４実施例を示す。この
第４実施例は、この発明をコンタクト（密着）型ライン
センサの製造に適用した実施例である。図４に示すよう
に、この第４実施例においては、ラインセンサの走査回
路部の形成予定領域及び受光部の形成予定領域における
基板（図示せず）上にそれぞれ細長いａ−Ｓｉ：Ｈ薄膜
１１を形成した後、走査回路部の形成予定領域における
ａ−Ｓｉ：Ｈ薄膜１１だけを１ショットのパルスレーザ
光Ｌの照射により結晶化させて多結晶Ｓｉ薄膜１２に変
える。この後、この多結晶Ｓｉ薄膜１２を用いて走査回
路部の多結晶Ｓｉ ＴＦＴを形成するとともに、ａ−Ｓ
ｉ薄膜１１を用いて受光部を形成する。この第４実施例
によれば、高性能のコンタクト型ラインセンサを低コス
トで製造することができる。
第４実施例は、この発明をコンタクト（密着）型ライン
センサの製造に適用した実施例である。図４に示すよう
に、この第４実施例においては、ラインセンサの走査回
路部の形成予定領域及び受光部の形成予定領域における
基板（図示せず）上にそれぞれ細長いａ−Ｓｉ：Ｈ薄膜
１１を形成した後、走査回路部の形成予定領域における
ａ−Ｓｉ：Ｈ薄膜１１だけを１ショットのパルスレーザ
光Ｌの照射により結晶化させて多結晶Ｓｉ薄膜１２に変
える。この後、この多結晶Ｓｉ薄膜１２を用いて走査回
路部の多結晶Ｓｉ ＴＦＴを形成するとともに、ａ−Ｓ
ｉ薄膜１１を用いて受光部を形成する。この第４実施例
によれば、高性能のコンタクト型ラインセンサを低コス
トで製造することができる。
【００２４】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。例えば、上述の第１実施例においては、
水平走査回路部の形成予定領域のａ−Ｓｉ薄膜２にパル
スレーザ光Ｌを照射してから垂直走査回路部のａ−Ｓｉ
薄膜２にパルスレーザ光Ｌを照射しているが、これとは
逆に、垂直走査回路部のａ−Ｓｉ薄膜２にパルスレーザ
光Ｌを照射してから水平走査回路部の形成予定領域のａ
−Ｓｉ薄膜２にパルスレーザ光Ｌを照射するようにする
ことも可能である。
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。例えば、上述の第１実施例においては、
水平走査回路部の形成予定領域のａ−Ｓｉ薄膜２にパル
スレーザ光Ｌを照射してから垂直走査回路部のａ−Ｓｉ
薄膜２にパルスレーザ光Ｌを照射しているが、これとは
逆に、垂直走査回路部のａ−Ｓｉ薄膜２にパルスレーザ
光Ｌを照射してから水平走査回路部の形成予定領域のａ
−Ｓｉ薄膜２にパルスレーザ光Ｌを照射するようにする
ことも可能である。
【００２５】また、上述の第１実施例、第２実施例及び
第３実施例においては、周辺回路部を構成する多結晶Ｓ
ｉ ＴＦＴを形成してから表示部に画素スイッチング素
子としてのａ−Ｓｉ：Ｈ ＴＦＴを形成しているが、こ
れとは逆に、画素スイッチング素子としてのａ−Ｓｉ：
Ｈ ＴＦＴを形成してから周辺回路部を構成する多結晶
Ｓｉ ＴＦＴを形成するようにすることも可能である。
第３実施例においては、周辺回路部を構成する多結晶Ｓ
ｉ ＴＦＴを形成してから表示部に画素スイッチング素
子としてのａ−Ｓｉ：Ｈ ＴＦＴを形成しているが、こ
れとは逆に、画素スイッチング素子としてのａ−Ｓｉ：
Ｈ ＴＦＴを形成してから周辺回路部を構成する多結晶
Ｓｉ ＴＦＴを形成するようにすることも可能である。
【００２６】さらに、上述の第４実施例においては、こ
の発明をラインセンサの製造に適用した場合について説
明したが、二次元のセンサの製造にこの発明を適用する
ことも可能である。なお、上述の第３実施例において述
べたようにａ−Ｓｉ薄膜２を局所的に残した状態でその
結晶化を行う方法は、このａ−Ｓｉ薄膜２の結晶化を６
００℃程度の低温アニールにより行う場合にも適用する
ことが可能であり、この場合にもガラス基板１の反りを
防止することができるという効果を得ることができる。
の発明をラインセンサの製造に適用した場合について説
明したが、二次元のセンサの製造にこの発明を適用する
ことも可能である。なお、上述の第３実施例において述
べたようにａ−Ｓｉ薄膜２を局所的に残した状態でその
結晶化を行う方法は、このａ−Ｓｉ薄膜２の結晶化を６
００℃程度の低温アニールにより行う場合にも適用する
ことが可能であり、この場合にもガラス基板１の反りを
防止することができるという効果を得ることができる。
【００２７】
【発明の効果】以上述べたように、この発明による液晶
表示装置の製造方法によれば、大画面でしかも高性能の
液晶表示装置を低コストで製造することができる。ま
た、この発明によるセンサの製造方法によれば、幅が大
きくしかも高性能のセンサを低コストで製造することが
できる。
表示装置の製造方法によれば、大画面でしかも高性能の
液晶表示装置を低コストで製造することができる。ま
た、この発明によるセンサの製造方法によれば、幅が大
きくしかも高性能のセンサを低コストで製造することが
できる。
【図１】 この発明の第１実施例による液晶ディスプレ
イの製造方法を説明するための斜視図である。
イの製造方法を説明するための斜視図である。
【図２】 この発明の第２実施例による液晶ディスプレ
イの製造方法を説明するための斜視図である。
イの製造方法を説明するための斜視図である。
【図３】 この発明の第３実施例による液晶ディスプレ
イの製造方法を説明するための斜視図である。
イの製造方法を説明するための斜視図である。
【図４】 この発明の第４実施例によるコンタクト型ラ
インセンサの製造方法を説明するための平面図である。
インセンサの製造方法を説明するための平面図である。
１ ガラス基板 ２ ａ−Ｓｉ薄膜 ３ａ、３ｂ 多結晶Ｓｉ薄膜 Ｌ パルスレーザ光
Claims (2)
- 【請求項１】 表示部と周辺回路部とを有する液晶表示
装置の製造方法において、 少なくとも上記周辺回路部の形成予定領域における基板
上に形成された非晶質半導体薄膜にパルスレーザ光を照
射して結晶化させることにより多結晶半導体薄膜を形成
し、上記多結晶半導体薄膜を用いて上記周辺回路部のト
ランジスタを形成するようにしたことを特徴とする液晶
表示装置の製造方法。 - 【請求項２】 受光部と周辺回路部とを有するセンサの
製造方法において、 少なくとも上記周辺回路部の形成予定領域における基板
上に形成された非晶質半導体薄膜にパルスレーザ光を照
射して結晶化させることにより多結晶半導体薄膜を形成
し、上記多結晶半導体薄膜を用いて上記周辺回路部のト
ランジスタを形成するようにしたことを特徴とするセン
サの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25317991A JPH0566422A (ja) | 1991-09-04 | 1991-09-04 | 液晶表示装置の製造方法及びセンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25317991A JPH0566422A (ja) | 1991-09-04 | 1991-09-04 | 液晶表示装置の製造方法及びセンサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0566422A true JPH0566422A (ja) | 1993-03-19 |
Family
ID=17247643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25317991A Pending JPH0566422A (ja) | 1991-09-04 | 1991-09-04 | 液晶表示装置の製造方法及びセンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0566422A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06250208A (ja) * | 1993-02-22 | 1994-09-09 | Nec Corp | 半導体素子製造用基板及びその半導体素子の製造方法 |
| EP0681316A2 (en) * | 1994-05-02 | 1995-11-08 | Sony Corporation | Method of processing a thin film on a substrate for display |
| KR100430234B1 (ko) * | 2001-08-13 | 2004-05-04 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광 표시장치의 박막 트랜지스터 형성방법 |
-
1991
- 1991-09-04 JP JP25317991A patent/JPH0566422A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06250208A (ja) * | 1993-02-22 | 1994-09-09 | Nec Corp | 半導体素子製造用基板及びその半導体素子の製造方法 |
| EP0681316A2 (en) * | 1994-05-02 | 1995-11-08 | Sony Corporation | Method of processing a thin film on a substrate for display |
| EP0681316A3 (en) * | 1994-05-02 | 1998-01-07 | Sony Corporation | Method of processing a thin film on a substrate for display |
| US5888839A (en) * | 1994-05-02 | 1999-03-30 | Sony Corporation | Method of manufacturing semiconductor chips for display |
| US6248606B1 (en) | 1994-05-02 | 2001-06-19 | Sony Corporation | Method of manufacturing semiconductor chips for display |
| KR100430234B1 (ko) * | 2001-08-13 | 2004-05-04 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광 표시장치의 박막 트랜지스터 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7192852B2 (en) | Method for fabricating image display device | |
| KR100698056B1 (ko) | 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법 | |
| KR100276353B1 (ko) | 다결정 반도체박막의 제조방법 및 제조장치 | |
| US7927936B2 (en) | Laser mask and crystallization method using the same | |
| US7714331B2 (en) | Display device | |
| US7033434B2 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
| JP2003022969A (ja) | マスクを利用したシリコンの結晶化方法 | |
| WO2011161715A1 (ja) | 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法 | |
| US7700892B2 (en) | Sequential lateral solidification device and method of crystallizing silicon using the same | |
| JP2003318111A (ja) | レーザアニール処理方法、レーザアニール処理方法に用いられる遮蔽マスク、及びレーザアニール処理装置 | |
| JP2007183656A (ja) | アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法 | |
| KR100303138B1 (ko) | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 | |
| US6265290B1 (en) | Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same | |
| KR100611040B1 (ko) | 레이저 열처리 장치 | |
| JPH07302907A (ja) | アクティブマトリクス表示素子およびその製造方法 | |
| JPH0566422A (ja) | 液晶表示装置の製造方法及びセンサの製造方法 | |
| KR101338104B1 (ko) | 박막 트랜지스터 어레이기판 제조방법 | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| KR101289066B1 (ko) | 결정화방법 및 결정화 마스크 제작방법 | |
| JPH0945632A (ja) | レーザーアニール方法及び半導体膜の溶融結晶化方法 | |
| JP2005197657A (ja) | 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法 | |
| JP2008262994A (ja) | 結晶化方法および結晶化装置 | |
| JP2006054223A (ja) | 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置 | |
| JP2003209118A6 (ja) | アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法 | |
| KR20070071967A (ko) | 다결정 실리콘 필름 제조방법의 제조방법 |