JP2007183656A - アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法 - Google Patents

アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法 Download PDF

Info

Publication number
JP2007183656A
JP2007183656A JP2007014217A JP2007014217A JP2007183656A JP 2007183656 A JP2007183656 A JP 2007183656A JP 2007014217 A JP2007014217 A JP 2007014217A JP 2007014217 A JP2007014217 A JP 2007014217A JP 2007183656 A JP2007183656 A JP 2007183656A
Authority
JP
Japan
Prior art keywords
semiconductor layer
driving transistor
gate electrode
scan line
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007014217A
Other languages
English (en)
Inventor
Saiyo Boku
宰用 朴
Seiki Kim
聖起 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2007183656A publication Critical patent/JP2007183656A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】エキシマレーザを用いてスキャニング方式で非晶質シリコンを結晶化る際、基板が変形しないように最小限の温度を維持してシリコンを結晶化しなければならない。
【解決手段】基板上に一方向に配列されたスキャンラインと、スキャンラインに垂直な方向に配列されたデータラインと、データラインと一定の距離を有し、前記データラインに平行な方向に配列されたパワーラインと、スキャンライン、データライン及びパワーラインの間の画素領域に形成され、印加する電圧に従って光を発光する電界発光素子と、スキャンラインの信号に従って前記データラインの信号をスイッチングするスイッチングトランジスタと、スイッチングトランジスタを介して印加される信号に従って前記パワーラインの電源を前記電界発光素子に印加するための駆動トランジスタとを備え、スイッチングトランジスタ又は駆動トランジスタがＳＬＳ方式により形成されることを特徴とする。
【選択図】図９

Description

本発明はアクティブマトリックス有機電界発光ディスプレイ装置に関し、特に、ＳＬＳ（Sequential lateral solidification）法を使用して既存の低温ポリシリコン工程による場合より輝度の均一性が高く、集積回路（ＩＣ）の高度な集積化が可能なアクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法に関する。
近年、平板ディスプレイの発展に伴って、液晶表示装置（ＬＣＤ）、プラズマ表示パネル（ＰＤＰ）、電界エミッション表示装置（ＦＥＤ）、エレクトロルミニセンス（ＥＬ）など様々な種類のディスプレイ素子が開発されている。かかる平板ディスプレイはその駆動方法に従って次の２つの方式に分けられる。
その１つはパッシブマトリックス方式であり、他の１つはアクティブマトリックス方式である。
パッシブマトリックス方式はアクティブマトリックス方式に比べて大きな電流レベルがひつようになる。したがって、ＦＥＤやＥＬなどのような電流駆動方式では、同一のラインタイムでも更に大きな電流レベルを要求するパッシブマトリックス方式よりアクティブマトリックス方式がより有利な方式とされている。
図１は従来の２トランジスタ（２Ｔ）形式のアクティブマトリックス有機電界発光ディスプレイ装置（ＯＥＤ）の単位ピクセルの等価回路図である。
従来のアクティブマトリックス有機電界発光ディスプレイ装置の単位ピクセルの回路構成は、図１に示すように、一方向に配列されたスキャンライン１と、前記スキャンライン１に垂直な方向に配列されたデータライン２と、前記データライン２と一定の距離を有し、前記データライン２に平行な方向に配列されたパワーライン３と、前記スキャンライン１，データライン２及びパワーライン３の間の画素領域に形成され、印加される電圧に従って光を発光する電界発光素子７と、前記スキャンライン１の信号に従って前記データライン２の信号をスイッチングするスイッチングトランジスタ４と、前記スイッチングトランジスタ４を介して印加される信号に従って前記パワーライン３の電源を前記電界発光素子に印加する駆動トランジスタ５と、前記パワーライン３と駆動トランジスタ５のゲート電極との間に形成されるキャパシタ６などから構成されている。
このような回路構成を有する従来のアクティブマトリックス有機電界発光ディスプレイ装置の単位ピクセルの構造及び製造方法は次の通りである。
図２は、図１のアクティブマトリックス有機電界発光ディスプレイ装置のレイアウト図であり、図３は図２のＩ−Ｉ′線に沿った断面図である。
基板１０上の前記スイッチングトランジスタ４と駆動トランジスタ５が形成される領域に、アイランド状の第１，第２半導体層４ａ，５ａが形成される。その際、前記各半導体層４ａ，５ａの形成方法は、全面に非晶質シリコン（ａ-Ｓｉ：Ｈ）を蒸着し、エキシマレーザを用いてスキャニング方式で前記非晶質シリコンをポリシリコンに結晶化した後、選択的に除去して第１，第２半導体層４ａ，５ａを形成する。
前記各半導体層４ａ，５ａを含む基板１０の全面にゲート絶縁膜３０が形成される。次に、前記ゲート絶縁膜３０上に前記第１半導体層４ａを通るように一方向にスキャンライン１が形成され、前記第２半導体層５ａを通るように前記駆動トランジスタのゲート電極５ｂが形成される。その際、前記スキャンライン１と駆動トランジスタのゲート電極５ｂとは互いに隔離して形成され、前記ゲート電極５ｂは後で形成されるパワーライン３とオーバーラップされキャパシタを形成するように一定の領域が広く形成される。
前記スキャンライン１および駆動トランジスタのゲート電極５ｂ両側の第１，第２半導体層には不純物イオンの注入によってそれぞれソースとドレン領域が形成される。したがって、前記スキャンライン１と第１半導体層４ａによってスイッチングトランジスタ４が形成され、ゲート電極５ｂ及び第２半導体層５ａによって駆動トランジスタ５が形成される。
前記スキャンライン１及びゲート電極５ｂを含む全面に層間絶縁膜５０が形成され、前記第１半導体層４ａのソースおよびドレン領域及びゲート電極５ｂ、第２半導体層５ａのソース領域にそれぞれコンタクトホールが形成される。
さらに、前記層間絶縁膜５０上に前記スキャンライン１に垂直な方向に前記第１半導体層４ａのソース領域に連結されるようにデータライン２が形成され、前記スキャンライン１に垂直な方向に前記第２半導体層５ａのソース領域に連結され、前記ゲート電極５ｂにオーバーラップされるようにパワーライン３が形成され、前記第１半導体層４ａのドレン領域と前記ゲート電極５ｂとを連結するように電極パターン２０が形成される。ここで、前記ゲート電極５ｂとパワーライン３とがオーバーラップする部分にキャパシタ６が形成される。
基板１０の全面に平坦化用の絶縁膜７０が形成され、前記平坦化用絶縁膜７０上に前記第２半導体層５ａのドレン領域にコンタクトホールが形成され、前記ドレン領域に連結されるように電界発光素子７が形成される。
このような構造を有する従来のアクティブマトリックス有機電界発光ディスプレイ装置の製造方法を以下に説明する。
基板１０上に非晶質シリコン（ａ-Ｓｉ：Ｈ）を蒸着し、エキシマレーザを用いて前記非晶質シリコンをポリシリコンで結晶した後、選択的に除去して前記スイッチングトランジスタ４と駆動トランジスタ５が形成される領域にアイランド状の第１，第２半導体層４ａ，５ａを形成する。
この際、前記非晶質シリコンをエキシマレーザでスキャニングしてポリシリコンを結晶化する方法を具体的に説明すると次の通りである。
図４は従来のレーザアニーリング方式（スキャニング方式）を用いた結晶化方法を説明するための平面図である。
すなわち、幅が約０．５ｍｍ以下であり、液晶表示パネルより更に小さい長さを有するレーザビームをパネルの一側から縦方向に２５μｍ／ｐｕｌｓｅ移動してスキャニング方式で非晶質シリコンに照射してポリシリコンで結晶化する。
前記各半導体層４ａ，５ａを含む基板１０の全面にゲート絶縁膜３０を形成し、全面に金属層を蒸着する。そして、前記金属層を選択的に除去して、前記ゲート絶縁膜３０上に前記第１半導体層４ａを通るように一方向にスキャンライン１を形成し、同時に前記第２半導体層５ａを通るように前記駆動トランジスタのゲート電極５ｂを形成する。この際、前記スキャンライン１と駆動トランジスタのゲート電極５ｂとは互いに隔離されるように形成し、前記ゲート電極５ｂは後で形成されるパワーライン３とオーバーラップされキャパシタを形成するように一定の領域を広く形成する。
前記スキャンライン１及び駆動トランジスタのゲート電極５ｂをマスクに利用した前記第１，第２半導体層４ａ，５ａに不純物（Ｐ＋）をイオン注入して、スイッチングトランジスタ及び駆動トランジスタのソースおよびドレン領域を形成する。
したがって、前記スキャンライン１と第１半導体層４ａによってスイッチングトランジスタ４が形成され、ゲート電極５ｂ及び第２半導体層５ａによって駆動トランジスタ５が形成される。
前記スキャンライン１及びゲート電極５ｂを含む全面に層間絶縁膜５０を蒸着し、前記第１半導体層４ａのソースおよびドレン領域及びゲート電極５ｂ、第２半導体層５ａのソース領域が露出されるように前記層間絶縁膜５０及びゲート絶縁膜３０を選択的に除去してそれぞれコンタクトホールを形成する。
そして、全面に金属層を蒸着し、選択的に除去して、前記層間絶縁膜５０上に前記スキャンライン１に垂直な方向に前記第１半導体層４ａのソース領域に連結されるように、データライン２を形成し、同時に前記スキャンライン１に垂直な方向に前記第２半導体層５ａのソース領域に連結され、前記ゲート電極５ｂにオーバーラップされるようにパワーライン３を形成し、前記第１半導体層４ａのドレン領域と前記ゲート電極５ｂとを連結するように電極パターン２０を形成する。
全面に平坦化用絶縁膜７０を形成し、前記平坦化用絶縁膜７０上に前記第２半導体層５ａのドレン領域にコンタクトホールを形成して、前記ドレン領域に連結されるように電界発光素子７を形成する。
しかしながら、このような従来のアクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法においては次のような問題点があった。
図５は従来のスキャニング方式の結晶化方法によるポリシリコンのグレインバウンダリー及びキャリア移動図を示すものである。
すなわち、前記第１，第２半導体層を形成するために非晶質シリコンをエキシマレーザを用いて結晶化するため、グレインバウンダリーが不規則的にチャネル方向に垂直な方向に形成される。したがって、各トランジスタの動作電圧が不均一となり、画面に波形の現象が発生する。
すなわち、非晶質シリコンを基板に蒸着し、エキシマレーザを用いてスキャニング方式で非晶質シリコンを結晶化させてポリシリコンを得る。この際、前記非晶質シリコンは水素（Ｈ）が所定のパーセントで結合されているので、前記水素を除去し、前記基板が変形しないように最小限の温度を維持してシリコンを結晶化しなければならないので、その工程条件の実現は容易ではない。
また、前記レーザを用いたスキャニング方式はスキャニングライン当たり所定のパルスを印加する方式であるので、レーザが連続的に照射されず、また、各ライン当たり照射するレーザのエネルギーが均一ではないので、スキャニング方向に波形が形成する。
したがって、前記波形によってスキャニングライン当たりＴＦＴの特性が不均一になり、有機電界発光素子のディスプレイ画面の波形に反映され、輝度の不均一度に影響を与える。
すなわち、電流の通路のチャネルの役割を果たす半導体層をなすＳｉグレインの大きさ及び結晶状態が不均一になるので、各画素を駆動するＴＦＴの特性が変化して、同じグレーレベルを印加しても各ＴＦＴに流れる電流の大きさが変わり、これによって画素の輝度に差異が生じる。
また、Ｓｉのグレインの大きさが一定でなく、グレインの境界面で突出部によって薄膜トランジスタ（ＴＦＴ）製作時に特性の不均一をもたらし、輝度の不均一を生じる。
尚、前記輝度の不均一を回路的に補償するために画素部にＴＦＴを４つ使用する補償回路技術があるが、この技術は製造工程上不良率を増加させることになり、ＴＦＴが増えるのに従って開口率が減少するという短所がある。
そこで、本発明は、上記問題点に鑑みて成されたもので、有機エレクトロルミニセンス（ＥＬ）素子を駆動するための駆動部のＴＦＴ及び／又は前記駆動部と連結されたドライブ集積回路（ＩＣ）のＴＦＴをＳＬＳ（Sequential Lateral Solidification）方式で製造して、ＴＦＴの特性の均一度を高めて均一な輝度を実現するようにしたアクティブマトリックス有機電界発光ディスプレイ装置を提供することを目的とする。
また、本発明の他の利点は、前記ドライバＩＣ（外部の駆動回路）のＴＦＴをＳＬＳ方式で製造して、１つの基板に画素と駆動回路を一層高密度に集積化して小型化されたアクティブマトリックス有機電界発光ディスプレイ装置を提供することである。
上記の目的を達成するために、本発明に基づくアクティブマトリックス有機電界発光ディスプレイ装置は、基板上に一方向に配列されたスキャンラインと、スキャンラインに垂直な方向に配列されたデータラインと、データラインと一定の距離を有し、前記データラインに平行な方向に配列されたパワーラインと、スキャンライン、データライン及びパワーラインの間の画素領域に形成され、印加する電圧に従って光を発光する電界発光素子と、スキャンラインの信号に従って前記データラインの信号をスイッチングするスイッチングトランジスタと、スイッチングトランジスタを介して印加される信号に従って前記パワーラインの電源を前記電界発光素子に印加するための駆動トランジスタとを備え、スイッチングトランジスタ又は駆動トランジスタがＳＬＳ方式により形成されることを特徴とする。
本発明によるアクティブマトリックス有機電界発光ディスプレイ装置は、基板上にスキャン信号が順に印加される複数のスキャンラインと、そのスキャンラインと交差するよう多数配置され、データ信号を印加するデータラインと、前記各スキャンラインとデータラインにより定義される各画素領域と、その各画素領域の一部に形成された有機ＥＬ素子と、その各画素領域の他の一部に前記スキャンライン及びデータラインと、前記有機ＥＬ素子と連結され位置し、前記有機ＥＬ素子を駆動する駆動部と、前記スキャンライン及びデータラインにそれぞれ前記スキャン信号及びデータ信号を印加し、ＳＬＳ方式を用いて形成されたゲートドライブＩＣ及びデータドライブＩＣとを備えて構成されることを特徴とする。
上記の目的を達成するための本発明によるアクティブマトリックス有機電界発光ディスプレイ装置の製造方法は、基板上に非晶質シリコンを蒸着し、ＳＬＳ方式で前記非晶質シリコンをポリシリコンで結晶する段階と、その結晶化されたポリシリコンを選択的に除去して、スイッチングトランジスタ及び駆動トランジスタが形成される領域に第１，第２半導体層を形成する段階と、各半導体層を含む全面にゲート絶縁膜を形成する段階と、ゲート絶縁膜上に前記第１半導体層を通るように一方向にスキャンラインを形成し、同時に前記第２半導体層を通るように駆動トランジスタのゲート電極を形成する段階と、スキャンライン及び駆動トランジスタのゲート電極の両側の前記第１，第２半導体層にスイッチングトランジスタ及び駆動トランジスタのソースおよびドレン領域を形成する段階と、全面に層間絶縁膜を蒸着し、前記第１半導体層のソースおよびドレン領域及び前記駆動トランジスタのゲート電極、第２半導体層のソース領域が露出されるようにそれぞれコンタクトホールを形成する段階と、層間絶縁膜上に前記スキャンラインに垂直な方向に前記第１半導体層のソース領域に連結されるようにデータラインを形成し、同時に前記スキャンラインに垂直な方向に前記第２半導体層のソース領域に連結され、前記駆動トランジスタのゲート電極にオーバーラップされるようにパワーラインを形成し、前記第１半導体層のドレン領域と前記駆動トランジスタのゲート電極とを連結するように電極パターンを形成する段階と、前記第２半導体層のドレン領域にコンタクトホールを有するように全面に平坦化用絶縁膜を形成する段階と、前記平坦化用絶縁膜上に前記ドレン領域に連結されるように電界発光素子を形成する段階とを備えることを特徴とする。
以下、本発明によるアクティブマトリックス有機電界発光ディスプレイ装置の好ましい実施形態を図面に沿って詳細に説明する。
まず、本発明によるアクティブマトリックス有機電界発光ディスプレイ装置の単位ピクセルの等価回路及びレイアウトは図１〜図３に示す通りである。
すなわち、本発明によるアクティブマトリックス有機電界発光ディスプレイ装置の単位ピクセルの回路的な構成は、図１に示すように、一方向に配列されたスキャンライン１と、該スキャンライン１に垂直な方向に配列されたデータライン２と、該データライン２と一定の間隔を隔てて、そのデータライン２に平行に配列されたパワーライン３と、前記スキャンライン１，データライン２及びパワーライン３の間の画素領域に形成され、印加される電圧に従って光を発光する電界発光素子７と、前記スキャンライン１の信号に従って前記データライン２の信号をスイッチングするスイッチングトランジスタ４と、該スイッチングトランジスタ４を介して印加される信号に従って前記パワーライン３の電源を前記電界発光素子に印加する駆動トランジスタ５と、前記パワーライン３と駆動トランジスタ５のゲート電極との間に形成されるキャパシタ６などから構成されている。
そして、本発明では図１〜図３に示すように構成された単位ピクセルが複数個配列された画素部と、これらを駆動するためのゲートドライバＩＣ及びデータドライバＩＣが同一基板に配列され、前記画素部の薄膜トランジスタは勿論、前記各ドライバＩＣ内の薄膜トランジスタをＳＬＳ方式で製造して薄膜トランジスタが均一な特性を有するようにしたものである。
図６は本発明の第１実施形態によるアクティブマトリックス有機電界発光ディスプレイ装置で、ＳＬＳ方式を用いて画素部のＴＦＴを形成したことを示すものである。
図６に示す例では、基板に画素部ＰＳが形成され、前記画素部ＰＳを駆動するための駆動回路が集積化されたゲートドライブＩＣ（ＧＩＣ）及びデータドライブＩＣ（ＤＩＣ）が前記基板の外部に形成されたものである。したがって、画素部の薄膜トランジスタの活性層をＳＬＳ方式で結晶化させ、前記ゲートドライブＩＣ及びデータドライブＩＣのＴＦＴの活性層は低温ポリシリコン（ＬＴＰＳ）低温工程及びエキシマレーザ方式で形成された。
図７は本発明の第２実施形態によるアクティブマトリックス有機電界発光ディスプレイ装置で、画素部と画素部を駆動するためのドライブＩＣのＴＦＴをＳＬＳ方式で形成したものである。
図７に示すように、同一の基板上に画素部とゲート及びデータドライブＩＣが形成された場合は、画素部と各ドライブＩＣのＴＦＴの半導体層をＳＬＳ方式で結晶化する。
勿論、図７のような場合にも画素部の薄膜トランジスタの半導体層はＬＴＰＳ低温工程及びエキシマレーザ方式（スキャニング方式）で形成し、前記各ドライブＩＣのＴＦＴの半導体層はＳＬＳ方式で形成しても良い。
前記本発明の各実施形態で、前記ＳＬＳ方式はＳＬＳハイスループットポリシリコン、ＳＬＳディレクショナルポリシリコン、ＳＬＳ ｘ−Ｓｉ（crystal-Ｓｉ）のうち何れか１つで形成される。
したがって、本発明のアクティブマトリックス有機電界発光ディスプレイ装置の薄膜トランジスタの製造方法を具体的に説明すると以下の通りである。
図２及び図３に示すように、基板１０上の各薄膜トランジスタ４，５が形成される領域にアイランド状に第１，第２半導体層４ａ，５ａを形成する。その際、前記各半導体層４ａ，５ａの形成方法は、全面に非晶質シリコン（ａ−Ｓｉ：Ｈ）を蒸着し、エキシマレーザを用いてスキャニング方式で前記非晶質シリコンをポリシリコンで結晶化した後、選択的に除去して第１，第２半導体層４ａ，５ａを形成する。
前記各半導体層４ａ，５ａを含む基板１０の全面にゲート絶縁膜３０を形成する。そして、前記ゲート絶縁膜３０上に前記第１半導体層４ａを通るように一方向にスキャンライン１が形成され、前記第２半導体層５ａを通るように前記駆動トランジスタのゲート電極５ｂが形成される。この際、前記スキャンライン１と駆動トランジスタのゲート電極５ｂとは互いに隔離して形成され、前記ゲート電極５ｂは後で形成されるパワーライン３とオーバーラップされキャパシタを形成するように一定の領域が広く形成される。
前記スキャンライン１及び駆動トランジスタのゲート電極５ｂ両側の第１，第２半導体層には不純物のイオン注入によってそれぞれソースおよびドレン領域が形成される。したがって、前記第スキャンライン１と第１半導体層４ａによってスイッチングトランジスタ４が形成され、ゲート電極５ｂ及び第２半導体層５ａによって駆動トランジスタ５が形成される。
前記スキャンライン１及びゲート電極５ｂを含む全面に層間絶縁膜５０が形成され、前記第１半導体層４ａのソースおよびドレン領域及びゲート電極５ｂ、第２半導体層５ａのソース領域にそれぞれコンタクトホールが形成される。
そして、前記層間絶縁膜５０上に前記スキャンライン１に垂直な方向に前記第１半導体層４ａのソース領域に連結されるようにデータライン２が形成され、前記スキャンライン１に垂直な方向に前記第２半導体層５ａのソース領域に連結され、前記ゲート電極５ｂにオーバーラップするようにパワーライン３が形成され、前記第１半導体層４ａのドレン領域と前記ゲート電極５ｂとを連結するように電極パターン２０が形成される。ここで、前記ゲート電極５ｂとパワーライン３とがオーバーラップする部分でキャパシタ６が形成される。
全面に平坦化用絶縁膜７０が形成され、前記平坦化用絶縁膜７０上に前記第２半導体層５ａのドレン領域にコンタクトホールが形成され、前記ドレン領域に連結されるように電界発光素子７が形成される。
以下、かかる構造を有する本発明のアクティブマトリックス有機電界発光ディスプレイ装置の製造方法を説明する。
基板１０上に非晶質シリコン（ａ−Ｓｉ：Ｈ）を蒸着し、ＳＬＳ方式で前記非晶質シリコンをポリシリコンで結晶した後、選択的に除去して前記スイッチングトランジスタ４と駆動トランジスタ５が形成される領域にアイランド状に第１，第２半導体層４ａ，５ａを形成する。
この際、前記非晶質シリコンをＳＬＳ方式で結晶化する具体的な方法は以下の通りである。
図８は本発明によるＳＬＳ方式で結晶化する方法を説明するための平面図であり、図９は本発明のＳＬＳ方式により結晶化されたポリシリコンの平面図である。
約２μｍ×１０ｍｍのサイズを有するビームを、露光面積／ｐｕｌｓｅが１０×１０ｍｍ２以下となるようにして、ＳＬＳ方式で非晶質シリコンに照射してポリシリコンで結晶化する。
すなわち、図８に示すように、一定の間隔でビームを１次非晶質シリコン基板に照射して非晶質シリコンを結晶化した後、次いで、前記１次照射して結晶化した部分の側面に２次的にビームを照射する方法を繰り返して、全非晶質シリコンを結晶化する。
このような方法によって非晶質シリコン層を結晶化すると、図９に示すように、結晶化されたポリシリコンはグレインバウンダリーがチャネル方向に平行な方向に形成されるので、電子移動度が著しく向上する。
そして、前記各半導体層４ａ，５ａを含む基板１０の全面にゲート絶縁膜３０を形成し、全面に金属層を蒸着する。そして、前記金属層を選択的に除去して、前記ゲート絶縁膜３０上に前記第１半導体層４ａを通るように一方向にスキャンライン１を形成し、同時に前記第２半導体層５ａを通るように前記駆動トランジスタのゲート電極５ｂを形成する。この際、前記スキャンライン１と駆動トランジスタのゲート電極５ｂとは互いに隔離されるように形成し、前記ゲート電極５ｂは後で形成するパワーライン３とオーバーラップされキャパシタを形成するように一定の領域を広く形成する。
前記スキャンライン１及び駆動トランジスタのゲート電極５ｂをマスクに用いた前記第１，第２半導体層４ａ，５ａに不純物（Ｐ＋）をイオン注入して、スイッチングトランジスタ及び駆動トランジスタのソースおよびドレン領域を形成する。
したがって、前記スキャンライン１と第１半導体層４ａによってスイッチングトランジスタ４が形成され、ゲート電極５ｂ及び第２半導体層５ａによって駆動トランジスタ５が形成される。
前記スキャンライン１及びゲート電極５ｂを含む全面に層間絶縁膜５０を蒸着し、前記第１半導体層４ａのソースおよびドレン領域及びゲート電極５ｂ、第２半導体層５ａのソース領域が露出されるように前記層間絶縁膜５０及びゲート絶縁膜３０を選択的に除去して、それぞれコンタクトホールを形成する。
そして、全面に金属層を蒸着し、選択的に除去して、前記層間絶縁膜５０上に前記スキャンライン１に垂直な方向に前記第１半導体層４ａのソース領域に連結されるようにデータライン２を形成し、同時に前記スキャンライン１に垂直な方向に前記第２半導体層５ａのソース領域に連結され、前記ゲート電極５ｂにオーバーラップされるようにパワーライン３を形成し、前記第１半導体層４ａのドレン領域と前記ゲート電極５ｂとを連結するように電極パターン２０を形成する。
全面に平坦化用絶縁膜７０を形成し、その平坦化用絶縁膜７０上に前記第２半導体層５ａのドレン領域にコンタクトホールを形成して、前記ドレン領域に連結されるように電界発光素子７を形成する。
（発明の効果）
以上説明したように、本発明によるアクティブマトリックス有機電界発光ディスプレイ装置は次のような効果を有する。
第一、有機ＥＬ素子を駆動するための駆動部のＴＦＴ及び／又は駆動部と連結されたドライブＩＣがＴＦＴをＳＬＳ方式で製造してＴＦＴの特性の均一度を高め均一な輝度を有するため、小数のトランジスタを用いて素子の開口率を高めることができる。
第二、前記ドライバＩＣ（外部駆動回路）のＴＦＴをＳＬＳ方式で製造して１つの基板に画素と駆動回路を集積化することで素子の小型化を図ることができる。
従来の２Ｔアクティブマトリックス有機電界発光ディスプレイ装置の単位ピクセルの等価回路図である。 図１のアクティブマトリックス有機電界発光ディスプレイ装置のレイアウト図である。 図２のＩ−Ｉ′線上の断面図である。 従来のスキャン方式で結晶化する方法を説明するための平面図である。 従来のスキャン方式により結晶化されたポリシリコンの平面図である。 本発明の第１実施形態によるアクティブマトリックス有機電界発光ディスプレイ装置で、ＳＬＳ方式を用いて画素部のＴＦＴを形成したことを示すものである。 本発明の第２実施形態によるアクティブマトリックス有機電界発光ディスプレイ装置で、画素部と画素部を駆動するためのドライブＩＣのＴＦＴをＳＬＳ方式で形成したものである。 本発明によるＳＬＳ方式で結晶化する方法を説明するための図面である。 本発明のＳＬＳ方式により結晶化されたポリシリコンの平面図である。

Claims (5)

  1. 基板上に非晶質シリコンを蒸着し、ＳＬＳ方式で前記非晶質シリコンをポリシリコンで結晶する段階と、
    前記結晶化されたポリシリコンを選択的に除去して、スイッチングトランジスタ及び駆動トランジスタが形成される領域に第１、第２半導体層を形成する段階と、
    前記各半導体層を含む全面にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に前記第１半導体層を通るように一方向にスキャンラインを形成し、同時に前記第２半導体層を通るように前記駆動トランジスタのゲート電極を形成する段階と、
    前記スキャンライン及び駆動トランジスタのゲート電極の両側の前記第１、第２半導体層にスイッチングトランジスタ及び駆動トランジスタのソースおよびドレン領域を形成する段階と、
    全面に層間絶縁膜を蒸着し、前記第１半導体層のソースおよびドレン領域及び前記駆動トランジスタのゲート電極、第２半導体層のソース領域が露出するようにそれぞれコンタクトホールを形成する段階と、
    前記層間絶縁膜上に前記スキャンラインに垂直な方向に前記第１半導体層のソース領域に連結されるようにデータラインを形成し、前記スキャンラインに垂直な方向に前記第２半導体層のソース領域に連結され、前記駆動トランジスタのゲート電極にオーバーラップされるようにパワーラインを形成し、前記第１半導体層のドレン領域と前記駆動トランジスタのゲート電極とを連結するように電極パターンを形成する段階と、
    前記第２半導体層のドレン領域にコンタクトホールを有するように全面に平坦化用の絶縁膜を形成する段階と、
    前記平坦化用の絶縁膜上に前記ドレン領域に連結されるように電界発光素子を形成する段階と、
    前記スイッチングトランジスタ又は駆動トランジスタのチャネル領域を形成する多結晶シリコンのグレインをチャネル領域の電流の流れる方向に実質的に平行にする段階と、
    を備えることを特徴とするアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。
  2. 前記スキャンラインと駆動トランジスタのゲート電極は互いに隔離されるように形成することを特徴とする請求項１記載のアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。
  3. 前記ゲート電極は前記パワーラインにオーバーラップされキャパシタを形成するように、一定の領域を広く形成することを特徴とする請求項１記載のアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。
  4. 前記ＳＬＳ方式の結晶化は、約２μｍ×１０ｍｍのサイズを有するビームを、パルス当たり露光面積が１０×１０ｍｍ２以下となるようにして、ＳＬＳ方式で非晶質シリコンに照射して、ポリシリコンを結晶化することを特徴とする請求項１記載のアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。
  5. 前記ＳＬＳ結晶化方法は、一定の間隔でビームを１次非晶質シリコン基板に照射して、非晶質シリコンを結晶化した後、次いで、前記第１次照射して結晶化した部分の側面に２次的にビームを照射する方法を繰り返して、全非晶質シリコンを結晶化することを特徴とする請求項１記載のアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。
JP2007014217A 2000-12-29 2007-01-24 アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法 Pending JP2007183656A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085560A KR100672628B1 (ko) 2000-12-29 2000-12-29 액티브 매트릭스 유기 전계발광 디스플레이 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001402061A Division JP2003209118A (ja) 2001-12-28 2001-12-28 アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007183656A true JP2007183656A (ja) 2007-07-19

Family

ID=19703937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007014217A Pending JP2007183656A (ja) 2000-12-29 2007-01-24 アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法

Country Status (3)

Country Link
US (2) US6836075B2 (ja)
JP (1) JP2007183656A (ja)
KR (1) KR100672628B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919635B1 (ko) * 2002-12-31 2009-09-30 엘지디스플레이 주식회사 능동행렬 표시장치
JP2008170756A (ja) * 2007-01-12 2008-07-24 Sony Corp 表示装置
US8334536B2 (en) 2007-03-16 2012-12-18 Samsung Display Co., Ltd. Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
KR101518742B1 (ko) * 2008-09-19 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP5502864B2 (ja) * 2009-07-01 2014-05-28 シャープ株式会社 アクティブマトリクス基板及び有機ｅｌ表示装置
KR102315780B1 (ko) * 2015-01-19 2021-10-22 삼성디스플레이 주식회사 표시 장치, 이를 포함하는 시스템 및 화소
KR20180004370A (ko) 2016-07-01 2018-01-11 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
CN109643508B (zh) * 2016-08-30 2021-12-21 索尼半导体解决方案公司 显示装置和电子设备
CN109839072B (zh) * 2019-02-27 2020-02-18 东南大学 一种基于dic的温度场与变形场同步测量的方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1165487A (ja) * 1997-08-21 1999-03-05 Seiko Epson Corp アクティブマトリクス型表示装置
JP2000505241A (ja) * 1996-05-28 2000-04-25 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP2000223715A (ja) * 1998-11-25 2000-08-11 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法およびアクティブマトリクス基板の作製方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0191505A3 (en) * 1980-04-10 1986-09-10 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
US4382658A (en) * 1980-11-24 1983-05-10 Hughes Aircraft Company Use of polysilicon for smoothing of liquid crystal MOS displays
JPH0732124B2 (ja) * 1986-01-24 1995-04-10 シャープ株式会社 半導体装置の製造方法
USRE33836E (en) * 1987-10-22 1992-03-03 Mrs Technology, Inc. Apparatus and method for making large area electronic devices, such as flat panel displays and the like, using correlated, aligned dual optical systems
US5204659A (en) * 1987-11-13 1993-04-20 Honeywell Inc. Apparatus and method for providing a gray scale in liquid crystal flat panel displays
JP2802449B2 (ja) * 1990-02-16 1998-09-24 三菱電機株式会社 半導体装置の製造方法
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
KR100299292B1 (ko) * 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
US5496768A (en) * 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JP3192555B2 (ja) * 1994-07-15 2001-07-30 シャープ株式会社 半導体装置の製造方法
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
TW303526B (ja) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
AU710675B2 (en) 1996-02-01 1999-09-30 Merck Frosst Canada Ltd. Alkylated styrenes as prodrugs to COX-2 inhibitors
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6011275A (en) * 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
US5998805A (en) * 1997-12-11 1999-12-07 Motorola, Inc. Active matrix OED array with improved OED cathode
JP3543170B2 (ja) * 1998-02-24 2004-07-14 カシオ計算機株式会社 電界発光素子及びその製造方法
KR100303138B1 (ko) * 1998-06-09 2001-11-30 구본준, 론 위라하디락사 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
TW439387B (en) * 1998-12-01 2001-06-07 Sanyo Electric Co Display device
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
KR100675622B1 (ko) * 1999-08-16 2007-02-01 엘지.필립스 엘시디 주식회사 전계발광표시장치
US6573531B1 (en) * 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
US6307322B1 (en) * 1999-12-28 2001-10-23 Sarnoff Corporation Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000505241A (ja) * 1996-05-28 2000-04-25 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JPH1165487A (ja) * 1997-08-21 1999-03-05 Seiko Epson Corp アクティブマトリクス型表示装置
JP2000223715A (ja) * 1998-11-25 2000-08-11 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法およびアクティブマトリクス基板の作製方法

Also Published As

Publication number Publication date
US20050088381A1 (en) 2005-04-28
US20020101178A1 (en) 2002-08-01
US6836075B2 (en) 2004-12-28
US7285435B2 (en) 2007-10-23
KR20020056239A (ko) 2002-07-10
KR100672628B1 (ko) 2007-01-23

Similar Documents

Publication Publication Date Title
US20210327986A1 (en) Light emitting device
US7915103B2 (en) Method for fabricating a flat panel display
US7192852B2 (en) Method for fabricating image display device
JP2007183656A (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
US20050225253A1 (en) Display device and manufacturing method of the same
KR20050048318A (ko) 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
KR20040030332A (ko) 일렉트로 루미네센스 표시 장치 및 그 제조 방법
JP2003209118A6 (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
JP2003209118A (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
KR100934842B1 (ko) 유기전계발광표시소자
KR20120119458A (ko) 유기전계발광소자의 어레이 기판 및 이의 결정화 방법
KR101289066B1 (ko) 결정화방법 및 결정화 마스크 제작방법
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
KR100430234B1 (ko) 유기 전계발광 표시장치의 박막 트랜지스터 형성방법
KR100848098B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2005347764A (ja) 画像表示装置の製造方法
JP2006018294A (ja) ディスプレイパネル及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110607

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120501

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120525