JP2802449B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2802449B2
JP2802449B2 JP2036929A JP3692990A JP2802449B2 JP 2802449 B2 JP2802449 B2 JP 2802449B2 JP 2036929 A JP2036929 A JP 2036929A JP 3692990 A JP3692990 A JP 3692990A JP 2802449 B2 JP2802449 B2 JP 2802449B2
Authority
JP
Japan
Prior art keywords
silicon layer
film
polycrystalline silicon
layer
antireflection film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2036929A
Other languages
English (en)
Other versions
JPH03239318A (ja
Inventor
隆志 一法師
和之 須賀原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2036929A priority Critical patent/JP2802449B2/ja
Priority to US07/653,086 priority patent/US5061655A/en
Priority to GB9103007A priority patent/GB2241114B/en
Publication of JPH03239318A publication Critical patent/JPH03239318A/ja
Application granted granted Critical
Publication of JP2802449B2 publication Critical patent/JP2802449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/154—Solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置の製造方法に関し、特に単結
晶層表面上に絶縁層を介在させてさらに単結晶半導体層
を形成するための製造方法に関するものである。
［従来の技術］ 半導体装置において、能動素子を三次元的に積層し集
積度あるいは機能などを高めることを目指した集積回路
をいわゆる三次元集積回路と称す。三次元集積回路を実
現するためには、絶縁層上に単結晶半導体層を形成した
いわゆるSOI構造を形成する技術が重要となる。このSOI
構造を形成する方法の１つにエネルギビーム照射による
溶融再結晶化法がある。この溶融再結晶化法は絶縁層上
の多結晶あるいはアモルファスの半導体層を熱処理によ
り再結晶化して単結晶層を形成する方法である。エネル
ギビームとしては大出力レーザあるいは電子ビームが考
えられ、操作性の良さからレーザを用いる方法が主流を
なしている。以下に、レーザ照射による溶融再結晶化法
を用いた単結晶半導体層の形成方法について説明する。
第４図は、従来のレーザ照射による溶融再結晶化法の
製造工程の一例を示す半導体装置の断面構造斜視図であ
る。第5A図ないし第5C図は、溶融再結晶化法の主要な工
程を示した断面構造図である。なお、以下に説明する溶
融再結晶化法は、溶融した半導体層中の温度分布を任意
に制御するために反射防止膜を用いる方法を示してい
る。
まず、第４図および第5A図を参照して、シリコン単結
晶基板１表面上にシリコン酸化膜からなる絶縁層２を形
成する。絶縁層２の所定領域に開口部６を形成する。こ
の開口部６はシード部を構成する。絶縁層２の表面上お
よび開口部６の内部に非単結晶半導体層、具体的には多
結晶シリコン層３を形成する。さらに、多結晶シリコン
層３の表面上に所定形状の反射防止膜４を形成する。反
射防止膜４はたとえばシリコン窒化膜（Si3N4）が用い
られる。反射防止膜４は絶縁層２中に形成されたシード
部５からほぼ均等な位置に形成される（第４図参照）。
第10図は、シリコン窒化膜の膜厚と反射率との関係を示
している。第10図から分かるように、シリコン窒化膜は
反射率のピークと０となる膜厚が周期的に現われてい
る。この関係を利用して、多結晶シリコン層３中に所定
の温度分布を形成するために２つの反射率に対応する膜
厚のシリコン窒化膜が選ばれる。従来の例では膜厚が０
とほぼ600Å（60nm）の組合わせが選ばれている。した
がって、第４図および第5A図においては、多結晶シリコ
ン層３表面上に選択的に形成された反射防止膜４はレー
ザ光７に対して反射率が０すなわちほぼすべての入射光
を吸入する。これに対し反射防止膜（シリコン窒化膜）
の膜厚が０の領域、すなわち多結晶シリコン層３表面の
露出領域はレーザ光７に対して約40％の反射率を有して
いる。これにより、多結晶シリコン層３全面に照射され
るレーザ光は反射防止膜４の下部においてよく吸収さ
れ、この領域がより高温度になる。レーザ光７としては
波長488nm、ビーム径120〜180μｍ程度のものが用いら
れる。そして、基板上の表面を照射しながら一定の速度
で移動する。このレーザ光７が照射された多結晶シリコ
ン層３は温度が上昇し溶融した状態になる。このときの
多結晶シリコン層３の温度分布を第６図に示す。第６図
は、多結晶シリコン層３の温度分布を第６図に示す。第
６図は、多結晶シリコン層３の表面位置とその内部温度
の関係を示す温度分布図である。図に示される温度分布
は、反射防止膜４の下部においてより高温度になってい
ることが判明する。言い換えると、シード部５の近傍に
おいて温度分布が低下している。
次に、第5B図を参照して、レーザ光７が通過した後、
溶融した多結晶シリコン層３は温度が低下し始め、温度
の低い領域から再結晶化し始める。第６図の温度分布に
示されるように、シード部５の近傍では温度分布が低く
なっており、この冷却過程においてはシード部５から再
結晶化が始まる。したがって、シード部５が接続される
多結晶シリコン基板１の結晶方位と同じ結晶方位を持つ
単結晶領域8aがシード部５から周囲に拡がる。
第5C図を参照して、再結晶化が終了した多結晶シリコ
ン層は均質な単結晶シリコン層８に変化する。その後、
反射防止膜４が除去される。
ところが、上記のような反射防止膜を用いた溶融再結
晶化法によって形成される単結晶シリコン層８は、その
表面が波打つとともに粗い凹凸が形成されている。第７
図は、第5C図に示す単結晶シリコン層８の表面粗さの測
定図である。この測定例は再結晶化半導体膜の厚さが55
0nmの場合を示している。この場合、表面凹凸は約±60n
m（0.06μｍ）以上である。このように、再結晶化した
シリコン層８表面が波打つような凹凸が形成される理由
は、反射防止膜４が溶融した多結晶シリコン層３表面上
を部分的に覆っていることに起因する。すなわち、レー
ザビーム照射により溶融した多結晶シリコン層３表面の
反射防止膜４に覆われない領域では表面張力の影響を受
け凹状に収縮する。この形状が反映して再結晶化した多
結晶シリコン層８表面に凹凸が形成される。そして、こ
のような表面凹凸は、単結晶シリコン層８表面上にデバ
イスを形成する際種々のプロセス上の不都合を生じ、デ
バイス性能の不均一の原因となる。
このような表面凹凸を軽減する方法として、反射防止
膜を多結晶シリコン層３の表面上に全面に形成すること
が考えられる。第10図を参照して、上記の従来例におい
ては異なる反射率を有する反射防止膜の膜厚の組合わせ
として０および600Å（60nm）の組合わせを用いたが、
この代わりに1200Å（120nm）と600Å（60nm）の膜厚の
組合わせを用いることが可能である。このような膜厚の
組合わせを用いた反射防止膜を使用して行なわれる溶融
再結晶化法について第8A図および第8B図を用いて説明す
る。第8A図は、上記の第5B図に対応する製造工程断面図
である。反射防止膜４はシード部５を覆う位置に膜厚12
00Åの厚膜領域4aを形成し、シード部５、５の間に膜厚
600Åの薄膜領域4bを形成している。このような反射防
止膜４を使用すると、溶融した多結晶シリコン層３表面
は反射防止膜４に固定され表面張力の影響を受けること
がない。したがって、第8B図に示すように、再結晶化し
た多結晶シリコン層８表面は大きな凹凸面が抑制され第
5A図ないし第5C図に示す従来のものに比べて平坦な表面
を有している。第９図は、第8B図に示す単結晶シリコン
層８の表面粗さの測定図である。第７図と比較すると表
面の凹凸が約±25nm程度まで減少していることが分か
る。
［発明が解決しようとする課題］ ところが、上記のような薄膜領域と厚膜領域とを有す
る反射防止膜を用いた場合においては、多結晶シリコン
層３の再結晶化において単結晶化領域が不連続に形成さ
れ絶縁層２表面上に完全に単結晶化されたシリコン層を
形成することができないという問題が生じた。この原因
は、絶縁層２表面上に形成される多結晶シリコン層３表
面にグレインに対応する凹凸面が予め発生していること
に起因している。多結晶シリコン層３の表面の凹凸はこ
の表面上に形成される反射防止膜４の反射率を変化させ
る。第12図は反射防止膜の膜厚と反射光強度との関係を
実験的に求めた相関図である。図において、実線は表面
の凹凸が約±0.25nmのシリコン層表面上にシリコン窒化
膜を形成した場合を示し、一点鎖線は表面の凹凸が約±
30nmのシリコン層表面上にシリコン窒化膜を形成した場
合を示している。両者を比較すると、表面凹凸が小さい
シリコン層の場合には反射率のピークが周期的に現われ
るのに対し、表面凹凸が大きいシリコン層の場合にはシ
リコン窒化膜の膜厚の変化に伴い周期的に現われる反射
強度のピーク値は徐々に低下している。これは、シリコ
ン層表面の凹凸が大きくなると反射防止膜とシリコン層
との界面での光の乱反射は大きくなりシリコン窒化膜中
に光が閉じ込められることによって反射率が低下するも
のと考えられる。このような反射率が変化した反射防止
膜を用いて溶融された多結晶シリコン層３内の温度分布
を第11図に示す。本図によると、反射防止膜４の厚膜領
域4aに覆われた多結晶シリコン層の領域と薄膜領域4bに
覆われた多結晶シリコン層の領域との温度差がなだらか
になっていることが分かる。すなわち、厚膜領域4aの下
部では上記の理由によりレーザ光の反射率が低下してい
るためレーザ光の吸収割合が第5A図ないし第5C図に示す
従来の方法に比べて増大し、この部分の温度が上昇す
る。そして、シード部近傍でなだらかな温度勾配を描
く。このため、レーザ光が通過した後、温度が低下し再
結晶化が生じる場合、まず厚膜領域4aに覆われた下部近
傍で固化温度に達し再結晶化が始まる。しかしながら、
比較的広い領域にわたって再結晶化が生じるため、必ず
しもシード部５から周囲に単結晶化を連続的に生じさせ
ることができなくなる。したがって、不連続な単結晶シ
リコン層が形成されるようになる。
したがって、この発明は上記のような問題点を解消す
るためになされたもので、表面形状の滑らかな単結晶シ
リコン層を絶縁層上に形成し得る半導体装置の製造方法
を提供することを目的とする。
［課題を解決するための手段］ この発明は、第１の単結晶半導体層の表面上に絶縁層
を介して第２の単結晶半導体層を形成する半導体装置の
製造方法であって、まず第１の単結晶半導体層の表面上
に形成された絶縁層中に第１の単結晶半導体層表面に達
する開口部を形成する。次に、開口部の内部および絶縁
層の表面上に非単結晶半導体層を形成する。さらに、非
単結晶半導体層の表面を平滑化させる。さらに、平滑化
された非単結晶半導体層の表面上に、光に対して予め定
められた第１の反射率を有する第１の膜厚領域と第２の
反射率を有する第２の膜厚領域とを備えた反射防止膜を
形成する。さらに、反射防止膜の表面に光を照射して非
単結晶半導体層を溶融させた後、冷却して単結晶化させ
第２の単結晶半導体層を形成する。
［作用］ この発明による半導体装置の製造方法においては、絶
縁層上に形成した単結晶化すべき半導体層表面を平滑化
した後、その表面上に第１の膜厚領域と第２の膜厚領域
とを有する反射防止膜を形成している。これにより、多
結晶シリコン層表面の凹凸に起因する反射防止膜の反射
率の減少を抑制することができる。そして、所定の反射
率を有する反射防止膜を用いて多結晶シリコン層中に所
定の温度分布を形成することが可能となる。
［実施例］ 以下、この発明の一実施例について図を用いて詳細に
説明する。
第1A図ないし第1F図は、この発明の第１の実施例によ
るSOI構造の製造工程断面図である。
まず、第1A図に示すように、（100）主面を有する第
１の単結晶シリコン層１表面上に熱酸化法あるいはCVD
法によるシリコン酸化膜からなる絶縁層２を形成する。
そして、フォトリソグラフィ法およびエッチング法を用
いて絶縁層２中に開口部６を形成する。この開口部６は
シード部を構成する。
次に、第1B図に示すように、絶縁層２表面上に温度62
0℃下で減圧CVD法を用いて多結晶シリコン層３を堆積す
る。形成された多結晶シリコン層３の表面にはグレイン
に対応して約550Å程度の凹凸が生じている。
さらに、第1C図に示すように、凹凸を有する多結晶シ
リコン層３表面を平滑化する。この工程は研摩法あるい
はエッチバック法を用いる。研摩法としては、いわゆる
剛体研摩法が好ましい。剛体研摩法はシリコン酸化膜
（SiO2）などの剛体からなる定盤に液状のコロイダルシ
リカを滴下しながら多結晶シリコン層３表面を回転研摩
する方法である。この研摩法を用いると多結晶シリコン
層３表面の凹凸を±数Å程度にすることができる。ま
た、エッチバック法を用いる場合には、多結晶シリコン
層３表面上にたとえばレジストなどを塗布しその表面を
平坦化する。その後、エッチング法を用いてレジストお
よび多結晶シリコン層３の表面を平坦にエッチングす
る。これにより多結晶シリコン層３の表面が平坦化す
る。
さらに、第1D図に示すように、平坦化された多結晶シ
リコン層３表面上にたとえば膜厚600Å程度のシリコン
窒化膜40を堆積し、所定の形状にパターニングする。
さらに、第1E図に示すように、多結晶シリコン層３の
表面上およびシリコン窒化膜40の表面上にさらに膜厚60
0Å程度のシリコン窒化膜を堆積する。これにより膜厚
が約600Å程度の薄膜領域4bと膜厚が1200Å程度の厚膜
領域4aとを有する反射防止膜４が形成される。なお、反
射防止膜４の他の形成方法として、膜厚1200Å程度のシ
リコン窒化膜を堆積した後、フォトリソグラフィ法およ
びエッチング法を用いて選択的に膜厚を減少させて、シ
リコン窒化膜の薄膜領域4bを形成してもよい。そして、
この反射防止膜４の表面上からビーム径が120〜180μｍ
程度、波長488nmのビームを照射しながら所定方向に移
動する。これにより、多結晶シリコン層３は反射防止膜
４の厚膜領域4a直下で低く薄膜領域4b直下で高い温度分
布をもって溶融する。そして、ビームが通過した後、シ
ード部５近傍から周囲に向かって温度の低下により再結
晶化が進行する。
そして、第1F図に示すように、シード部５から周囲に
拡がった再結晶化によって絶縁層２表面上に第２の単結
晶シリコン層８が形成される。
ここで、第1C図に示す工程における多結晶シリコン層
３の表面の平滑化について説明する。通常、反射防止膜
の形成時の膜厚の精度は±10％程度である。そして、こ
の程度の膜厚のばらつきはレーザ再結晶化においてほと
んど支障ないことが確認されている。この反射防止膜の
膜厚のばらつきを反射率の変化に換算すると、たとえば
第10図を参照して膜厚600Åを中心に±10％の膜厚誤差
に対する反射率の変化値は約±４％に相当する。したが
って、反射率変化上が±４％以内であれば、レーザ再結
晶化プロセスのマージン内であることが示唆される。し
たがって、多結晶シリコン層３表面の凹凸に起因する反
射率の変化をプロセス時のマージンである反射率変化±
４％以内に設定すれば薄膜と厚膜領域とを有する反射防
止膜を用いたレーザ再結晶化においても再結晶化工程に
ほとんど支障がないことが判明する。第２図は、多結晶
シリコン層表面の表面粗さとその表面での反射率の関係
を示す相関図である。上記の反射率の変化の許容範囲が
±４％以内であることに注目し、第２図の関係により表
面粗さを引き当てると、たとえば反射率100％−４％に
対応する多結晶シリコン層表面の凹凸は7.5nm（75Å）
に対応する。したがって、上記の例においては多結晶シ
リコン層３表面を±7.5nm以下に平滑化することにより
レーザ再結晶化プロセスを精度良く行なうことが可能と
なる。なお、第10図および第２図のデータは或る一定の
波長（488nm）に対するものである。したがって、再結
晶化に用いる光の波長が異なればこれらのデータは変化
することは明らかである。しかしながら、上記と同様の
方法によって、使用する光の波長に応じて多結晶シリコ
ン層３の表面粗さおよび反射防止膜５の膜厚に対する最
適値を設定することは可能である。
次に、この発明の第２の実施例について説明する。第
3A図ないし第3C図は第２の実施例を示しSOI構造の製造
工程断面図である。第２の実施例の特徴点は、平坦化さ
れた多結晶シリコン層３表面上に膜厚約100Å程度のシ
リコン酸化膜を形成した後、このシリコン酸化膜10の表
面上に反射防止膜４を形成することである。ここで、第
3A図に示す工程は、シリコン酸化膜10の形成を除いて第
1D図の工程に対応し、さらに第3B図は第1E図に、第3C図
は第1F図の工程に各々対応している。この反射防止膜４
と多結晶シリコン層３との間に介在したシリコン酸化膜
10は、レーザアニール時に、反射防止膜のシリコン窒化
膜と多結晶シリコン層３とが反応してその界面にシリコ
ン窒化物が生成したり、あるいはシリコン窒化膜中に含
まれるガスによってボイトが発生したりすることを防止
することができる。
なお、上記実施例については反射防止膜の第１の膜厚
領域と第２の膜厚領域との組合わせはたとえば第10図に
示される膜厚600Åと膜厚1200Åの組合わせを用いた場
合について説明したが、これに限定されることなく、異
なる反射率を有する膜厚の組合わせを採用しても同様の
効果を得ることができる。
また、非単結晶半導体層としては多結晶シリコン層に
限らずアモルファス層を用いてもかまわない。
さらに、再結晶化前の多結晶シリコン層３表面を平滑
化することによりこの表面での乱反射が減少するため、
たとえばシリコン窒化膜のパターニングプロセスなどに
おけるプロセスの安定化を図ることができるという利点
も生じる。
［発明の効果］ このように、この発明による半導体装置の製造方法に
おいては、絶縁層上に形成した非単結晶層の表面凹凸を
平滑化した後、反射防止膜を形成し、レーザアニールを
施すようにしたので、所定の反射率の変化を来たすこと
なく最適な温度制御を行なわせることができるため、絶
縁層上に再結晶化により連続的な均質な単結晶シリコン
層を形成することが可能となる。
【図面の簡単な説明】
第1A図、第1B図、第1C図、第1D図、第1E図および第1F図
は、この発明の第１の実施例による反射防止膜を用いた
半導体装置の製造方法を示す製造工程断面図である。第
２図は、多結晶シリコン層の表面粗さとその表面での反
射率の相関図である。第3A図、第3B図および第3C図は、
この発明の第２の実施例による半導体装置の製造工程断
面図である。 第４図は、従来の反射防止膜を用いた半導体装置の溶融
再結晶化法の代表的な製造工程を示した断面斜視図であ
る。第5A図、第5B図および第5C図は、第４図に示される
従来の溶融再結晶化法の製造工程断面図である。第６図
は、溶融した多結晶シリコン層３内の温度分布図であ
る。第７図は、第5A図ないし第5C図の製造工程を経て形
成された多結晶シリコン層の表面粗さ測定図である。第
8A図および第8B図は、従来の反射防止膜を用いた他の溶
融再結晶化法の製造工程断面図である。第９図は、第8A
図および第8B図に示す製造方法によって形成された多結
晶シリコン層の表面粗さの測定図である。第10図は、シ
リコン窒化膜の膜厚と反射率との関係を示す相関図であ
る。第11図は、第8A図における溶融した多結晶シリコン
層内の温度分布図である。第12図は、異なる表面粗さを
有する多結晶シリコン層上に形成された反射防止膜の膜
厚と反射強度との相関図である。 図において、１は第１の単結晶シリコン層、２は絶縁
層、３は多結晶シリコン層、４は反射防止膜、4aは反射
防止膜の厚膜領域、4bは反射防止膜の薄膜領域、５はシ
ード部、６は開口部、７はレーザビーム、８は第２の単
結晶シリコン層を示している。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の単結晶半導体層の表面上に絶縁層を
    介して第２の単結晶半導体層を形成する半導体装置の製
    造方法であって、 前記第１の単結晶半導体層の表面上に形成された前記絶
    縁層中に前記第１の単結晶半導体層表面に達する開口部
    を形成する工程と、 前記開口部の内部および前記絶縁層の表面上に非単結晶
    半導体層を形成する工程と、 前記非単結晶半導体層の表面を平滑化させる工程と、 平滑化された前記非単結晶半導体層の表面上に、所定の
    波長を有する光に対して予め定められた第１の反射率を
    有する第１の膜厚領域と第２の反射率を有する第２の膜
    厚領域とを交互に備えた反射防止膜を形成する工程と、 前記反射防止膜の表面に光を照射して前記非単結晶半導
    体層を溶融させた後、冷却して単結晶化させ第２の単結
    晶半導体層を形成する工程とを備えた、半導体装置の製
    造方法。
JP2036929A 1990-02-16 1990-02-16 半導体装置の製造方法 Expired - Fee Related JP2802449B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2036929A JP2802449B2 (ja) 1990-02-16 1990-02-16 半導体装置の製造方法
US07/653,086 US5061655A (en) 1990-02-16 1991-02-11 Method of producing SOI structures
GB9103007A GB2241114B (en) 1990-02-16 1991-02-13 Method of producing soi structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2036929A JP2802449B2 (ja) 1990-02-16 1990-02-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03239318A JPH03239318A (ja) 1991-10-24
JP2802449B2 true JP2802449B2 (ja) 1998-09-24

Family

ID=12483451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2036929A Expired - Fee Related JP2802449B2 (ja) 1990-02-16 1990-02-16 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5061655A (ja)
JP (1) JP2802449B2 (ja)
GB (1) GB2241114B (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227330A (en) * 1991-10-31 1993-07-13 International Business Machines Corporation Comprehensive process for low temperature SI epit axial growth
US5714404A (en) * 1993-11-18 1998-02-03 Regents Of The University Of California Fabrication of polycrystalline thin films by pulsed laser processing
DE4415567B4 (de) * 1994-05-03 2004-11-04 Robert Bosch Gmbh Verfahren zur Erzeugung einer SOI-Struktur mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht
US5893948A (en) * 1996-04-05 1999-04-13 Xerox Corporation Method for forming single silicon crystals using nucleation sites
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
CA2256699C (en) 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
US5733641A (en) * 1996-05-31 1998-03-31 Xerox Corporation Buffered substrate for semiconductor devices
US5963789A (en) * 1996-07-08 1999-10-05 Kabushiki Kaisha Toshiba Method for silicon island formation
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6303476B1 (en) * 2000-06-12 2001-10-16 Ultratech Stepper, Inc. Thermally induced reflectivity switch for laser thermal processing
US7115503B2 (en) 2000-10-10 2006-10-03 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
TW546684B (en) * 2000-11-27 2003-08-11 Univ Columbia Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
KR100672628B1 (ko) * 2000-12-29 2007-01-23 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기 전계발광 디스플레이 장치
CN1326205C (zh) * 2001-07-25 2007-07-11 精工爱普生株式会社 半导体薄膜及半导体装置的制造方法、半导体装置、集成电路、电光学装置及电子机器
WO2003018882A1 (en) * 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
AU2003220611A1 (en) * 2002-04-01 2003-10-20 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
TWI360707B (en) 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
CN100447941C (zh) * 2002-08-19 2008-12-31 纽约市哥伦比亚大学托管会 一种用于处理薄膜样本的方法、系统及其薄膜区域结构
JP2006512749A (ja) 2002-08-19 2006-04-13 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 種々の照射パターンを有するシングルショット半導体処理システム及び方法
AU2003265498A1 (en) * 2002-08-19 2004-03-03 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity within areas in such regions and edge areas thereof, and a structure of such film regions
TWI253179B (en) * 2002-09-18 2006-04-11 Sanyo Electric Co Method for making a semiconductor device
US6998305B2 (en) * 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
WO2004075263A2 (en) 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
TWI366859B (en) * 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7364952B2 (en) 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TW200733240A (en) 2005-12-05 2007-09-01 Univ Columbia Systems and methods for processing a film, and thin films
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR20100074179A (ko) 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN103354204A (zh) 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
KR20110094022A (ko) 2008-11-14 2011-08-19 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 결정화를 위한 시스템 및 방법
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
JPS57210622A (en) * 1981-06-19 1982-12-24 Citizen Watch Co Ltd Sos substrate and manufacture thereof
JPS59108313A (ja) * 1982-12-13 1984-06-22 Mitsubishi Electric Corp 半導体単結晶層の製造方法
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
JPS62160712A (ja) * 1986-01-09 1987-07-16 Agency Of Ind Science & Technol 半導体装置の製造方法
JPH0732124B2 (ja) * 1986-01-24 1995-04-10 シャープ株式会社 半導体装置の製造方法
JPS6450468A (en) * 1987-08-20 1989-02-27 Canon Kk Semiconductor device
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JP2758406B2 (ja) * 1988-06-28 1998-05-28 ソニー株式会社 ウェーハの製造方法

Also Published As

Publication number Publication date
GB2241114B (en) 1993-09-29
US5061655A (en) 1991-10-29
GB2241114A (en) 1991-08-21
GB9103007D0 (en) 1991-03-27
JPH03239318A (ja) 1991-10-24

Similar Documents

Publication Publication Date Title
JP2802449B2 (ja) 半導体装置の製造方法
US4523962A (en) Method for fabricating monocrystalline semiconductor layer on insulating layer by laser crystallization using a grid of anti-reflection coating disposed on poly/amorphous semiconductor
JPS6089953A (ja) 積層型半導体装置の製造方法
JPS6339092B2 (ja)
EP0236953B1 (en) Method of manufacturing semiconductor crystalline layer
JPS60150618A (ja) 半導体装置の製造方法
JPH03214625A (ja) 半導体装置の製造方法
JPS62132311A (ja) 導電体膜の再結晶化方法
US4678538A (en) Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects
JPS61135110A (ja) 半導体装置の製造方法
KR0151182B1 (ko) 폴리실리콘의 재결정화에 의한 실리콘막 패턴 형성방법
JPS6159820A (ja) 半導体装置の製造方法
JP2745055B2 (ja) 単結晶半導体薄膜の製造方法
JPS6054277B2 (ja) 非単結晶半導体層の単結晶化方法
JPH03173415A (ja) 半導体装置の製造方法
JP3652201B2 (ja) 半導体装置
EP0217179A2 (en) A method for laser crystallization of semiconductor islands on transparent substrates
JPH06163711A (ja) 半導体装置及びその製造方法
JPS6236809A (ja) 単結晶成長方法
JPS6254910A (ja) 半導体装置の製造方法
KR940006697B1 (ko) Soi모스 제조방법
JPS63265464A (ja) 半導体装置の製造方法
JP3230500B2 (ja) 半導体装置の製造方法
JPH0722120B2 (ja) 半導体装置の製造方法
JPS58212124A (ja) 単結晶薄膜の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees