JPS6089953A - 積層型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、言わゆる三次元ＩＣとして知られているトラ
ンジスタ等の活性領域を積層した構造を有する半導体装
置の製造方法に関するものである。

従来例の構成とその問題点 言わゆる三次元ＩＣの製造における最も基本的で重要な
技術である積層した半導体単結晶層を形成する技術につ
いて、特にＳ　ＯＩ　（Ｓｅｍ１ｃｏｎｄｕｃｔｏｒＯ
ｎ　Ｉｎ５ｕｌａｔｏｒ　）構造に関して、ここ数年多
くの３べ一部 提案がなされている。たとえば、カーボンストリップヒ
ータ等によるゾーンメルティング法やレーザや電子ビー
ムを照射して溶融再結晶化する方法などがある。カーボ
ンヒータ等による加熱法では、基板全体を１０００’Ｃ
以上に長時間加熱することからこの方法は、ＳＯＩ構造
のみを得る場合には適していても、素子を含んだ活性層
を積層する三次元ＩＣを作製する場合には、既に作り込
壕れている下層部の素子を熱的に損傷を与え素子を破壊
してしまうことになり、適用が困難である。

したがって、積層構造において、単結晶層を得るために
は、表面層のみの局所的加熱によるレーザや電子ビーム
照射による溶融再結晶化法が有力な手段として注目され
ている。現在までの例では、殆んどがＳＯＩ構造であり
、この場合、単結晶化する層の下は平坦で均一な絶縁膜
になっており、良好な結晶化層が得られ易い。また、Ｓ
ＯＩでは、良好な結晶化層を得るために、溶融固化の際
の温度分布を所望のものにする方法として、上記絶縁膜
の下層にヒートシンクとなる基体を設けることが望まし
い。たとえばシリコン基板上に絶縁物を形成しＳＯＩを
つくれば、このシリコン基板がヒートシンクとして働く
。

ところで素子が２層以上に積層された言わゆる三次元素
子は今のところ一部提案されているが、主には単に絶縁
膜を介してトランジスタを積層しているにすぎず、上層
の素子を形成すべき半導体層の結晶性等がよくなく素子
の電気特性は良くない。

即ち、二層目の素子を作り込むべき半導体結晶層をレー
ザや電子ビーム照射によって溶融再結晶化するとき、下
層に形成されている素子の表面形状による凹凸や配線材
料などの必ずしも規則的でないことなどのために温度分
布が制御されず、下地の影響によるランダムな核形成と
成長が生じてしまう。その結果半導体の再結晶化層は、
結晶粒界や欠陥々どが多数入った細かい結晶粒の集合体
となってしまい電気特性の劣化をもたらすものである。

更に、二層目の半導体再結晶層を作成する場合、レーザ
等のビームエネルギーにより既に形成されている下層の
素子に熱的損傷を与えその特５ページ 性を劣化せしむることかしばしば見られる。以上、述べ
たように現在、積層化した三次元ＩＣを製造する上で、
下層の素子に損傷を与えることなく、二層目以降の良好
な半導体単結晶層を得ることはきわめて困難な現状であ
る。

発明の目的 本発明は、絶縁分離した半導体層をエネルギービーム照
射により溶融再結晶化して単結晶層を得る方法において
、平坦化したヒートシンク層となる半導体層を形成する
ことにより、前記述べた従来のような欠点をなくし、下
層の素子に損傷を与えることなく絶縁分離された上層に
良好な半導体単結晶層を形成することを可能ならしめ、
三次元ＩＣなる半導体装置のすぐれた製造方法を提供す
るものである。

発明の構成 本発明は、半導体素子の作り込まれた半導体基板表面に
絶縁物を形成したのち、絶縁物表面上に前記素子上の絶
縁物表面の凹凸の最大高低差より厚い半導体層を被着し
更にたとえばホトレジスト６ページ 膜などを適当な回転数でスピンコードして、前記ホトレ
ジスト膜表面の凹凸差が望ましくは高々０．２μｍ程度
以下になるようにする。次に、たとえば平行平板型のド
ライエツチング装置などを用いて、前記ホトレジスト膜
及び前記厚い第１の半導体層の曲部分をエツチング除去
し、前記半導体基板表面に絶縁物を介して表面が平坦と
なっている第１の半導体層を得る。続いて、前記平坦化
した第１の半導体層上にＣＶＤ法などにより絶縁物及び
第２の半導体層を被着して、平坦な第１の半導体層上に
絶縁分離した第２の半導体層を得る。

かくの如き方法にて得られた第２の半導体層にレーザや
電子ビームなどのエネルギービームを照射して前記第２
の半導体層を溶融再結晶化する。このとき、再結晶化さ
れた第２の半導体層は、前記平坦化した第１の半導体層
がヒートシンクとなっているために、単結晶層もしくは
大結晶粒結晶層となる。壕だ、前記平坦化した第１の半
導体層は、エネルギービーム照射の際の下層への熱的損
傷を防止する役割りも果すことになる。したがって。

７ページ 前記単結晶化した第２の半導体層に集積回路などの素子
を形成することにより、絶縁膜を介して下層と上層に素
子が形成されている言わゆる三次元ＩＣもしくは三次元
回路素子が得られ、このようにつくった素子については
、下層の素子は、損傷を受けておらずまた上層の素子は
はゾ単結晶に近い結晶層につくられている。したがって
このようにして得られた下層及び上層の素子の電気特性
は、従来の二次元の素子と殆んど同等の良好な特性を示
す。

前記第１の半導体層および第２の半導体層は、形成直後
においては、非晶質であってもよいし多結晶であっても
よいことは言うまでもないし、また高密度、高純度の半
導体層であればさらに良い。

そして、前記第２の半導体層を絶縁物で完全に埋め込ま
れた島構造に形成しておけば再結晶化後の結晶性は更に
よくなり、島全体を殆んど単結晶にし易くなり有効であ
る。また、半導体基板に作り込まれている素子と再結晶
化した第２の半導体層に形成された素子とを適当に電気
的に接続して相互に動作させることにより、従来の二次
元ＩＣでは実現できない三次元ＩＣ本来の働き即ち高速
性。

多機能性などを実現することができるものである。

実施例の説明 本発明の一実施例にかかる積層型の半導体装置の製造方
法を第１図に示す工程図に従って説明する。

第１図の（、）は、通常のＭＯＳプロセスによす単結晶
半導体Ｓｔ基板１にＬＯＣＯ８酸化膜２．ソース、ドレ
イン拡散層３．ゲート電極４および配線５を形成して一
層目の素子ＡたとえばＭＯＳトランジスタ集積回路を形
成する。但し、この場合の配線６は低抵抗多結晶Ｓｔ　
、　Ｍｏ　、　Ｗなどの高融点金属ＭＯ８ｉ２．ＷＳｉ
２などのシリサイドおよびそれらの組み合せなどを選ん
だ方がより望ましい。続いて、一層目の素子Ａを絶縁分
離するだめに、たとえばＣＶＤ法などでＳ　１０２や５
１３Ｎ４などの絶縁膜６を形成する。このとき、絶縁膜
６の素子Ａ上の表面は、一層目の素子Ａの表面の凹凸を
はソ反映した凹凸が残る。通常の工程を用いれば、少な
ｅページ くとも素子Ａ形成領域上の凹凸の最大高低差は、少なく
とも０．５μｍ以上９通常で１．０μｍ以上にも及んで
いる。

したがって、こうした凹凸を減少して平坦化するととも
に、平坦化層をヒートシンクとして用いるだめの構造を
得る工程を第１図のΦ）および（ｅ）に示す。なお、以
後第１図においては素子ＡであるＭｏＳトランジスタ部
分を省略する。即ち、第１図のΦ）において、一層目の
素子Ａの絶縁分離用の絶縁膜６上にたとえばＬＰＣＶＤ
法にて、６００″Ｃ前後の温度で、第１°の多結晶Ｓｔ
層７を素子Ａ上の表面の凹凸の最大高低差よシ厚く、た
とえば１．２μｍの厚さで形成する。この第１の多結晶
Ｓｔ層７の表面はほぼ絶縁膜６０表面の凹凸を反映して
凹凸がそのまま残っている。

次に通常のレジスト塗布工程により、たとえばポジレジ
ストを３００Ｏｒ、ｐ、ｍの回転数で塗布すると、同図
中）に示すように少なくとも素子Ａ上のレジスト膜８０
表面は下地の第１の多結晶Ｓｉ層７の凹凸を相殺して、
平坦な面になる。この後、た１ｏページ とえばＣＦ２Ｃｌ２ガス雰囲気中で平行平板プラズマス
パッタエツチングを行う。このとき、レジストと多結晶
ＳＬのエツチング速度がはソ等しくなるようなプラズマ
ガス雰囲気（たとえば、２０ＱｍＴｏｒｒのＣＦ２Ｃｌ
２．ＲＦパワー２００Ｗの条件でもよい。）を用いるこ
とにより、レジスト８の表面の平坦性を保った−１８ま
、レジスト８及びレジスト８と第１の多結晶Ｓｔ層７を
エツチング除去し、少なくともレジスト８が完全に除去
できると同時に最大でも絶縁膜６の表面が現われるまで
のエツチング量の範囲でエツチングする。かくして、第
１図の（Ｃ）に示すように、少なくとも絶縁膜６０表面
の四部は第１の多結晶Ｓｔ　７により埋め込まれた構造
により表面は平坦化される。

次に第１図の（ｄ）に示すように、多結晶Ｓｔ層７′。

Ｓ　１０２やＳｉ３Ｎ４などの絶縁膜９さらに第２の多
結晶ｓｉ層１ｏを順次形成する。この結果、一層目の素
子Ａと絶縁膜６により分離された表面が平坦な第１の多
結晶Ｓｉ層７，７′、さらに平坦化された第１の多結晶
Ｓｉ層７，７′と絶縁膜９によシ分離１１ページ された第２の多結晶Ｓｔ層１ｏが得られた。

このようにして得た第２の多結晶Ｓ１層１ｏをＣＷレー
ザを走査しながら照射して再結晶化する。

この状態を第２図に示す。同図の（ａ）は、第１図の試
料作成工程にて作成した試料をたとえば３００〜５００
″Ｃに加熱して、アルゴンＣＷレーザＢを２〜１０Ｗの
パワーでたとえば、矢印Ｘの方向に１００ｗｔｂ／ｓｗ
の速度で走査する。この結果、第２の多結晶Ｓｔ層１ｏ
の再結晶化層は、いくつかの大結晶粒の集合体となる。

このとき、下地の第１の半導体層７′の表面は平坦であ
るので下地の凹凸によるランダムな核形成が生じない。

したがって入射ビームのエネルギー分布を、ビーム走査
の周辺がエネルギーの高いたとえば双峰型にして、再結
晶化がビーム走査の中央部からはじまるように制御すれ
ば、中１０数μｍ、長さ数１００μｍに及ぶ大結晶粒を
有する再結晶化層が得られる。

ところで、第２図（ａ）のごとく全面的なＳｔ層１０を
再結晶化すると、走査ビームの周辺からは未照射の多結
晶シリコンを核とした多数の微結晶粒が成長し、それが
そのまま残ってし捷うことがある。。

そしてたとえ重ね合わせ走査を行っても微結晶粒が残っ
てしまうことがある。このような周辺からの微結晶粒の
成長を抑制するために、たとえば第２図のΦ）に示すよ
うな島構造を形成し、少なくともある一回のビーム走査
で島の巾全体に亘って溶融するようにたとえば島の巾よ
り広いビーム径のビームを照射するかあるいは実効的に
上記と同様に島の巾全体が同時に溶融しているような状
態にすることが有効である。第２図の（ｂ）に従って次
に説明する。

第２図の（ｂ）に示すように第２の多結晶Ｓｔ層１゜を
たとえばＣＶＤ法により形成した８　１０２などの絶縁
物９′に囲まれた島状多結晶Ｓｔ層１０’に形成したの
ち、島５ｉ１ｏ′の巾より広い巾のレーザビームＢを前
記と同様な条件で矢印Ｘの方向に走査すれば、再結晶化
後のＳｉ島１０’の島全体をはソ単結晶層とすることが
できる。

すなわち、再結晶化されるＳｉ層１０′は島構造となっ
ているため、島の巾全体を覆うビームを照１３ペー〕！ 射することにより照射直後では島１０’の巾全体が溶融
している。したがって島１ｏ’ｌ絶縁物である８１０２
９　、９’との界面には、結晶化の際の核の発生が殆ん
ど生じない。さらに本発明では、島１０’の下地である
第１の多結晶Ｓｉ層７′が平坦なヒートシンク層である
から、下地の凹凸によるランダムな核発生が生じないと
ともに、ビーム照射による再結晶化時に、エッチヒーテ
ィング効果が働き、再結晶化は島の中央部から始まシ易
ぐなる。したがって、一旦、島の中央部分が同化が始ま
ると、この部分が結晶化の種になり、島全体に成長して
いき島全体がはソ単一の単結晶体となる。レーザ照射の
際、島以外の部分ではビームエネルギーが下層へ導入さ
れてしまうが、本発明においては、平坦化された第１の
半導体層７，７′がこのエネルギーを吸収して横方向へ
熱として逃がし、との′ときの時間は数ミリ秒であるの
で下層の素子Ａへの熱的な損傷を防止できる。

第３図は、本発明を用いて形成した２層積層素子の断面
構造の一例であって、この場合には、半１４ページ 導体基板１に作り込まれた素子Ａの一部たとえば配線５
と第２の半導体層１０　、１０’の再結晶化された単結
晶Ｓｉ島１０′に作り込まれた素子Ｃの配線１１とが層
間配線１２により電気的に結合されている。配線６及び
層間配線１２の材料としては、低抵抗の多結晶Ｓｉ層も
しくはＭｏ　８１２　＃　Ｗ８１２層等の高融点金属シ
リサイド層あるいはＭｏ　、　Ｗなどの高融点金属等を
用いることが望ましい。第３図において１３１ｄ：素子
のゲート電極、１４はソース。

ドレイン領域である。

また、平坦化ヒートシンク層として使われている第１の
半導体層７，７′は、積層素子の動作の際には上部の素
子Ｃに対するバックゲート電圧を与える電極として使用
することによ□す、上部の素子Ｃのリーク電流を減少せ
しめると同時に、上部の素子Ｃに対する下層の素子Ａの
動作による電気的シールドとして働かせることができ、
誤動作の防止に好都合である。

ところで、第１図の方法において、第１の多結晶Ｓｔ層
７の表面を平坦化する前に、あらかじめ１５ページ 一層目の素子Ａ」二の絶縁膜６を平坦化したのち第１の
多結晶Ｓｔ層７を形成することにより、平坦化された第
１の多結晶Ｓｔ層７を得ることもできることは明らかで
ある。この場合は多結晶Ｓｉ層７の形成は必要で彦い」
二記絶縁膜６の平坦化法の一例を第４図に従って簡単に
説明する。一層目の素子Ａ上に表面の凹凸の最大高低差
たとえば１．０μｍより厚い絶縁膜６（たとえば厚さ１
．２μｍ）をＣＶＤ法等により形成する（第４図ａ）。

次に第４図のΦ）に示すように絶縁膜６上にホトレジス
ト膜８をたとえば１．８μｍ塗布して、その表面の凹凸
が０．２μ帷下になるように平坦化する。次に平行平板
型のプラズマエツチング装置により、レジストとＳ　ｉ
０２のエツチング速度が等しくなるように（たとえば条
件としてガスとしてＣＨＦ３，０２を用い、流量比ＣＨ
Ｆ３１０２＝２８０／１０．真空度５ｏａＴｏｒｒ　、
　ｐｏｗｅｒ　ａｏｏＷとすればよい）、少なくともホ
トレジスト膜８の全てと、絶縁膜６の凸部をエツチング
し、第４図の（Ｃ）に示すように絶縁膜６を平坦化する
。この後、第４図の（ｄ）に示すように、絶縁膜６′と
第１の多結晶Ｓｔ層７′を順次形成する。。

こののち、第１図（ｄ）と同じく一層目の素子Ａ上に、
絶縁分離されて平坦な第１の多結晶Ｓｔ層１０を得るこ
とができる。

また、第２の多結晶Ｓｉ層１０　、１０’のレーザ等の
照射による再結晶化に際し、下地表面（第１の多結晶Ｓ
ｉ層７′表面）の凹凸による再結晶層の結晶粒に対する
影響は、たとえば第６図に示す実験結果から説明される
。段差部（凹凸）の段差が約０．２μｍを超えると、微
小結晶が急激に増加するとともに、最大結晶粒径は小さ
くなる。したがって、再結晶化に際し、良好な結晶層も
しくは単結晶層を得るためには、下地となるＳ１層７′
の凹凸は、およそ０．２μｍ以下であることが望捷しい
、。

もちろん、素子が形成されない領域の下地は０．２μｍ
をこえる段差の凹凸があっても問題がないことは言うま
でもない。

発明の効果 以−にの説明で明らかなように、本発明により、ＩＣな
どの素子の上に積層して半導体素子を形成１７ページ すれば、上の層の素子は、通常の一層のみのＳＯＩの特
性と同様の良好な特性を得ることができ、高性能三次元
ＩＣを実現することができ、製造工程も通常のものでよ
い。

【図面の簡単な説明】

第１図は（−）〜（ｄ）平坦化半導体層を介して第２の
半導体層を形成する本発明の一実施例を示す工程の断面
構造図、第２図（ａ）は第２の半導体層をレーザ照射に
よシ再結晶化するときの第２の半導体層が全面に形成さ
れている場合の断面構造図、同［有］）は第２の半導体
層が島状に形成されている場合を示す断面構造図、第３
図は本発明を用いて形成した２層積層構造の三次元素子
の断面構造図、第４図（ａ）〜（ｄ）は下地平坦化法の
本発明の第２の実施例を示す工程断面図、第６図は段差
における再結晶層の結晶粒の成長状態を示す実験結果を
示す図である。 １・・・・・・単結晶Ｓｉ基板、２・・・・・・ＬＯＣ
Ｏ８酸化膜、４・・・・・・一層目素子のゲート電極、
６・・・・・・一層目素子の配線、６　、９　、９’・
・・・・・ＣＶ　Ｄ　Ｓ　１０２．８１８ページ ・・・・・・ホトレジスト膜、７．７′・・・・・・平
坦化半導体層、１０　、１０’・・・・・・第２の半導
体層、１１・・・・・・二層目素子の配線、１２・・・
・・・−１二層目の層間配線、Ａ・・・・・・一層目の
素子形成部、Ｂ・・・・・・レーザビーム、Ｃ・・・・
・・二層目素子形成部、Ｘ・・・・・・レーザビームの
走査方向。 特許出願人　工業技術院長　川　１）裕　部第４図 第５図 ０　０．１　０．２　θ３０４　θ５ 凹凸段差（μｆｒＬ）

Claims (1)

1. 【特許請求の範囲】 （１）半導体素子が形成されている半導体基板上の全面
   もしくは一部分に、絶縁物を形成する工程と、前記絶縁
   物の表面に第１の半導体層を形成する工程と、前記第１
   の半導体層の表面を平坦化する工程と、前記平坦化され
   た第１の半導体層上に絶縁分離した第２の半導体層を形
   成する工程と、エネルギービームの照射により前記第２
   の半導体層を単結晶もしくは大結晶粒の単結晶の集合体
   とする工程と、前記結晶化された半導体層に半導体素子
   を形成する工程とを備えたことを特徴とする積層型半導
   体装置の製造方法。 （２）第２の半導体層が非晶質もしくは多結晶であるこ
   とを特徴とする特許請求の範囲第１項に記載の積層型半
   導体装置の製造方法。 （３）第２の半導体層の素子形成領域の直下の平坦化さ
   れた第１の半導体層の表面の凹凸の最大高低２ページ 差が、０．２μｍ以下であることを特徴とする特許請求
   の範囲第１項に記載の積層型半導体装置の製造方法。 （４）第２の半導体層が絶縁分離された島構造であるこ
   とを特徴とする特許請求の範囲第１項に記載の積層型半
   導体装置の製造方法。 （６）半導体基板に形成された素子と結晶化された半導
   体層に形成された素子が電気的に接続されていることを
   特徴とする特許請求の範囲第１項に記載の積層型半導体
   装置の製造方法。